KR970030836A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR970030836A
KR970030836A KR1019960026052A KR19960026052A KR970030836A KR 970030836 A KR970030836 A KR 970030836A KR 1019960026052 A KR1019960026052 A KR 1019960026052A KR 19960026052 A KR19960026052 A KR 19960026052A KR 970030836 A KR970030836 A KR 970030836A
Authority
KR
South Korea
Prior art keywords
storage node
pattern
memory device
cell block
memory cell
Prior art date
Application number
KR1019960026052A
Other languages
English (en)
Other versions
KR100287826B1 (ko
Inventor
히로시 마쯔오
신야 와따나베
유이찌 요꼬야마
신야 이노우에
Original Assignee
기따오까 다까시
미쯔비시 덴끼 가부시끼가이샤
카와즈 사토루
료덴 세마이콘덕터 시스템 엔지니어링 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시 덴끼 가부시끼가이샤, 카와즈 사토루, 료덴 세마이콘덕터 시스템 엔지니어링 코포레이션 filed Critical 기따오까 다까시
Publication of KR970030836A publication Critical patent/KR970030836A/ko
Application granted granted Critical
Publication of KR100287826B1 publication Critical patent/KR100287826B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전기 회로가 정상적으로 동작하는 개선된 반도체 메모리 장치가 제공된다. 동적 랜덤 억세스 메모리의 메모리 셀 블럭(11)이 반도체 기판(16) 상에 제공된다. 더미 저장 노드(8)이 메모리 셀 블럭(11)의 모서리부 부근에 제공된다. 더미 셀 플레이트(7)는 더미 저장 노드(8)을 덮고 DRAM의 주 셀 플레이트(1)로부터 전기적으로 절연되도록 제공된다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 메모리 장치의 메모리 셀 블럭의 모서리부의 평면도.

Claims (9)

  1. 반도체 기판(16); 상기 반도체 기판(16) 상에 제공된 동적 랜덤 억세스 메모리의 메모리 셀 블럭(11); 상기 메모리 셀 블럭(11)의 모서리부 부근에 제공된 저장 노드(storage node)의 더미 패턴(dummy pattern; 8); 및 상기저장 노드의 더미 패턴을 덮고, 상기 동적 랜덤 억세스 메모리의 주 셀 플레이트(1)로부터 전기적으로 절연된 셀 플레이트의 더미 패턴(7)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 저장 노드의 상기 더미 패턴(8)은 상기 메모리 셀 블럭(11)의 상기 모서리부를 둘러 쌓도록 제공된 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 메모리 셀 블럭(11)의 상기 모서리부는 하나의 측면 및 다른 측면으로 형성되며, 상기 저장 노드의 상기 더미 패턴(8)은 상기 모서리부의 상기 하나의 측면에만 제공되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 저장 노드의 상기 더미 패턴(8)은 상기 메모리 셀 블럭(11)의 상기 모서리부에 장방형의 2차원의 형태로 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 반도체 기판(16); 및 상기 반도체 기판(16)상에 제공되며, 저장 노드(2)의 패턴을 포함하는 동적 랜덤 억세스 메모리의 메모리 셀 블럭(11)을 포함하며, 상기 저장 노드(2)의 패턴의 모서리부는 절삭되어 있는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 저장 노드(2)의 패턴의 상기 모서리부는 45°각도로 절삭되어 있는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 상기 저장 노드(2)의 패턴의 상기 모서리부는 직선형으로 절삭되어 있는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제5항에 있어서, 상기 저장 노드(2)의 패턴의 상기 모서리부는 2차원의 계단형으로 절삭되어 있는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제5항에 있어서, 상기 저장 노드(2)의 패턴의 상기 모서리부는 곡선형으로 각이 절삭되어 있는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026052A 1995-11-09 1996-06-29 반도체 메모리 장치 KR100287826B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29122395A JP3616179B2 (ja) 1995-11-09 1995-11-09 半導体記憶装置
JP95-291223 1995-11-09

Publications (2)

Publication Number Publication Date
KR970030836A true KR970030836A (ko) 1997-06-26
KR100287826B1 KR100287826B1 (ko) 2001-04-16

Family

ID=17766074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026052A KR100287826B1 (ko) 1995-11-09 1996-06-29 반도체 메모리 장치

Country Status (6)

Country Link
US (1) US5747843A (ko)
JP (1) JP3616179B2 (ko)
KR (1) KR100287826B1 (ko)
DE (1) DE19625668C2 (ko)
FR (1) FR2741193B1 (ko)
TW (1) TW307041B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3273001B2 (ja) * 1997-11-25 2002-04-08 株式会社東芝 半導体記憶装置とその製造方法
KR100305680B1 (ko) * 1999-08-26 2001-11-01 윤종용 반도체 집적회로의 커패시터 제조방법
JP4973204B2 (ja) * 2002-03-20 2012-07-11 富士通セミコンダクター株式会社 半導体装置
JP2004047943A (ja) * 2002-03-20 2004-02-12 Fujitsu Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128458A (ja) * 1987-11-13 1989-05-22 Fujitsu Ltd 半導体記憶装置
JPH0382077A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体メモリ装置
JPH0474465A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体記憶装置
JP2932308B2 (ja) * 1990-08-27 1999-08-09 サンケン電気株式会社 半導体装置
KR930011462B1 (ko) * 1990-11-23 1993-12-08 현대전자산업 주식회사 다층배선의 단차를 완화시키는 방법
JP2827675B2 (ja) * 1992-03-26 1998-11-25 日本電気株式会社 半導体記憶装置
JPH065803A (ja) * 1992-06-16 1994-01-14 Sony Corp 半導体メモリ
JPH065812A (ja) * 1992-06-19 1994-01-14 Sharp Corp 半導体記憶装置
KR960003771B1 (ko) * 1992-08-08 1996-03-22 삼성전자주식회사 반도체 메모리장치
JPH0669449A (ja) * 1992-08-18 1994-03-11 Sony Corp ダイナミックｒａｍの配線構造およびその製造方法
JP2916329B2 (ja) * 1992-08-28 1999-07-05 シャープ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP3616179B2 (ja) 2005-02-02
TW307041B (ko) 1997-06-01
KR100287826B1 (ko) 2001-04-16
DE19625668A1 (de) 1997-05-15
JPH09135002A (ja) 1997-05-20
DE19625668C2 (de) 1998-09-10
FR2741193B1 (fr) 1999-04-02
US5747843A (en) 1998-05-05
FR2741193A1 (fr) 1997-05-16

Similar Documents

Publication Publication Date Title
KR970030858A (ko) 자기 메모리 및 메모리 형성 방법
KR840003923A (ko) 반도체 메모리
KR930020690A (ko) 동적 메모리 셀
WO2002059950A3 (en) Reduction of damage in semiconductor container capacitors
KR840006873A (ko) 반도체 메모리
EP0337436A3 (en) Semiconductor memory device having improved dynamic memory cell structure
KR960036075A (ko) 반도체 장치
KR910019235A (ko) 반도체기억장치
KR910001758A (ko) 금속 절연물 반도체형 다이나믹 랜덤 액세스 메모리 장치
KR910003813A (ko) 적층된 캐패시터 및 매립된 측방향 접촉부를 갖는 dram 셀
KR970030836A (ko) 반도체 메모리 장치
KR910010722A (ko) 반도체기억장치
KR890013749A (ko) 이중인라인 패키지 운반체
KR970008613A (ko) 셀선택 트랜지스터가 안정화 임계값을 갖는 dram을 구비한 반도체 집적회로장치
KR970004014A (ko) 반도체장치
KR920013713A (ko) 반도체메모리장치 및 그 제조방법
KR900005463A (ko) 반도체 기억장치 및 그 제조방법
KR910010715A (ko) 반도체 메모리
TW331033B (en) Static random access memory self-aligned load structure and producing method
KR950021603A (ko) 반도체 기억장치
KR970063756A (ko) 불휘발성 메모리셀 어레이
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이
KR970060385A (ko) 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법
KR930008581B1 (ko) 디램셀의 커패시터 구조
KR910008827A (ko) 세라믹 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991026

Effective date: 20000929

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee