KR930008581B1 - 디램셀의 커패시터 구조 - Google Patents
디램셀의 커패시터 구조 Download PDFInfo
- Publication number
- KR930008581B1 KR930008581B1 KR1019900010509A KR900010509A KR930008581B1 KR 930008581 B1 KR930008581 B1 KR 930008581B1 KR 1019900010509 A KR1019900010509 A KR 1019900010509A KR 900010509 A KR900010509 A KR 900010509A KR 930008581 B1 KR930008581 B1 KR 930008581B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- active region
- region
- word
- storage node
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1a 도는 종래의 디램의 평면도, (b)는 (a)의 A-A'선 단면도, (c)는 (a)의 B-B'단면도
제 2a 도는 본 발명의 디램의 평면도, (b)는 (a)의 A-A'선 단면도, (c)는 (a)의 B-B'단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 커패시터 스토리지노드 2 : 비트라인
3 : 워드라인 4 : 필드산화막
5 : 비트라인 콘택 6 : 스토리지노드콘택
본 발명은 디램(DRAM)의 구조에 관한 것으로, 특히 동일면적에서 더 큰 커패시턴스 값을 얻을 수 있도록 커패시터 스토리지노드의 면적을 확장시킨 디램셀의 커패시터 구조에 관한 것이다.
종래의 디램의 커패시터 구조를 첨부된 제 1a, b, c 도를 참조하여 설명하면 다음과 같다.
제 1a, b, c 도는 디램의 커패시터 평면도 및 수직, 수평방향 단면도로서, 디램의 구조는 기판위에 일정간격을 갖고 일방향으로 배열되는 복수개의 워드라인(3)이 형성되고, 일정간격을 갖고 각 워드라인(3)과 수직방향으로 복수개 배열되는 비트라인(2)이 형성되고, 활성영역과 비트라인(2)을 연결하는 비트라인콘택(5)이 형성되고, 커패시터 스토리지 노드(Storage Node)(1)는 비트라인(Bit Line)(2) 방향을 따라 비트라인 콘택(5)을 중심으로 양측의 워드라인(3) 일부와 필드산화막(4) 위의 워드라인(5)에 걸쳐 활성영역에 콘택(6)이 형성되도록 일자형
으로 형성된다.
즉, 일반적으로 적층셀 커패시터(Stacked Cell Capacitor)에서 필드산화막(4)은 높게 형성되는데 커패시터 스토리지노드(1)의 형성은 비트라인(2) 방향으로의 커버춰(Carvature)만을 이용하여 적층구조로 형성하였을 뿐 워드라인(Word Line)(3) 방향의 커버춰는 이용하지 않았기 때문에 종래의 디램셀 구조는 큰 커패시턴스를 얻을 수 없었다.
본 발명은 상기 문제점을 해소키 위한 것으로 디램의 커패시터 스토리지노드 면적을 크게 하여 큰 커패시턴스 값을 얻는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 디램셀의 커패시터 형성시 커패시터 스토리지노드를 비트라인 방향으로의 커버춰에 워드라인 방향으로 커버춰를 추가하여 적층구조로 형성한 것이다.
이를 첨부된 제 2a, b, c 도를 참조하여 설명하면 다음과 같다.
제 2a, b, c 도는 본 발명에 의한 디램셀의 커패시터 평면도 및 수직, 수평방향 단면도로서, 기판위에 일정간격을 갖고 일방향으로 배열되는 복수개의 워드라인(3)과, 일정간격을 갖고 각 워드라인(3)에 수직방향으로 배열되는 비트라인(2)과, 각 활성영역과 비트라인(2)을 연결시켜 주는 복수개의 비트라인 콘택(5)영역이 형성되고, 커패시터 스토리지노드(1)는 비트라인(2) 방향을 따라서 비트라인 콘택(5)을 중심으로 양측 워드라인(3) 일부와 필드산화막(4) 위의 워드라인(3)에 걸쳐 활성영역에 스토리지노트 콘택(6)이 형성되도록 비트라인 콘택(5)쪽에서 필드산화막(4)쪽으로 갈수록 폭이 점점 넓혀지는 다단형으로 형성된다.
즉, 커패시터 스토리지노드(1)는 스토리지노드 콘택(6) 영역을 중심으로 비트라인콘택(5) 영역쪽으로 갈수록 종래보다 폭이 좁아지고 필드산화막(4) 쪽으로 갈수록 종래보다 폭이 넓게 워드라인(3) 상측에 적층되어 전체적인 커패시터 스토리지노드면적이 넓게 형성된 것이다.
이상과 같이 본 발명은 적층된 셀 커패시터에서 격리산화막이 높게 형성된다는 사실을 이용하여 비트라인(2)은 물론 워드라인(3)을 따라서 커패시터 스토리지노드(1)을 적층구조로 형성하므로써 디렘셀의 커패시턴스 값을 증가시킬 수 있는 효과가 있다.
Claims (2)
- 복수개의 활성영역과 필드영역을 한정한 기판과, 상기 기판위에 일정간격을 갖고 일방향으로 활성영역에 2개씩 배열되는 복수개의 워드라인(3)과, 상기 기판위에 일정간격을 갖고 각 워드라인(3)에 수직방향으로 일활성 영역에 1개씩 배열되는 복수개의 비트라인(2)과, 일활성영역의 두 워드라인(3) 사이에서 활성영역과 비트라인을 연결시키는 복수개의 비트라인 콘택(5) 영역과, 일활성영역의 두 워드라인(3) 양측의 활성영역에 형성되는 복수개의 스토리지 노드 콘택(6) 영역과, 비트라인(2) 방향을 따라서 스토리지 노드 콘택(6)을 중심으로 일측 활성영역상의 워드라인(3)과 타측 필드영역상의 워드라인(3)상에 걸쳐, 활성영역상의 워드라인쪽 보다 필드영역상의 워드라인쪽의 폭이 넓게 형성되는 복수개의 스토리지노드(1)를 포함하여 구성됨을 특징으로 하는 디램셀의 커패시터 구조.
- 제 1 항에 있어서, 스토리지 노드영역은 두개의 워드라인 사이와 워드라인 영역 부분까지 포함시키나 워드라인 영역을 초과하지는 않는 것을 특징으로 하는 디램셀의 커패시터 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010509A KR930008581B1 (ko) | 1990-07-11 | 1990-07-11 | 디램셀의 커패시터 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010509A KR930008581B1 (ko) | 1990-07-11 | 1990-07-11 | 디램셀의 커패시터 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003518A KR920003518A (ko) | 1992-02-29 |
| KR930008581B1 true KR930008581B1 (ko) | 1993-09-09 |
Family
ID=19301146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010509A KR930008581B1 (ko) | 1990-07-11 | 1990-07-11 | 디램셀의 커패시터 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008581B1 (ko) |
-
1990
- 1990-07-11 KR KR1019900010509A patent/KR930008581B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003518A (ko) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812444A (en) | Semiconductor memory device with bit line contact areas and storage capacitor contact areas | |
| KR0162516B1 (ko) | 반도체 기억장치 | |
| KR910013555A (ko) | 반도체 기억장치 | |
| KR940016841A (ko) | 정적 램 셀 및 메모리 소자 | |
| KR910005460A (ko) | 반도체 메모리 장치 | |
| KR920003517A (ko) | 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스 | |
| KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
| JPH0319710B2 (ko) | ||
| US5324975A (en) | Semiconductor memory device | |
| EP0399531B1 (en) | Semiconductor memory device | |
| US20020089870A1 (en) | Ferroelectric memory | |
| KR860001483A (ko) | 반도체 기억 장치와 그의 제조 방법 | |
| US5698872A (en) | Semiconductor memory wherein metallic interconnection layer is applied with the same potential as word line and is connected to word line in regions other than memory cells | |
| KR930008581B1 (ko) | 디램셀의 커패시터 구조 | |
| KR920007178A (ko) | 반도체 집적회로 | |
| KR910010750A (ko) | 반도체 기억장치 | |
| KR890011093A (ko) | 반도체기억장치 | |
| KR860007742A (ko) | 반도체기억장치 | |
| JPS6041464B2 (ja) | メモリセル | |
| KR940007876A (ko) | 폴디드 비트라인 방식의 디램쎌 어레이 | |
| JP2508217B2 (ja) | 半導体記憶装置 | |
| KR930000717B1 (ko) | 적층형 커패시터를 갖는 디램 | |
| JPS63104466A (ja) | Ｍｏｓ型ダイナミツクｒａｍ | |
| KR100223919B1 (ko) | 센스 앰프의 구조 | |
| JPS6276761A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |