KR890011093A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR890011093A
KR890011093A KR1019880017731A KR880017731A KR890011093A KR 890011093 A KR890011093 A KR 890011093A KR 1019880017731 A KR1019880017731 A KR 1019880017731A KR 880017731 A KR880017731 A KR 880017731A KR 890011093 A KR890011093 A KR 890011093A
Authority
KR
South Korea
Prior art keywords
cell
pair
capacitors
row
cell capacitors
Prior art date
Application number
KR1019880017731A
Other languages
English (en)
Other versions
KR920001638B1 (ko
Inventor
소우이치 수기우리
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890011093A publication Critical patent/KR890011093A/ko
Application granted granted Critical
Publication of KR920001638B1 publication Critical patent/KR920001638B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예 1에 관한 다이나믹 RAM의 셀플레이트(Cell Plate)전극의 구성예를 도시해 높은 평면도.
제3도는 제2도에 도시된 둘러싸인 부분(A)를 발췌해서 도시해 높은 평면도.
제4도는 본 발명의 다이나믹 RAM에 관한 셀플레이트전극(7)의 다른 구성예를 도시해 높은 평면도.
* 도면의 주요부분에 대한 부호의 설명
1~6 : 셀캐패시터 7 : 셀플레이트전극
81~84: 셀영역 9 : 셀간분리영역
111,112: 셀플레이트전극의 비존재영역

Claims (4)

  1. 반도체기판과; 이 반도체기판상에 매트릭스형상으로 배치되고, 1쌍의 셀캐패시터(1,2)가 소정의 간격을 갖고 마주보아 이 1쌍의 셀캐패시터(1,2)가 각 쌍마다 회로부로 되는 셀영역(81)(84)을 매개로 행상에 배치하게 되며, 이 행에 인접하는 행의 상기 셀영역(81)(82) 각각에 인접하는 적어도 한쪽측의 행에 1쌍의 셀캐패시터(3,4)가 각각 배치됨으로, 상기 1쌍의 셀캐패시터(1,2) 각각에 인접하는 적어도 한쪽측의 행에 셀영역(82,83)이 각각 배치되는 복수쌍의 셀캐패시터(1~6) 및; 상기 어느행의 1쌍 셀캐패시터(1,2)와, 그 대각선상에 있는 인접행에 배치되어 있는 다른 셀캐패시터(3,6)(4,5)중 1쪽 대각선상에 있는 셀캐패시터(4,5)는 공유하도록 연속되고, 다른쪽 대각선상에 있는 셀캐패시터(3,6)는 공유하지 않게 연속되지 않는 형상 상기 셀캐패시터(1,2)상에 배치되는 셀플레이트전극(7)으로 구성된 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 셀플레이트전극(7)이 다이나믹 RAM의 데이터기억용 캐패시터의 전극인 것을 특징으로 하는 반도체기억장치.
  3. 반도체기판과; 이 반도체기판상의 매트릭스형상으로 배치되고, 1쌍의 셀캐패시터(1,2)가 소정의 간격을 갖고 마주보아 이 1쌍의 셀캐패시터(1,2)가 각 쌍마다 회로부로 되는 셀영역(81)(84)을 매개로 행상에 배치하게 되며, 이행에 인접하는 행의 상기 셀영역(81,84) 각각에 인접하는 적어도 한쪽측의 행에 1쌍의 셀캐패시터(3,4)가 각각 배치됨으로, 상기 1쌍의 셀캐패시터(1,2) 각각에 인접하는 적어도 한쪽측의 행에 셀영역(81,84)이 각각 배치되는 복수쌍의 셀캐패시터(1~6) 및; 상기 어느행의 1쌍 셀캐패시터(1,2)와, 인접하는 한쪽 행에 있는 가장 가까운 셀캐패시터(5)(6)와는 공유하도록 연속시키고, 양행상을 교차적으로 존재하는 형상으로 상기 셀캐패시터(1,2)상에 배치되는 셀플레이트전극(7)으로 구성된 것을 특징으로 하는 반도체기억장치.
  4. 제3항에 있어서, 상기 셀플레이트전극(7)이 다이나믹 RAM의 데이터기억용 캐패시터의 전극인 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880017731A 1987-12-28 1988-12-28 반도체기억장치 KR920001638B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62334715A JPH0666434B2 (ja) 1987-12-28 1987-12-28 半導体記憶装置
JP62-334715 1987-12-28

Publications (2)

Publication Number Publication Date
KR890011093A true KR890011093A (ko) 1989-08-12
KR920001638B1 KR920001638B1 (ko) 1992-02-21

Family

ID=18280407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017731A KR920001638B1 (ko) 1987-12-28 1988-12-28 반도체기억장치

Country Status (3)

Country Link
US (1) US4980733A (ko)
JP (1) JPH0666434B2 (ko)
KR (1) KR920001638B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974252B2 (ja) * 1989-08-19 1999-11-10 富士通株式会社 半導体記憶装置
JP3299260B2 (ja) * 1990-10-10 2002-07-08 株式会社日立製作所 半導体集積回路装置
DE69222406T2 (de) * 1991-07-16 1998-02-05 Fujitsu Ltd Montagestruktur für eine anordnung von lichtemittierenden elementen in einem elektrophotographischen gerät
US7471500B1 (en) * 2005-06-23 2008-12-30 Altera Corporation Multi-segment parallel wire capacitor
US7561407B1 (en) 2005-11-28 2009-07-14 Altera Corporation Multi-segment capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012757A (en) * 1975-05-05 1977-03-15 Intel Corporation Contactless random-access memory cell and cell pair
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US4980733A (en) 1990-12-25
JPH0666434B2 (ja) 1994-08-24
KR920001638B1 (ko) 1992-02-21
JPH01173749A (ja) 1989-07-10

Similar Documents

Publication Publication Date Title
EP0762502B1 (en) DRAM cell array layout
US5391901A (en) Semiconductor memory with oblique folded bit-line arrangement
US4651183A (en) High density one device memory cell arrays
KR940016841A (ko) 정적 램 셀 및 메모리 소자
KR920006997A (ko) 용장회로(冗長回路)
KR890002886A (ko) 반도체 기억장치
ES8202178A1 (es) Una formacion de memoria electronica de circuito integrado
KR950007120A (ko) 반도체 기억장치
EP0176078A3 (en) Programmable semiconductor structures and method for using the same
KR890016573A (ko) 반도체기억장치
KR850006983A (ko) 반도체 메모리 장치
KR930004709B1 (ko) 반도체 장치
EP0399531B1 (en) Semiconductor memory device
KR890011093A (ko) 반도체기억장치
KR860007738A (ko) 반도체 메모리(memory) 장치
US5770874A (en) High density semiconductor memory device
US4929990A (en) Semiconductor memory device
KR900019047A (ko) 반도체 기억장치
KR860007739A (ko) 종형 캬파시타를 사용한 반도체 메모리
US5748549A (en) Semiconductor memory device
KR930008581B1 (ko) 디램셀의 커패시터 구조
KR100390976B1 (ko) 메모리 소자
KR890001092A (ko) 반도체 메모리 장치
KR970018577A (ko) 오픈 비트선 반도체소자
KR980012438A (ko) 더미(Dummy) 패턴을 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 17

EXPY Expiration of term