KR950007120A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR950007120A KR950007120A KR1019940019934A KR19940019934A KR950007120A KR 950007120 A KR950007120 A KR 950007120A KR 1019940019934 A KR1019940019934 A KR 1019940019934A KR 19940019934 A KR19940019934 A KR 19940019934A KR 950007120 A KR950007120 A KR 950007120A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- capacitor
- bit line
- word line
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 기억장치에서, 비트선(15)의 피치가 워드선(4)의 피치보다 크게 형성되고, 스토리지 노드 콘택트(17)가 비트선(15)과 워드선(4)에 의하여 둘러싸인 각 직사각형 영역에 위치한다.
인접하는 스토리지 노드 콘택트(17)의 중심들간의 거리와, 비트선 콘택트(16)와 인접하는 스토리지 노드 콘택트(17)의 중심간의 거리가 모두 워드선(4)의 피치보다 크게 형성된다.
이러한 구성으로 인하여, 단위 메모리셀당 평면 면적이 증가하게 되고, 스토리지 노드(11)와 스토리지 노드 콘택트(17)간의 겹쳐짐의 마진이 크게 되며, 비트선(15)과 스토리지 노드 콘택트(16)간의 방지되어, 수율이 높고 신뢰성이 있는 메모리셀의 구성이 실현된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도는 본 발명의 제1실시예에 따른 반도체 기억장치의 평면 레이아웃도이며,
제1B도는 콘택트의 중심점들간의 거리를 나타내는 제1A도의 일부를 나타내는 도,
제2도는 제1A도의 라인 II-II을 따른 단면도.
Claims (14)
- 거의 서로 평행하게 배열된 복수의 워드선(4)과, 워드선(4)에 거의 직교하고 거의 서로 평행한 복수의 비트선(15)과, 각각 하나의 트랜지스터와 하나의 커패시터를 가지는 복수의 메모리셀과를 포함하고, 상기 각 메모리셀의 상기 커패시터의 하부전극이 상기 비트선 상방에 벼열되며, 상기 비트선(15)의 피치가 상기 워드선(4)의 피치보다 크게 설정되고, 하나의 비트선 콘택트(16)가 상기 워드선(4)과 상기 비트선(15)에 의하여 둘러싸인 각 직사각형 영역에 배열되며, 상기 인접하는 커패시터의 상기 하부전극의 하부전극 콘택트(17)의 중심들간의 거리와, 상기 비트선 콘택트(16)과 상기 비트선 콘택트에 인접하는 상기 하부전극 콘택트(17)의 중심들간의 거리가 모두 상기 워드선(4)의 피치보다 크게 되도록 형성되는 반도체 기억장치.
- 제1항에 있어서, 상기 하부전극 콘택트(17)가 상기 각 비트선 콘택트(16)를 중심으로한 정육각형의 각 정점에 배열되어 있는 반도체 기억장치.
- 제1항에 있어서, 상기 커패시터의 상기 하부전극(11)이, 상기 비트선(15)과 상기 워드선(4)에 의하여 둘러싸인 상기 직사각형 영역을 따른 주변을 가지며, 상기 워드선(4)의 연장방향으로는 길고 상기 비트선(15)의 연장 방향으로는 짧은 변을 가지는 직사각형의 평면 형상을 가지는 반도체 기억장치.
- 제1항에 있어서, 상기 커패시터의 상기 하부전극 콘택트(17)가, 상기 비트선(15)과 상기 워드선(4)에 의하여 둘러싸인 직사각형 영역의 하나의 단변 가까이 배열되고, 상기 커패시터의 상기 하부전극(11)이, 상기 하부전극 콘택트(17)에 가까운 반이 나머지 반보다 더 넓은 평면 형상을 가지며, 상기 하부전극(11)들이 교대로 역방향으로 배열되어 있는 반도체 기억장치.
- 제4항에 있어서, 상기 커패시터의 상기 하부전극(11)의 평면 형상이 거의 정삼각형인 반도체 기억장치.
- 제5항에 있어서, 상기 하부전극 콘택트(17)의 중심이 상기 하부전극(11) 각각을 구성하는 상기 정삼각형의 거의 중심에 위치하는 반도체 기억장치.
- 제1항에 있어서, 상기 커패시터의 상기 하부전극(11)의 평면형상이 거의 원형인 반도체 기억장치.
- 제1항에 있어서, 상기 커패시터의 상기 하부전극(11)이 그 주변에서 실린더형으로 위쪽으로 연장된 측벽을 가지는 반도체 기억장치.
- 제8항에 있어서, 상기 커패시터의 상기 하부전극(11)이, 그 주변에서 상기 측벽의 내측에 상기 측벽과 동심상이며 위쪽으로 연장되는 부가적인 측벽을 또한 포함하는 반도체 기억장치.
- 거의 서로 평행하게 배열된 복수의 워드선(4)과, 워드선(4)에 거의 직교하고 거의 서로 평행한 복수의 비트선(15)과, 각각 하나의 트랜지스터와 하나의 커패시터를 가지는 복수의 메모리셀과를 포함하고, 상기 각 메모리셀의 상기 커패시터의 하부전극이 상기 비트선 상방에 벼열되며, 상기 비트선(15)의 피치가 상기 워드선(4)의 피치보다 크게 설정되고, 하나의 비트선 콘택트(16)가 상기 워드선(4)과 상기 비트선(15)에 의하여 둘러싸인 각 직사각형 영역에 배열되며, 상기 인접하는 커패시터의 상기 하부전극(11)의 하부전극 콘택트(17)의 중심들간의 거리와, 상기 비트선 콘택트(16)과 상기 비트선 콘택트에 인접하는 상기 하부전극 콘택트(17)의 중심간의 거리가 모두 상기 워드선(4)의 피치보다 크게 되도록 형성되는, 상기 커패시터의 상기 하부전극(11)이, 상기 비트선(15)과 상기 워드선(4)에 의하여 둘러싸인 상기 직사각형 영역을 따른 주변을 가지며 상기 워드선(4)의 연장방향으로 길고, 상기 비트선(15)의 연장방향으로 짧은 변을 가지는 직사각형의 평면 형상을 가지고, 상기 커패시터의 상기 하부전극(11)이 주변에서 실린더형으로 위쪽으로 연장된 측벽을 가지는 반도체 기억장치.
- 제10항에 있어서, 상기 커패시터의 상기 하부전극(11)이 그 주변에서 상기 측벽의 내측에 상기 측벽과 등심상으로 위쪽으로 연장되는 부가적인 측벽을 또한 포함하는 반도체 기억장치.
- 거의 서로 평행하게 배열된 복수의 워드선(4)과, 워드선(4)에 거의 직교하고 거의 서로 평행한 복수의 비트선(15)과, 각각 하나의 트랜지스터와 하나의 커패시터를 가지는 복수의 메모리셀과를 포함하고, 상기 각 메모리셀의 상기 커패시터의 하부전극이 상기 비트선 상방에 배열되며, 상기 비트선(15)가 피치가 상기 워드선(4)의 피치보다 크게 설정되고, 하나의 비트선 콘택트(16)가 상기 워드선(4)과 상기 비트선(15)에 의하여 둘러싸인 각 직사각형 영역에 배열되며, 상기 인접하는 커패시터의 상기 하부전극(11)의 하부전극 콘택트(17)의 중심들간의 거리와, 상기 비트선 콘택트(16)과 상기 비트선 콘택트에 인접하는 상기 하부전극 콘택트(17)의 중심간의 거리가 모두 상기 워드선(4)의 피치보다 크게 되도록 형성되고, 상기 커패시터의 상기 하부전극 콘택트(17)가 상기 비트선(15)과 상기 워드선(4)에 의하여 둘러싸인 상기 직사각형 영역의 하나의 단변에 배열되고, 상기 커패시터의 상기 하부전극(11)이, 상기 하부전극 콘택트(17)에 가까운 반이 나머지 반보다 더 넓은 평면 형상을 가지며, 인접하는 상기 하부전극(11)이 교대로 역방향으로 위치하며, 상기 커패시터의 상기 하부전극(11)이 I주변에서 실린더형으로 위쪽으로 연장된 측벽을 가지는 반도체 기억장치.
- 제12항에 있어서, 상기 커패시터의 상기 하부전극(11)이 평면 형상이 거의 정삼각형인 반도체 기억장치.
- 제12항에 있어서, 상기 커패시터의 상기 하부전극(11)이 그 주변에서 상기 측벽의 내측에 상기 측벽과 동심상으로 위쪽으로 연장되어 있는 부가적인 측벽을 또한 포함하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21586993A JP3368002B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体記憶装置 |
JP93-215869 | 1993-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950007120A true KR950007120A (ko) | 1995-03-21 |
KR0162516B1 KR0162516B1 (ko) | 1998-12-01 |
Family
ID=16679617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940019934A KR0162516B1 (ko) | 1993-08-31 | 1994-08-12 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5442212A (ko) |
JP (1) | JP3368002B2 (ko) |
KR (1) | KR0162516B1 (ko) |
DE (1) | DE4430804C2 (ko) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3241106B2 (ja) * | 1992-07-17 | 2001-12-25 | 株式会社東芝 | ダイナミック型半導体記憶装置及びその製造方法 |
JP3666893B2 (ja) * | 1993-11-19 | 2005-06-29 | 株式会社日立製作所 | 半導体メモリ装置 |
JP3304635B2 (ja) * | 1994-09-26 | 2002-07-22 | 三菱電機株式会社 | 半導体記憶装置 |
US6331273B1 (en) | 1995-04-25 | 2001-12-18 | Discovery Partners International | Remotely programmable matrices with memories |
US6017496A (en) | 1995-06-07 | 2000-01-25 | Irori | Matrices with memories and uses thereof |
US6329139B1 (en) | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
US5874214A (en) | 1995-04-25 | 1999-02-23 | Irori | Remotely programmable matrices with memories |
US5751629A (en) | 1995-04-25 | 1998-05-12 | Irori | Remotely programmable matrices with memories |
US6416714B1 (en) | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
EP0788164A1 (en) * | 1996-02-02 | 1997-08-06 | United Memories, Inc. | Memory cell configuration for increased capacitor area |
FR2749434B1 (fr) * | 1996-05-31 | 1998-09-04 | Dolphin Integration Sa | Matrice de memoire rom compacte |
KR100239404B1 (ko) * | 1996-07-31 | 2000-01-15 | 김영환 | 디램(dram) 및 그의 셀 어레이방법 |
TW297948B (en) * | 1996-08-16 | 1997-02-11 | United Microelectronics Corp | Memory cell structure of DRAM |
US5998256A (en) | 1996-11-01 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry |
JP3006548B2 (ja) * | 1997-06-23 | 2000-02-07 | 日本電気株式会社 | Mos型半導体読み出し専用メモリ装置 |
US6027860A (en) * | 1997-08-13 | 2000-02-22 | Micron Technology, Inc. | Method for forming a structure using redeposition of etchable layer |
US6590250B2 (en) * | 1997-11-25 | 2003-07-08 | Micron Technology, Inc. | DRAM capacitor array and integrated device array of substantially identically shaped devices |
US6166408A (en) * | 1997-12-31 | 2000-12-26 | Texas Instruments Incorporated | Hexagonally symmetric integrated circuit cell |
US6369432B1 (en) * | 1998-02-23 | 2002-04-09 | Micron Technology, Inc. | Enhanced capacitor shape |
TW417290B (en) * | 1998-06-26 | 2001-01-01 | Texas Instruments Inc | Relaxed layout for storage nodes for dynamic random access memories |
JP3913927B2 (ja) * | 1999-04-19 | 2007-05-09 | 富士通株式会社 | 半導体集積回路装置 |
JP4063450B2 (ja) | 1999-06-14 | 2008-03-19 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
KR100355231B1 (ko) * | 2000-02-15 | 2002-10-11 | 삼성전자 주식회사 | 반도체 메모리 소자 개구부 제조용 포토마스크, 이를 사용한 사진 식각 방법 및 이 방법에 의해 제조된 개구부를 포함하는 반도체 메모리 소자 |
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
JP2003152105A (ja) * | 2001-11-15 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4539007B2 (ja) * | 2002-05-09 | 2010-09-08 | 日本電気株式会社 | 半導体記憶装置 |
JP3660650B2 (ja) * | 2002-06-13 | 2005-06-15 | 株式会社東芝 | 半導体装置の製造方法 |
KR100502410B1 (ko) | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
CN100433947C (zh) * | 2003-04-25 | 2008-11-12 | 乐金电子(天津)电器有限公司 | 家电产品用线路板的构造 |
US7084446B2 (en) * | 2003-08-25 | 2006-08-01 | Intel Corporation | Polymer memory having a ferroelectric polymer memory material with cell sizes that are asymmetric |
KR100558005B1 (ko) * | 2003-11-17 | 2006-03-06 | 삼성전자주식회사 | 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들 |
KR100574981B1 (ko) * | 2004-05-31 | 2006-05-02 | 삼성전자주식회사 | 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃 |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US20060202250A1 (en) * | 2005-03-10 | 2006-09-14 | Thomas Hecht | Storage capacitor, array of storage capacitors and memory cell array |
US7804126B2 (en) * | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
KR100898394B1 (ko) * | 2007-04-27 | 2009-05-21 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US20090127608A1 (en) * | 2007-11-20 | 2009-05-21 | Rolf Weis | Integrated circuit and method of manufacturing an integrated circuit |
TWI358818B (en) | 2008-03-27 | 2012-02-21 | Inotera Memories Inc | Memory device and fabrication thereof |
KR101442175B1 (ko) * | 2008-05-23 | 2014-09-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법 |
JP2010129972A (ja) * | 2008-12-01 | 2010-06-10 | Elpida Memory Inc | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194752A (en) * | 1989-05-23 | 1993-03-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2508288B2 (ja) * | 1989-08-30 | 1996-06-19 | 三菱電機株式会社 | 半導体記憶装置 |
JPH088341B2 (ja) * | 1989-10-06 | 1996-01-29 | 三菱電機株式会社 | 半導体記憶装置 |
US5298775A (en) * | 1990-02-26 | 1994-03-29 | Nec Corporation | Semiconductor memory device having stacked-type capacitor of large capacitance |
JPH04279055A (ja) * | 1991-01-08 | 1992-10-05 | Nec Corp | 半導体メモリ |
JP3511267B2 (ja) * | 1991-07-22 | 2004-03-29 | シャープ株式会社 | 半導体dram素子 |
-
1993
- 1993-08-31 JP JP21586993A patent/JP3368002B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-12 KR KR1019940019934A patent/KR0162516B1/ko not_active IP Right Cessation
- 1994-08-18 US US08/292,303 patent/US5442212A/en not_active Expired - Fee Related
- 1994-08-30 DE DE4430804A patent/DE4430804C2/de not_active Expired - Fee Related
-
1996
- 1996-11-18 US US08/746,806 patent/US5691551A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0162516B1 (ko) | 1998-12-01 |
JPH0766299A (ja) | 1995-03-10 |
DE4430804A1 (de) | 1995-03-02 |
US5691551A (en) | 1997-11-25 |
DE4430804C2 (de) | 1997-12-11 |
JP3368002B2 (ja) | 2003-01-20 |
US5442212A (en) | 1995-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007120A (ko) | 반도체 기억장치 | |
US5812444A (en) | Semiconductor memory device with bit line contact areas and storage capacitor contact areas | |
KR910013555A (ko) | 반도체 기억장치 | |
KR920003517A (ko) | 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스 | |
EP0169332A2 (en) | High density one device memory | |
KR940022851A (ko) | 반도체 장치 | |
KR930020668A (ko) | 개선된 레이아웃을 갖는 다이내믹 랜덤 엑세스 메모리와 그것의 메모리셀 배치방법 | |
KR940016841A (ko) | 정적 램 셀 및 메모리 소자 | |
KR910005460A (ko) | 반도체 메모리 장치 | |
KR890016573A (ko) | 반도체기억장치 | |
KR960032735A (ko) | 계층비트선 구조를 가지는 반도체기억장치 | |
US5324975A (en) | Semiconductor memory device | |
KR850004877A (ko) | 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리 | |
US7183595B2 (en) | Ferroelectric memory | |
KR940012634A (ko) | 반도체 메모리 장치 | |
KR970008613A (ko) | 셀선택 트랜지스터가 안정화 임계값을 갖는 dram을 구비한 반도체 집적회로장치 | |
KR20160112780A (ko) | 반도체 소자 | |
JP2000049306A5 (ko) | ||
KR940004822A (ko) | 반도체 메모리장치 | |
KR100424380B1 (ko) | 반도체 기억 장치 | |
KR910010750A (ko) | 반도체 기억장치 | |
KR100520190B1 (ko) | 메모리 셀 어레이 | |
KR20030092861A (ko) | 6f2 dram 셀을 구비한 반도체 메모리 소자 | |
KR940007876A (ko) | 폴디드 비트라인 방식의 디램쎌 어레이 | |
KR980006297A (ko) | 다중 레벨 도전체 워드라인 스트래핑 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080825 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |