KR860001483A - 반도체 기억 장치와 그의 제조 방법 - Google Patents

반도체 기억 장치와 그의 제조 방법 Download PDF

Info

Publication number
KR860001483A
KR860001483A KR1019850004274A KR850004274A KR860001483A KR 860001483 A KR860001483 A KR 860001483A KR 1019850004274 A KR1019850004274 A KR 1019850004274A KR 850004274 A KR850004274 A KR 850004274A KR 860001483 A KR860001483 A KR 860001483A
Authority
KR
South Korea
Prior art keywords
valley
main surface
semiconductor
memory device
semiconductor substrate
Prior art date
Application number
KR1019850004274A
Other languages
English (en)
Inventor
히로유기 미야자와
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR860001483A publication Critical patent/KR860001483A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 기억 장치와 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예 1의 평면도.
제 3도와 제 4도는 제 2도에서 각각 Ⅲ-Ⅲ,Ⅳ-Ⅳ선으로 절단하였을 때의 단면도.

Claims (15)

  1. 커패시터와 MISFET와의 직렬 회로로 이루어진 다수개의 메모리셀을 구비한 반도체 기억장치에 있어서, 반도체 기판의 주면에 형성되고, 최소한 2개의 측면벽을 가진 골과, 그리고 상기 2개의 측면벽에 각각 형성되고, 서로 다른 2개의 메모리셀의 커패시터로 각각 사용되며, 상기 반도체기판의 상기 골의 상기 측면벽 부분과 상기 측면벽위에 형성된 절연막과, 이 절연막 위에 형성된 도전층에 의하여 이루어진 2개의 커패시터에 의하여 구성되는 반도체 기억장치.
  2. 특허청구의 범위 제 1항에 따르는 반도체 기억장치에 있어서, 상기 골의 밑부분에, 상기 2개의 측면벽에 형성된 소자를 분리하기 위한 소자 분리 영역에 형성된다.
  3. 특허청구의 범위 제 2항에 따르는 반도체 기억장치에 있어서, 상기 소자분리 영역은 두꺼운 산화막으로 된다.
  4. 특허청구의 범위 제 3항에 따르는 반도체 기억장치에 있어서, 상기 소자분리 영역은 또 상기 두꺼운 산화막밑에 형성되고, 상기 반도체 기판과 동일한 도전형이고 그것보다 높은 불순물 농도를 가진 반도체 영역으로 된다.
  5. 특허청구의 범위 제 1항에 따르는 반도체 기억장치에 있어서, 상기 2개의 커패시터의 도전층은 일체로 형성된다.
  6. 커패시터와 MISFET와의 직렬회로로 이루어진 다수개의 메모리 셀을 구비한 반도체 기억장치에 있어서, 1주면을 갖는 반도체 기판과 또 상기 주면은 다수의 영역으로 분리된다. 그리고, 상기 주면을 분리하기 위하여 상기 반도체 기판의 주면에 형성된 골과 상기 골은 상기 주면에 연속된 측벽을 가지며, 또 상기 측벽에 형성된 커패시터와 상기 커패시터는 메모리셀의 커패시터로서 사용된다. 그리고 상기 커패시터는 상기 반도체 기판에 상기 골에 상기 측벽부분과 상기 측벽위에 형성된 제절연막과 상기 제 1절연막위에 형성된 제 1도전층으로 된다. 그리고 상기 측벽 및 주표면상의 제 2절연막 위에 형성된 제 2도전층과 상기 제 2도전층은 메모리셀에 MISFET의 게이트 전극이다. 또 상기제 2도전층은 다수로 분리된 상기 주면의 하나와 이것에 연속하는 상기 측벽을 2개의 영역으로 분리한다.
  7. 커패시터와 MISFET와의 직렬회로로 이루어진 다수개의 메모리셀을 구비한 반도체 기억장치에 있어서, 1주면을 갖는 반도체 기판과 상기 주면은 사각형의 다수의 영역으로 분리되고, 그리고 상기 주면을 분리하기 위하여 상기 반도체 기판에 형성된 골과 상기 골은 상기 주면에 연속된 측벽을 갖는 상기 골은 제 1의 방향에 연장하는 다수의 제 1의 골과 이것을 교차하는 방향에 연장하는 다수의 제 2의 골로 된다. 그리고 다수의 凸 모양의 섬영역과, 각 섬영역은 분리된 상기 주면의 하나와 상기 제 1의 골에 의해서 형성된 2개의 측벽과 상기 제 2의 골에 의해서 형성된 2개의 측벽을 갖는다. 그리고 상기 4개의 측벽은 상기 하나의 주면에 연속한다. 그리고 각 섬영역에 2개의 메모리셀이 형성된다.
  8. 특허청구의 범위 제 7항에 따르는 반도체 기억장치에 있어서, 상기 2개의 메모리셀의 커패시터는 상기 2개의 측면벽중에서 서로 대향하고 잇는 4개의 측면벽에 주로 형성된다.
  9. 커패시터와 MISFET와의 직렬회로로 이루어진 메모리셀을 구비한 반도체 기억장치에 있어서, 주면을 갖는 반도체 기판과 상기 주면은 다수의 영역으로 분리된다. 그리고 상기 주면을 분리하기 위하여 상기 반도체 기판에 형성한 골과 상기 골은 측벽을 갖는다. 그리고 상기 메모리셀에 다수의 횡렬위에 배열하여서 되는 메모리셀에 연재하는 데이터선과, 상기 데이터선에 교차하는 방향에 연재하는 워드선과 상기 소정의 골에 형성된 도전층과 이것을 상기 워드선과 동일한 방향에 연재한다. 그리고 여기에 있어서, 상기 커패시터는 상기 반도체기판에 상기 골의 측면부분과, 상기 측벽위에 형성된 상기 제 1절연막과 이제 1절연막 위에 형성된 상기 도전층으로 된다.
  10. 특허청구의 범위 제 9항에 따르는 반도체 기억장치에 있어서, 상기 워드선은 상기의 주면위와 상기 골안에 형성된 제 2절연막 위에 형성된다.
  11. 특허청구의 범위 제 9항에 따르는 반도체 기억장치에 있어서, 상기의 골은 대향하고 잇는 2개의 측면벽을 가지며, 또 상기 각 측면벽에는 상기의 커패시터가 형성되고, 또 2개의 커패시터는 서로다른 메모리셀의 커패시터로서 사용된다.
  12. 특허청구의 범위 제 11항에 따르는 반도체 기억장치에 있어서, 상기 골 밑에 형성된 소자 분리영역으로 구성되고, 상기 소자 분리영역은 상기 2개의 커패시터를 분리하기 위하여서 형성된다.
  13. 커패시터와 MISFET와의 직렬회로로 이루어진 메모리셀을 구비한 반도체 장치의 제조방법에 있어서, 반도체 기판의 주면에다가 밑면과, 그 양쪽에 최소한 2개의 측면벽을 가진 골을 형성하는 공정과, 상기 골의 밑부분에다가 상기 2개의 측면벽에 형성될 소자를 분리하기 위한 소자분리 영역을 형성하는 공정과, 그리고 상기 골의 측면벽 위에다 절연막을 형성하고, 이 절연막 위에다 도전층을 형성하는 공정, 그리고 상기의 커패시터는 상기 반도체 기판의 상기 골의 상기 측면벽 부분의 절연막과 도전층에 의하여 이루어지며, 또 상기 2개의 측면벽에 형성된 2개의 커패시터는 각각 다른 2개의 메모리셀의 커패시터로 사용되게끔 제조된다.
  14. 특허청구의 범위 제 13항에 따르는 반도체 기억장치의 제조방법에 있어서, 상기 소자 분리영역은 두꺼운 산화막으로 이루어 진다.
  15. 특허청구의 범위 제 14항에 따르는 반도체 기억장치의 제조방법에 있어서, 상기 소자 분리영역은 또 상기 두꺼운 산화막 아래에 형성되고, 상기 반도체 기판과 동일한 도전형이며 그것 보다도 높은 불순물 농도를 갖는 반도체 영역으로 된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850004274A 1984-07-04 1985-06-17 반도체 기억 장치와 그의 제조 방법 KR860001483A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59137189A JPS6118167A (ja) 1984-07-04 1984-07-04 半導体装置
JP59-137189 1984-07-04

Publications (1)

Publication Number Publication Date
KR860001483A true KR860001483A (ko) 1986-02-26

Family

ID=15192878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004274A KR860001483A (ko) 1984-07-04 1985-06-17 반도체 기억 장치와 그의 제조 방법

Country Status (3)

Country Link
US (1) US4921815A (ko)
JP (1) JPS6118167A (ko)
KR (1) KR860001483A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685427B2 (ja) * 1986-03-13 1994-10-26 三菱電機株式会社 半導体記憶装置
US5164325A (en) * 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4951692A (en) * 1987-12-14 1990-08-28 Yoshida Indsutry Co., Ltd. Vanity case
JPH0834194B2 (ja) * 1989-06-30 1996-03-29 松下電器産業株式会社 イオン注入方法及び本方法を用いた半導体装置の製造方法
JPH0351110U (ko) * 1989-09-26 1991-05-17
US5760452A (en) * 1991-08-22 1998-06-02 Nec Corporation Semiconductor memory and method of fabricating the same
KR940006681B1 (ko) * 1991-10-12 1994-07-25 금성일렉트론 주식회사 스택트렌치 셀 및 그 제조방법
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2003309182A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
TW589697B (en) * 2003-01-09 2004-06-01 Nanya Technology Corp Test structure of DRAM
US7332392B2 (en) * 2006-04-11 2008-02-19 United Microelectronics Corp. Trench-capacitor DRAM device and manufacture method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812739B2 (ja) * 1975-05-07 1983-03-10 株式会社日立製作所 半導体記憶装置
JPS5643171A (en) * 1979-09-17 1981-04-21 Mitsubishi Electric Corp Informing device for platform of elevator
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPH0612804B2 (ja) * 1982-06-02 1994-02-16 株式会社東芝 半導体記憶装置
JPS5992547A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd アイソレ−シヨン方法
JPS6012752A (ja) * 1983-07-01 1985-01-23 Nippon Telegr & Teleph Corp <Ntt> 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
JPS6118167A (ja) 1986-01-27
US4921815A (en) 1990-05-01

Similar Documents

Publication Publication Date Title
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR910013555A (ko) 반도체 기억장치
KR840008539A (ko) 반도체 기억장치 및 그 제조방법
KR850002680A (ko) 반도체 메모리와 그 제조방법
KR840008195A (ko) 반도체 메모리 장치
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR840006873A (ko) 반도체 메모리
KR850007719A (ko) 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법
KR910005460A (ko) 반도체 메모리 장치
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR960036125A (ko) 반도체장치
KR860001483A (ko) 반도체 기억 장치와 그의 제조 방법
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR840005920A (ko) 반도체 집적회로 장치
GB1535615A (en) Semiconductor devices
KR850007716A (ko) 반도체 집적회로 장치와 그에 관한 제조방법
KR880700464A (ko) 집적 회로에 대한 세 레벨 상호 연결 기법
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
KR860008612A (ko) 반도체 기억장치와 그 제조방법
KR970008613A (ko) 셀선택 트랜지스터가 안정화 임계값을 갖는 dram을 구비한 반도체 집적회로장치
KR850005172A (ko) 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치
KR960002867A (ko) 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR910010750A (ko) 반도체 기억장치
KR860007739A (ko) 종형 캬파시타를 사용한 반도체 메모리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid