KR950015391A - 감소된 간섭 노이즈를 갖는 계층 비트선구조의 반도체 기억장치 - Google Patents

감소된 간섭 노이즈를 갖는 계층 비트선구조의 반도체 기억장치 Download PDF

Info

Publication number
KR950015391A
KR950015391A KR1019940032110A KR19940032110A KR950015391A KR 950015391 A KR950015391 A KR 950015391A KR 1019940032110 A KR1019940032110 A KR 1019940032110A KR 19940032110 A KR19940032110 A KR 19940032110A KR 950015391 A KR950015391 A KR 950015391A
Authority
KR
South Korea
Prior art keywords
bit line
main bit
bit lines
sub
column
Prior art date
Application number
KR1019940032110A
Other languages
English (en)
Other versions
KR0148551B1 (ko
Inventor
히데또 히다까
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950015391A publication Critical patent/KR950015391A/ko
Application granted granted Critical
Publication of KR0148551B1 publication Critical patent/KR0148551B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

비트선은 각각의 메모리셀 칼럼 그룹(B#O-B#3)에 대응하여 배치된 서브 시트선(SBLa0-SBLa3 및 SBLb0-SBLb3)을 포함하며, 또한 메인 비트선 MBLa 및 MBLb를 포함한다. 워드선을 선택하는 경우에, 분리 트랜지스터(SPGa)는 턴오프되어, 메인 비트선(MBLa)은 2개의 분할된 메인 비트선(MBLa0 및 MBLa1)으로 분할되게 되고, 선택된 워드선을 포함하는 메모리 그룹과 상기 분리 트랜지스터에 대하여 대칭의 위치에 배치된 메모리셀 블럭이 선택된다. 분리 트랜지스터(SPGb)가 턴오프된 후, 센스 증폭기(SAa 및 SAb)는 센스 동작을 수행한다. 비트선 용량으로 인한 노이즈에 의해서 야기될 수 있는 센스 동작에 대한 영향은 방지되고, 게층 비트선은 정확하게 등화되고 프리차지 된다.

Description

감소된 간섭 노이츠를 갖는 계층 비트선 구조의 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 의 제1 실시예의 반도체 기억장치의 메인부분의 구성을 표시 한다.
제3도는 제1도에 표시된 반도체 기억장치의 동작을 개략적으로 표시한다.
제7도는 제1도에 표시된 반도체 기억장치의 등화전의 동작을 표시한다.

Claims (28)

  1. 로우 및 칼럼으로 배치된 복수의 메모리셀을 포함하고, 상기 칼럼의 각각은 복수의 블럭으로 분할되고 인접하는 2개의 상기 칼럼은 쌍을 형성하며, 상기 칼럼에 대응하여 자각 배치되고, 상기 메모리셀 칼럼쌍에 대응하는 쌍을 형성하도록 각각 배치된 복수의 메인 비트선을 포함하고, 상기 메인 비트선의 각각의 쌍은 제1 및 제2의 메인 비트선을 포함하며, 상기 메모리셀 칼럼의 각각에 있어서 각각의 블럭에 대응하여 배치되고, 각각이 대응하는 칼럼 블럭에 있어서 상기 메모리셀에 접속된 복수의 서브 비트선을 포함하고, 상기 서브 비트선은 쌍을 헝성하는 공통의 블럭에 있어서 인접하는 2개의 칼럼에 배치되고, 상기 서브 비트선의 각각의 쌍은 제1 및 제2의 서브 비트선을 구비하며, 상기 제1의 메인 비트선에 대응하여 구비되고 각각이 대응하는 제1의 메인 비트선을 2개의 부분으로 분할하는 복수의 제1의 게이트 수단을 포함하고. 블럭 선택 신호에 응답하여 상기 메인 비트선에 상기 서브 비트선을 선택적으로 접속하도록 상기 칼럼의 각각에 있어서 구비된 블럭 선택 게이트 수단을 구비하고, 상기 블럭 선택 게이트 수단은 상기 블럭 선택 신호에 응답하여 대응하는 칼럼상의 상기 서브 비트선 중의 적어도 하나를 제1의 메인 비트선에 접속하고 상기 서브 비트선 중의 적어도 하나를 제2의 메인 비트선에 접속하는 게이트 수단을 포함하고, 상기 메인 비트선쌍에 대응하여 구비되고 대응하는 메인 비트선의 상기 제1의 게이트 수단에 대하여 대항하여 배치되어, 대응하는 제1 및 제2의 메인 비트선상의 신호를 감지하고 증폭하는 복수의 센스 증폭기를 구비하고, 상기 센스 증폭기의 센스 동작전에 상기 제1 및 제2의 메인 비트선을 대응하는 센스 증폭기에 접속하기 위한 제2의 게이트 수단을 포함하고, 각각의 상기 제1외 게이트 수단은 워드선을 선택하는 동작시에 틴오프되어 상기 제1의 메인 비트선의 각각을 2개외 두분으로 분할하는 반도체 기억장치.
  2. 제1항에 있어서, 각각의 상기 블럭 선택 게이트 수단은 상기 블럭 선택 신호에 응답하여 대응하는 칼럼상의 제2의 메인 비트선에 2개의 서브 비트선을 접속하기 위한 게이트 수단을 포함하는 반도체 기억장치.
  3. 제1항에 있어서. 상기 블럭 선택 게이트 수단은 상기 서브 비트선과 상기 메인 비트선 사이에 접속을 만들도록 배치되어 인접하는 메인 비트선쌍에 대한 상기 접속방식이 서로 상이하게 되는 게이트를 포함하는 반도체 기억장치.
  4. 제1항에 있어서. 인접하는 메인 비트선쌍의 제1의 메인 비트선을 대응하는 칼럼내의 상기 제2의 서브 비트선에 접속하고, 대응하는 칼럼내의 제2의 메인 비트선을 상기 인접하는 메인 비트선쌍의 제1의 서브 비트선에 접속하는 게이트 수단을 포함하는 반도체 기억장치.
  5. 제 1항에 있어서, 상기 제1의 게이트 수단은 상기 제1의 메인 비트선을 2개의 부분으로 똑같이 분할하는 위치에 배치되는 반도체 기억장치.
  6. 제1항에 있어서, 상기 제2의 메인 비트선에 구비되어 상기 제1 및 제2의 메인 비트선의 전위의 등화시에 대응하는 제2의 메인 비트선을 2개의 부분으로 분할하고 상기 제2의 서브 비트선에 접속되도록 상기 센스 증폭기를 스위칭하는 제3의 게이트 수단을 부가하여 포함하는 반도체 기억장치.
  7. 제1항에 있어서. 상기 센스 중폭기에 의한 센스. 동작시 상기 제1 및 제2의 메인 비트선의 양방을 대응하는 센스 증폭기로부터 분리하는 게이트 수단을 부가하여 포함하는 반도체 기억장치.
  8. 로우 및 칼럼으로 배치된 복수의 메모리셀을 포함하고, 상기 칼럼의 각각은 복수의 블럭으로 분할되고, 상기 칼럼에 대응하여 배치된 복수의 메인 비트선을 포함하고, 인접하는 2개의 메인 비트선은 쌍을 형성하고, 상기 칼럼의 각각에 있어서 상기 블럭에 대응하여 배치되고 각각이 대응하는 칼럼 블럭에 있어서 메모리셀에 접속되는 복수의 서브 비트선을 포함하고, 상기 메인 비트선과 상기 서브 비트선 사이에 접속을 만들도록 각각의 서브 비트선에 구비되어 인접하는 메인 비트선쌍내의 상기 접속방식이 서로 상이하게 되는 복수의 게이트 수단을 포함하고, 상기 게이트 수단은 블럭 선택 신호에 응답하여 턴온되는 반도체 기억장치.
  9. 제8항에 있어서, 상기 게이트 수단은 공통의 칼럼 블럭에 있어서 대응하는 서브 비트선의 멀리 떨어진 단부에 배치되는 반도체 기억장치.
  10. 제8항에 있어서. 각각외 상기 게이트 수단은 칼럼 블럭의 서브 비트선 중의 하나를 인접하는 메인 비트선쌍의 메인 비트선 중의 하나에 접속하는 게이트를 포함하는 반도체 기억장치.
  11. 제8항에 있어서, 상기 서브 비트선의 각각은 모든 로우상의 메모리셀을 접속하는 반도체 기억장치.
  12. 제8항에 있어서, 상기 서브 비트선의 각각은 교호의 로우상에 있는 반도체 기억장치.
  13. 제8항에 있어서, 상기 복수의 게이트 수단은 공통의 칼럼 블럭내의 게이트 수단이 공통의 칼럼 블럭내의 서브 비트선의 멀리 떨어진 단부에 위치하고 칼럼의 인접하는 블럭내의 게이트 수단은 교호의 인접하는 블럭에서 서로 인접하게 위치하도록 배치된 기억장치.
  14. 제8항에 있어서, 쌍의 메인 비트선은 교차부를 포함하는 반도체 기억장치.
  15. 제14항에 있어서. 상기 교차부는 게이트 수단이 구비되는 영역 근방에 구비되는 반도체 기억장치.
  16. 제14항에 있어서, 상기 교차부는 쌍의 메인 비트선 중의 하나를 접속하기 위한 메인 비트선과 동일한 레벨의 제1의 배선층과, 쌍의 타의 메인 비트선을 접속하기 위한 서브 비트선과 동일한 레벨의 제2의 배선층을 포함하는 반도체 기억장치.
  17. 제8항에 있어서, 한 쌍의 메인 비트선은 제1의 메인 비트선과 제2의 메인 비트선을 포함하고, 한쌍의 서브 비트선은 제1의 서브 비트선과 제2의 서브 비트선을 포함하며, 여기에서 상기 복수의 게이트 수단은 상기 제1의 서브 비트선에 접속한 한편의 전도 노드와. 상기 복수의 메인 비트선의 공통의 레벨의 배선층을 통하여 상기 제2의 메인 비트선에 접속된 타방의 전도 노드와, 상기 블럭 선택 신호를 받는 제어 게이트를 가지는 제1의 게이트를 포함하며. 상기 제2의 서브 비트선에 접속된 한편의 진도 노드와. 상기 복수의 서브 비트선과 같은 공통의 레벨의 배선층을 통하여 상기 제1의 메인 비트선에 접속된 타방의 전도 노드와. 블럭 선택 신호를 받는 제어 게이트를 가지는 제2의 게이트를 포함하는 반도체 기억장치.
  18. 로우 및 칼럼으로 배치된 복수의 메모리셀을 포함하고, 상기 칼럼의 각각은 복수의 블럭으로 분할되며, 상기 칼럼에 대응하여 배치된 복수의 메인 비트선을 포함하고, 상기 칼럼의 각각의 상기 블럭에 대응하여 배치된 복수의 서브 비트선을 포함하고. 대응하는 칼럼의 단부에 배치된 서브 비트선은 다른 것들보다 짧고. 상기 복수의 서브 비트선의 각각은 대응하는 칼럼 블럭에 있어서 상기 메모리셀에 접속되며, 블럭 선택 신호에 응답하여 대응하는 서브 비트선을 대응하는 메인 비트선에 접속하도록 각각의 서브 비트선에 대응하여 구비된 복수의 게이트를 포함하고, 상기 복수의 메인 비트선에 응답하여 구비되어 대응하는 메인 비트선상의 신호를 감지하고 증폭하는 센스 중폭기 수단을 포함하는 반도체 기억장치.
  19. 제17항에 있어서, 인접하는 2개의 메인 비트선은 쌍을 형성하고, 상기 센스 증폭기 수단은 메인 비트선의 각각의 쌍의 대항하는 추면에 구비되는 반도체 기억장치.
  20. 로우 및 칼럼으로 배치된 복수의 메모리셀을 포함하고, 상기 칼럼의 각각은 복수의 블럭으로 분할되고, 상기 칼럼에 대응하여 배치된 복수의 메인 비트선을 포함하고, 상기 복수의 메인 비트선의 각각에 대하여 구비되고 상기 복수의 블럭에 대응하여 배치되고, 각각이 대응하는 블럭내의 메모리셀에 접속되는 복수의 서브 비트선을 포함하고. 상기 로우의 방항을 따라서 배치된 메인 블럭 선택 신호 전달 버스를 포함하고, 상기 메인 비트선에 평행하게 배치되어 상기 메인 블럭 선택 신호 전달 버스상의 블럭 선택 신호를 받는 복수의 블럭 선택 신호 전달 서브선을 포함하고. 대응하는 블럭 선택 신호 전달 서브선상의 상기 블럭 선택 신호에 응답하여 대응하는 서브 비트선을 대응하는 메인 비트선에 접속하도록 각각의 서브 비트선에 대응하여 구비된 복수의 블럭 선택 수단을 포함하는 반도체 기억장치.
  21. 제20항에 있어서, 상기 메인 블럭 선택 신호 전달 버스는 상기 복수의 메모리셀이 배치되는 영역의 외부에 구비되는 반도체 기억장치.
  22. 제20항에 있어서, 상기 블럭의 각각을 선택하기 위한 한 그룹의 블럭 선택 신호 전달 서브선은 인접하는 2개의 메인 비트선이 쌍을 형성하는 인접하는 쌍의 메인 비트선 사이에 배치되는 반도체 기억장치.
  23. 제22항에 있어서. 블럭 선택 신호 전달선의 상기 그룹은 메인 비트선의 상기 인접하는 쌍에 대응하는 칼럼 사이에 공유되는 반도체 기억장치.
  24. 제20항에 있어서, 복수의 워드선은 상기 로우에 대응하여 더욱 구비되고, 상기 복수의 워드선의 각각은 어떠한 메모리셀도 구비되지 않는 워드선 션트 영역을 가지며, 여기에서 상기 복수의 블럭 선택 신호 전달 서브선은 상기 워드선 션트 영역내에 구비되는 반도체 기억장치.
  25. 제20항에 있어서, 인접하는 2개의 메인 비트선은 쌍을 형성하고, 소정수의 블럭을 선택하기 위한 블럭 선택 신호 전달선의 한 그룹은 메인 비트선의 인접하는 쌍 사이에 배치되는 반도체 기억장치.
  26. 제25항에 있어서, 블럭 선택 신호 전달 서브선의 상기 그룹은 칼럼의 상기 블럭의 절반을 선택하는 반도체 기억장치.
  27. 각각이 로우 및 칼럼으로 배치된 복수의 메모리셀을 포함하고, 상기 칼럼의 각각은 복수의 블럭으로 분할되는 복수의 메모리 어레이 블럭과, 상기 복수의 메모리 어레이 블럭의 각각에 있어서 상기 칼럼에 대응하여 배치된 복수의 메인 비트선과, 상기 복수의 메인 비트선의 각각에 대하여 구비되고, 상기 칼럼의 각각에 있어서 상기 복수의 블럭에 대응하여 배치되고, 각각이 대응하는 블럭에 있어서 상기 메모리셀에 접속되는 복수의 서브 비트선과, 어드레스 신호에 따라서 상기 칼럼의 적어도 하나를 지정하는 칼럼 선택 신호를 발생하도록 상기 복수의 메모리 어레이 블럭에 공통으로 구비된 칼럼 선택 신호 발생 수단과, 상기 칼럼 선택 신호 발생 수단의 대응하는 출력 노드로부터의 칼럼 선택 신호를 전달하도록 상기 복수의 메모리 어레이 블럭에 걸쳐서 연장하고 상기 칼럼 선택 신호 발생 수단의 각각의 노드에 대응하여 구비된 복수의 칼럼 선택 신호 전달선과, 상기 복수의 칼럼 선택 신호 전달선상의 상기 칼럼 선택 신호에 응답하여 지정된 칼럼에 대응하는 상기 메인 비트선을 내부 데이터 선에 접속하고 선택하도록 상기 복수의 메모리 어레이 블럭 의 각각에 구비된 칼럼 선택 수단을 포함하는 반도체 기억장치.
  28. 제27항에 있어서, 한 블럭의 칼럼을 지정하도록 블럭 선택 신호를 전달하고 로우 연장 방항에 있어서 상기 복수의 메모리 어레이 블럭의 외부에 구비된 블럭 선택 신호 전달 버스와, 상기 복수의 칼럼 선택 신호 전달선과 평행한 복수의 블럭 선택 신호 전달 서브선을 부가하여 포함하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032110A 1993-11-30 1994-11-30 감소된 간섭 노이즈를 갖는 계층 비트선 구조의 반도체 기억장치 KR0148551B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-299967 1993-11-30
JP29996793 1993-11-30
JP94-138932 1994-02-21
JP13893294A JP3672946B2 (ja) 1993-11-30 1994-06-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950015391A true KR950015391A (ko) 1995-06-16
KR0148551B1 KR0148551B1 (ko) 1998-12-01

Family

ID=26471862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032110A KR0148551B1 (ko) 1993-11-30 1994-11-30 감소된 간섭 노이즈를 갖는 계층 비트선 구조의 반도체 기억장치

Country Status (3)

Country Link
US (2) US5610871A (ko)
JP (1) JP3672946B2 (ko)
KR (1) KR0148551B1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334985A (ja) * 1994-06-08 1995-12-22 Mitsubishi Electric Corp 半導体記憶装置
JPH08167290A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp 半導体記憶装置
JP3227331B2 (ja) * 1995-02-09 2001-11-12 エルジイ・セミコン・カンパニイ・リミテッド ビット線構造
KR0166046B1 (ko) * 1995-10-06 1999-02-01 김주용 계층적 비트라인 구조를 갖는 반도체 메모리 장치
JPH09331032A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 半導体記憶装置
JPH10106257A (ja) * 1996-09-06 1998-04-24 Texas Instr Inc <Ti> 集積回路のメモリ装置及びプリチャージ動作を与える方法
US5886943A (en) * 1996-09-18 1999-03-23 Hitachi, Ltd. Semiconductor memory having a hierarchical data line structure
US5966315A (en) * 1997-09-30 1999-10-12 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with non-uniform local bit lines
US5847986A (en) * 1997-12-17 1998-12-08 Siemens Aktiengesellschaft Memory array with reduced charging current
US5917744A (en) * 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines
US6069815A (en) * 1997-12-18 2000-05-30 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line and/or word line architecture
US5973961A (en) * 1998-01-15 1999-10-26 Nexflash, Technologies, Inc. Divided bit line system for non-volatile memory devices
US6118726A (en) * 1998-02-02 2000-09-12 International Business Machines Corporation Shared row decoder
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory
US6038634A (en) * 1998-02-02 2000-03-14 International Business Machines Corporation Intra-unit block addressing system for memory
US6246630B1 (en) 1998-02-02 2001-06-12 International Business Machines Corporation Intra-unit column address increment system for memory
JP3173456B2 (ja) * 1998-03-19 2001-06-04 日本電気株式会社 半導体記憶装置
JPH11306762A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体記憶装置
KR100278656B1 (ko) * 1998-05-12 2001-02-01 윤종용 트위스트된비트라인구조를갖는반도체메모리장치
JP2000090659A (ja) * 1998-09-10 2000-03-31 Nec Corp 半導体記憶装置
US6333866B1 (en) * 1998-09-28 2001-12-25 Texas Instruments Incorporated Semiconductor device array having dense memory cell array and heirarchical bit line scheme
US6249451B1 (en) * 1999-02-08 2001-06-19 Kabushiki Kaisha Toshiba Data line connections with twisting scheme technical field
JP3779480B2 (ja) * 1999-02-10 2006-05-31 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2001084785A (ja) * 1999-09-17 2001-03-30 Nec Corp センスアンプ回路及び半導体記憶装置
KR100302489B1 (ko) * 1999-10-11 2001-11-02 윤종용 반도체 메모리 장치 및 이 장치의 배치방법
JP3381698B2 (ja) * 2000-02-04 2003-03-04 日本電気株式会社 半導体記憶装置
JP2001307487A (ja) * 2000-02-14 2001-11-02 Mitsubishi Electric Corp 半導体装置
JP2001229670A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 半導体記憶装置
JP4077140B2 (ja) * 2000-06-30 2008-04-16 富士通株式会社 半導体記憶装置
DE10149099B4 (de) * 2001-10-05 2004-02-12 Infineon Technologies Ag Digitale Speicherschaltung mit mehreren Speicherbereichen
KR100403348B1 (ko) * 2001-10-08 2003-11-01 주식회사 하이닉스반도체 계층적 구조를 갖는 비트라인 선택 회로
KR100414203B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 상이한 열들의 인접한 비트 라인들 간의 커플링 노이즈를방지할 수 있는 반도체 메모리 장치
US6768692B2 (en) * 2002-07-29 2004-07-27 International Business Machines Corporation Multiple subarray DRAM having a single shared sense amplifier
KR100510510B1 (ko) * 2002-12-28 2005-08-26 삼성전자주식회사 센싱속도 저하를 방지할 수 있는 비트라인 커플링 스킴을갖는 반도체 메모리장치
US7133321B2 (en) * 2003-10-09 2006-11-07 Micron Technology, Inc. Sense amplifier circuit
KR100527539B1 (ko) * 2003-12-26 2005-11-09 주식회사 하이닉스반도체 고속 센싱을 위한 불휘발성 강유전체 메모리 장치
KR100621769B1 (ko) * 2004-11-18 2006-09-19 삼성전자주식회사 반도체 메모리 장치에서의 비트라인 배치구조
JP4836487B2 (ja) * 2005-04-28 2011-12-14 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7227768B2 (en) * 2005-07-01 2007-06-05 Spansion Llc Power interconnect structure for balanced bitline capacitance in a memory array
JP2007058957A (ja) * 2005-08-23 2007-03-08 Toshiba Corp 半導体記憶装置
EP1933326B1 (en) * 2005-09-09 2010-05-26 Fujitsu Microelectronics Limited Semiconductor integrated circuit
US7286425B2 (en) * 2005-10-31 2007-10-23 International Business Machines Corporation System and method for capacitive mis-match bit-line sensing
US7310257B2 (en) * 2005-11-10 2007-12-18 Micron Technology, Inc. Local digit line architecture and method for memory devices having multi-bit or low capacitance memory cells
JP2007133987A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法
KR100678643B1 (ko) * 2005-12-15 2007-02-05 삼성전자주식회사 멀티레벨 동적 메모리 장치
KR100714475B1 (ko) * 2006-01-11 2007-05-04 삼성전자주식회사 상변화 메모리 장치
JP4909619B2 (ja) * 2006-04-13 2012-04-04 パナソニック株式会社 半導体記憶装置
JP2008027544A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 半導体記憶装置及びそのテスト方法
US20080031029A1 (en) * 2006-08-05 2008-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device with split bit-line structure
KR100752669B1 (ko) * 2006-08-22 2007-08-29 삼성전자주식회사 오픈 비트 라인 구조를 가지는 반도체 메모리 장치의 비트라인 센스 앰프
US7376027B1 (en) * 2006-11-07 2008-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. DRAM concurrent writing and sensing scheme
US7460423B2 (en) * 2007-01-05 2008-12-02 International Business Machines Corporation Hierarchical 2T-DRAM with self-timed sensing
US7460387B2 (en) * 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7471546B2 (en) * 2007-01-05 2008-12-30 International Business Machines Corporation Hierarchical six-transistor SRAM
US7499312B2 (en) * 2007-01-05 2009-03-03 International Business Machines Corporation Fast, stable, SRAM cell using seven devices and hierarchical bit/sense line
DE102007012902B3 (de) * 2007-03-19 2008-07-10 Qimonda Ag Kopplungsoptimierte Anschlusskonfiguration von Signalleitungen und Verstärkern
KR100886353B1 (ko) * 2007-04-02 2009-03-03 삼성전자주식회사 이중 패터닝 기술을 사용한 반도체 메모리 장치 및 그레이아웃 방법
JP2009266339A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 半導体記憶装置とその半導体記憶装置を用いた電子機器
US8050127B2 (en) * 2009-02-06 2011-11-01 Hynix Semiconductor Inc. Semiconductor memory device
US8391094B2 (en) * 2009-02-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and operating methods thereof
US8279686B2 (en) * 2009-02-10 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and methods for providing bit line equalization voltages
KR101562429B1 (ko) * 2009-09-01 2015-10-21 램버스 인코포레이티드 계층적 비트라인을 갖는 반도체 메모리 디바이스
JP2011118998A (ja) * 2009-12-04 2011-06-16 Elpida Memory Inc 半導体装置
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9711237B2 (en) * 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
JP2012123878A (ja) * 2010-12-09 2012-06-28 Elpida Memory Inc 半導体装置及びその制御方法
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8681574B2 (en) * 2011-03-31 2014-03-25 Mosys, Inc. Separate pass gate controlled sense amplifier
US8451675B2 (en) 2011-03-31 2013-05-28 Mosys, Inc. Methods for accessing DRAM cells using separate bit line control
JP2013171602A (ja) 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置
US8699255B2 (en) * 2012-04-01 2014-04-15 Nanya Technology Corp. Memory array with hierarchical bit line structure
US9997242B2 (en) * 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
TWI648736B (zh) * 2017-12-27 2019-01-21 華邦電子股份有限公司 動態隨機存取記憶體

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658377A (en) * 1984-07-26 1987-04-14 Texas Instruments Incorporated Dynamic memory array with segmented bit lines
US4819207A (en) * 1986-09-30 1989-04-04 Kabushiki Kaisha Toshiba High-speed refreshing rechnique for highly-integrated random-access memory
US4807195A (en) * 1987-05-18 1989-02-21 International Business Machines Corporation Apparatus and method for providing a dual sense amplifier with divided bit line isolation
JP2618938B2 (ja) * 1987-11-25 1997-06-11 株式会社東芝 半導体記憶装置
US4943944A (en) * 1987-11-25 1990-07-24 Kabushiki Kaisha Toshiba Semiconductor memory using dynamic ram cells
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
KR950005095Y1 (ko) * 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
JP3279681B2 (ja) * 1992-09-03 2002-04-30 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
US5610871A (en) 1997-03-11
JPH07211059A (ja) 1995-08-11
KR0148551B1 (ko) 1998-12-01
US5973983A (en) 1999-10-26
JP3672946B2 (ja) 2005-07-20

Similar Documents

Publication Publication Date Title
KR950015391A (ko) 감소된 간섭 노이즈를 갖는 계층 비트선구조의 반도체 기억장치
US4800525A (en) Dual ended folded bit line arrangement and addressing scheme
KR950005095Y1 (ko) 양방향성 그로벌 비트 라인을 갖는 dram
EP0115128B1 (en) Block-divided semiconductor memory device
US5602772A (en) Dynamic semiconductor memory device
EP0409449A2 (en) Interleaved sensing system for fifo and burst-mode memories
KR19990030297A (ko) 국부 비트 라인이 균일하지 않은 계층적 비트 라인 구조를 가진 반도체 메모리
US4739497A (en) Semiconductor memory
KR970018352A (ko) 계층적 입/출력 라인 쌍 구성을 갖는 반도체 기억 장치
US4520465A (en) Method and apparatus for selectively precharging column lines of a memory
KR950020732A (ko) 다이나믹 반도체 기억장치
US6023437A (en) Semiconductor memory device capable of reducing a precharge time
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
US5650977A (en) Integrated circuit memory device including banks of memory cells and related methods
KR19980058196A (ko) 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조
KR970051384A (ko) 불휘발성 반도체 메모리소자
JP3212795B2 (ja) ダイナミック型半導体記憶装置
KR960038971A (ko) 트리플 포트 반도체 메모리장치
US5544093A (en) Dual port multiple block memory capable of time divisional operation
JP3068352B2 (ja) 半導体メモリ
US6707738B2 (en) Semiconductor memory device having mesh-type structure of precharge voltage line
KR980006294A (ko) 반도체 기억장치
US6278647B1 (en) Semiconductor memory device having multi-bank and global data bus
KR950002042A (ko) 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치
JPH04125891A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090525

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee