KR970051384A - 불휘발성 반도체 메모리소자 - Google Patents

불휘발성 반도체 메모리소자 Download PDF

Info

Publication number
KR970051384A
KR970051384A KR1019950067815A KR19950067815A KR970051384A KR 970051384 A KR970051384 A KR 970051384A KR 1019950067815 A KR1019950067815 A KR 1019950067815A KR 19950067815 A KR19950067815 A KR 19950067815A KR 970051384 A KR970051384 A KR 970051384A
Authority
KR
South Korea
Prior art keywords
group
bit lines
main bit
sub
lines
Prior art date
Application number
KR1019950067815A
Other languages
English (en)
Other versions
KR0172378B1 (ko
Inventor
이형곤
임흥수
서강덕
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950067815A priority Critical patent/KR0172378B1/ko
Priority to EP96309474A priority patent/EP0791935A3/en
Priority to TW085116123A priority patent/TW371345B/zh
Priority to JP35134396A priority patent/JP3814037B2/ja
Priority to US08/774,646 priority patent/US5909405A/en
Priority to CN96123885A priority patent/CN1125466C/zh
Publication of KR970051384A publication Critical patent/KR970051384A/ko
Application granted granted Critical
Publication of KR0172378B1 publication Critical patent/KR0172378B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 복수개의 워드라인들의 각각에 게이트가 접속되고 인접하는 서브비트라인사이에 연결되어 열방향으로 배열된 메모리셀들로 이루어진 복수개의 메모리뱅크들을 포함하는 메모리셀어레이를 가지는 반도체메모리소자에 관한 것으로서, 상기 메모리셀어레이가, 행방향으로 배열되어 센스앰프에 연결된 복수개의 메인비트라인들과, 상기 메모리뱅크들의 사이에 배치되고 제1그룹의 선택트랜지스터들을 통하여 상기 메인비트라인들의 각각에 연결된 제1그룹의 서브비트라인들과, 상기 메모리뱅크들의 사이와 상기 제1그룹의 서브비트라인들의 사이에 배치되고 제2그룹의 선택트랜지스터들을 통하여 접지전압으로 연결되는 제2그룹의 서브비트라인들을 구비한다.

Description

불휘성 반도체 메모리소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 제1실시예에 따른 불휘발성 반도체메모리소자의 메모리셀어레이의 구성을 보여주는 도면
제6도는 본 발명의 제2실시예에 따른 불휘발성 반도체메모리소자의 메모리셀어레이의 구성을 보여주는 도면

Claims (7)

  1. 복수개의 워드라인들의 각각에 게이트가 접속되고 인접하는 서브비트라인사이에 연결되어 열방향으로 배열된 메모리셀들로 이루어진 복수개의 메모리뱅크들을 포함하는 메모리셀어레이를 가지는 반도체메모리소자에 있어서, 상기메모리셀어레이가, 행방향으로 배열되어 센스앰프에 연결된 복수개의 메인비트라인들과, 상기 메모리뱅크들의 사이에 배치되고 제1그룹의 선택트랜지스터들을 통하여 상기 메인비트라인들의 각각에 연결된 제1그룹의 서브비트라인들과, 상기 메모리뱅크들의 사이와 상기 제1그룹의 서브비트라인들의 사이에 배치되고 제2그룹의 선택트랜지스터들의 통하여 접지전압으로 연결되는 제2그룹의 서브비트라인들을 구비함을 특징으로하는 반도체메모리소자.
  2. 제1항에 있어서, 상기 메인비트라인들이 열선택트랜지스터들을 통하여 상기 센스앰프에 연결됨을 특징으로 하는 반도체메모리소자.
  3. 제1항에 있어서, 상기 제1그룹의 선택트랜지스터들이, 이웃하는 것끼리 서로 다른 선택신호에 의해 각각 제어되는 두개의 그룹으로 나뉘어져 있음을 특징으로 하는 반도체메모리소자.
  4. 제1항에 있어서, 상기 제2그룹의 선택트랜지스터들이, 이웃하는 것끼리 서로 다른 선택신호에 의해 각각 제어되는 두개의 그룹으로 나뉘어져 있음을 특징으로 하는 반도체메로리소자
  5. 복수개의 워드라인들의 각각에 게이트가 접속되고 인접하는 서브비트라인사이에 연결되어 열방향으로 배열된 메모리셀들로 이루어진 복수개의 메모리뱅크들을 포함하는 메모리셀어레이를 가지는 반도체메모리소자에 있어서, 행방향으로 배열된 복수개의 메인비트라인들과, 상기 메모리뱅크들의 사이에 배치되고 제1그룹의 선택트랜지스터을 및 제2그룹의 선택트랜지스터들의 각각을 토하여 상기 메인비트라인들의 각각에 연결된 복수개의 서브비트라인글과, 상기 메인비트라인들 중 제1그룹의 메인비트라인들의 각각을 해당하는 센스앰프에 연결하고 상기 제1그룹의 메인비트라인들에 인접한 다른 메인비트라인들을 접지전압으로 연결하는 수단을 구비함을 특징으로 하는 반도체메모리소자.
  6. 제5항에 있어서, 상기 수단이, 제1메인비트라인과 제1센스앰프사이에 병렬로 연결되고 제1열선택신호 및 제2열선택신호에 의해 각각 제어되는 열선택트랜지스터쌍과, 상기 제1메인비트라인에 인접한 제2메인비트라인과 상기 접지전압사이에 연결되고 상기 제2열선택신호에 의해 제어되는 접지선택트랜지스터와, 상기 제2메인비트라인과 제2센스앰프사이에 연결되고 상기 제1열선택신호에 의해 제어되는 열선택트랜지스터와, 상기 제1메인비트라인에 인접한 제3메인비트라인과 상기 접지전압사이에 연결되고 상기 제1열선택신호에 의해 제어되는 접지선택트랜지스터와, 상기 제3메인비트라인과 상기 제2센스앰프사이에 연결되고 상기 제2열선택신호에 의해 제어되는 열선택트랜지스터와, 상기 제2메인비트라인에 인접한 제4메인비트라인과 상기 접지전압사이에 연결되고 항상 턴온되어 있는 접지연결트랜지스터와, 상기 제3메인비트라인에 인접한 제5메인비트라인과 상기 접지전압사이에 연결되고 항상 턴온되어 있는 접지연결트랜지스터를 구비함을 특징으로 하는 반도체메모리소자.
  7. 복수개의 워드라인들의 각각에 게이트가 접속되고 인접하는 서브비트라인사이에 연결되어 열방향으로 배열된 메모리셀들로 이루어진 복수개의 메모리뱅크들을 포함하는 메모리셀어레이를 가지는 반도체메모리소자에 있어서, 상기 메모리셀어레이가, 행방향으로 배열되어 접지전압에 연결된 제1그룹의 메인비트라인들과, 행방향으로 배열되어 센스앰프들에 각각 연결된 제2그룹의 메인비트라인들과, 상기메모리뱅크들의 사이에 배치되고 제1그룹의 선택트랜지스터들 및 제2그룹의 선택트랜지스터들의 각각을 통하여 상기 제1 및 제2그룹의 메인비트라인들의 각각에 연결된 제1그룹의 서브비트라인들과, 상기 메모리뱅크들의 사이와 상기 제1그룹의 서브비트라인들의 사이에 배열된 제2그룹이 서브비트라인들과, 제1선택신호에 게이트가 공통으로 접속되고 상기 제1그룹의 서브비트라인들과 상기 제2그룹의 서브비트라인들의 각각의 사이에 각각 연결된 제1그룹의 뱅크선택트랜지스터들과, 제2선택신호에 게이트가 공통으로 접속되고 상기 제1그룹의 서브비트라인들과 상기 제2그룹의 서브비트라인들의 각각의 사이에 각각연결된 제2그룹의 뱅크선택트랜지스터들을 구비함을 특징으로 하는 반도체메모리소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067815A 1995-12-30 1995-12-30 불휘발성 반도체 메모리소자 KR0172378B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950067815A KR0172378B1 (ko) 1995-12-30 1995-12-30 불휘발성 반도체 메모리소자
EP96309474A EP0791935A3 (en) 1995-12-30 1996-12-24 Nonvolatile semiconductor memory
TW085116123A TW371345B (en) 1995-12-30 1996-12-27 Nonvolatile semiconductor memory
JP35134396A JP3814037B2 (ja) 1995-12-30 1996-12-27 半導体メモリ装置
US08/774,646 US5909405A (en) 1995-12-30 1996-12-30 Nonvolatile semiconductor memory
CN96123885A CN1125466C (zh) 1995-12-30 1996-12-30 非易失半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067815A KR0172378B1 (ko) 1995-12-30 1995-12-30 불휘발성 반도체 메모리소자

Publications (2)

Publication Number Publication Date
KR970051384A true KR970051384A (ko) 1997-07-29
KR0172378B1 KR0172378B1 (ko) 1999-03-30

Family

ID=19447905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067815A KR0172378B1 (ko) 1995-12-30 1995-12-30 불휘발성 반도체 메모리소자

Country Status (6)

Country Link
US (1) US5909405A (ko)
EP (1) EP0791935A3 (ko)
JP (1) JP3814037B2 (ko)
KR (1) KR0172378B1 (ko)
CN (1) CN1125466C (ko)
TW (1) TW371345B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725093B1 (ko) * 2001-03-15 2007-06-04 삼성전자주식회사 노아 타입 플랫 셀을 가지는 반도체 메모리 장치 및 그의구동방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211745B2 (ja) * 1997-09-18 2001-09-25 日本電気株式会社 半導体記憶装置
US6033955A (en) * 1998-09-23 2000-03-07 Advanced Micro Devices, Inc. Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
JP3583042B2 (ja) * 1999-11-09 2004-10-27 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2001297593A (ja) * 2000-04-10 2001-10-26 Nec Corp 半導体記憶装置及びデータ出力方法
JP4633958B2 (ja) * 2001-05-07 2011-02-16 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
US6480422B1 (en) * 2001-06-14 2002-11-12 Multi Level Memory Technology Contactless flash memory with shared buried diffusion bit line architecture
JP3640179B2 (ja) * 2001-07-23 2005-04-20 セイコーエプソン株式会社 不揮発性半導体記憶装置
US6870752B2 (en) * 2001-08-16 2005-03-22 Macronix International Co., Ltd. High density mask ROM having flat-type bank select
US6563735B1 (en) * 2002-04-04 2003-05-13 Macronix International Co., Ltd. NOR-structured semiconductor memory device
KR100492774B1 (ko) * 2002-12-24 2005-06-07 주식회사 하이닉스반도체 라이트 보호 영역을 구비한 비휘발성 메모리 장치
ITTO20030121A1 (it) * 2003-02-18 2004-08-19 St Microelectronics Srl Amplificatore di lettura di celle di memoria non volatili a
US7869246B2 (en) * 2007-05-25 2011-01-11 Marvell World Trade Ltd. Bit line decoder architecture for NOR-type memory array
JP6457364B2 (ja) * 2015-09-11 2019-01-23 東芝メモリ株式会社 メモリシステム
KR102363670B1 (ko) * 2017-08-23 2022-02-16 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565213B2 (ja) * 1989-10-27 1996-12-18 ソニー株式会社 読み出し専用メモリ装置
JP2624569B2 (ja) * 1990-10-22 1997-06-25 シャープ株式会社 読出し専用メモリ
JPH04311900A (ja) * 1991-04-10 1992-11-04 Sharp Corp 半導体読み出し専用メモリ
JP3104319B2 (ja) * 1991-08-29 2000-10-30 ソニー株式会社 不揮発性記憶装置
JP2863661B2 (ja) * 1991-12-16 1999-03-03 株式会社東芝 読出専用メモリ
JP2845414B2 (ja) * 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
JPH06318683A (ja) * 1993-05-01 1994-11-15 Toshiba Corp 半導体記憶装置及びその製造方法
JP3230795B2 (ja) * 1995-09-29 2001-11-19 シャープ株式会社 読み出し専用半導体記憶装置
JP3380107B2 (ja) * 1996-03-22 2003-02-24 シャープ株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725093B1 (ko) * 2001-03-15 2007-06-04 삼성전자주식회사 노아 타입 플랫 셀을 가지는 반도체 메모리 장치 및 그의구동방법

Also Published As

Publication number Publication date
JP3814037B2 (ja) 2006-08-23
JPH09232545A (ja) 1997-09-05
CN1167988A (zh) 1997-12-17
CN1125466C (zh) 2003-10-22
US5909405A (en) 1999-06-01
TW371345B (en) 1999-10-01
KR0172378B1 (ko) 1999-03-30
EP0791935A3 (en) 1999-09-08
EP0791935A2 (en) 1997-08-27

Similar Documents

Publication Publication Date Title
US8218386B2 (en) Embedded memory databus architecture
US5923605A (en) Space-efficient semiconductor memory having hierarchical column select line architecture
US4800525A (en) Dual ended folded bit line arrangement and addressing scheme
JP3364549B2 (ja) 半導体記憶装置
KR970051384A (ko) 불휘발성 반도체 메모리소자
KR100463602B1 (ko) 불휘발성 강유전체 메모리의 배선
US5062077A (en) Dynamic type semiconductor memory device
KR970051178A (ko) 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
WO2002019337A3 (en) Mtj mram series-parallel architecture
KR850008569A (ko) 반도체 메모리장치
KR970017684A (ko) 비 휘발성 반도체 메모리의 셀 연결방법 및 그에 따른 회로
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
US6125070A (en) Semiconductor memory device having multiple global I/O line pairs
KR950020732A (ko) 다이나믹 반도체 기억장치
KR100242998B1 (ko) 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조
JP2000207891A5 (ko)
KR960042734A (ko) 계급적 컬럼선택라인구조를 가지는 반도체 메모리장치
KR950009710A (ko) 고집적화에 적합한 반도체 기억장치
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
US6717839B1 (en) Bit-line shielding method for ferroelectric memories
JP2002074938A (ja) 半導体記憶装置
KR960019736A (ko) 반도체 기억장치
KR100682438B1 (ko) 반도체 기억 장치
KR970029766A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee