KR20210149011A - 어레이 기판 및 이를 이용한 집적 회로 실장 방법 - Google Patents

어레이 기판 및 이를 이용한 집적 회로 실장 방법 Download PDF

Info

Publication number
KR20210149011A
KR20210149011A KR1020210167881A KR20210167881A KR20210149011A KR 20210149011 A KR20210149011 A KR 20210149011A KR 1020210167881 A KR1020210167881 A KR 1020210167881A KR 20210167881 A KR20210167881 A KR 20210167881A KR 20210149011 A KR20210149011 A KR 20210149011A
Authority
KR
South Korea
Prior art keywords
pad
pads
sub
bump
pad part
Prior art date
Application number
KR1020210167881A
Other languages
English (en)
Other versions
KR102585079B1 (ko
Inventor
이대근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210167881A priority Critical patent/KR102585079B1/ko
Publication of KR20210149011A publication Critical patent/KR20210149011A/ko
Application granted granted Critical
Publication of KR102585079B1 publication Critical patent/KR102585079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L51/0097—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

어레이 기판이 제공된다. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 어레이 기판에 있어서, 상기 비표시 영역은 패드부를 포함하고, 상기 패드부는 적어도 하나의 평행사변형 형태의 제1 패드를 포함한다.

Description

어레이 기판 및 이를 이용한 집적 회로 실장 방법{ARRAY SUBSTRATE AND METHOD FOR MOUNTING INTEGRATED CIRCUIT USING THE SAME}
본 발명은 어레이 기판 및 이를 이용한 집적 회로 실장 방법에 관한 것이다.
액정 표시 장치(LCD) 또는 유기 발광 표시 장치(OLED)등과 같은 표시 장치는 표시 영역과 표시 영역에 외측에 배치되는 비표시 영역을 포함하는 어레이 기판을 포함할 수 있다. 어레이 기판은 액정 표시 장치나 유기 발광 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다. 어레이 기판 상에는 주사 신호를 전달하는 게이트 배선과 화상 신호를 전달하는 데이터 배선, 박막 트랜지스터, 각종 유기 또는 무기 절연막 등이 배치되어 있고, 이 중 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 등으로 이루어져, 스위칭 소자로서의 역할을 한다.
표시 영역의 외측에 배치되는 비표시 영역에는 표시 영역의 게이트 라인 또는 데이터 라인과 연결되는 복수의 배선이 배치된다. 복수의 배선은 다양한 형태로 연장되며 그 일단이 어레이 기판 하부 패드부에 배치된 패드들과 연결될 수 있다. 패드부에는 게이트 라인과 데이터 라인에 각각 구동 신호를 인가하는 구동 집적 회로에 배치될 수 있다. 즉, 구동 집적 회로의 범프는 패드부의 각 패드와 1:1 매칭되어 정렬되며, 각 구동 신호를 패드부에 제공한다.
이러한 어레이 기판은 표시 장치가 플렉서블화 됨에 따라, 폴리 이미드(polyimide)와 같은 가요성 물질로 형성될 수 있다. 다만, 가요성 어레이 기판은 패드부가 형성된 이후, 수행되는 제조 공정에서 기판의 크기의 변화될 수 있다. 즉, 이에 따라 구동 집적 회로의 범프와 패드부가 오정렬(Miss-Alignment)되는 문제가 발생한다.
이에 본 발명이 해결하고자 하는 과제는, 가요성 어레이 기판의 크기가 변화하더라도 구동 집적 회로의 범프와 패드부의 오정렬(Miss-Alignment)을 방지할 수 있는 어레이 기판을 제공하고자 하는 것이다.
나아가, 본 발명이 해결하고자 하는 다른 과제는, 가요성 어레이 기판의 크기가 변화하더라도 구동 집적 회로의 범프와 패드부의 오정렬(Miss-Alignment)을 방지할 수 있는 집적 회로 실장 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 어레이 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 어레이 기판에 있어서, 상기 비표시 영역은 패드부를 포함하고, 상기 패드부는 적어도 하나의 평행사변형 형태의 제1 패드를 포함한다.
상기 제1 패드는 제1 방향으로 연장된 제1 단변, 상기 제1 단변과 평행한 제2 단변, 상기 제1 단변의 일단으로부터 제1 경사각을 형성하며 연장되는 제1 장변 및 상기 제1 장변과 평행하는 제2 장변을 포함할 수 있다.
또한, 상기 패드부는 적어도 하나의 직사각형 형태의 제2 패드를 중심부에 더 포함할 수 있다.
상기 제1 패드는 복수이고, 상기 복수의 제1 패드는 제2 패드를 기준으로 대칭되어 배치될 수 있다.
나아가, 상기 제1 패드는 복수이고, 상기 복수의 제1 패드는 상기 패드부를 양분하는 가상의 선을 기준으로 대칭되어 배치될 수 있다.
상기 가상의 선과 가까이 위치할 수록 상기 제1 패드의 단변과 장변이 형성하는 경사각은 커질 수 있다.
상기 패드부는 데이터 구동 집적회로가 실장되는 제1 패드부와 연성 인쇄 회로 기판이 실장되는 제2 패드부를 포함하고, 상기 제1 패드부 및 상기 제2 패드부 각각 상기 제1 패드를 적어도 하나 포함할 수 있다.
상기 데이터 구동 집적회로와 상기 연성 인쇄 회로 기판은 상기 제1 패드의 형상에 대응되는 적어도 하나의 범프를 포함하고, 상기 제1 패드의 장변은 상기 범프의 장변보다 길게 형성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 어레이 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 어레이 기판에 있어서, 상기 비표시 영역은 패드부를 포함하되, 상기 패드부는 상기 패드부를 양분하는 가상의 선과의 이격 거리가 서로 상이한 제1 서브 패드부 및 제2 서브 패드부를 포함한다.
상기 제1 서브 패드부와 상기 제2 서브 패드부는 각각 제1 방향을 따라 배열되는 복수의 패드를 포함할 수 있다.
상기 복수의 패드는 상기 가상의 선을 기준으로 대칭일 수 있다.
상기 복수의 패드는 직사각형 형태일 수 있다.
상기 복수의 패드는 평행사변형 형태일 수 있다.
상기 복수의 패드는 단변과 장변이 형성하는 경사각이 서로 상이하고, 상기 경사각은 상기 가상의 선과 가까울 수록 커질 수 있다.
상기 제1 서브 패드부와 상기 제2 서브 패드부는 상기 제1 방향과 수직인 제2 방향을 따라 배치될 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 직접 회로 실장 방법은 어레이 기판의 패드부와 집적 회로의 범프를 정렬하는 단계, 상기 패드부와 상기 범프의 제1 방향에 따른 오정렬 값(b)를 산출하는 단계 및 상기 오정렬 값(b)에 대응하여 상기 집적 회로를 상기 제1 방향과 수직인 제2 방향으로 이동하는 단계를 포함한다.
상기 패드부는 적어도 하나의 평행사변형 형태의 제1 패드를 포함하고, 상기 평행사변형의 단변과 장변은 제1 경사각(θ1)의 기울기를 형성할 수 있다.
상기 집적 회로의 이동 거리(a)는 상기 제1 방향에 따른 오정렬 값(b)에 상기 제1 경사각(θ1)의 탄젠트 값을 곱한 값일 수 있다.
상기 집적 회로의 범프는 상기 제1 패드와 대응되는 기울기를 가지는 평행사변형 형태이고, 상기 제1 패드의 장변은 상기 범프의 장변보다 길게 형성될 수 있다.
상기 패드부는 상기 패드부를 양분하는 가상의 선과의 이격 거리가 서로 상이한 제1 서브 패드부 및 제2 서브 패드부를 포함하고, 상기 제1 서브 패드부 및 상기 제2 서브 패드부는 제2 방향을 따라 배치되되, 상기 집적 회로의 이동 단계는, 상기 제1 서브 패드부에서 제2 서브 패드부로 집적 회로를 이동하는 단계일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과 있다.
구동 집적 회로의 범프와 패드부의 오정렬(Miss-Alignment)을 방지할 수 있다.
또한, 구동 집적 회로의 실장 효율성을 높일 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 어레이 기판의 패드부와 데이터 구동 집적회로의 범프를 개략적으로 나타낸 평면도이다.
도 3은 패드부에 정상 실장 된 범프를 개략적으로 나타낸 평면도이다.
도 4 내지 도 7은 어레이 기판의 팽창 또는 수축에 따른 패드부의 변형과 이에 대응한 범프의 이동을 나타낸 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 제1 패드부의 개략적인 형태를 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 제1 패드부의 개략적인 형태를 나타낸 평면도이다.
도 10 내지 도 12는 본 발명의 또 다른 실시예에 따른 패드부의 개략적인 형태를 나타낸 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 패드부의 개략적인 형태를 나타낸 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 전압 생성부의 블록도이다.
도 14는 본 발명의 또 다른 실시예에 따른 집적 회로 실장 방법의 순서도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서, 동일한 식별 부호는 동일한 구성을 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 1을 참조하면, 어레이 기판(100)은 표시 영역(DA)과 비표시 영역(NA)을 포함한다.
표시 영역(DA)은 화상이 표시되는 영역일 수 있다. 표시 영역(DA)은 매트릭스 배열된 복수의 화소(PX)를 포함할 수 있다. 각 화소(PX)에는 화상을 표시하는 표시 소자 및 표시 소자와 전기적으로 연결되는 박막 트랜지스터 등이 형성될 수 있다. 여기서, 표시 소자는 유기 발광 소자일 수 있지만, 이에 한정되는 것은 아니다. 각 화소(PX)는 게이트 라인(GL)과 이와 교차하는 데이터 라인(DL)에 의해 정의될 수 있다. 게이트 라인(GL)은 제1 방향(X)을 따라 연장될 수 있으며, 데이터 라인(DL)은 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 연장될 수 있다. 여기서 제1 방향(X)은 매트릭스 배열된 복수의 화소(PX)의 행방향에 대응하고, 제2 방향(Y)은 열방향에 대응할 수 있다.
비표시 영역(NA)은 화상이 표시되지 않은 영역일 수 있으며, 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NA)은 어레이 기판(100)의 에지와 인접한 영역일 수 있으며, 어레이 기판(100)의 가장자리부에 위치한 영역일 수 있다. 비표시 영역(NA)은 제1 패드부(110), 게이트 구동부(120) 및 전원 공급부(130) 등이 형성될 수 있다.
제1 패드부(110)는 데이터 라인(DL)에 데이터 신호 전압을 인가하는 데이터 구동 집적회로(IC)가 실장되는 영역일 수 있다. 즉, 데이터 구동 집적회로(IC)는 COG(Chip On Glass) 방식으로 어레이 기판(100)에서 제1 패드부(110) 상에 배치되는 실장될 수 있다. 즉, 제1 패드부(110)는 COG 패드부일 수 있다. 여기서 어레이 기판(100)이 가요성 물질로 형성되었다면 COP(Chip On Plastic)이라 정의할 수 있다. 게이트 구동부(120)는 데이터 구동 집적회로(IC)가 형성된 가장자리에 수직한 일측 가장자리에 형성될 수 있다. 게이트 구동부(120)는 게이트 라인(GL)으로 게이트 신호 전압을 제공할 수 있으며, 복수의 화소(PX)를 순차적으로 스캔할 수 있다. 전원 공급부(130)은 데이터 구동 집적회로(IC)가 형성된 가장자리에 수직한 타측 가장자리에 형성될 수 있다. 전원 공급부(130)은 각 화소(PX)의 구동에 필요한 전원 전압을 제공할 수 있다.
여기서, 제1 패드부(110)는 일방향으로 배열된 복수의 패드를 포함할 수 있으며, 데이터 구동 집적회로(IC)는 상기 복수의 패드와 대응하는 범프를 포함할 수 있다. 즉, 데이터 구동 집적회로(IC)의 각 범프와 제1 패드부(110)의 각 패드는 일대일 대응되어 연결될 수 있다. 이하, 도 2 내지 도 7을 참조하여, 복수의 패드와 복수의 범프의 관계에 대해 보다 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 어레이 기판의 패드부와 데이터 구동 집적회로의 범프를 개략적으로 나타낸 평면도이며, 도 3은 패드부에 정상 실장된 범프를 개략적으로 나타낸 평면도이며, 도 4 내지 도 7은 어레이 기판의 팽창 또는 수축에 따른 패드부의 변형과 이에 대응한 범프의 이동을 나타낸 평면도이다.
도 2 내지 도 7을 참조하면, 제1 패드부(110)는 복수의 패드(P1, P2, P3)를 포함할 수 있다. 복수의 패드(P1, P2, P3)는 제1 방향(X)을 따라 배열될 수 있다. 제1 패드부(110)은 제1 서브 패드부(110a), 제2 서브 패드부(110b) 및 제3 서브 패드부(110c)로 정의될 수 있다.
제1 서브 패드부(110a)는 제1 패드부(110)의 일단에 위치할 수 있으며, 제2 서브 패드부(110b)는 제1 패드부(110)에서 중심부에 위치할 수 있으며, 제3 서브 패드부(110c)는 제1 패드부(110)의 타단에 위치할 수 있다. 즉, 제1 서브 패드부(110a)와 제3 서브 패드부(110c)는 제2 서브 패드부(110b)를 기준으로 대칭될 수 있다. 제1 서브 패드부(110a)와 제3 서브 패드부(110c)는 거울 쌍 관계로 동일한 구성일 수 있다.
제1 서브 패드부(110a)는 적어도 하나의 제1 경사각(θ1)으로 기울어진 평행사변형 형태의 제1 패드(P1)를 포함할 수 있다. 제1 패드(P1)는 제1 방향(X)으로 연장된 제1 단변(S1), 제1 단변(S1)과 평행한 제2 단변(S2), 제1 단변(S1)과 제1 경사각(θ1)을 형성하는 제1 장변(L1) 및 제1 장변(L1)과 평행한 제2 장변(L2)을 포함할 수 있다. 즉, 제1 장변(S1)은 제1 단변(S1)의 일단에서 제1 경사각(θ1)을 가지도록 연장되어 제2 단변(S2)의 일단과 접할 수 있다. 그리고 제2 장변(S2)은 제1 단변(S1)의 타단에서 제1 경사각(θ1)을 가지도록 연장되어 제2 단변(S2)의 일단과 접할 수 있다. 여기서 제1 패드(P1)는 제1 단변(S1)을 기준으로 양의 제1 방향(+X)과 양의 제2 방향(+Y)의 합의 방향으로 기울어질 수 있으나, 이에 한정되는 것은 아니다. 몇몇 실시예에서 제1 서브 패드부(110a)에 포함된 패드(P)는 제1 단변(S1)을 기준으로 음의 제1 방향(-X)과 양의 제2 방향(+Y)의 합의 방향으로 기울어질 수 도 있다. 여기서, 제1 경사각(θ1)은 어레이 기판(100)에서 제1 패드부(110)와 표시 영역(DA)간의 거리 등을 고려하여 공정 상 조절될 수 있는 것으로 특정 각도에 한정되는 것은 아니다.
제2 서브 패드부(110b)는 적어도 하나의 직사각형 형태의 제2 패드(P2)를 포함할 수 있다. 즉, 제2 서브 패드부(110b)는 단변에 대해 수직한 장변을 가지고 경사지지 않은 제2 패드(P)를 포함할 수 있다.
제3 서브 패드부(110c)는 제2 서브 패드부(110b)를 기준으로 제1 서브 패드부(110a)와 대칭될 수 있다. 즉, 제3 서브 패드부(110c)는 제1 단변(S1)을 기준으로 음의 제1 방향(-X)와 양의 제2 방향(+Y)의 합의 방향으로 기울어진 적어도 하나의 제3 패드(P3)를 포함할 수 있다. 제1 패드(P1)와 제3 패드(P3)는 제2 방향(Y)으로 갈수록 제2 서브 패드부(110b) 쪽으로 기울어진 형태일 수 있다. 즉, 제1 패드부(110)는 중심부에 위치하여 기울어지지 않는 사각형 형상의 제2 패드(P2)를 포함할 수 있다. 그리고, 제1 패드부(110)는 일단과 타단에 각각 위치하고 제2 패드(P2)쪽으로 기울어진 평행사변형 형태의 제1 패드(P1) 및 제3 패드(P3)를 포함할 수 있다.
데이터 구동 집적회로(IC)는 복수의 범프(B)를 포함할 수 있다. 복수의 범프(B)는 제1 패드부(110)와 대응되는 형상일 수 있다. 즉, 복수의 범프(B)의 중심부에는 경사를 가지지 않는 사각형 형상의 범프가 위치할 수 있으며, 이를 기준으로 중심부쪽으로 경사진 평행사변형의 범프가 일단과 타단에 각각 위치할 수 있다.
데이터 구동 집적회로(IC)의 각 범프(B)는 제1 패드부(110)의 패드와 대응되어 연결될 수 있다. 즉, 데이터 구동 집적회로(IC)의 각 범프(B)와 제1 패드부(110)의 각 패드는 이방성 전도 필름(ACF)를 통해 연결될 수 있으며, 이를 통해 전기적인 신호를 주고 받을 수 있다. 도 3에 도시된 바와 같이, 기 설계한대로 정상적으로 어레이 기판(100)이 형성되었을 경우 각 범프(B)는 제1 패드부(110)의 패드와 일대일로 매칭될 수 있으며, 데이터 구동 집적회로(IC)는 정상적으로 어레이 기판(100)에 실장될 수 있다. 제1 패드부(110)는 범프(B)와의 용이한 결합을 위해, 단변과 장변의 길이가 범프(B)의 단변과 장변의 길이보다 길게 형성될 수 있다. 즉, 제1 패드부(110)의 각 패드의 전체적인 크기는 각 범프보다 크게 형성될 수 있다. 여기서, 각 패드의 장변은 후술할 구동 집적회로(IC)의 제2 방향(Y)의 이동을 보장하기 위해 범프(B)의 장변보다 보다 길게 형성될 수 있다. 각 패드의 장변은 범프(B)의 장변보다 1.5배 내지 2배의 길이일 수 있으나, 이에 한정되는 것은 아니다.
가요성 물질로 형성된 어레이 기판(100)은 공정 과정 중에서 수축 또는 팽창이 발생될 수 있다. 어레이 기판(100)의 팽창과 수축은 제1 패드부(110)가 형성된 이후 수행되는 공정 과정에서 주로 발생될 수 있다. 어레이 기판(100)은 제1 방향(X) 및/또는 제2 방향(Y)을 따라 수축 또는 팽창될 수 있다.
즉, 도 4에 도시된 바와 같이, 어레이 기판(100)은 제1 방향(X)을 따라 팽창될 수 있으며, 도 6에 도시된 바와 같이, 어레이 기판(100)은 제1 방향(X)을 따라 수축될 수 있다. 이러한 제1 방향(X)에 따른 어레이 기판의 팽창 또는 수축은 어레이 기판(100)의 말단부에 주로 발생하기 때문에, 제1 서브 패드부(110a)와 제3 서브 패드부(110c)는 큰 영향을 받을 수 있다. 즉, 제1 서브 패드부(110a)와 제3 서브 패드부(110c)는 어레이 기판(100)의 팽창에 따라 기 설계된 위치보다 바깥쪽으로 위치하게 될 수 있으며, 어레이 기판(100)의 수축에 따라 기 설계된 위치보다 보다 안쪽으로 위치하게 될 수 있다. 제1 서브 패드부(110a)와 제3 서브 패드부(110c)의 위치 변화에 의해 데이터 구동 집적회로(IC)의 복수의 범프(B)와의 오정렬이 유발될 수 있다.
다만, 본 실시예에 따른 제1 패드부(110)와 복수의 범프(B)는 상기 설명한 바와 같이, 일정한 기울기로 경사진 평행사변형 형태이기 때문에 어레이 기판의 변형에 유연하게 대응할 수 있다. 도 4와 같이 어레이 기판(100)이 팽창된 경우, 데이터 구동 집적회로(IC)를 양의 제2 방향(+Y)으로 이동하여 변형된 제1 패드부(110)와 복수의 범프(B)를 정렬시킬 수 있다. 즉, 도 5에 도시된 바와 같이, 양의 제2 방향(+Y)으로 이동된 데이터 구동 집적회로(IC)는 제1 패드부(110)와 정렬될 수 있으며, 정상적으로 실장될 수 있다. 또한, 도 6과 같이 어레이 기판(100)이 수축된 경우, 데이터 구동 집적회로(IC)를 음의 제2 방향(-Y)으로 이동하여 변헝된 제1 패드부(110)와 복수의 범프(B)를 정렬시킬 수 있다. 즉, 도 7에 도시된 바와 같이, 음의 제2 방향(-Y)으로 이동된 데이터 구동 집적회로(IC)는 제1 패드부(110)와 정렬될 수 있으며, 정상적으로 실장될 수 있다.
여기서, 오정렬을 수정하기 위해 필요한 데이터 구동 집적회로(IC)의 제2 방향(Y)의 이동 거리(a)는 제1 방향(X)만큼 오 정렬된 길이(b)를 고려하여 다음과 같은 수학식1로 계산될 수 있다.
[수학식 1]
Figure pat00001
즉, 본 실시예에 따른 어레이 기판(100)은 수축 또는 팽창에 의한 제1 패드부(110)의 변형이 발생하더라도, 데이터 구동 집적회로(IC)를 양 또는 음의 제2 방향(+Y, -Y)으로 위치 변경하여 제1 패드부(110)와 범프(B)의 오정렬을 수정할 수 있다. 이에 따라 구동 집적 회로의 실장 효율성을 높일 수 있다.
다시, 도 1을 참조하면 어레이 기판(100)은 연성 인쇄 회로 기판(FPC)와의 결합을 위한 제2 패드부(140)를 더 포함할 수 있다. 즉, 제2 패드부(140)는 FOG 패드부일 수 있다. 연성 인쇄 회로 기판(FPC)은 표시 장치의 구동을 제어하는 호스트(미도시)로부터 제공되는 어레이 기판(100)의 구동에 필요한 신호들을 전달하는 가교 역할을 할 수 있다. 연성 인쇄 회로 기판(FPC)은 제2 패드부(140)와의 연결을 위한 복수의 범프를 포함할 수 있으며, 각 범프는 이방성 도전 필름(ACF)를 통해 대응되는 제2 패드부(140)의 각 패드와 전기적으로 결합할 수 있다. 결합된 범프와 패드를 통해 연성 인쇄 회로 기판(FPC)는 제2 패드부(140)와 전기적으로 신호를 주고 받을 수 있다.
제2 패드부(140)는 어레이 기판(100)의 에지 영역을 따라 배치될 수 있으며, 제1 패드부(110)보다 더 외곽 영역에 배치될 수 있다. 제2 패드부(140)는 제1 패드부(110), 게이트 구동부(120) 및 전원 공급부(130)와 배선을 통해 전기적으로 연결될 수 있으며, 신호를 전달할 수 있다.
제2 패드부(140) 또한 상술한 어레이 기판(100)의 변형에 영향을 받을 수 있으며, 이에 따라 말단부의 배열이 변경될 수도 있다. 다만, 본 실시예에 따른 제2 패드부(140)의 형태 또한 제1 패드부(110)와 실질적으로 동일할 수 있기에, 이러한 어레이 기판(100)의 변형에 유연하게 대응할 수 있다. 즉, 제2 패드부(140)의 양 말단부는 일정한 기울기로 경사진 평행사변형 형태의 패드로 구성될 수 있으며, 이에 따라 연성 인쇄 회로 기판(FPC)을 제2 방향(Y)을 따라 이동하여 오정렬을 수정할 수 있다.
이하, 본 발명의 다른 실시예에 대해 설명하도록 한다. 이하의 실시예에서, 이미 언급된 구성과 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하고 차이점을 위주로 설명한다.
도 8은 본 발명의 다른 실시예에 따른 제1 패드부의 개략적인 형태를 나타낸 평면도이다.
도 8을 참조하면, 제1 패드부(210)는 적어도 하나의 평행사변형 형태의 제1 패드(P)를 포함할 수 있다. 제1 패드(P)는 복수일 수 있으며, 복수의 제1 패드(P)는 제1 방향(X)을 따라 배열될 수 있다. 그리고 복수의 제1 패드(P)는 제1 패드부(210)를 양분하는 가상의 선(CL)을 기준으로 대칭되어 배치될 수 있다. 여기서 가상의 선(CL)은 제2 방향(Y)과 나란하게 연장될 수 있다.
도 1 내지 도 7의 제1 패드부(110)와 비교하여, 본 실시예에 따른 제1 패드부(210)는 중심부에도 평행사변형 형태의 제1 패드(P)가 배열될 수 있다. 공정 환경에 따라 어레이 기판의 수축 또는 팽창은 제1 패드부(210)의 중심부의 패드 배열까지 변화를 줄 수 있다. 본 실시예에 따른 제1 패드부(210)는 이러한 어레이 기판의 변화에 적절히 대응할 수 있는 효과를 제공할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 제1 패드부의 개략적인 형태를 나타낸 평면도이다. 이미 언급된 구성과 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하고 차이점을 위주로 설명한다.
도 9를 참조하면, 제1 패드부(310)는 적어도 하나의 평형 사변형 형태의 제1 패드(P)를 포함할 수 있다. 제1 패드(P)는 복수일 수 있으며, 복수의 제1 패드(P)는 제1 방향(X)을 따라 배열될 수 있다. 그리고 복수의 제1 패드(P)는 제1 패드부(310)를 양분하는 가상의 선(CL)을 기준으로 대칭되어 배치될 수 있다. 여기서 가상의 선(CL)은 제2 방향(Y)과 나란하게 연장될 수 있다.
여기서, 복수의 제1 패드(P)는 단변과 장변이 형성하는 경사각이 서로 다를 수 있다. 그리고, 제1 패드의 단변과 장변이 형상하는 경사각은 가상의 선(CL)과 가까이 위치할수록 커질 수 있다. 제1 패드부(310)에서 가장 말단에 위치하는 패드의 단변과 장변이 형성하는 경사각(θ1)은 이와 이웃하는 패드의 단변과 장변이 형성하는 경사각(θ2)보다 작을 수 있다. 그리고, 가상의 선(CL)과 가장 가까이 위치하는 패드의 단변과 장변이 형성하는 경사각은 실질적으로 90도일 수 있다.
공정 환경에 따라 어레이 기판의 변형 정도는 중심부에서 말단부까지 달리 나타날 수 있으며, 말단부로 갈수록 변형 정도가 커질 수 있다. 본 실시예에 따른 제1 패드부(310)는 이러한 어레이 기판의 변형에 적절히 대응할 수 있는 효과를 제공할 수 있다.
도 10 내지 도 12는 본 발명의 또 다른 실시예에 따른 패드부의 개략적인 형태를 나타낸 평면도이다.
도 10 내지 도 12를 참조하면, 제1 패드부(410)는 어레이 기판의 비표시 영역(NA)에 형성될 수 있으며, 데이터 구동 집적회로(IC)가 실장되는 영역일 수 있다. 데이터 구동 집적회로(IC)는 복수의 범프(B)를 포함하고 있으며, 각 범프(B)는 제1 패드부(410)의 각 패드와 정렬되어 결합될 수 있다.
제1 패드부(410)는 제1 서브 패드부(410a) 내지 제3 서브 패드부(410c)를 포함한다. 여기서, 제1 서브 패드부(410a) 내지 제3 서브 패드부(410c)는 제2 방향(Y)을 따라 배치될 수 있다. 제1 내지 제3 서브 패드부(410a, 410b, 410c)는 데이터 구동 집적회로(IC)의 복수의 범프(B)와 대응되는 복수의 패드(P)를 각각 포함할 수 있다. 여기서, 복수의 패드(P)는 직사각형 형상일 수 있다. 각 서브 패드부에 포함된 복수의 패드(P)는 제1 방향(X)을 따라 배열될 수 있다. 또한, 복수의 패드(P)는 제1 패드부(410)를 양분하는 가상의 선(CL)을 기준으로 대칭하여 배치될 수 있다. 데이터 구동 집적회로(IC)는 제1 내지 제3 서브 패드부(410a, 410b, 410c) 중 어느 하나와 연결될 수 있다. 예시적으로 복수의 범프(B)는 제2 및 제3 서브 패드부(410b, 410c)과는 연결되지 않고 제1 서브 패드부(410a)와 정렬되어 연결될 수 있다. 이 경우 데이터 구동 집적회로(IC)는 제1 서브 패드부(410a)를 통해 데이터 전압 신호를 표시 영역(DA)에 제공할 수 있다.
제1 서브 패드부(410a) 내지 제3 서브 패드부(410c)는 제1 패드부(410)를 양분하는 가상의 선(CL)과의 이격 거리가 서로 상이할 수 있다. 여기서, 가상의 선(CL)은 제1 패드부(410)의 중심을 제2 방향(Y)으로 가로지르는 선일 수 있다. 즉, 제1 서브 패드부(410a)는 가상의 선(CL)과 가장 가까이 배치될 수 있으며, 제3 서브 패드부(410c)는 가상의 선(CL)과 가장 멀리 배치될 수 있다. 그리고 제2 서브 패드부(410b)는 제1 서브 패드부(410a)보다 멀고 제3 서브 패드부(410c)보다 가까이 가상의 선(CL)과 이격될 수 있다.
여기서, 도 10에 도시된 바와 같이, 제2 서브 패드부(410b)에 포함된 복수의 패드(P)의 배열 위치는 데이터 구동 집적회로(IC)의 기 설계된 범프(B)의 배열 위치와 일치할 수 있다. 즉, 제1 패드부(410)가 형성된 어레이 기판의 변형이 발생되지 않는다면 데이터 구동 집적 회로(IC)의 범프(B)는 제2 서브 패드부(410b)의 패드(P)에 정렬될 수 있으며, 데이터 구동 집적 회로(IC)는 제2 서브 패드부(410b)에 실장될 수 있다.
다만, 도 11에 도시된 바와 같이, 어레이 기판이 팽창되는 경우 제1 내지 제3 서브 패드부(410a, 410b, 410c)의 배열은 어레이 기판의 바깥 방향으로 팽창될 수 있다. 이 경우, 제2 서브 패드부(410b)에 포함된 복수의 패드(P)의 배열 위치는 데이터 구동 집적회로(IC)의 기 설계된 범프(B)의 배열 위치와 일치하지 않게 될 수 있다. 대신, 제1 서브 패드부(410a)에 포함된 복수의 패드(P)의 배열 위치가 구동 집적 회로(IC)의 기 설계된 범프(B)의 배열 위치와 일치할 수 있다. 즉, 데이터 구동 집적 회로(IC)는 제1 서브 패드부(410a)에 정상적으로 실장될 수 있다.
또한, 도 12에 도시된 바와 같이, 어레이 기판이 수축되는 경우 제1 내지 제3 서브 패드부(410a, 410b, 410c)의 배열은 어레이 기판의 안쪽 방향으로 수축될 수 있다. 이 경우, 제2 서브 패드부(410b)에 포함된 복수의 패드(P)의 배열 위치는 데이터 구동 집적회로(IC)의 기 설계된 범프(B)의 배열 위치와 일치하지 않으나, 제3 서브 패드부(410c)에 포함된 복수의 패드(P)의 배열 위치는 데이터 구동 집적회로(IC)의 기 설계된 범프(B)의 배열 위치와 일치될 수 있다. 즉, 데이터 구동 집적 회로(IC)는 제3 서브 패드부(410c)에 정상적으로 실장될 수 있다.
즉, 본 실시예에 따른 제1 패드부(410)는 어레이 기판이 수축 또는 팽창되더라도 기 설계된 구동 집적 회로(IC)를 적용할 수 있는 서브 패드부를 더 포함하기에 구동 집적 회로(IC)의 실장 효율성을 높일 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 패드부의 개략적인 형태를 나타낸 평면도이다. 이미 언급된 구성과 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하고 차이점을 위주로 설명한다.
도 13을 참조하면, 제1 패드부(510)는 제1 서브 패드부(510a) 내지 제3 서브 패드부(510c)를 포함한다. 여기서, 제1 서브 패드부(510a) 내지 제3 서브 패드부(510c)는 제2 방향(Y)을 따라 배치될 수 있다. 제1 내지 제3 서브 패드부(510a, 510b, 510c)는 복수의 패드(P)를 각각 포함할 수 있다. 즉, 본 실시예에의 제1 패드부(510)는 어레이 기판이 수축 또는 팽창되더라도 기 설계된 구동 집적 회로(IC)를 적용할 수 있는 서브 패드부를 더 포함하기에 구동 집적 회로(IC)의 실장 효율성을 높일 수 있다.
또한, 본 실시예의 복수의 패드(P)는 도 10 내지 도 12의 복수의 패드(P)와 달리 평행사변형 형태일 수 있다. 그리고 복수의 패드(P)와 각각 대응되는 데이터 구동 집적회로(IC)의 복수의 범프(B)의 형상도 평행사변형일 수 있으며, 복수의 범프(B)의 장변은 대응되는 패드(P)의 장변보다 작게 형성될 수 있다. 즉, 복수의 범프(B)는 각 서브 패드부(510a, 510b, 510c)내에서의 제2 방향(Y)으로의 이동이 가능할 수 있다. 즉, 본 실시예에 따른 제1 패드부(510)는 구동 집적 회로(IC)의 실장 효율성을 보다 높일 수 있는 효과를 제공할 수 있다.
이하, 본 발명의 또 다른 실시예에 대해 설명하도록 한다.
도 14는 본 발명의 또 다른 실시예에 따른 집적 회로 실장 방법의 순서도이다. 이하의 실시예의 설명을 위해 도 1 내지 도 13이 참조될 수 있다.
도 14를 참조하면, 집적 회로 실장 방법은 패드와 범프를 정렬하는 단계(S110), 패드와 범프의 오정렬 값을 산출하는 단계(S120) 및 집적 회로의 위치를 이동하는 단계(S130)을 포함한다.
먼저, 패드와 범프를 정렬한다(S110).
이전 단계에서, 어레이 기판(100)과 집적 회로(IC)는 이미 준비된 상태일 수 있다. 이와 관련된 자세한 설명은 생략하도록 한다.
어레이 기판(100)은 화상을 표시하는 표시 영역(DA)와 표시 영역(DA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다. 제1 패드부(110)는 비표시 영역(NA)에 형성될 수 있으며, 집적 회로(IC)로부터 신호를 전달받아 표시 영역(DA)에 제공할 수 있다. 즉, 제1 패드부(110)는 집적회로(IC)가 실장되는 영역일 수 있다. 즉, 구동 집적회로(IC)는 COG(Chip On Glass) 방식으로 어레이 기판(100)에 실장될 수 있다. 즉, 제1 패드부(110)는 COG 패드부일 수 있다. 여기서 어레이 기판(100)이 가요성 물질로 형성되었다면 COP(Chip On Plastic)이라 정의할 수 있다.
제1 패드부(110)는 복수의 패드를 포함할 수 있으며, 구동 집적회로(IC)는 복수의 패드에 대응되는 복수의 범프를 포함할 수 있다. 복수의 패드와 복수의 범프는 각각 일대일 대응되어 연결될 수 있다. 제1 패드부(110) 및 범프(B)가 형성된 위치의 일단 또는 양단에는 적어도 하나의 정렬 마크(Alignment Mark)가 형성될 수 있다. 제1 패드부(110)의 정렬 마크(Alignment Mark)와 범프(B)의 정렬 마크(Alignment Mark)를 대응시킴에 따라 제1 패드부(110)와 범프(B)는 정렬될 수 있다.
이어서, 패드와 범프의 오정렬 값을 산출한다(S120).
여기서, 제1 패드부(110)가 형성된 어레이 기판은 기판을 준비하는 공정 중 팽창 또는 수축될 수 있다. 이러한, 어레이 기판의 팽창 또는 수축에 의해 제1 패드부(110)의 배열에 변화가 발생될 수 있다. 즉, 제1 패드부(110)와 범프(b)의 각 정렬 마크를 일치하더라도 각 패드와 각 범프 간에 오정렬이 발생할 수 있다. 이러한, 패드와 범프 간의 오정렬 값을 스캔 작업을 통해 산출할 수 있다. 즉, 고체 촬상 장치 등을 통해 패드와 범프의 정렬 된 상태를 촬상할 수 있으며, 패드와 범프의 오정렬 된 거리를 산출할 수 있다. 여기서, 제1 방향(X)에 따른 어레이 기판의 팽창 또는 수축에 패드의 정렬이 변화될 수 있으므로, (Miss-Alignment Value, b)은 패드와 오버랩되지 않고 돌출된 범프(B)의 제1 방향(X) 길이에 해당할 수 있다.
여기서, 오정렬 값 산출 단계(S120)는 오정렬 값(b)을 분석하는 단계를 더 포함할 수 있다. 즉, 오정렬 값(b)이 임계 값보다 이하 경우에는 다음 단계(S130)로 진행하지 않고 곧바로 패드와 범프를 결합시킬 수 있다. 다만, 오정렬 값(b)이 임계 값을 초과하는 경우 오정렬을 수정하는 과정이 필요하며, 다음 단계(S130)로 진행하게 된다.
이어서, 집적 회로의 위치를 이동한다(S130).
제1 패드부(110)는 적어도 하나의 평행사변형 형태의 제1 패드를 포함할 수 있다. 즉, 제1 패드는 단변과 장변이 제1 경사각(θ1)을 형성하는 평행사변형일 수 있다. 즉, 여기서 제1 패드(110)는 도 1 내지 도 7의 제1 패드(110)일 수 있으나, 이에 한정되는 것은 아니며, 도 8의 제1 패드(210) 및 도 9의 제1 패드(310) 또한 물론 적용될 수 있다. 제1 패드(110)에 대한 구체적인 설명은 상술한 바와 실질적으로 동일하기에 생략하도록 한다.
또한, 집적 회로의 범프 또한 제1 패드와 대응되는 기울기를 가지는 평행사변형 형태일 수 있다. 그리고, 제1 패드의 장변은 범프의 장변보다 길게 형성될 수 있다. 이는 하기와 같은 집적 회로의 위치 이동을 보장하기 위함이다.
여기서, 집적 회로는 패드와 범프의 오정렬을 수정하기 위해 위치가 이동될 수 있다. 즉, 집적 회로는 얼라인 마크와 다른 위치로 이동될 수 있다. 집적 회로는 제1 방향(X)과 교차하는 제2 방향(Y)으로 이동될 수 있다. 여기서, 집적 회로의 이동거리(a)는 제1 방향에 따른 오정렬 값(b)에 제1 패드의 제1 경사각(θ1)의 탄젠트 값을 곱한 값일 수 있다. 즉, 상술한 수학식 1과 같이 계산될 수 있다.
즉, 본 실시예에 따른 집적 회로의 실장 방법은 어레이 기판의 변화에 의해 패드와 범프의 오정렬이 발생하더라도, 제1 패드는 평행사변형 형태를 가지기에, 제2 방향(Y)으로의 위치 이동만으로도 패드와 범프의 오정렬은 수정될 수 있다. 따라서, 용이하게 패드와 범프의 오정렬은 수정될 수 있으며, 이에 따라 집적 회로는 효율적으로 실장될 수 있다.
또한, 몇몇 실시예에서 집적 회로의 이동 단계(S130)는 다른 서브 패드부 집적 회로를 이동하는 단계일 수 있다. 즉, 몇몇 실시예서의 패드부는 도 10 내지 도 12의 제1 패드부(410) 또는 도 13의 제1 패드부(510)가 적용될 수 있다. 즉, 제1 패드부(410)는 제1 내지 제3 서브 패드부(410a, 410b, 410c)를 포함할 수 있다. 제1 내지 제3 서브 패드부(410a, 410b, 410c)는 제1 패드부(410)를 양분하는 가상의 선과의 이격 거리가 서로 상이할 수 있다. 즉, 제2 서브 패드부(410b)는 기 설계된 집적 회로의 범프와 대응되는 배열을 가질 수 있으며, 제1 및 제3 서브 패드부(410a, 410c)는 이와 배열이 다를 수 있다. 즉, 제1 및 제3 서브 패드부(410a, 410c)는 수축 또는 팽창된 어레이 기판에 적용하기 위한 예비적인 패드부일 수 있다. 즉, 몇몇 실시예에서의 집적 회로 이동 단계(S130)는 오정렬 값을 고려하여 제2 서브 패드부(410b)에서 제1 서브 패드부(410a) 또는 제3 서브 패드부(410c)로 집적 회로를 이동시키는 단계일 수 있다. 오정렬이 수정된 집적 회로(IC)는 이방성 도전 필름(ACF)을 매개로 패드부와 결합될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 어레이 기판
110, 210, 310, 410, 510: 제1 패드부
120: 게이트 구동부
130: 전원 공급부
140: 제2 패드부

Claims (38)

  1. 기판;
    상기 기판 상의 복수의 화소로서, 상기 각 화소는 박막 트랜지스터 및 유기 발광 다이오드를 포함하는 복수의 화소;
    상기 기판 상에 배치되며, 상기 박막 트랜지스터에 연결된 복수의 데이터 라인;
    상기 기판 상에 나란히 배치된 복수의 제1 패드;
    상기 복수의 제1 패드 상의 복수의 범프를 포함하는 집적 회로; 및
    상기 기판 상의 상기 집적 회로 외측에 배치된 복수의 제2 패드를 포함하되,
    2개의 상기 제1 패드는 다른 2개의 상기 제1 패드와 경사지며 대칭으로 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 기판은 가요성 물질로 이루어지는 표시 장치.
  3. 제2 항에 있어서,
    상기 2개의 상기 제1 패드는 상기 복수의 화소로부터 상기 제2 패드를 향하는 방향을 따라 상기 다른 2개의 상기 제1 패드에 대해 외측으로 경사지는 표시 장치.
  4. 제3 항에 있어서,
    상기 2개의 상기 제1 패드는 각각 평행사변형 형상을 갖는 표시 장치.
  5. 제4 항에 있어서,
    상기 2개의 상기 제1 패드 중 내측에 있는 상기 제1 패드의 경사각은 상기 2개의 제1 패드 중 외측에 있는 상기 제1 패드의 경사각보다 크되, 상기 경사각은 상기 평행사변형의 장변과 단변에 의해 형성되는 2개의 각도 중 작은 각도를 의미하는 표시 장치.
  6. 제5 항에 있어서,
    상기 2개의 상기 제1 패드에 대응되는 2개의 상기 범프의 형상은 각각 평행사변형 형상인 표시 장치.
  7. 제6 항에 있어서,
    상기 2개의 상기 제1 패드 중 하나의 면적은 대응되는 상기 2개의 범프 중 하나의 면적보다 큰 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 제1 패드는 상기 2개의 제1 패드와 상기 다른 2개의 제1 패드 사이에 복수의 사각형 형상의 패드를 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    2개의 상기 사각형 형상의 패드는 상호 평행한 표시 장치.
  10. 제2 항에 있어서,
    상기 2개의 상기 제1 패드는 상호 평행한 표시 장치.
  11. 제10 항에 있어서,
    상기 2개의 상기 제1 패드는 각각 평행사변형 형상을 갖는 표시 장치.
  12. 제11 항에 있어서,
    상기 2개의 상기 제1 패드에 대응하는 상기 2개의 상기 범프는 각각 평행사변형 형상을 갖는 표시 장치.
  13. 제12 항에 있어서,
    상기 2개의 상기 제1 패드 중 하나의 면적은 그에 대응하는 상기 복수의 범프 중 하나의 면적보다 큰 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 제1 패드는 상기 2개의 상기 제1 패드 및 상기 다른 2개의 상기 제1 패드 사이에 복수의 사각형 패드를 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    2개의 상기 사각형 형상의 패드는 상호 평행한 표시 장치.
  16. 제3 항에 있어서,
    상기 복수의 제1 패드는 상기 2개의 상기 제1 패드 및 상기 다른 2개의 상기 제1 패드 사이에 배열된 복수의 사각형 패드를 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    2개의 상기 사각형 형상의 패드는 상호 평행한 표시 장치.
  18. 제17 항에 있어서,
    상기 2개의 상기 제1 패드에 대응하는 상기 2개의 상기 범프는 각각 평행사변형 형상을 갖는 표시 장치.
  19. 제18 항에 있어서,
    상기 2개의 상기 제1 패드 중 하나의 면적은 그에 대응하는 상기 복수의 범프 중 하나의 면적보다 큰 표시 장치.
  20. 표시 영역과 비표시 영역을 포함하는 기판;
    상기 기판의 상기 비표시 영역 상에 배치된 패드부; 및
    상기 패드부 상에 배치되고, 범프부를 포함하는 집적 회로를 포함하되,
    상기 패드부는 경사진 제1 패드를 포함하는 제1 서브 패드부 및 경사진 제2 패드를 포함하는 제2 서브 패드부를 포함하고,
    상기 제1 패드 및 상기 제2 패드는 상기 패드부를 분할하는 가상선에 대해 대칭이 되도록 서로 다른 방향으로 경사지며,
    상기 패드부는 상기 범프부에 전기적으로 연결되고,
    상기 범프부는 경사진 제1 범프를 포함하는 제1 서브 범프부 및 경사진 제2 범프를 포함하는 제2 서브 범프부를 포함하며,
    상기 제1 범프 및 상기 제2 범프는 상기 패드부를 분할하는 상기 가상선에 대해 대칭이 되도록 서로 다른 방향으로 경사진 표시 장치.
  21. 제20 항에 있어서,
    상기 경사진 제1 패드 및 상기 경사진 제2 패드 각각은 제1 단부 및 상기 제1 단부보다 상기 표시 영역에 더 가까운 제2 단부를 포함하고,
    상기 경사진 제1 패드의 상기 제1 단부 및 상기 경사진 제2 패드의 상기 제1 단부 사이의 제1 거리는 상기 경사진 제1 패드의 상기 제2 단부 및 상기 경사진 제2 패드의 상기 제2 단부 사이의 제2 거리보다 큰 표시 장치.
  22. 제20 항에 있어서,
    상기 제1 범프는 상기 가상선에 대해 상기 제1 패드와 동일한 경사각을 갖고,
    상기 제2 범프는 상기 가상선에 대해 상기 제2 패드와 동일한 경사각을 갖는 표시 장치.
  23. 제20 항에 있어서,
    상기 제1 범프의 형상은 상기 제1 패드의 형상에 대응되고, 상기 제2 범프의 형상은 상기 제2 패드의 형상에 대응되는 표시 장치.
  24. 제20 항에 있어서,
    상기 제1 패드는 상기 제1 범프와 전기적으로 연결되고, 상기 제2 패드는 상기 제2 범프와 전기적으로 연결되는 표시 장치.
  25. 제20 항에 있어서,
    상기 제1 패드의 면적은 상기 제1 범프의 면적보다 큰 표시 장치.
  26. 제20 항에 있어서,
    상기 제1 범프는 제1 영역 및 제2 영역을 포함하며,
    상기 제1 영역은 상기 제1 패드에 중첩하고, 상기 제2 영역은 상기 제1 패드에 비중첩하는 표시 장치.
  27. 제20 항에 있어서,
    상기 제1 패드와 상기 제2 패드 중 적어도 하나는 사각형 형상을 갖는 표시 장치.
  28. 제20 항에 있어서,
    상기 제1 패드와 상기 제2 패드 중 적어도 하나는 평행사변형 형상을 갖고,
    상기 패드부는 직사각형 형상을 갖는 제3 패드를 포함하며, 상기 제1 서브 패드부와 상기 제2 서브 패드부 사이에 배치된 제3 서브 패드부를 더 포함하는 표시 장치.
  29. 제28 항에 있어서,
    상기 범프부는 직사각형 형상을 갖는 제3 범프를 포함하며, 상기 제1 서브 범프부와 상기 제2 서브 범프부 사이에 배치된 제3 서브 범프부를 더 포함하는 표시 장치.
  30. 가요성 물질로 형성된 어레이 기판으로서, 복수의 화소를 포함하는 표시 영역, 및 제1 패드부와 상기 어레이 기판의 에지를 따라 제공되며 상기 제1 패드부보다 상기 어레이 기판의 상기 에지에 더 가까운 제2 패드부를 포함하는 비표시 영역을 포함하는 어레이 기판;
    상기 제1 패드부 상에 실장된 제1 회로 부재; 및
    상기 제2 패드부 상에 실장된 제2 회로 부재를 포함하되,
    상기 어레이 기판은 제1 방향으로 연장하는 제1 신호선 및 제2 방향으로 연장하는 제2 신호선을 포함하고,
    상기 제1 패드부는 경사진 제1 패드를 포함하는 제1 서브 패드부 및 경사진 제2 패드를 포함하는 제2 서브 패드부를 포함하되, 상기 제1 서브 패드부와 상기 제2 서브 패드부는 상기 제1 방향으로 배치되며,
    상기 제2 패드부는 경사진 제3 패드를 포함하는 제3 서브 패드부 및 경사진 제4 패드를 포함하는 제4 서브 패드부를 포함하되, 상기 제3 서브 패드부와 상기 제4 서브 패드부는 상기 제1 방향으로 배치되며,
    상기 경사진 제1 패드와 상기 경사진 제2 패드는 상기 제2 방향으로 연장하며 상기 제1 패드부를 각각 절반으로 분할하는 제1 라인에 대해 대칭되도록 배치되고,
    상기 경사진 제3 패드와 상기 경사진 제4 패드는 상기 제1 라인에 대해 대칭되도록 배치되는 표시 장치.
  31. 제30 항에 있어서,
    상기 제1 패드는 상기 제1 방향으로 연장하는 제1 단변, 상기 제1 단변에 평행한 제2 단변, 상기 제1 단변의 일 단부로부터 제1 경사각을 가지며 대각선 방향으로 연장하는 제1 장변 및 상기 제1 장변에 평행한 제2 장변을 포함하는 표시 장치.
  32. 제30 항에 있어서,
    상기 제1 회로 부재는 데이터 구동 집적 회로를 포함하고, 상기 제2 회로 부재는 연성 인쇄 회로 기판을 포함하는 표시 장치.
  33. 제32 항에 있어서,
    상기 데이터 구동 집적 회로는 상기 제1 패드와 상기 제2 패드의 패턴에 상응하는 패턴으로 배치된 제1 범프 및 제2 범프를 포함하고,
    상기 연성 인쇄 회로 기판은 상기 제3 패드 및 상기 제4 패드의 패턴에 상응하는 패턴으로 배치된 제3 범프 및 제4 범프를 포함하는 표시 장치.
  34. 표시 영역, 데이터 구동 집적 회로 칩이 실장되는 제1 패드부 및 연성 인쇄 회로 기판이 실장되는 제2 패드부를 포함하는 기판으로서, 상기 표시 영역, 상기 제1 패드부 및 상기 제2 패드부가 제1 방향을 따라 배열되고, 상기 제1 패드부가 상기 표시 영역과 상기 제2 패드부 사이에 배치되는 기판;
    상기 제1 패드부 상에 배치된 복수의 제1 패드로서, 상기 제1 방향과 상이한 제2 방향으로 배?된 복수의 제1 패드; 및
    상기 제2 패드부 상에 배치된 복수의 제2 패드로서, 상기 제2 방향으로 배열된 복수의 제2 패드를 포함하되,
    상기 복수의 제1 패드는 제1 경사진 패드 및 제2 경사진 패드를 포함하고,
    상기 제1 경사진 패드 및 상기 제2 경사진 패드는 상기 제1 방향으로 연장하는 제1 라인에 대해 대칭이 되도록 서로 다른 방향으로 경사지며,
    상기 제2 방향으로의 상기 제2 패드부의 폭은 상기 제2 방향으로의 상기 제1 패드부의 폭보다 큰 표시 장치.
  35. 제34 항에 있어서,
    상기 복수의 제2 패드는 제3 경사진 패드 및 제4 경사진 패드를 포함하고,
    상기 제3 경사진 패드 및 상기 제4 경사진 패드는 상기 제1 방향으로 연장하는 제2 라인에 대해 대칭이 되도록 서로 다른 방향으로 경사진 표시 장치.
  36. 제35 항에 있어서,
    상기 제2 라인은 상기 제1 라인과 동일한 라인인 표시 장치.
  37. 제34 항에 있어서,
    상기 제1 패드부 및 상기 제2 패드부는 각각 상기 제2 방향을 따라 제1 단부 및 제2 단부를 포함하고,
    상기 제2 패드부의 상기 제1 단부는 상기 제1 패드부의 상기 제1 단부보다 외측으로 돌출되는 표시 장치.
  38. 제37 항에 있어서,
    상기 제2 패드부의 상기 제2 단부는 상기 제1 패드부의 상기 제2 단부로부터 외측으로 돌출되는 표시 장치.
KR1020210167881A 2014-06-17 2021-11-30 어레이 기판 및 이를 이용한 집적 회로 실장 방법 KR102585079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210167881A KR102585079B1 (ko) 2014-06-17 2021-11-30 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140073756A KR102334547B1 (ko) 2014-06-17 2014-06-17 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR1020210167881A KR102585079B1 (ko) 2014-06-17 2021-11-30 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140073756A Division KR102334547B1 (ko) 2014-06-17 2014-06-17 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Publications (2)

Publication Number Publication Date
KR20210149011A true KR20210149011A (ko) 2021-12-08
KR102585079B1 KR102585079B1 (ko) 2023-10-05

Family

ID=52394200

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140073756A KR102334547B1 (ko) 2014-06-17 2014-06-17 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR1020210167881A KR102585079B1 (ko) 2014-06-17 2021-11-30 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140073756A KR102334547B1 (ko) 2014-06-17 2014-06-17 어레이 기판 및 이를 이용한 집적 회로 실장 방법

Country Status (4)

Country Link
US (6) US9591754B2 (ko)
EP (1) EP2957951B1 (ko)
KR (2) KR102334547B1 (ko)
CN (2) CN105301851B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102317023B1 (ko) * 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
CN104363700B (zh) * 2014-11-13 2018-02-13 深圳市华星光电技术有限公司 印刷电路板
CN105513499B (zh) 2016-02-04 2018-03-30 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及其绑定方法
CN105654856A (zh) * 2016-02-04 2016-06-08 京东方科技集团股份有限公司 一种显示装置及其芯片邦定方法
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN105551378A (zh) 2016-02-04 2016-05-04 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN105529339B (zh) * 2016-02-17 2018-12-28 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置
CN105609028B (zh) * 2016-03-23 2018-03-27 武汉华星光电技术有限公司 假压测试方法与装置
KR102637015B1 (ko) * 2016-06-08 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
KR102638304B1 (ko) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
KR20180041301A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
JP6780028B2 (ja) * 2016-10-31 2020-11-04 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． 駆動回路キャリア、ディスプレイパネル、タブレットディスプレイ及び製造方法
CN106298862A (zh) * 2016-10-31 2017-01-04 昆山工研院新型平板显示技术中心有限公司 显示模组
TWI585500B (zh) * 2016-11-11 2017-06-01 友達光電股份有限公司 接觸墊陣列結構及應用其之電路接合結構
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
CN106782243B (zh) * 2016-12-30 2020-12-04 上海天马微电子有限公司 一种显示基板、显示面板及显示装置
KR102396181B1 (ko) * 2017-03-29 2022-05-11 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
CN107300792B (zh) * 2017-07-24 2020-09-01 武汉华星光电技术有限公司 表面贴装方法
KR102503732B1 (ko) 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102547235B1 (ko) 2018-04-20 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102555446B1 (ko) 2018-04-26 2023-07-13 삼성디스플레이 주식회사 표시 장치
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102497285B1 (ko) 2018-07-03 2023-02-08 삼성디스플레이 주식회사 만입된 형상의 표시부를 포함하는 표시 장치
DE102019121371B4 (de) * 2018-08-08 2022-10-06 Lg Display Co., Ltd. Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
US11023011B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for attaching to a flexible display and a method of manufacturing the same
WO2020113384A1 (zh) * 2018-12-03 2020-06-11 深圳市柔宇科技有限公司 显示装置
CN109616503A (zh) * 2018-12-11 2019-04-12 武汉华星光电半导体显示技术有限公司 一种显示装置
CN109451660B (zh) 2018-12-28 2021-04-02 厦门天马微电子有限公司 显示面板、柔性电路板和显示模组
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
CN110323324B (zh) * 2019-06-14 2021-06-04 海信视像科技股份有限公司 一种led板和显示装置
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
KR20210052741A (ko) * 2019-10-31 2021-05-11 삼성디스플레이 주식회사 표시장치
US11177230B2 (en) 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
CN113539074A (zh) * 2020-04-17 2021-10-22 晶门科技（中国）有限公司 显示面板、使用其的显示器以及显示面板和接合基材的对位方法
CN111487823A (zh) * 2020-04-24 2020-08-04 上海创功通讯技术有限公司 一种阵列基板、显示面板及显示装置
CN111564111B (zh) * 2020-05-29 2023-03-31 上海中航光电子有限公司 一种显示面板和显示装置
KR20210150649A (ko) 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
CN111681538A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 显示面板及显示装置
KR20220007799A (ko) 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20220036394A (ko) * 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN114930237A (zh) * 2020-10-22 2022-08-19 京东方科技集团股份有限公司 显示面板和显示设备
KR20220105198A (ko) 2021-01-18 2022-07-27 삼성디스플레이 주식회사 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
JP3067038B2 (ja) * 1991-05-30 2000-07-17 株式会社日立製作所 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置
KR100491491B1 (ko) * 2002-02-28 2005-05-27 세이코 엡슨 가부시키가이샤 전자 디바이스 및 그 제조 방법 및 전자 기기
JP2007242942A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
JP2009288540A (ja) * 2008-05-29 2009-12-10 Tdk Corp 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置
KR20130042731A (ko) * 2011-10-19 2013-04-29 엘지디스플레이 주식회사 연성회로기판과 이를 이용한 표시장치
KR20130053280A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 씨오지 타입 플렉서블 유기발광소자
KR20140050831A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 Cof 패키지 및 이를 구비하는 유기 발광 표시 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809522B2 (ja) * 1991-03-18 1998-10-08 アルプス電気株式会社 液晶表示素子とフレキシブル基板の接続方法
TW526351B (en) * 1997-11-19 2003-04-01 Toshiba Corp Manufacturing method of flat panel display device
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
KR20000021829A (ko) * 1998-09-30 2000-04-25 윤종용 엘씨디 모듈용 테이프 캐리어 패키지
JP2000187452A (ja) 1998-12-22 2000-07-04 Canon Inc 電気回路装置
JP3533519B2 (ja) * 2000-03-09 2004-05-31 株式会社アドバンスト・ディスプレイ Ｔｆｔ基板、フィルムキャリアおよび液晶表示素子の製法
JP2001284784A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 配線基板
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
JP2002158258A (ja) * 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
US7211736B2 (en) * 2003-10-31 2007-05-01 Hewlett-Packard Development Company, L.P. Connection pad layouts
JP4352132B2 (ja) * 2004-02-04 2009-10-28 Ｄｏｗａエコシステム株式会社 焼却原料及びその前処理方法と焼却方法
EP1628347A1 (en) * 2004-08-19 2006-02-22 Optimum Care International Tech. Inc. Semiconductor chip leadframe module
JP4013071B2 (ja) * 2004-09-06 2007-11-28 セイコーエプソン株式会社 半導体装置
KR101093511B1 (ko) * 2005-05-04 2011-12-13 엘지디스플레이 주식회사 플렉서블 프린티드 회로와 그 제조방법
KR20070007633A (ko) 2005-07-11 2007-01-16 삼성전자주식회사 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP4635915B2 (ja) * 2006-03-08 2011-02-23 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR20070099986A (ko) * 2006-04-06 2007-10-10 삼성전자주식회사 필름형 패키지 및 이를 포함하는 표시 장치
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
JP5273330B2 (ja) * 2006-08-04 2013-08-28 株式会社ジャパンディスプレイ 表示装置
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20080086214A (ko) 2007-03-22 2008-09-25 삼성에스디아이 주식회사 평판 표시 장치
KR20090050762A (ko) * 2007-11-16 2009-05-20 엘지전자 주식회사 표시장치
KR100952824B1 (ko) * 2008-06-18 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
KR20110119004A (ko) 2010-04-26 2011-11-02 엘지전자 주식회사 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
JP2012118099A (ja) * 2010-11-29 2012-06-21 Optrex Corp 駆動用ドライバ素子および表示装置
CN202339463U (zh) * 2011-11-29 2012-07-18 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及液晶显示器
TWI548140B (zh) * 2012-04-16 2016-09-01 鴻海精密工業股份有限公司 阻抗匹配裝置及阻抗匹配方法
KR101876234B1 (ko) * 2012-07-25 2018-07-09 엘지디스플레이 주식회사 플라스틱패널 및 이를 이용한 평판표시장치
KR102047068B1 (ko) * 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
US9507222B2 (en) * 2014-03-14 2016-11-29 Innolux Corporation Display device
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102535209B1 (ko) * 2016-07-04 2023-05-22 삼성디스플레이 주식회사 인쇄회로기판 패키지 및 이를 포함하는 표시 장치
CN111383554B (zh) * 2019-11-06 2021-12-17 上海中航光电子有限公司 显示面板及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067038B2 (ja) * 1991-05-30 2000-07-17 株式会社日立製作所 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
KR100491491B1 (ko) * 2002-02-28 2005-05-27 세이코 엡슨 가부시키가이샤 전자 디바이스 및 그 제조 방법 및 전자 기기
JP2007242942A (ja) * 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
JP2009288540A (ja) * 2008-05-29 2009-12-10 Tdk Corp 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置
KR20130042731A (ko) * 2011-10-19 2013-04-29 엘지디스플레이 주식회사 연성회로기판과 이를 이용한 표시장치
KR20130053280A (ko) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 씨오지 타입 플렉서블 유기발광소자
KR20140050831A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 Cof 패키지 및 이를 구비하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
EP2957951A1 (en) 2015-12-23
US10373987B2 (en) 2019-08-06
US20240234443A1 (en) 2024-07-11
US20210366938A1 (en) 2021-11-25
EP2957951B1 (en) 2020-04-15
CN112768473A (zh) 2021-05-07
US11081503B2 (en) 2021-08-03
US9591754B2 (en) 2017-03-07
US20190333939A1 (en) 2019-10-31
KR102585079B1 (ko) 2023-10-05
US20150366049A1 (en) 2015-12-17
KR102334547B1 (ko) 2021-12-03
KR20150144907A (ko) 2015-12-29
US20170154899A1 (en) 2017-06-01
CN105301851B (zh) 2021-01-22
CN105301851A (zh) 2016-02-03
US9917113B2 (en) 2018-03-13
US20180182781A1 (en) 2018-06-28
CN112768473B (zh) 2024-09-27
US11967597B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
KR102585079B1 (ko) 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102637015B1 (ko) 표시 장치 및 그것의 제조 방법
CN109426040B (zh) 电子设备
KR102355256B1 (ko) 표시 장치
KR20180006575A (ko) 표시 장치 및 이의 제조 방법
CN106879172B (zh) 印刷电路板以及具有该印刷电路板的显示装置
TWI710130B (zh) 有機發光二極體顯示面板及具有該面板的有機發光二極體顯示裝置
KR102383737B1 (ko) 표시 장치
KR20170113748A (ko) 표시 장치 및 이의 제조 방법
KR20160052922A (ko) 표시 장치
KR20150054454A (ko) 표시패널 및 이를 포함하는 전자기기
KR20160133054A (ko) 비사각형 디스플레이
TW201820006A (zh) 薄膜電晶體基板與包含該薄膜電晶體基板之顯示裝置
KR20200006202A (ko) 표시 장치
KR102008324B1 (ko) 가요성 표시장치
JP2019120943A (ja) コネクタ、及びそれを含む表示装置
CN104102030B (zh) 液晶显示装置
KR101941441B1 (ko) 평판 표시장치
KR102023923B1 (ko) 인쇄회로기판 및 이를 포함한 평판 표시 장치
CN113296301A (zh) 显示装置
JP2022088901A (ja) 表示装置
JP2003302654A (ja) 表示装置
KR20200015926A (ko) 표시 장치
KR20180073162A (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant