CN112768473A - 阵列基底和使用该阵列基底安装集成电路的方法 - Google Patents

阵列基底和使用该阵列基底安装集成电路的方法 Download PDF

Info

Publication number
CN112768473A
CN112768473A CN202110002998.9A CN202110002998A CN112768473A CN 112768473 A CN112768473 A CN 112768473A CN 202110002998 A CN202110002998 A CN 202110002998A CN 112768473 A CN112768473 A CN 112768473A
Authority
CN
China
Prior art keywords
pad
sub
array substrate
pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110002998.9A
Other languages
English (en)
Inventor
李大根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112768473A publication Critical patent/CN112768473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了阵列基底和使用该阵列基底安装集成电路的方法。阵列基底包括显示区域和围绕显示区域的非显示区域。非显示区域包括焊盘部，所述焊盘部包括均具有平行四边形形状的一个或更多个第一焊盘。

Description

阵列基底和使用该阵列基底安装集成电路的方法
本申请是申请日为2015年2月11日、申请号为201510073831.6的发明专利申请“阵列基底和使用该阵列基底安装集成电路的方法”的分案申请。
技术领域
示例性实施例涉及一种使用阵列基底安装集成电路的方法。
背景技术
诸如液晶显示(LCD)装置或有机发光二极管(OLED)装置的显示装置可以包括具有显示区域和围绕显示区域的非显示区域的阵列基底。阵列基底可以用作用于分别驱动显示装置的像素的电路板。用于传输扫描信号的栅极布线、用于传输图像信号的数据布线、薄膜晶体管(TFT)和各种有机或无机绝缘层可以设置在阵列基底上。每个TFT包括形成栅极布线的一部分的栅电极、与栅电极形成沟道的半导体层以及形成数据布线的一部分的源电极和漏电极。TFT可以用作开关器件。
在围绕显示区域的非显示区域中，可以设置布线。布线可以连接到显示区域中的栅极线或数据线。布线可以以各种形状延伸，并且也可以连接到位于阵列基底下方的焊盘单元中的焊盘。在焊盘单元中，可以设置驱动集成电路。驱动集成电路可以将驱动信号施加到栅极线和数据线。驱动集成电路可以包括多个凸起，所述多个凸起分别与焊盘单元的焊盘对准并向其提供驱动信号。
根据制造柔性显示器的最近趋势，阵列基底可以由诸如聚酰亚胺的柔性材料形成。然而，柔性阵列基底的尺寸会在随后接下来的形成焊盘单元的工艺的过程中改变，从而导致驱动集成电路的凸起与焊盘单元的焊盘之间的不对准。
该背景技术部分中公开的以上信息只是为了增强本发明构思的背景的理解，因此以上信息可能包含不形成本领域普通技术人员在本国已经知道的现有技术的信息。
发明内容
示例性实施例提供一种不管柔性阵列基底的尺寸怎样变化都能够防止驱动集成电路的凸起与焊盘单元的焊盘之间的未对准的阵列基底。
示例性实施例还提供一种不管柔性阵列基底的尺寸怎样变化都能够防止驱动集成电路的凸起与焊盘单元的焊盘之间的未对准的安装集成电路的方法。
另外的方面将在下面的详细描述中阐述，部分地通过本公开将是明显的，或者可通过本发明构思的实践而获知。
示例性实施例公开了一种阵列基底，所述阵列基底包括显示区域和被构造成围绕显示区域的非显示区域，其中，非显示区域包括焊盘部，焊盘部包括形成为平行四边形的一个或更多个第一焊盘。
示例性实施例还公开了一种阵列基底，所述阵列基底包括显示区域和被构造成围绕显示区域的非显示区域，其中，非显示区域包括焊盘部，焊盘部包括第一子焊盘单元和第二子焊盘单元，第一子焊盘单元和第二子焊盘单元在它们的任一端部与将焊盘部分成两半的假想线之间的距离方面彼此不同。
示例性实施例还公开了一种安装集成电路的方法，所述方法包括：使阵列基底的焊盘部与集成电路的多个凸起对准；计算未对准值，未对准值指焊盘部与凸起之间沿第一方向的未对准的程度；根据未对准值沿垂直于第一方向的第二方向移动集成电路。
前述的大体说明和下面的详细说明是示例性的和解释性的并意图提供要求保护的主题的进一步解释。
附图说明
包括附图以提供对本发明构思的进一步理解，附图包含在本说明书中并构成本说明书的一部分，附图示出了本发明构思的示例性实施例，并和描述一起用于解释本发明构思的原理。
图1是根据示例性实施例的阵列基底的平面图。
图2是示出根据示例性实施例的焊盘部和数据驱动集成电路的平面图。
图3是示出准确地安装在焊盘部上的数据驱动集成电路的平面图。
图4、图5、图6和图7是示出根据阵列基底的膨胀或收缩的焊盘部的变形和导致的数据驱动集成电路的凸起的移动的平面图。
图8是根据另一示例性实施例的焊盘部的平面图。
图9是根据另一示例性实施例的焊盘部的平面图。
图10、图11和图12是根据另一示例性实施例的焊盘部的平面图。
图13是根据另一示例性实施例的焊盘部的平面图。
图14是示出根据示例性实施例的安装集成电路的方法的流程图。
具体实施方式
在下面的描述中，为了说明性目的，陈述了许多具体细节以提供各种示例性实施例的完整理解。然而，明显的是，可以在没有这些具体细节的情况下或在一个或更多个等同布置的情况下实践各种示例性实施例。在其它情况下，以框图的形式示出公知的结构和装置，以避免不必要地使各种示例性实施例模糊。
在附图中，为了清晰和描述目的，可以夸大层、膜、面板、区域等的尺寸和相对尺寸。此外，同样的标号指示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的组中选择的至少一个”可以被解释为仅是X、仅是Y、仅是Z，或者是X、Y和Z中的两个或多个的任意组合，诸如XYZ、XYY、YZ和ZZ。同样的标号始终指同样的元件。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任意和所有组合。
虽然术语第一、第二等在这里可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、组件、区域、层和/或部分区别于另一元件、组件、区域、层和/或部分。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、组件、区域、层和/或部分可被称为第二元件、组件、区域、层和/或部分。
为了描述目的，在这里可使用空间相对术语，诸如“在…之下”、“在…下方”、“下面的”、“在…上方”、“上面的”等，从而用来描述如在附图中示出的一个元件或特征与另一元件或特征(或者多个元件或特征)的关系。空间相对术语意图包含除了在附图中描述的方位之外的装置在使用、操作和/或制造中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因而，示例性术语“在…下方”可包括“在…上方”和“在…下方”两种方位。此外，所述装置可被另外定位(例如，旋转90度或者在其它方位)，并同样相应地解释在这里使用的空间相对描述符。
这里使用的术语为了描述具体实施例的目的，而不意图成为限制。如在这里使用的，除非上下文另外清楚地表明，否则单数形式“一个(种)”和“该(所述)”也意在包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。
参照图1，阵列基底100包括显示区域DA和非显示区域NA。
显示区域DA可以是显示图像的区域。显示区域DA可以包括呈矩阵布置的像素PX。每个像素PX可以设置有显示图像的显示元件和电连接到显示元件的薄膜晶体管(TFT)。显示元件可以是例如有机发光二极管(OLED)。像素PX可以由栅极线GL和与栅极线GL交叉的数据线DL限定。栅极线GL可以沿第一方向X延伸，数据线DL可以沿与第一方向X交叉的第二方向Y延伸。第一方向X可以对应于像素PX的行的方向，第二方向Y可以对应于像素PX的列的方向。
非显示区域NA可以是不显示图像的区域，并且可以围绕显示区域DA。非显示区域NA也可以是邻接阵列基底100的边缘或沿阵列基底100的边缘设置的区域。在非显示区域NA中，可以设置焊盘部110、栅极驱动单元120和供电单元130。
焊盘部110可以是安装数据驱动集成电路IC的区域，所述数据驱动集成电路IC将数据信号电压施加到数据线DL。数据驱动集成电路IC可以在阵列基底100上以玻璃上芯片(Chip-on-Glass，COG)的方式安装在焊盘部110上。即，焊盘部110可以是COG焊盘单元。可选地，对于由柔性材料形成的阵列基底100，焊盘部110可以是塑料上芯片(Chip-on-Plastic，COP)焊盘单元。
栅极驱动单元120可以设置在阵列基底100的与设置有数据驱动集成电路IC的一侧垂直的一侧上。栅极驱动单元120可以将栅极信号电压提供到栅极线GL，并可以连续地扫描像素PX。供电单元130可以设置在阵列基底100的与设置有栅极驱动单元120的一侧相对的一侧上。供电单元130可以提供驱动像素PX所需的电源电压。
焊盘部110可以包括沿一个方向布置的多个焊盘。数据驱动集成电路IC可以包括分别与焊盘部110的焊盘对应的多个凸起B。即，数据驱动集成电路IC的凸起B可以一对一地连接到焊盘部110的焊盘。在下文中将参照图2至图7描述焊盘部110的焊盘与数据驱动集成电路IC的凸起B之间的关系。
参照图2至图7，焊盘部110可以包括多个焊盘。焊盘可以沿第一方向X布置。焊盘部110可以分成第一子焊盘单元110a、第二子焊盘单元110b和第三子焊盘单元110c。
第一子焊盘单元110a可以设置在焊盘部110的一侧上，第二子焊盘单元110b可以设置在焊盘部110的中间，第三子焊盘单元110c可以设置在焊盘部110的另一侧上。即，第一子焊盘单元110a和第三子焊盘单元110c可以相对于第二子焊盘单元110b对称地布置。第一子焊盘单元110a和第三子焊盘单元110c可以具有“镜像对(mirror pair)”的关系，并且可以具有相同的结构。
第一子焊盘单元110a可以包括形成为具有第一倾角θ1的平行四边形的一个或更多个第一焊盘P1。每个第一焊盘P1可以具有沿第一方向X延伸的第一短边S1、平行于第一短边S1的第二短边S2、与第一短边S1形成第一倾角θ1的第一长边L1和平行于第一长边L1的第二长边L2。即，第一长边L1可以从第一短边S1的一端以第一倾角θ1倾斜地延伸并可以与第二短边S2的一端相交，第二长边L2可以从第一短边S1的另一端以第一倾角θ1倾斜地延伸并与第二短边S2的另一端相交。例如，每个第一焊盘P1可以从其第一短边S1沿正的第一方向+X和正的第二方向+Y之和的方向倾斜。在可选的示例性实施例中，每个第一焊盘P1可以从其第一短边S1沿负的第一方向-X与正的第二方向+Y之和的方向倾斜。第一倾角θ1可以在考虑到焊盘部110与显示区域DA之间的距离的情况下合理地确定，而不必限于特定角度或特定角度范围。第一倾角θ1可以代表第一焊盘P1的长度方向(平行于长边L1、L2的方向)与焊盘部110的长度方向之间的角度。换言之，第一倾角θ1可以等于各个第一焊盘P1的为锐角的内角。
第二子焊盘单元110b可以包括一个或更多个形成为矩形的第二焊盘P2。即，第二子焊盘单元110b可以包括不是倾斜的并且具有一对平行的短边和与这对平行的短边垂直的一对平行的长边的一个或更多个第二焊盘P2。
第三子焊盘单元110C可以相对于第二子焊盘单元110b与第一子焊盘单元110a对称地布置。即，第三子焊盘单元110c可以包括从其第一短边S1沿负的第一方向-X与正的第二方向+Y之和的方向倾斜的一个或更多个第三焊盘P3。第一焊盘P1和第三焊盘P3可以从它们的底部到顶部沿第二方向Y朝向第二子焊盘单元110b倾斜。即，焊盘部110可以包括设置在焊盘部110的中间并形成为不倾斜的矩形的第二焊盘P2、设置在焊盘部110的一侧上并形成为从其底部到顶部朝向第二焊盘P2倾斜的平行四边形的第一焊盘P1以及设置在焊盘部110的另一侧上并形成为也从其底部到顶部朝向第二焊盘P2倾斜的平行四边形的第三焊盘P3。
数据驱动集成电路IC可以包括多个凸起B。凸起B可以形成为与焊盘部110的形状共形。更具体地说，凸起B可以包括不倾斜地位于数据驱动集成电路IC的中间的一个或更多个矩形凸起B，以及设置在数据驱动集成电路IC的一侧上并从其底部到顶部朝向矩形凸起B倾斜的一个或更多个平行四边形凸起B和设置在数据驱动集成电路IC的另一侧上并且也从其底部到顶部朝向矩形凸起B倾斜的一个或更多个平行四边形凸起B。
数据驱动集成电路IC的凸起B可以分别连接到焊盘部110的焊盘。更具体地说，数据驱动集成电路IC的凸起B可以通过各向异性导电膜(ACF)结合到焊盘部110的焊盘，因此可以能够彼此交换电信号。如图3所示，在按照设计准确地制造阵列基底100的情况下，数据驱动集成电路IC的凸起B可以与焊盘部110的焊盘一一对应，数据驱动集成电路IC可以准确地安装在阵列基底100上。为了促进焊盘部110的焊盘与数据驱动集成电路IC的凸起B的连接，与数据驱动集成电路IC的凸起B相比，焊盘部110的焊盘可以形成为具有较长的短边和较长的长边。即，焊盘部110的焊盘的尺寸可以比数据驱动集成电路IC的凸起B的尺寸大。焊盘部110的焊盘可以形成为具有比数据驱动集成电路IC的凸起B的边长的边，以确保数据驱动集成电路IC沿第二方向Y的移动。例如，焊盘部110的焊盘可以形成为具有是数据驱动集成电路IC的凸起B的1.5至2倍长的边。
在阵列基底100由柔性材料形成的情况下，阵列基底100会膨胀或收缩，尤其是在接下来的形成焊盘部110的工艺过程中。阵列基底100会沿第一方向X和/或第二方向Y收缩或膨胀。
更具体地说，如图4所示，阵列基底100可能沿第一方向X膨胀，如图6所示，阵列基底100可能沿第一方向X收缩。阵列基底100沿第一方向X的膨胀或收缩大部分会发生在阵列基底100的边各侧处，并且可能对第一子焊盘单元110a和第三子焊盘单元110c产生相当大的影响。即，对于膨胀或收缩的阵列基底100，第一子焊盘单元110a和第三子焊盘单元110c可能被定位为比它们被设计的位置更朝外或更朝内。作为第一子焊盘单元110a和第三子焊盘单元110c的位移的结果，焊盘部110的焊盘可能与数据驱动集成电路IC的凸起B不对准。
然而，因为焊盘部110和数据驱动集成电路IC包括形成为具有预定倾角的平行四边形的焊盘或凸起B，所以焊盘部110和数据驱动集成电路IC会对阵列基底100的变形做出柔性的反应。对于膨胀的阵列基底100(如图4所示)，数据驱动集成电路IC的凸起B可以通过使数据驱动集成电路IC朝正的第二方向+Y移动距离a来与由于阵列基底100的膨胀而变形的焊盘部110的焊盘对准，如图5所示。结果，数据驱动集成电路IC可以与焊盘部110对准，并可以准确地安装在阵列基底100上。另一方面，对于收缩的阵列基底100(如图6所示)，数据驱动集成电路IC的凸起B可以通过使数据驱动集成电路IC朝向负的第二方向-Y移动距离a来与由于阵列基底100的收缩而变形的焊盘部110的焊盘对准(如图7所示)。结果，数据驱动集成电路IC可以与焊盘部110对准，并可以准确地安装在阵列基底100上。
可以通过使用式(1)来计算数据驱动集成电路IC沿第二方向Y移动以与焊盘部110对准的距离a：a＝btanθ…(1)。
即使焊盘部110由于阵列基底100的收缩或膨胀而变形，也可以通过使数据驱动集成电路IC朝向正的第二方向+Y或负的第二方向-Y移动而使数据驱动集成电路IC与焊盘部110再次对准。因此，可以改善安装数据驱动集成电路IC的效率。
再参照图1，阵列基底100还可以包括为将阵列基底100结合到柔性印刷电路板(FPCB)而设置的第二焊盘单元140。第二焊盘单元140可以是玻璃上柔体(Flex-on-Glass，FOG)焊盘单元。FPCB可以用作主体(未示出)与阵列基底100之间的桥，用于将驱动阵列基底100的各种信号传输到阵列基底100。FPCB可以包括用于连接到第二焊盘单元140的多个凸起B，FPCB的凸起B可以通过ACF分别电连接到第二焊盘单元140的多个焊盘。因此，FPCB可以通过它的凸起B和第二焊盘单元140的焊盘与第二焊盘单元140电交换信号。
第二焊盘单元140可以沿阵列基底100的边缘设置，并且可以比焊盘部110更接近阵列基底100的边缘。第二焊盘单元140可以通过布线电连接到焊盘部110、栅极驱动单元120和供电单元130并将信号传输给它们。
与焊盘部110相似，第二焊盘单元140会受到阵列基底100的变形的影响，结果，第二焊盘单元140中的焊盘的布置会改变，尤其是位于第二焊盘单元140的任一边上的焊盘的布置会改变。然而，第二焊盘单元140具有与焊盘部110基本上相同的结构，因此可以与焊盘部110相似地对阵列基底100的变形做出柔性的反应。更具体地说，位于第二焊盘单元140的任一边上的焊盘可以形成为具有预定倾角的平行四边形，FPCB与第二焊盘单元140之间的任何未对准可以通过使FPCB沿第二方向Y移动来进行校正。
在下文中将参照图8详细地描述根据另一示例性实施例的焊盘部，主要集中在与先前的示例性实施例的区别。在图1至图13中，同样的附图标记表示同样的元件，因此将省略对其的详细描述。
参照图8，焊盘部210可以包括形成为平行四边形的一个或更多个第一焊盘P。可以设置两个或更多个第一焊盘P，并且它们可以沿第一方向X布置。第一焊盘P可以相对于将焊盘部210分成两半的假想线CL对称地布置。假想线CL可以平行于第二方向Y延伸，即，假想线CL可以横向地划分焊盘部210。
在该示例性实施例中，不同于图1至图7的示例性实施例中，形成为平行四边形的第一焊盘P不仅设置在焊盘部210的任一边上，而且设置在焊盘部210的中间。阵列基底的膨胀或收缩可能影响焊盘部210中的焊盘(尤其是在焊盘部210的中间的焊盘)的布置，但是焊盘部210可以有效地应对阵列基底的变形。
图9是根据另一示例性实施例的焊盘部的平面图，并将在下文中主要集中在与本发明的先前的示例性实施例的区别进行描述。
参照图9，焊盘部310可以包括形成为平行四边形的一个或更多个第一焊盘P。可以设置两个或更多个第一焊盘P，并且它们可以沿第一方向X布置。第一焊盘P可以相对于将焊盘部310分成两半的假想线CL对称地布置。假想线CL可以平行于第二方向Y延伸，即，假想线CL可以横向地划分焊盘部310。
第一焊盘P可以具有互不相同的倾角。更具体地说，第一焊盘P离假想线CL越近，第一焊盘P的倾角可以变得越大。焊盘部310的任一端处的第一焊盘P的倾角θ1可以分别比与焊盘部310的任一端处的第一焊盘P紧邻的第一焊盘P的倾角θ2小。最接近假想线CL的第一焊盘P可以具有大约90度的倾角。
阵列基底的变形的程度会从阵列基底的中心到两边改变(或增大)。焊盘部310可以有效地应对阵列基底的变形。
参照示出另一示例性实施例的图10至图12，焊盘部410可以设置在阵列基底的非显示区域NA中，并且可以是安装有数据驱动集成电路IC的区域。数据驱动集成电路IC可以包括多个凸起B，凸起B可以分别与焊盘部410的多个焊盘P对准，并分别结合到焊盘部410的多个焊盘P。
焊盘部410可以包括第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c。第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c可以沿第二方向Y布置。第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c中的每个可以包括沿第一方向X布置的多个焊盘P。第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c中的每个的焊盘P可以相对于将焊盘部410分成两半的假想线CL对称地布置。数据驱动集成电路IC可以连接到第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c中的一个。在示例中，凸起B可以与第一子焊盘单元410a对准并连接到第一子焊盘单元410a，而不与第二子焊盘单元410b和第三子焊盘单元410c对准或连接到第二子焊盘单元410b和第三子焊盘单元410c。在该示例性实施例中，数据驱动集成电路IC可以通过第一子焊盘单元410a将数据电压信号提供到显示区域DA。
第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c可以在它们的端部与假想线CL之间的距离方面彼此不同。假想线CL可以是通过焊盘部410的中心沿第二方向Y延伸的线。第一子焊盘单元410a的任一端可以最接近假想线CL，第三子焊盘单元410c的任一端可以最远离假想线CL，第二子焊盘单元410b的任一端可以比第一子焊盘单元410a更远离假想线CL，并比第三子焊盘单元410c更接近假想线CL。
如图10所示，第二子焊盘单元410b中焊盘P的布置可以与数据驱动集成电路IC的凸起B的布置一致。即，对于焊盘部410未变形的阵列基底，数据驱动集成电路IC的凸起B可以通过分别与第二子焊盘单元410b的焊盘P对准而安装在第二子焊盘单元410b上。
然而，如图11所示，对于阵列基底的膨胀，第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c会沿朝向阵列基底的外部的方向膨胀。结果，第二子焊盘单元410b中的焊盘P的布置会不再与数据驱动集成电路IC中的凸起B的布置一致。然而，第一子焊盘单元410a中的焊盘P的布置现在可以与数据驱动集成电路IC的凸起B的布置一致。因此，数据驱动集成电路IC可以准确地安装在第一子焊盘单元410a上，而不是在第二子焊盘单元410b上。
另一方面，如图12所示，对于阵列基底的收缩，第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c可以沿朝向阵列基底的内部的方向收缩。结果，第二子焊盘单元410b的焊盘P的布置会不再与数据驱动集成电路IC的凸起B的布置一致。然而，第三子焊盘单元410c中的焊盘P的布置现在可以与数据驱动集成电路IC的凸起B的布置一致。因此，数据驱动集成电路IC可以准确地安装在第三子焊盘单元410c上，而不是在第二子焊盘单元410b上。
根据该示例性实施例，焊盘部410包括适合于应用到驱动集成电路的多个子焊盘单元，因此无论阵列基底的膨胀或收缩都可以改善安装驱动集成电路的效率。
图13是根据另一示例性实施例的焊盘部的平面图，该平面图主要集中在与先前的示例性实施例的区别。
参照图13，焊盘部510可以包括第一子焊盘单元510a、第二子焊盘单元510b和第三子焊盘单元510c。第一子焊盘单元510a、第二子焊盘单元510b和第三子焊盘单元510c可以沿第二方向Y布置。第一子焊盘单元510a、第二子焊盘单元510b和第三子焊盘单元510c中的每个可以包括多个焊盘P。焊盘部510包括适合于应用到驱动集成电路的多个子焊盘单元，因此无论阵列基底的膨胀或收缩都可以改善安装驱动集成电路的效率。
与图10至图12的焊盘不同，焊盘P可以形成为平行四边形。数据驱动集成电路IC可以包括分别对应于焊盘P的多个凸起B。与焊盘P相同，凸起B可以形成为平行四边形。凸起B可以形成为具有比焊盘P的长边短的长边。即，凸起B可以沿第二方向Y移动，而不偏离在第一子焊盘单元510a、第二子焊盘单元510b或第三子焊盘单元510c中的它们的相应的焊盘P。即，焊盘部510可以进一步改善安装驱动集成电路的效率。
图14是示出根据本发明的示例性实施例的安装集成电路的方法的流程图。在下文中将参照图1至图14描述该方法。
参照图14，该方法包括：使焊盘和凸起对准(步骤S110)；计算未对准值，所述未对准值指焊盘与凸起之间未对准的程度(步骤S120)；移动集成电路(步骤S130)。
更具体地说，如图1至图14所示，使焊盘部110的焊盘和数据驱动集成电路IC的凸起B对准(步骤S110)。
可以预先准备阵列基底100和数据驱动集成电路IC，因此将省略对准备阵列基底100和集成电路的描述。
阵列基底100可以包括显示图像的显示区域DA和围绕显示区域DA的非显示区域NA。焊盘部110可以设置在非显示区域NA中，可以从数据驱动集成电路IC接收信号，并可以将信号提供到显示区域DA。即，焊盘部110可以是安装有数据驱动集成电路IC的区域。数据驱动集成电路IC可以以COG的方式安装在焊盘部110上。即，焊盘部110可以是COG焊盘单元。可选地，对于由柔性材料形成的阵列基底100，焊盘部110可以是COP焊盘单元。
焊盘部110可以包括多个焊盘，数据驱动集成电路IC可以包括分别与焊盘对应的多个凸起B。可以以一对一的布置将焊盘连接到凸起B。可以在焊盘部110和数据驱动集成电路IC中的每个的一边或两边上设置至少一个对准标记，可以通过使焊盘部110的对准标记和数据驱动集成电路IC的对准标记彼此对准来使数据驱动集成电路IC与焊盘部110对准。
然后计算未对准值(S120)。
设置有焊盘部110的阵列基底100可能在准备阵列基底100的过程中膨胀或收缩。阵列基底100的膨胀或收缩会影响焊盘部110中的焊盘的布置。即，作为阵列基底100的膨胀或收缩的结果，即使焊盘部110的对准标记和数据驱动集成电路IC的对准标记仍旧彼此对准，焊盘部110的焊盘也不会分别与数据驱动集成电路IC的凸起B对准。可以通过扫描来计算未对准值，所述未对准值指焊盘部110的焊盘与数据驱动集成电路IC的凸起B之间未对准的程度。在一个示例中，可以使用固态成像装置来捕获焊盘部110的焊盘与数据驱动集成电路IC的凸起B之间的对准的状态的图像，并且可以基于捕获的图像来计算焊盘部110的焊盘和数据驱动集成电路IC的凸起B彼此不对准的距离b(即，未对准值)。未对准值b可以是由于阵列基底100沿第一方向的膨胀或收缩而导致的数据驱动集成电路IC的凸起B偏离焊盘部110的它们的相应焊盘的沿第一方向X的长度。
计算未对准值b的步骤可以包括分析未对准值b。即，对于比预定阈值小的未对准值b，焊盘部110的焊盘和数据驱动集成电路IC的凸起B可以结合到一起而不用继续进行步骤S130。对于比预定阈值大的未对准值b，需要针对焊盘部110与数据驱动集成电路IC之间的未对准进行预先校正工艺，该方法继续进行步骤S130。
移动数据驱动集成电路IC(步骤S130)。
焊盘部110可以包括形成为平行四边形的一个或更多个第一焊盘P1。例如，第一焊盘P1可以形成为具有第一倾角θ1的平行四边形。已经将图1至图7的焊盘部110作为示例描述了该方法，但该方法还适用于图8的焊盘部210和图9的焊盘部310。以上已经参照图1至图7描述了焊盘部110，因此，将省略对其的详细描述。
数据驱动集成电路IC的凸起B也可以形成为具有与焊盘部110的第一焊盘的倾角相同的倾角的平行四边形。可以将焊盘部110的第一焊盘形成为具有比数据驱动集成电路IC的凸起B的边长的边，以确保数据驱动集成电路IC沿第二方向Y的移动。
可以移动数据驱动集成电路IC以校正其与焊盘部110的未对准。即，可以将数据驱动集成电路IC移动到不必与由它的(它们的)对准标记所表示的位置一致的位置。可以沿与第一方向X交叉的第二方向Y移动数据驱动集成电路IC。可以通过使用上面的式(1)(即，通过将未对准值b与焊盘部110的第一焊盘的第一倾角θ1的正切值相乘)来计算将要移动数据驱动集成电路IC以校正数据驱动集成电路IC与焊盘部110之间的未对准的距离a。
根据该示例性实施例，因为焊盘部110的第一焊盘形成为平行四边形，所以可以仅通过沿第二方向Y移动数据驱动集成电路IC来容易地校正焊盘部110的焊盘与数据驱动集成电路IC的凸起B之间的未对准。因此，能够促进焊盘部110与数据驱动集成电路彼此的对准或重新对准，因此改善了安装集成电路的效率。
在示例中，移动数据驱动集成电路IC的步骤(S130)可以包括将数据驱动集成电路IC从焊盘部的一个子焊盘单元移动到另一个子焊盘单元。在该示例中，可以使用图10至图12的焊盘部410或图13的焊盘部510。更具体地说，如图10至图12所示，焊盘部410可以包括第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c。第一子焊盘单元410a、第二子焊盘单元410b和第三子焊盘单元410c可以在它们的端部与将焊盘部410分成两半的假想线CL之间的距离方面彼此不同。第二子焊盘单元410b中的焊盘的布置可以对应于数据驱动集成电路IC的凸起B的布置，但是第一子焊盘单元410a或第三子焊盘单元410c中的焊盘的布置可以与数据驱动集成电路IC的凸起B的布置不同。即，可以保留第一子焊盘单元410a和第三子焊盘单元410c以应用于收缩或膨胀后的阵列基底。即，移动数据驱动集成电路IC的步骤(S130)可以包括根据未对准值b将数据驱动集成电路IC从第二子焊盘单元410b移动到第一子焊盘单元410a或第三子焊盘单元410c。对于因其与焊盘部110、210、310、410或510的未对准而被校正的数据驱动集成电路IC，数据驱动集成电路IC可以通过ACF结合到焊盘部110、210、310、410或510。
虽然已经在此描述了特定示例性实施例和实施方式，但是通过本说明书其它实施例和变型将是明显的。因此，本发明构思不限于这样的实施例，而是限于提出的权利要求以及各种明显变型和等同布置的更宽的范围。

Claims (20)

1.一种电子装置，所述电子装置包括：
阵列基底，由柔性材料形成，所述阵列基底包括：显示区域，包括多个像素；以及非显示区域，包括第一焊盘部和第二焊盘部，所述第二焊盘部沿着所述阵列基底的边缘设置，并且比所述第一焊盘部靠近所述边缘；
数据驱动集成电路，安装在所述第一焊盘部上；以及
柔性印刷电路板，安装在所述第二焊盘部上，
其中：
所述阵列基底包括沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线，
所述第一焊盘部包括第一子焊盘单元和第二子焊盘单元，所述第一子焊盘单元包括倾斜的第一焊盘，所述第二子焊盘单元包括倾斜的第二焊盘，所述第一子焊盘单元和所述第二子焊盘单元沿所述第一方向布置，
所述倾斜的第一焊盘和所述倾斜的第二焊盘相对于第一线对称地布置，所述第一线将所述第一焊盘部分成两半并且在所述第二方向上延伸，
所述第一焊盘部是塑料上芯片焊盘单元，并且
所述第二焊盘部具有与所述第一焊盘部的结构相同的结构。
2.根据权利要求1所述的电子装置，其中，所述第一焊盘具有沿所述第一方向延伸的第一短边、平行于所述第一短边的第二短边、从所述第一短边的一端以第一倾角倾斜地延伸的第一长边和平行于所述第一长边的第二长边。
3.根据权利要求1所述的电子装置，其中，所述第一焊盘部还包括位于所述第一焊盘部的中间的第一中间子焊盘单元，所述第一中间子焊盘单元包括第一未倾斜的焊盘，并且
所述第二焊盘部还包括位于所述第二焊盘部的中间的第二中间子焊盘单元，所述第二中间子焊盘单元包括第二未倾斜的焊盘。
4.根据权利要求1所述的电子装置，其中，所述数据驱动集成电路包括第一凸起和第二凸起，所述第一凸起和所述第二凸起以与所述第一焊盘和所述第二焊盘的图案对应的图案来设置，并且
所述柔性印刷电路板包括第三凸起和第四凸起，所述第三凸起和所述第四凸起以与所述第三焊盘和所述第四焊盘的图案对应的图案来设置。
5.一种电子装置，所述电子装置包括：
基底，包括显示区域和非显示区域；
焊盘部，设置在所述基底的所述非显示区域上；以及
集成电路，设置在所述焊盘部上，并且包括凸起部；
其中：
所述焊盘部包括：第一子焊盘单元，包括具有倾斜形状的倾斜的第一焊盘；以及第二子焊盘单元，包括具有倾斜形状的倾斜的第二焊盘；
所述第一焊盘和所述第二焊盘关于将所述焊盘部分开的假想线在不同方向上对称地倾斜；并且
所述焊盘部与所述凸起部电连接；
所述凸起部包括：第一子凸起单元，包括具有倾斜形状的倾斜的第一凸起；以及第二子凸起单元，包括具有倾斜形状的倾斜的第二凸起；
所述第一凸起和所述第二凸起关于将所述焊盘部分开的所述假想线在不同方向上对称地倾斜；
所述第一凸起相对于所述假想线具有与所述第一焊盘相同的倾角；并且
所述第二凸起相对于所述假想线具有与所述第二焊盘相同的倾角。
6.根据权利要求5所述的电子装置，其中，所述第一焊盘和所述第二焊盘中的至少一个具有平行四边形形状。
7.根据权利要求5所述的电子装置，其中，所述第一凸起的形状对应于所述第一焊盘的形状，并且所述第二凸起的形状对应于所述第二焊盘的形状。
8.根据权利要求5所述的电子装置，其中，所述第一焊盘与所述第一凸起电连接，并且所述第二焊盘与所述第二凸起电连接。
9.根据权利要求5所述的电子装置，其中，所述第一焊盘的面积大于所述第一凸起的面积。
10.根据权利要求5所述的电子装置，其中：
所述第一凸起包括第一区域和第二区域；并且
所述第一区域与所述第一焊盘叠置，并且所述第二区域不与所述第一焊盘叠置。
11.根据权利要求5所述的电子装置，其中，所述第一焊盘和所述第二焊盘中的至少一个具有四边形形状。
12.根据权利要求6所述的电子设备，其中，所述焊盘部还包括：
第三子焊盘单元，包括具有矩形形状的第三焊盘，并且设置在所述第一子焊盘单元与所述第二子焊盘单元之间。
13.根据权利要求12所述的电子装置，其中，所述凸起部还包括第三子凸起单元，所述第三子凸起单元包括具有矩形形状的第三凸起，并且设置在所述第一子凸起单元与所述第二子凸起单元之间。
14.根据权利要求5所述的电子装置，其中，所述倾斜的第一焊盘和所述倾斜的第二焊盘中的每者包括第一端和第二端，所述第二端比所述第一端靠近所述显示区域，并且
所述倾斜的第一焊盘的第一端与所述倾斜的第二焊盘的第一端之间的第一距离大于所述倾斜的第一焊盘的第二端与所述倾斜的第二焊盘的第二端之间的第二距离。
15.一种阵列基底，所述阵列基底包括：
显示区域；以及
非显示区域，围绕所述显示区域，
其中，所述非显示区域包括具有第一子焊盘单元和第二子焊盘单元的焊盘部，所述第一子焊盘单元包括多个倾斜的第一焊盘，所述第二子焊盘单元包括多个倾斜的第二焊盘，
所述多个倾斜的第一焊盘和所述多个倾斜的第二焊盘相对于将所述焊盘部分成两半的假想线对称地布置，并且
所述倾斜的第一焊盘中的每个相对于所述假想线具有相同的倾角。
16.根据权利要求15所述的阵列基底，其中，所述倾斜的第一焊盘中的每个具有沿第一方向延伸的第一短边、平行于所述第一短边的第二短边、从所述第一短边的一端以第一倾角倾斜地延伸的第一长边和平行于所述第一长边的第二长边。
17.根据权利要求15所述的阵列基底，其中，所述焊盘部还包括均具有矩形形状并设置在所述焊盘部的中间的一个或更多个第二焊盘。
18.根据权利要求17所述的阵列基底，其中，两个或更多个第一焊盘相对于所述一个或更多个第二焊盘对称地布置。
19.根据权利要求15所述的阵列基底，其中，所述焊盘部还包括数据驱动集成电路和其上安装有柔性印刷电路板的第二焊盘单元，所述焊盘部和所述第二焊盘单元中的每个包括所述第一焊盘中的一个或更多个。
20.根据权利要求19所述的阵列基底，其中，所述数据驱动集成电路和所述柔性印刷电路板中的每个包括以与所述第一焊盘的图案对应的图案而设置的凸起，所述第一焊盘的长边比所述凸起的长边长。
CN202110002998.9A 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法 Pending CN112768473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0073756 2014-06-17
KR1020140073756A KR102334547B1 (ko) 2014-06-17 2014-06-17 어레이 기판 및 이를 이용한 집적 회로 실장 방법
CN201510073831.6A CN105301851B (zh) 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510073831.6A Division CN105301851B (zh) 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法

Publications (1)

Publication Number Publication Date
CN112768473A true CN112768473A (zh) 2021-05-07

Family

ID=52394200

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110002998.9A Pending CN112768473A (zh) 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法
CN201510073831.6A Active CN105301851B (zh) 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510073831.6A Active CN105301851B (zh) 2014-06-17 2015-02-11 阵列基底和使用该阵列基底安装集成电路的方法

Country Status (4)

Country Link
US (5) US9591754B2 (zh)
EP (1) EP2957951B1 (zh)
KR (2) KR102334547B1 (zh)
CN (2) CN112768473A (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102317023B1 (ko) * 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
CN104363700B (zh) * 2014-11-13 2018-02-13 深圳市华星光电技术有限公司 印刷电路板
CN105654856A (zh) 2016-02-04 2016-06-08 京东方科技集团股份有限公司 一种显示装置及其芯片邦定方法
CN105720028B (zh) * 2016-02-04 2018-06-05 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN105513499B (zh) * 2016-02-04 2018-03-30 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及其绑定方法
CN105551378A (zh) 2016-02-04 2016-05-04 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN105529339B (zh) * 2016-02-17 2018-12-28 京东方科技集团股份有限公司 阵列基板、覆晶薄膜及显示装置
CN105609028B (zh) * 2016-03-23 2018-03-27 武汉华星光电技术有限公司 假压测试方法与装置
KR102637015B1 (ko) * 2016-06-08 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
KR102638304B1 (ko) * 2016-08-02 2024-02-20 삼성디스플레이 주식회사 표시장치
KR20180041301A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
KR20190038936A (ko) 2016-10-31 2019-04-09 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. 드라이버 회로 캐리어, 디스플레이 패널, 태블릿 디스플레이 및 제조 방법
CN106298862A (zh) * 2016-10-31 2017-01-04 昆山工研院新型平板显示技术中心有限公司 显示模组
TWI585500B (zh) * 2016-11-11 2017-06-01 友達光電股份有限公司 接觸墊陣列結構及應用其之電路接合結構
KR20180062508A (ko) * 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
CN106782243B (zh) * 2016-12-30 2020-12-04 上海天马微电子有限公司 一种显示基板、显示面板及显示装置
KR102396181B1 (ko) * 2017-03-29 2022-05-11 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
CN107300792B (zh) * 2017-07-24 2020-09-01 武汉华星光电技术有限公司 表面贴装方法
KR102503732B1 (ko) 2017-11-30 2023-02-27 삼성디스플레이 주식회사 표시 장치
JP2019139073A (ja) 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102547235B1 (ko) * 2018-04-20 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102555446B1 (ko) 2018-04-26 2023-07-13 삼성디스플레이 주식회사 표시 장치
KR102505862B1 (ko) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102497285B1 (ko) * 2018-07-03 2023-02-08 삼성디스플레이 주식회사 만입된 형상의 표시부를 포함하는 표시 장치
DE102019121371B4 (de) * 2018-08-08 2022-10-06 Lg Display Co., Ltd. Integrierte-Schaltung-Baugruppe und diese verwendende Anzeigevorrichtung
US11023011B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for attaching to a flexible display and a method of manufacturing the same
CN113169190A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示装置
CN109616503A (zh) * 2018-12-11 2019-04-12 武汉华星光电半导体显示技术有限公司 一种显示装置
CN109451660B (zh) * 2018-12-28 2021-04-02 厦门天马微电子有限公司 显示面板、柔性电路板和显示模组
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
CN110323324B (zh) * 2019-06-14 2021-06-04 海信视像科技股份有限公司 一种led板和显示装置
US11139362B2 (en) * 2019-07-23 2021-10-05 Wuhan China Star Optoelectronics Display panel with asymmetrically disposed pads
KR20210052741A (ko) * 2019-10-31 2021-05-11 삼성디스플레이 주식회사 표시장치
US11177230B2 (en) 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
CN111487823A (zh) * 2020-04-24 2020-08-04 上海创功通讯技术有限公司 一种阵列基板、显示面板及显示装置
CN111564111B (zh) * 2020-05-29 2023-03-31 上海中航光电子有限公司 一种显示面板和显示装置
KR20210150649A (ko) 2020-06-03 2021-12-13 삼성디스플레이 주식회사 표시장치
CN111681538A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 显示面板及显示装置
KR20220007799A (ko) 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20220036394A (ko) * 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN114930237A (zh) * 2020-10-22 2022-08-19 京东方科技集团股份有限公司 显示面板和显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352132A (ja) * 1991-05-30 1992-12-07 Hitachi Ltd 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
US6114754A (en) * 1997-11-27 2000-09-05 Nec Corporation Tape automated bonding film
US20060049494A1 (en) * 2004-09-06 2006-03-09 Seiko Epson Corporation Semiconductor device
JP2009288540A (ja) * 2008-05-29 2009-12-10 Tdk Corp 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809522B2 (ja) * 1991-03-18 1998-10-08 アルプス電気株式会社 液晶表示素子とフレキシブル基板の接続方法
TWI235272B (en) * 1997-11-19 2005-07-01 Toshiba Corp Flat panel display device and manufacturing method thereof
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
KR20000021829A (ko) * 1998-09-30 2000-04-25 윤종용 엘씨디 모듈용 테이프 캐리어 패키지
JP2000187452A (ja) 1998-12-22 2000-07-04 Canon Inc 電気回路装置
JP3533519B2 (ja) * 2000-03-09 2004-05-31 株式会社アドバンスト・ディスプレイ Ｔｆｔ基板、フィルムキャリアおよび液晶表示素子の製法
JP2001284784A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 配線基板
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
JP2002158258A (ja) * 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP3633566B2 (ja) * 2002-02-28 2005-03-30 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
US7211736B2 (en) * 2003-10-31 2007-05-01 Hewlett-Packard Development Company, L.P. Connection pad layouts
JP4352132B2 (ja) * 2004-02-04 2009-10-28 Ｄｏｗａエコシステム株式会社 焼却原料及びその前処理方法と焼却方法
EP1628347A1 (en) * 2004-08-19 2006-02-22 Optimum Care International Tech. Inc. Semiconductor chip leadframe module
KR101093511B1 (ko) * 2005-05-04 2011-12-13 엘지디스플레이 주식회사 플렉서블 프린티드 회로와 그 제조방법
KR20070007633A (ko) 2005-07-11 2007-01-16 삼성전자주식회사 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP4635915B2 (ja) * 2006-03-08 2011-02-23 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007242942A (ja) 2006-03-09 2007-09-20 Seiko Epson Corp 電子デバイス及びその製造方法
KR20070099986A (ko) * 2006-04-06 2007-10-10 삼성전자주식회사 필름형 패키지 및 이를 포함하는 표시 장치
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
JP5273330B2 (ja) * 2006-08-04 2013-08-28 株式会社ジャパンディスプレイ 表示装置
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20080086214A (ko) 2007-03-22 2008-09-25 삼성에스디아이 주식회사 평판 표시 장치
KR20090050762A (ko) * 2007-11-16 2009-05-20 엘지전자 주식회사 표시장치
KR100952824B1 (ko) * 2008-06-18 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
KR20110119004A (ko) 2010-04-26 2011-11-02 엘지전자 주식회사 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
JP2012118099A (ja) * 2010-11-29 2012-06-21 Optrex Corp 駆動用ドライバ素子および表示装置
KR101931338B1 (ko) * 2011-10-19 2018-12-21 엘지디스플레이 주식회사 연성회로기판과 이를 이용한 표시장치
KR101860036B1 (ko) * 2011-11-15 2018-06-28 엘지디스플레이 주식회사 씨오지 타입 플렉서블 유기발광소자
CN202339463U (zh) * 2011-11-29 2012-07-18 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及液晶显示器
TWI548140B (zh) * 2012-04-16 2016-09-01 鴻海精密工業股份有限公司 阻抗匹配裝置及阻抗匹配方法
KR101876234B1 (ko) * 2012-07-25 2018-07-09 엘지디스플레이 주식회사 플라스틱패널 및 이를 이용한 평판표시장치
KR102013384B1 (ko) * 2012-10-22 2019-08-23 삼성디스플레이 주식회사 Cof 패키지 및 이를 구비하는 유기 발광 표시 장치
KR102047068B1 (ko) 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
US9507222B2 (en) * 2014-03-14 2016-11-29 Innolux Corporation Display device
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR102535209B1 (ko) * 2016-07-04 2023-05-22 삼성디스플레이 주식회사 인쇄회로기판 패키지 및 이를 포함하는 표시 장치
CN113971909B (zh) * 2019-11-06 2023-10-20 上海中航光电子有限公司 显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352132A (ja) * 1991-05-30 1992-12-07 Hitachi Ltd 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置
JPH11112119A (ja) * 1997-05-21 1999-04-23 General Electric Co <Ge> 接続パッド配列
US6114754A (en) * 1997-11-27 2000-09-05 Nec Corporation Tape automated bonding film
US20060049494A1 (en) * 2004-09-06 2006-03-09 Seiko Epson Corporation Semiconductor device
JP2009288540A (ja) * 2008-05-29 2009-12-10 Tdk Corp 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2012058533A (ja) * 2010-09-09 2012-03-22 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR102585079B1 (ko) 2023-10-05
KR102334547B1 (ko) 2021-12-03
US9591754B2 (en) 2017-03-07
US20150366049A1 (en) 2015-12-17
CN105301851A (zh) 2016-02-03
US20180182781A1 (en) 2018-06-28
US11081503B2 (en) 2021-08-03
KR20150144907A (ko) 2015-12-29
CN105301851B (zh) 2021-01-22
US20170154899A1 (en) 2017-06-01
US10373987B2 (en) 2019-08-06
US20190333939A1 (en) 2019-10-31
US9917113B2 (en) 2018-03-13
EP2957951A1 (en) 2015-12-23
US11967597B2 (en) 2024-04-23
KR20210149011A (ko) 2021-12-08
US20210366938A1 (en) 2021-11-25
EP2957951B1 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
CN105301851B (zh) 阵列基底和使用该阵列基底安装集成电路的方法
CN107479272B (zh) 显示装置
US9281346B1 (en) Display device
JP4635915B2 (ja) 電気光学装置及び電子機器
US20150348455A1 (en) Display panel and display apparatus having the same
CN110224023B (zh) 薄膜晶体管基板和包括其的显示装置
JP2011081386A (ja) 表示基板、それの製造方法、及びそれを有する表示装置
KR20170113748A (ko) 표시 장치 및 이의 제조 방법
KR102608434B1 (ko) 표시 장치
US20190157231A1 (en) Drive integrated circuit and display device including the same
US20240234443A1 (en) Array substrate and method of mounting integrated circuit using the same
JP2008083311A (ja) 実装構造体、電気光学装置、及び電子機器、並びに実装構造体の製造方法
US20230088779A1 (en) Display device
JP6164554B2 (ja) 表示装置
KR102248646B1 (ko) 연성회로기판 및 이를 포함하는 표시장치
KR20080048690A (ko) 액정표시장치
US20100002181A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination