KR20100061393A - 포토 센서 및 표시 장치 - Google Patents

포토 센서 및 표시 장치 Download PDF

Info

Publication number
KR20100061393A
KR20100061393A KR1020090115716A KR20090115716A KR20100061393A KR 20100061393 A KR20100061393 A KR 20100061393A KR 1020090115716 A KR1020090115716 A KR 1020090115716A KR 20090115716 A KR20090115716 A KR 20090115716A KR 20100061393 A KR20100061393 A KR 20100061393A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
semiconductor layer
sensor
Prior art date
Application number
KR1020090115716A
Other languages
English (en)
Inventor
야스오 나카무라
요시후미 타나다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100061393A publication Critical patent/KR20100061393A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출할 수 있는 대형의 에어리어 센서 및, 에어리어 센서를 탑재한 기록 속도가 빠르고, 표시 불균일함이 적은 표시 장치를 제공한다.
인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터는, 대면적 기판에 매트릭스형으로 배치하는 것이 용이하며, 또한 특성에 편차가 적다. 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 특성에 편차가 적은 증폭 회로와 표시 소자의 구동 회로를 사용하고, 매트릭스형으로 배치한 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로 변환하여 추출하고, 매트릭스형으로 배치한 표시 소자를 불균일함 없이 구동한다.
Figure P1020090115716
광전 변환 소자, 에어리어 센서, 포토 센서, 표시 장치

Description

포토 센서 및 표시 장치{Photosensor and display device}
본 발명은 포토 센서에 관한 것이다. 특히 높은 이동도와 특성의 편차가 적은 박막 트랜지스터와 광전 변환 소자로 구성한 포토 센서와 포토 센서를 가지는 화소를 복수 배치한 라인 센서, 및 에어리어 센서에 관한 것이다. 또한, 포토 센서를 가지는 표시 장치에 관한 것이다.
최근에는 영상 정보, 지면 위의 문자나 도형 정보 등의 광신호로부터, 화상 정보를 가지는 전기신호를 판독하는 다이오드, CCD, CMOS 등의 광전 변환 소자를 가지는 고체 촬상 소자가 사용되고 있다.
복수의 광전 변환 소자를 가지는 고체 촬상 소자에는, 라인 센서와, 에어리어 센서가 있다. 라인 센서는 복수의 광전 변환 소자를 선형으로 배치한 것으로서, 상기 센서에서 피사체를 상대적으로 주사하여 화상을 전기신호로서 받아들인다. 라인 센서를 사용한 장치로서는 이미지 센서를 그 예로 들 수 있다. 한편, 에어리어 센서는 복수의 광전 변환 소자를 매트릭스형으로 배치한 것이며, 상기 센서에 피사체상을 투영하여 화상을 전기신호로서 받아들인다. 에어리어 센서를 사용한 장치로서는, 비디오 카메라나 디지털 스틸 카메라를 그 예로 들 수 있다. 비 디오 카메라나 디지털 스틸 카메라는 광학계를 통하여 피사체상을 에어리어 센서 위에 축소 투영하여 전기신호로서 받아들인다. 또한, 종이 등의 피사체에 밀착하여 피사체상을 전기신호로서 받아들인, 밀착형의 에어리어 센서도 있다.
또, 에어리어 센서를 표시 장치에 장착하고, 표시 영역이 입력 영역을 겸하는 반도체 장치가 제안되어 있다. 에어리어 센서를 사용하여 화상을 받아들이는 기능을 갖춘 표시 장치가, 특허문헌 1 및 특허문헌 2에 개시되어 있다. 또한, 특허문헌 3에는 발광 소자의 휘도를 제어하기 위한 센서를 구비한 표시 장치가 개시되어 있다.
또, 에어리어 센서를 설치한 표시 장치는 화상을 받아들일 뿐만 아니라, 표시 영역에 접촉한 펜이나 손가락을 검지하여 입력 조작을 할 수 있는, 소위 터치 패널로서도 이용할 수 있다. 터치 패널은 조작이 간편하고, 또 표시된 영상에 마치 직접 접촉하여 조작하고 있는 것과 같은 조작감을 얻을 수 있다.
[선행 기술문헌]
[특허문헌]
[특허문헌 1] 특허 4112184
[특허문헌 2] 일본 공개특허공보 2001-339640
[특허문헌 3] 일본 공개특허공보 2003-167550
피사체에 충실한 화상을 포착하는 에어리어 센서를 얻기 위해서는, 매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출하는 증폭 회로가 필요하다.
단결정 실리콘 트랜지스터를 사용한 증폭 회로는 우수한 특성을 가지지만, 에어리어 센서의 크기가 단결정 실리콘 기판의 크기에 제약을 받는다. 즉, 단결정 실리콘 기판을 사용하여 대형의 에어리어 센서나 대형의 표시 장치를 겸한 에어리어 센서를 형성하는 것은, 비용이 높아서 현실적이지 않다.
한편, 비정질 실리콘을 사용한 박막 트랜지스터는 기판의 대형화가 용이하지만, 비정질 실리콘 박막의 전계 효과 이동도가 낮아, 증폭 회로의 점유 면적을 작게 하는 것은 어렵다. 점유 면적이 큰 증폭 회로는 동일 기판 위에 형성하는 광전 변환 소자의 수광 면적이나, 표시 소자의 화소 면적을 제한한다.
또, 다결정 실리콘을 사용한 박막 트랜지스터는 엑시머 레이저 어닐에 유래하는 특성의 편차를 가진다. 특성에 편차가 있는 박막 트랜지스터로 구성한 증폭 회로를 사용하여, 매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로 변환하여 추출할 수는 없다.
또, 다수개의 포토 센서나 라인 센서를 형성한 기판을 분단하여 제품을 생산하는 경우도, 각각의 제품의 증폭 회로에 편차가 있으면 제품의 특성이 불균일하고, 제조 수율의 저하를 초래한다. 또한, 사용성도 나빠진다. 또, 본 명세서에서 말하는 포토 센서, 라인 센서, 및 에어리어 센서는 적어도 광전 변환 소자와 증폭 회로를 가지고 있고, 반드시 구동 회로를 탑재할 필요는 없다.
본 발명은 매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출할 수 있는 대형의 에어리어 센서를 제공하는 것을 과제의 하나로 한다. 또한, 매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출할 수 있는 대형의 에어리어 센서를 겸한, 기록 속도가 빠르고, 표시 불균일함이 적은 표시 장치를 제공하는 것을 과제의 하나로 한다. 또한, 대형의 기판 위에 대량으로 제작할 수 있고, 균질한 특성을 가지는 포토 센서 및 라인 센서를 제공하는 것을 과제의 하나로 한다. 이상, 본 발명은 상기 과제의 적어도 하나를 해결하는 것을 목적으로 한다.
발명자들은 특성에 편차가 적고, 전계 효과 이동도가 높은 산화물 반도체, 특히 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로는, 특성에 편차가 적고, 점유 면적이 작은 것을 발견하였다. 그 결과, 그러한 증폭 회로를 포토다이오드의 증폭 회로에 사용한 에어리어 센서는, 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로 변환하여 추출하는 것을 가능하게 하였다. 또한, 산화물 반도체, 대표적으로는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 대면적 기판에 형성함으로써, 광의 강도 분포를 재현성 좋게 전기신호로 변환할 수 있는 대형의 에어리 어 센서의 제공을 가능하게 하였다. 또한, 대형의 기판 위에 균질한 특성의 포토 센서를 대량으로 형성함으로써, 균질한 특성을 가지는 포토 센서 및 라인 센서를 대량으로 제공하는 것을 가능하게 하였다.
본 발명의 포토 센서의 일 형태는, 광전 변환 소자로서 포토다이오드를 사용한다. 또한, 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로를 사용한다.
본 명세서 중에서 사용하는 포토다이오드의 일 예는, 캐소드 전극과, 애노드 전극과, 캐소드 전극과 애노드 전극의 사이에 형성된 광전 변환층을 가지고 있다. 그리고 광전 변환층에 광이 조사되면, 광기전력 효과에 의해 전류가 생긴다.
또, 본 명세서 중에서 사용하는 산화물 반도체의 일 예는, InMO3(ZnO)m(m>0)로 나타나는 박막을 형성하고, 그 박막을 반도체층으로서 사용한 박막 트랜지스터를 제작한다. 또, M은 Ga, Fe, Ni, Mn 및 Co로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서, Ga의 경우가 있는 것의 외에, Ga와 Ni 또는 Ga와 Fe 등, Ga 이외의 상기 금속 원소가 포함되는 경우가 있다. 또한, 상기 산화물 반도체에 있어서, M으로서 포함되는 금속 원소의 이외에, 불순물 원소로서 Fe, Ni 외의 변이 금속 원소, 또는 상기 변이 금속의 산화물이 포함되어 있는 것이 있다. 본 명세서에 있어서는 이 박막을 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체막 또는 In-Ga-Zn-O계 비단결정막이라고도 부른다. 또, In-Ga-Zn-O계 비단결정막에 포함되는 나트륨(Na)은 5×1018/cm3 이하, 바람직하게는 1× 1018/cm 이하이다. 또한, 그 외 산화물 반도체로서, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 산화물 반도체를 사용할 수 있다.
또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터는 전계 효과 이동도가 높고, 이 박막 트랜지스터로 구성한 증폭 회로나 표시 소자의 구동 회로는, 점유 면적이 작고, 특성의 편차가 적고, 대면적의 기판에 다수 형성할 수 있다.
즉 본 발명의 일 형태는, 광전 변환 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성된 증폭 회로를 가지는 포토 센서이다.
또한, 본 발명의 일 형태는, 일 도전성의 불순물 원소를 가지는 제 1 반도체층과, 제 1 반도체층에 접하여 형성된 제 2 반도체층과, 제 2 반도체층에 접하여 형성된 제 1 반도체층은 반대의 도전형의 불순물 원소를 가지는 제 3 반도체층이 적층된 광전 변환층을 가지는 광전 변환 소자를 가진다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 적용한, 선택용 박막 트랜지스터와, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 가진다. 그리고, 리셋용 박막 트랜지스터의 게이트 전극은 리셋용 게이트 신호선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 게이트 전극층 및 광전 변환 소자의 애노드 또는 캐소드의 어느 한쪽에 접속되어 있고, 증 폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서 출력 배선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽에 접속되어 있고, 선택용 박막 트랜지스터의 게이트 전극층은 센서용 게이트 신호선에 접속된 증폭 회로를 가지는 포토 센서이다.
또, 본 발명의 일 형태는, 일 도전성의 불순물 원소를 가지는 제 1 반도체층과, 제 1 반도체층에 접하여 형성된 제 2 반도체층과, 제 2 반도체층에 접하여 형성된 제 1 반도체층은 반대의 도전형의 불순물 원소를 가지는 제 3 반도체층이 적층된 광전 변환층을 가지는 광전 변환 소자를 가진다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 적용한, 선택용 박막 트랜지스터와, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 가진다. 그리고, 리셋용 박막 트랜지스터의 게이트 전극층은 리셋용 게이트 신호선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 게이트 전극층 및 광전 변환 소자의 애노드 또는 캐소드의 어느 한쪽에 접속되어 있고, 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서 출력 배선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽에 접 속되어 있고, 선택용 박막 트랜지스터의 게이트 전극층은 센서용 게이트 신호선에 접속되어 있고, 리셋용 게이트 신호선과 센서용 게이트 신호선에 입력되는 신호에 의해 리셋용 박막 트랜지스터와 선택용 박막 트랜지스터는 온으로부터 오프 상태, 또는 오프로부터 온 상태로 전환되는 것을 특징으로 하는 증폭 회로를 가지는 화소를 복수 배치한 포토 센서이다.
또, 본 발명의 일 형태는, 광전 변환 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성된 증폭 회로를 가지는 화소를 복수 배치한 에어리어 센서이다.
또, 본 발명의 일 형태는 일 도전성의 불순물 원소를 가지는 제 1 반도체층과, 제 1 반도체층에 접하여 형성된 제 2 반도체층과, 제 2 반도체층에 접하여 형성된 제 1 반도체층은 반대의 도전형의 불순물 원소를 가지는 제 3 반도체층이 적층된 광전 변환층을 가지는 광전 변환 소자를 가진다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 적용한, 선택용 박막 트랜지스터와, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 가진다. 그리고, 리셋용 박막 트랜지스터의 게이트 전극층은 리셋용 게이트 신호선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 게이트 전극층 및 광전 변환 소자의 애노드 또는 캐소드의 어느 한쪽에 접속되어 있고, 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서 출 력 배선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽에 접속되어 있고, 선택용 박막 트랜지스터의 게이트 전극층은 센서용 게이트 신호선에 접속된 증폭 회로를 가지는 화소를 복수 배치한 에어리어 센서이다.
또, 본 발명의 일 형태는, 일 도전성의 불순물 원소를 가지는 제 1 반도체층과, 제 1 반도체층에 접하여 형성된 제 2 반도체층과, 제 2 반도체층에 접하여 형성된 제 1 반도체층은 반대의 도전형의 불순물 원소를 가지는 제 3 반도체층이 적층된 광전 변환층을 가지는 광전 변환 소자를 가진다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 적용한, 선택용 박막 트랜지스터와, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 가진다. 그리고, 리셋용 박막 트랜지스터의 게이트 전극층은 리셋용 게이트 신호선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 게이트 전극층 및 광전 변환 소자의 애노드 또는 캐소드의 어느 한쪽에 접속되어 있고, 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서 출력 배선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽에 접속되어 있고, 선택용 박막 트랜지스터의 게이트 전극층은 센서용 게이트 신호선에 접속되어 있고, 리셋용 게이트 신호선과 센서용 게이트 신호선에 입력되는 신호에 의해 리셋용 박막 트랜지스터와 선택용 박막 트랜지스터는 온으로부터 오프 상태, 또는 오프로부터 온 상태로 바뀌는 것을 특징으로 하는 증폭 회로를 가지는 화소를 복수 배치한 에어리어 센서이다.
또, 본 발명의 일 형태는, 광전 변환 소자와, 증폭 회로와, 표시 소자와, 표시 소자의 구동 회로를 가지는 화소가 복수 배치되고, 증폭 회로와 구동 회로가, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성된 표시 장치이다.
또, 본 발명의 일 형태는, 일 도전성의 불순물 원소를 가지는 제 1 반도체층과, 제 1 반도체층에 접하여 형성된 제 2 반도체층과, 제 2 반도체층에 접하여 형성된 제 1 반도체층은 반대의 도전형의 불순물 원소를 가지는 제 3 반도체층이 적층된 광전 변환층을 가지는 광전 변환 소자를 가진다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 적용한, 선택용 박막 트랜지스터와, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 가진다. 그리고, 리셋용 박막 트랜지스터의 게이트 전극층은 리셋용 게이트 신호선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되고, 리셋용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽은 증폭용 박막 트랜지스터의 게이트 전극층 및 광전 변환 소자의 애노드 또는 캐소드의 어느 한쪽에 접속되어 있고, 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 센서 출력 배선에 접속되어 있고, 선택용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 증폭용 박막 트랜지스터의 소스 전극과 드레인 전극의 다른 한쪽에 접속되어 있고, 선택용 박막 트랜지스터의 게이트 전극층은 센서용 게이트 신호선에 접속된 증폭 회로를 화소에 가지고 있다. 또한, 표시 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 스위칭용 박막 트랜지스터를 적어도 가지고, 스위칭용 박막 트랜지스터의 게이트 전극층은 게이트 신호선에 접속되어 있고, 스위칭용 박막 트랜지스터의 소스 전극과 드레인 전극의 한쪽은 소스 신호선에 접속된 표시 소자의 구동 회로를 가지는 화소를 복수 배치한 표시 장치이다.
또한, 본 발명의 일 형태는 표시 소자가 양극, 음극 및 양극과 음극의 사이에 발광 물질을 포함하는 층을 가지고 있다.
또한, 본 발명의 일 형태는, 표시 소자가 화소 전극, 대향 전극 및 화소 전극과 대향 전극의 사이에 액정 물질을 포함하는 층을 가지고 있다.
또, 본 발명의 일 형태는, 에어리어 센서가 설치된 표시 장치를 레이저 포인터로 조작하는 조작 방법이다.
본 발명에 따르면, 복수 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출할 수 있는 대형의 에어리어 센서 또는 라인 센서를 제공할 수 있다. 또한, 매트릭스형으로 배치한 광전 변환 소자가 포착하는 광의 강도 분포를, 재현성 좋게 전기신호로 변환하여 추출할 수 있는 대형의 에어리어 센서를 겸한, 기록 속도가 빠르고, 표시 불균일함이 적은 표시 장치를 제공할 수 있다.
이하에서는, 본 발명의 실시형태에 대하여 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것이 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되지 않는다.
(실시형태 1)
본 실시형태는 복수의 광전 변환 소자와 산화물 반도체, 특히 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로가 형성된 에어리어 센서의 일 형태를, 도면을 참조하여 설명한다.
도 1은 에어리어 센서부(11)를 구성하는, 리셋용 게이트 신호선(RG1 내지 RGy), 센서용 게이트 신호선(SG1 내지 SGy), 센서 출력 배선(SS1 내지 SSx), 센서용 전원선(VB)과 복수의 화소(12)의 접속을 설명하는 도면이다.
에어리어 센서부(11)는 복수의 화소(12)를 매트릭스형으로 배열하여 구성되어 있다. 화소(12)는, 리셋용 게이트 신호선(RG1 내지 RGy)의 어느 하나와, 센서용 게이트 신호선(SG1 내지 SGy)의 어느 하나와, 센서 출력 배선(SS1 내지 SSx)의 어느 하나와, 센서용 전원선(VB)과 접속되어 있다.
센서 출력 배선(SS1 내지 SSx)은 각각 정전류 전원(13_1 내지 13_x)에 접속되어 있다.
도 2는 화소부의 광전 변환 소자와 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로의 접속의 일 예를 도시한다. 리셋용 게이트 신호선(RG)은 리셋용 게이트 신호선(RG1 내지 RGy)의 어느 하나를 의미한다. 또한 센서용 게이트 신호선(SG)은, 센서용 게이트 신호선(SG1 내지 SGy)의 어느 하나를 의미한다. 또 센서 출력 배선(SS)은 센서 출력 배선(SS1 내지 SSx)의 어느 하나를 의미한다. 또한 화소(12)는, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), 포토다이오드(250)를 가지고 있다.
리셋용 TFT(153)의 게이트 전극은 리셋용 게이트 신호선(RG)에 접속되어 있다. 리셋용 TFT(153)의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선(VB)에 접속되어 있다. 센서용 전원선(VB)은 항상 일정한 전위(기준 전위)로 유지되고 있다. 다른 한쪽은 포토다이오드(250) 및 증폭용 TFT(152)의 게이트 전극에 접속되어 있다.
도시하지 않지만, 포토다이오드(250)는 캐소드 전극과, 애노드 전극과, 캐소드 전극과 애노드 전극의 사이에 형성된 광전 변환층을 가지고 있다. 리셋용 TFT(153)의 소스 전극과 드레인 전극의 한쪽은 포토다이오드(250)의 애노드 전극 또는 캐소드 전극에 접속되어 있다.
증폭용 TFT(152)의 소스 전극과 드레인 전극의 한쪽은 센서용 전원선(VB)에 접속되어 있고, 항상 일정한 기준 전위로 유지되고 있다. 그리고 다른 한쪽은 선택용 TFT(151)의 소스 전극 또는 드레인 전극에 접속되어 있다.
선택용 TFT(151)의 게이트 전극은 센서용 게이트 신호선(SG)에 접속되어 있다. 그리고 선택용 TFT(151)의 소스 전극과 드레인 전극의 한쪽은 상술한 바와 같 이 증폭용 TFT(152)의 소스 전극과 드레인 전극의 한쪽에 접속되어 있고, 다른 한쪽은 센서 출력 배선(SS)에 접속되어 있다. 센서 출력 배선(SS)은 정전류 전원(13)(정전류 전원(13_1 내지 13_x)의 어느 하나)에 접속되어 있고, 항상 일정한 전류가 흐르고 있다.
또, 여기에서는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 n채널형의 박막 트랜지스터를 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153)에 사용하고, 포토다이오드(250)의 캐소드 전극을 리셋용 TFT(153)의 드레인 전극에 접속하고, 소위 역바이어스 방향으로 전압을 가한다. 역바이어스 방향의 전압을 포토다이오드(250)에 가한 회로는, 온도 의존성이 적은 출력을 얻을 수 있다.
다음에 본 발명의 에어리어 센서의 구동의 방법에 대하여, 도 1 내지 도 3을 사용하여 설명한다.
우선, 피사체의 화상 정보를 포함하는 광은 화소(12)가 가지는 포토다이오드(250)에 도달한다. 포토다이오드(250)는, 조사된 광의 강도를 전기신호로 변환한다. 그리고 포토다이오드(250)에서 발생한 화상 정보를 포함하는 전기신호는, 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)에 의해 화상 신호로서 추출된다.
도 3은 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)의 동작을 나타내는 타이밍 차트이다. 또 여기에서는, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153)가 n채널형 TFT의 경우의 타이밍 차트를 나타낸다.
우선, 리셋용 게이트 신호선(RG1)에 입력되어 있는 리셋 신호에 의해, RG1에 접속되어 있는 1라인째의 화소의 리셋용 TFT(153)는 온 상태에 있다. 따라서 센서용 전원선(VB)의 기준 전위가 증폭용 TFT(152)의 게이트 전극에 주어진다.
또한, 센서용 게이트 신호선(SG1)에 입력되어 있는 센서 신호에 의해서, 센서용 게이트 신호선(SG1)에 접속되어 있는 1라인째의 화소의 선택용 TFT(151)가 오프 상태에 있다. 또 본 명세서에서는, 리셋용 TFT(153)가 온 상태인 기간을 리셋 기간이라고 부른다.
그리고, 리셋용 게이트 신호선(RG1)에 입력된 리셋 신호의 전위가 변화되고, 1라인째의 화소의 리셋용 TFT(153)가 모두 오프 상태로 된다. 따라서 센서용 전원선(VB)의 기준 전위가, 1라인째의 화소의 증폭용 TFT(152)의 게이트 전극에 주어지지 않게 된다. 또, 리셋용 TFT(153)가 오프 상태에 있는 기간을, 본 명세서에서는 샘플 기간(ST)이라고 부른다. 특히 1라인째의 화소의 리셋용 TFT(153)가 오프 상태에 있는 기간을 샘플 기간(ST1)이라고 부른다.
샘플 기간(ST1)에서는, 센서용 게이트 신호선(SG1)에 입력된 센서 신호의 전위가 변화되고, 1라인째의 화소의 선택용 TFT(151)가 온 상태가 된다. 따라서 1라인째의 화소의 증폭용 TFT(152)의 소스 전극은, 선택용 TFT(151)를 사이에 두고 센서 출력 배선(SS1)에 전기적으로 접속된다.
샘플 기간(ST1)에 있어서, 광이 포토다이오드(250)에 조사되면, 포토다이오드(250)에 전류가 흐른다. 따라서, 리셋 기간에 있어서 기준 전위로 유지되고 있던 증폭용 TFT(152)의 게이트 전극의 전위는, 포토다이오드(250)에서 발생하는 전류의 크기에 따라서 변화된다. 센서 출력 배선(SS1)을 사이에 두고 정전류 전 원(131)에 접속된 증폭용 TFT(152)는 포토다이오드(250)의 출력에 상관없이 소스 전극과 게이트 전극의 전위차(VGS)가 일정하게 유지되고, 소스 팔로워(source follower)로서 기능한다.
포토다이오드(250)에 흐르는 전류는, 포토다이오드(250)에 조사되는 광의 강도에 비례하기 때문에, 포토다이오드(250)에 있어서 광의 강도는 전기신호로 변환된다. 포토다이오드(250)에 있어서 생성된 전기신호는, 증폭용 TFT(152)의 게이트 전극에 입력된다.
여기서는, 포토다이오드(250)의 캐소드 전극이 증폭용 TFT(152)의 게이트 전극에 접속되고, 포토다이오드(250)의 애노드 전극이 공통 배선에 접속되어 있기 때문에, 리셋용 TFT(153)가 온인 기간은 n채널형의 증폭용 TFT(152)의 게이트 전극은 양의 기준 전위로 유지되고 있다. 그러나 샘플 기간(ST1)에 있어서, 증폭용 TFT(152)의 게이트 전극의 전위는 포토다이오드(250)에 조사되는 광의 강도에 따라서 저하한다.
한편, 증폭용 TFT(152)와 선택용 TFT(151)를 사이에 두고 센서 출력 배선(SS)에 흐르는 전류가 일정하게 유지되도록, 센서 출력 배선(SS)은 정전류 전원에 접속되어 있다. 그 결과, 증폭용 TFT(152)의 소스 전극과 게이트 전극의 전위차(VGS)가 항상 일정하게 유지되도록, 센서 출력 배선(SS)의 전위가 변화된다. 구체적으로는, 증폭용 TFT(152)의 소스 전극의 전위는 증폭용 TFT(152)의 게이트 전극의 전위로부터 VGS를 뺀 전위로 유지된다.
이렇게 하여, 피사체의 화상 정보를 포착한 포토다이오드(250)가 초래한 증폭용 TFT(152)의 게이트 전극의 전위의 변화가, 증폭용 TFT(152)의 소스 전극의 전위의 변화로서, 온 상태의 선택용 TFT(151)를 사이에 두고, 센서 출력 배선(SS1)에 출력된다.
다음에, 리셋용 게이트 신호선(RG2)에 입력되어 있는 리셋 신호에 의해, RG2에 접속되어 있는 2라인째의 화소의 리셋용 TFT(153)는 오프 상태로 되고, 샘플링 기간(ST2)이 개시한다. 또, 1라인째의 화소의 리셋용 TFT(153)는, 다음 샘플링 기간이 개시되기 전에, 접속되어 있는 리셋용 게이트 신호선(RG1)에 리셋 신호를 입력하고, 다시 리셋 기간으로 해 둔다.
샘플링 기간(ST2)에서는, 샘플링 기간(ST1)과 마찬가지로, 포토다이오드에 있어서 화상 정보를 가지는 전기신호가 생성되고, 화상 신호가 센서 출력 배선(SS2)에 입력된다.
상기 동작을 반복하여, 샘플링 기간(STy)이 종료하면, 1개의 화상을 화상 신호로서 판독할 수 있다. 또 본 명세서에서는, 샘플링 기간(ST1 내지 STy)의 전부가 출현할 때까지의 기간을 센서 프레임 기간(SF)이라고 부른다.
이와 같이, 리셋용 TFT(153)가 오프, 선택용 TFT(151)가 온 상태에 있어서, 포토다이오드(250)가 증폭용 TFT(152)의 게이트 전위에 광의 강도를 전기 신호화하여 반영하면, 증폭용 TFT(152)가 그 게이트 전위의 변화를 소스 전극의 전위에 반영하고, 포토다이오드(250)가 포착한 광의 강도가 센서 출력 배선(SS)에 출력된다. 따라서, 증폭 회로를 구성하고 있는 트랜지스터의 특성은 증폭 회로의 특성에 강하 게 영향을 준다. 특히, 매트릭스형으로 복수의 포토다이오드와 증폭 회로를 배치한 에어리어 센서는, 증폭 회로의 특성에 편차가 있으면, 광의 강도 분포를 올바르게 전기신호로 재현할 수 없다. 예를 들어, 본 실시형태가 예시하는 증폭 회로의 경우, 증폭용 TFT(152)의 Id-VGS 특성의 재현성은 중요하며, 특성에 편차가 있으면 매트릭스형으로 배치한 포토다이오드(250)가 포착한 광의 강도 분포를 올바르게 출력 배선에 출력하는 것이 곤란해진다.
도 4는 에어리어 센서의 일 예를 도시하는 단면도이다. 구체적으로는, 포토다이오드와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 에어리어 센서의 단면도이다. 도 4를 참조하여 에어리어 센서의 일 구성예를 설명한다.
우선, 증폭 회로를 구성하는 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)의 구성에 대하여 설명한다. 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)는 주요부에 있어서 동일한 구성을 가지고 있기 때문에, 이하 선택용 TFT(151)를 중심으로 설명한다.
선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153)는 각각, 리셋용 게이트 신호선(RG), 센서용 게이트 신호선(SG)과 같은 층으로 형성되는 게이트 전극층(111_1), 게이트 전극층(111_2), 및 게이트 전극층(111_3)을 가지고 있다. 게이트 전극층(111_1), 게이트 전극층(111_2), 및 게이트 전극층(111_3)은, 기판(100) 위에 형성되고, 게이트 전극층(111_1), 게이트 전극층(111_2), 및 게이트 전극층(111_3) 위에는 게이트 절연막(102)이 형성되어 있다.
게이트 절연막(102) 위에는 제 1 산화물 반도체층(113_1)이 형성되고, 제 1 산화물 반도체층(113_1)을 사이에 두고 게이트 전극층(111_1) 위에서 마주 대하도록, 센서 출력 배선(SS) 및 센서용 전원선(VB)과 같은 층으로 형성되는 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)이 형성되어 있다.
또, 리셋용 TFT(153)의 소스 전극층(115b_3)은, 게이트 절연막(102)에 형성한 콘택트 홀(125)을 사이에 두고 배선층(111_6)과 직접 접속하고 있다. 접속 개소를 줄임으로써, 전기 저항의 증가를 초래하는 접속 계면의 수뿐만 아니라, 콘택트 홀이 점유하는 면적을 줄이고 있다. 또, 도시하지 않지만 배선층(1116)은 증폭용 TFT(152)의 게이트 전극층(1112)과 접속하고 있다.
제 1 산화물 반도체층(113_1)은, 마주 대하는 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1) 하에 게이트 절연막(102)을 사이에 두고 게이트 전극층(111_1)에 중첩하여 형성되어 있다. 즉 제 1 산화물 반도체층(113_1)은, 게이트 전극층(111_1)과 중첩하고, 게이트 절연막(102)의 상면부와 버퍼층(114a_1) 및 버퍼층(114b_1)의 하면부와 접하도록 형성되어 있다.
제 1 산화물 반도체층은 In-Ga-Zn-O계 비단결정막으로 이루어진다. In-Ga-Zn-O계 비단결정막의 조성비는 성막 조건에 따라 변화된다. 여기에서는, 조성비로서 In2O3:Ga2O3:ZnO=1:1:1로 한 타깃(금속 원소의 조성비로서 In:Ga:Zn=1:1:0.5)을 사용하여, 스퍼터링법에서의 아르곤 가스 유량을 40sccm로 한 조건을 조건 1로 하여 스퍼터링법에서의 아르곤 가스 유량을 10sccm, 산소를 5sccm로 한 조건을 조건 2로 한다.
유도 결합 플라즈마 질량 분석법(ICP-MS:Inductively Coupled Plasma Mass Spectrometry)에 의해 측정한 대표적인 산화물 반도체막의 조성비는, 조건 1로 성막한 경우는 InGa0 .95Zn0 .4103.33이며, 조건 2로 성막한 경우는, InGa0 .94Zn0 .40O3 .31이다.
또한, 측정 방법을 러더포드 후방 산란 분석법(RBS: Rutherford Backscattering Spectrometry)으로 바꾸어 정량화한 대표적인 산화물 반도체막의 조성비는, 조건 1로 성막한 경우는 InGa0 .93Zn0 .44O3 .49이며, 조건 2로 성막한 경우는 InGa0.92Zn0.45O3.86이다.
In-Ga-Zn-O계 비단결정막의 결정 구조는, 스퍼터링법으로 성막한 후, 200℃ 내지 500℃, 대표적으로는 300℃ 내지 400℃에서 10분 내지 100분의 열처리를 행하고 있기 때문에, 아모퍼스 구조가 X선 회절(XRD:X-ray diffraction)의 분석에서는 관찰된다.
버퍼층(114a_1 및 114b_1)은, 제 1 산화물 반도체층(113_1)과 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)에 접하여 그 사이에 형성되어 있다. 버퍼층은 제 1 산화물 반도체막보다 높은 전기 전도율을 가지는 제 2 산화물 반도체막을 사용한다. 그 때문에, 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)에 있어서 버퍼층(114a_1 및 114b_1)은, 소스 전극 및 드레인 전극으로서 기능한다. 버퍼층(114a_1 및 114b_1)은, n형의 도전형을 가지고, 활성화 에너지(AE)가 0.01eV 이상 0.1eV 이하이며, n+ 영역이라고도 부를 수 있다. 또한, 버퍼층이 인듐, 갈륨, 및 아연을 포함하는 비단결정 산화물 반도체층인 경우, 비단결정 구조 중에 나노 크리스탈이 포함되어 있는 경우가 있다. 이러한 접합 구조를 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)에 형성함으로써, 열적 안정성이 증가하고, 안정된 동작을 시킬 수 있게 된다. 이로써 증폭 회로의 기능을 높여 동작의 안정화를 도모할 수 있다. 또한, 접합 리크가 저감하고, 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)의 특성을 향상시킬 수 있다.
선택용 TFT(151)의 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)과 제 1 산화물 반도체층(113_1) 위에는, 제 1 산화물 반도체층(113_1)측으로부터 순서대로 제 1 층간 절연막(109)과 제 2 층간 절연막(121)이 형성되어 있다. 증폭용 TFT(152), 및 리셋용 TFT(153)에 대해서도 증폭용 TFT(152)와 마찬가지로 제 1 층간 절연막(109)과 제 2 층간 절연막(121)이 형성되어 있다. 또, 층간 절연막은 반드시 복수의 층으로 이루어질 필요는 없고, 제 1 층간 절연막(109) 위에 직접 포토다이오드(250)를 형성하여도 좋다.
제 2 층간 절연막(121) 위에는 광전 변환 소자의 일 예로서, 포토다이오드(250)가 형성되어 있다. 포토다이오드(250)는, 제 2 층간 절연막(121) 위에 제 3 도전층으로 형성한 하부 전극층(129)과 제 4 도전층으로 형성한 상부 전극층(227)의 사이에, 제 2 층간 절연막(121)측으로부터 순서대로 제 1 반도체층(250a), 제 2 반도체층(250b), 및 제 3 반도체층(250c)을 적층한 구조를 가지고 있다. 보호층(128)은 하부 전극층(129)의 단부를 덮고 있다.
포토다이오드(250)의 하부 전극층(129)은 배선층(228)을 사이에 두고 공통 배선과 접속되어 있다. 포토다이오드(250)의 상부 전극층(227)은 콘택트 홀(231 및 126)을 사이에 두고 리셋용 TFT(153)의 소스 전극층(115b_3)과, 또한 콘택트 홀(125)을 사이에 두고, 배선층(111_6)에 접속하고 있다. 도시하지 않지만 배선층(111_6)은 증폭용 TFT(152)의 게이트 전극층(1112)과 접속하고 있다.
제 2 층간 절연막(121)과 포토다이오드(250) 위에는 제 3 층간 절연막(221)이 형성되어 있다. 제 3 층간 절연막(221)에는 콘택트 홀(231)과 콘택트홀(232)이 형성되고, 콘택트 홀(232)을 사이에 두고 제 3 반도체층(250c)과 상부 전극층(227)이 접속되고, 콘택트 홀(233)을 사이에 두고 하부 전극층(129)과 배선층(228)이 접속되어 있다.
여기서는, 제 1 반도체층(250a)으로서 p형의 도전형을 가지는 비정질 실리콘층과, 제 2 반도체층(250b)으로서 고저항인 비정질 실리콘층과, 제 3 반도체층(250c)으로서 n형의 도전형을 가지는 비정질 실리콘층을 적층하는 pin형의 포토다이오드를 예시한다. 또, 고저항인 비정질 실리콘층으로서는, 암소(暗所) 실온에서의 그 전기 전도율이 10-13 이상 10-7S/cm 이하, 바람직하게는 10-12 이상 10-8S/cm 이하인 것을 사용한다. 여기에서는 10-11 이상 10-10S/cm 이하인 것을 사용한다. 또한, 광전 효과에서 발생한 정공의 이동도는 전자의 이동도에 비하여 작기 때문에, pin형의 포토다이오드는 p형의 반도체층측을 수광면으로 하는 쪽이 좋은 특성을 나타낸다. 여기에서는, 증폭 회로와 pin형의 포토다이오드가 형성되어 있는 기판의 면과는 반대측의 면으로부터 포토다이오드(250)가 받아들이는 광을 전기신호로 변환한다. 또한, 수광면으로 한 반도체층측과는 반대의 도전형을 가지는 반도체층측 으로부터의 광은 외란광(外亂光)이 되기 때문에, 전극층은 차광성을 가지는 도전막을 사용하면 좋다. 또, n형의 반도체층측을 수광면으로서 사용할 수도 있다. 그 경우는, 투광성을 가지는 도전막을 상부 전극층(227)에 사용하면 좋다. 또한, 하부 전극층(129)에 차광성을 가지는 도전막을 사용하면 좋다.
이렇게 하여, 광전 변환 소자로서 pin형의 포토다이오드를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로를 가지는 에어리어 센서를 구성하고, 화상 정보를 전기신호로 변환하여 출력할 수 있다.
특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로는 특성에 편차가 적고 점유 면적이 작다. 그러한 증폭 회로를 포토다이오드의 증폭 회로에 사용한 에어리어 센서는, 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로 변환하여 추출할 수 있다. 또한, 증폭 회로의 점유 면적이 작기 때문에 광전 변환 소자의 수광부가 점유하는 면적의 비율을 크게 할 수 있고, 잡음이 적은 전기신호를 출력할 수 있다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 대면적 기판에 매트릭스형으로 배치하는 것은 용이하기 때문에, 대형의 에어리어 센서를 제공할 수 있다.
(실시형태 2)
본 실시형태는, 실시형태 1에서 설명한 도 4의 에어리어 센서의 제작 공정의 일 형태를 도 5 및 도 6을 참조하여 설명한다. 또, 도 5 및 도 6에서 제작 공정을 설명하는 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)는 주요부에 있어서 같은 구성을 가지고 있기 때문에, 공정의 설명은 선택용 TFT(151)를 중심으로 한다.
도 5a에 있어서, 기판(100)에는 투광성을 가지는 기판을 사용한다. 유리 기판으로서는, 시판되고 있는 바륨 보로 실리케이트 유리, 알루미노 보로 실리케이트 유리 및 알루미노 실리케이트 유리 등의 유리 기판을 사용할 수 있다. 예를 들어, 성분비로서 붕산(B2O3)보다도 산화바륨(BaO)을 많이 포함하고, 변형점이 730℃ 이상인 유리 기판을 사용하면 바람직하다. 산화물 반도체층을 700℃ 정도의 고온으로 열처리하는 경우라도, 유리 기판이 변형되지 않기에 충분하기 때문이다.
또, 투광성을 가지는 기판으로서는, 유리 기판 외에, 석영기판, 본 제작 공정의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용할 수 있다. 특히, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터는 비교적 저온에서 형성할 수 있기 때문에 기판에 요구하는 내열 온도는 낮다. 또한, 기판(100) 위에 하지막으로서 절연막을 형성하여도 좋다. 하지막으로서는, CVD법이나 스퍼터링법 등을 사용하여, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 또는 질화산화실리콘막의 단층, 또는 적층으로 형성하면 좋다. 또, 본 실시형태에서는, 투광성을 가지는 기판의 한쪽으로부터 입사한 광이 기판을 투과하고, 다른쪽에 형성된 에어리어 센서에 의해 검지되는 구성에 대하여 주로 설명한다. 또, 기판 위에 형성된 에어리어 센서에 광이 기판을 투과하지 않고 직접 이르는 구성의 경우, 기판은 투광성일 필요는 없다.
다음에, 게이트 전극층(111) 및 도시되지 않는 센서 출력 배선(SS), 및 센서용 전원선(VB)을 포함하는 게이트 배선, 용량 배선 및 단자부의 단자가 되는 도전막을 기판(100) 전체면에 성막한다. 도전막은, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 백금(Pt), 구리(Cu), 금(Au), 은(Ag) 등을 사용할 수 있다. 그 중에서도 알루미늄(Al)이나 구리(Cu) 등의 저저항 도전성 재료로 형성하는 것이 바람직하지만, 알루미늄 단체(單體)에서는 내열성이 부족하고, 또 부식하기 쉬운 등의 과제가 있기 때문에 내열성 도전성 재료로 조합하여 도전막을 형성한다.
알루미늄을 제 1 성분으로 하는 도전막으로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), Nd(네오디뮴), Sc(스칸듐), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 탄소(C), 또는 실리콘(Si) 등의 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물이 첨가된 알루미늄 합금을 사용하는 편이 바람직하다.
또, 저저항인 도전막 위에 내열성 도전 재료로 이루어지는 도전막을 적층하여 사용할 수도 있다. 내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), Nd(네오디뮴), Sc(스칸듐)로 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합시킨 합금막, 또는 상술한 원소를 성분으로 하는 질화물로 형성한다.
또, 투광성을 가지는 도전막을 사용하여 게이트 전극층(111)을 형성하여도 좋다. 투광성을 가지는 도전막 재료로서는 산화인듐 산화주석 합금(In2O3-SnO2, ITO라고 약기함), 실리콘 또는 산화실리콘을 함유한 인듐주석 산화물, 인듐아연 산 화물, 산화아연 등을 사용할 수도 있다.
또, 가시광의 투과율이 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체막과 함께, 투광성을 가지는 도전막을 게이트 전극층이나 소스 전극층 및 드레인 전극층 등 다른 배선층에 이용하면, 투광성을 가진 박막 트랜지스터를 형성할 수 있다. 투광성을 가진 박막 트랜지스터로 증폭 회로를 구성하면, 증폭 회로를 광전 변환 소자의 수광부에 겹쳐서 배치하여도, 수광부의 면적이 줄어들지 않기 때문에, 잡음이 적은 전기신호를 출력하는 에어리어 센서를 형성할 수 있다. 또한, 수광부의 면적을 유지한 채, 장치를 소형화할 수 있다.
게이트 전극층(111)이 되는 도전막은, 스퍼터링법이나 진공 증착법에 의해, 두께 50nm 이상 300nm 이하로 형성한다. 게이트 전극층(111)의 두께를 300nm 이하로 함으로써, 후에 형성되는 반도체막이나 배선의 단절(段切) 방지가 가능하다. 또한, 게이트 전극층(111)의 두께를 50nm 이상으로 함으로써, 게이트 전극층(111)의 저항을 저감하는 것이 가능하여, 대면적화가 가능하다.
또, 여기에서는 기판(100) 전체면에 도전막으로서 알루미늄을 제 1 성분으로 하는 막과 티타늄막을 스퍼터링법에 의해 적층하여 성막한다.
다음으로, 본 실시형태에 있어서의 제 1 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 기판(100) 위에 형성된 도전막의 불필요한 부분을 에칭하여 제거하여 배선 및 전극(게이트 전극층(111)을 포함하는 게이트 배선, 용량 배선, 및 단자)을 형성한다. 이 때 적어도 게이트 전극층(111)의 단부에 테이퍼 형상이 형성되도록 에칭한다.
또, 대형 기판에 레지스트 마스크를 형성할 때, 레지스트 재료를 전체면에 도포하면, 대량의 레지스트 재료나, 대량의 현상액이 소비되어 버린다. 그래서, 잉크젯법 등의 액적 토출법이나 인쇄법(스크린 인쇄나 오프셋 등 패턴이 형성되는 방법)에 의해 레지스트 재료막을 선택적으로 형성하고, 노광을 행하여 레지스트 마스크를 형성하는 방법이 바람직하다. 선택적으로 레지스트 재료막을 형성함으로써, 레지스트 재료의 사용량의 삭감을 도모할 수 있기 때문에 대폭적인 코스트 다운을 실현할 수 있고, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm과 같은 대면적 기판에도 대응할 수 있다.
다음에 게이트 절연막(102)을 형성한다. 게이트 절연막(102)으로서 이용할 수 있는 절연막으로서는, 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화마그네슘막, 산화이트륨막, 산화하프늄막, 산화탄탈막을 그 예로 들 수 있다. 또, 투광성을 가지는 기판의 한쪽으로부터 입사한 광이 기판을 투과하고, 다른쪽에 형성된 에어리어 센서에 의해 검지되는 구성인 경우, 투광성을 가지는 게이트 절연막(102)을 사용할 필요가 있다.
여기서는, 산화질화실리콘막이란, 그 조성으로서, 질소보다도 산소의 함유량이 많은 것이며, 농도 범위로서 산소가 55 내지 65atms%, 질소가 1 내지 20atms%, Si가 25 내지 35atms%, 수소가 0.1 내지 10atms%의 범위에서 포함되는 것을 말한다. 또한, 질화산화실리콘막이란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 것이며, 농도 범위로서 산소가 15 내지 30atms%, 질소가 20 내지 35atms%, Si가 25 내지 35atms%, 수소가 15 내지 25atms%의 범위에서 포함되는 것을 말한다.
게이트 절연막(102)은 단층이거나, 절연막을 2층 또는 3층 적층하여 형성하여도 좋다. 예를 들어, 기판에 접하는 게이트 절연막(102)을 질화실리콘막, 또는 질화산화실리콘막을 사용하여 형성함으로써, 기판(100)과 게이트 절연막(102)의 밀착력이 높아지고, 기판(100)으로서 유리 기판을 사용한 경우, 기판(100)으로부터의 불순물이 제 1 산화물 반도체층(113)으로 확산하는 것을 방지하는 것이 가능하고, 또한 게이트 전극층(111)의 산화를 방지할 수 있다. 즉, 막 벗겨짐을 방지할 수 있는 것과 함께, 후에 형성되는 박막 트랜지스터의 전기 특성을 향상시킬 수 있다.
또한, 게이트 절연막(102)의 두께는 50 내지 250nm로 한다. 게이트 절연막(102)의 두께가 50nm 이상이면, 게이트 전극층(111)의 요철을 완화할 수 있기 때문에 바람직하다.
여기서는, 게이트 절연막(102)으로서 플라즈마 CVD법 또는 스퍼터링법에 의해 100nm의 두께의 산화실리콘막을 성막한다. 이 단계에서의 단면도를 도 5a에 도시한다.
다음에, 본 실시형태에 있어서의 제 2 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 게이트 절연막(102)을 에칭하여, 배선층(111_6)에 이르는 콘택트 홀(125)을 형성한다. 또, 도시하지 않지만 배선층(111_6)은 증폭용 TFT(152)의 게이트 전극층(1112)과 접속하고 있다.
다음에, 산화물 반도체막을 형성하기 전의 게이트 절연막(102)에 플라즈마 처리를 행하여도 좋다. 여기에서는 산소 가스와 아르곤 가스를 도입하여 발생시킨 플라즈마를 사용하여 게이트 절연막(102)의 표면에 역스퍼터를 행하고, 노출되어 있는 게이트 절연막(102)에 산소 라디칼 또는 산소를 조사한다. 이렇게 하여, 표면에 부착되어 있는 먼지나 불순물을 제거한다.
게이트 절연막(102)의 플라즈마 처리, 및 제 1 산화물 반도체막, 및 버퍼층의 성막은, 스퍼터링법으로, 챔버에 도입하는 가스 또는 사용하는 타깃을 적절하게 바꿈으로써 대기에 접촉하지 않고 연속 성막할 수 있다. 대기에 접촉하지 않고 연속 성막하면, 불순물의 혼입을 방지할 수 있다. 대기에 접촉하지 않고 연속 성막하는 경우, 멀티 챔버 방식의 제조 장치를 사용하는 것이 바람직하다.
특히, 제 1 산화물 반도체막에 접하는 게이트 절연막(102)의 플라즈마 처리와 제 1 산화물 반도체막의 성막은 대기에 접촉하지 않고 연속으로 행하는 것이 바람직하다. 연속 성막함으로써, 수증기 등의 대기성분이나 대기중에 부유하는 불순물 원소나 먼지에 의한 오염이 없는 적층 계면을 형성할 수 있으므로, 박막 트랜지스터의 특성의 편차를 저감할 수 있다.
또, 본 명세서 중에서 연속 성막이란, 스퍼터링법으로 행하는 제 1 처리 공정으로부터 스퍼터링법으로 행하는 제 2 처리 공정까지의 일련의 프로세스 중, 피처리 기판이 놓여져 있는 분위기가 대기 등의 오염 분위기에 접촉하지 않고, 항상 진공 중 또는 불활성 가스 분위기(질소 분위기 또는 희가스 분위기)로 제어되어 있는 것을 말한다. 연속 성막을 행함으로써, 청정화된 피처리 기판에 수분 등이 재부착하지 않고 성막할 수 있다. 또 역스퍼터 처리와 같은 플라즈마 처리도 연속 성막에 포함하는 것으로 한다.
플라즈마 처리 후, 게이트 절연막을 대기에 노출시키지 않고 제 1 산화물 반 도체막을 연속 성막한다. 연속 성막은 게이트 절연막(102)과 제 1 산화물 반도체막의 계면에 먼지나 수분을 부착시키지 않는 점에서 유용하다. 또, 제 1 산화물 반도체막의 성막은, 먼저 역스퍼터를 행한 챔버와 동일 챔버를 사용하여도 좋고, 대기에 노출시키지 않고 성막할 수 있는 것이라면, 앞서 역스퍼터를 행한 챔버와 다른 챔버에서 성막하여도 좋다.
여기서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(조성비로서 In2O3:Ga2O3:ZnO=1:1:1)을 사용하여, 기판과 타깃의 사이의 거리를 170mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 아르곤 또는 산소 분위기하에서 성막한다. 또, 펄스 직류(DC) 전원을 사용하면, 먼지를 경감시킬 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다. 제 1 산화물 반도체막의 막 두께는, 5nm 내지 200nm로 한다. 본 실시형태에서는 제 1 산화물 반도체막의 막 두께를 100nm로 한다.
제 1 산화물 반도체막의 성막 후에 대기에 노출시키지 않고, 제 1 산화물 반도체막 위에 버퍼층을 성막한다. 버퍼층은 제 1 산화물 반도체막보다 높은 전기 전도율을 가지는 제 2 산화물 반도체막을 사용한다. 제 2 산화물 반도체막은, 제 1 산화물 반도체막과 다른 조건으로 성막한다. 예를 들어, 제 2 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량과 아르곤 가스 유량의 비보다도, 제 1 산화물 반도체막의 성막 조건에 있어서의 산소 가스 유량이 차지하는 비율이 많은 조건으로 한다. 구체적으로는, 제 2 산화물 반도체막의 성막 조건은, 희가스(아르곤, 또는 헬륨 등) 분위기하(또는 산소 가스 10% 이하, 아르곤 가스 90% 이상)로 하고, 제 1 산화물 반도체막의 성막 조건은, 산소 분위기하(또는 산소 가스 유량이 아르곤 가스 유량 이상이며, 그 비가 1:1 이상)로 한다. 산소를 많이 포함하는 분위기에서 제 1 산화물 반도체막을 성막함으로써, 제 2 산화물 반도체막보다도 도전율을 낮게 할 수 있다. 또한, 산소를 많이 포함하는 분위기에서 제 1 산화물 반도체막을 성막함으로써, 오프 전류의 저감을 도모할 수 있기 때문에, 온·오프비가 높은 박막 트랜지스터를 얻을 수 있다.
여기서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(In2O3:Ga2O3:ZnO=1:1:1)을 사용하여, 기판과 타깃 사이의 거리를 170mm, 압력0.4Pa, 직류(DC) 전원 0.5kW, 성막 온도를 실온으로 하여 아르곤 가스 유량 40sccm을 도입하여 스퍼터링 성막을 한다. 이로써, 제 2 산화물 반도체막으로서, In, Ga, Zn 및 산소를 성분으로 하는 반도체막이 형성된다. In2O3:Ga2O3:ZnO=1:1:1로 한 타깃을 의도적으로 사용하고 있는 것에도 관계없이, 성막 직후에서 크기 1nm 내지 10nm의 결정 입자를 포함하는 산화물 반도체막이 자주 형성된다.
또한, 타깃의 성분비, 성막 압력(0.1Pa 내지 2.0Pa), 전력(250W 내지 3000W:8인치φ), 온도(실온 내지 100℃), 반응성 스퍼터의 성막 조건 등을 적절하게 조절함으로써 결정 입자의 유무나, 결정 입자의 밀도나, 직경 사이즈는, 1nm 내지 10nm의 범위에서 조절될 수 있다고 할 수 있다. 제 2 산화물 반도체막의 막 두께는, 5nm 내지 20nm로 한다. 물론, 막 중에 결정 입자가 포함되는 경우, 포함되는 결정 입자의 사이즈가 막 두께를 초과하는 크기로 되지 않는다. 본 실시형태에서는 제 2 산화물 반도체막의 막 두께는, 5nm로 한다.
다음에, 제 3 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 제 1 산화물 반도체막 및 제 2 산화물 반도체막을 에칭한다. 여기에서는 ITO07N(Kanto Chemical Co.,Inc. 제조)을 사용한 웨트 에칭에 의해, 불필요한 부분을 제거하여 제 1 산화물 반도체층(113) 및 버퍼층(114)을 형성한다. 또, 여기에서의 에칭은 웨트 에칭에 한정되지 않고 드라이 에칭을 사용하여도 좋다.
드라이 에칭에 사용하는 에칭 장치로서는, 반응성 이온 에칭법(RIE법)을 사용한 에칭 장치나, ECR(Electron Cyclotron Resonance)이나 ICP(Inductively Coupled Plasma) 등의 고밀도 플라즈마원을 사용한 드라이 에칭 장치를 사용할 수 있다. 또한, ICP 에칭 장치와 비교하여 넓은 면적에 걸쳐서 똑같은 방전이 얻어지기 쉬운 드라이 에칭 장치로서는, 상부 전극을 접지시켜, 하부 전극에 13.56MHz의 고주파 전원을 접속하고, 또한 하부 전극에 3.2MHz의 저주파 전원을 접속한 ECCP(Enhanced Capacitively Coupled Plasma) 모드의 에칭 장치가 있다. 이 ECCP 모드의 에칭 장치이면, 예를 들어, 기판으로서 제 10 세대의 3m를 초과하는 사이즈의 기판을 사용하는 경우에도 대응할 수 있다. 이 단계에서 단면도를 도 5b에 도시한다.
다음에, 버퍼층(114)과 게이트 절연막(102) 위에, 제 2 도전막(105)을 스퍼터링법이나 진공 증착법으로 형성한다. 제 2 도전막(105)의 재료로서는, 게이트 전극층(111)의 설명으로 예시한 것과 같은 재료를 사용할 수 있다. 또한, 200℃ 내지 600℃ 열처리를 행하는 경우에는, 이 열처리에 견딜 수 있는 내열성을 도전막에 갖게 하는 것이 바람직하다.
여기서는, 제 2 도전막(105)으로서 Ti막과, 그 Ti막 위에 겹쳐서 Nd를 포함하는 알루미늄(Al-Nd)막을 적층하고, 또 그 위에 Ti막을 성막하는 3층 구조로 한다. 또한, 제 2 도전막(105)은, 2층 구조로 하여도 좋고, 알루미늄을 제 1 성분으로 하는 막 위에 티타늄막을 적층하여도 좋다. 또한, 제 2 도전막(105)은, 실리콘을 포함하는 알루미늄을 제 1 성분으로 하는 막으로 이루어지는 단층 구조나, 티타늄막의 단층 구조로 하여도 좋다. 또, 성막 시에 제 2 도전막(105)은 콘택트 홀(125)을 사이에 두고, 배선층(111_6)과 접속한다. 이 단계에서의 단면도를 도 5c에 도시한다.
다음에, 제 4 포토마스크를 사용하여 형성한 레지스트 마스크(131)를 사용하여, 에칭에 의해 제 2 도전막(105)의 불필요한 부분을 제거하여 배선 및 전극(신호선, 용량 배선, 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)을 포함하는 전극 및 단자)을 형성한다(도 5d 참조). 이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용한다. 여기에서는, SiCl4과 Cl2과 BCl3의 혼합 가스를 반응 가스로 한 드라이 에칭에 의해 Ti막과 Al-Nd막과 Ti막을 순차 적층한 도전막을 에칭하여 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)을 형성한다.
다음에, 같은 레지스트 마스크(131)를 사용하여, 버퍼층(114)을 에칭한다. 여기에서는 도전막에 계속하여 드라이 에칭에 의해, 불필요한 부분을 제거하여 버퍼층(114a, 114b)을 형성한다. 또, 여기에서의 에칭은 드라이 에칭에 한정되지 않고, 웨트 에칭을 사용하여도 좋다. 웨트 에칭은 예를 들어 ITO07N(Kanto Chemical Co.,Inc. 제조)을 사용할 수 있다. 또한, 에칭 조건도 따르지만 버퍼층(114)과 버 퍼층(114b)의 에칭 공정에 있어서, 제 1 산화물 반도체층(113)의 노출 영역도 일부 에칭된다. 따라서 버퍼층(114a)과 버퍼층(114b)의 사이에 끼워지는 제 1 산화물 반도체층(113)의 채널 영역은 도 5d에 도시하는 바와 같이 막 두께가 얇은 영역이 된다.
다음에, 레지스트 마스크(131)를 제거한다. 또, 노출된 제 1 산화물 반도체층(113_1)에 플라즈마 처리를 행하여도 좋다. 플라즈마 처리를 행함으로써, 제 1 산화물 반도체층(113)의 에칭에 의한 대미지를 회복할 수 있다. 플라즈마 처리는 O2, N2O, 바람직하게는 산소를 포함하는 N2, He, Ar 분위기하에서 행하는 것이 바람직하다. 또한, 상기 분위기에 Cl2, CF4를 가한 분위기하에서 행하여도 좋다. 또, 플라즈마 처리는, 무바이어스로 행하는 것이 바람직하다.
계속하여, 200℃ 내지 600℃, 대표적으로는 300℃ 내지 500℃의 열처리를 행하는 것이 바람직하다. 여기에서는 노(爐)에 넣고, 질소 분위기하 또는 대기 분위기하에서 350℃, 1시간의 열처리를 행한다. 이 열처리에 의해 산화물 반도체막을 구성하고 있는 In-Ga-Zn-O계 비단결정막의 원자 레벨의 재배열이 행해진다. 이 열처리에 의해 캐리어의 이동을 저해하는 변형이 해방되기 때문에, 여기에서의 열처리(광 어닐도 포함함)는 중요하다. 또, 열처리를 하는 타이밍은, 제 1 산화물 반도체막의 성막 후이면 특히 한정되지 않고, 예를 들어 후에 형성하는 보호층(128)의 형성 후에 행하여도 좋다.
이상의 공정을 거쳐서 제 1 산화물 반도체층(113_1)을 채널 형성 영역으로 하는 선택용 TFT(151)를 형성한다. 또, 선택용 TFT(151)의 형성과 평행하고, 박막 트랜지스터(152, 153)에 대해서도 마찬가지로 형성한다.
계속하여, 박막 트랜지스터(151, l52, 및 153)를 덮는 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)을 형성한다. 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)으로서는 스퍼터링법 등을 사용하여 얻어지는 질화실리콘막, 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 질화알루미늄, 산화질화알루미늄, 산화탄탈막을 사용할 수 있다. 또한, 아크릴, 폴리이미드, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 가지는 유기재료를 사용할 수 있다. 또 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 실록산계 수지는, 치환기로서는 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가지고 있어도 좋다. 또한, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 또, 투광성을 가지는 기판의 한쪽으로부터 입사한 광이 기판을 투과하고, 다른쪽에 형성된 에어리어 센서에 의해 검지되는 구성인 경우, 투광성을 가지는 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)을 사용할 필요가 있다.
성막 방법은 특히 한정되지 않고, 그 재료에 따라서, 스퍼터링법, SOG법, 스핀 코팅, 디핑, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다.
제 1 층간 절연막(109) 및 제 2 층간 절연막(121)은 이들의 재료를 복수 적 층하여 사용하여도 좋다. 또, 제 2 층간 절연막(121)은 형성하지 않아도 좋고, 제 1 층간 절연막(109) 위에 직접 포토다이오드(250)를 형성하여도 좋다.
다음에, 제 5 포토마스크를 사용하여 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)에 콘택트 홀(126)을 형성한다. 또한, 제 1 층간 절연막(109) 또는 제 2 층간 절연막(121)을 베이킹하는 공정에서, 산화물 반도체층의 어닐(300℃ 내지 400℃)을 겸함으로써 효율적으로 에어리어 센서를 제작할 수 있다. 이 단계에서의 단면도를 도 6a에 도시한다.
계속하여, 게이트 전극층(111)과 같은 재료를 사용하여 제 3 도전막을 성막하고, 제 6 포토마스크를 사용하여 레지스트 마스크를 형성하고, 에칭에 의해 제 3 도전막의 불필요한 부분을 제거하여 포토다이오드의 하부 전극층(129)과 배선층(127)을 형성한다. 여기에서는 제 3 도전막으로서 티타늄을 단층으로 형성하고, BCl3 과 Cl2의 혼합 가스를 사용하여 드라이 에칭을 행한다. 여기서 형성된 테이퍼 형상의 테이퍼각은 30°전후가 되도록 형성한다. 또, 레지스트에 하드 베이킹을 시행함으로써, 테이퍼각을 작게 할 수 있다.
다음에, 보호층(128)을 형성한다. 보호층(128)은 하부 전극층(129)의 단부를 덮고, 광전 변환층으로서 기능하는 반도체층과 하부 전극층(129)의 단부가 접하고, 상기 부분에 전계가 집중하는 것을 방지한다. 여기에서는 제 7 포토마스크와 감광성의 폴리이미드를 사용하고, 테이퍼각이 작은, 광의 투과율이 높은 보호층(128)을 형성한다. 이 단계에서의 단면도를 도 6b에 도시한다.
다음에, 제 1 반도체막, 제 2 반도체막, 제 3 반도체막을 순차 적층 한다. 여기에서는, 제 1 반도체막은 p형 반도체층이며, p형을 부여하는 불순물 원소를 포함하는 아모퍼스 실리콘막에 의해 형성한다. 제 1 반도체막의 형성에는 13족의 불순물 원소(예를 들어 붕소(B))를 포함하는 반도체 재료 가스를 사용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 또한, 불순물 원소를 포함하지 않는 아모퍼스 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 아모퍼스 실리콘막에 불순물 원소를 도입하여도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 아모퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상 성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 1 반도체막의 막 두께는 10nm 이상 50nm 이하가 되도록 형성하는 것이 바람직하다.
제 2 반도체막은, i형 반도체층(진성 반도체층)이며, 아모퍼스 실리콘막에 의해 형성한다. 제 2 반도체막의 형성에는, 반도체 재료 가스를 사용하여, 아모퍼스 실리콘막을 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는, 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 제 2 반도체막의 형성은, LPCVD법, 기상 성장법, 스퍼터링법 등에 의해 행하여도 좋다. 제 2 반도체막의 막 두께는 200nm 이상 1000nm 이하가 되도록 형성하는 것이 바람직하다.
제 3 반도체막은, n형 반도체층이며, n형을 부여하는 불순물 원소를 포함하 는 아모퍼스 실리콘막에 의해 형성한다. 제 3 반도체막의 형성에는, 15족의 불순물 원소(예를 들어 인(P))를 포함하는 반도체 재료 가스를 사용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 또한, 불순물 원소를 포함하지 않는 아모퍼스 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 아모퍼스 실리콘막에 불순물 원소를 도입하여도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 아모퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 3 반도체막의 막 두께는 20nm 이상 200nm 이하가 되도록 형성하는 것이 바람직하다.
또, 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막은, 아모퍼스 반도체가 아니며, 다결정 반도체를 사용하여 형성하여도 좋고, 세미 아모퍼스 반도체(Semi Amorphous Semiconductor. 이하, SAS라고 함.)를 사용하여 형성하여도 좋다.
또, SAS란 비정질 반도체와 결정 구조를 가지는 반도체(단결정, 다결정을 포함함)의 중간적인 구조의 반도체이다. SAS는 자유 에너지적으로 안정된 제 3 상태를 가지는 반도체이며, 단거리질서를 가지고, 격자 왜곡을 가지는 결정질이며, 그 입자 직경을 0.5 내지 20nm로 하여 비단결정 반도체막 중으로 분산시켜 존재시키는 것이 가능하다. SAS는 라만 스펙트럼이 520cm-1보다도 저파수측으로 시프트하고 있 고, 또한, X선 회절에서는 Si결정 격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 또한, 미결합수를 종단시키기 위하여, 수소 또는 할로겐을 적어도 1atms% 이상 포함시킨다. 본 명세서에서는 편의상, 이러한 반도체를 SAS라고 부른다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함시켜서 격자 왜곡을 더욱 조장시킴으로써, 안정성이 늘어 양호한 특성을 가질 수 있다. 또 미결정 반도체(마이크로 크리스탈 반도체)도 SAS에 포함된다. SAS는 실리콘을 포함하는 기체를 글로 방전 분해함으로써 얻을 수 있다. 대표적인 실리콘을 포함하는 기체로서는, 실란(SiH4)이며, 그 밖에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 또 수소나, 수소에 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 적어도 일종의 희가스 원소를 포함시킨 가스에 의해, 이들의 실리콘을 포함하는 기체를 희석하여 사용함으로써, SAS의 형성을 용이한 것으로 할 수 있다. 실리콘을 포함하는 기체는, 희석률이 2배 내지 1000배가 되도록 희석되는 것이 바람직하다. 또한, 실리콘을 포함하는 기체 중에, CH4, C2H6 등의 탄화물 기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시킴으로써, 에너지 밴드 폭을 1.5 내지 2.4eV, 또는 0.9 내지 1.1eV로 조절할 수 있다.
다음에, 제 8 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하고, 에칭에 의해, 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막의 불필요한 부분을 제거하고, 제 1 반도체층(250a), 제 2 반도체층(250b), 제 3 반도체층(250c)을 형성한다. 또, 여기에서는 CF4과 Cl2의 혼합 가스, CF4과 O2의 혼합 가스, CHF3과 He 의 혼합 가스 등을 사용하여 드라이 에칭을 행하고, 테이퍼부에 에칭 잔사가 남지 않도록 한다.
다음에, 제 3 층간 절연막(221)을 형성한다. 제 3 층간 절연막(221)은 절연성을 가지는 재료이면 좋고, 특정한 재료나 형성 방법에 한정되지 않고, 예를 들어 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)에 사용하는 재료에 의해 형성하면 좋다. 형성에 사용하는 재료로서는 산화실리콘계 재료, 질화실리콘계 재료, 실록산 수지 등을 들 수 있다. 여기에서는 제 9 포토마스크와 감광성 폴리이미드 수지를 사용하여, 제 3 층간 절연막(221)을 형성한다. 제 3 절연막(221)은 하부 전극층(129)에 이르는 콘택트 홀(233)과, 제 3 반도체층(250c)에 이르는 콘택트 홀(232)과, 배선층(127)에 이르는 콘택트 홀(231)을 가진다. 이 단계에서의 단면도를 도 6c에 도시한다.
계속하여, 게이트 전극층(111)과 같은 재료를 사용하여 제 4 도전막을 성막하고, 제 10 포토 마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 제 4 도전막의 불필요한 부분을 에칭에 의해 제거하여 포토다이오드의 상부 전극층(227)과, 배선층(228)을 형성한다. 상부 전극층(227)은 콘택트 홀(232)을 사이에 두고 제 3 반도체층(250c)과 접속하고, 콘택트 홀(232)을 사이에 두고 배선층(127)에 접속하고 있다. 또한, 배선층(228)은 콘택트 홀(233)을 사이에 두고 하부 전극층(129)과 접속하고, 도시하지 않지만 공통 배선에 접속하고 있다. 여기에서는, 제 4 도전막으로서 알루미늄을 주성분으로 하는 막과 티타늄막을 스퍼터링법에 의해 적층하여 성막한다. 이 단계에서의 단면도를 도 6d에 도시한다.
또, 대형의 기판에 다수개의 에어리어 센서를 형성한 경우는, 분단 장치를 이용하여 기판을 분단하여 에어리어 센서를 떼어낸다. 또한, 대형의 기판에 다수개의 라인 센서 또는 포토 센서를 형성한 경우도 마찬가지로 하여 떼어내어 사용한다.
이렇게 하여, 광전 변환 소자로서 pin형의 포토다이오드를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로를 가지는 에어리어 센서를 제작할 수 있다.
또, 상기의 투광성을 가지는 기판의 한쪽으로부터 입사한 광이 기판을 투과하고, 다른쪽에 형성된 에어리어 센서에 의해 검지되는 구성과는 다르며, 기판 위에 형성된 에어리어 센서에 광이 직접 이르는 구성도 본 발명의 일 형태에 포함된다. 구체적으로는, 투광성을 가지는 도전막을 제 4 도전막에 사용하여, 투광성을 가지는 상부 전극층(227)을 형성하면, 제 3 반도체층(250c)측을 수광면으로 하여 에어리어 센서를 형성할 수 있다. 또, 기판을 투과하여 제 1 반도체층(250a)에 입사하는 광은 외란광이 되기 때문에, 차광성을 가지는 도전막을 사용하여 제 2 층간 절연막(121)과 제 1 반도체층의 사이에 하부 전극층(129)을 연장하여 설치하면 좋다.
본 실시형태에서 예시한 특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로는, 특성에 편차가 적고 점유 면적이 작다. 그러한 증폭 회로를 포토다이오드의 증폭 회로에 사용한 에어리어 센서는, 포토다이오드가 포착하는 광의 강 도 분포를 재현성 좋게 전기신호로 변환하여 추출할 수 있다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 대면적 기판에 매트릭스형으로 배치하는 것은 용이하기 때문에, 대형의 에어리어 센서를 제공할 수 있다.
(실시형태 3)
본 실시형태는 실시형태 2와는 다른 에어리어 센서의 일 형태를, 도 7을 참조하여 그 제작 공정을 설명한다. 본 실시형태의 에어리어 센서는, 기판 위에 형성된 에어리어 센서에 광이 직접 이르는 구성을 가진다.
실시형태 2에서 설명한 방법으로, 4장의 포토마스크를 사용하여 기판 위에 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와, 제 1 층간 절연막(109) 및 제 2 층간 절연막(121)을 형성한다. 이 단계에서의 단면도를 도 7a에 도시한다. 또, 기판 위에 형성된 에어리어 센서에 광이 직접 이르는 구성인 경우, 기판(100), 게이트 절연막(102), 제 1 층간 절연막(109), 내지 제 2 층간 절연막(121)은 반드시 투광성을 가지고 있지 않아도 좋다. 또한, 제 2 층간 절연막(121)은 형성하지 않아도 좋고, 제 1 층간 절연막(109) 위에 직접 포토다이오드(251)를 형성하여도 좋다.
다음에, 본 실시형태에 있어서의 제 5 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 제 1 층간 절연막 및 제 2 층간 절연막에 리셋용 TFT(153)의 소스 전극층(115b_3)에 이르는 콘택트 홀(126)을 형성한다.
계속하여, 실시형태 2에서 설명한 게이트 전극층(111)과 같은 재료를 사용하 여 제 3 도전막을 성막하고, 본 실시형태의 제 6 포토마스크를 사용하여 레지스트 마스크를 형성하고, 에칭에 의해 제 3 도전막의 불필요한 부분을 제거하여 포토다이오드의 하부 전극층(129)을 형성한다. 또한, 하부 전극층(129)은 콘택트 홀(126)을 사이에 두고 증폭 회로와 접속하고 있다. 여기에서는 제 3 도전막으로서 티타늄을 단층으로 형성하고, BCl3 과 Cl2의 혼합 가스를 사용하여 드라이 에칭을 행한다. 이 단계에서의 단면도를 도 7b에 도시한다.
다음에, 제 1 반도체막, 제 2 반도체막, 제 3 반도체막을 순차 적층 한다. 본 실시형태에서는 제 1 반도체막은, n형 반도체층이며, n형을 부여하는 불순물 원소를 포함하는 아모퍼스 실리콘막에 의해 형성한다. 제 1 반도체막의 형성에는, 15족의 불순물 원소(예를 들어 인(P))를 포함하는 반도체 재료 가스를 사용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 또한, 불순물 원소를 포함하지 않는 아모퍼스 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 아모퍼스 실리콘막에 불순물 원소를 도입하여도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 아모퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상 성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 1 반도체막의 막 두께는 20nm 이상 200nm 이하가 되도록 형성하는 것이 바람직하다.
제 2 반도체막은 i형 반도체층(진성 반도체층)이며, 아모퍼스 실리콘막에 의 해 형성한다. 제 2 반도체막의 형성에는, 반도체 재료 가스를 사용하여, 아모퍼스 실리콘막을 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는, 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 제 2 반도체막의 형성은, LPCVD법, 기상성장법, 스퍼터링법 등에 의해 행하여도 좋다. 제 2 반도체막의 막 두께는 200nm 이상 1000nm 이하가 되도록 형성하는 것이 바람직하다.
제 3 반도체막은 p형 반도체층이며, p형을 부여하는 불순물 원소를 포함하는 아모퍼스 실리콘막에 의해 형성한다. 제 3 반도체막의 형성에는 13족의 불순물 원소(예를 들어 붕소(B))를 포함하는 반도체 재료 가스를 사용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하여도 좋다. 또한, 불순물 원소를 포함하지 않는 아모퍼스 실리콘은 막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 아모퍼스 실리콘막에 불순물 원소를 도입하여도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 아모퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 3 반도체막의 막 두께는 10nm 이상 50nm 이하가 되도록 형성하는 것이 바람직하다.
또한, 실시형태 2의 설명과 마찬가지로 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막은 아모퍼스 반도체가 아니고, 다결정 반도체를 사용하여 형성하여도 좋고, 세미 아모퍼스 반도체(Semi Amorphous Semiconductor. 이하, SAS라고 함.)를 사용하여 형성하여도 좋다.
다음에, 제 7 포토리소그래피 공정을 행하여, 레지스트 마스크를 형성하고, 에칭에 의해, 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막의 불필요한 부분을 제거하여, 제 1 반도체층(251a), 제 2 반도체층(251b), 제 3 반도체층(251c)을 형성한다. 또, 여기에서는 CF4과 Cl2의 혼합 가스, CF4과 O2의 혼합 가스, CHF3과 He의 혼합 가스 등을 사용하여 드라이 에칭을 행하고, 테이퍼부에 에칭 잔사가 남지 않도록 한다.
다음에, 제 3 층간 절연막(221)을 형성한다. 제 3 층간 절연막(221)은 절연성을 가지는 재료이면 좋고, 여기에서는 제 8 포토마스크와 감광성 폴리이미드 수지를 사용하여, 실시형태 2와 동일하게 형성한다. 제 3 절연막(221)은 제 3 반도체층(251c)에 이르는 콘택트 홀(225)을 가진다. 이 단계에서의 단면도를 도 7c에 도시한다.
계속하여, 제 3 반도체층(251c) 위와 제 3 층간 절연막(221) 위에 투광성이 있는 제 4 도전막을 성막한다. 투광성이 있는 제 4 도전막으로서는, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐주석 산화물, 인듐주석 산화물(이하, ITO라고 나타냄.), 인듐아연 산화물, 산화실리콘을 첨가한 인듐주석 산화물 등을 그 예로 들 수 있다.
제 9 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 제 4 도전 막의 불필요한 부분을 에칭에 의해 제거하여 포토다이오드의 상부 전극층(227)을 형성한다. 또, 상부 전극층(227)은 공통 배선과 접속한다. 이 단계에서의 단면도를 도 7d에 도시한다.
여기서는, 제 1 반도체층(251a)으로서 n형의 도전형을 가지는 비정질 실리콘층과, 제 2 반도체층(251b)으로서 고저항의 비정질 실리콘층과, 제 3 반도체층(251c)으로서 p형의 도전형을 가지는 비정질 실리콘층을 적층하는 nip형의 포토다이오드를 예시한다. 또한, 광전 효과에서 발생한 정공의 이동도는 전자의 이동도에 비하여 작기 때문에, nip형의 포토다이오드는 p형의 반도체층측을 수광면으로 하는 편이 나은 특성을 나타낸다. 여기에서는, 증폭 회로와 nip형의 포토다이오드가 형성되어 있는 기판의 면으로부터 포토다이오드(251)가 받는 광을 전기신호로 변환한다. 또한, 수광면과 같은 반도체층측과는 반대의 도전형을 가지는 반도체층측으로부터의 광은 외란광이 되기 때문에, 전극층은 차광성을 가지는 도전막을 사용하면 좋다. 또한, n형의 반도체층측을 수광면으로서 사용할 수도 있다.
이렇게 하여, 광전 변환 소자로서 nip형의 포토다이오드를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로를 가지는 에어리어 센서가 얻어진다.
본 실시형태의 에어리어 센서가 가지는 포토다이오드(251)는 상부 전극층(227)측을 수광면으로 한다. 상부 전극층(227) 위에는 층간 절연막 등이 적층되어 있지 않기 때문에, 적층 계면에 있어서의 입사광의 산란이 적고, 광의 강도가 손상되는 일이 없다. 따라서, 포토다이오드(251)는 양호한 감도를 나타낸다.
상기 실시형태에서는, 기판 위에 형성된 에어리어 센서에 광이 기판을 투과하지 않고서 직접 입사하는 구성을 설명하였지만, 투광성을 가지는 기판의 한쪽으로부터 입사한 광이, 기판을 투과하고, 다른쪽에 형성된 에어리어 센서에 입사하는 구성도 본 발명의 일 형태에 포함된다. 예를 들어, 투광성을 가지는 도전막을 제 3 도전막에 사용하여 투광성을 가지는 하부 전극층(129)을 형성하면, 제 1 반도체층(251a)측을 수광면으로 하는 에어리어 센서를 형성할 수 있다. 또, 기판을 투과하지 않고 제 3 반도체층(251c)에 직접 입사하는 광은 외란광이 된다. 그래서, 차광성을 가지는 도전막을 사용하여 상부 전극층(227)을 형성하고, 제 3 반도체층(251c)에 입사하는 외란광을 차광한다.
특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로는 특성에 편차가 적고 점유 면적이 작다. 그러한 증폭 회로를 포토다이오드의 증폭 회로에 사용한 에어리어 센서는, 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로 변환하여 추출할 수 있다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 대면적 기판에 매트릭스형으로 배치하는 것은 용이하므로, 대형의 에어리어 센서를 제공할 수 있다.
(실시형태 4)
본 실시형태는 매트릭스형으로 배치된 화소마다 광전 변환 소자와 표시 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체로 대표되는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와 표시 소자의 구동 회로를 설치한, 액티브 매트릭스형의 에어리어 센서가 설치된 표시 장치의 일 형태를, 도 8 내지 도 10을 참조하여 설명한다. 또, 본 실시형태에서는, 풀 컬러 화상의 표시와 도입이 가능한 구성을 예시한다.
본 실시형태의 에어리어 센서가 설치된 표시 장치는, 매트릭스형으로 배치한 표시 소자를 사용한 표시 장치로서 이용할 수 있다. 또한, 매트릭스형으로 배치한 표시 소자를 피사체의 조명 장치로서도 이용할 수 있다. 예를 들어, 에어리어 센서가 설치된 표시 장치를 피사체에 밀착하여, 표시 소자가 조명 장치로 되어 피사체를 조명하고, 상기 피사체의 반사광을 에어리어 센서가 전기신호로 변환함으로써, 상기 에어리어 센서가 설치된 표시 장치는 밀착형 에어리어 센서로서 이용할 수 있다. 또, 여기에서는 표시 소자로서 일렉트로루미네선스를 이용하는 유기 발광 소자를 적용한 예를 나타내지만, 표시 소자는 유기 발광 소자와 같은 자발광형에 한정되지 않고 예를 들어 액정 소자의 백라이트를 피사체의 조명 장치로서 사용하여도 좋다.
또, 유기 발광 소자는 전압을 인가함으로써, 한 쌍의 전극으로 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저상태로 돌아갈 때에 발광한다. 이러한 메커니즘으로부터, 이러한 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
도 8은 에어리어 센서가 설치된 표시부(21)를 구성하는, 소스 신호선(S1 내지 Sx), 전원 공급선(V1 내지 Vx), 게이트 신호선(Gl 내지 Gy), 리셋용 게이트 신 호선(RG1 내지 RGy), 센서용 게이트 신호선(SG1 내지 SGy), 센서 출력 배선(SS1 내지 SSx), 센서용 전원선(VB)과 복수의 화소(22)의 접속을 설명하는 도면이다.
에어리어 센서가 설치된 표시부(21)는 복수의 화소(22)가 매트릭스형으로 배열하여 구성되어 있다. 화소(22)는, 소스 신호선(S1 내지 Sx)의 어느 하나와, 전원 공급선(V1 내지 Vx)의 어느 하나와, 게이트 신호선(G1 내지 Gy)의 어느 하나와, 리셋용 게이트 신호선(RG1 내지 RGy)의 어느 하나, 센서용 게이트 신호선(SG1 내지 SGy)의 어느 하나, 센서 출력 배선(SS1 내지 SSx)의 어느 하나, 센서용 전원선(VB)과 접속되어 있다.
센서 출력 배선(SS1 내지 SSx)은 각각 정전류 전원(13_1 내지 13_x)에 접속되어 있다.
또, 본 실시형태에서 예시하는 풀 컬러 화상의 도입이 가능한 에어리어 센서의 경우, 에어리어 센서가 설치된 표시부(21)는 R(빨강)G(초록)B(파랑)의 각 색에 대응한 화소를 가지고 있다. RGB의 각 색에 대응한 화소는, 각각 RGB의 각 색에 대응한 3종류의 표시 소자와 광전 변환 소자를 가지고 있다. RGB의 각 색에 대응한 표시 소자로서는, RGB의 각 색에 발광하는 3종류의 유기 발광 소자나, 백색 발광의 유기 발광 소자와 RGB의 3종류의 컬러 필터를 조합시킨 것, 또는 청색 또는 청록 발광의 유기 발광 소자와 형광체(형광성의 색 변환층:CCM)를 가지고 있는 것을 그 예로 들 수 있다. 또한, 컬러 필터를 탑재한 액정 소자를 사용하여도 좋다.
RGB의 각 색에 대응한 광전 변환 소자로서는, RGB의 3종류의 컬러 필터와 포토다이오드를 조합시킨 것을 사용할 수 있다. 여기에서는, 매트릭스형으로 포토다 이오드가 형성된 기판에, 매트릭스형으로 컬러 필터가 형성된 대향 기판을, 위치 맞춤하여 접합하고, 컬러 필터가 부착된 포토다이오드를 형성한다. 컬러 필터는, 포토다이오드에 컬러 필터를 통과시켜서 광이 입사하도록 배치하면 좋다.
또, 본 실시형태에서 예시하는 화소부에는, RGB의 어느 한쪽의 색에서 발광하는 발광 소자가 매트릭스형으로 배치되어 있다. 그리고, 같은 발광 색의 발광 소자마다 발광하여 피사체를 조명하고, 피사체가 반사하는 광을 마찬가지로 화소에 배치된 포토다이오드가 검지한다.
도 9는 화소부의 광전 변환 소자와, 유기 발광 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와 표시 소자의 구동 회로의 접속의 일 예를 도시한다. 소스 신호선(S)은 소스 신호선(S1 내지 Sx)의 어느 하나를 의미한다. 또 전원 공급선(V)은 전원 공급선(V1 내지 Vx)의 어느 하나를 의미한다. 또 게이트 신호선(G)은, 게이트 신호선(G1 내지 Gy)의 어느 하나를 의미한다. 또한 리셋용 게이트 신호선(RG)은 리셋용 게이트 신호선(RG1 내지 RGy)의 어느 하나를 의미한다. 또 센서용 게이트 신호선(SG)은 센서용 게이트 신호선(SG1 내지 SGy)의 어느 하나를 의미한다. 또 센서 출력 배선(SS)은 센서 출력 배선(SS1 내지 SSx)의 어느 하나를 의미한다. 또한 화소(22)는, EL 구동용 TFT(154), 스위칭용 TFT(155), 유기 발광 소자(156)를 가지고 있다. 또한, 포토다이오드의 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), 포토다이오드(252)를 가지고 있다. 또 도 9에서는 화소(22)에 콘덴서(157)가 설치되어 있지만, 콘덴서(157)를 설치하지 않아도 좋다.
유기 발광 소자(156)는 양극과 음극과, 양극과 음극 사이에 형성된 발광 재료를 포함하는 층(416)으로 이루어진다. 여기에서는, 유기 발광 소자(156)의 양극(화소 전극)을 EL 구동용 TFT(154)의 소스 영역과 접속하고, 유기 발광 소자(156)의 음극을 공통 전극과 접속한다.
스위칭용 TFT(155)의 게이트 전극은 게이트 신호선(G)에 접속되어 있다. 그리고 스위칭용 TFT(155)의 소스 전극과 드레인 전극의 한쪽이 소스 신호선(S)에, 다른 한쪽이 EL 구동용 TFT(154)의 게이트 전극에 접속되어 있다.
EL 구동용 TFT(154)의 소스 전극과 드레인 전극의 한쪽이 전원 공급선(V)에, 다른 한쪽이 유기 발광 소자(156)에 접속되어 있다. 콘덴서(157)는 EL 구동용 TFT(154)의 게이트 전극과 전원 공급선(V)에 접속하여 형성되어 있다.
포토다이오드와 증폭 회로에 관련되는, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), 포토다이오드(252), 게이트 신호선(RG), 센서용 게이트 신호선(SG), 센서용 전원선(VB), 및 센서 출력 배선(SS)은 실시형태 1과 동일하게 접속한다. 센서 출력 배선(SS)은 정전류 전원(13)(정전류 전원(13_1 내지 13_x)의 어느 하나)에 접속되어 있고, 항상 일정한 전류가 흐르고 있다.
우선, 본 실시형태의 에어리어 센서가 설치된 표시 장치에 비디오 신호를 입력하고, 유기 발광 소자를 비디오 신호로 제어하여 표시 장치로서 구동하는 방법에 대하여 설명한다.
여기서는 유기 발광 소자(156)의 음극을 접속하는 공통 배선은, 저전원 전위가 설정되어 있다. 저전원 전위란 전원 공급선(V)에 설정되는 고전원 전위를 기준 으로 하여 저전원 전위＜고전원 전위를 만족시키는 전위이며, 저전원 전위로서는 예를 들어 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원 전위와 저전원 전위의 전위차를 유기 발광 소자(156)에 인가하여, 유기 발광 소자(156)에 전류를 흘려보내어 유기 발광 소자(156)를 발광시키기 위하여, 고전원 전위와 저전원 전위의 전위차가 유기 발광 소자(156)의 순방향 임계값 전압 이상이 되도록 각각의 전위를 설정한다.
여기서, 전압 입력 전압 구동 방식의 경우에는, EL 구동용 TFT(154)의 게이트에는, EL 구동용 TFT(154)가 충분히 온 할지, 오프할지의 두가지의 상태가 되는 비디오 신호를 입력한다. 즉, EL 구동용 TFT(154)는 선형 영역에서 동작시킨다. EL 구동용 TFT(154)는 선형 영역에서 동작시키기 위하여, 전원 공급선(V)의 전압보다도 높은 전압을 EL 구동용 TFT(154)의 게이트에 가한다. 또, 소스 신호선(S)에는, (전원선 전압+EL 구동용 TFT(154)의 Vth) 이상의 전압을 가한다.
또, 디지털 시간 계조 구동에 대신하여, 아날로그 계조 구동을 행하는 경우, 신호의 입력을 다르게 함으로써, 도 8과 같은 화소 구성을 사용할 수 있다.
아날로그 계조 구동을 행하는 경우, EL 구동용 TFT(154)의 게이트에 유기 발광 소자(156)의 순방향 전압+EL 구동용 TFT(154)의 Vth 이상의 전압을 가한다. 유기 발광 소자(156)의 순방향 전압은 원하는 휘도로 하는 경우의 전압을 가리키고, 적어도 순방향 임계값 전압을 포함한다. 또, EL 구동용 TFT(154)가 포화 영역에서 동작하는 비디오 신호를 입력함으로써, 유기 발광 소자(156)에 전류를 흘려보낼 수 있다. EL 구동용 TFT(154)를 포화 영역에서 동작시키기 위하여, 전원 공급선(V)의 전위는, EL 구동용 TFT(154)의 게이트 전위보다도 높게 한다. 비디오 신호를 아날로그로 함으로써, 유기 발광 소자(156)에 비디오 신호에 따른 전류를 흘려보내고, 아날로그 계조 구동을 행할 수 있다.
또, 도 9에 도시하는 화소 구성은, 이것에 한정되지 않는다. 예를 들어, 도 9에 도시하는 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리회로 등을 추가하여도 좋다.
다음에, 에어리어 센서의 피사체를 비추는 조명으로서, 표시 소자를 사용하는 방법에 있어서 설명한다. 또, 여기에서는, 화소(22)에 접속한 유기 발광 소자(156)를 포토다이오드(252)의 샘플링 기간에 있어서 발광시키는 경우에 대하여 설명한다. 구체적으로는, 1라인째의 화소가 가지는 유기 발광 소자를, 샘플링 기간(ST1)의 동안 발광시키는 경우에 대하여 설명한다. 또 모든 화소가 센서 프레임 기간(SF)의 동안, 항상 발광하고 있어도 좋다.
표시 소자를 표시 장치로서 구동하는 것으로 하든, 피사체를 비추는 조명으로서 구동하는 것으로 하든, 매트릭스형으로 배치한 표시 소자로부터 균일한 강도의 광이 방출되는 쪽이 바람직하다. 광의 강도에 불균일함이 있으면, 표시 불균일함이나 판독 불균일함을 발생하여, 고품위의 표시 또는 화상의 판독이 곤란해진다. 본 실시형태가 예시하는 발광 소자의 경우, EL 구동용 TFT(154)의 Id-VGS 특성의 재현성은 중요하여, 특성에 편차가 있으면, 매트릭스형으로 배치한 유기 발광 소자(156)로부터 균일한 발광을 얻을 수 없다.
다음에, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 n채널형 박막 트랜지스터를 선택용 TFT(151), 증폭용 TFT(152), 및 리셋용 TFT(153)에 사용한 에어리어 센서가, 컬러 화상을 판독하는 동작을 도 10의 타이밍 차트를 사용하여 설명한다.
처음에, R에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에, 샘플 기간(ST1 내지 STy)의 전부가 출현한다. 이 R에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에 있어서, 샘플링 기간(ST1 내지 STy)의 전부가 출현할 때까지의 기간을 R용 센서 프레임 기간(SFr)이라고 부른다. R용 센서 프레임 기간(SFr)에 있어서 R에 대응하는 화상 신호가 에어리어 센서 내에 받아들여진다. 또 R용 센서 프레임 기간(SFr)에 있어서, G, B에 대응하는 화소는 발광을 행하지 않는다. 즉, R용 센서 프레임 기간(SFr)에 있어서, 피사체는 조사된 R광의 일부를 반사하여, 포토 센서가 그 반사광을 포착한다.
다음에, G에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에, 샘플 기간(ST1 내지 STy)의 전부가 출현한다. 이 G에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에 있어서, 샘플링 기간(ST1 내지 STy)의 전부가 출현할 때까지의 기간을 G용 센서 프레임 기간(SFg)이라고 부른다. G용 센서 프레임 기간(SFg)에 있어서 G에 대응하는 화상 신호가 에어리어 센서 내에 받아들여진다. 또 G용 센서 프레임 기간(SFg)에 있어서, R, B에 대응하는 화소는 발광을 행하지 않는다. 즉, G용 센서 프레임 기간(SFg)에 있어서, 피사체는 조사된 G광의 일부를 반사하고, 포토 센서가 그 반사광을 포착한다.
다음에, B에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에, 샘플 기간(ST1 내지 STy)의 전부가 출현한다. 이 B에 대응하는 화소의 유기 발광 소자가 발광하고 있는 기간 내에 있어서, 샘플링 기간(ST1 내지 STy)의 전부가 출현할 때까지의 기간을 B용 센서 프레임 기간(SFb)이라고 부른다. B용 센서 프레임 기간(SFb)에 있어서 B에 대응하는 화상 신호가 에어리어 센서 내에 받아들여진다. B용 센서 프레임 기간(SFb)에 있어서, R, G에 대응하는 화소는 발광을 행하지 않는다. 즉, B용 센서 프레임 기간(SFb)에 있어서, 피사체는 조사된 B광의 일부를 반사하고, 포토 센서가 그 반사광을 포착한다.
R용 센서 프레임 기간(SFr)과, G용 센서 프레임 기간(SFg)과, B용 센서 프레임 기간(SFb)의 전부가 출현할 때까지의 기간이 센서 프레임 기간(SF)이다. 에어리어 센서는, 센서 프레임 기간(SF)을 거쳐서 1개의 컬러 화상을 화상 신호로서 판독한다.
또 각 샘플링 기간에 있어서, 각 색에 대응하는 화소의 유기 발광 소자를 항상 발광시켜 둔다. 예를 들어 B용 센서 프레임 기간 내의 샘플링 기간(ST1)에 있어서는, 1라인째의 화소 중 B에 대응하는 화소의 유기 발광 소자는 항상 발광하고 있는 것이 중요하다. 또 R용, G용, B용 센서 프레임 기간(SFr, SFg, SFb)의 각각에 있어서, 각 색에 대응하는 화소를 항상 발광시켜 둔다.
포토다이오드(252)가 전기신호로 변환한 피사체로부터의 반사광의 강도는, 실시형태 1과 마찬가지로, 리셋용 TFT(153)가 오프, 선택용 TFT(151)가 온 의 상태에 있어서, 증폭용 TFT(152)의 게이트 전위에 반영된다. 증폭용 TFT(152)가 그 게이트 전위를 소스 영역의 전위에 반영된다. 그 결과, 포토다이오드(252)가 포착한 광의 강도가 센서 출력 배선(SS1)에 출력된다. 따라서, 포토다이오드의 증폭에 사용하는 트랜지스터에는, 특성의 재현성이 요구된다. 본 실시형태가 예시하는 증폭 회로의 경우, 증폭용 TFT(152)의 Id-VGs 특성의 재현성이 중요하고, 특성에 편차가 있으면 매트릭스형으로 배치한 포토다이오드(252)가 포착한 광의 강도 분포를 올바르게 출력 배선에 출력하는 것이 곤란해진다.
상기의 방법에 따르면, 포토다이오드(252)는, 피사체가 반사하는 R광, G광, 및 B광의 강도 분포를, 각 센서 프레임 기간으로 나누어 포착할 수 있다. 즉, 발광 소자의 발광색을 사용하여, 피사체상을 색 분해할 수 있다. 이렇게, RGB의 발광 소자를 발광색마다 나누어 피사체를 조명하면, RGB에 대응하는 3종류의 포토다이오드를 반드시 준비할 필요는 없어지고, 포토다이오드의 수광면에 컬러 필터를 형성하는 공정을 생략할 수 있다.
도 11은 에어리어 센서가 설치된 표시 장치의 일 예를 도시하는 단면도이다. 구체적으로는, 포토다이오드와, 유기 발광 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와, 표시 소자의 구동 회로의 단면도이다. 도 11을 참조하여 에어리어 센서의 일 구성예를 설명한다. 또, 여기에서는 실시형태 1과는 다른 구조를 가지는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 예시한다.
우선, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)의 구성에 대하여 설명한다. 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)는 주 요부에 있어서 같은 구성을 가지고 있기 때문에, 이하 선택용 TFT(151)를 중심으로 설명한다.
선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)는 각각, 리셋용 게이트 신호선(RG), 센서용 게이트 신호선(SG), 게이트 신호선(G)과 같은 층으로 형성되는 게이트 전극층(111_1), 게이트 전극층(111_2), 게이트 전극층(111_3), 게이트 전극층(111_4), 및 게이트 전극층(111_5)을 가지고 있다. 게이트 전극층(111_1), 게이트 전극층(111_2), 게이트 전극층(111_3), 게이트 전극층(111_4), 및 게이트 전극층(111_5)은, 기판(100) 위에 형성되고, 게이트 전극층(111_1), 게이트 전극층(111_2), 게이트 전극층(111_3), 게이트 전극층(111_4), 및 게이트 전극층(111_5) 위에는 게이트 절연막(102)이 형성되어 있다.
센서 출력 배선(SS), 센서용 전원선(VB), 소스 신호선(S) 및 전원 공급선(V)과 같은 층으로 형성되는 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)이 게이트 절연막(102) 위에 게이트 전극층(1111) 상에 단부를 중첩하여 형성되어 있다.
또, 리셋용 TFT(153)의 소스 전극층(115b_3)은, 게이트 절연막(102)에 설치한 콘택트 홀(125)을 사이에 두고 배선층(111_6)과 직접 접속하고 있다. 접속 개소를 줄임으로써, 전기 저항의 증가를 초래하는 접속 계면의 수뿐만 아니라, 콘택트 홀이 점유하는 면적을 줄이고 있다. 또, 도시하지 않지만 배선층(111_6)은 증폭용 TFT(152)의 게이트 전극층(1112)과 접속하고 있다.
제 1 산화물 반도체층(113_1)은, 마주 대하는 소스 전극층, 및 드레인 전극 층(115a_1, 및 115b_1) 위에 게이트 전극층(111_1)에 중첩하여 형성되어 있다. 즉 제 1 산화물 반도체층(113_1)은, 게이트 전극층(111_1)과 중첩하고, 게이트 절연막(102)의 상면부와 버퍼층(114a_1 및 114b_1)의 상면부와, 소스 전극층, 및 드레인 전극층(115a_1, 115b_1)의 측면부에 접속하도록 형성되어 있다.
제 1 산화물 반도체층은 실시형태 1에서 설명한 In-Ga-Zn-O계 비단결정막으로 이루어진다. 또한, 버퍼층(114a_1 및 114b_1)도 실시형태 1에서 설명한 제 2 산화물 반도체층과 같은 것을 사용한다. 버퍼층은 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)과 제 1 산화물 반도체층(113_1)에 접하여 그 사이에 형성되고, 제 1 산화물 반도체층(113_1)보다도 높은 전기 전도율을 가지고 있다. 그 때문에, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)에 있어서 버퍼층은, 소스 영역 및 드레인 영역으로서 기능한다. 이러한 접합 구조를 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)에 설치함으로써, 열적 안정성이 증가하고, 안정된 동작을 시킬 수 있게 된다. 이로써 증폭 회로의 기능을 높여 동작의 안정화를 도모할 수 있다. 또한, 접합 리크가 저감하고, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)의 특성을 향상시킬 수 있다.
선택용 TFT(151)의 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)과 제 1 산화물 반도체층(113_1) 위에는, 제 1 산화물 반도체층(113_1)측으로부터 순서대로 제 1 층간 절연막(109)과 제 2 층간 절연막(121)이 형성되어 있다. 증폭용 TFT(152), 및 리셋용 TFT(153)에 대해서도 선택용 TFT(151)와 마찬가지로 제 1 층간 절연막(109)과 제 2 층간 절연막(121)이 형성되어 있다.
제 1 층간 절연막(109) 및 제 2 층간 절연막(121)에는 콘택트 홀(126, 136)이 형성되어 있다. 콘택트 홀(126)을 사이에 두고 포토다이오드의 하부 전극층(129)이 증폭 회로와 포토다이오드(252)를 접속하고 있고, 콘택트 홀(136)을 사이에 두고 유기 발광 소자의 화소 전극층(139)이 EL 구동 소자와 유기 발광 소자(156)를 접속하고 있다.
제 2 층간 절연막(121) 위에는 광전 변환 소자로서, 포토다이오드(252)가 실시형태 3과 마찬가지로 형성되어 있다. 포토다이오드(252)는, 제 2 층간 절연막(121) 위에 제 3 도전층으로 형성한 하부 전극층(129)과 제 4 도전층으로 형성한 상부 전극층(237)의 사이에, 제 2 층간 절연막(121)측으로부터 순서대로 제 1 반도체층(252a), 제 2 반도체층(252b), 및 제 3 반도체층(252c)을 적층한 구조를 가지고 있다.
포토다이오드(252)의 하부 전극층(129)은 콘택트 홀(126)을 사이에 두고 리셋용 TFT(153)의 소스 전극층(115b_3)과, 또한 콘택트 홀(125)을 사이에 두고, 배선층(1116)에 접속하고 있다. 도시하지 않지만 배선층(111_6)은 증폭용 TFT(152)의 게이트 전극층(1112)과 접속하고 있다.
제 2 층간 절연막(121)과 포토다이오드(252) 위에는 제 3 층간 절연막(221)이 형성되어 있다. 제 3 절연막(221)에는 콘택트 홀(225)이 형성되고, 콘택트 홀(225)을 사이에 두고 제 3 반도체층(252c)과 상부 전극층(237)이 접속되고, 상부 전극층(237)은 공통 배선과 접속한다.
여기서는, 제 1 반도체층(252a)으로서 n형의 도전형을 가지는 비정질 실리콘층과, 제 2 반도체층(252b)으로서 고저항인 비정질 실리콘층과, 제 3 반도체층(252c)으로서 p형의 도전형을 가지는 비정질 실리콘층을 적층하는 nip형의 포토다이오드를 예시한다. 또한, 광전 효과에서 발생한 정공의 이동도는 전자의 이동도에 비하여 작기 때문에, nip형의 포토다이오드는 p형의 반도체층측을 수광면으로 하는 쪽이 좋은 특성을 나타낸다. 여기에서는, 기판의 증폭 회로와 nip형의 포토다이오드가 형성되어 있는 측으로부터 포토다이오드(252)가 받아들이는 광을 전기신호로 변환한다. 또한, 수광면과 같은 반도체층측과는 반대의 도전형을 가지는 반도체층측으로부터의 광은 외란광이 되기 때문에, 하부 전극층(129)은 차광성을 가지는 도전막을 사용하면 좋다.
또, 제 1 반도체층(252a)으로서 p형의 도전형을 가지는 비정질 실리콘층과, 제 2 반도체층(252b)으로서 고저항한 비정질 실리콘층과, 제 3 반도체층(252c)으로서 n형의 도전형을 가지는 비정질 실리콘층을 적층하는 pin형의 포토다이오드를 사용하는 경우는, 실시형태 1과 같이 포토다이오드(252)의 하부 전극층(129)은 공통 배선과 접속되고, 포토다이오드(252)의 상부 전극층(237)은 리셋용 TFT(153)의 소스 전극층(115b_3)과, 또한 콘택트 홀(125)을 사이에 두고, 배선층(111_6)에 접속되어 있다.
또, 제 2 층간 절연막(121) 위에는 표시 소자의 화소 전극층(139)이 형성되어 있다. 본 실시형태에서는 표시 소자로서 유기 발광 소자(156)를 사용하는 예를 설명한다.
화소 전극층(139)의 단부와, 제 2 층간 절연막(121)과 포토다이오드(252) 위에는 제 3 층간 절연막(221)이 형성되어 있다. 유기 발광 소자의 화소 전극층(139)의 단부를 덮는 제 3 층간 절연막(222)은 뱅크라고 불리고, 서로 이웃하는 유기 발광 소자끼리의 발광 재료를 포함하는 층(416)을 구분짓고 있다. 또, 본 실시형태에서는 포토다이오드(252)를 덮는 제 3 층간 절연막(221)과 같은 재료로 뱅크를 형성하는 예를 설명하지만, 제 3 층간 절연막(221)과는 다른 재료로 형성할 수도 있고, 제 3 층간 절연막(221) 위에 화소 전극층(139)을 형성하고, 그 위에 표시 소자를 형성하여도 좋다.
유기 발광 소자(156)는, 제 2 층간 절연막(121) 위에 제 3 도전층으로 형성한 화소 전극층(139)과 제 4 도전층으로 형성한 상부 전극층(237)의 사이에, 발광 재료를 포함하는 층(416)을 끼운 구조를 가지고 있다.
유기 발광 소자(156)의 화소 전극층(139)은 콘택트 홀(136)을 사이에 두고 EL 구동용 TFT(154)의 소스 전극층(115a_4)과 접속되어 있다. 또한, 본 실시형태에서는, 포토다이오드의 상부 전극층(237)이 유기 발광 소자(156)의 상부전극을 겸하고 있고, 공통 배선에 접속되어 있다. 투광성을 가지는 기판에 컬러 필터(271)를 매트릭스형으로 형성한 대향 기판(270)은, 컬러 필터(271)가 대응하는 포토다이오드(252)의 위치에 중첩하도록 접합되어 있다.
이렇게 하여, 광전 변환 소자로서 nip형 포토다이오드를 가지고, 표시 소자로서 유기 발광 소자를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체로 대표되는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와, 표시 소자의 구동 회로를 가지는 에어리어 센서가 설치된 표시 장치를 구성한다. 본 실시형태에서 예시한 에어리어 센서가 설치된 표시 장치는 화상을 표시할 뿐만 아니라, 화상 정보를 전기신호로 변환하여 출력할 수 있다.
상술한 실시형태에서는, 기판(100) 위에 형성된 에어리어 센서가 설치된 표시 장치의 발광 소자가 대향 기판(270)측의 피사체를 조명하고, 피사체의 반사광을 대향 기판(270)을 사이에 두고 에어리어 센서가 검지하는 구성을 설명하였다. 또한, 투광성을 가지는 기판(100)의 한쪽에 형성된 에어리어 센서가 설치된 표시 장치의 발광 소자가 다른쪽의 측의 피사체를 조명하고, 피사체의 반사광을 기판(100)을 사이에 두고 에어리어 센서가 검지하는 구성도 본 발명의 일 형태에 포함된다.
예를 들어, 투광성을 가지는 도전막을 제 3 도전막에 사용하여 투광성을 가지는 하부 전극층(129)을 형성하면, 제 1 반도체층(251a)측을 수광면으로 하는 에어리어 센서를 형성할 수 있다. 또한, 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 내지 스위칭용 TFT(155)의 게이트 전극, 소스 전극, 내지 드레인 전극을 투광성을 가지는 도전막을 사용하여 형성하면, 개구률을 손상시키지 않고 상술한 TFT에 겹쳐서 에어리어 센서 및 발광 소자를 형성할 수 있다.
또, 기판을 투과하지 않고 제 3 반도체층(251c)에 직접 입사하는 광은 외란광이 된다. 그래서, 차광성을 갖는 도전막을 사용하여 상부 전극층(237)을 형성하고, 제 3 반도체층(251c)에 입사하는 외란광을 차광하면 좋다.
특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로 및 표시 소자의 구동 회로는 특성에 편차가 적고 점유 면적이 작다.
본 실시형태에서 예시한 증폭 회로와 표시 소자의 구동 회로를 포토다이오드 및 표시 소자와 함께 각 화소에 배치한 에어리어 센서가 설치된 표시 장치는, 탑재한 표시 소자를 사용하여 피사체를 균일하게 조명할 수 있고, 매트릭스형으로 배치한 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로서 추출할 수 있다. 또한, 매트릭스형으로 배치한 표시 소자를 사용하여, 불균일함이 없는 화상을 표시할 수 있다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터를 대면적 기판에 매트릭스형으로 배치하는 것은 용이하기 때문에, 대형의 에어리어 센서가 설치된 표시 장치를 제공할 수 있다.
또, 본 실시형태의 에어리어 센서가 설치된 표시 장치는, 광전 변환 소자를 표시면에 매트릭스형으로 배치하고 있기 때문에, 레이저 포인터(293) 등의 광학적인 포인팅 디바이스로 표시면을 지시하여 좌표 정보를 입력할 수 있다. 예를 들어, 컴퓨터나 케이블 텔레비전 등의 쌍방향 통신이 가능한 장치 입력 장치를 겸한 표시 장치로서 이용하면, 광전 변환 소자로부터 입력한 좌표 정보와, 표시 소자에 출력한 화상의 좌표 정보를 관련시킬 수 있다. 또한, 조작에 책상 등의 평면을 필요로 하지 않고, 와이어 리스이기 때문에, 작업자의 자세나 선 위치의 자유도가 높다. 또한, 광학적인 포인팅 디바이스가 직접 표시를 지시하기 때문에 프리젠터(演者)의 움직임에 포인터가 재빠르게 응답할 수 있고, 효과적인 프레젠테이션이 가능 하다. 또한, 발광 파장의 다른 복수의 레이저 포인터(293) 등을 사용하면, 1개의 에어리어 센서가 설치된 표시 장치로 복수의 조작을 행할 수 있다.
(실시형태 5)
본 실시형태는, 실시형태 4에서 설명한 도 11의 에어리어 센서가 설치된 표시 장치의 제작 공정의 일 형태를 도 12 내지 도 14를 참조하여 설명한다. 또, 도 12 내지 도 14에서 제작 공정을 설명하는 선택용 TFT(151), 증폭용 TFT(152), 리셋용 TFT(153), EL 구동용 TFT(154), 및 스위칭용 TFT(155)는 주요부에 있어서 같은 구성을 가지므로, 공정의 설명은 선택용 TFT(151)를 중심으로 행한다.
본 실시형태에서 사용하는 기판(100)은, 실시형태 2와 같은 기판을 사용할 수 있다. 또 하지막으로서 절연막을 형성하여도 좋다. 또, 본 실시형태에서는 기판 위에 형성된 에어리어 센서가 설치된 표시 장치의 발광 소자가 대향 기판측에 배치된 피사체를 조명하고, 피사체의 반사광을 대향 기판(270)을 사이에 두고 에어리어 센서가 검지하는 구성을 중심으로 설명한다.
게이트 전극층(111) 및 도시되어 있지 않는 센서 출력 배선(SS), 및 센서용 전원선(VB)을 포함하는 게이트 배선, 용량 배선 및 단자부의 단자가 되는 도전막을 실시형태 2와 같은 방법으로 기판(100) 전체면에 성막한다. 여기에서는, 게이트 전극층(111)으로서 알루미늄을 제 1 성분으로 하는 막과 티타늄막을 스퍼터링법에 의해 적층한 도전막을 사용한다. 다음에 본 실시형태에 있어서의 제 1 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 기판(100) 위에 형성된 도전막의 불필요한 부분을 에칭하여 제거하고 배선 및 전극(게이트 전극층(111)을 포함하는 게이트 배선, 용량 배선, 및 단자)을 형성한다. 이 때 적어도 게이트 전극층(111)의 단부에 테이퍼 형상이 형성되도록 에칭한다.
본 실시형태의 게이트 절연막(102)은, 실시형태 2와 같은 방법으로 형성한다. 여기에서는, 게이트 절연막(102)으로서 플라즈마 CVD법 또는 스퍼터링법에 의해 100nm 두께의 산화실리콘막을 성막한다.
다음에, 본 실시형태에 있어서의 제 2 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 게이트 절연막(102)을 에칭하여, 배선층(111_6)에 이르는 콘택트 홀(125)을 형성한다. 또, 배선층(111_6)은 게이트 전극층(111_2)에 접속하고 있다. 이 단계에서의 단면도를 도 12a에 도시한다.
다음에, 게이트 절연막(102) 위에, 도전막(105)을 스퍼터링법이나 진공 증착법으로 형성한다. 배선 및 전극이 되는 도전막(105)은, 실시형태 2와 같은 도전 재료를 사용한다. 소스 전극층 및 드레인 전극층이 되는 도전막(105)의 두께는, 50nm 이상 500nm 이하가 바람직하다. 500nm 이하로 함으로써, 후에 형성되는 반도체막이나 배선의 단절 방지에 유효하다. 여기에서는, 도전막(105)으로서, Ti막과 그 Ti막 위에 겹쳐서 Nd를 포함하는 알루미늄(Al-Nd)막을 적층하고, 또 그 위에 Ti막을 성막하는 3층 구조로 한다. 또, 성막 시에 제 2 도전막(105)은 콘택트 홀(125)을 사이에 두고, 배선층(1116)과 접속한다.
다음에, 버퍼층을 성막한다. 버퍼층은 제 1 산화물 반도체막보다 높은 전기 전도율을 가지는 제 2 산화물 반도체막(104)을 사용한다. 버퍼층이 되는 제 2 산화물 반도체막(104)은, 성막 후의 도전막(105)을 대기에 노출시키지 않고 연속하여 성막하는 것이 바람직하다. 연속 성막에 의해, 도전막과 제 2 산화물 반도체막(104)의 계면이 대기에 의해 오염되는 것을 막을 수 있다. 또, 제 2 산화물 반도체막(104)은 실시형태 2와 같은 방법으로 성막할 수 있다. 이 단계에서의 단면도를 도 12b에 도시한다.
다음에, 본 실시형태에 있어서의 제 3 포토마스크를 사용하여 제 2 산화물 반도체막(104) 위에 레지스트 마스크(131)를 형성한다. 레지스트 마스크(131)를 사용하여 제 2 산화물 반도체막(104)의 불필요한 부분을 선택적으로 에칭하여 제거하고, 버퍼층(114a_1, 114b_1)을 형성한다(도 12c 참조). 이 때의 에칭 방법으로서 웨트 에칭 또는 드라이 에칭을 사용한다. 여기에서는, ITO07N(Kanto Chemical Co.,Inc. 제조)을 사용하여 웨트 에칭에 의해 버퍼층(114a_1, 114b_1)을 형성한다.
다음에, 버퍼층(114a_1, 114b_1)의 형성에 사용한 동일한 레지스트 마스크(131)를 사용하여 도전막(105)의 불필요한 부분을 제거하여 제 1 전극층 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)을 형성한다. 여기에서는, SiCl4과 Cl2과 BCl3의 혼합 가스를 반응 가스로 한 드라이 에칭에 의해 Al막과 Ti막을 순차 적층한 도전막을 에칭하여 소스 전극층, 및 드레인 전극층(115a_1, 및 115b_1)을 형성한다. 또, 여기에서의 에칭은, 드라이 에칭에 한정되지 않고 웨트 에칭을 사용하여도 좋다. 이 단계에서의 단면도를 도 12c에 도시한다.
레지스트 마스크(131)를 제거한 후, 산화물 반도체막(103)을 형성하기 전의 버퍼층(114a_1, 114b_1)과 게이트 절연막(102)에 플라즈마 처리를 행한다. 여기에 서는 산소 가스와 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터를 행하고, 노출되어 있는 게이트 절연층에 산소 라디칼 또는 산소를 조사한다. 이렇게 하여, 표면에 부착되어 있는 먼지나 불순물을 제거한다.
플라즈마 처리 후에 대기에 노출시키지 않고 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체막(103)을 성막한다. 플라즈마 처리 후, 대기에 노출시키지 않고 산화물 반도체막(103)을 성막하는 것은, 버퍼층(114a_1, 114b_1)과 산화물 반도체막(103)의 계면, 또는 게이트 절연막(102)과 산화물 반도체막(103)의 계면에 먼지나 불순물을 부착시키지 않는 점에서 유효하다. 또, 산화물 반도체막(103)의 성막은, 먼저 역스퍼터를 행한 챔버와 동일 챔버를 사용하여도 좋고, 대기에 노출시키지 않고 성막할 수 있는 것이라면, 먼저 역스퍼터를 행한 챔버와 다른 챔버에서 성막하여도 좋다.
여기서는, 직경 8인치의 In, Ga, 및 Zn을 포함하는 산화물 반도체 타깃(In2O3:GTa2O3:ZnO=1:1:1)을 사용하여, 실시형태 2와 같은 방법으로 제 1 산화물 반도체막(103)을 형성한다. 이 단계에서의 단면도를 도 12d에 도시한다.
다음에, 제 4 포토마스크를 사용하여 형성한 레지스트 마스크(132)를 사용하여, 에칭에 의해 제 1 산화물 반도체막(103) 및 버퍼층(114a_1, 114b_1)의 불필요한 부분을 제거한다. 여기에서는 ITO07N(Kanto Chemical Co.,Inc. 제조)을 사용한 웨트 에칭에 의해, 불필요한 부분을 제거한다. 제 1 산화물 반도체막(103) 및 버퍼층(114a_1, 114b_1)의 에칭은 웨트 에칭에 한정되지 않고 드라이 에칭을 사용하여도 좋다. 이 단계에서의 단면도를 도 13a에 도시한다.
다음에, 레지스트 마스크(132)를 제거한 후, 실시형태 2와 마찬가지로 제 1 산화물 반도체층(113)에 플라즈마 처리를 행한다. 플라즈마 처리를 행함으로써, 제 1 산화물 반도체층(113)의 대미지를 회복할 수 있다.
다음으로, 실시형태 1과 마찬가지로 200℃ 내지 600℃, 대표적으로는 300℃ 내지 500℃의 열처리를 행하는 것이 바람직하다. 또, 열처리를 행하는 타이밍은 산화물 반도체막의 성막 후이면 특히 한정되지 않고, 예를 들어 후에 형성하는 화소 전극층(139) 후에 행하여도 좋다.
이상의 공정을 거쳐서 제 1 산화물 반도체층(113_1)을 채널 형성 영역으로 하는 선택용 TFT(151)를 형성한다. 또, 선택용 TFT(151)의 형성과 함께 병행하여, 박막 트랜지스터(152, 153, 154, 및 155)에 대해서도 마찬가지로 형성한다.
다음에, 박막 트랜지스터(152, 153, 154, 및 155)를 덮는 제 1 층간 절연막(109), 및 제 1 층간 절연막(109) 위에 제 2 층간 절연막(121)을 실시형태 2와 마찬가지로 형성한다. 또한, 제 2 층간 절연막(121)을 베이킹하는 공정에서, 산화물 반도체층의 열처리(300℃ 내지 400℃)를 겸함으로써 효율적으로 에어리어 센서를 제작할 수 있다.
다음에, 본 실시형태에 있어서의 제 5 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 제 1 층간 절연막 및 제 2 층간 절연막에 리셋용 TFT(153)의 소스 전극층(115b_3)에 이르는 콘택트 홀(126)과 EL 구동용 TFT(154)의 소스 전극층(115b_4)에 이르는 콘택트 홀(136)을 형성한다. 이 단계에서의 단면도를 도 13b에 도시한다.
계속하여, 포토다이오드의 하부 전극층(129)과, 표시 소자의 화소 전극층(139)으로 되는 제 3 도전막을 성막한다. 제 3 도전막은 실시형태 2에서 설명한 게이트 전극층(111)과 같은 재료를 사용할 수 있지만, 표시 소자의 화소 전극층(139)을 유기 발광 소자의 양극에 사용하는 경우는 큰 일 함수를 가지는 도전막이 바람직하고, 화소 전극층(139)을 유기 발광 소자의 음극에 사용하는 경우는 작은 일 함수를 가지는 도전막이 바람직하다. 포토다이오드의 하부 전극층(129)은 콘택트 홀(126)을 사이에 두고 증폭 회로와 접속하고, 표시 소자의 화소 전극층(139)은 콘택트 홀(136)을 통하여 EL 구동용 TFT(154)의 소스 전극층(115a_4)과 접속되어 있다.
제 3 도전막의 성막 후, 본 실시형태의 제 6 포토마스크를 사용하여 레지스트 마스크를 형성하고, 에칭에 의해 제 3 도전막의 불필요한 부분을 제거하여 포토다이오드의 하부 전극층(129)과, 표시 소자의 화소 전극층(139)을 형성한다. 여기에서는 제 3 도전막으로서 티타늄을 단층으로 형성하고, BCl3와 Cl2의 혼합 가스를 사용하여 드라이 에칭을 행한다.
다음에, 포토다이오드의 하부 전극층(129) 위에 제 1 반도체막, 제 2 반도체막, 제 3 반도체막을 순차 적층한다. 실시형태 3과 마찬가지로, 제 1 반도체막은 n형 반도체층이며, n형을 부여하는 불순물 원소를 포함하는 아모퍼스 실리콘막에 의해 형성한다. 또한, 제 2 반도체막은, i형 반도체층(진성 반도체층)이며, 아모퍼스 실리콘막에 의해 형성한다. 또한, 제 3 반도체막은 p형 반도체층이며, p형을 부여하는 불순물 원소를 포함하는 아모퍼스 실리콘막에 의해 형성한다.
또한, 실시형태 2와 마찬가지로, 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막은 아모퍼스 반도체가 아니고, 다결정 반도체를 사용하여 형성하여도 좋고, 세미 아모퍼스 반도체(Semi Amorphous Semiconductor. 이하, SAS라고 함.)를 사용하여 형성하여도 좋다.
다음에, 제 7 포토리소그래피 공정을 행하고, 레지스트 마스크를 형성하고, 에칭에 의해, 제 1 반도체막, 제 2 반도체막, 및 제 3 반도체막의 불필요한 부분을 제거하고, 제 1 반도체층(252a), 제 2 반도체층(252b), 제 3 반도체층(252c)을 형성한다. 또, 여기에서는 CF4과 Cl2의 혼합 가스, CF4과 O2의 혼합 가스, CHF3과 He의 혼합 가스 등을 사용하여 드라이 에칭을 행하고, 테이퍼부에 에칭 잔사가 남지 않도록 한다. 이 단계에서의 단면도를 도 13c에 도시한다.
다음에, 제 3 층간 절연막(221)을 형성한다. 제 3 층간 절연막(221)은 절연성을 가지는 재료이면 좋지만, 제 3 층간 절연막(221)이 서로 이웃하는 유기 발광 소자끼리의 발광 재료를 포함하는 층(416)을 구분짓는 뱅크를 겸하는 경우, 그 개구부의 가장자리는 테이퍼 형상이 되도록 형성한다. 여기에서는 제 8 포토마스크와 감광성 폴리이미드 수지 또는 포지티브형의 감광성 아크릴수지를 사용하여 형성한다. 또, 유기 발광 소자의 신뢰성은 소자 내부의 공간이나 제 3 층간 절연막(221) 등의 구성물 중에 잔류하는 수분, 산소, 그 외 불순물의 영향을 현저하게 받는다. 예를 들어, 제 3 층간 절연막(221)을 고분자로 형성하는 경우, 발광 소자의 사용 중에 불순물이 석출하지 않도록 고온에서 가열 처리하여 완전히 경화시킬 필요가 있다. 또한, 발광 재료를 포함하는 층(416)을 성막하기 전의 기판에 가열 처리를 행하여, 불순물을 가능한 한 제거할 필요가 있다. 이 단계에서의 단면도를 도 13d에 도시한다.
다음에, 유기 발광 소자(156)를 형성한다. 화소 전극층(139) 위에 발광 재료를 포함하는 층(416)을 성막하고, 발광 재료를 포함하는 층(416) 위에 상부 전극층(237)이 되는 도전막을 성막한다.
발광 재료를 포함하는 층(416)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 좋다. 복수의 층으로 구성되어 있는 경우, 양극층, 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층, 및 음극층의 순서대로 서로 접하여 구성한다. 또, 이들의 층을 모두 설치할 필요는 없다. 여기에서는 화소 전극층(l39)을 양극으로 하여 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층, 및 음극층의 순서대로 적층한다.
정공 주입층이란, 양극으로서 기능하는 전극으로부터 정공 수송층으로 정공의 주입을 보조하는 기능을 가지는 층이다. 단, 정공 주입층은 반드시 필요하지 않다. 정공 주입층을 구성하는 물질에 대해서는 특히 한정은 없지만, 바나듐 산화물, 니오브 산화물, 탄탈 산화물, 크롬 산화물, 몰리브덴 산화물, 텅스텐 산화물, 망간 산화물, 레늄 산화물, 루테늄 산화물 등의 금속 산화물을 사용할 수 있다. 또한, 프탈로시아닌(약칭: H2Pc)이나 구리프탈로시아닌(CuPc) 등의 프탈로시아닌 화합물을 사용할 수 있다. 또한, 상술한 정공 수송층을 구성하는 물질을 사용할 수도 있다. 또한, 폴리(에틸렌디옥시티오펜)과 폴리(스티렌술폰산)의 혼합물(약칭:PEDOT/PSS)과 같은 고분자 화합물을 사용할 수도 있다.
또는, 정공 주입층에, 유기 화합물과 전자 수용체를 혼합하여 이루어지는 복합 재료를 사용하여도 좋다. 이러한 복합 재료는, 전자 수용체에 의해 유기 화합물에 정공이 발생하기 때문에, 정공 주입성 및 정공 수송성이 우수하다. 이 경우, 유기 화합물로서는, 발생한 정공의 수송에 우수한 재료인 것이 바람직하고, 구체적으로는, 예를 들어 상술한 정공 수송층을 구성하는 물질(방향족 아민 화합물 등)을 사용할 수 있다. 전자 수용체로서는, 유기 화합물에 대하여 전자수용성을 나타내는 물질이면 좋다. 구체적으로는, 변이 금속 산화물인 것이 바람직하고, 예를 들어, 바나듐 산화물, 니오브 산화물, 탄탈 산화물, 크롬 산화물, 몰리브덴 산화물, 텅스텐 산화물, 망간 산화물, 레늄 산화물, 루테늄 산화물 등을 들 수 있다. 또한, 염화철(III), 염화 알루미늄(III)과 같은 루이스산을 사용할 수도 있다. 또한, 7,7,8,8-테트라시아노―2,3,5,6-테트라플루오로퀴노디메탄(약칭:F4-TCNQ) 등의 유기 화합물을 사용할 수도 있다. 또, 정공 주입층은 2층 이상의 층을 적층하여 형성된 다층 구조라도 좋다. 또한, 2종류 이상의 물질을 혼합하여 형성하여도 좋다.
정공 수송층이란, 양극으로부터 주입된 정공을 발광층으로 수송하는 기능을 가지는 층이다. 이렇게, 정공 수송층을 형성하고, 양극과 발광층을 떼어냄으로써, 발광이 금속에 기인하여 소광하는 것을 막을 수 있다. 단, 정공 수송층은 반드시 필요하지 않다.
정공 수송층을 구성하는 물질에 대해서는 특히 한정은 없지만, 대표적으로는, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스[N-(3-메틸 페닐)-N-페닐아미노]비페닐(약칭:TPD), 4,4'-비스[N-(9,9-디메틸플루오렌-2-일)-N-페닐아미노]비페닐(약칭:DFLDPBi), 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4',4''-트리스[N-(3-메틸 페닐)-N-페닐 아미노]트리페닐아민(약칭:m-MTDATA) 등의 방향족 아민 화합물을 사용할 수 있다. 또한, 폴리(4-비닐트리페닐아민)(약칭:PVTPA) 등의 고분자 화합물을 사용할 수도 있다.
또, 정공 수송층은 2층 이상의 층을 적층하여 형성된 다층 구조라도 좋다. 또한, 2종류 이상의 물질을 혼합하여 형성하여도 좋다.
발광층은 발광 물질을 포함한다. 발광층은 발광 물질보다도 큰 여기 에너지를 가지는 물질을 분산매(즉 호스트)로 하고, 발광 물질을 분산질(즉 게스트)과 같은 혼합층인 것이 바람직하다. 여기에서는, 형광 또는 인광을 발하는 유기 화합물을 발광 물질로 하고, 정공 수송성을 가지는 유기 화합물과 전자수송성을 가지는 유기 화합물을 혼합한 재료를 호스트로서 사용한다.
전자 수송층이란, 음극으로 주입된 전자를 발광층으로 수송하는 기능을 가지는 층이다. 이렇게, 전자 수송층을 형성하고, 음극과 발광층을 떼어냄으로써, 발광이 금속에 기인하여 소광하는 것을 막을 수 있다. 단, 전자 수송층은 반드시 필요하지 않다.
전자 수송층을 구성하는 물질에 대하여 특히 한정은 없지만, 대표적으로는, 트리스(8-퀴놀리놀라토)알루미늄(약칭:Alq3), 트리스(4-메틸―8-퀴놀리놀라토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]퀴놀리나토)베릴륨(약칭:BeBq2), 비 스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀라토)알루미늄(약칭:BAlq), 비스[2-(2-하이드록시페닐)벤조옥사졸라토]아연(약칭:ZnBOX), 비스[2-(2-하이드록시 페닐)벤조티아졸라토]아연(약칭:Zn(BTZ)2) 등의 금속 착체를 들 수 있다. 또한, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸―2-일]벤젠(약칭:OXD-7), 3-(4-tert-부틸페닐)-4-페닐―5-(4-비페니릴)-1,2,4-트리아졸(약칭:TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭:p-EtTAZ), 바소페난트롤린(약칭:BPhen), 바소쿠프로인(약칭:BCP), 4,4'-비스(5-메틸벤조옥사졸―2-일)스틸벤(약칭:BzOs) 등의 복소 방향족 화합물도 사용할 수 있다. 또한, 폴리(2,5-피리딘-디일)(약칭:PPy)과 같은 고분자 화합물을 사용할 수도 있다. 또, 전자 수송층은, 2층 이상의 층을 적층하여 형성된 다층 구조라도 좋다. 또한, 2종류 이상의 물질을 혼합하여 형성하여도 좋다.
전자 주입층이란, 음극으로서 기능하는 전극으로 전자 수송층에 전자의 주입을 보조하는 기능을 가지는 층이다. 단, 전자 주입층은 반드시 필요하지 않다.
전자 주입층을 구성하는 물질에 대해서는 특히 한정은 없지만, 플루오르화리튬(LiF), 플루오르화세슘(CsF), 플루오르화칼슘(CaF2), 리튬 산화물과 같은 알칼리 금속 화합물 또는 알칼리 토류 금속 화합물을 사용할 수 있다. 또한, 플루오르화에르븀(ErF3)과 같은 희토류 금속 화합물을 사용할 수 있다. 또한, 상술한 전자 수송층을 구성하는 물질을 사용할 수도 있다.
또는, 전자 주입층에, 유기 화합물과 전자 공여체를 혼합하여 이루어지는 복합 재료를 사용하여도 좋다. 이러한 복합 재료는, 전자공여체에 의해 유기 화합물에 전자가 발생하기 때문에, 전자주입성 및 전자수송성이 우수하다. 이 경우, 유기 화합물로서는, 발생한 전자의 수송이 우수한 재료인 것이 바람직하고, 구체적으로는, 예를 들어 상술한 전자 수송층을 구성하는 물질(금속 착체나 복소 방향족 화합물 등)을 사용할 수 있다. 전자공여체로서는, 유기 화합물에 대하여 전자공여성을 나타내는 물질이면 좋다. 구체적으로는, 알칼리 금속이나 알칼리 토류 금속이나 희토류 금속이 바람직하고, 리튬, 세슘, 마그네슘, 칼슘, 에르븀, 이테르븀 등을 들 수 있다. 또한, 알칼리 금속산화물이나 알칼리 토류 금속산화물이 바람직하고, 리튬 산화물, 칼슘 산화물, 바륨 산화물 등을 들 수 있다. 또한, 산화마그네슘과 같은 루이스 염기를 사용할 수도 있다. 또한, 테트라티아풀발렌(약칭:TTF) 등의 유기 화합물을 사용할 수도 있다.
이상의 단수의 층 또는, 복수의 층으로 이루어지는 유기 발광 소자의 발광 재료를 포함하는 층(416)은, 증착법, 잉크젯법, 또는 도포법 등의 방법으로 형성한다. 여기에서는, 쉐도우 마스크법을 사용하여 발광 재료를 포함하는 층(416)을 만들어 나누고, RGB로 발광하는 3종류의 유기 발광 소자를 매트릭스형으로 형성한다.
계속하여, 포토다이오드와 유기 발광 소자의 상부 전극층(237)이 되는 제 4 도전막을 성막한다. 여기에서는, 포토다이오드(252)는 상부 전극측으로부터 수광하고, 유기 발광 소자(156)는 상부 전극층측으로부터 발광을 추출하기 위하여, 투광성을 가진 도전막을 제 4 도전막에 사용한다. 투광성이 있는 도전막으로서는, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐주석 산화물, 인듐주석 산화물(이하, ITO라고 나타냄.), 인듐아연 산화물, 산화실리콘을 첨가한 인듐주석 산화물 등을 그 예로 들 수 있다.
제 9 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여, 제 4 도전막의 불필요한 부분을 에칭에 의해 제거하여 포토다이오드(251) 및 유기 발광 소자(156)의 상부 전극층(237)을 형성한다. 여기에서는, 제 4 도전막으로서 인듐주석 산화물막을 스퍼터링법에 의해 성막한다. 또, 상부 전극층(237)은 공통 배선과 접속한다. 이 단계에서의 단면도를 도 14a에 도시한다.
다음에, 투광성을 가지는 기판에 컬러 필터(271)를 매트릭스형으로 형성한 대향 기판(270)을 준비한다. 컬러 필터(271)가 대응하는 포토다이오드(252)의 위치에 중첩하도록, 대향 기판(270)과 TFT, 포토다이오드(252) 및 유기 발광 소자(156)를 형성한 기판의 위치를 맞추고, 밀봉재를 사용하여 접합한다. 이 단계에서의 단면도를 도 14b에 도시한다.
이렇게 하여, 광전 변환 소자로서 nip형 포토다이오드를 가지고, 표시 소자로서 유기 발광 소자를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와 표시 소자의 구동 회로를 가지는 에어리어 센서가 설치된 표시 장치가 얻어진다.
본 실시형태의 에어리어 센서가 가지는 유기 발광 소자(156)는 상부 전극층(237)측을 표시광의 추출면으로 한다. 상부 전극층(237) 위에는 층간 절연막 등 이 적층되어 있기 때문에, 적층 계면에 있어서의 표시광의 산란이 적고, 광의 강도가 손상되는 일이 없다. 따라서, 유기 발광 소자(156)는 표시광을 효율적으로 추출할 수 있다.
특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로 및 표시 소자의 구동 회로는 특성에 편차가 적고 점유 면적이 작다. 그러한 증폭 회로를 포토다이오드의 증폭 회로에 사용한 에어리어 센서는, 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기 신호로 변환하여 추출할 수 있다. 또한, 그러한 구동 회로를 발광 소자의 구동 회로에 사용한 표시 장치는, 불균일함이 없는 고품위의 표시나, 피사체를 균일하게 조명할 수 있다.
(실시형태 6)
본 실시형태는, 매트릭스형으로 배치된 화소마다 광전 변환 소자와 표시 소자와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체로 대표되는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와 표시 소자의 구동 회로를 설치한, 액티브 매트릭스형의 에어리어 센서가 설치된 표시 장치의 실시형태 4와는 다른 일 형태를, 도 15를 참조하여 설명한다. 또, 본 실시형태에서는, 풀 컬러 화상의 표시와 도입이 가능한 구성을 예시한다.
본 실시형태의 에어리어 센서가 설치된 표시 장치는, 매트릭스형으로 배치한 표시 소자를 사용한 표시 장치로서 이용할 수 있다. 또한, 산란광을 사용하여 에어리어 센서가 설치된 표시 장치에 접한 손가락 등의 물체의 표면 요철을 포착하는 밀착형의 에어리어 센서로서 이용할 수 있다. 또, 여기에서는, 표시 소자로서 투과형의 액정 소자를 적용한 예를 나타내지만, 이것에 한정되지 않는다.
도 15는 에어리어 센서가 설치된 표시 장치의 일 예를 도시하는 단면도이다. 구체적으로는, 포토다이오드(250)와, 투과형 액정 소자(158)와, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로(281)와, 액정 표시 소자의 구동 회로(285)의 단면도이다. 또, 증폭 회로(281)와, 액정 소자의 구동 회로(285)는, 실시형태 4와 같은 구조를 가지는 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성되어 있다. 또한, 포토다이오드(250)는 실시형태 1과 같은 구조를 가지는 pin형의 포토다이오드를 사용하고 있다.
본 실시형태에서 예시하는 박막 트랜지스터는 실시형태 4와 같은 구조를 가지고, 실시형태 5에서 같은 방법으로, 제 1 층간 절연막(109)까지 형성한다. 여기에서는, 제 2 층간 절연막(121)이 컬러 필터를 겸한다.
제 2 층간 절연막(121) 위에는, 액정 소자(158)의 화소 전극층(139) 및, pin형의 포토다이오드(250)의 하부 전극층(129)이 투명도전막으로 형성되어 있다. 투명도전막의 재료로서는, 산화인듐 산화주석 합금(In2O3-SnO2, ITO라고 약기함), 실리콘 또는 산화실리콘을 함유한 인듐주석 산화물, 인듐아연산화물, 산화아연 등을 사용할 수도 있다. 액정 소자(158)은, 화소 전극층(139)과, 배향막(261)과, 액정 물질을 포함하는 층(260)과, 배향막(276)과, 대향 전극층(275)에 의해 구성되어 있다.
또, pin형의 포토다이오드(250)는, 하부 전극층(129) 위에 실시형태 1과 마찬가지로 형성되어 있다. 여기에서는, 제 1 반도체층(250a)으로서 p형의 도전형을 가지는 비정질 실리콘층과, 제 2 반도체층(250b)으로서 고저항인 비정질 실리콘층과, 제 3 반도체층(250c)으로서 n형의 도전형을 가지는 비정질 실리콘층을 적층하는 pin형의 포토다이오드를 예시하고 있다. 또한, 광전 효과에서 발생한 정공의 이동도는 전자의 이동도에 비하여 작기 때문에, pin형의 포토다이오드는 p형의 반도체층측을 수광면으로 하는 편이 나은 특성을 나타낸다. 여기에서는 투광성을 가지는 기판의 한쪽으로부터 입사한 광이 기판을 투과하여, 다른쪽에 형성된 에어리어 센서에 의해 검지되는 구성에 대하여 주로 설명한다. 또한, 수광면으로 한 반도체층측과는 반대의 도전형을 가지는 반도체층측으로부터의 광은 외란광이 되기 때문에, 전극층은 차광성을 가지는 도전막을 사용하면 좋다. 또, n형의 반도체층측을 수광면으로서 사용할 수도 있다.
본 실시형태에서는, 에어리어 센서가 설치된 표시 장치의 표시면에 도광판(290)과 LED 등의 광원(291)을 배치하고 있다. 도광판의 단부로부터 입사한 광은 공기와의 계면에서 전반사를 반복하면서 도광판의 내부로 전해진다. 도광판의 표면에 가압하여 손가락 등의 물체(292)와 접촉한 부분에서 난반사가 일어나고, 광이 에어리어 센서측으로 새어나간다. 에어리어 센서가 산란광을 포착함으로써, 접촉 부분의 위치 정보나, 접촉물의 표면 형상을 전기신호로 변환하여 출력할 수 있다.
이렇게 하여, 광전 변환 소자로서 pin형 포토다이오드를 가지고, 표시 소자 로서 투과형 액정 소자를 가지고, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로와 표시 소자의 스위칭 회로를 가지는 에어리어 센서가 설치된 표시 장치를 구성하고, 화상 정보를 전기신호로 변환하여 출력할 수 있다.
특성에 편차가 적고, 전계 효과 이동도가 높은 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터로 구성한 증폭 회로 및 표시 소자의 구동 회로는 특성에 편차가 적고 점유 면적이 작다. 그러한 증폭 회로와 포토다이오드 및 표시 소자의 구동 회로와 표시 소자를 매트릭스형으로 배치한 에어리어 센서가 설치된 표시 장치는, 포토다이오드가 포착하는 광의 강도 분포를 재현성 좋게 전기신호로서 추출할 수 있을 뿐만 아니라, 오동작이 적은 광학식 터치 패널을 제작할 수 있다. 또한, 불균일함이 없는 화상을 표시하는 표시 장치로서 이용할 수 있다. 또한, 인듐, 갈륨, 및 아연을 포함하는 산화물 반도체를 사용한 박막 트랜지스터는, 용이하게 대면적 기판에 배치할 수 있으므로, 대형의 에어리어 센서가 설치된 표시 장치를 제공할 수 있다.
(실시형태 7)
본 발명에 따른 에어리어 센서가 설치된 표시 장치는, 전자 페이퍼로서 적용할 수 있다. 전자 페이퍼는, 정보를 표시하는 것이면 모든 분야의 전자기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여, 전자서적(전자 북), 전자 노트 등에 적용할 수 있다. 전자기기의 일 예를 도 16에 도시한다.
도 16은 전자서적(2700)의 일 예를 도시한다. 예를 들어, 전자서적(2700) 은, 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성되어 있다. 케이스(2701) 및 케이스(2703)는, 축부(2711)에 의해 일체로 되어 있고, 상기 축부(2711)를 축으로서 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이 서적과 같은 동작을 행할 수 있게 된다.
케이스(2701)에는 표시부(2705)가 내장되고, 케이스(2703)에는 표시부(2707)가 구비되어 있다. 표시부(2705) 및 표시부(2707)는, 연속 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어 우측의 표시부(도 16에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 16에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 16에서는, 케이스(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(2701)에 있어서, 전원(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해, 페이지를 넘길 수 있다. 또, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB단자, 또는 AC어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자서적(2700)은, 전자사전으로서의 기능을 가지게 한 구성으로 하여도 좋다.
또, 전자서적(2700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해, 전자서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다 운로드하는 구성으로 할 수도 있다.
또한, 에어리어 센서가 설치된 표시 장치를 탑재한 전자서적은 불균일함이 없는 고품위의 화상을 표시할 수 있을 뿐만 아니라, 에어리어 센서를 이용하여 메모를 입력할 수 있다. 에어리어 센서가 설치된 표시 장치를 손가락이나, 선단에 광원을 가지는 스타일러스 또는 펜 등의 지시 도구로 접촉하여, 메모를 손으로 입력할 수 있다.
(실시형태 8)
본 발명에 따른 반도체 장치는, 다양한 전자기기(유기기도 포함함)에 적용할 수 있다. 전자기기로서는 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오카메라, 디지털 포토 프레임, 휴대전화기(휴대전화, 휴대전화장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
도 17a는, 텔레비전 장치(9600)의 일 예를 도시한다. 텔레비전 장치(9600)는 케이스(9601)에 표시부(9603)가 구비되어 있다. 표시부(9603)에 의해, 영상을 표시할 수 있다. 또한, 여기에서는, 스탠드(9605)에 의해 케이스(9601)를 지지한 구성을 나타낸다.
텔레비전 장치(9600)의 조작은, 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모트 컨트롤 조작기(9610)에 의해 행할 수 있다. 리모트 컨트롤 조작기(9610)가 구비하는 조작 키(9609)에 의해, 채널이나 음량을 조작할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤 조작 기(9610)에, 상기 리모트 컨트롤 조작기(9610)로부터 출력하는 정보를 표시하는 표시부(9607)를 설치하는 구성으로 하여도 좋다.
또, 텔레비전 장치(9600)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 사이에 두고 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리 등)의 정보 통신을 행할 수도 있다.
또, 에어리어 센서가 설치된 표시 장치를 탑재한 텔레비전 장치는 불균일함이 없는 고품위의 화상을 표시할 수 있을 뿐만 아니라, 에어리어 센서를 이용하여 쌍방 광통신을 할 수 있다. 리모트 컨트롤에 탑재한 레이저 포인터 등으로 에어리어 센서가 설치된 표시 장치를 지시하고, 표시된 화상을 떨어진 장소로부터 선택하고, 정보를 입력할 수 있다.
도 17b는 디지털 포토 프레임(9700)의 일 예를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은, 케이스(9701)에 표시부(9703)가 구비되어 있다. 표시부(9703)는, 각종 화상을 표시할 수 있고, 예를 들어 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 통상의 사진첩과 마찬가지로 기능시킬 수 있다.
또, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들의 구성은, 표시부와 동일면에 구비되어 있어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라로 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 받아들이고, 받아들인 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의해, 원하는 화상 데이터를 받아들여, 표시시키는 구성으로 할 수도 있다.
또, 에어리어 센서가 설치된 표시 장치를 탑재한 디지털 포토 프레임은 불균일함이 없는 고품위의 화상을 표시할 수 있을 뿐만 아니라, 에어리어 센서를 이용하여 표시 화상의 일부를 선택할 수 있다. 예를 들어, 레이저 포인터 등으로 에어리어 센서가 설치된 표시 장치에 표시된 화상의 일부를 둘러싸도록 지시하여 선택하고, 확대 표시하는 범위나 잘라내는 범위를 지시하는 등, 다양한 조작이나 가공을 할 수 있다.
도 18a는 휴대형 유기기이며, 케이스(9881)와 케이스(9891)의 2개의 케이스로 구성되어 있고, 연결부(9893)에 의해, 개폐 가능하게 연결되어 있다. 케이스(9881)에는 표시부(9882)가 구비되고, 케이스(9891)에는 표시부(9883)가 구비되어 있다. 또한, 도 18a에 도시하는 휴대형 유기기는, 그 외에, 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작 키(9885), 접속 단자(9887), 센서(9888)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액, 자기, 온도, 화학물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이 크로폰(9889)) 등을 구비하고 있다. 물론, 휴대형 유기기의 구성은 상기한 것에 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 구성이면 좋고, 그 외 부속 설비가 적절하게 설치된 구성으로 할 수 있다. 도 18a에 도시하는 휴대형 유기기는, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 유기기와 무선 통신을 행하여 정보를 공유하는 기능을 가진다. 또, 도 18a에 도시하는 휴대형 유기기가 가지는 기능은 이것에 한정되지 않고, 여러 가지 기능을 가질 수 있다.
도 18b는 대형 유기기인 슬롯 머신(9900)의 일 예를 도시한다. 슬롯 머신(9900)은, 케이스(9901)에 표시부(9903)가 구비되어 있다. 또한, 슬롯 머신(9900)은 그 외, 스타트 레버나 스톱 스위치 등의 조작 수단, 코인 투입구, 스피커 등을 구비하고 있다. 물론, 슬롯 머신(9900)의 구성은 상술한 것에 한정되지 않고, 적어도 본 발명에 따른 반도체 장치를 구비한 구성이면 좋고, 그 외 부속 설비가 적절하게 설치된 구성으로 할 수 있다.
도 19는 휴대전화기(1000)의 일 예를 도시한다. 휴대전화기(1000)는, 케이스(1001)에 구비된 표시부(1002) 외에, 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비하고 있다.
도 19에 도시하는 휴대전화기(1000)는, 표시부(1002)를 손가락 등으로 접촉함으로써, 정보를 입력할 수 있다. 또한, 전화를 걸거나, 또는 메일을 치는 등의 조작은, 표시부(1002)를 손가락 등으로 접촉함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1은 화상 표시를 주로 하는 표시 모드이며, 제 2는 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제 3은 표시 모드와 입력 모드의 2개의 모드가 혼합된 표시+입력 모드이다.
예를 들어, 전화를 걸거나, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자 입력을 주로 하는 문자 입력 모드로 하고, 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또, 휴대전화기(1000) 내부에, 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 가지는 검출 장치를 설치함으로써, 휴대전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또, 화면 모드의 전환은, 표시부(1002)를 접촉하는 것, 또는 케이스(1001)의 조작 버튼(1003)의 조작에 의해 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동화 데이터이면 표시 모드로 전환하고, 텍스트 데이터이면 입력 모드로 전환한다.
또, 입력 모드에 있어서, 표시부(1002)의 광 센서에서 검출되는 신호를 검지하여, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락을 접촉함으로써, 장문(掌紋), 지문(指紋) 등을 촬상 함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백라이트 또는 근적외광을 발광하는 센싱용 광원을 사용하면, 손가락 정맥, 손바닥 정맥 등을 촬상할 수도 있다. 또한, 표시부(1002)의 적어도 하나의 포토 센서를 사용하고, 예를 들어 휴대전화의 사용 환경의 밝기에 따라서 휴대전화의 표시 화면의 밝기를 조정할 수 있다.
도 1은 에어리어 센서의 회로도.
도 2는 에어리어 센서의 화소의 회로도.
도 3은 에어리어 센서의 화상의 판독의 타이밍 차트.
도 4는 에어리어 센서의 화소부의 단면도.
도 5는 에어리어 센서의 화소부의 제작 공정도.
도 6은 에어리어 센서의 화소부의 제작 공정도.
도 7은 에어리어 센서의 화소부의 제작 공정도.
도 8은 에어리어 센서가 설치된 표시 장치의 회로도.
도 9는 에어리어 센서가 설치된 표시 장치의 화소의 회로도.
도 10은 에어리어 센서의 컬러 화상의 판독의 타이밍 차트.
도 11은 에어리어 센서가 설치된 표시 장치의 단면도.
도 12는 에어리어 센서가 설치된 표시 장치의 제작 공정도.
도 13은 에어리어 센서가 설치된 표시 장치의 제작 공정도.
도 14는 에어리어 센서가 설치된 표시 장치의 제작 공정도.
도 15는 에어리어 센서가 설치된 표시 장치의 단면도.
도 16은 전자서적의 일 예를 도시하는 외관도.
도 17은 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 18은 유기기의 예를 도시하는 외관도.
도 19는 휴대전화기의 일 예를 도시하는 외관도.
〈도면의 주요 부분에 대한 부호의 설명〉
100: 기판
102: 게이트 절연막
111_1: 게이트 전극층
111_2: 게이트 전극층
111_3: 게이트 전극층
111_6: 배선층
115a_1: 소스 전극층, 및 드레인 전극층
115b_1: 소스 전극층, 및 드레인 전극층
125: 콘택트 홀
151: 선택용 TFT
152: 증폭용 TFT
153: 리셋용 TFT

Claims (14)

  1. 실리콘을 포함하는 광전 변환층을 포함하는 광전 변환 소자; 및
    인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하는 박막 트랜지스터를 포함하는 증폭 회로를 포함하는, 포토 센서.
  2. 광전 변환층을 포함하는 광전 변환 소자로서, 상기 광전 변환층은,
    일 도전형을 갖는 불순물 원소를 포함하는 제 1 반도체 층;
    상기 제 1 반도체 층에 접하는 제 2 반도체 층; 및
    상기 제 2 반도체 층에 접하는 제 3 반도체 층으로서, 상기 제 3 반도체 층은 상기 제 1 반도체 층의 상기 도전형과 반대인 도전형을 갖는 불순물 원소를 포함하는, 상기 제 3 반도체 층을 포함하는, 상기 광전 변환 소자; 및
    적어도 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 포함하는 증폭 회로를 포함하고,
    상기 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터는 각각 인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하고,
    상기 리셋용 박막 트랜지스터의 게이트 전극은 리셋 게이트 신호선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 전원선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 증폭용 박막 트랜지스터의 게이트 전극 및 상기 광전 변환 소자의 애노드 및 캐소드 중 하나에 전기적으로 접속 가능하고,
    상기 증폭용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 센서용 전원선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 출력 배선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 증폭용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 게이트 전극은 센서용 게이트 신호선에 전기적으로 접속 가능한, 포토 센서.
  3. 제 2 항에 있어서,
    상기 리셋용 박막 트랜지스터 및 상기 선택용 박막 트랜지스터는 상기 리셋용 게이트 신호선 및 상기 센서용 게이트 신호선에 입력된 신호들에 따라 턴 온 또는 턴 오프되는, 포토 센서.
  4. 각각의 복수의 화소들이,
    실리콘을 포함하는 광전 변환층을 포함하는 광전 변환 소자; 및
    인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하는 박막 트랜지스터를 포함하는 증폭 회로를 포함하는, 상기 복수의 화소들을 포함하는, 에어리어 센서(area sensor).
  5. 각각의 복수의 화소들이,
    광전 변환층을 포함하는 광전 변환 소자로서, 상기 광전 변환층은,
    일 도전형을 갖는 불순물 원소를 포함하는 제 1 반도체 층;
    상기 제 1 반도체 층에 접하는 제 2 반도체 층; 및
    상기 제 2 반도체 층에 접하는 제 3 반도체 층으로서, 상기 제 3 반도체 층은 상기 제 1 반도체 층의 상기 도전형과 반대인 도전형을 갖는 불순물 원소를 포함하는, 상기 제 3 반도체 층을 포함하는, 상기 광전 변환 소자; 및
    적어도 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 포함하는 증폭 회로를 포함하고,
    상기 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터는 각각 인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하고,
    상기 리셋용 박막 트랜지스터의 게이트 전극은 리셋 게이트 신호선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 전원선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다 른 하나는 상기 증폭용 박막 트랜지스터의 게이트 전극 및 상기 광전 변환 소자의 애노드 및 캐소드 중 하나에 전기적으로 접속 가능하고,
    상기 증폭용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 센서용 전원선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 출력 배선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 증폭용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 게이트 전극은 센서용 게이트 신호선에 전기적으로 접속 가능한, 상기 복수의 화소들을 포함하는, 에어리어 센서.
  6. 제 5 항에 있어서,
    상기 리셋용 박막 트랜지스터 및 상기 선택용 박막 트랜지스터는 상기 리셋용 게이트 신호선 및 상기 센서용 게이트 신호선에 입력된 신호들에 따라 턴 온 또는 턴 오프되는, 에어리어 센서.
  7. 각각의 복수의 화소들이,
    실리콘을 포함하는 광전 변환층을 포함하는 광전 변환 소자;
    증폭 회로;
    표시 소자; 및
    상기 표시 소자의 구동 회로를 포함하는, 상기 복수의 화소들을 포함하고,
    상기 증폭 회로 및 상기 구동 회로 각각은 박막 트랜지스터를 포함하고,
    상기 박막 트랜지스터는 인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 디스플레이 소자는 애노드, 캐소드, 및 상기 애노드와 상기 캐소드 사이에 발광 물질을 함유하는 층을 포함하는, 표시 장치.
  9. 제 7 항에 있어서,
    화소 전극, 대향 전극, 및 상기 화소 전극과 상기 대향 전극 사이에 액정을 함유하는 층을 더 포함하는, 표시 장치.
  10. 제 7 항에 따른 표시 장치를 레이저 포인터로 조작하는 방법.
  11. 각각의 복수의 화소들이,
    광전 변환층을 포함하는 광전 변환 소자로서, 상기 광전 변환층은,
    일 도전형을 갖는 불순물 원소를 포함하는 제 1 반도체 층;
    상기 제 1 반도체 층에 접하는 제 2 반도체 층; 및
    상기 제 2 반도체 층에 접하는 제 3 반도체 층으로서, 상기 제 3 반도체 층은 상기 제 1 반도체 층의 상기 도전형과 반대인 도전형을 갖는 불순물 원소를 포함하는, 상기 제 3 반도체 층을 포함하는, 상기 광전 변환 소자;
    적어도 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터를 포함하는 증폭 회로로서,
    상기 선택용 박막 트랜지스터, 증폭용 박막 트랜지스터, 및 리셋용 박막 트랜지스터는 각각 인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하고,
    상기 리셋용 박막 트랜지스터의 게이트 전극은 리셋 게이트 신호선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 전원선에 전기적으로 접속 가능하고,
    상기 리셋용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 증폭용 박막 트랜지스터의 게이트 전극 및 상기 광전 변환 소자의 애노드 및 캐소드 중 하나에 전기적으로 접속 가능하고,
    상기 증폭용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 상기 센서용 전원선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 센서용 출력 배선에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 증폭용 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속 가능하고,
    상기 선택용 박막 트랜지스터의 게이트 전극은 센서용 게이트 신호선에 전기적으로 접속 가능한, 상기 증폭 회로;
    표시 소자; 및
    인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 포함하는 적어도 하나의 스위칭 박막 트랜지스터를 포함하는 상기 표시 소자의 구동 회로를 포함하고,
    상기 스위칭 박막 트랜지스터의 게이트 전극은 게이트 신호선에 전기적으로 접속 가능하고,
    상기 스위칭 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나는 소스 신호선에 전기적으로 접속 가능한, 상기 복수의 화소들을 포함하는, 표시 장치.
  12. 제 11 항에 있어서,
    상기 표시 소자는 애노드, 캐소드, 및 상기 애노드와 상기 캐소드 사이에 발광 물질을 함유하는 층을 포함하는, 표시 장치.
  13. 제 11 항에 있어서,
    화소 전극, 대향 전극, 및 상기 화소 전극과 상기 대향 전극 사이에 액정을 함유하는 층을 더 포함하는, 표시 장치.
  14. 제 11 항에 따른 표시 장치를 레이저 포인터로 조작하는 방법.
KR1020090115716A 2008-11-28 2009-11-27 포토 센서 및 표시 장치 KR20100061393A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008303487 2008-11-28
JPJP-P-2008-303487 2008-11-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159335A Division KR20160142264A (ko) 2008-11-28 2016-11-28 포토 센서 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20100061393A true KR20100061393A (ko) 2010-06-07

Family

ID=42222518

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020090115716A KR20100061393A (ko) 2008-11-28 2009-11-27 포토 센서 및 표시 장치
KR1020160159335A KR20160142264A (ko) 2008-11-28 2016-11-28 포토 센서 및 표시 장치
KR1020170123125A KR101817929B1 (ko) 2008-11-28 2017-09-25 포토 센서 및 표시 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020160159335A KR20160142264A (ko) 2008-11-28 2016-11-28 포토 센서 및 표시 장치
KR1020170123125A KR101817929B1 (ko) 2008-11-28 2017-09-25 포토 센서 및 표시 장치

Country Status (5)

Country Link
US (1) US9450133B2 (ko)
JP (3) JP2010153834A (ko)
KR (3) KR20100061393A (ko)
CN (1) CN101753861B (ko)
TW (1) TWI585955B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064632A (ko) * 2010-12-09 2012-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 회로, 입력 장치, 및 입출력 장치
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8742413B2 (en) 2011-01-05 2014-06-03 Samsung Display Co., Ltd. Photosensor and method of manufacturing the same
KR20170033052A (ko) * 2015-09-16 2017-03-24 엘지이노텍 주식회사 먼지 센서
WO2017171380A1 (ko) * 2016-03-31 2017-10-05 주식회사 뷰웍스 티에프티 패널 타입 지문 인식 센서
US11550407B2 (en) 2019-01-18 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Display system, display device, and light-emitting apparatus
KR20230088856A (ko) * 2015-09-10 2023-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US11844236B2 (en) 2019-07-12 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
US11908876B2 (en) 2014-06-09 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
EP2449593B1 (en) 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI498786B (zh) * 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120116403A (ko) * 2009-11-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동 방법
US8697474B2 (en) * 2010-01-13 2014-04-15 California Institute Of Technology Methods to fabricate and improve stand-alone and integrated filters
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101817054B1 (ko) * 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
US8803063B2 (en) 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8194197B2 (en) * 2010-04-13 2012-06-05 Sharp Kabushiki Kaisha Integrated display and photovoltaic element
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9111810B2 (en) 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
US8605059B2 (en) * 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP2012064201A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US9209209B2 (en) 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
KR101843559B1 (ko) * 2010-11-05 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 기능을 구비한 표시 장치 및 그 구동 방법
US9103724B2 (en) * 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
US8629472B2 (en) * 2010-12-02 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
JP5856826B2 (ja) * 2010-12-10 2016-02-10 株式会社半導体エネルギー研究所 表示装置
JP5284543B2 (ja) * 2010-12-10 2013-09-11 シャープ株式会社 液晶表示装置
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9823339B2 (en) * 2010-12-21 2017-11-21 Microsoft Technology Licensing, Llc Plural anode time-of-flight sensor
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
KR101736321B1 (ko) 2010-12-22 2017-05-17 삼성디스플레이 주식회사 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 엑스레이 검출기
JP5872912B2 (ja) * 2011-01-21 2016-03-01 株式会社半導体エネルギー研究所 発光装置
JP2011086962A (ja) * 2011-01-26 2011-04-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
US9048788B2 (en) 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101799523B1 (ko) * 2011-08-29 2017-11-21 삼성전자 주식회사 리모트 센싱과 터치 센싱이 가능한 광터치 스크린 장치
JP5564026B2 (ja) * 2011-10-18 2014-07-30 株式会社フジクラ 光ファイバテープ心線及びその光ファイバテープ心線を収納した光ファイバケーブル
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US8952936B2 (en) * 2012-04-02 2015-02-10 Egalax—Empia Technology Inc. Method and device for position detection
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US8994891B2 (en) 2012-05-16 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
CN102832222B (zh) * 2012-07-26 2014-12-10 北京京东方光电科技有限公司 一种传感器及其制造方法
JP2014027479A (ja) * 2012-07-26 2014-02-06 Seiko Instruments Inc 光電変換装置
TWI484390B (zh) * 2012-11-07 2015-05-11 Chih Chung Lin 具光電轉換之觸控模組
TWI486834B (zh) * 2012-11-07 2015-06-01 Chih Chung Lin 具光電轉換之觸控裝置
FR2999009B1 (fr) * 2012-12-04 2014-12-19 Wysips Dispositif pourvu d'un reseau photovoltaique optimise place devant une image
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
JP6562608B2 (ja) * 2013-09-19 2019-08-21 株式会社半導体エネルギー研究所 電子機器、及び電子機器の駆動方法
TWI545373B (zh) * 2013-09-25 2016-08-11 群創光電股份有限公司 自發光顯示元件
CN104460127B (zh) * 2013-09-25 2017-12-12 群创光电股份有限公司 自发光显示元件
JP2015143843A (ja) * 2013-12-24 2015-08-06 株式会社半導体エネルギー研究所 電子機器
JP6281304B2 (ja) * 2014-02-04 2018-02-21 株式会社リコー 撮像素子、画像読取装置及び画像形成装置
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
CN110263639B (zh) * 2014-03-21 2022-10-21 索尼公司 电子设备和读取其用户的指纹的方法、便携式电子设备
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
TWI713447B (zh) * 2014-04-30 2020-12-21 日商半導體能源研究所股份有限公司 發光元件、發光裝置、照明裝置、及電子設備
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN105336752B (zh) * 2014-06-23 2018-08-21 上海箩箕技术有限公司 面阵传感器装置及其形成方法
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR20190006101A (ko) 2014-10-28 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 장치
JP2016105377A (ja) * 2014-12-01 2016-06-09 株式会社ジャパンディスプレイ 表示装置
JP2016111211A (ja) * 2014-12-08 2016-06-20 セイコーエプソン株式会社 光電変換装置および電子機器
JP2016118672A (ja) * 2014-12-22 2016-06-30 株式会社ジャパンディスプレイ 表示装置及びその駆動方法
CN104765422A (zh) * 2015-04-28 2015-07-08 小米科技有限责任公司 移动设备的屏幕模组和移动设备
WO2017024121A1 (en) 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
US10439069B2 (en) 2015-08-10 2019-10-08 Nlt Technologies, Ltd. Optical sensor element and photoelectric conversion device
US9893112B2 (en) * 2015-08-27 2018-02-13 Artilux Corporation Wide spectrum optical sensor
US9989806B2 (en) * 2015-09-10 2018-06-05 Samsung Display Co., Ltd. Color conversion panel and display device including the same
JP2017083218A (ja) * 2015-10-26 2017-05-18 株式会社ブイ・テクノロジー Ｘ線撮像素子の製造方法
KR102413365B1 (ko) * 2015-11-03 2022-06-27 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
CN107004691B (zh) * 2015-11-12 2022-02-11 松下知识产权经营株式会社 光检测装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
FR3046297B1 (fr) * 2015-12-23 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique matriciel presentant une electrode superieure transparente
JP7020783B2 (ja) 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
US10355040B2 (en) * 2016-02-29 2019-07-16 Sharp Kabushiki Kaisha Photoelectric conversion device
US20180032778A1 (en) * 2016-07-29 2018-02-01 Microsoft Technology Licensing, Llc Display with a touch sensor
CN106229331B (zh) * 2016-08-31 2019-03-29 上海箩箕技术有限公司 自发光显示像素
KR102636734B1 (ko) * 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
JP2018074077A (ja) 2016-11-02 2018-05-10 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
KR102675011B1 (ko) * 2016-11-28 2024-06-17 삼성디스플레이 주식회사 표시장치
CN108630143B (zh) * 2017-03-21 2020-07-07 群创光电股份有限公司 显示面板
CN108666342B (zh) 2017-03-31 2021-02-09 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
JP2018174246A (ja) * 2017-03-31 2018-11-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
KR101981318B1 (ko) * 2017-04-19 2019-05-23 크루셜텍(주) 발광 지문 인식 패널 및 이를 포함하는 지문 인식 디스플레이 장치
KR102452251B1 (ko) * 2017-08-04 2022-10-11 삼성디스플레이 주식회사 표시 장치
WO2019061183A1 (zh) * 2017-09-28 2019-04-04 深圳传音通讯有限公司 显示面板组件、移动终端、图像的生成方法和存储介质
JP7085337B2 (ja) * 2017-11-30 2022-06-16 日本放送協会 カラー撮像素子
CN108376695B (zh) 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN108415193B (zh) * 2018-02-05 2020-10-16 惠科股份有限公司 一种显示装置
CN108447937B (zh) * 2018-03-29 2019-12-03 京东方科技集团股份有限公司 一种感光组件、指纹识别面板及装置
CN111971796A (zh) * 2018-04-20 2020-11-20 索尼公司 摄像器件、堆叠式摄像器件和固态摄像装置
TWI820114B (zh) * 2018-04-20 2023-11-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
CN108710242B (zh) 2018-05-21 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
TWI689090B (zh) 2018-05-29 2020-03-21 友達光電股份有限公司 感光元件及其製造方法
FR3082025B1 (fr) 2018-06-04 2021-07-16 Isorg Dispositif combinant capteur d'images et un écran d'affichage organiques aptes a la détection d'empreintes digitales
JP7278046B2 (ja) * 2018-09-26 2023-05-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
GB2580098A (en) * 2018-12-21 2020-07-15 Flexenable Ltd Photodiode arrays
CN109801937A (zh) 2019-01-28 2019-05-24 京东方科技集团股份有限公司 可见光通信器件及其制作方法、可见光通信系统
KR20210126649A (ko) * 2019-02-15 2021-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN110085652B (zh) * 2019-05-27 2020-10-13 武汉华星光电半导体显示技术有限公司 Oled基板
CN114207830A (zh) * 2019-08-08 2022-03-18 株式会社半导体能源研究所 显示装置及电子设备
US11394014B2 (en) 2019-08-29 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Display unit, display module, and electronic device
JPWO2021069999A1 (ko) 2019-10-11 2021-04-15
TW202119380A (zh) * 2019-11-08 2021-05-16 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
CN111339835A (zh) * 2020-02-06 2020-06-26 京东方科技集团股份有限公司 屏下指纹识别显示模组、显示装置和电子设备
WO2021209852A1 (ja) * 2020-04-16 2021-10-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び車両
TWI742703B (zh) * 2020-06-01 2021-10-11 凌巨科技股份有限公司 光電顯示單元及包括其的顯示裝置
KR20210156372A (ko) * 2020-06-17 2021-12-27 삼성디스플레이 주식회사 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
WO2021255571A1 (ja) * 2020-06-19 2021-12-23 株式会社半導体エネルギー研究所 電子機器
CN111696494A (zh) * 2020-07-02 2020-09-22 Tcl华星光电技术有限公司 显示面板及显示装置
CN111985415A (zh) * 2020-08-24 2020-11-24 武汉天马微电子有限公司 一种显示面板、显示装置和显示面板的控制方法
CN112670303B (zh) * 2020-12-24 2023-05-02 Tcl华星光电技术有限公司 光传感器及其制备方法、显示面板
CN112713213B (zh) * 2020-12-30 2022-07-12 Tcl华星光电技术有限公司 光敏元件及其制备方法、显示装置
JP2022146395A (ja) * 2021-03-22 2022-10-05 株式会社ジャパンディスプレイ 表示装置
CN113193062A (zh) * 2021-04-13 2021-07-30 Tcl华星光电技术有限公司 光电传感器及其制作方法、显示面板
KR20230048213A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치
CN114237424B (zh) * 2021-12-15 2023-06-30 武汉华星光电半导体显示技术有限公司 触控显示面板及显示装置
WO2024090261A1 (ja) * 2022-10-26 2024-05-02 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH07263698A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3264364B2 (ja) 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000208750A (ja) * 1999-01-19 2000-07-28 Canon Inc 光電変換装置とその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4703815B2 (ja) 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4896302B2 (ja) 2001-04-09 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3883854B2 (ja) 2001-11-29 2007-02-21 株式会社半導体エネルギー研究所 表示装置、コンピュータ、ナビゲーションシステム、ゲーム機器、及び携帯情報端末
US7053967B2 (en) * 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
DE10208292B4 (de) 2002-02-26 2004-04-15 Koenig & Bauer Ag Falzapparat
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1852716A3 (en) * 2002-10-07 2007-11-14 Hitachi, Ltd. Radiation detector, radiation detector element, and radiation imaging apparatus
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003207775A (ja) * 2002-11-28 2003-07-25 Sharp Corp 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005277007A (ja) * 2004-03-24 2005-10-06 Hitachi Ltd 多結晶半導体膜製造方法とその装置および画像表示パネル
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4801406B2 (ja) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8053816B2 (en) * 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP5364242B2 (ja) 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
JP5171178B2 (ja) 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
US20090076322A1 (en) * 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064632A (ko) * 2010-12-09 2012-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 회로, 입력 장치, 및 입출력 장치
US8742413B2 (en) 2011-01-05 2014-06-03 Samsung Display Co., Ltd. Photosensor and method of manufacturing the same
US9900007B2 (en) 2011-05-19 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9595964B2 (en) 2011-05-19 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US11908876B2 (en) 2014-06-09 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
KR20230088856A (ko) * 2015-09-10 2023-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
KR20230135165A (ko) * 2015-09-10 2023-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
KR20170033052A (ko) * 2015-09-16 2017-03-24 엘지이노텍 주식회사 먼지 센서
WO2017171380A1 (ko) * 2016-03-31 2017-10-05 주식회사 뷰웍스 티에프티 패널 타입 지문 인식 센서
CN109154982A (zh) * 2016-03-31 2019-01-04 株式会社福微视 Tft面板型指纹识别传感器
US11010582B2 (en) 2016-03-31 2021-05-18 Vieworks Co., Ltd. TFT panel type fingerprint recognition sensor
US11550407B2 (en) 2019-01-18 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Display system, display device, and light-emitting apparatus
US11844236B2 (en) 2019-07-12 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
JP2010153834A (ja) 2010-07-08
JP6357516B2 (ja) 2018-07-11
KR20160142264A (ko) 2016-12-12
CN101753861B (zh) 2016-05-18
JP2017017343A (ja) 2017-01-19
US20100134735A1 (en) 2010-06-03
JP2015019073A (ja) 2015-01-29
KR20170115022A (ko) 2017-10-16
KR101817929B1 (ko) 2018-01-12
JP6022509B2 (ja) 2016-11-09
TW201036151A (en) 2010-10-01
CN101753861A (zh) 2010-06-23
TWI585955B (zh) 2017-06-01
US9450133B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
KR101817929B1 (ko) 포토 센서 및 표시 장치
JP2022105502A (ja) 固体撮像装置
JP6856796B2 (ja) 半導体装置の作製方法
US7786544B2 (en) Area sensor and display apparatus provided with an area sensor
JP2022028688A (ja) 撮像パネル
JP5364227B2 (ja) 読み取り機能付き表示装置及びそれを用いた電子機器
KR101384248B1 (ko) 광전변환소자 및 광전변환소자의 제작 방법
TWI543261B (zh) 半導體裝置及其製造方法
JP6879726B2 (ja) 表示パネル
TW201125116A (en) Light-emitting device and method for manufacturing the same
JP2022043269A (ja) 撮像装置、及び電子機器
CN110972507B (zh) 阵列基板及其制造方法、显示装置
CN115698919A (zh) 显示装置的驱动方法
CN114467074A (zh) 电子设备
WO2021024070A1 (ja) 機能パネル、表示装置、入出力装置、情報処理装置
WO2021130629A1 (ja) 機能パネル、表示装置、入出力装置、情報処理装置
Kamada et al. 71‐4: Distinguished Paper: OLED Display Incorporating Organic Image Sensor
US20240057382A1 (en) Display device and electronic device
US20240188378A1 (en) Method for manufacturing display device, display device, display module, and electronic device
TW202249274A (zh) 顯示裝置
TW202013783A (zh) 顯示裝置、顯示模組及電子裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application