WO2024090261A1 - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
WO2024090261A1
WO2024090261A1 PCT/JP2023/037349 JP2023037349W WO2024090261A1 WO 2024090261 A1 WO2024090261 A1 WO 2024090261A1 JP 2023037349 W JP2023037349 W JP 2023037349W WO 2024090261 A1 WO2024090261 A1 WO 2024090261A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
buffer layer
detection device
electrode
lower electrodes
Prior art date
Application number
PCT/JP2023/037349
Other languages
English (en)
French (fr)
Inventor
一秀 望月
恵一 斉藤
功 鈴村
安 冨岡
元 小出
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2024090261A1 publication Critical patent/WO2024090261A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present invention relates to a detection device.
  • Optical sensors capable of detecting fingerprint patterns and vein patterns are known (for example, see Patent Document 1). Such optical sensors have multiple photodiodes (OPD: Organic Photodiodes) that use an organic semiconductor material as the active layer. As described in Patent Document 2, the photodiodes are stacked in the following order: a lower electrode, an electron transport layer, an active layer, a hole transport layer, and an upper electrode. The electron transport layer or the hole transport layer is also called a buffer layer.
  • OPD Organic Photodiodes
  • the buffer layer and active layer are provided across multiple photodiodes, more specifically, when the buffer layer is provided across multiple adjacent lower electrodes, leakage current may occur between adjacent lower electrodes.
  • the present invention aims to provide a detection device that can suppress leakage current between electrodes.
  • a detection device includes a substrate, a plurality of photodiodes stacked on the substrate in the following order: a lower electrode, a lower buffer layer, an active layer, an upper buffer layer, and an upper electrode, and an insulating film provided between adjacent lower electrodes, the lower buffer layer including an electrode overlapping portion that overlaps the lower electrode and an insulating film overlapping portion that overlaps at least a portion of the insulating film, and the thickness of the insulating film overlapping portion of the lower buffer layer is thinner than the thickness of the electrode overlapping portion of the lower buffer layer.
  • FIG. 1 is a plan view illustrating a detection device according to a first embodiment.
  • FIG. 2 is a block diagram showing an example of the configuration of the detection device according to the first embodiment.
  • FIG. 3 is a circuit diagram showing the detection device according to the first embodiment.
  • FIG. 4 is an enlarged schematic diagram of the sensor unit.
  • FIG. 5 is a cross-sectional view taken along line V-V' of FIG.
  • FIG. 6 is a plan view showing a schematic arrangement of the lower electrode and the insulating film.
  • FIG. 7 is a cross-sectional view taken along line VII-VII' of FIG.
  • FIG. 8 is a plan view showing a schematic arrangement of the lower electrode and the insulating film in the detection device according to the second embodiment.
  • FIG. 9 is a cross-sectional view taken along line IX-IX' of FIG.
  • FIG. 10 is a plan view showing a schematic arrangement of the lower electrode and the insulating film in the detection device according to the third embodiment.
  • FIG. 11 is a cross-sectional view taken along line XI-XI' of FIG.
  • FIG. 12 is a cross-sectional view illustrating a detection device according to a fourth embodiment.
  • FIG. 13 is a cross-sectional view that illustrates a detection device according to a modified example of the fourth embodiment.
  • the term "on top” is used, unless otherwise specified, to include both a case in which another structure is placed directly on top of a structure so as to be in contact with the structure, and a case in which another structure is placed above a structure via yet another structure.
  • First Embodiment Fig. 1 is a plan view showing a detection device according to the first embodiment.
  • the detection device 1 has a sensor substrate 21 (substrate), a sensor unit 10, a gate line driving circuit 15, a signal line selection circuit 16, a detection circuit 48, a control circuit 122, a power supply circuit 123, a first light source substrate 51, a second light source substrate 52, and light sources 53 and 54.
  • a plurality of light sources 53 are provided on the first light source substrate 51.
  • a plurality of light sources 54 are provided on the second light source substrate 52.
  • the control board 121 is electrically connected to the sensor substrate 21 via the wiring board 71.
  • the wiring board 71 is, for example, a flexible printed circuit board or a rigid board.
  • the detection circuit 48 is provided on the wiring board 71.
  • the control board 121 is provided with a control circuit 122 and a power supply circuit 123.
  • the control circuit 122 is, for example, an FPGA (Field Programmable Gate Array).
  • the control circuit 122 supplies control signals to the sensor unit 10, the gate line driving circuit 15, and the signal line selection circuit 16 to control the detection operation of the sensor unit 10.
  • the control circuit 122 also supplies control signals to the light sources 53 and 54 to control the lighting or non-lighting of the light sources 53 and 54.
  • the power supply circuit 123 supplies voltage signals such as a sensor power supply signal VDDSNS (see FIG. 3) to the sensor unit 10, the gate line driving circuit 15, and the signal line selection circuit 16. In addition, the power supply circuit 123 supplies power supply voltage to the light sources 53 and 54.
  • VDDSNS sensor power supply signal
  • the sensor substrate 21 has a detection area AA and a peripheral area GA.
  • the detection area AA is an area in which the multiple photodiodes PD (see FIG. 4) of the sensor unit 10 are provided.
  • the peripheral area GA is an area between the outer periphery of the detection area AA and the outer edge of the sensor substrate 21, and is an area in which the multiple photodiodes PD are not provided.
  • the gate line driving circuit 15 and the signal line selection circuit 16 are provided in the peripheral area GA. Specifically, the gate line driving circuit 15 is provided in a region of the peripheral area GA that extends along the second direction Dy. The signal line selection circuit 16 is provided in a region of the peripheral area GA that extends along the first direction Dx, and is provided between the sensor unit 10 and the detection circuit 48.
  • the first direction Dx is a direction in a plane parallel to the sensor substrate 21.
  • the second direction Dy is a direction in a plane parallel to the sensor substrate 21, and is a direction perpendicular to the first direction Dx.
  • the second direction Dy may intersect the first direction Dx without being perpendicular to it.
  • the third direction Dz is a direction perpendicular to the first direction Dx and the second direction Dy, and is the normal direction of the main surface of the sensor substrate 21.
  • plane view refers to the positional relationship when viewed from a direction perpendicular to the sensor substrate 21.
  • the multiple light sources 53 are provided on the first light source substrate 51 and are arranged along the second direction Dy.
  • the multiple light sources 54 are provided on the second light source substrate 52 and are arranged along the second direction Dy.
  • the first light source substrate 51 and the second light source substrate 52 are electrically connected to the control circuit 122 and the power supply circuit 123 via terminal portions 124 and 125, respectively, provided on the control board 121.
  • the multiple light sources 53 and the multiple light sources 54 may be, for example, inorganic light-emitting diodes (LEDs) or organic light-emitting diodes (OLEDs).
  • the multiple light sources 53 and the multiple light sources 54 each emit light of a different wavelength.
  • the first light emitted from the light source 53 is mainly reflected by the surface of the object to be detected, such as a finger, and enters the sensor unit 10. This allows the sensor unit 10 to detect a fingerprint by detecting the uneven shape of the surface of the finger.
  • the second light emitted from the light source 54 is mainly reflected inside the finger or passes through the finger and enters the sensor unit 10. This allows the sensor unit 10 to detect information about a living body inside the finger.
  • Information about a living body includes, for example, the pulse waves, pulse, and blood vessel images of the finger or palm.
  • the detection device 1 may be configured as a fingerprint detection device that detects fingerprints, or a vein detection device that detects blood vessel patterns such as veins.
  • the detection device 1 is provided with multiple types of light sources 53, 54 as light sources. However, this is not limited to this, and there may be only one type of light source. For example, multiple light sources 53 and multiple light sources 54 may be arranged on each of the first light source substrate 51 and the second light source substrate 52. Furthermore, there may be one or three or more light source substrates on which the light sources 53 and the light sources 54 are arranged. Alternatively, it is sufficient that at least one or more light sources are arranged.
  • FIG. 2 is a block diagram showing an example of the configuration of the detection device according to the first embodiment.
  • the detection device 1 further includes a detection control circuit 11 and a detection unit 40. Some or all of the functions of the detection control circuit 11 are included in the control circuit 122. In addition, some or all of the functions of the detection unit 40 other than the detection circuit 48 are included in the control circuit 122.
  • the sensor unit 10 has multiple photodiodes PD.
  • the photodiodes PD of the sensor unit 10 output an electrical signal corresponding to the irradiated light as a detection signal Vdet to the signal line selection circuit 16.
  • the sensor unit 10 also performs detection according to the gate drive signal VGL supplied from the gate line drive circuit 15.
  • the detection control circuit 11 is a circuit that supplies control signals to the gate line drive circuit 15, the signal line selection circuit 16, and the detection unit 40, respectively, and controls their operation.
  • the detection control circuit 11 supplies various control signals, such as a start signal STV and a clock signal CK, to the gate line drive circuit 15.
  • the detection control circuit 11 also supplies various control signals, such as a selection signal ASW, to the signal line selection circuit 16.
  • the detection control circuit 11 also supplies various control signals to the light sources 53 and 54, controlling their lighting and non-lighting.
  • the gate line driving circuit 15 is a circuit that drives multiple gate lines GL (see FIG. 3) based on various control signals.
  • the gate line driving circuit 15 selects multiple gate lines GL sequentially or simultaneously, and supplies a gate driving signal VGL to the selected gate lines GL. In this way, the gate line driving circuit 15 selects multiple photodiodes PD connected to the gate lines GL.
  • the signal line selection circuit 16 is a switch circuit that sequentially or simultaneously selects multiple signal lines SL (see FIG. 3).
  • the signal line selection circuit 16 is, for example, a multiplexer.
  • the signal line selection circuit 16 connects the selected signal line SL to the detection circuit 48 based on the selection signal ASW supplied from the detection control circuit 11. As a result, the signal line selection circuit 16 outputs the detection signal Vdet of the photodiode PD to the detection unit 40.
  • the detection unit 40 includes a detection circuit 48, a signal processing circuit 44, a coordinate extraction circuit 45, a memory circuit 46, and a detection timing control circuit 47.
  • the detection timing control circuit 47 controls the detection circuit 48, the signal processing circuit 44, and the coordinate extraction circuit 45 to operate in synchronization based on a control signal supplied from the detection control circuit 11.
  • the detection circuit 48 is, for example, an analog front-end circuit (AFE).
  • the detection circuit 48 is a signal processing circuit having at least the functions of a detection signal amplifier circuit 42 and an A/D conversion circuit 43.
  • the detection signal amplifier circuit 42 amplifies the detection signal Vdet.
  • the A/D conversion circuit 43 converts the analog signal output from the detection signal amplifier circuit 42 into a digital signal.
  • the signal processing circuit 44 is a logic circuit that detects a predetermined physical quantity input to the sensor unit 10 based on the output signal of the detection circuit 48. When a finger is in contact with or close to the detection surface, the signal processing circuit 44 can detect unevenness on the surface of the finger or palm based on the signal from the detection circuit 48. The signal processing circuit 44 can also detect information about the living body based on the signal from the detection circuit 48. Information about the living body includes, for example, blood vessel images of the finger or palm, pulse waves, pulse rate, blood oxygen concentration, etc.
  • the memory circuit 46 temporarily stores the signal calculated by the signal processing circuit 44.
  • the memory circuit 46 may be, for example, a RAM (Random Access Memory), a register circuit, etc.
  • the coordinate extraction circuit 45 is a logic circuit that determines the detection coordinates of the unevenness of the surface of a finger, etc., when the signal processing circuit 44 detects contact or proximity of a finger.
  • the coordinate extraction circuit 45 is also a logic circuit that determines the detection coordinates of the blood vessels of the finger or palm.
  • the coordinate extraction circuit 45 combines the detection signals Vdet output from each photodiode PD of the sensor unit 10 to generate two-dimensional information indicating the shape of the unevenness of the surface of the finger, etc., and two-dimensional information indicating the shape of the blood vessels of the finger or palm.
  • the coordinate extraction circuit 45 may output the detection signal Vdet as the sensor output voltage Vo without calculating the detection coordinates.
  • FIG. 3 is a circuit diagram showing the detection device according to the first embodiment. Note that FIG. 3 also shows the circuit configuration of the detection circuit 48.
  • the sensor pixel PX includes a photodiode PD, a capacitance element Ca, and a drive transistor Tr.
  • the capacitance element Ca is a capacitance (sensor capacitance) formed in the photodiode PD, and is equivalently connected in parallel with the photodiode PD.
  • FIG. 3 of the multiple gate lines GL, two gate lines GL(m) and GL(m+1) aligned in the second direction Dy are shown. Also, of the multiple signal lines SL, two signal lines SL(n) and SL(n+1) aligned in the first direction Dx are shown.
  • the sensor pixel PX is the area surrounded by the gate line GL and the signal line SL.
  • the drive transistor Tr is provided corresponding to each of the multiple photodiodes PD.
  • the drive transistor Tr is composed of a thin film transistor, and in this example, is composed of an n-channel MOS (Metal Oxide Semiconductor) type TFT (Thin Film Transistor).
  • Each of the multiple gate lines GL is connected to the gates of multiple drive transistors Tr arranged in a first direction Dx.
  • Each of the multiple signal lines SL is connected to one of the sources and drains of multiple drive transistors Tr arranged in a second direction Dy.
  • the other of the sources and drains of the multiple drive transistors Tr is connected to the anode of the photodiode PD and the capacitance element Ca.
  • the cathode of the photodiode PD is supplied with a sensor power supply signal VDDSNS from the power supply circuit 123 (see FIG. 1).
  • the signal line SL and the capacitance element Ca are supplied with a sensor reference voltage COM, which is the initial potential of the signal line SL and the capacitance element Ca, from the power supply circuit 123 via the reset transistor TrR.
  • the switch SSW of the detection circuit 48 is turned on and connected to the signal line SL.
  • the detection signal amplifier circuit 42 of the detection circuit 48 converts the fluctuation in the current supplied from the signal line SL into a fluctuation in voltage and amplifies it.
  • a reference potential (Vref) having a fixed potential is input to the non-inverting input section (+) of the detection signal amplifier circuit 42, and the signal line SL is connected to the inverting input section (-).
  • a signal equal to the sensor reference voltage COM is input as the reference potential (Vref) voltage.
  • the control circuit 122 see FIG.
  • the detection signal amplifier circuit 42 also has a capacitance element Cb and a reset switch RSW. During the reset period, the reset switch RSW is turned on and the charge of the capacitance element Cb is reset.
  • the driving transistor Tr is not limited to an n-type TFT, and may be a p-type TFT.
  • the pixel circuit of the sensor pixel PX shown in FIG. 3 is merely an example, and the sensor pixel PX may be provided with multiple transistors corresponding to one photodiode PD.
  • FIG. 4 is an enlarged schematic diagram of the sensor unit.
  • the detection device 1 has a plurality of photodiodes PD provided on a sensor substrate 21, and an insulating film 35.
  • the plurality of gate lines GL each extend in a first direction Dx and are arranged at intervals in a second direction Dy.
  • the plurality of signal lines SL each extend in a second direction Dy and are arranged at intervals in the first direction Dx.
  • the plurality of photodiodes PD are provided in an area surrounded by two gate lines GL and two signal lines SL, and are arranged in a matrix on the sensor substrate 21.
  • the lower electrodes 23 of the photodiodes PD are arranged in a matrix on the sensor substrate 21 in correspondence with each of the multiple photodiodes PD.
  • the right and bottom edges of the lower electrodes 23 are arranged to overlap with parts of the signal line SL and gate line GL, respectively.
  • the left and top edges of the lower electrodes 23 are arranged at intervals from the signal line SL and gate line GL, respectively. This makes it possible to increase the area of the lower electrodes 23 in the region surrounded by the two gate lines GL and the two signal lines SL, thereby improving the detection sensitivity of the photodiodes PD.
  • the drive transistor Tr is provided in a region overlapping with the lower electrode 23 of the photodiode PD.
  • the drive transistor Tr has a semiconductor layer 61, a source electrode 62, a drain electrode 63, and a gate electrode 64.
  • the semiconductor layer 61 extends along the gate line GL and is provided so as to intersect with the gate electrode 64 in a planar view.
  • the gate electrode 64 is connected to the gate line GL and extends in a direction (second direction Dy) perpendicular to the gate line GL.
  • One end of the semiconductor layer 61 is connected to a source electrode 62 via contact hole CH2.
  • the source electrode 62 is connected to a connection wiring 65 and a connection pad 66, and is drawn out to the center of the photodiode PD (lower electrode 23).
  • the lower electrode 23 is connected to the connection pad 66 at its center via contact hole CH1.
  • the source electrode 62 of the drive transistor Tr is electrically connected to the photodiode PD.
  • the other end of the semiconductor layer 61 is connected to a drain electrode 63 via contact hole CH3.
  • the drain electrode 63 is connected to the signal line SL.
  • the insulating film 35 is provided between adjacent lower electrodes 23 in the first direction Dx and the second direction Dy, and is provided to cover the peripheral portion of the lower electrode 23. More specifically, the insulating film 35 is formed in a lattice shape with a first extension portion 35a and a second extension portion 35b intersecting. The first extension portion 35a extends in the second direction Dy. The first extension portion 35a is provided to overlap the signal line SL and extends along the signal line SL. The second extension portion 35b extends in the first direction Dx. The second extension portion 35b is provided to overlap the gate line GL and is provided along the gate line GL.
  • an opening OP is formed in the insulating film 35 in an area overlapping each of the multiple lower electrodes 23.
  • the opening OP is an area surrounded by two first extension portions 35a and two second extension portions 35b.
  • the island portion 35c is provided at a distance from the first extension portion 35a and the second extension portion 35b, and is provided in an area overlapping the contact hole CH1 in the center of the photodiode PD (lower electrode 23).
  • the shapes, arrangement pitch, etc. of the lower electrode 23 and insulating film 35 shown in FIG. 4 are merely examples, and can be changed as appropriate depending on the characteristics and detection accuracy required for the detection device 1.
  • FIG. 5 is a cross-sectional view taken along line V-V' in FIG. 4.
  • the detection device 1 has a circuit formation layer 29, an insulating film 27, a photodiode PD, and a sealing film 90 laminated in this order on a sensor substrate 21.
  • the sensor substrate 21 is an insulating substrate, and may be, for example, a glass substrate such as quartz or non-alkali glass.
  • the sensor substrate 21 is not limited to being flat, and may have a curved surface. In this case, the sensor substrate 21 may be a film-like resin material.
  • the circuit formation layer 29 is provided on the sensor substrate 21, and is a layer on which various transistors such as the drive transistor Tr shown in Figures 3 and 4, and various wiring such as the gate line GL and signal line SL are formed.
  • Figure 5 shows the signal line SL connected to the drive transistor Tr.
  • the insulating film 27 is provided on the circuit formation layer 29 including the drive transistor Tr, covering the signal line SL.
  • the insulating film 27 is an organic planarizing film formed from an organic insulating material.
  • the insulating film 28 is provided on the insulating film 27.
  • the insulating film 28 is a barrier film made of an inorganic insulating material such as silicon nitride (SiN).
  • the photodiode PD and insulating film 35 are provided on the insulating film 28. More specifically, the photodiode PD has a lower electrode 23, a lower buffer layer 32, an active layer 31, an upper buffer layer 33, and an upper electrode 24.
  • the photodiode PD is stacked in the order of the lower electrode 23, the lower buffer layer 32 (hole transport layer), the active layer 31, the upper buffer layer 33 (electron transport layer), and the upper electrode 24 in a direction perpendicular to the sensor substrate 21.
  • the photodiode PD of this embodiment is an OPD (Organic Photodiode) in which an organic semiconductor is used as the active layer 31.
  • the lower electrode 23 is an anode electrode of the photodiode PD, and is formed of a conductive material having light transmission, such as ITO (Indium Tin Oxide).
  • the lower electrode 23 is provided separately for each photodiode PD.
  • the lower buffer layer 32, active layer 31, upper buffer layer 33, and upper electrode 24 are provided continuously across multiple photodiodes PD. Specifically, the lower buffer layer 32, active layer 31, upper buffer layer 33, and upper electrode 24 are provided overlapping the lower electrode 23 of the adjacent photodiode PD-1 and the lower electrode 23 of the photodiode PD-2, and are also provided overlapping the insulating film 35 between the photodiodes PD-1 and PD-2.
  • the insulating film 35 (first extension portion 35a) is provided on the insulating film 28 between adjacent lower electrodes 23, and covers the peripheral portion of the lower electrode 23.
  • the insulating film 35 is formed of an inorganic insulating material such as a silicon nitride film (SiN) or a silicon oxide film (SiO 2 ).
  • the insulating film 35 (first extension portion 35a) insulates the lower electrodes 23 of adjacent photodiodes PD.
  • the detailed configuration of the insulating film 35 will be described later with reference to FIGS. 6 and 7.
  • the contact hole CH1 is provided in the center of the lower electrode 23, penetrating the insulating film 27 in the thickness direction (third direction Dz).
  • the lower electrode 23 is connected to the connection pad 66 at the bottom of the contact hole CH1.
  • the island-shaped portion 35c is provided to cover the contact hole CH1, and covers the lower electrode 23 inside the contact hole CH1.
  • the island-shaped portion 35c overlaps the connection pad 66 in a plan view.
  • the characteristics (for example, voltage-current characteristics and resistance value) of the active layer 31 change depending on the light irradiated.
  • An organic material is used as the material of the active layer 31.
  • the active layer 31 is a bulk heterostructure in which a p-type organic semiconductor and an n-type fullerene derivative (PCBM), which is an n-type organic semiconductor, are mixed.
  • PCBM n-type fullerene derivative
  • low molecular weight organic materials such as C60 (fullerene), PCBM (phenyl C61-butyric acid methyl ester), CuPc (copper phthalocyanine), F16CuPc (fluorinated copper phthalocyanine), rubrene (5,6,11,12-tetraphenyltetracene), and PDI (perylene derivative) can be used as the active layer 31.
  • C60 fulllerene
  • PCBM phenyl C61-butyric acid methyl ester
  • CuPc copper phthalocyanine
  • F16CuPc fluorinated copper phthalocyanine
  • rubrene 5,6,11,12-tetraphenyltetracene
  • PDI perylene derivative
  • the active layer 31 can be formed by a deposition type (dry process) using these low molecular weight organic materials.
  • the active layer 31 may be, for example, a laminated film of CuPc and F16CuPc, or a laminated film of rubrene and C60.
  • the active layer 31 can also be formed by a coating type (wet process).
  • the active layer 31 is made of a material that combines the above-mentioned low molecular weight organic material and a polymer organic material.
  • the polymer organic material for example, P3HT (poly(3-hexylthiophene)), F8BT (F8-alt-benzothiadiazole), etc. can be used.
  • the active layer 31 can be a film in which P3HT and PCBM are mixed, or a film in which F8BT and PDI are mixed.
  • the lower buffer layer 32 is a hole transport layer
  • the upper buffer layer 33 is an electron transport layer.
  • the lower buffer layer 32 and the upper buffer layer 33 are provided to facilitate the arrival of holes and electrons generated in the active layer 31 to the lower electrode 23 or the upper electrode 24.
  • the lower buffer layer 32 (hole transport layer) is directly in contact with the upper surface of the lower electrode 23, and is also provided on the insulating film 35 between adjacent lower electrodes 23.
  • the active layer 31 is directly in contact with the upper surface of the lower buffer layer 32.
  • the material of the hole transport layer is a metal oxide layer. As the metal oxide layer, tungsten oxide (WO 3 ), molybdenum oxide, or the like is used.
  • the upper buffer layer 33 (electron transport layer) is in direct contact with the active layer 31, and the upper electrode 24 is in direct contact with the upper buffer layer 33.
  • the material used for the electron transport layer is ethoxylated polyethyleneimine (PEIE).
  • the materials and manufacturing methods of the lower buffer layer 32, active layer 31, and upper buffer layer 33 are merely examples, and other materials and manufacturing methods may be used.
  • the lower buffer layer 32 and upper buffer layer 33 are not limited to single-layer films, and may be formed as a laminated film including an electron blocking layer and a hole blocking layer.
  • the upper electrode 24 is provided on the upper buffer layer 33.
  • the upper electrode 24 is the cathode electrode of the photodiode PD, and is formed continuously over the entire detection area AA. In other words, the upper electrode 24 is provided continuously over the multiple photodiodes PD.
  • the upper electrode 24 faces the multiple lower electrodes 23, sandwiching the lower buffer layer 32, the active layer 31, and the upper buffer layer 33 between them.
  • the upper electrode 24 is formed of a conductive material having translucency, such as ITO or IZO.
  • the upper electrode 24 may be a laminated film of multiple conductive materials having translucency.
  • the sealing film 90 is provided on the upper electrode 24.
  • an inorganic film such as a silicon nitride film or an aluminum oxide film, or a resin film such as acrylic is used.
  • the sealing film 90 is not limited to a single layer, and may be a laminated film of two or more layers combining the inorganic film and the resin film.
  • the sealing film 90 provides a good seal for the photodiode PD, and can prevent moisture from entering from the upper surface side.
  • the configuration of the photodiode PD shown in Figures 4 and 5 is merely an example and can be modified as appropriate.
  • the upper electrode 24 may be the anode electrode of the photodiode PD
  • the lower electrode 23 may be the cathode electrode of the photodiode PD.
  • FIG. 6 is a plan view showing a schematic arrangement of the lower electrode and the insulating film.
  • FIG. 7 is a cross-sectional view taken along line VII-VII' in FIG. 6. In FIG. 6, the insulating film 35 is shown hatched to make the drawing easier to see.
  • FIG. 7 is also a cross-sectional view showing an enlarged view of area A shown by the dashed line in FIG. 5.
  • the insulating film 35 is provided in a lattice pattern covering the peripheral portion of the lower electrode 23.
  • the first extension portion 35a is provided between adjacent lower electrodes 23 in the first direction Dx and extends in the second direction Dy along the sides of the lower electrodes 23.
  • the second extension portion 35b is provided between adjacent lower electrodes 23 in the second direction Dy and extends in the first direction Dx along the sides of the lower electrodes 23.
  • the insulating film 35 (first extension portion 35a and second extension portion 35b) has multiple grooves 35G extending between adjacent lower electrodes 23 and along the sides of the lower electrodes 23.
  • the grooves 35G are located between adjacent lower electrodes 23 and surround the lower electrodes 23 in a plan view.
  • two grooves 35G are provided between adjacent lower electrodes 23.
  • the two grooves 35G extend along the respective extension directions of the first extension portion 35a and the second extension portion 35b, and are provided adjacent to each other in the respective width directions of the first extension portion 35a and the second extension portion 35b.
  • the insulating film 35 (first extension portion 35a and second extension portion 35b) is separated into three parts by the two grooves 35G.
  • the insulating film 35 has electrode side overlapping portions 35e, 35g separated by two grooves 35G, and a protrusion 35f.
  • the electrode side overlapping portion 35e is provided overlapping the side of the lower electrode 23 of the photodiode PD-1, and extends along the side of the lower electrode 23 (the right side in FIG. 6).
  • the electrode side overlapping portion 35g is provided overlapping the side of the lower electrode 23 of the photodiode PD-2 (the left side in FIG. 6), and extends along the side of the lower electrode 23.
  • the protrusion 35f is located between the two grooves 35G, and extends along the electrode side overlapping portions 35e, 35g.
  • the electrode edge overlapping portions 35e and 35g overlap the four sides of the lower electrode 23, and are formed in a frame shape surrounding the lower electrode 23.
  • the protruding portion 35f is provided in a position between the lower electrodes 23 that does not overlap with the lower electrode 23.
  • the protruding portion 35f is provided in a lattice shape so as to surround each of the lower electrodes 23 arranged in a matrix.
  • the width of the convex portion 35f is smaller than the width of the groove portions 35G (width in the first direction Dx) and is smaller than the distance between adjacent lower electrodes 23.
  • the thickness of the insulating film 35 (electrode edge overlapping portions 35e, 35g and convex portion 35f) provided between adjacent lower electrodes 23 is, for example, 20 nm or more and 200 nm or less.
  • the film thickness of the lower electrode 23 is, for example, 20 nm or more and 100 nm or less.
  • the lower buffer layer 32 covers at least a portion of the lower electrode 23 of the photodiode PD-1, the lower electrode 23 of the photodiode PD-2, and the insulating film 35 adjacent in the first direction Dx, and is also provided inside the two grooves 35G. More specifically, the lower buffer layer 32 includes an electrode overlapping portion 32a that overlaps the lower electrode 23, insulating film overlapping portions 32b, 32c, and 32d that overlap at least a portion of the insulating film 35, and a groove overlapping portion 32e that is provided on the insulating film 28 inside the groove 35G.
  • the electrode overlapping portion 32a is provided in an area of the lower electrode 23 where the insulating film 35 is not provided (opening OP (see FIG. 4)).
  • the insulating film overlapping portion 32b is provided on the electrode side overlapping portion 35e of the insulating film 35.
  • the insulating film overlapping portion 32c is provided on the convex portion 35f of the insulating film 35.
  • the insulating film overlapping portion 32d is provided on the electrode side overlapping portion 35g of the insulating film 35.
  • the lower buffer layer 32 is formed by, for example, a coating method to cover the lower electrode 23 and the insulating film 35.
  • the lower buffer layer 32 tends to accumulate in the recess formed by the groove 35G, the protrusion 35f, and the electrode side overlapping portions 35e, 35g, and also tends to accumulate in the recess formed by the lower electrode 23 and the electrode side overlapping portions 35e, 35g of the insulating film 35 (i.e., the region overlapping with the opening OP (see FIG. 4)).
  • the lower buffer layer 32 applied on the insulating film 35 is formed thinly by flowing from above the insulating film 35 toward the groove 35G side or the lower electrode 23 side.
  • the thicknesses t2, t3, and t4 of the insulating film overlapping portions 32b, 32c, and 32d of the lower buffer layer 32 are thinner than the thickness t1 of the electrode overlapping portion 32a of the lower buffer layer 32.
  • the thicknesses t2, t3, and t4 of the insulating film overlapping portions 32b, 32c, and 32d of the lower buffer layer 32 are thinner than the thickness t5 of the groove overlapping portion 32e of the lower buffer layer 32.
  • the insulating film overlapping portions 32b, 32c, and 32d of the lower buffer layer 32 located between adjacent lower electrodes 23 have a higher resistance value than the electrode overlapping portion 32a. Therefore, the lower buffer layer 32 (insulating film overlapping portions 32b, 32c, and 32d) in the region overlapping with the insulating film 35 functions as a potential barrier between adjacent lower electrodes 23. Therefore, in this embodiment, the leakage current flowing between adjacent lower electrodes 23 can be suppressed compared to when the lower buffer layer 32 is provided continuously with a constant thickness across multiple adjacent photodiodes PD.
  • the lower buffer layer 32 provided on the insulating film 35 is disconnected at the step formed by the groove 35G and the protrusion 35f. Specifically, the lower buffer layer 32 (insulating film overlapping portion 32c) provided on the protrusion 35f of the insulating film 35 is provided at a distance from the lower buffer layer 32 (groove overlapping portion 32e) provided in the groove 35G.
  • the lower buffer layer 32 (insulating film overlapping portions 32b, 32d) provided on the electrode side overlapping portion 35e of the insulating film 35 is provided at a distance from the lower buffer layer 32 (groove overlapping portion 32e) provided in the groove 35G.
  • the width (width in the first direction Dx) of the protrusion 35f of the insulating film 35 is formed smaller than the width (width in the first direction Dx) of the multiple grooves 35G, so that a good disconnection can be generated between the insulating film overlapping portion 32c and the groove overlapping portion 32e.
  • adjacent photodiodes PD e.g., photodiodes PD-1 and PD-2
  • a separated and discontinuous portion is formed between the lower buffer layer 32 provided in the photodiode PD-1 and the lower buffer layer 32 provided in the photodiode PD-2. This enables the detection device 1 to effectively suppress leakage current flowing between adjacent lower electrodes 23.
  • the insulating film 35 forms the insulating film overlapping portions 32b, 32c, and 32d of the lower buffer layer 32 as high resistance regions, so the spacing between the lower electrodes 23 (or the width of the insulating film 35) can be made smaller than when the electrode overlapping portion 32a of the lower buffer layer 32 and the insulating film overlapping portions 32b, 32c, and 32d are formed with a constant thickness. This makes it possible to increase the area of the effective detection area AA of the detection device 1 and improve the detection sensitivity. Alternatively, the area of the lower electrode 23 can be reduced, allowing the detection device 1 to have a high resolution.
  • the spacing between the lower electrodes 23 (or the width of the insulating film 35) can be made small, which makes it possible to suppress delays in the arrival time of carriers (holes and electrons) generated in the active layer 31 between the portion of the photodiode PD that overlaps with the insulating film 35 and the portion of the photodiode PD that does not overlap with the insulating film 35.
  • the insulating film 35 has two grooves 35G between the adjacent lower electrodes 23, but is not limited to this.
  • One or three or more grooves 35G may be provided between the adjacent lower electrodes 23.
  • the insulating film 35 may not have the grooves 35G.
  • at least the thicknesses t2 and t4 of the insulating film overlapping parts 32b and 32d of the lower buffer layer 32 are formed thinner than the thickness t1 of the electrode overlapping part 32a of the lower buffer layer 32. Therefore, even if the insulating film 35 does not have the grooves 35G, the detection device 1 can suppress the leakage current flowing between the adjacent lower electrodes 23.
  • the electrode side overlapping portions 35e and 35g of the insulating film 35 are provided continuously, surrounding each of the lower electrodes 23.
  • the protruding portion 35f of the insulating film 35 is provided continuously across multiple lower electrodes 23.
  • the lower buffer layer 32 is provided overlapping each of the electrode side overlapping portions 35e, 35g and the convex portion 35f of the insulating film 35.
  • the lower buffer layer 32 does not have to be provided on a part of the insulating film 35.
  • Fig. 8 is a plan view showing a schematic arrangement of the lower electrode and the insulating film in the detection device according to the second embodiment.
  • Fig. 9 is a cross-sectional view taken along the line IX-IX' in Fig. 8.
  • the insulating film 35 and the wall portion 26 are shown hatched to make the drawing easier to see.
  • the same components as those described in the above embodiment are designated by the same reference numerals, and duplicated description will be omitted.
  • the insulating film 35 does not have a groove portion 35G, and is provided continuously between adjacent lower electrodes 23.
  • the detection device 1A also has a wall portion 26 provided between adjacent lower electrodes 23 and spaced apart from the multiple lower electrodes 23.
  • the wall portion 26 extends along the sides of the lower electrodes 23 and is provided surrounding the lower electrodes 23 in a planar view.
  • the wall portion 26 is also provided overlapping the insulating film 35 and extends along the extension direction of the insulating film 35. In the example shown in FIG. 8, two wall portions 26 are provided between adjacent lower electrodes 23.
  • the two wall portions 26 are provided on the insulating film 28 in the same layer as the multiple lower electrodes 23, and are made of the same material as the multiple lower electrodes 23.
  • the two wall portions 26 are made of a translucent conductive material such as ITO.
  • the thickness of each wall portion 26 is, for example, 20 nm or more and 100 nm or less.
  • the insulating film 35 is provided between the adjacent lower electrodes 23, covering the two wall portions 26.
  • the insulating film 35 is provided along the unevenness formed by the lower electrodes 23 and the two wall portions 26, and is formed with multiple unevenness. Specifically, in the photodiode PD-1 and photodiode PD-2 adjacent in the first direction Dx, the insulating film 35 has electrode edge overlapping portions 35e, 35g and two convex portions 35h.
  • the electrode edge overlapping portion 35e is provided overlapping the side (the right side in FIG. 8) of the lower electrode 23 of the photodiode PD-1, and extends along the side of the lower electrode 23.
  • the electrode edge overlapping portion 35g is provided overlapping the side (the left side in FIG. 8) of the lower electrode 23 of the photodiode PD-2, and extends along the side of the lower electrode 23.
  • the protrusions 35h are provided overlapping the two wall portions 26, and extend along the electrode edge overlapping portions 35e, 35g.
  • the lower buffer layer 32 is provided to cover at least a portion of the lower electrode 23 of the photodiode PD-1, the lower electrode 23 of the photodiode PD-2, and the insulating film 35 that are adjacent in the first direction Dx. More specifically, the lower buffer layer 32 includes an electrode overlapping portion 32a that overlaps the lower electrode 23, insulating film overlapping portions 32b and 32d that overlap the electrode edge overlapping portions 35e and 35g of the insulating film 35, respectively, and a recess overlapping portion 32f that is provided inside the recess 35i.
  • the lower buffer layer 32 is not provided on the two protruding portions 35h. However, similar to the insulating film overlapping portion 32c shown in FIG. 7, the lower buffer layer 32 may be provided on the two protruding portions 35h.
  • the thicknesses t2 and t4 of the insulating film overlapping portions 32b and 32d of the lower buffer layer 32 are also thinner than the thickness t1 of the electrode overlapping portion 32a of the lower buffer layer 32. Furthermore, the thicknesses t2 and t4 of the insulating film overlapping portions 32b and 32d of the lower buffer layer 32 are also thinner than the thickness t5 of the recess overlapping portion 32f of the lower buffer layer 32.
  • the concave portion overlapping portion 32f provided on each of the two concave portions 35i is provided separated by the convex portion 35h.
  • the lower buffer layer 32 provided on the convex portion 35h and the concave portion overlapping portion 32f of the concave portion 35i are provided separated from each other. In other words, the lower buffer layer 32 is stepped by the convex portion 35h and the concave portion 35i.
  • the insulating film overlapping portions 32b and 32d of the lower buffer layer 32 located between adjacent lower electrodes 23 have a higher resistance value than the electrode overlapping portion 32a.
  • the lower buffer layer 32 provided on the insulating film 35 is disconnected at the steps formed by the convex portions 35h and the concave portions 35i, etc. As a result, even in this embodiment, it is possible to suppress the leakage current flowing between adjacent lower electrodes 23.
  • Fig. 10 is a plan view showing a schematic arrangement of a lower electrode and an insulating film in a detection device according to a third embodiment
  • Fig. 11 is a cross-sectional view taken along the line XI-XI' of Fig. 10.
  • the detection device 1B has an organic insulating film 36 instead of the insulating film 35 made of an inorganic insulating material.
  • the organic insulating film 36 may be made of the same organic insulating material as the insulating film 27, for example.
  • the organic insulating film 36 is provided between the lower electrodes 23 adjacent to each other in the first direction Dx and the second direction Dy, and is provided to cover the peripheral portions of the lower electrodes 23.
  • the organic insulating film 36 is formed in a lattice pattern with first extension portions 36a and second extension portions 36b intersecting.
  • the first extension portions 36a are provided between adjacent lower electrodes 23 in the first direction Dx, and extend in the second direction Dy along the sides of the lower electrodes 23.
  • the second extension portions 36b are provided between adjacent lower electrodes 23 in the second direction Dy, and extend in the first direction Dx along the sides of the lower electrodes 23.
  • the organic insulating film 36 also includes an island-shaped portion 36c that is spaced apart from the first extension portion 36a and the second extension portion 36b.
  • the island-shaped portion 36c is provided in a region that overlaps with the contact hole CH1 (see FIG. 5) at the center of the photodiode PD (lower electrode 23).
  • the island-shaped portion 36c is not limited to an organic insulating film, and may be formed of an inorganic insulating film.
  • the height (thickness) of the organic insulating film 36 is greater than the height (film thickness) of the insulating film 35 formed from the inorganic insulating material described above.
  • the lower buffer layers 32 of the adjacent photodiodes PD-1 and PD-2 are separated from each other by the organic insulating film 36. More specifically, the outer edge 32g of the lower buffer layer 32 of the photodiode PD-1 is disposed so as to overlap the inclined surface of the organic insulating film 36.
  • the outer edge 32h of the lower buffer layer 32 of the photodiode PD-2 is disposed so as to overlap the inclined surface of the organic insulating film 36 on the side opposite to the outer edge 32g.
  • the lower buffer layer 32 is not provided at least on the top of the organic insulating film 36. In other words, the lower buffer layer 32 is provided within the region surrounded by the first extension 36a and the second extension 36b of the organic insulating film 36.
  • the lower buffer layer 32 is provided at a distance for each of the multiple photodiodes PD (lower electrodes 23) by the organic insulating film 36.
  • the leakage current flowing between adjacent lower electrodes 23 can be suppressed compared to when the lower buffer layer 32 is provided continuously across multiple adjacent photodiodes PD.
  • FIG. 12 is a cross-sectional view that shows a schematic diagram of a detection device according to the fourth embodiment.
  • the insulating film 35 is a laminated film in which a first insulating film 37 and a second insulating film 38 are laminated.
  • the second insulating film 38 is laminated on the first insulating film 37.
  • the first insulating film 37 is formed of, for example, a silicon oxide film
  • the second insulating film 38 is formed of a material different from the first insulating film 37, for example, a silicon nitride film.
  • a groove portion 35G is formed in the insulating film 35, penetrating the first insulating film 37 and the second insulating film 38 in the thickness direction (third direction Dz).
  • the configuration of the insulating film 35 and the groove portion 35G in a plan view is the same as that of the first embodiment described above (see FIG. 6), and a repeated description will be omitted.
  • the ends of the insulating film 35 each have an inverted tapered shape. More specifically, the end 38a of the second insulating film 38 is provided to protrude in the first direction Dx further than the end 37a of the first insulating film 37. The end 38a of the second insulating film 38 is provided in an eave-like shape relative to the end 37a of the first insulating film 37.
  • the inner walls of the groove 35G also have an inverse tapered shape.
  • the end 38b of the second insulating film 38 protrudes further than the end 37b of the first insulating film 37.
  • the distance between the inner walls of the second insulating film 38 that face each other in the first direction Dx is smaller than the distance between the inner walls of the first insulating film 37 that face each other in the first direction Dx.
  • the inverted tapered shape of the insulating film 35 can be formed by utilizing the difference in etching rate between the first insulating film 37 and the second insulating film 38 when patterning the first insulating film 37 and the second insulating film 38 by photolithography and etching.
  • the etching rate of the first insulating film 37 is greater than the etching rate of the second insulating film 38.
  • a space is formed at the end of the insulating film 35 (electrode side overlapping portions 35e, 35g) surrounded by the end 38a of the second insulating film 38 that protrudes like an eave, the end 37a of the first insulating film 37, and the lower electrode 23.
  • the electrode overlapping portion 32a of the lower buffer layer 32 is also provided inside the space surrounded by the end 37a of the first insulating film 37, the end 38a of the second insulating film 38, and the lower electrode 23. This makes it easier for a step to occur between the electrode overlapping portion 32a of the lower buffer layer 32 and the insulating film overlapping portion 32b.
  • a space is formed that is surrounded by the end portion 38b of the second insulating film 38, the end portion 37b of the first insulating film 37, and the insulating film 28.
  • the groove portion overlapping portion 32e of the lower buffer layer 32 is also provided inside the space surrounded by the end portion 38b of the second insulating film 38, the end portion 37b of the first insulating film 37, and the insulating film 28.
  • the groove 35G is formed in a straight shape, and the space of the groove 35G is larger than in a configuration that is not formed in an inverted tapered shape (see FIG. 7).
  • the groove overlapping portion 32e of the lower buffer layer 32 and the insulating film overlapping portion 32b are more likely to be disconnected.
  • the thicknesses t2 and t4 of the insulating film overlapping portions 32b and 32d of the lower buffer layer 32 are thinner than the thickness t1 of the electrode overlapping portion 32a of the lower buffer layer 32.
  • the thicknesses t2 and t4 of the insulating film overlapping portions 32b and 32d of the lower buffer layer 32 are thinner than the thickness t5 of the groove overlapping portion 32e of the lower buffer layer 32.
  • the lower buffer layer 32 is not provided on the second insulating film 38 of the convex portion 35f.
  • the lower buffer layer 32 may be provided on the second insulating film 38 of the convex portion 35f.
  • the groove portion 35G is formed in an inverted tapered shape, the lower buffer layer 32 provided on the convex portion 35f and the groove overlapping portion 32e of the groove portion 35G are provided at a distance. In other words, the lower buffer layer 32 is stepped at the convex portion 35f and the groove portion 35G.
  • FIG. 13 is a cross-sectional view showing a schematic configuration of a detection device according to a modification of the fourth embodiment. As shown in Fig. 13, the detection device 1D according to the modification of the fourth embodiment is different from the detection device 1C according to the fourth embodiment (see Fig. 12) in that the groove portion 35G is not provided.
  • the insulating film 35 (first insulating film 37 and second insulating film 38) is provided continuously between adjacent lower electrodes 23.
  • the ends of the insulating film 35 are each formed in an inverse tapered shape. More specifically, the end 38a of the second insulating film 38 is formed in an inverse tapered shape, protruding further in the first direction Dx than the end 37a of the first insulating film 37.
  • the electrode overlapping portion 32a of the lower buffer layer 32 and the insulating film overlapping portions 32b, 32d are easily separated and are provided at a distance.
  • the thicknesses t2, t4 of the insulating film overlapping portions 32b, 32d of the lower buffer layer 32 are thinner than the thickness t1 of the electrode overlapping portion 32a of the lower buffer layer 32. Therefore, even in a configuration in which the groove portion 35G is not provided in this modified example, the leakage current flowing between adjacent lower electrodes 23 can be suppressed.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

検出装置は、基板と、基板の上に下部電極、下部バッファ層、活性層、上部バッファ層及び上部電極の順に積層された複数のフォトダイオードと、隣接する複数の下部電極の間に設けられた絶縁膜と、を有し、下部バッファ層は、下部電極に重なる電極重畳部と、絶縁膜の少なくとも一部に重なる絶縁膜重畳部とを含み、下部バッファ層の絶縁膜重畳部の厚さは、下部バッファ層の電極重畳部の厚さよりも薄い。

Description

検出装置
　本発明は、検出装置に関する。
　指紋パターンや静脈パターンを検出可能な光センサが知られている（例えば、特許文献１）。このような光センサは、活性層として有機半導体材料が用いられた複数のフォトダイオード（ＯＰＤ：Ｏｒｇａｎｉｃ　Ｐｈｏｔｏｄｉｏｄｅ）を有する。特許文献２に記載されるように、フォトダイオードは、例えば、下部電極、電子輸送層、活性層、正孔輸送層、上部電極の順に積層される。電子輸送層又は正孔輸送層は、バッファ層とも呼ばれる。
特開２００９－３２００５号公報 国際公開第２０２０／１８８９５９号
　バッファ層及び活性層が複数のフォトダイオードに跨がって設けられた場合、より具体的には、バッファ層が隣接する複数の下部電極に跨がって設けられた場合、隣り合う下部電極の間で、リーク電流が発生する可能性がある。
　本発明は、電極間のリーク電流を抑制することが可能な検出装置を提供することを目的とする。
　本発明の一態様の検出装置は、基板と、前記基板の上に下部電極、下部バッファ層、活性層、上部バッファ層及び上部電極の順に積層された複数のフォトダイオードと、隣接する複数の前記下部電極の間に設けられた絶縁膜と、を有し、前記下部バッファ層は、前記下部電極に重なる電極重畳部と、前記絶縁膜の少なくとも一部に重なる絶縁膜重畳部とを含み、前記下部バッファ層の前記絶縁膜重畳部の厚さは、前記下部バッファ層の前記電極重畳部の厚さよりも薄い。
図１は、第１実施形態に係る検出装置を模式的に示す平面図である。 図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図３は、第１実施形態に係る検出装置を示す回路図である。 図４は、センサ部の拡大概略構成図である。 図５は、図４のＶ－Ｖ’断面図である。 図６は、下部電極と絶縁膜との配置関係を模式的に示す平面図である。 図７は、図６のＶＩＩ－ＶＩＩ’断面図である。 図８は、第２実施形態に係る検出装置の、下部電極と絶縁膜との配置関係を模式的に示す平面図である。 図９は、図８のＩＸ－ＩＸ’断面図である。 図１０は、第３実施形態に係る検出装置の、下部電極と絶縁膜との配置関係を模式的に示す平面図である。 図１１は、図１０のＸＩ－ＸＩ’断面図である。 図１２は、第４実施形態に係る検出装置を模式的に示す断面図である。 図１３は、第４実施形態の変形例に係る検出装置を模式的に示す断面図である。
　本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
（第１実施形態）
　図１は、第１実施形態に係る検出装置を示す平面図である。図１に示すように、検出装置１は、センサ基材２１（基板）と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１２２と、電源回路１２３と、第１光源基材５１と、第２光源基材５２と、光源５３、５４と、を有する。第１光源基材５１には、複数の光源５３が設けられる。第２光源基材５２には複数の光源５４が設けられる。
　センサ基材２１には、配線基板７１を介して制御基板１２１が電気的に接続される。配線基板７１は、例えばフレキシブルプリント基板やリジット基板である。配線基板７１には、検出回路４８が設けられている。制御基板１２１には、制御回路１２２及び電源回路１２３が設けられている。制御回路１２２は、例えばＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）である。制御回路１２２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。また、制御回路１２２は、光源５３、５４に制御信号を供給して、光源５３、５４の点灯又は非点灯を制御する。電源回路１２３は、センサ電源信号ＶＤＤＳＮＳ（図３参照）等の電圧信号をセンサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に供給する。また、電源回路１２３は、電源電圧を光源５３、５４に供給する。
　センサ基材２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数のフォトダイオードＰＤ（図４参照）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基材２１の外縁部との間の領域であり、複数のフォトダイオードＰＤが設けられない領域である。
　ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。
　なお、以下の説明において、第１方向Ｄｘは、センサ基材２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基材２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基材２１の主面の法線方向である。また、「平面視」とは、センサ基材２１と垂直な方向から見た場合の位置関係をいう。
　複数の光源５３は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の光源５４は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。
　複数の光源５３及び複数の光源５４は、例えば、無機ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）や、有機ＥＬ（ＯＬＥＤ：Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等が用いられる。複数の光源５３及び複数の光源５４は、それぞれ異なる波長の光を出射する。
　光源５３から出射された第１光は、主に指等の被検出体の表面で反射されセンサ部１０に入射する。これにより、センサ部１０は、指等の表面の凹凸の形状を検出することで指紋を検出することができる。光源５４から出射された第２光は、主に指等の内部で反射し又は指等を透過してセンサ部１０に入射する。これにより、センサ部１０は、指等の内部の生体に関する情報を検出できる。生体に関する情報とは、例えば、指や掌の脈波、脈拍、血管像等である。すなわち、検出装置１は、指紋を検出する指紋検出装置や、静脈などの血管パターンを検出する静脈検出装置として構成されてもよい。
　なお、図１に示す光源５３、５４の配置は、あくまで一例であり適宜変更することができる。検出装置１は、光源として複数種類の光源５３、５４が設けられている。ただし、これに限定されず、光源は１種類であってもよい。例えば、第１光源基材５１及び第２光源基材５２のそれぞれに、複数の光源５３及び複数の光源５４が配置されていてもよい。また、光源５３及び光源５４が設けられる光源基材は１つ又は３つ以上であってもよい。あるいは、光源は、少なくとも１つ以上配置されていればよい。
　図２は、第１実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、さらに検出制御回路１１と検出部４０と、有する。検出制御回路１１の機能の一部又は全部は、制御回路１２２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１２２に含まれる。
　センサ部１０は、複数のフォトダイオードＰＤを有する。センサ部１０が有するフォトダイオードＰＤは、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号ＶＧＬにしたがって検出を行う。
　検出制御回路１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御回路１１は、各種制御信号を光源５３、５４に供給して、それぞれの点灯及び非点灯を制御する。
　ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＬを順次又は同時に選択し、選択されたゲート線ＧＬにゲート駆動信号ＶＧＬを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＬに接続された複数のフォトダイオードＰＤを選択する。
　信号線選択回路１６は、複数の信号線ＳＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、フォトダイオードＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。
　検出部４０は、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、が同期して動作するように制御する。
　検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ、Ａｎａｌｏｇ　Ｆｒｏｎｔ　Ｅｎｄ）である。検出回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。
　信号処理回路４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理回路４４は、指が検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指や掌の表面の凹凸を検出できる。また、信号処理回路４４は、検出回路４８からの信号に基づいて生体に関する情報を検出できる。生体に関する情報は、例えば、指や掌の血管像、脈波、脈拍、血中酸素濃度等である。
　記憶回路４６は、信号処理回路４４で演算された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、レジスタ回路等であってもよい。
　座標抽出回路４５は、信号処理回路４４において指の接触又は近接が検出されたときに、指等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出回路４５は、指や掌の血管の検出座標を求める論理回路である。座標抽出回路４５は、センサ部１０の各フォトダイオードＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指等の表面の凹凸の形状を示す二次元情報及び指や掌の血管の形状を示す二次元情報を生成する。なお、座標抽出回路４５は、検出座標を算出せずにセンサ出力電圧Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
　図３は、第１実施形態に係る検出装置を示す回路図である。なお、図３では、検出回路４８の回路構成も併せて示している。図３に示すように、センサ画素ＰＸは、フォトダイオードＰＤと、容量素子Ｃａと、駆動トランジスタＴｒとを含む。容量素子Ｃａは、フォトダイオードＰＤに形成される容量（センサ容量）であり、等価的にフォトダイオードＰＤと並列に接続される。
　図３では、複数のゲート線ＧＬのうち、第２方向Ｄｙに並ぶ２つのゲート線ＧＬ（ｍ）、ＧＬ（ｍ＋１）を示す。また、複数の信号線ＳＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＬ（ｎ）、ＳＬ（ｎ＋１）を示す。センサ画素ＰＸは、ゲート線ＧＬと信号線ＳＬとで囲まれた領域である。
　駆動トランジスタＴｒは、複数のフォトダイオードＰＤのそれぞれに対応して設けられる。駆動トランジスタＴｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）で構成されている。
　複数のゲート線ＧＬのそれぞれは、第１方向Ｄｘに配列された複数の駆動トランジスタＴｒのゲートに接続される。複数の信号線ＳＬのそれぞれは、第２方向Ｄｙに配列された複数の駆動トランジスタＴｒのソース及びドレインの一方に接続される。複数の駆動トランジスタＴｒのソース及びドレインの他方は、フォトダイオードＰＤのアノード及び容量素子Ｃａに接続される。
　フォトダイオードＰＤのカソードには、電源回路１２３（図１参照）からセンサ電源信号ＶＤＤＳＮＳが供給される。また、信号線ＳＬ及び容量素子Ｃａには、電源回路１２３からリセットトランジスタＴｒＲを介して、信号線ＳＬ及び容量素子Ｃａの初期電位となるセンサ基準電圧ＣＯＭが供給される。
　露光期間でセンサ画素ＰＸに光が照射されると、フォトダイオードＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。読み出し期間で駆動トランジスタＴｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＬに電流が流れる。信号線ＳＬは、信号線選択回路１６の出力トランジスタＴｒＳを介して検出回路４８に接続される。これにより、検出装置１は、センサ画素ＰＸごとにフォトダイオードＰＤに照射される光の光量に応じた信号を検出できる。
　検出回路４８は、読み出し期間にスイッチＳＳＷがオンになり、信号線ＳＬと接続される。検出回路４８の検出信号増幅回路４２は、信号線ＳＬから供給された電流の変動を電圧の変動に変換して増幅する。検出信号増幅回路４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力部（－）には、信号線ＳＬが接続される。実施形態では、基準電位（Ｖｒｅｆ）電圧としてセンサ基準電圧ＣＯＭと同じ信号が入力される。制御回路１２２（図１参照）は、光が照射された場合の検出信号Ｖｄｅｔと、光が照射されていない場合の検出信号Ｖｄｅｔとの差分をセンサ出力電圧Ｖｏとして演算する。また、検出信号増幅回路４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。リセット期間においてリセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。
　なお、駆動トランジスタＴｒは、ｎ型ＴＦＴに限定されず、ｐ型ＴＦＴで構成されてもよい。また、図３に示すセンサ画素ＰＸの画素回路はあくまで一例であり、センサ画素ＰＸには、１つのフォトダイオードＰＤに対応して、複数のトランジスタが設けられていてもよい。
　次に、フォトダイオードＰＤの構成について説明する。図４は、センサ部の拡大概略構成図である。図４に示すように、検出装置１は、センサ基材２１に設けられた複数のフォトダイオードＰＤと、絶縁膜３５を有する。複数のゲート線ＧＬは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに間隔を有して配列される。複数の信号線ＳＬは、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに間隔を有して配列される。複数のフォトダイオードＰＤは、２つのゲート線ＧＬと２つの信号線ＳＬとで囲まれた領域に設けられ、センサ基材２１上にマトリクス状に設けられる。
　また、フォトダイオードＰＤの下部電極２３は、複数のフォトダイオードＰＤのそれぞれに対応して、センサ基材２１の上にマトリクス状に設けられる。図４に示す例では、下部電極２３の右辺及び下辺は、それぞれ信号線ＳＬ及びゲート線ＧＬの一部と重なって設けられる。下部電極２３の左辺及び上辺は、それぞれ信号線ＳＬ及びゲート線ＧＬと間隔を有して配置される。これにより、２つのゲート線ＧＬと２つの信号線ＳＬとで囲まれた領域での下部電極２３の面積を大きくすることができ、フォトダイオードＰＤの検出感度を向上させることができる。
　駆動トランジスタＴｒは、フォトダイオードＰＤの下部電極２３と重なる領域に設けられる。具体的には、駆動トランジスタＴｒは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を有する。半導体層６１は、ゲート線ＧＬに沿って延在し、平面視でゲート電極６４と交差して設けられる。ゲート電極６４は、ゲート線ＧＬと接続され、ゲート線ＧＬと直交する方向（第２方向Ｄｙ）に延在する。
　半導体層６１の一端側はコンタクトホールＣＨ２を介してソース電極６２と接続される。ソース電極６２は接続配線６５及び接続パッド６６に接続され、フォトダイオードＰＤ（下部電極２３）の中央部に引き出される。下部電極２３は、中央部でコンタクトホールＣＨ１を介して接続パッド６６と接続される。このような構成により、駆動トランジスタＴｒのソース電極６２は、フォトダイオードＰＤと電気的に接続される。また、半導体層６１の他端側はコンタクトホールＣＨ３を介してドレイン電極６３と接続される。ドレイン電極６３は、信号線ＳＬと接続される。
　絶縁膜３５は、第１方向Ｄｘ及び第２方向Ｄｙに隣接する下部電極２３の間に設けられ、かつ、下部電極２３の周縁部を覆って設けられる。より詳細には、絶縁膜３５は、第１延在部３５ａと第２延在部３５ｂとが交差して格子状に形成される。第１延在部３５ａは、第２方向Ｄｙに延在する。第１延在部３５ａは、信号線ＳＬと重なって設けられ、信号線ＳＬに沿って延在する。第２延在部３５ｂは、第１方向Ｄｘに延在する。第２延在部３５ｂは、ゲート線ＧＬと重なって設けられ、ゲート線ＧＬに沿って設けられる。
　言い換えると、絶縁膜３５には、複数の下部電極２３のそれぞれに重なる領域に開口ＯＰが形成される。開口ＯＰは、２つの第１延在部３５ａと、２つの第２延在部３５ｂとで囲まれた領域である。また、島状部３５ｃは、第１延在部３５ａ及び第２延在部３５ｂと離隔して設けられ、フォトダイオードＰＤ（下部電極２３）の中央部でコンタクトホールＣＨ１と重なる領域に設けられる。
　なお、図４に示す下部電極２３、絶縁膜３５の形状、配置ピッチ等はあくまで一例であり、検出装置１に要求される特性、検出精度に応じて適宜変更できる。
　図５は、図４のＶ－Ｖ’断面図である。図５に示すように、検出装置１は、センサ基材２１の上に、回路形成層２９、絶縁膜２７、フォトダイオードＰＤ、封止膜９０の順に積層される。センサ基材２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板が用いられる。センサ基材２１は、平板状に限定されず、曲面を有していてもよい。この場合、センサ基材２１は、フィルム状の樹脂材料であってもよい。
　回路形成層２９は、センサ基材２１上に設けられ、図３、４に示す駆動トランジスタＴｒ等の各種トランジスタ、ゲート線ＧＬ、信号線ＳＬ等の各種配線が形成される層である。図５では、駆動トランジスタＴｒに接続される信号線ＳＬを図示している。絶縁膜２７は、信号線ＳＬを覆って、駆動トランジスタＴｒを含む回路形成層２９の上に設けられる。絶縁膜２７は、有機絶縁材料で形成された有機平坦化膜である。
　絶縁膜２８は、絶縁膜２７の上に設けられる。絶縁膜２８は、例えばシリコン窒化膜（ＳｉＮ）等の無機絶縁材料で形成されたバリア膜である。
　フォトダイオードＰＤ及び絶縁膜３５は、絶縁膜２８の上に設けられる。より詳細には、フォトダイオードＰＤは、下部電極２３と、下部バッファ層３２と、活性層３１と、上部バッファ層３３と、上部電極２４と、を有する。フォトダイオードＰＤは、センサ基材２１に垂直な方向で、下部電極２３、下部バッファ層３２（正孔輸送層）、活性層３１、上部バッファ層３３（電子輸送層）、上部電極２４の順に積層される。本実施形態のフォトダイオードＰＤは、活性層３１として有機半導体が用いられたＯＰＤ（Ｏｒｇａｎｉｃ　Ｐｈｏｔｏｄｉｏｄｅ）である。
　下部電極２３は、フォトダイオードＰＤのアノード電極であり、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）等の透光性を有する導電材料で形成される。下部電極２３は、フォトダイオードＰＤごとに離隔して設けられる。また、下部バッファ層３２、活性層３１、上部バッファ層３３及び上部電極２４は、複数のフォトダイオードＰＤに亘って連続して設けられる。具体的には、下部バッファ層３２、活性層３１、上部バッファ層３３及び上部電極２４は、隣接するフォトダイオードＰＤ－１の下部電極２３及びフォトダイオードＰＤ－２の下部電極２３に重なって設けられるとともに、フォトダイオードＰＤ－１とフォトダイオードＰＤ－２との間の絶縁膜３５にも重なって設けられる。
　絶縁膜３５（第１延在部３５ａ）は、隣接する下部電極２３の間で絶縁膜２８の上に設けられ、下部電極２３の周縁部を覆う。本実施形態では、絶縁膜３５は、シリコン窒化膜（ＳｉＮ）あるいはシリコン酸化膜（ＳｉＯ２）等の無機絶縁材料で形成される。絶縁膜３５（第１延在部３５ａ）により、隣り合うフォトダイオードＰＤの下部電極２３が絶縁される。なお、絶縁膜３５の詳細な構成については図６、図７にて後述する。
　また、コンタクトホールＣＨ１は、下部電極２３の中央部で、絶縁膜２７を厚さ方向（第３方向Ｄｚ）に貫通して設けられる。下部電極２３はコンタクトホールＣＨ１の底部で接続パッド６６と接続される。島状部３５ｃは、コンタクトホールＣＨ１を覆って設けられ、コンタクトホールＣＨ１の内部で下部電極２３を覆う。島状部３５ｃは、平面視で接続パッド６６と重畳する。このような構成により、コンタクトホールＣＨ１の内部で、下部バッファ層３２（正孔輸送層）に段切れが生じた場合であっても、島状部３５ｃが設けられているので、活性層３１と下部電極２３とのショート（短絡）が発生することを抑制できる。
　活性層３１は、照射される光に応じて特性（例えば、電圧電流特性や抵抗値）が変化する。活性層３１の材料として、有機材料が用いられる。具体的には、活性層３１は、ｐ型有機半導体と、ｎ型有機半導体であるｎ型フラーレン誘導体（ＰＣＢＭ）とが混在するバルクヘテロ構造である。活性層３１として、例えば、低分子有機材料であるＣ６０（フラーレン）、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：Phenyl　C61-butyric　acid　methyl　ester）、ＣｕＰｃ（銅フタロシアニン：Copper　Phthalocyanine）、Ｆ１６ＣｕＰｃ（フッ素化銅フタロシアニン）、ｒｕｂｒｅｎｅ（ルブレン：5,6,11,12-tetraphenyltetracene）、ＰＤＩ（Perylene（ペリレン）の誘導体）等を用いることができる。
　活性層３１は、これらの低分子有機材料を用いて蒸着型（Dry　Process）で形成することができる。この場合、活性層３１は、例えば、ＣｕＰｃとＦ１６ＣｕＰｃとの積層膜、又はｒｕｂｒｅｎｅとＣ６０との積層膜であってもよい。活性層３１は、塗布型（Wet　Process）で形成することもできる。この場合、活性層３１は、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばＰ３ＨＴ（poly（3-hexylthiophene））、Ｆ８ＢＴ（F8-alt-benzothiadiazole）等を用いることができる。活性層３１は、Ｐ３ＨＴとＰＣＢＭとが混合した状態の膜、又はＦ８ＢＴとＰＤＩとが混合した状態の膜とすることができる。
　下部バッファ層３２は正孔輸送層であり、上部バッファ層３３は電子輸送層である。下部バッファ層３２及び上部バッファ層３３は、活性層３１で発生した正孔及び電子が下部電極２３又は上部電極２４に到達しやすくするために設けられる。下部バッファ層３２（正孔輸送層）は、下部電極２３の上に直接接し、隣り合う下部電極２３の間の絶縁膜３５にも設けられる。活性層３１は、下部バッファ層３２の上に直接接する。正孔輸送層の材料は、酸化金属層とされる。酸化金属層として、酸化タングステン（ＷＯ３）、酸化モリブデン等が用いられる。
　上部バッファ層３３（電子輸送層）は、活性層３１の上に直接接し、上部電極２４は、上部バッファ層３３の上に直接接する。電子輸送層の材料は、エトキシ化ポリエチレンイミン（ＰＥＩＥ）が用いられる。
　なお、下部バッファ層３２、活性層３１及び上部バッファ層３３の材料、製法はあくまで一例であり、他の材料、製法であってもよい。例えば、下部バッファ層３２及び上部バッファ層３３は、それぞれ単層膜に限定されず、電子ブロック層や、正孔ブロック層を含んで積層膜として形成されていてもよい。
　上部電極２４は上部バッファ層３３の上に設けられる。上部電極２４は、フォトダイオードＰＤのカソード電極であり、検出領域ＡＡの全体に亘って連続して形成される。言い換えると、上部電極２４は複数のフォトダイオードＰＤの上に連続して設けられる。上部電極２４は、下部バッファ層３２、活性層３１及び上部バッファ層３３を挟んで、複数の下部電極２３と対向する。上部電極２４は、例えば、ＩＴＯやＩＺＯ等の透光性を有する導電材料で形成される。上部電極２４は、複数の透光性を有する導電材料の積層膜であってもよい。
　封止膜９０は、上部電極２４の上に設けられる。封止膜９０は、シリコン窒化膜や酸化アルミニウム膜などの無機膜、あるいはアクリルなどの樹脂膜が用いられる。封止膜９０は、単層に限定されず、上記の無機膜及び樹脂膜を組み合わせた２層以上の積層膜であってもよい。封止膜９０によりフォトダイオードＰＤは良好に封止され、上面側からの水分の侵入を抑制することができる。
　なお、図４、図５に示すフォトダイオードＰＤの構成はあくまで一例であり、適宜変更することができる。例えば、上部電極２４がフォトダイオードＰＤのアノード電極であり下部電極２３がフォトダイオードＰＤのカソード電極であってもよい。
　次に絶縁膜３５、下部電極２３及び下部バッファ層３２の詳細な構成について説明する。図６は、下部電極と絶縁膜との配置関係を模式的に示す平面図である。図７は、図６のＶＩＩ－ＶＩＩ’断面図である。図６では、図面を見やすくするために、絶縁膜３５にハッチングを付けて示す。また、図７は、図５にて一点鎖線で示す領域Ａを拡大して示す断面図である。
　図６に示すように、絶縁膜３５は、下部電極２３の周縁部を覆って格子状に設けられる。第１延在部３５ａは、第１方向Ｄｘで隣接する下部電極２３の間に設けられ、下部電極２３の辺に沿って第２方向Ｄｙに延在する。第２延在部３５ｂは、第２方向Ｄｙで隣接する下部電極２３の間に設けられ、下部電極２３の辺に沿って第１方向Ｄｘに延在する。
　絶縁膜３５（第１延在部３５ａ及び第２延在部３５ｂ）は、隣接する複数の下部電極２３の間で、下部電極２３の辺に沿って延在する複数の溝部３５Ｇを有する。溝部３５Ｇは、隣接する下部電極２３の間に位置し、平面視で下部電極２３を囲んで設けられる。
　図６及び図７に示すように、本実施形態では、隣接する下部電極２３の間に２つの溝部３５Ｇが設けられている。２つの溝部３５Ｇは、第１延在部３５ａ及び第２延在部３５ｂのそれぞれの延在方向に沿って延在し、第１延在部３５ａ及び第２延在部３５ｂのそれぞれの幅方向で隣り合って設けられる。言い換えると、隣接する下部電極２３の間で、絶縁膜３５（第１延在部３５ａ及び第２延在部３５ｂ）は２つの溝部３５Ｇにより３つの部分に分離される。
　具体的には、第１方向Ｄｘで隣接するフォトダイオードＰＤ－１及びフォトダイオードＰＤ－２において、絶縁膜３５は、２つの溝部３５Ｇにより分離された電極辺重畳部３５ｅ、３５ｇと、凸部３５ｆとを有する。電極辺重畳部３５ｅは、フォトダイオードＰＤ－１の下部電極２３の辺に重畳して設けられ、下部電極２３の辺（図６における右辺）に沿って延在する。また、電極辺重畳部３５ｇは、フォトダイオードＰＤ－２の下部電極２３の辺（図６における左辺）に重畳して設けられ、下部電極２３の辺に沿って延在する。凸部３５ｆは、２つの溝部３５Ｇの間に位置し、電極辺重畳部３５ｅ、３５ｇに沿って延在する。
　電極辺重畳部３５ｅ、３５ｇは、それぞれ下部電極２３の４辺と重畳し、下部電極２３を囲む枠状に形成される。また、凸部３５ｆは、下部電極２３の間で下部電極２３と非重畳となる位置に設けられる。凸部３５ｆは、マトリクス状に配置された下部電極２３のそれぞれを囲むように格子状に設けられる。
　凸部３５ｆの幅（第１方向Ｄｘでの幅）は、複数の溝部３５Ｇの幅（第１方向Ｄｘでの幅）よりも小さく、かつ、隣接する複数の下部電極２３の間隔よりも小さい。また、隣接する複数の下部電極２３の間に設けられた絶縁膜３５（電極辺重畳部３５ｅ、３５ｇ及び凸部３５ｆ）の厚さは、例えば、２０ｎｍ以上２００ｎｍ以下である。また、下部電極２３の膜厚は、例えば、２０ｎｍ以上１００ｎｍ以下である。
　図７に示すように、下部バッファ層３２は、第１方向Ｄｘで隣接するフォトダイオードＰＤ－１の下部電極２３、フォトダイオードＰＤ－２の下部電極２３及び絶縁膜３５の少なくとも一部を覆うとともに、２つの溝部３５Ｇの内部にも設けられる。より具体的には、下部バッファ層３２は、下部電極２３に重なる電極重畳部３２ａと、絶縁膜３５の少なくとも一部に重なる絶縁膜重畳部３２ｂ、３２ｃ、３２ｄと、溝部３５Ｇの内部で絶縁膜２８上に設けられる溝部重畳部３２ｅと、を含む。
　電極重畳部３２ａは、下部電極２３のうち、絶縁膜３５が設けられていない領域（開口ＯＰ（図４参照））に設けられる。絶縁膜重畳部３２ｂは、絶縁膜３５の電極辺重畳部３５ｅの上に設けられる。絶縁膜重畳部３２ｃは、絶縁膜３５の凸部３５ｆの上に設けられる。絶縁膜重畳部３２ｄは、絶縁膜３５の電極辺重畳部３５ｇの上に設けられる。
　本実施形態では、下部バッファ層３２は、例えば塗布法により下部電極２３及び絶縁膜３５を覆って形成される。これにより、下部バッファ層３２は、溝部３５Ｇと凸部３５ｆと電極辺重畳部３５ｅ、３５ｇとで形成される凹部内に溜まりやすく、また、下部電極２３と、絶縁膜３５の電極辺重畳部３５ｅ、３５ｇとで形成される凹部内（すなわち、開口ＯＰ（図４参照）と重なる領域）に溜まりやすい。一方、絶縁膜３５の上に塗布された下部バッファ層３２は、絶縁膜３５の上から溝部３５Ｇ側あるいは下部電極２３側に流動することで薄く形成される。
　これにより、本実施形態では、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｃ、３２ｄの厚さｔ２、ｔ３、ｔ４は、下部バッファ層３２の電極重畳部３２ａの厚さｔ１よりも薄い。また、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｃ、３２ｄの厚さｔ２、ｔ３、ｔ４は、下部バッファ層３２の溝部重畳部３２ｅの厚さｔ５よりも薄い。
　このような構成により、隣接する下部電極２３の間に位置する下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｃ、３２ｄは、電極重畳部３２ａに比べて高い抵抗値を有する。このため絶縁膜３５と重なる領域での下部バッファ層３２（絶縁膜重畳部３２ｂ、３２ｃ、３２ｄ）は、隣接する下部電極２３の間の電位障壁として機能する。したがって、本実施形態では、下部バッファ層３２が、隣接する複数のフォトダイオードＰＤに亘って一定の厚さを有して連続して設けられた場合に比べて、隣接する下部電極２３の間に流れるリーク電流を抑制することができる。
　また、絶縁膜３５の上に設けられた下部バッファ層３２は、溝部３５Ｇ及び凸部３５ｆ等で形成される段差で段切れが生じている。具体的には、絶縁膜３５の凸部３５ｆの上に設けられた下部バッファ層３２（絶縁膜重畳部３２ｃ）は、溝部３５Ｇに設けられた下部バッファ層３２（溝部重畳部３２ｅ）と離隔して設けられる。絶縁膜３５の電極辺重畳部３５ｅの上に設けられた下部バッファ層３２（絶縁膜重畳部３２ｂ、３２ｄ）は、溝部３５Ｇに設けられた下部バッファ層３２（溝部重畳部３２ｅ）と離隔して設けられる。上述したように、絶縁膜３５の凸部３５ｆの幅（第１方向Ｄｘでの幅）は、複数の溝部３５Ｇの幅（第１方向Ｄｘでの幅）よりも小さく形成されるので、絶縁膜重畳部３２ｃと溝部重畳部３２ｅとで良好に段切れを生じさせることができる。
　これにより、隣接するフォトダイオードＰＤ（例えばフォトダイオードＰＤ－１、ＰＤ－２）で、フォトダイオードＰＤ－１に設けられた下部バッファ層３２と、フォトダイオードＰＤ－２に設けられた下部バッファ層３２との間で、離隔して非連続となる部分が形成される。これにより、検出装置１は、隣接する下部電極２３の間に流れるリーク電流を効果的に抑制することができる。
　また、絶縁膜３５により、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｃ、３２ｄが高抵抗領域として形成されるので、下部バッファ層３２の電極重畳部３２ａの厚さ及び絶縁膜重畳部３２ｂ、３２ｃ、３２ｄの厚さが一定の厚さを有して形成された場合に比べて、下部電極２３の間隔（あるいは絶縁膜３５の幅）を小さくすることができる。これにより、検出装置１の実効的な検出領域ＡＡの面積を大きくすることができ、検出感度を向上させることができる。あるいは、下部電極２３の面積を小さくすることができ、検出装置１は、高精細化を図ることができる。
　また、本実施形態では、下部電極２３の間隔（あるいは絶縁膜３５の幅）を小さくすることができるので、フォトダイオードＰＤの絶縁膜３５と重なる部分と、フォトダイオードＰＤの絶縁膜３５と重ならない部分とで、活性層３１で発生したキャリア（正孔及び電子）の到達時間の遅延が発生することを抑制することができる。
　なお、図６、図７に示した絶縁膜３５及び下部バッファ層３２の構成はあくまで一例であり、適宜変更することができる。例えば、絶縁膜３５には、隣接する複数の下部電極２３の間で２つの溝部３５Ｇが設けられているが、これに限定されない。溝部３５Ｇは、隣接する複数の下部電極２３の間で１つあるいは３つ以上設けられていてもよい。また、絶縁膜３５は溝部３５Ｇが設けられていなくてもよい。この場合であっても、少なくとも下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の電極重畳部３２ａの厚さｔ１よりも薄く形成される。このため、検出装置１は、絶縁膜３５に溝部３５Ｇが設けられていない場合であっても、隣接する下部電極２３の間に流れるリーク電流を抑制することができる。
　また、図６に示すように、絶縁膜３５の電極辺重畳部３５ｅ、３５ｇは、それぞれ下部電極２３を囲んで連続して設けられる。絶縁膜３５の凸部３５ｆは、複数の下部電極２３に亘って連続して設けられる。ただし、これに限定されず、電極辺重畳部３５ｅ、３５ｇ及び凸部３５ｆは、それぞれ複数の部分に分離して形成されてもよい。
　図７に示すように、下部バッファ層３２は、絶縁膜３５の電極辺重畳部３５ｅ、３５ｇ及び凸部３５ｆのそれぞれに重畳して設けられる。ただし、これに限定されず、下部バッファ層３２は、絶縁膜３５の一部に設けられていなくてもよい。例えば、下部バッファ層３２は、絶縁膜３５の電極辺重畳部３５ｅ、３５ｇの上に設けられ、凸部３５ｆの上に設けられない構成（すなわち、厚さｔ３＝０ｎｍ）であってもよい。
（第２実施形態）
　図８は、第２実施形態に係る検出装置の、下部電極と絶縁膜との配置関係を模式的に示す平面図である。図９は、図８のＩＸ－ＩＸ’断面図である。図８では、図面を見やすくするために、絶縁膜３５及び壁部２６にそれぞれハッチングを付けて示す。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
　図８に示すように、第２実施形態に係る検出装置１Ａにおいて、絶縁膜３５は、溝部３５Ｇが設けられず、隣接する下部電極２３の間で連続して設けられる。また、検出装置１Ａは、隣接する複数の下部電極２３の間で、複数の下部電極２３と離隔して設けられた壁部２６を有する。壁部２６は、下部電極２３の辺に沿って延在し、平面視で下部電極２３を囲んで設けられる。また、壁部２６は、絶縁膜３５と重なって設けられ、絶縁膜３５の延在方向に沿って延在する。図８に示す例では、隣接する複数の下部電極２３の間で、２つの壁部２６が設けられる。
　図９に示すように２つの壁部２６は、複数の下部電極２３と同層に絶縁膜２８の上に設けられ、複数の下部電極２３と同じ材料で形成される。２つの壁部２６は、例えばＩＴＯ等の透光性の導電材料で形成される。壁部２６の厚さは、それぞれ、例えば２０ｎｍ以上１００ｎｍ以下である。
　絶縁膜３５は、２つの壁部２６を覆って隣接する複数の下部電極２３の間に設けられる。絶縁膜３５は、複数の下部電極２３及び２つの壁部２６で形成される凹凸に沿って設けられ、複数の凹凸を有して形成される。具体的には、第１方向Ｄｘで隣接するフォトダイオードＰＤ－１及びフォトダイオードＰＤ－２において、絶縁膜３５は、電極辺重畳部３５ｅ、３５ｇと、２つの凸部３５ｈとを有する。
　電極辺重畳部３５ｅは、フォトダイオードＰＤ－１の下部電極２３の辺（図８における右辺）に重畳して設けられ、下部電極２３の辺に沿って延在する。また、電極辺重畳部３５ｇは、フォトダイオードＰＤ－２の下部電極２３の辺（図８における左辺）に重畳して設けられ、下部電極２３の辺に沿って延在する。凸部３５ｈは、それぞれ２つの壁部２６に重なって設けられ、電極辺重畳部３５ｅ、３５ｇに沿って延在する。
　絶縁膜３５の電極辺重畳部３５ｇと凸部３５ｈとの間、隣接する２つの凸部３５ｈの間、及び、凸部３５ｈと電極辺重畳部３５ｇとの間には、それぞれ絶縁膜３５の凹部３５ｉが形成される。
　下部バッファ層３２は、第１方向Ｄｘで隣接するフォトダイオードＰＤ－１の下部電極２３、フォトダイオードＰＤ－２の下部電極２３及び絶縁膜３５の少なくとも一部を覆って設けられる。より具体的には、下部バッファ層３２は、下部電極２３に重なる電極重畳部３２ａと、絶縁膜３５の電極辺重畳部３５ｅ、３５ｇのそれぞれに重なる絶縁膜重畳部３２ｂ、３２ｄと、凹部３５ｉの内部に設けられる凹部重畳部３２ｆと、を含む。
　図９では、下部バッファ層３２は、２つの凸部３５ｈの上には設けられない。ただし、図７に示す絶縁膜重畳部３２ｃと同様に、２つの凸部３５ｈの上に下部バッファ層３２が設けられていてもよい。
　本実施形態においても、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の電極重畳部３２ａの厚さｔ１よりも薄い。また、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の凹部重畳部３２ｆの厚さｔ５よりも薄い。
　また、下部バッファ層３２は、絶縁膜３５の２つの凸部３５ｈの上には設けられないので、２つの凹部３５ｉのそれぞれに設けられた凹部重畳部３２ｆは、凸部３５ｈにより離隔して設けられる。なお、図７に示す絶縁膜重畳部３２ｃと同様に、２つの凸部３５ｈの上に下部バッファ層３２が設けられた場合であっても、凸部３５ｈの上に設けられた下部バッファ層３２と凹部３５ｉの凹部重畳部３２ｆとは、離隔して設けられる。すなわち、下部バッファ層３２は、凸部３５ｈ及び凹部３５ｉで段切れされる。
　このような構成により、第２実施形態においても、隣接する下部電極２３の間に位置する下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄは、電極重畳部３２ａに比べて高い抵抗値を有する。また、絶縁膜３５の上に設けられた下部バッファ層３２は、凸部３５ｈ及び凹部３５ｉ等で形成される段差で段切れが生じている。これにより、本実施形態においても、隣接する下部電極２３の間に流れるリーク電流を抑制することができる。
（第３実施形態）
　図１０は、第３実施形態に係る検出装置の、下部電極と絶縁膜との配置関係を模式的に示す平面図である。図１１は、図１０のＸＩ－ＸＩ’断面図である。
　図１０及び図１１に示すように、第３実施形態に係る検出装置１Ｂは、無機絶縁材料で形成された絶縁膜３５に換えて、有機絶縁膜３６を有する。有機絶縁膜３６は、例えば、絶縁膜２７と同じ有機絶縁材料で形成されていてもよい。有機絶縁膜３６は、第１方向Ｄｘ及び第２方向Ｄｙに隣接する下部電極２３の間に設けられ、かつ、下部電極２３の周縁部を覆って設けられる。
　より詳細には、有機絶縁膜３６は、第１延在部３６ａと第２延在部３６ｂとが交差して格子状に形成される。第１延在部３６ａは、第１方向Ｄｘで隣接する下部電極２３の間に設けられ、下部電極２３の辺に沿って第２方向Ｄｙに延在する。第２延在部３６ｂは、第２方向Ｄｙで隣接する下部電極２３の間に設けられ、下部電極２３の辺に沿って第１方向Ｄｘに延在する。
　また、有機絶縁膜３６は、第１延在部３６ａ及び第２延在部３６ｂと離隔して設けられた島状部３６ｃを含む。島状部３６ｃは、フォトダイオードＰＤ（下部電極２３）の中央部でコンタクトホールＣＨ１（図５参照）と重なる領域に設けられる。なお、島状部３６ｃは、有機絶縁膜に限定されず、無機絶縁膜で形成されていてもよい。
　図１１に示すように、有機絶縁膜３６の高さ（厚さ）は、上述した無機絶縁材料で形成された絶縁膜３５の高さ（膜厚）よりも高い。これにより、隣接するフォトダイオードＰＤ－１、ＰＤ－２の下部バッファ層３２は、有機絶縁膜３６を挟んで離隔する。より具体的には、フォトダイオードＰＤ－１の下部バッファ層３２の外縁部３２ｇは、有機絶縁膜３６の傾斜面に重なって配置される。フォトダイオードＰＤ－２の下部バッファ層３２の外縁部３２ｈは、外縁部３２ｇと反対側で有機絶縁膜３６の傾斜面に重なって配置される。有機絶縁膜３６の少なくとも頂部には、下部バッファ層３２は設けられない。言い換えると、下部バッファ層３２は、有機絶縁膜３６の第１延在部３６ａと第２延在部３６ｂとで囲まれた領域内に設けられる。
　このような構成により、第３実施形態では、下部バッファ層３２は有機絶縁膜３６により複数のフォトダイオードＰＤ（下部電極２３）ごとに離隔して設けられる。これにより、本実施形態においても、下部バッファ層３２が、隣接する複数のフォトダイオードＰＤに亘って連続して設けられた場合に比べて、隣接する下部電極２３の間に流れるリーク電流を抑制することができる。
（第４実施形態）
　図１２は、第４実施形態に係る検出装置を模式的に示す断面図である。図１２に示すように、第４実施形態に係る検出装置１Ｃにおいて、絶縁膜３５は、第１絶縁膜３７と、第２絶縁膜３８とが積層された積層膜である。第２絶縁膜３８は第１絶縁膜３７の上に積層される。第１絶縁膜３７は、例えばシリコン酸化膜で形成され、第２絶縁膜３８は、第１絶縁膜３７と異なる材料、例えばシリコン窒化膜で形成される。
　絶縁膜３５には、第１絶縁膜３７及び第２絶縁膜３８を厚さ方向（第３方向Ｄｚ）に貫通する溝部３５Ｇが形成される。絶縁膜３５及び溝部３５Ｇの平面視での構成は、上述した第１実施形態（図６参照）と同様であり、繰り返しの説明は省略する。
　本実施形態では、絶縁膜３５の端部（下部電極２３の辺と重畳する電極辺重畳部３５ｅ、３５ｇの第１方向Ｄｘでの端部）は、それぞれ逆テーパ形状を有する。より詳細には、第２絶縁膜３８の端部３８ａは、第１絶縁膜３７の端部３７ａよりも第１方向Ｄｘに張り出して設けられる。第２絶縁膜３８の端部３８ａは、第１絶縁膜３７の端部３７ａに対して庇状に設けられる。
　また、溝部３５Ｇの内壁もそれぞれ逆テーパ形状を有する。溝部３５Ｇにおいて、第２絶縁膜３８の端部３８ｂは、第１絶縁膜３７の端部３７ｂよりも張り出して設けられる。言い換えると、溝部３５Ｇにおいて、第１方向Ｄｘで対向する第２絶縁膜３８の内壁の間の距離は、第１方向Ｄｘで対向する第１絶縁膜３７の内壁の間の距離よりも小さい。
　絶縁膜３５の逆テーパ形状は、フォトリソグラフィ及びエッチングにより第１絶縁膜３７及び第２絶縁膜３８をパターニングする際に、第１絶縁膜３７及び第２絶縁膜３８のエッチングレートの差を利用して形成できる。例えば、図１２に示す例では、第１絶縁膜３７のエッチングレートは、第２絶縁膜３８のエッチングレートよりも大きい。
　本実施形態では、絶縁膜３５（電極辺重畳部３５ｅ、３５ｇ）の端部で、庇状に張り出した第２絶縁膜３８の端部３８ａと、第１絶縁膜３７の端部３７ａと、下部電極２３とで囲まれた空間が形成される。下部バッファ層３２の電極重畳部３２ａは、第１絶縁膜３７の端部３７ａと、第２絶縁膜３８の端部３８ａと、下部電極２３とで囲まれた空間の内部にも入り込んで設けられる。これにより、下部バッファ層３２の電極重畳部３２ａと、絶縁膜重畳部３２ｂとが段切れしやすくなる。
　また、溝部３５Ｇにおいて、第２絶縁膜３８の端部３８ｂと、第１絶縁膜３７の端部３７ｂと、絶縁膜２８とで囲まれた空間が形成される。下部バッファ層３２の溝部重畳部３２ｅは、第２絶縁膜３８の端部３８ｂと、第１絶縁膜３７の端部３７ｂと、絶縁膜２８とで囲まれた空間の内部にも設けられる。
　これにより、溝部３５Ｇがストレート状に形成され、逆テーパ状に形成されない構成（図７参照）に比べて、溝部３５Ｇの空間が大きく形成される。この結果、下部バッファ層３２の溝部重畳部３２ｅと、絶縁膜重畳部３２ｂとが段切れしやすくなる。また、本実施形態においても、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の電極重畳部３２ａの厚さｔ１よりも薄い。また、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の溝部重畳部３２ｅの厚さｔ５よりも薄い。
　本実施形態では、下部バッファ層３２は、凸部３５ｆの第２絶縁膜３８の上には設けられない。ただし、図７に示す絶縁膜重畳部３２ｃと同様に、凸部３５ｆの第２絶縁膜３８の上に下部バッファ層３２が設けられていてもよい。この場合であっても、溝部３５Ｇが逆テーパ状に形成されているので、凸部３５ｆの上に設けられた下部バッファ層３２と、溝部３５Ｇの溝部重畳部３２ｅとは、離隔して設けられる。すなわち、下部バッファ層３２は、凸部３５ｆ及び溝部３５Ｇで段切れされる。
（変形例）
　図１３は、第４実施形態の変形例に係る検出装置を模式的に示す断面図である。図１３に示すように、第４実施形態の変形例に係る検出装置１Ｄは、上述した第４実施形態に係る検出装置１Ｃ（図１２参照）に比べて、溝部３５Ｇが設けられない構成が異なる。
　図１３に示すように、第４実施形態の変形例に係る検出装置１Ｄでは、絶縁膜３５（第１絶縁膜３７及び第２絶縁膜３８）は、隣接する下部電極２３の間で連続して設けられる。また、絶縁膜３５（電極辺重畳部３５ｅ、３５ｇ）の端部はそれぞれ逆テーパ状に形成される。より詳細には、第２絶縁膜３８の端部３８ａは、第１絶縁膜３７の端部３７ａよりも第１方向Ｄｘに張り出して逆テーパ状に形成される。
　これにより、少なくとも下部バッファ層３２の電極重畳部３２ａと、絶縁膜重畳部３２ｂ、３２ｄとが段切れしやすくなり、離隔して設けられる。また、本変形例においても、下部バッファ層３２の絶縁膜重畳部３２ｂ、３２ｄの厚さｔ２、ｔ４は、下部バッファ層３２の電極重畳部３２ａの厚さｔ１よりも薄い。したがって、本変形例において溝部３５Ｇが設けられない構成であっても、隣接する下部電極２３の間に流れるリーク電流を抑制することができる。
　以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
　１、１Ａ、１Ｂ、１Ｃ、１Ｄ　検出装置
　１０　センサ部
　２１　センサ基材
　２３　下部電極
　２４　上部電極
　２６　壁部
　２７、２８　絶縁膜
　３１　活性層
　３２　下部バッファ層
　３２ａ　電極重畳部
　３２ｂ、３２ｃ、３２ｄ　絶縁膜重畳部
　３３　上部バッファ層
　３５　絶縁膜
　３５ａ、３６ａ　第１延在部
　３５ｂ、３６ｂ　第２延在部
　３５ｃ、３６ｃ　島状部
　３５ｅ、３５ｇ　電極辺重畳部
　３５ｆ、３５ｈ　凸部
　３５ｉ　凹部
　３６　有機絶縁膜
　３７　第１絶縁膜
　３８　第２絶縁膜
　３７ａ、３８ａ　端部
　９０　封止膜
　ＰＤ、ＰＤ－１、ＰＤ－２　フォトダイオード
　ＡＡ　検出領域
　ＧＡ　周辺領域

Claims (14)

  1. 　基板と、
    　前記基板の上に下部電極、下部バッファ層、活性層、上部バッファ層及び上部電極の順に積層された複数のフォトダイオードと、
    　隣接する複数の前記下部電極の間に設けられた絶縁膜と、を有し、
    　前記下部バッファ層は、前記下部電極に重なる電極重畳部と、前記絶縁膜の少なくとも一部に重なる絶縁膜重畳部とを含み、
    　前記下部バッファ層の前記絶縁膜重畳部の厚さは、前記下部バッファ層の前記電極重畳部の厚さよりも薄い
    　検出装置。
  2. 　前記絶縁膜は、隣接する複数の前記下部電極の間で、複数の前記下部電極の辺に沿って延在する溝部を有する
    　請求項１に記載の検出装置。
  3. 　前記絶縁膜は、隣接する複数の前記下部電極の間で、複数の前記下部電極の辺に沿って延在する複数の溝部と、複数の前記溝部の間に位置する凸部と、を有し、
    　前記凸部の上に設けられた前記下部バッファ層は、前記溝部に設けられた前記下部バッファ層と離隔して設けられる
    　請求項１に記載の検出装置。
  4. 　隣接する複数の前記下部電極の間で、複数の前記下部電極と離隔して設けられ、複数の前記下部電極と同じ材料で形成された壁部を有し、
    　前記絶縁膜は、前記壁部を覆って隣接する複数の前記下部電極の間に設けられる
    　請求項１に記載の検出装置。
  5. 　前記絶縁膜は、有機絶縁材料で形成される
    　請求項１に記載の検出装置。
  6. 　隣接する前記フォトダイオードの前記下部バッファ層は、前記絶縁膜を挟んで離隔する
    　請求項５に記載の検出装置。
  7. 　前記絶縁膜の端部は逆テーパ形状である
    　請求項１に記載の検出装置。
  8. 　前記絶縁膜は、第１絶縁膜と、前記第１絶縁膜の上に設けられた第２絶縁膜と、を有し、
    　前記第２絶縁膜の端部は、前記第１絶縁膜の端部よりも張り出して設けられる
    　請求項１に記載の検出装置。
  9. 　前記第１絶縁膜はシリコン酸化膜であり、
    　前記第２絶縁膜はシリコン窒化膜である
    　請求項８に記載の検出装置。
  10. 　前記下部バッファ層の前記絶縁膜重畳部の厚さは、前記溝部に設けられた前記下部バッファ層の厚さよりも薄い
    　請求項３に記載の検出装置。
  11. 　隣接する複数の前記下部電極の間に設けられた前記絶縁膜の厚さは、２０ｎｍ以上２００ｎｍ以下である
    　請求項１に記載の検出装置。
  12. 　前記壁部の厚さは、２０ｎｍ以上１００ｎｍ以下である
    　請求項４に記載の検出装置。
  13. 　前記凸部の幅は、複数の前記溝部の幅よりも小さく、かつ、隣接する複数の前記下部電極の間隔よりも小さい
    　請求項３に記載の検出装置。
  14. 　前記フォトダイオードは、ＯＰＤ（Ｏｒｇａｎｉｃ　Ｐｈｏｔｏｄｉｏｄｅ）である
    　請求項１に記載の検出装置。
PCT/JP2023/037349 2022-10-26 2023-10-16 検出装置 WO2024090261A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-171667 2022-10-26
JP2022171667 2022-10-26

Publications (1)

Publication Number Publication Date
WO2024090261A1 true WO2024090261A1 (ja) 2024-05-02

Family

ID=90830643

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/037349 WO2024090261A1 (ja) 2022-10-26 2023-10-16 検出装置

Country Status (1)

Country Link
WO (1) WO2024090261A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153834A (ja) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd フォトセンサ及び表示装置
WO2021153470A1 (ja) * 2020-01-31 2021-08-05 ソニーグループ株式会社 光電変換素子および撮像素子
JP2022160898A (ja) * 2021-04-07 2022-10-20 株式会社ジャパンディスプレイ 検出装置及び撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153834A (ja) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd フォトセンサ及び表示装置
WO2021153470A1 (ja) * 2020-01-31 2021-08-05 ソニーグループ株式会社 光電変換素子および撮像素子
JP2022160898A (ja) * 2021-04-07 2022-10-20 株式会社ジャパンディスプレイ 検出装置及び撮像装置

Similar Documents

Publication Publication Date Title
US20210326623A1 (en) Detection device
KR101981318B1 (ko) 발광 지문 인식 패널 및 이를 포함하는 지문 인식 디스플레이 장치
US20240304025A1 (en) Detection device
US20240206203A1 (en) Detection device
US20220190038A1 (en) Detection device
US20220328564A1 (en) Detection device and imaging device
US20230028839A1 (en) Detection device
WO2024090261A1 (ja) 検出装置
WO2023032863A1 (ja) 検出装置
CN113711362A (zh) 包括薄膜晶体管和有机光电二极管的图像传感器阵列器件
JP7362385B2 (ja) 検出装置
WO2024135561A1 (ja) 検出装置
WO2024135768A1 (ja) 検出装置
WO2023223877A1 (ja) 検出装置
WO2023153262A1 (ja) 検出装置
WO2024214481A1 (ja) 検出装置
JP2024136770A (ja) 検出装置
WO2023182032A1 (ja) 検出装置
US20240196634A1 (en) Detection device and method for manufacturing same
WO2024185478A1 (ja) 検出装置
WO2023149195A1 (ja) 検出装置
US20230105043A1 (en) Electronic device
WO2023171431A1 (ja) 検出装置
JP2023012379A (ja) 検出装置
JP2023030471A (ja) 検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23882467

Country of ref document: EP

Kind code of ref document: A1