KR20120116403A - 터치 패널 및 터치 패널의 구동 방법 - Google Patents

터치 패널 및 터치 패널의 구동 방법 Download PDF

Info

Publication number
KR20120116403A
KR20120116403A KR1020127014450A KR20127014450A KR20120116403A KR 20120116403 A KR20120116403 A KR 20120116403A KR 1020127014450 A KR1020127014450 A KR 1020127014450A KR 20127014450 A KR20127014450 A KR 20127014450A KR 20120116403 A KR20120116403 A KR 20120116403A
Authority
KR
South Korea
Prior art keywords
transistor
oxide semiconductor
semiconductor layer
layer
signal line
Prior art date
Application number
KR1020127014450A
Other languages
English (en)
Inventor
요시유끼 구로까와
다까유끼 이께다
히까루 다무라
？뻬이 야마자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120116403A publication Critical patent/KR20120116403A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

각각이 표시 소자와 포토센서를 포함하는 복수의 화소를 포함하는 터치 패널이 개시된다. 표시 소자는 산화물 반도체층을 갖는 트랜지스터를 포함한다. 포토센서는 포토다이오드, 제1 트랜지스터, 및 제2 트랜지스터를 포함하고, 제1 및 제2 트랜지스터는 산화물 반도체층을 포함한다. 고속 촬상이 실현되는 터치 패널의 구동 방법도 역시 개시된다.

Description

터치 패널 및 터치 패널의 구동 방법{TOUCH PANEL AND DRIVING METHOD OF TOUCH PANEL}
본 발명은 포토센서(photosensor)를 포함하는 터치 패널 및 그 구동 방법에 관한 것이다. 특히, 본 발명은 각각이 포토센서를 갖춘 복수의 화소를 포함하는 터치 패널 및 그 구동 방법에 관한 것이다. 또한, 본 발명은 터치 패널을 포함하는 전자 장치에 관한 것이다.
최근, 터치 센서를 갖춘 표시 장치가 주목받고 있다. 터치 센서를 갖춘 표시 장치는, 터치 패널, 터치 스크린 등으로 불린다(이하, 간단히 "터치 패널"이라고 함). 터치 센서의 예로서, 그 동작 원리에 따라 저항식 터치 센서, 정전용량식 터치 센서, 및 광학식 터치 센서가 포함된다. 이들 중 어떠한 센서에서도, 피검출물이 표시 장치에 접촉하거나 표시 장치 부근에 있으면, 데이터가 입력될 수 있다.
광학식 터치 센서로서 광을 검출하는 센서("포토센서"라고도 함)를 표시부에 제공함으로써, 예를 들어, 표시부가 입력 영역으로서 역할하는 터치 패널이 제조된다. 이러한 광학식 터치 센서를 포함하는 장치의 예로서, 화상을 포착하는 접촉형 영역 센서(contact type area sensor)로서 화상 포착 기능을 갖는 표시 장치를 들 수 있다(예를 들어, 특허 문헌 1 참조). 광학식 터치 센서를 포함하는 터치 패널의 경우, 터치 패널로부터 광이 방출되고, 그 광의 일부가 피검출물에 의해 반사된다. 광을 검출할 수 있는 포토센서("광전 변환 소자"라고도 함)가 터치 패널의 화소에 제공되고, 포토센서는 반사된 광을 검출하여, 광이 검출되는 영역에서 피검출물의 존재가 인식될 수 있다.
휴대 전화 또는 휴대 정보 단말 등의 전자 장치에 터치 패널을 제공하여 개인 인증 기능 등을 부여하는 것이 연구되어 왔다(예를 들어, 특허 문헌 2 참조). 개인 인증을 위해, 지문(finger print), 얼굴(face), 핸드프린트(handprint), 장문(palm print), 손 정맥의 패턴 등이 이용된다. 표시부와는 상이한 부분이 개인 인증 기능을 갖는 경우에는, 부품 수가 증가하고, 아마도 전자 장치의 중량이나 가격이 상승할 수 있다.
터치 센서 시스템에서, 외광의 밝기에 따라 손가락끝의 위치를 검출하기 위한 화상 처리 방법을 선택하는 기술이 알려져 있다(예를 들어, 특허 문헌 3 참조).
일본 특허 출원 공개 번호 제2001-292276호 일본 특허 출원 공개 번호 제2002-033823호 일본 특허 출원 공개 번호 제2007-183706호
개인 인증 기능 등을 갖는 전자 장치에 대해 터치 패널이 이용되면, 광 검출에 의해 터치 패널의 각 화소에 제공된 포토센서가 생성한 전기 신호가 수집되고 화상 처리가 실시된다. 따라서, 터치 패널에는 트랜지스터를 포함하는 회로가 제공된다.
단결정 실리콘(single crystal silicon)을 포함하는 트랜지스터가 이용되면, 영역 센서(area sensor)의 크기가 단결정 실리콘 기판의 크기에 제약된다. 즉, 단결정 실리콘 기판을 이용한 대형의 영역 센서나, 표시 장치로서 역할하는 대형의 영역 센서의 형성은, 비용이 많이 들고 비실용적이다.
한편, 아몰퍼스 실리콘(amorphous silicon)을 포함하는 박막 트랜지스터(TFT; thin film transistor)가 이용될 때, 기판의 크기는 용이하게 증가될 수 있다. 아몰퍼스 실리콘 박막의 전계 효과 이동도는 낮다; 따라서, 회로 설계에 제한이 따른다; 따라서, 회로에 의해 점유되는 면적이 증가한다.
다결정 실리콘(polycrystalline silicon)은 아몰퍼스 실리콘보다 높은 전계 효과 이동도를 가진다. 그러나, 다결정 실리콘을 포함하는 박막 트랜지스터는 많은 경우에 엑시머 레이저 어닐링(excimer laser annealing)을 이용하는 결정화 방법을 이용함으로써 형성되고, 엑시머 레이저 어닐링 때문에 그들의 특성이 변동한다. 따라서, 특성이 변동하는 박막 트랜지스터를 포함하는 회로를 이용한 포토센서에 의해서는, 검출된 광의 강도 분포를 재현성 높게 전기 신호로 변환하는 것이 어렵다.
본 발명의 실시 형태의 목적은, 큰 기판 위에 대량으로 제조될 수 있고 균일하고 안정적인 전기적 특성을 갖는 포토센서를 포함하는 터치 패널을 제공하는 것이다.
본 발명의 실시 형태의 또 다른 목적은, 고속 응답가능한 고기능의 터치 패널을 제공하는 것이다.
또한, 본 발명의 실시 형태의 또 다른 목적은, 포토센서의 리셋트 동작과 판독 동작을 독립적으로 제어함으로써 촬상의 프레임 주파수를 향상할 수 있는 터치 패널을 제공하는 것이다.
포토센서를 포함하는 터치 패널 또는 터치 센서를 갖춘 표시 장치에, 산화물 반도체층을 이용하여 형성된 트랜지스터를 갖는 회로가 제공된다.
그러나, 산화물 반도체의 화학양론적 조성으로부터의 차이가 박막 형성 공정에서 발생한다. 예를 들어, 산소의 과잉 또는 결핍으로 인해 성막 후에 산화물 반도체의 전기 전도도가 변한다. 또한, 박막 형성 동안에 산화물 반도체에 혼입되는 수소나 수분이 산소(O)-수소(H) 결합을 형성하고 전자 도너(electron donor)로서 역할하며, 이것은 전기 전도도를 변화시키는 요인이 된다. 또한, O-H 결합은 극성(polarity)을 가지기 때문에, 이것은 산화물 반도체를 이용하여 제조되는 박막 트랜지스터 등의 능동 디바이스의 특성 변동 요인이 된다.
산화물 반도체층을 이용하여 형성된 박막 트랜지스터의 전기 특성의 변동을 방지하기 위하여, 변동을 야기하는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물이 산화물 반도체층으로부터 의도적으로 제거된다. 추가로, 불순물의 제거 단계에서 동시에 저감되는 산화물 반도체층의 주성분인 산소를 공급함으로써, 산화물 반도체층이 고순도화되어 i형화(진성)된다.
따라서, 산화물 반도체는 가능한 한 수소 및 캐리어를 적게 포함하는 것이 바람직하다. 본 명세서에 개시되는 박막 트랜지스터에서, 산화물 반도체층에 채널 형성 영역이 형성되고, 산화물 반도체에 포함되는 수소는 5x1019atoms/cm3이하, 바람직하게는 5x1018atoms/cm3이하, 더 바람직하게는 5x1017atoms/cm3이하, 또는 5x1016atoms/cm3 미만으로 설정된다; 산화물 반도체에 포함되는 수소가 제로에 가깝게 가능한 한 많이 제거된다; 그리고, 캐리어 농도는 5x1014atoms/cm3 미만, 바람직하게는 5x1012atoms/cm3이하이다.
박막 트랜지스터의 역방향 특성에서 오프 전류가 가능한 한 작은 것이 바람직하다. 오프 전류(누설 전류라고도 함)는, -1 V 내지 -10 V 사이의 게이트 전압을 인가한 경우 박막 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에 개시되는 산화물 반도체를 이용하여 형성된 박막 트랜지스터의 채널폭(w)에서 1 μm당 전류값은 100 aA/μm이하, 바람직하게는 10 aA/μm이하, 더욱 바람직하게는 1 aA/μm이하이다. 또한, pn 접합이 없고 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기 특성이 악영향을 받지 않는다.
수소의 농도는, 2차 이온 질량분석법(SIMS; secondary ion mass spectrometry)에 의해, 또는 SIMS의 데이터에 기초하여 추정될 수 있다. 캐리어 농도는 홀 효과(Hall effect) 측정에 의해 측정될 수 있다. 홀 효과 측정에 사용되는 장비의 예로서, 비저항(specific resistance)/홀 측정 시스템 ResiTest 8310(TOYO Corporation 제조)을 들 수 있다. 비저항/홀 측정 시스템 ResiTest 8310을 이용하여, 자계의 방향과 세기가 소정 주기로 변화되고, 이와 동기하여, 샘플에 야기되는 홀 기전력 전압(Hall electromotive voltage)만이 검출되어, AC(교류) 홀 측정이 실시될 수 있다. 낮은 전계 효과 이동도와 높은 저항률을 갖는 재료의 경우에도, 홀 기전력 전압이 검출될 수 있다.
본 명세서에서 이용되는 산화물 반도체층으로서, In-Sn-Ga-Zn-O막 등의 4원계 금속 산화물, In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, 및 Sn-Al-Zn-O 막 등의 3원계 금속 산화물, 또는 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, 또는 In-Mg-O막 등의 2원계 금속 산화물, In-O막, Sn-O막, 및 Zn-O막이 이용될 수 있다. 또한, 상기 산화물 반도체층에 SiO2가 포함될 수도 있다.
산화물 반도체층으로서, InMO3(ZnO)m (m>0)로 표현되는 박막이 이용될 수 있다는 점에 유의한다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다. M으로서 Ga를 포함하는 InMO3(ZnO)m (m>0)으로 표현되는 조성식의 산화물 반도체층을 전술된 In-Ga-Zn-O 산화물 반도체라고 부르며, In-Ga-Zn-O 산화물 반도체의 박막을 In-Ga-Zn-O계 비단결정막이라고 부른다.
본 발명의 실시 형태에 따른 터치 패널은, 표시 소자와 포토센서를 각각 포함하는 복수의 화소와, 포토센서의 리셋트 동작과 판독 동작을 독립적으로 제어할 수 있는 제어 회로를 포함한다. 제어 회로는, 포토센서의 리셋트 동작과 판독 동작을, 이들 양쪽 동작들이 서로 중복되지 않도록 실시한다. 산화물 반도체층을 포함하는 박막 트랜지스터가 포토센서에 대해 이용된다는 점에 유의한다.
본 발명의 한 실시 형태는, 각각이 표시 소자와 포토센서를 포함하는 복수의 화소와, 포토센서의 리셋트 동작과 판독 동작을 독립적으로 제어할 수 있는 제어 회로를 포함하는 터치 패널이다. 포토센서는, 포토다이오드와, 산화물 반도체층을 포함하는 트랜지스터를 포함한다. 제어 회로는, 포토센서의 리셋트 동작과 판독 동작을, 이들 양쪽 동작들이 동시에 수행되지 않도록 실시한다.
본 발명의 또 다른 실시 형태는, 각각이 표시 소자와 포토센서를 포함하는 복수의 화소와, 포토센서의 리셋트 동작과 판독 동작을 독립적으로 제어할 수 있는 제어 회로를 포함하는 터치 패널이다. 포토센서는, 아몰퍼스 반도체층을 포함하는 포토다이오드와, 산화물 반도체층을 포함하는 트랜지스터를 포함한다. 제어 회로는, 포토센서의 리셋트 동작과 판독 동작을, 이들 양쪽 동작들이 서로 중복되지 않도록 실시한다.
상기 구조에서, 박막 트랜지스터의 산화물 반도체층은 인듐, 갈륨, 또는 아연을 포함할 수 있다.
본 발명의 또 다른 실시 형태는, 포토다이오드, 산화물 반도체층을 포함하는 제1 트랜지스터, 및 산화물 반도체층을 포함하는 제2 트랜지스터를 포함하는 포토센서를 각각이 포함하는 복수의 화소를 포함하는 터치 패널의 구동 방법이다. 복수의 화소들 각각은 다음과 같은 동작을 실시한다: 제2 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속된 포토센서의 출력 신호선의 전위를 기준 전위로 설정하는 제1 동작; 포토다이오드의 광전류에 의해 제1 트랜지스터의 게이트의 전위를 변화시키는 제2 동작; 및 제2 트랜지스터의 게이트의 전위를 변화시켜, 포토센서의 출력 신호선과 제1 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속된 포토센서의 기준 신호선을 제1 트랜지스터와 제2 트랜지스터를 통해 서로 도통시킴으로써, 광전류에 따라 포토센서의 출력 신호선의 전위를 변화시키는 제3 동작.
본 발명의 또 다른 실시 형태는, 포토다이오드, 제1 트랜지스터, 및 제2 트랜지스터를 포함하는 포토센서를 각각이 포함하는 복수의 화소를 포함하는 터치 패널의 구동 방법이다. 복수의 화소들 각각은 다음과 같은 동작을 실시한다: 제1 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속된 포토센서의 출력 신호선의 전위를 기준 전위로 설정하는 제1 동작; 포토다이오드의 광전류에 의해 제1 트랜지스터의 게이트의 전위를 변화시키는 제2 동작; 및 제2 트랜지스터의 게이트의 전위를 변화시켜, 포토센서의 출력 신호선과 제2 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속된 포토센서의 기준 신호선을 제1 트랜지스터와 제2 트랜지스터를 통해 서로 도통시킴으로써, 광전류에 따라 포토센서의 출력 신호선의 전위를 변화시키는 제3 동작.
상기 본 발명의 실시 형태들에 따른 터치 패널의 구동 방법들에서, 복수의 화소들 중 한 화소에서의 제1 동작과 동시에, 복수의 화소들 중 또 다른 화소에서의 제3 동작이 실시된다.
상기 본 발명의 실시 형태들에 따른 터치 패널의 구동 방법들에서, 복수의 화소들 중 한 화소에서의 제1 동작과 상기 화소에 행 방향으로 인접하는 화소에서의 제1 동작 사이에서, 복수의 화소들 중 또 다른 화소에서의 제3 동작이 실시된다.
상기 본 발명의 실시 형태들에 따른 터치 패널의 구동 방법들에서, 복수의 화소들 중 한 화소에서의 제3 동작과 상기 화소에 행 방향으로 인접하는 화소에서의 제3 동작 사이에서, 복수의 화소들 중 또 다른 화소에서의 제1 동작이 실시된다.
본 발명의 실시 형태에서는, 고속 촬상이 가능한 터치 패널을 제공할 수 있다.
또한, 본 발명의 실시 형태에서는, 포토센서의 동작 시간을 확보하면서 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시 형태에서는, 포토센서의 동작이 안정되고 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시 형태에 따르면, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해 고속 응답가능한 고기능의 터치 패널을 제공할 수 있다.
첨부된 도면에서:
도 1은 터치 패널의 구조예를 나타낸다;
도 2는 화소의 회로도의 예를 나타낸다;
도 3은 포토센서 판독 회로의 구조예를 나타낸다;
도 4는 포토센서의 판독 동작예의 타이밍도이다;
도 5는 터치 패널의 단면의 예를 나타낸다;
도 6은 터치 패널의 단면의 예를 나타낸다;
도 7은 터치 패널의 동작예의 타이밍도이다;
도 8은 터치 패널을 포함하는 액정 표시 장치의 구조예의 사시도를 나타낸다;
도 9a 내지 도 9d 각각은 터치 패널이 적용된 전자 장치의 예를 나타낸다;
도 10은 터치 패널의 동작예의 타이밍도이다;
도 11은 터치 패널의 동작예의 타이밍도이다;
도 12a 내지 도 12e는 박막 트랜지스터 및 박막 트랜지스터의 제조 방법을 나타낸다;
도 13a 내지 도 13e는 박막 트랜지스터 및 박막 트랜지스터의 제조 방법을 나타낸다;
도 14a 내지 도 14d는 박막 트랜지스터 및 박막 트랜지스터의 제조 방법을 나타낸다;
도 15a 내지 도 15d는 박막 트랜지스터 및 박막 트랜지스터의 제조 방법을 나타낸다;
도 16은 박막 트랜지스터를 나타낸다;
도 17은 박막 트랜지스터를 나타낸다;
도 18은 산화물 반도체를 이용하여 형성된 역스태거형 박막 트랜지스터의 세로 단면도이다;
도 19a는 도 18의 A-A'를 따른 단면의 에너지 밴드도(개략도)이고, 도 19b는 전압 인가시의 에너지 밴드도이다;
도 20a는 게이트(G1)에 양의 전위(+VG)가 인가된 상태를 나타내는 에너지 밴드도이고, 도 20b는 게이트(G1)에 음의 전위(-VG)가 인가된 상태를 나타내는 에너지 밴드도이다;
도 21은 진공 준위(vacuum level)와 금속의 일함수(φM) 사이의 관계, 및 진공 준위와 산화물 반도체의 전자 친화력(χ) 사이의 관계를 나타내는 에너지 밴드도이다;
도 22는 계산에 의한 구한 트랜지스터의 전계 효과 이동도와 촬상 주파수 사이의 관계를 도시하는 그래프이다.
이하에서, 첨부된 도면들을 참조하여 실시 형태들을 상세히 설명한다. 그러나, 이하에서 설명되는 실시 형태들은 많은 상이한 형태로 구현될 수 있기 때문에, 당업자라면 본 발명의 범위로부터 벗어나지 않고 그 형태와 세부사항이 다양하게 변경될 수 있다는 것을 용이하게 이해할 것이다. 따라서, 개시된 발명은 이하의 실시 형태들의 설명으로 한정되는 것으로 해석되어서는 안 된다. 실시 형태를 설명하기 위한 도면에서, 동일한 부분 또는 유사한 기능을 갖는 부분은 동일한 참조 번호로 표기하며, 이러한 부분들의 설명은 반복하지 않는다.
(실시 형태 1)
본 실시 형태에서, 본 발명의 실시 형태에 따른 패널의 구조 및 그 구동 방법을 도 1, 도 2, 도 3, 도 4, 도 7, 도 10, 및 도 11을 참조하여 설명한다.
도 1을 참조하여 터치 패널의 구조예를 설명한다. 터치 패널(100)은, 화소 회로(101), 표시 소자 제어 회로(102), 및 포토센서 제어 회로(103)를 포함한다. 화소 회로(101)는 행과 열의 매트릭스로 배치된 복수의 화소(104)를 포함한다. 각각의 화소(104)는 표시 소자(105)와 포토센서(106)를 포함한다.
표시 소자(105) 각각은, 박막 트랜지스터(TFT), 축적 용량 소자, 액정층을 포함하는 액정 소자 등을 포함한다. 박막 트랜지스터는, 축적 용량 소자로의 전하의 주입 또는 축적 용량 소자로부터의 전하의 배출을 제어하는 기능을 가진다. 축적 용량 소자는, 액정층에 인가되는 전압에 대응하는 전하를 보관유지하는 기능을 가진다. 액정층으로의 전압 인가로 인한 편광 방향의 변화를 이용하여, 액정층을 통과하는 광의 색조(tone)를 만들어(계조 표시를 실시), 화상 표시가 실현된다. 액정층을 통과하는 광으로서, 액정 표시 장치의 후면에 위치한 광원(백라이트)으로부터 방출되는 광을 이용한다.
컬러 화상 표시 방법으로서, 컬러 필터를 이용하는 방법, 즉, 컬러 필터 방법이 포함된다는 점에 유의한다. 이 방법은, 액정층을 통과한 광이 컬러 필터를 통과할 때 특정의 색상(예를 들어, 적(R), 녹(G), 또는 청(B))의 계조 표시를 행할 수 있게 한다. 여기서, 컬러 필터 방법이 이용될 때, 적색(R)을 발광하는 기능을 갖는 화소(104), 녹색(G)을 발광하는 기능을 갖는 화소(104), 및 청색(B)을 발광하는 기능을 갖는 화소(104)를 각각, R화소, G화소, B화소라고 부른다.
컬러 화상 표시 방법들로서, 특정 색상(예를 들어, 적(R), 녹(G), 및 청(B))의 각각의 광원이 백라이트로서 이용되고, 순차적으로 점등되는 방법, 소위, 필드 순차 방법이 포함된다. 필드 순차 방법에서, 각 색상의 광원이 점등되어 있는 동안에 액정층을 통과하는 광의 색조를 만듦으로써 각 색상의 계조 표시를 행할 수 있다.
표시 소자(105)가 액정 소자를 포함하는 경우를 설명한다; 그러나, 발광소자 등의 다른 소자가 포함될 수도 있다는 점에 유의한다. 발광소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자이다. 구체적으로는, 발광 다이오드, EL 소자(유기 EL 소자(유기 발광 다이오드(OLED) 또는 무기 EL 소자) 등을 들 수 있다.
포토센서(106) 각각은, 수광시에 전기 신호를 생성하는 기능을 갖는 포토다이오드 등의 소자와, 박막 트랜지스터를 포함한다. 포토센서(106)에 의해 수신되는 광으로서, 백라이트로부터의 광이 피검출물에 전달될 때 얻어진 반사광이 이용된다는 점에 유의한다.
표시 소자 제어 회로(102)는 표시 소자(105)를 제어하며, 표시 소자 구동 회로(107)와 표시 소자 구동 회로(108)를 포함한다. 표시 소자 구동 회로(107)는 비디오 데이터 신호선 등의 신호선("소스 신호선"이라고도 함)을 통해 표시 소자(105)에 신호를 입력한다. 표시 소자 구동 회로(108)는 주사선("게이트 신호선"이라고도 함)을 통해 표시 소자(105)에 신호를 입력한다. 예를 들어, 주사선 구동을 위한 표시 소자 구동 회로(108)는, 특정의 행에 배치된 화소들에 포함된 표시 소자(105)를 선택하는 기능을 가진다. 또한, 신호선 구동을 위한 표시 소자 구동 회로(107)는, 선택된 행에 배치된 화소들에 포함된 표시 소자(105)에 미리결정된 전위를 부여하는 기능을 가진다. 주사선 구동을 위한 표시 소자 구동 회로(108)가 고전위를 부여한 표시 소자에서, 박막 트랜지스터는 도통 상태가 되고 신호선 구동을 위한 표시 소자 구동 회로(107)에 의해 부여된 전하가 표시 소자에 공급된다는 점에 유의한다.
포토센서 제어 회로(103)는 포토센서(106)를 제어하며, 포토센서 출력 신호선 및 포토센서 기준 신호선에 접속된 포토센서 판독 회로(109)와, 포토센서 구동 회로(110)를 포함한다. 포토센서 구동 회로(110)는, 특정 행에 배치된 화소들에 포함된 포토센서(106)에 대해 후술하는 리셋트 동작과 선택 동작을 실시하는 기능을 가진다. 포토센서 판독 회로(109)는, 선택된 행의 화소들에 포함된 포토센서(106)의 출력 신호를 꺼내는 기능을 가진다. 포토센서 판독 회로(109)는, 아날로그 신호인 포토센서의 출력을, OP 앰프에 의해 아날로그 신호로서 터치 패널의 외부로 추출하는 시스템; 또는 그 출력을 A/D 변환 회로에 의해 디지털 신호로 변환한 다음 터치 패널 외부로 추출하는 시스템을 가질 수도 있다는 점에 유의한다.
포토센서를 포함하는 터치 패널(100)에는 산화물 반도체층을 이용하여 형성된 트랜지스터를 갖는 회로가 제공된다.
포토센서를 포함하는 터치 패널(100)에 포함된 산화물 반도체층을 이용하여 형성된 박막 트랜지스터의 전기 특성의 변동을 방지하기 위하여, 변동을 야기하는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물이 산화물 반도체층으로부터 의도적으로 제거된다. 추가로, 불순물의 제거 단계에서 동시에 저감되는 산화물 반도체의 주성분인 산소를 공급함으로써, 산화물 반도체층이 고순도화되어 i형화(진성)된다.
따라서, 산화물 반도체는 가능한 한 수소 및 캐리어를 적게 포함하는 것이 바람직하다. 본 명세서에 개시되는 박막 트랜지스터에서, 산화물 반도체층에 채널 형성 영역이 형성되고, 산화물 반도체에 포함되는 수소는 5x1019atoms/cm3이하, 바람직하게는 5x1018atoms/cm3이하, 더 바람직하게는 5x1017atoms/cm3이하, 또는 5x1016atoms/cm3 미만으로 설정된다; 산화물 반도체에 포함되는 수소는 제로에 가깝게 가능한 한 많이 제거된다; 그리고, 캐리어 농도는 5x1014atoms/cm3 미만, 바람직하게는 5x1012atoms/cm3이하이다.
박막 트랜지스터의 역방향 특성에서 오프 전류가 가능한 한 작은 것이 바람직하다. 오프 전류는, -1 V 내지 -10 V 사이의 게이트 전압이 인가된 경우 박막 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에 개시되는 산화물 반도체를 이용하여 형성된 박막 트랜지스터의 채널폭(w)에서 1 μm당 전류값은 100 aA/μm이하, 바람직하게는 10 aA/μm이하, 더욱 바람직하게는 1 aA/μm이하이다. 또한, pn 접합이 없고 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기 특성이 악영향을 받지 않는다.
도 2를 참조하여 터치 패널의 화소(104)의 회로도의 예를 설명한다. 화소(104)는, 트랜지스터(201), 축적 용량 소자(202) 및 액정 소자(203)를 포함하는 표시 소자(105)와; 포토다이오드(204), 트랜지스터(205) 및 트랜지스터(206)를 포함하는 포토센서(106)를 포함한다. 도 2에서, 트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 각각 산화물 반도체층을 이용하여 형성된 박막 트랜지스터이다.
트랜지스터(201)의 게이트는 게이트 신호선(207)에 전기적으로 접속되고, 트랜지스터(201)의 소스 및 드레인 중 하나는 비디오 데이터 신호선(210)에 전기적으로 접속되며, 트랜지스터(201)의 소스 및 드레인 중 다른 하나는 축적 용량 소자(202)의 한 전극과 액정 소자(203)의 한 전극에 전기적으로 접속된다. 축적 용량 소자(202)의 다른 전극과 액정 소자(203)의 다른 전극은 각각 소정 전위에 유지되어 있다. 액정 소자(203)는 한 쌍의 전극과 그 한 쌍의 전극들 사이에 개재된 액정층을 포함하는 소자이다.
게이트 신호선(207)에 하이 레벨 "H"의 전위가 인가되면, 트랜지스터(201)는 비디오 데이터 신호선(210)의 전위를 축적 용량 소자(202)와 액정 소자(203)에 인가한다. 축적 용량 소자(202)는 인가된 전위를 보관유지한다. 액정 소자(203)는 인가된 전위에 따라 광 투과율을 변경한다.
각각이 산화물 반도체층을 이용하여 형성된 박막 트랜지스터인 트랜지스터(201, 205, 및 206)의 오프 전류는 매우 작기 때문에, 축적 용량 소자는 매우 작거나 제공되지 않을 수도 있다.
포토다이오드(204)의 한 전극은 포토다이오드 리셋트 신호선(208)에 전기적으로 접속되고, 포토다이오드(204)의 다른 전극은 게이트 신호선(213)을 통해 트랜지스터(205)의 게이트에 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(212)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 트랜지스터(206)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(206)의 게이트는 게이트 신호선(209)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(211)에 전기적으로 접속된다.
트랜지스터(205)와 트랜지스터(206)의 배치는 도 2의 구성으로 한정되지 않는다는 점에 유의한다. 다음과 같은 구성을 이용하는 것도 가능하다: 트랜지스터(206)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(212)에 전기적으로 접속되고, 트랜지스터(206)의 다른 하나는 트랜지스터(205)의 소스 및 드레인 중 하나에 전기적으로 접속되고, 트랜지스터(205)의 게이트는 게이트 신호선(209)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(211)에 전기적으로 접속된다.
그 다음, 포토센서 판독 회로(109)의 구성예를 도 3을 참조하여 설명한다. 도 3에서, 포토센서 판독 회로(109)에 포함된 화소 1열에 대응하는 회로(300)는 트랜지스터(301)와 축적 용량 소자(302)를 포함한다. 또한, 참조번호(211)는 그 화소열에 대응하는 포토센서 출력 신호선을 나타내고, 참조 번호(303)는 프리차지 신호선을 나타낸다.
본 명세서의 회로 구성에서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터들 각각은, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터로서 식별될 수 있도록 심볼 "OS"로 표기된다는 점에 유의한다. 도 3에서, 트랜지스터(301)는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터이다.
포토센서 판독 회로(109)에 포함되고 화소 1열에 대응하는 회로(300)에서, 화소내의 포토센서의 동작에 앞서 포토센서 출력 신호선(211)의 전위가 기준 전위로 설정된다. 포토센서 출력 신호선(211)에 대해 설정된 기준 전위는 고전위 또는 저전위일 수도 있다. 도 3에서, 프리차지 신호선(303)의 전위를 "H"로 설정함으로써, 포토센서 출력 신호선(211)의 전위는 기준 전위인 고전위로 설정될 수 있다. 축적 용량 소자(302)는, 포토센서 출력 신호선(211)의 기생 용량이 큰 경우에는 반드시 제공될 필요는 없다는 점에 유의한다.
그 다음, 터치 패널에서의 포토센서의 판독 동작의 예를 도 4의 타이밍도를 참조하여 설명한다. 도 4에서, 신호(401), 신호선(402), 신호선(403), 및 신호선(404)은 각각, 도 2의 포토다이오드 리셋트 신호선(208)의 전위, 트랜지스터(206)의 게이트가 접속된 게이트 신호선(209)의 전위, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위, 및 포토센서 출력 신호선(211)의 전위에 대응한다. 또한, 신호(405)는 도 3의 프리차지 신호선(303)의 전위에 대응한다.
시각 A에서, 포토다이오드 리셋트 신호선(208)의 전위(신호 401)는 전위 "H"로 설정되며, 즉, 포토다이오드에 전기적으로 접속된 포토다이오드 리셋트 신호선(208)의 전위는, 포토다이오드에 포워드 바이어스가 인가되도록(리셋트 동작) 설정된다. 포토다이오드(204)는 도통되고, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호 403)는 전위 "H"로 설정된다. 프리차지 신호선(303)의 전위(신호 405)가 "H"로 설정되고, 포토센서 출력 신호선(211)의 전위(신호 404)는 전위 "H"로 프리차지 된다.
시각 B에서, 포토다이오드 리셋트 신호선(208)의 전위(신호 401)는 전위 "L"로 설정되고(누적 동작), 포토다이오드(204)의 광전류에 의해 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호 403), 즉, 트랜지스터(205)의 게이트 전위가 저하되기 시작한다. 포토다이오드(204)의 광전류는 광이 전달될 때 증가한다; 따라서, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호 403)는 광의 양에 따라 변한다. 즉, 트랜지스터(205)의 소스와 드레인 사이의 전류가 변한다.
시각 C에서, 게이트 신호선(209)의 전위(신호 402)가 전위 "H"로 설정된다(선택 동작). 트랜지스터(206)가 도통되고, 포토센서 기준 신호선(212)과 포토센서 출력 신호선(211)이 트랜지스터(205) 및 트랜지스터(206)를 통해 도통된다. 그러면, 포토센서 출력 신호선(211)의 전위(신호 404)가 저하되기 시작한다. 시각 C 이전에, 프리차지 신호선(303)의 전위(신호 405)가 전위 "L"로 설정되고, 포토센서 출력 신호선(211)의 프리차지가 완료된다는 점에 유의한다. 여기서, 포토센서 출력 신호선(211)의 전위(신호 404)의 저하 속도는, 트랜지스터(205)의 소스와 드레인 사이의 전류에 의존한다. 즉, 포토센서 출력 신호선(211)의 전위(신호 404)는 포토다이오드(204)에 전달되는 광의 양에 따라 달라진다.
시각 D에서, 게이트 신호선(209)의 전위(신호 402)는 전위 "L"로 설정되고, 트랜지스터(206)는 턴오프되어, 포토센서 출력 신호선(211)의 전위(신호 404)는, 시각 D 이후 일정하게 유지된다. 여기서, 포토센서 출력 신호선(211)의 전위는, 포토다이오드(204)에 전달되는 광의 양에 의존한다. 따라서, 포토다이오드(204)에 전달되는 광의 양은, 포토센서 출력 신호선(211)의 전위에 의해 판정될 수 있다.
전술된 바와 같이, 포토센서에 대해, 리셋트 동작, 누적 동작, 및 선택 동작이 개별적으로 반복된다. 터치 패널의 고속 촬상을 실현하기 위하여, 모든 화소의 리셋트 동작, 누적 동작, 및 선택 동작을 고속으로 실시하는 것이 요구된다.
단순하게는, 도 10의 타이밍 차트에 나타낸 바와 같이, 모든 화소의 리셋트 동작 후에 모든 화소의 누적 동작을 실시한 다음, 모든 화소의 선택 동작을 실시함으로써, 원하는 촬상을 실현할 수 있다. 도 10은 터치 패널의 동작예의 타이밍도이다. 도 10에서, 신호(1001), 신호(1002), 신호(1003), 신호(1004), 신호(1005), 신호(1006), 및 신호(1007)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 포토다이오드 리셋트 신호선에 대응한다. 타이밍도에서, 신호(1011), 신호(1012), 신호(1013), 신호(1014), 신호(1015), 신호(1016), 및 신호(1017)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 게이트 신호선에 대응한다. 기간(1018)은, 제m행의 포토센서가 동작하는 기간이며, 기간(1019), 기간(1020), 및 기간(1021)은, 각각 리셋트 동작이 실시되는 기간, 누적 동작이 실시되는 기간, 및 선택 동작이 실시되는 기간이다. 기간(1022)은 모든 화소에서의 1회의 촬상에 필요한 기간이다. m과 n은 자연수이며 1 < m < n을 만족한다는 점에 유의한다. 여기서, 도 10에 나타낸 기간(T)은 한 행에서 리셋트 동작이 개시하는 때로부터 다음 행에서 리셋트 동작이 개시하는 때까지의 기간을 나타낸다.
여기서, 도 7의 타이밍도에 나타낸 구동 방법을 이용함으로써, 개개 포토센서의 동작 시간을 확보한 채 고속 촬상을 용이하게 실시할 수 있다.
도 7은 터치 패널의 동작예의 타이밍도이다. 도 7의 타이밍도에서, 신호(701), 신호(702), 신호(703), 신호(704), 신호(705), 신호(706), 및 신호(707)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 포토다이오드 리셋트 신호선에 대응한다. 타이밍도에서, 신호(711), 신호(712), 신호(713), 신호(714), 신호(715), 신호(716), 및 신호(717)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 게이트 신호선에 대응한다. 기간(718)은, 제m행의 포토센서가 동작하는 기간이며, 기간(719), 기간(720), 및 기간(721)은, 각각 리셋트 동작이 실시되는 기간, 누적 동작이 실시되는 기간, 및 선택 동작이 실시되는 기간이다. 기간(722)은 모든 화소에서의 1회의 촬상에 필요한 기간이다. m과 n은 자연수이며 1 < m < n을 만족한다는 점에 유의한다. 여기서, 도 7에 나타낸 기간(T)은 한 행에서 리셋트 동작이 개시하는 때로부터 다음 행에서 리셋트 동작이 개시하는 때까지의 기간을 나타낸다.
도 7의 타이밍도에 나타낸 구동 방법에서, 리셋트 동작, 누적 동작, 및 선택 동작은 상이한 행을 이용하여 동시에 실시된다. 예를 들어, 한 행에서의 리셋트 동작과 동시에, 다른 행에서 선택 동작이 실시된다. 도 7에서, 제m행의 리셋트 동작과 제1행의 선택 동작은 동시에 실시된다.
여기서, 도 7의 타이밍도의 각 행에서의 포토센서 리셋트 동작 및 선택 동작의 기간이, 도 10의 타이밍도와 동일한 값으로 설정되는 경우, 도 7의 타이밍도에서 전체 화면의 1회 촬상에 필요로 하는 기간(기간 722)은 도 10의 기간(기간 1022)보다 짧을 수 있다. 따라서, 도 7의 타이밍도에 나타낸 구동 방법에서, 촬상의 프레임 주파수 및 촬상의 속도는 도 10의 타이밍도에 나타낸 구동 방법의 촬상의 프레임 주파수 및 촬상의 속도보다 높다.
따라서, 도 7의 타이밍도에 나타낸 구동 방법을 이용함으로써, 개개의 포토센서의 동작 시간을 확보한 채, 고속 촬상이 실시될 수 있으며, 이것은 촬상의 프레임 주파수의 향상에 기인한 것이다.
도 7의 타이밍도에 나타낸 구동 방법을 실현하기 위하여, 포토센서 구동 회로(110)가 리셋트 동작을 독립적으로 제어하는 구동 회로와 선택 동작을 독립적으로 제어하는 구동 회로를 포함하는 것이 바람직하다는 점에 유의한다. 예를 들어, 리셋트 동작을 제어하는 구동 회로는 제1 시프트 레지스터를 이용하여 형성되고, 선택 동작을 제어하는 구동 회로는 제2 시프트 레지스터를 이용하여 형성되는 것이 바람직하다.
또한, 도 11에 나타낸 타이밍도의 구동 방법을 이용함으로써, 포토센서의 안정된 동작을 달성할 수 있다.
도 11의 타이밍도에서, 신호(1101), 신호(1102), 신호(1103), 신호(1104), 신호(1105), 신호(1106), 및 신호(1107)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 포토다이오드 리셋트 신호선에 대응한다. 타이밍도에서, 신호(1111), 신호(1112), 신호(1113), 신호(1114), 신호(1115), 신호(1116), 및 신호(1117)는, 각각 제1행, 제2행, 제3행, 제m행, 제(m+1)행, 제(n-1)행, 제n행의 게이트 신호선에 대응한다. 기간(1118)은, 제m행의 포토센서가 동작하는 기간이며, 기간(1119), 기간(1120), 및 기간(1121)은, 각각 리셋트 동작이 실시되는 기간, 누적 동작이 실시되는 기간, 및 선택 동작이 실시되는 기간이다. 기간(1122)은 모든 화소에서의 1회의 촬상에 필요한 기간이다. 여기서, 도 11에 나타낸 기간(T)은 한 행에서 리셋트 동작이 개시하는 때로부터 다음 행에서 리셋트 동작이 개시하는 때까지의 기간을 나타낸다. 도 10의 타이밍도에서, 기간(T) 동안에 모든 행에 대하여 선택 동작이 이루어지는 것은 아니다; 그러나, 도 11의 타이밍도에서, 어떤 행의 기간 T 동안에 다른 행에 대하여 선택 동작이 이루어진다. 예를 들어, 도 11에 도시된 바와 같이, 제m행에서 리셋트 동작의 개시로부터 제(m+1)행의 리셋트 동작이 개시될 때까지의 기간 동안에, 제2행에서 선택 동작이 실시된다.
도 11의 타이밍도에 나타낸 구동 방법에서, 한 행의 리셋트 동작과 다른 행의 선택 동작은, 리셋트 동작을 제어하는 구동 회로와 선택 동작을 제어하는 구동 회로의 동작 주파수를 변경하지 않고서는, 동시에 실시되지 않는다. 예를 들어, 한 행의 리셋트 동작의 끝과 인접한 행의 리셋트 동작의 시간 사이의 구간 동안에, 또 다른 행에서의 선택 동작이 실시되고, 리셋트 동작과 선택 동작은 동시에 실시되지 않는다. 예를 들어, 도 11에서, 제m행의 리셋트 동작의 끝과 제(m+1)행의 리셋트 동작의 시작 사이의 구간 동안에, 제2 행의 선택 동작이 실시된다. 마찬가지로, 한 행의 선택 동작의 끝과 인접한 행의 선택 동작의 시간 사이의 구간 동안에, 또 다른 행에서의 리셋트 동작이 실시되고, 리셋트 동작과 선택 동작은 실시되지 않는다. 도 11에서, 제1행의 선택 동작의 끝과 제2행의 선택 동작의 시작 사이의 구간 동안에, 제m행의 리셋트 동작이 실시된다.
도 11의 타이밍도에 나타낸 구동 방법을 이용함으로써, 선택 동작을 실시하고 있는 행에서의 포토센서에 의해 야기되는 포토센서 출력 신호선의 전위의 변화가 또 다른 행에서의 포토센서의 리셋트 동작에 미치는 영향이 현저하게 저감될 수 있다. 따라서, 도 11의 타이밍도에 나타낸 구동 방법을 이용함으로써, 포토센서의 안정된 동작을 달성할 수 있다.
여기서, 리셋트 동작에 미치는 영향은, 도 2에서 트랜지스터(206)의 오프-상태 누설 전류로 인해 트랜지스터(205)를 통해 포토센서 출력 신호선(211)으로부터 포토센서 기준 신호선(212)으로 흐르는 누설 전류에 기인한 것이다. 리셋트 동작에 미치는 영향으로 인해, 리셋트 동작 동안에 트랜지스터(205)의 게이트 전압이 소망 전압에 도달하지 않는 경우 또는 누설 전류에 의해 포토센서 출력 신호선(211) 및 포토센서 기준 신호선(212)의 전위가 불안정하게 되는 경우 등의, 포토센서 동작의 오작동이 야기될 수도 있다.
그러나, 본 명세서에 개시되는 발명에서는, 트랜지스터(206)가 산화물 반도체층을 이용하여 형성된 박막 트랜지스터를 이용하여 형성되므로, 매우 작은 오프 전류를 가진다; 따라서 상기 오작동의 가능성이 저감될 수 있다.
또한, 도 11의 타이밍도에 나타낸 구동 방법을 이용함으로써, 포토센서의 안정된 동작과 더불어, 촬상의 프레임 주파수를 향상시킴으로써 고속 촬상이 가능하다.
도 11의 타이밍도에 나타낸 구동 방법에서, 리셋트 기간 동안에 포토센서 출력 신호선의 전위를 포토센서 기준 신호선의 전위와 동일한 레벨로 설정하는 것도 유효하다는 점에 유의한다.
도 11의 타이밍도에 나타낸 구동 방법을 실현하기 위하여, 포토센서 구동 회로(110)가, 리셋트 동작을 독립적으로 제어하는 구동 회로와 선택 동작을 독립적으로 제어하는 구동 회로를 포함하는 것이 바람직하다는 점에 유의한다. 예를 들어, 리셋트 동작을 제어하는 구동 회로가 제1 시프트 레지스터를 이용하여 형성되고, 선택 동작을 제어하는 구동 회로가 제2 시프트 레지스터를 이용하여 형성되며, 각각의 시프트 레지스터의 출력에 대해 소망 기간 동안에만 전위 "H"를 설정하는 신호와의 논리합에 의해 각 행에서의 제어 신호가 생성되는 것이 효과적이다.
도 2의 포토센서(106)에서의 촬상 주파수의 회로 계산의 결과가 도 22에 도시되어 있다. 도 22는, 포토센서(106)에 포함된 트랜지스터(205) 및 트랜지스터(206)의 전계효과 이동도와 판독 속도로부터 계산된 촬상의 프레임 주파수 사이의 관계를 도시하고 있다.
회로 계산은 다음의 같은 조건을 가정하여 실시되었다. 20인치 FHD 규격(가로 1920개의 RGB 화소 및 세로 1080개의 화소)을 가진 터치 패널에서, 각 화소에는 포토센서가 제공되고, 포토센서 출력 신호선(211)의 기생 용량은 20 pF(용량 소자 302에 대응)이며, 트랜지스터(205)와 트랜지스터(206) 각각은 채널 길이 5 μm와 채널폭 16 μm를 가지고, 트랜지스터(301)는 채널 길이 5 μm와 채널폭 1000 μm를 가진다. 계산에 대해, 회로 시뮬레이터 Smart Spice(Silvaco Data Systems Inc. 제조)가 이용되었다는 점에 유의한다.
회로 계산은 다음의 같은 동작을 가정하여 실시되었다. 우선, 초기 상태는 누적 동작 직후의 상태가 될 것이다. 구체적으로, 게이트 신호선(213)의 전위가 8 V로 설정되고, 게이트 신호선(209)의 전위가 0 V로 설정되며, 포토센서 출력 신호선(211)의 전위가 8 V로 설정되고, 포토센서 기준 신호선(212)의 전위가 8 V로 설정되며, 프리차지 신호선(303)의 전위가 0 V로 설정된다. 초기 상태에서 프리차지 신호선(303)의 전위와 포토센서 출력 신호선(211)의 전위가 각각 8 V 및 0 V로 충전된 후(프리차지된 상태), 프리차지 신호선(303)의 전위와 게이트 신호선(209)의 전위가 각각 0 V 및 8 V로 변한다. 즉, 선택 동작이 개시된다. 기준 전압은 0 V로 설정된다는 점에 유의한다. 그 후, 최종 상태는, 포토센서 출력 신호선(211)의 전위가 2 V로 변할 때, 즉, 전위가 프리차지 동작시의 전위로부터 2 V만큼 변할 때가 될 것이다. 전술된 동작에서 초기 상태로부터 최종 상태까지의 시간이 1행당 촬상 시간이 될 것이다.
촬상에 필요한 시간은 상기 1행당 촬상 시간의 1080배가 되며, 화상 촬상 시간의 역수는 화상 촬상의 주파수가 될 것이다. 예로서, 촬상 주파수 60Hz란, 상기 1행당 촬상 시간이, 다음과 같은 등식에 대응한다는 것을 의미한다: 1/60 [Hz] /1080[열] =15.43 [μs].
도 22의 결과에 따르면, 트랜지스터(205) 및 트랜지스터(206) 각각의 전계 효과 이동도가, 산화물 반도체를 이용하여 형성된 트랜지스터가 이용된다는 가정하에 10 cm2/Vs 내지 20 cm2/Vs로 설정되는 경우, 촬상 주파수는 70 내지 100 Hz인 것을 알 수 있다. 한편, 아몰퍼스 실리콘을 이용하여 형성된 트랜지스터가 이용된다는 가정하에 트랜지스터(205) 및 트랜지스터(206) 각각의 전계 효과 이동도가 0.5 cm2/Vs로 설정된 경우, 촬상 주파수는 약 5Hz이다. 즉, 산화물 반도체를 이용하여 포토센서의 트랜지스터를 형성하는 것이 효과적이다.
상기 구조에서, 동작 시간을 확보하고 고속 촬상이 가능한 포토센서를 포함하는 터치 패널을 제공할 수 있다. 또한, 포토센서의 동작 시간을 확보하면서 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 상기 구성에 의해, 안정된 동작과 함께 고속 촬상이 가능한 포토센서를 포함하는 터치 패널을 제공할 수 있다. 또한, 포토센서의 안정된 동작과 함께 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터를 이용하여 고속 응답가능한 고기능 터치 패널을 제공할 수 있다.
(실시 형태 2)
본 실시 형태에서는, 본 발명의 실시 형태에 따른 터치 패널의 구조를 도 5를 참조하여 설명한다.
도 5는 터치 패널의 단면의 예를 나타낸다. 도 5에 나타낸 터치 패널에서는, 절연 표면을 갖는 기판(501) (TFT 기판) 위에, 포토다이오드(502), 트랜지스터(540), 트랜지스터(503), 및 액정 소자(505)가 형성된다.
트랜지스터(503) 및 트랜지스터(540) 위에는 산화물 절연층(531), 보호 절연층(532), 층간 절연층(533), 및 층간 절연층(534)이 제공된다. 층간 절연층(533) 위에 포토다이오드(502)가 제공된다. 포토다이오드(502)에서, 층간 절연층(533) 위에 형성된 전극층(541)과 층간 절연층(534) 위에 형성된 전극층(542) 사이의 층간 절연층(533) 위에는, 제1 반도체층(506a), 제2 반도체층(506b), 및 제3 반도체층(506c)이 이 순서로 적층된다.
전극층(541)은 층간 절연층(534)에 형성된 도전층(543)에 전기적으로 접속되고, 전극층(542)은 전극층(541)을 통해 게이트 전극층(545)에 전기적으로 접속된다. 게이트 전극층(545)은 트랜지스터(540)의 게이트 전극층에 전기적으로 접속되고, 포토다이오드(502)는 트랜지스터(540)에 전기적으로 접속된다. 트랜지스터(540)는 실시 형태 1의 트랜지스터(205)에 대응한다.
각각이 포토센서를 포함하는 터치 패널에 포함된 산화물 반도체층을 이용하여 형성된 트랜지스터(503) 및 트랜지스터(540)의 전기 특성의 변동을 방지하기 위하여, 변동을 야기하는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물이 산화물 반도체층으로부터 의도적으로 제거된다. 추가로, 불순물의 제거 단계에서 동시에 저감되는 산화물 반도체의 주성분인 산소를 공급함으로써, 산화물 반도체층이 고순도화되어 i형화(진성)된다.
따라서, 산화물 반도체층은 가능한 한 수소 및 캐리어를 적게 포함하는 것이 바람직하다. 트랜지스터(503) 및 트랜지스터(540)에서, 수소 농도가 5x1019atoms/cm3이하, 바람직하게는 5x1018atoms/cm3이하, 보다 바람직하게는 5x1017atoms/cm3이하 또는 5x1016atoms/cm3미만이 되도록 가능한 한 많이 제거되고, 캐리어 농도는 5x1014atoms/cm3미만, 바람직하게는 5x1012atoms/cm3이하가 되도록 내부에 포함된 수소가 0에 가깝게 가능한 한 많이 제거된 산화물 반도체층에 채널 형성 영역이 형성된다.
트랜지스터(503) 및 트랜지스터(540)의 역방향 특성에서 오프 전류가 가능한 한 작은 것이 바람직하다. 오프 전류는, -1 V 내지 -10 V 사이의 게이트 전압이 인가된 경우 박막 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에 개시되는 산화물 반도체를 이용하여 형성된 박막 트랜지스터의 채널폭(w)에서 1 μm당 전류값은 100 aA/μm이하, 바람직하게는 10 aA/μm이하, 더욱 바람직하게는 1 aA/μm이하이다. 또한, pn 접합이 없고 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기 특성이 악영향을 받지 않는다.
도 18은 산화물 반도체를 이용하여 형성된 역스태거형 박막 트랜지스터의 세로 단면도이다. 게이트 절연막(GI)이 사이에 개재된 채 게이트 전극(GE1) 위에 산화물 반도체층(OS)이 제공되고, 그 위에 소스 전극(S) 및 드레인 전극(D)이 제공된다.
도 19a 및 도 19b는 도 18의 A-A'를 따른 단면의 에너지 밴드도(개략도)이다. 도 19a는 소스에 인가되는 전위가 드레인에 인가되는 전위와 같은 경우(VD = 0V)를 나타내고, 도 19b는 소스에 관한 양의 전위가 드레인에 인가되는 경우(VD > 0V)를 나타낸다.
도 20a 및 도 20b는 도 18의 B-B'를 따른 단면의 에너지 밴드도(개략도)이다. 도 20a는, 게이트 전극(GE1)에 양의 전위(+VG)가 인가되고 소스와 드레인 사이에 캐리어(전자)가 흐르는 온 상태를 나타내고 있다. 도 20b는, 게이트 전극(GE1)에 음의 전위(-VG)가 인가되고 소수 캐리어는 흐르지 않는 오프 상태를 나타낸다.
도 21은 진공 준위와 금속의 일함수(φM) 사이의 관계, 및 진공 준위와 산화물 반도체의 전자 친화력(χ) 사이의 관계를 나타낸다.
종래의 산화물 반도체는 통상 n형 반도체로서, 페르미 준위(EF)가, 밴드갭 중앙에 위치하는 진성 페르미 준위(Ei)로부터 떨어져 전도 대역에 더 가깝게 위치하고 있다. 수소는 도너(donor)로서 역할할 수 있기 때문에, 수소는 산화물 반도체층을 n형화하는 요인으로서 알려져 있다는 점에 유의한다.
반면, 본 발명에 따른 산화물 반도체는, 산화물 반도체로부터 n형 불순물인 수소를 제거하고 불순물이 그 내부에 가능한 한 많이 포함되지 않도록 산화물 반도체를 고순도화함으로써 얻어지는 진성(i형) 또는 실질적으로 진성의 산화물 반도체이다. 즉, 수소나 물 등의 불순물을 가능한 한 많이 제거함으로써 고순도화된 i형(진성 반도체) 또는 거기에 접근하는 반도체를 얻는 것이 특징이다. 이것은 페르미 준위(EF)가 진성 페르미 준위(Ei)와 동일한 레벨에 있는 것을 가능케 한다.
산화물 반도체의 전자 친화력(χ)은 4.3 eV라 일컬어지고 있다. 소스 전극 및 드레인 전극에 포함된 티타늄(Ti)의 일함수는 산화물 반도체의 전자 친화력(χ)과 실질적으로 동일하다. 그 경우, 금속과 산화물 반도체 사이의 계면에, 전자에 대한 쇼트키 장벽(Schottky barrier)은 형성되지 않는다.
즉, 금속의 일함수(φM)와 산화물 반도체의 전자 친화력(χ)이 서로 동일한 경우, 금속과 산화물 반도체는 서로 접촉하고, 도 19a에 나타낸 바와 같은 에너지 밴드도(개략도)가 얻어진다.
도 19b에서, 검정색 원(●)은 전자를 나타내고, 드레인 전극에 양의 전위가 인가되면, 전자는 배리어(h)를 넘어 산화물 반도체에 주입되고 드레인을 향하여 흐른다. 그 경우, 배리어(h)의 높이는 게이트 전압과 드레인 전압에 의존하여 변한다; 양의 드레인 전압이 인가되는 경우, 배리어(h)의 높이는 전압 인가가 없는 도 19a의 배리어의 높이보다 작으며, 즉, 밴드 갭(Eg)의 1/2이다.
이때, 산화물 반도체에 주입된 전자는 도 20a에 나타낸 바와 같이 산화물 반도체층을 통해 흐른다. 또한, 도 20b에서, 게이트 전극(GE1)에 음의 전위가 인가되면, 소수 캐리어인 정공(hole)은 실질적으로 존재하지 않기 때문에, 전류는 제로에 한없이 가깝게 된다.
예를 들어, 박막 트랜지스터가 1x104 μm의 채널폭(W)과 3 μm의 채널 길이를 가지더라도, 오프 전류는 10-13 A이하이며, 임계이하 스윙(subthreshold swing)(S값)은 0.1 V/dec이다(게이트 절연막의 두께: 100 nm).
이런 방식으로, 불순물이 가능한 한 적게 포함되도록 산화물 반도체층이 고순도화되면, 박막 트랜지스터의 동작이 양호해질 수 있다.
따라서, 상기 산화물 반도체층을 이용하여 형성된 트랜지스터(503) 및 트랜지스터(540)는 안정적인 전기 특성과 높은 신뢰성을 갖는 박막 트랜지스터이다.
트랜지스터(503) 및 트랜지스터(540) 각각에 포함되는 산화물 반도체층으로서, In-Sn-Ga-Zn-O막 등의 4원계 금속 산화물, In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, 및 Sn-Al-Zn-O 막 등의 3원계 금속 산화물, 또는 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, 또는 In-Mg-O막 등의 2원계 금속 산화물, In-O막, Sn-O막, 및 Zn-O막이 이용될 수 있다. 또한, 상기 산화물 반도체층에 SiO2가 포함될 수도 있다.
산화물 반도체층으로서, InMO3(ZnO)m (m>0)로 표현되는 박막이 이용될 수 있다는 점에 유의한다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다. M으로서 Ga를 포함하는 InMO3(ZnO)m (m>0)으로 표현되는 조성식의 산화물 반도체층을 전술된 In-Ga-Zn-O 산화물 반도체라고 부르며, In-Ga-Zn-O 산화물 반도체의 박막을 In-Ga-Zn-O계 비단결정막이라고 부른다.
여기서는, 제1 반도체층(506a)으로서 p형의 도전형을 갖는 반도체층, 제2 반도체층(506b)으로서 고저항 반도체층(i형 반도체층), 및 제3 반도체층(506c)으로서 n형의 도전형을 갖는 반도체층이 적층된 핀(pin)형 포토다이오드가 예로서 도시되어 있다.
제1 반도체층(506a)은 p형 반도체층이고, p형 도전형을 부여하는 불순물 원소를 포함하는 아몰퍼스 실리콘막에 의해 형성될 수 있다. 제1 반도체층(506a)은 (붕소(B) 등의) 13족 불순물 원소를 포함하는 반도체 재료 가스를 이용하여 플라즈마 CVD법에 의해 형성된다. 반도체 재료 가스로서, 실란(SiH4)이 이용될 수도 있다. 대안으로서, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수도 있다. 추가의 대안으로서, 불순물 원소를 포함하지 않는 아몰퍼스 실리콘막이 형성된 다음, 확산법이나 이온 주입법을 이용하여 아몰퍼스 실리콘막에 불순물 원소가 도입될 수도 있다. 불순물 원소를 확산시키기 위하여 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등이 실시될 수도 있다. 이 경우, 아몰퍼스 실리콘막을 형성하는 방법으로서, LPCVD법, 화학적 기상 증착법, 또는 스퍼터링법 등이 이용될 수도 있다. 제1 반도체층(506a)은 10 nm이상 50 nm이하의 두께를 갖도록 형성되는 것이 바람직하다.
제2 반도체층(506b)은 i형 반도체층(진성 반도체층)이며, 아몰퍼스 실리콘막으로 형성된다. 제2 반도체층(506b)의 형성에 관해 말하자면, 아몰퍼스 실리콘막이 반도체 재료 가스를 이용하여 플라즈마 CVD법에 의해 형성된다. 반도체 재료 가스로서, 실란(SiH4)이 이용될 수도 있다. 대안으로서, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수도 있다. 대안으로서 제2 반도체층(506b)은 LPCVD법, 화학적 기상 증착법, 스퍼터링법 등에 의해 형성될 수도 있다. 제2 반도체층(506b)은 200 nm이상 1000 nm이하의 두께를 갖도록 형성되는 것이 바람직하다.
제3 반도체층(506c)은 n형 반도체층이고, n형 도전형을 부여하는 불순물 원소를 포함하는 아몰퍼스 실리콘막에 의해 형성된다. 제3 반도체층(506c)은 (인(P) 등의) 15족 불순물 원소를 포함하는 반도체 재료 가스를 이용하여 플라즈마 CVD법에 의해 형성된다. 반도체 재료 가스로서, 실란(SiH4)이 이용될 수도 있다. 대안으로서, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 이용될 수도 있다. 추가의 대안으로서, 불순물 원소를 포함하지 않는 아몰퍼스 실리콘막이 형성된 다음, 확산법이나 이온 주입법을 이용하여 아몰퍼스 실리콘막에 불순물 원소가 도입될 수도 있다. 불순물 원소를 확산시키기 위하여 이온 주입법 등에 의해 불순물 원소가 도입된 후에 가열 등이 실시될 수도 있다. 이 경우, 아몰퍼스 실리콘막을 형성하는 방법으로서, LPCVD법, 화학적 기상 증착법, 또는 스퍼터링법 등이 이용될 수도 있다. 제3 반도체층(506c)은 20 nm이상 200 nm이하의 두께를 갖도록 형성되는 것이 바람직하다.
제1 반도체층(506a), 제2 반도체층(506b), 및 제3 반도체층(506c)은 반드시 아몰퍼스 반도체를 이용하여 형성되는 것은 아니고, 다결정 반도체 또는 미결정(microcrystalline) 반도체(세미-아몰퍼스 반도체(SAS)) 반도체를 이용해 형성될 수도 있다.
미결정 반도체는, 깁스의 자유 에너지(Gibbs free energy)를 고려하면 아몰퍼스와 단결정 사이의 중간적인 준안정 상태에 속한다. 즉, 미결정 반도체막은 열역학적으로 안정된 제3 상태를 갖는 반도체로서, 단거리 질서(short range order)와 격자 변형을 가진다. 기둥 모양 또는 바늘 모양 결정이 기판면에 대해 법선 방향으로 성장한다. 미결정 반도체의 대표예인 미결정 실리콘의 라만 스펙트럼(Raman spectrum)은 단결정 실리콘을 나타내는 520 cm-1보다 아래의 작은 파수(wavenumber) 영역으로 시프트된다. 즉, 단결정 실리콘을 나타내는 520 cm-1과 아몰퍼스 실리콘을 나타내는 480 cm-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 존재한다. 또한, 미결정 실리콘은 불포화 결합(dangling bond)을 종단하도록 적어도 1 원자% 이상의 수소 또는 할로겐을 포함한다. 게다가, 미결정 실리콘은 헬륨, 아르곤, 크립톤, 또는 네온 등의 희가스 원소를 포함하여 격자 변형을 더욱 촉진함으로써, 높은 열역학적 안정성을 갖는 미결정 반도체막이 얻어질 수 있다.
미결정 반도체막은, 수십 MHz 내지 수백 MHz의 주파수를 갖는 고주파 플라즈마 CVD법, 또는 1 GHz 이상의 주파수를 갖는 마이크로파 플라즈마 CVD법에 의해 형성될 수 있다. 대표적으로는, 미결정 반도체막은, 수소로 희석된 SiH4, Si2H6, SiH2Cl2, 또는 SiHCl3 등의 수소화 실리콘 또는 SiCl4 또는 SiF4 등의 할로겐화 실리콘을 이용하여 형성될 수 있다. 수소화 실리콘 및 수소 외에도, 헬륨, 아르곤, 크립톤, 또는 네온으로부터 선택된 하나 또는 복수 종의 희가스 원소에 의한 희석에 의해, 미결정 반도체막이 형성될 수 있다. 그 경우, 수소화 실리콘에 대한 수소의 유량비는 5:1 내지 200:1이며, 바람직하게는, 50:1 내지 150:1, 더욱 바람직하게는 100:1이다. 또한, CH4 또는 C2H6 등의 탄화수소 가스, GeH4 또는 GeF4 등의 게르마늄 가스, F2 등이 실리콘을 포함한 가스 내에 혼합될 수도 있다.
또한, 광전 효과에 의해 발생된 정공의 전계 효과 이동도는 전자보다 낮기 때문에, 핀형 포토다이오드는 p형 반도체층 측의 면이 수광면으로서 이용될 때 더 나은 특성을 가진다. 여기서는, 핀형 포토다이오드가 형성되는 기판(501)의 면으로부터 포토다이오드(502)에 의해 수신되는 광이 전기 신호로 변환되는 예를 설명한다. 또한, 수광면의 반도체층과는 반대되는 도전형을 갖는 반도체층으로부터의 광은 외란광(disturbance light)이다; 따라서, 전극층은 차광 도전막을 이용하여 형성되는 것이 바람직하다. 대안으로서 n형 반도체층 측의 면이 수광면으로서 이용될 수 있다는 점에 유의한다.
액정 소자(505)는, 화소 전극(507), 액정(508), 대향 전극(509), 배향막(511), 및 배향막(512)을 포함한다. 화소 전극(507)은 기판(501) 위에 형성되고, 배향막(511)은 화소 전극(507) 위에 형성된다. 화소 전극(507)은 도전막(510)을 통해 트랜지스터(503)에 전기적으로 접속된다. 기판(513)(대향 기판)에는 대향 전극(509)이 제공되고, 배향막(512)은 대향 전극(509) 위에 형성되며, 배향막(511)과 배향막(512) 사이에는 액정(508)이 개재된다. 트랜지스터(503)는 실시 형태 1의 트랜지스터(201)에 대응한다.
화소 전극(507)과 대향 전극(509) 사이의 셀 갭은 스페이서(516)를 이용하여 제어될 수 있다. 도 5에서는, 포토리소그래피에 의해 선택적으로 형성된 기둥 모양의 스페이서(516)를 이용하여 셀 갭이 제어된다. 대안으로서, 셀 갭은 화소 전극(507)과 대향 전극(509) 사이에 구형의 스페이서를 분산시킴으로써 제어될 수 있다.
액정(508)은 기판(501)과 기판(513) 사이의 밀봉재(sealing material)에 의해 둘러싸인다. 액정(508)은 디스펜서법(적하법) 또는 디핑법(펌핑법)에 의해 주입될 수도 있다.
화소 전극(507)에 대해, 인듐주석 산화물(ITO), 산화 실리콘을 포함한 인듐주석 산화물(ITSO), 유기 인듐, 유기 주석, 산화 아연, 산화 아연(ZnO)을 포함한 인듐 아연 산화물(IZO), 산화 아연(ZnO), 갈륨(Ga)을 포함한 산화 아연, 산화 주석(SnO2), 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티타늄을 포함한 인듐 산화물, 산화 티타늄을 포함한 인듐 주석 산화물 등의 투광성을 갖는 도전성 재료가 이용될 수 있다. 화소 전극(507)을 형성하기 위해 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물이 이용될 수 있다. 도전성 고분자로서, 이른바 π-전자 공액(π-electron conjugated) 도전성 폴리머가 이용될 수 있다. 예를 들어, 폴리아닐린(polyaniline) 또는 그 유도체, 폴리피롤(polypyrrole) 또는 그 유도체, 폴리티오펜(polythiophene) 또는 그 유도체, 이들의 2종 이상의 공중합체 등을 들 수 있다.
본 실시 형태에서는, 예로서 투명 액정 소자(505)가 주어지고 있기 때문에, 화소 전극(507)의 경우에서와 같이 대향 전극(509)에 대해서도 전술된 투광성 도전성 재료가 이용될 수 있다.
화소 전극(507)과 액정(508) 사이에는 배향막(511)이 제공되고, 대향 전극(509)과 액정(508) 사이에는 배향막(512)이 제공된다. 배향막(511)과 배향막(512)은 폴리이미드 또는 폴리(비닐 알코올) 등의 유기 수지를 이용하여 형성될 수 있다. 액정 분자를 소정 방향으로 배향시키기 위해 그 표면에는 러빙((rubbing) 등의 배향 처리가 실시된다. 러빙은, 배향막에 압력을 가하면서 나일론 등의 옷감으로 휘감은 롤러를 회전시켜 배향막의 표면을 소정 방향으로 러빙함으로써 실시될 수 있다. 산화 실리콘 등의 무기 재료를 이용함으로써, 배향 처리를 실시하지 않고 증착법에 의해 배향 특성을 각각 갖는 배향막(511)과 배향막(512)이 직접 형성될 수 있다는 점에 유의한다.
또한, 특정 파장 범위의 광이 통과할 수 있는 컬러 필터(514)가 액정 소자(505)와 중첩하도록 기판(513) 위에 형성된다. 컬러 필터(514)는, 염료를 분산시킨 아크릴계 수지 등의 유기 수지를 기판(513)에 적용한 후 포토리소그래피에 의해 선택적으로 형성될 수 있다. 대안으로서, 컬러 필터(514)는, 염료를 분산시킨 폴리이미드계 수지를 기판(513)에 적용한 후 에칭에 의해 선택적으로 형성될 수 있다. 대안으로서, 컬러 필터(514)는 잉크젯법 등의 액적 사출법(droplet discharge method)을 이용하여 선택적으로 형성될 수 있다.
또한, 광을 차단할 수 있는 차광막(515)이 포토다이오드(502)와 중첩하도록 기판(513) 위에 형성된다. 차광막(515)을 제공함으로써, 기판(513)을 통과하여 터치 패널에 입사하는 백라이트로부터의 광이 직접 포토다이오드(502)에 전달되는 것이 방지될 수 있다. 또한, 화소들 중의 액정(508)의 배향의 무질서에 기인한 경사결함(disclination)의 목격이 방지될 수 있다. 차광막(515)에 대해, 카본 블랙 또는 낮은 원자가(low-valent)의 산화 티타늄 등의 흑색 염료를 포함하는 유기 수지가 이용될 수 있다. 대안으로서, 차광막(515)에 대하여 크롬을 이용하여 형성된 막이 이용될 수 있다.
또한, 화소 전극(507)이 형성되는 기판(501)의 면과는 반대측의 면에 편광판(517)이 제공되고, 대향 전극(509)이 형성되는 기판(513)의 면과는 반대측의 면에 편광판(518)이 제공된다.
절연 재료를 이용하여, 산화물 절연층(531), 보호 절연층(532), 층간 절연층(533), 및 층간 절연층(534)이, 그 재료에 따라, 스퍼터링법, SOG법, 스핀 코팅, 딥 코팅, 스프레이 코팅, 또는 액적 사출법(예를 들어, 잉크젯법, 스크린 인쇄, 오프셋 인쇄 등) 등의 방법을 이용하여 형성될 수 있다.
산화물 절연층(531)으로서는, 산화 실리콘층, 산화 질화 실리콘층, 산화 알루미늄층, 산화 질화 알루미늄층 등의 산화물 절연층의 단층 또는 적층이 이용될 수 있다.
보호 절연층(532)의 무기 절연 재료로서, 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층, 또는 질화 산화 알루미늄층 등의 질화물 절연층의 단층 또는 적층이 이용될 수 있다. 마이크로파(2.45 GHz)를 이용한 고밀도 플라즈마 CVD를 이용하는 것이, 높은 내압을 갖는 치밀하고 고품질의 절연층의 형성이 가능하기 때문에 바람직하다.
표면 요철의 저감을 위해, 평탄화 절연막으로서 기능하는 절연층이 층간 절연층(533 및 534)으로서 이용되는 것이 바람직하다. 층간 절연층(533 및 534)은 폴리이미드, 아크릴 수지, 벤조시크로부텐계 수지, 폴리아미드, 또는 에폭시 수지 등의 내열성을 갖는 유기 절연 재료를 이용하여 형성될 수 있다. 이러한 유기 절연 재료 외에도, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등의 단층 또는 적층을 이용할 수 있다.
백라이트로부터의 광은 화살표(520)로 가리킨 바와 같이 기판(513) 및 액정 소자(505)를 통과하고, 기판(501) 측의 피검출물(521)에 전달된다. 그 다음, 피검출물(521)에 의해 반사된 광은, 화살표(522)로 가리킨 바와 같이 포토다이오드(502)에 입사한다.
액정 소자는, TN(twisted nematic) 모드 액정 소자, VA(vertical alignment) 모드 액정 소자, OCB(optically compensated birefringence) 모드 액정 소자, IPS(in-plane switching) 모드 액정 소자 등일 수도 있다. 대안으로서, 배향막이 필요하지 않은 블루상(blue phase)을 나타내는 액정이 이용될 수도 있다. 블루상은 액정상들 중 하나로서, 콜레스테릭 액정의 온도가 상승할 때 콜레스테릭상으로부터 등방상으로 전이하기 직전에 나타나는 상이다. 블루상은 좁은 온도 범위에서만 나타난다; 따라서, 온도 범위를 확장시키기 위하여 5 중량% 이상의 카이럴제를 포함하는 액정 조성물을 이용하여 액정층(508)이 형성된다. 블루상을 나타내는 액정과 카이럴제를 포함한 액정 조성물은 1 msec 이하의 짧은 응답 속도를 가지며 광학적 등방성이다; 따라서, 배향 처리가 불필요하고 시야각 의존성이 작다. 또한, 배향막이 제공될 필요가 없고 러빙 처리가 불필요하기 때문에, 러빙 처리에 의해 야기되는 정전 방전 손상이 방지될 수 있고 제조 공정에서 터치 패널의 결함이나 손상이 저감될 수 있다. 따라서, 터치 패널의 생산성이 증가될 수 있다.
본 실시 형태에서는, 화소 전극(507)과 대향 전극(509) 사이에 액정(508)이 개재되어 있는 액정 소자(505)가 예로서 설명되지만, 본 발명의 실시 형태에 따른 터치 패널은 이 구조로 한정되지 않는다는 점에 유의한다. IPS 모드 액정 소자와 같이, 한 쌍의 전극이 기판(501) 측에 형성되어 있는 액정 소자가 이용될 수도 있다.
이 구조에 의해, 고속 촬상이 가능한 터치 패널을 제공할 수 있다. 또한, 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터를 이용하여 고속 응답가능한 고기능 터치 패널을 제공할 수 있다.
(실시 형태 3)
본 실시 형태에서는, 본 발명의 실시 형태에 따른 터치 패널의 또 다른 구조를 도 6을 참조하여 설명한다.
도 6은 실시 형태 2와는 상이한 터치 패널의 단면의 예를 나타낸다. 도 6의 터치 패널은, 피검출물(521) 위에서 반사된 후에, 핀형 포토다이오드가 형성되는 기판(501)과는 반대의 대향 기판(513)을 통해 포토다이오드(502)에 입사한 광을 변환함으로써 전기 신호가 얻어지는 예를 나타낸다.
백라이트로부터의 광은, 화살표(560)로 가리킨 바와 같이 기판(501) 및 액정 소자(505)를 통과하고 기판(513) 측의 피검출물(521)에 전달된다. 그 다음, 피검출물(521)에 의해 반사된 광은, 화살표(562)로 가리킨 바와 같이 포토다이오드(502)에 입사한다. 이 구조에서, 차광막(515)은 화살표(562)로 표시된 광이 통과하는 영역에는 제공되지 않는다는 점에 유의한다. 또한, 컬러 필터(514)는 화살표(562)로 표시된 광이 통과하는 재료를 이용하여 형성된다.
광전 효과에 의해 발생된 정공의 전계 효과 이동도는 전자보다 낮기 때문에, 핀형 포토다이오드는 p형 반도체층 측이 수광면으로서 이용될 때 더 나은 특성을 가진다. 여기서는, 대향 기판(513)을 통해 포토다이오드(502)가 수신하는 광은 전기 신호로 변환된다. 또한, 수광면의 반도체층과는 반대되는 도전형을 갖는 반도체층으로부터의 광은 외란광이다; 따라서, 전극층(541)은 차광 도전막을 이용하여 형성되는 것이 바람직하다. 대안으로서 n형 반도체층 측의 면이 수광면으로서 이용될 수 있다는 점에 유의한다.
따라서, 본 실시 형태의 포토다이오드(502)에서, 게이트 전극층(545)에 접속된 전극층(541) 위에, n형 도전성을 갖는 제3 반도체층(506c), 고저항 반도체층(i형 반도체층)인 제2 반도체층(506b), 및 p형 도전형을 갖는 제1 반도체층(506a), 및 전극층(542)이 이 순서로 적층되어 있다.
이 구조에 의해, 고속 촬상이 가능한 터치 패널을 제공할 수 있다. 또한, 고속 촬상이 가능한 터치 패널의 구동 방법을 제공할 수 있다.
또한, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터를 이용하여 고속 응답가능한 고기능 터치 패널을 제공할 수 있다.
(실시 형태 4)
본 실시 형태에서, 본 발명의 실시 형태에 따른 터치 패널의 예로서 터치 센서를 갖춘 액정 표시 장치의 구조를 도 8을 참조하여 설명한다.
도 8은, 본 발명의 실시 형태에 따른 터치 패널인 터치 센서를 갖춘 액정 표시 장치의 구조를 도시하는 사시도의 예를 나타낸다. 도 8에 나타낸 액정 표시 장치에는, 한 쌍의 기판 사이에 액정 소자, 포토다이오드, 박막 트랜지스터 등을 포함하는 화소가 형성된 액정 패널(1601); 제1 확산판(1602); 프리즘 시트(1603); 제2 확산판(1604); 도광판(1605); 반사판(1606); 복수의 광원(1607)을 포함하는 백라이트(1608); 및 회로 기판(1609)이 제공된다.
액정 패널(1601), 제1 확산판(1602), 프리즘 시트(1603), 제2 확산판(1604), 도광판(1605), 및 반사판(1606)이 이 순서로 적층된다. 광원(1607)은 도광판(1605)의 단부에 제공된다. 광원(1607)으로부터의 광은 도광판(1605) 내부에서 확산되고, 제1 확산판(1602), 프리즘 시트(1603), 및 제2 확산판(1604)을 통과한다. 따라서, 액정 패널(1601)은 대향 기판측(도광판(1605) 등이 제공된, 액정 패널(1601)의 한 측)으로부터의 광으로 균일하게 조사된다.
본 실시 형태에서는 제1 확산판(1602)과 제2 확산판(1604)이 이용되고 있지만, 확산판의 수는 이것으로 한정되지 않는다. 확산판의 수는 하나이거나, 3개 이상일 수도 있다. 확산판은 도광판(1605)과 액정 패널(1601) 사이에 제공되는 한 허용가능하다. 따라서, 확산판은, 액정 패널(1601)과 프리즘 시트(1603) 사이에만 제공되거나, 도광판(1605)과 프리즘 시트(1603) 사이에만 제공될 수도 있다.
또한, 프리즘 시트(1603)의 단면은 도 8에 나타낸 톱니 형상으로 한정되지 않는다. 프리즘 시트(1603)는 도광판(1605)으로부터의 광을 액정 패널(1601) 측에 집광할 수 있는 형상을 가질 수도 있다.
회로 기판(1609)에는, 액정 패널(1601)에 입력되는 각종 신호를 생성하는 회로, 신호를 처리하는 회로, 액정 패널(1601)으로부터 출력되는 각종 신호를 처리하는 회로 등이 제공된다. 도 8에서, 회로 기판(1609)과 액정 패널(1601)은 FPC(flexible printed circuit)(1611)를 통해 서로 접속된다. 회로는 COG(chip on glass)법을 이용하여 액정 패널(1601)에 접속되거나, 회로의 일부가 COF(chip on film)법을 이용하여 FPC(1611)에 접속될 수도 있다는 점에 유의한다.
도 8은, 회로 기판(1609)에 광원(1607)의 구동을 제어하는 제어 회로가 제공되고, 제어 회로와 광원(1607)이 FPC(1610)를 통해 접속되고 있는 예를 나타내고 있다. 그러나, 상기 제어 회로는 액정 패널(1601)에 형성될 수도 있다; 이 경우, 액정 패널(1601)과 광원(1607)은 FPC 등을 통해 접속된다.
도 8은 액정 패널(1601)의 단부에 광원(1607)이 배치되는 엣지-라이트형(edge-light type) 광원의 예를 나타내고 있지만, 본 발명의 실시 형태에 따른 터치 패널은, 액정 패널(1601)의 바로 아래에 배치되는 광원(1607)을 포함하는 직하형(direct type)일 수도 있다.
피검출물인 손가락(1612)이 TFT 기판측(백라이트(1608)와는 반대의, 액정 패널(1601) 위의 측)으로부터 액정 패널(1601)에 접근하면, 백라이트(1608)로부터의 광은 액정 패널(1601)을 통과하고, 광의 일부는 손가락(1612)에 의해 반사되어, 다시 액정 패널(1601)에 입사한다. 피검출물인 손가락(1612)의 컬러 화상 데이터는, 개개의 색상에 대응하는 화소(104)의 포토센서(106)에 의해 얻어질 수 있다.
본 실시 형태는 상기 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
(실시 형태 5)
본 발명의 실시 형태에 따른 터치 패널은, 포토센서의 동작 시간을 확보하면서 고속 촬상이 실시될 수 있는 특징을 가진다. 또한, 본 발명의 실시 형태에 따른 터치 패널은, 포토센서의 안정적인 동작과 함께 고속 촬상이 실시될 수 있는 특징을 가진다. 따라서, 본 발명의 실시 형태에 따른 터치 패널을 이용한 전자 장치는 터치 패널을 그 부품으로서 이용함으로써 더 높은 성능의 애플리케이션을 탑재할 수 있다.
본 발명의 실시 형태에 따른 터치 패널은, 표시 장치, 랩탑 컴퓨터, 및 기록 매체를 갖춘 화상 재생 장치(대표적으로는 DVD(digital versatile disc) 등의 기록 매체의 콘텐츠를 재생하고, 그 재생된 화상을 표시하기 위한 디스플레이를 갖는 장치)에 포함될 수 있다. 상기 외에, 본 발명의 실시 형태에 따른 터치 패널을 이용할 수 있는 전자 장치로서는, 휴대 전화, 휴대형 게임기, 휴대형 정보 단말, 전자서적 리더, 비디오 카메라, 디지털 카메라, 고글 타입 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 오디오 재생 장치(카 오디오 시스템 및 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다.
본 실시 형태에서는, 각각이 본 발명의 실시 형태에 따른 터치 패널을 포함하는 전자 장치의 예들을 도 9a 내지 도 9d를 참조하여 설명한다.
도 9a는 하우징(5001), 표시부(5002), 및 지지대(5003) 등을 포함하는 표시 장치를 나타낸다. 본 발명의 실시 형태에 따른 터치 패널은 표시부(5002)에 이용될 수 있다. 표시부(5002)에 대해 본 발명의 실시 형태에 따른 터치 패널을 이용하는 것은, 고해상도로 화상 데이터를 얻을 수 있고 더 높은 성능의 애플리케이션을 탑재할 수 있는 표시 장치를 제공할 수 있다. 표시 장치는 그 범주에, 퍼스널 컴퓨터용, 텔레비전 방송 수신용, 및 광고 표시용 등의 모든 정보 표시용 표시 장치를 포함한다는 점에 유의한다.
도 9b는 하우징(5101), 표시부(5102), 스위치(5103), 조작 키(5104), 적외선 포토(5105) 등을 포함하는 휴대 정보 단말을 나타낸다. 본 발명의 실시 형태에 따른 터치 패널은 표시부(5102)에 이용될 수 있다. 표시부(5102)에 대해 본 발명의 실시 형태에 따른 터치 패널을 이용하는 것은, 고해상도로 화상 데이터를 얻을 수 있고 더 높은 성능의 애플리케이션을 탑재할 수 있는 휴대형 정보 단말을 제공할 수 있다.
도 9c는, 하우징(5201), 표시부(5202), 동전 투입구(5203), 지폐 투입구(5204), 카드 투입구(5205), 통장 투입구(5206) 등을 포함하는 현금 자동 입출금기를 나타낸다. 본 발명의 실시 형태에 따른 터치 패널은 표시부(5202)에 이용될 수 있다. 표시부(5202)에 대해 본 발명의 실시 형태에 따른 터치 패널을 이용하는 것은, 고해상도로 화상 데이터를 얻을 수 있고 더 높은 성능의 애플리케이션을 탑재할 수 있는 현금 자동 입출금기를 제공할 수 있다. 본 발명의 실시 형태에 따른 터치 패널을 이용한 현금 자동 입출금기는, 지문, 얼굴, 핸드프린트, 장문, 및 손 정맥의 패턴, 홍채 등의 생체 인식(biometrics)에 이용되는 생체 정보를 더 고정밀도로 판독할 수 있다. 따라서, 식별될 개인을 다른 사람으로 오인식하는 잘못된 거부율과, 다른 사람을 식별될 사람으로 오인식하는 잘못된 수락율이 억제될 수 있다.
도 9d는, 하우징(5301), 하우징(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작 키(5307), 스타일러스(5308) 등을 포함하는 휴대형 게임기를 나타낸다. 본 발명의 실시 형태에 따른 터치 패널은 표시부(5303) 또는 표시부(5304)에 이용될 수 있다. 표시부(5303) 또는 표시부(5304)에 대한 본 발명의 실시 형태에 따른 터치 패널의 이용은, 고해상도로 화상 데이터를 얻을 수 있고 더 높은 성능의 애플리케이션을 탑재할 수 있는 휴대형 게임기를 제공할 수 있다. 도 9d에 나타낸 휴대형 게임기는 2개의 표시부(5303 및 5304)를 포함하고 있지만, 휴대형 게임기에 포함되는 표시부의 수는 이것으로 한정되지 않는다는 점에 유의한다.
본 실시 형태는 상기 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
(실시 형태 6)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(390)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다. 상기 실시 형태들과 동일한 부분 및 상기 실시 형태들과 유사한 기능을 갖는 부분과 상기 실시 형태들과 유사한 단계는 상기 실시 형태에서와 같이 실시될 수 있고, 그 반복적 설명은 생략한다. 또한, 동일한 부분의 상세한 설명도 역시 생략한다.
본 실시 형태의 박막 트랜지스터의 제조 방법의 한 실시 형태를 도 12a 내지 도 12e를 참조하여 설명한다.
도 12a 내지 도 12e는 박막 트랜지스터의 단면 구조의 예를 나타낸다. 도 12a 내지 도 12e에 나타낸 트랜지스터(390)는 보텀 게이트 박막 트랜지스터 중 하나로서, 역스태거형 박막 트랜지스터라고도 부른다.
박막 트랜지스터(390)로서 싱글 게이트 박막 트랜지스터를 이용하여 설명되지만, 필요하다면, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 12a 내지 도 12e를 참조하여 기판(394) 위에 박막 트랜지스터(390)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(394) 위에 도전막이 형성된 후에, 제1 포토리소그래피 공정에 의해 게이트 전극층(391)이 형성된다. 게이트 전극층은, 그 위에 적층되는 게이트 절연층의 피복성이 향상될 수 있기 때문에, 테이퍼링된 형상(tapered shape)을 갖는 것이 바람직하다. 레지스트 마스크는 잉크젯법에 의해 형성될 수도 있다는 점에 유의한다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
절연 표면을 갖는 기판(394)으로서 사용될 수 있는 기판에 관해서는, 기판이 적어도 이후에 실시되는 열 처리를 견딜 수 있는 내열성을 갖는 한, 특별한 제한은 없다. 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 이용하여 형성된 유리 기판이 이용될 수 있다.
이후에 실시되는 열 처리의 온도가 높을 때, 730℃ 이상의 변형점(strain point)을 갖는 기판이 유리 기판으로서 이용되는 것이 바람직하다. 유리 기판의 재료로서, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리 등의 유리 재료가 이용된다. 산화 붕소보다 산화 바륨(BaO)을 더 많이 포함함으로써, 유리 기판은 내열성을 가지며 더 실용적이게 된다. 따라서, B2O3보다 BaO를 더 많이 포함한 유리 기판을 이용하는 것이 바람직하다.
전술된 유리 기판에 대신에, 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체를 이용하여 형성된 기판이 기판(394)으로서 이용될 수도 있다는 점에 유의한다. 대안으로서, 결정화된 유리 기판 등이 이용될 수도 있다. 역시 대안으로서, 적절하다면 플라스틱 기판 등이 이용될 수 있다.
하지막으로서 역할하는 절연막이 기판(394)과 게이트 전극층(391) 사이에 제공될 수도 있다. 하지막은 기판(394)으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및 산화 질화 실리콘막 중 임의의 것을 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(391)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 및 스칸듐 등의 금속 재료들 중 임의의 재료, 및 이들 재료들 중 임의의 재료를 주성분으로서 포함하는 합금 재료를 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(391)의 2층의 적층 구조로서, 예를 들어, 알루미늄층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 몰리브덴층이 적층된 2층 구조, 구리 층 위에 질화 티타늄층 또는 질화 탄탈층이 적층된 2층 구조, 질화 티타늄층과 몰리브덴층이 적층된 2층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층 구조가 바람직하다. 3층 구조로서, 텅스텐층 또는 질화 텅스텐층, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층, 및 질화 티타늄층 또는 티타늄층의 적층이 바람직하다. 게이트 전극층은 또한 투광성 도전막을 이용하여 형성될 수도 있다는 점에 유의한다. 투광성 도전 산화물막의 예로서 투광성 도전 산화물을 들 수 있다.
그 다음, 게이트 전극층(391) 위에 게이트 절연층(397)이 형성된다.
게이트 절연층(397)은, 플라즈마 CVD법, 스퍼터링법 등에 의해, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및 산화 하프늄층 중 임의의 층을 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다. 스퍼터링법에 의해 산화 실리콘막이 형성되는 경우에는, 타겟으로서 실리콘 타겟 또는 석영 타겟이 이용되고, 스퍼터링 가스로서 산소, 또는 산소 및 아르곤의 혼합 가스가 이용된다.
여기서, 불순물의 제거에 의해 진성 또는 실질적으로 진성이 되는 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위 또는 계면 전하에 대해서 지극히 민감하다; 따라서, 게이트 절연층과의 계면은 중요하다. 따라서, 고순도화된 산화물 반도체층에 접하는 게이트 절연층(397)은 높은 품질을 가질 필요가 있다.
예를 들어, 마이크로파(2.45GHz)를 이용한 고밀도 플라즈마 CVD는, 형성된 절연층이 치밀할 수 있고 높은 내압과 높은 품질을 가질 수 있기 때문에 바람직하게 이용된다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 서로 접하면, 계면 준위의 수가 저감될 수 있고 계면 특성이 양호해 질 수 있다.
물론, 게이트 절연층으로서 고품질의 절연층을 형성할 수 있기만 하다면, 스퍼터링법이나 플라즈마 CVD법 등의 다른 성막 방법이 이용될 수 있다. 또한, 게이트 절연층으로서, 절연층의 형성 이후에 행하는 열 처리에 의해 품질과 산화물 반도체와의 계면 특성이 향상되는 절연층을 이용하는 것이 가능하다. 어쨌든, 게이트 절연층으로서의 양호한 막 품질을 가질 뿐만 아니라 산화물 반도체와의 계면 준위 밀도를 저감시켜 양호한 계면을 형성할 수 있는 절연층이 형성된다.
게이트 절연층(397)은, 게이트 전극층(391) 위에 질화물 절연층과 산화물 절연층이 적층된 구조를 가질 수도 있다. 예를 들어, 제1 게이트 절연층으로서 스퍼터링법에 의해 50 nm이상 200 nm이하의 두께를 갖는 질화 실리콘층(SiNy(y > 0))이 형성되고, 제1 게이트 절연층 위에 제2 게이트 절연층으로서 5 nm이상 300 nm이하의 두께를 갖는 산화 실리콘층(SiOx(x > 0))이 적층된다. 게이트 절연층의 두께는, 박막 트랜지스터에 요구되는 특성에 따라 적절하게 설정될 수 있으며, 대략 350 nm 내지 400 nm일 수 있다.
게이트 절연층(397) 위에 산화물 반도체층(393)이 형성된다. 여기서, 만일 산화물 반도체층(393)에 불순물이 포함되면, 불순물과 산화물 반도체의 주성분 간의 결합은, 고전계나 고온 등의 스트레스에 의해 쪼개져, 임계 전압(Vth)의 쉬프트를 야기하는 불포화 결합(dangling bond)을 초래한다.
따라서, 산화물 반도체층(393)과, 산화물 반도체층(393)에 접하는 게이트 절연층(397)은, 불순물, 특히 수소와 물이 그 내부에 가능한 한 적게 포함되도록 형성되고, 이것은 안정된 특성을 갖는 박막 트랜지스터(390)의 형성을 허용한다.
게이트 절연층(397) 및 산화물 반도체층(393)에 수소, 수산기 및 수분이 가능한 한 적게 포함되도록 하기 위하여, 성막의 사전 처리로서 스퍼터링 장치의 예비가열 챔버에서 게이트 전극층(391)이 형성된 기판(394), 또는 게이트 절연층(397)까지의 층들이 형성된 기판(394)을 예비가열하여, 기판(394)에 흡착된 수소 및 수분 등의 불순물이 제거되는 것이 바람직하다. 예비가열의 온도는 100°C이상 400°C이하, 바람직하게는, 150°C이상 300°C이하이다. 예비가열 챔버에 제공되는 배기 수단으로서 크라이오펌프(cryopump)가 바람직하다는 점에 유의한다. 이 예비가열 처리는 생략될 수도 있다는 점에 유의한다. 또한, 이 예비가열은, 산화물 절연층(396)의 형성 이전에, 소스 전극층(395a) 및 드레인 전극층(395b)까지의 층들이 형성된 기판(394)에 대해 마찬가지로 실시될 수도 있다.
그 다음, 게이트 절연층(397) 위에, 2 nm이상 200 nm이하의 두께를 갖는 산화물 반도체층(393)이 형성된다(도 12a 참조).
산화물 반도체층(393)이 스퍼터링법에 의해 형성되기 이전에, 아르곤 가스를 도입해 플라즈마를 발생시키는 역스퍼터링에 의해, 게이트 절연층(397) 표면에 부착된 먼지를 제거하는 것이 바람직하다는 점에 유의한다. 역스퍼터링이란, RF 전원을 이용해 아르곤 분위기에서 기판 측에 전압을 인가하여 기판 부근에 플라즈마를 생성해 기판의 표면을 개질(modify)하는 방법을 말한다. 아르곤 분위기 대신에, 질소 분위기, 헬륨 분위기, 산소 분위기 등이 이용될 수도 있다는 점에 유의한다.
산화물 반도체층(393)은 스퍼터링법에 의해 형성된다. 산화물 반도체층(393)은, In-Ga-Zn-O계의 산화물 반도체층, In-Sn-Zn-O계의 산화물 반도체층, In-Al-Zn-O계의 산화물 반도체층, Sn-Ga-Zn-O계의 산화물 반도체층; Al-Ga-Zn-O계의 산화물 반도체층, Sn-Al-Zn-O계의 산화물 반도체층, In-Zn-O계의 산화물 반도체층, Sn-Zn-O계의 산화물 반도체층, Al-Zn-O계의 산화물 반도체층, In-O계의 산화물 반도체층, Sn-O계의 산화물 반도체층, 또는 Zn-O계의 산화물 반도체층을 이용하여 형성된다. 산화물 반도체층(393)은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 혼합 분위기에서 스퍼터링법에 의해 형성될 수 있다. 스퍼터링법을 이용하는 경우, 성막에 대해 2 중량%이상 10중량%이하의 SiO2를 포함하는 타겟이 이용될 수도 있다. 본 실시 형태에서는, 산화물 반도체층(393)은 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다.
스퍼터링법에 의해 산화물 반도체층(393)을 형성하기 위한 타겟으로서, 산화 아연을 주성분으로서 포함하는 금속 산화물 타겟이 이용될 수 있다. 금속 산화물의 타겟의 다른 예로서는, In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(조성비로서, In2O3 : Ga2O3 : ZnO = 1 : 1 : 1 [몰비])가 이용될 수 있다. 대안으로서 In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(조성비로서 In2O3 : Ga2O3 : ZnO = 1:1:2 또는 1:1:4 [몰비])이 이용될 수도 있다. 금속 산화물 타겟의 충전율(filling rate)은 90%이상 100%이하, 바람직하게는 95%이상 99.9%이하이다. 높은 충전률을 갖는 산화물 반도체 타겟을 이용하여 치밀한 산화물 반도체층이 형성된다.
감압 하에서 유지된 처리 챔버에 기판이 보관유지되고, 기판이 400℃미만의 온도로 가열된다. 그 다음, 처리 챔버로부터 수분이 제거되면서 수소 및 수분이 제거된 스퍼터링 가스가 처리 챔버 내에 도입되고, 금속 산화물을 타겟으로서 이용하여 기판(394) 위에 산화물 반도체층(393)이 형성된다. 처리 챔버 내의 수분을 제거하기 위하여, 흡착형 진공 펌프(entrapment vacuum pump)가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프(titanium sublimation pump)를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩(cold trap)을 갖춘 터보 분자 펌프(turbo pump)일 수도 있다. 크라이오펌프를 이용하여 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물, (더 바람직하게는, 탄소 원자를 포함하는 화합물도 함께) 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층에 포함된 불순물의 농도가 저감될 수 있다. 크라이오펌프를 이용하여 처리 챔버 내의 수분을 제거하면서 스퍼터링에 의해 성막을 실시함으로써, 산화물 반도체층(393)의 형성시의 기판 온도는 실온이상 400°C 미만일 수 있다.
성막 조건의 예는 다음과 같다: 기판과 타겟 사이의 거리는 100 mm, 압력은 0.6 Pa, DC 전력이 0.5 kW, 및 분위기는 산소 분위기(산소 유량비는 100%). 펄스 DC 전원을 이용하면, 먼지를 경감할 수 있고 막 두께를 균일하게 할 수 있기 때문에 바람직하다. 산화물 반도체층은 5 nm이상 30 nm이하의 두께를 갖는 것이 바람직하다. 적절한 두께는 사용되는 산화물 반도체 재료에 의존하고, 재료에 따라 두께가 선택될 수도 있다는 점에 유의한다.
스퍼터링법의 예로서, 스퍼터링용 전원으로서 고주파 전원이 이용되는 RF 스퍼터링법과, DC 스퍼터링법, 및 바이어스가 펄스화된 방식으로 인가되는 펄스 DC 스퍼터링법이 포함된다. 절연막이 형성되는 경우에는 RF 스퍼터링법이 주로 이용되고, 금속막이 형성되는 경우에는 DC 스퍼터링법이 주로 이용된다.
또한, 상이한 재료의 복수개 타겟이 셋팅될 수 있는 멀티-소스 스퍼터링 장치도 있다. 멀티-소스 스퍼터링 장치를 이용하여, 동일한 챔버에서 상이한 재료의 막들이 형성되어 적층되거나, 동일한 챔버에서 동시에 복수 종류의 재료가 성막을 위해 방전될 수 있다.
또한, 챔버 내부에 자석 시스템을 갖추고 마그네트론 스퍼터링법에 이용되는 스퍼터링 장치와, 글로우 방전을 사용하지 않고 마이크로파를 이용해 생성한 플라즈마를 이용하는 ECR 스퍼터링법에 이용되는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 이용한 성막 방법으로서, 성막 동안에 타겟 물질과 스퍼터링 가스 성분을 서로 화학반응시켜 그 화합물 박막을 형성하는 반응성 스퍼터링법과, 성막 동안에 기판에도 전압을 인가하는 바이어스 스퍼터링법이 있다.
그 다음, 제2 포토리소그래피 공정을 통해, 산화물 반도체층이 섬-형상의 산화물 반도체층(399)으로 가공된다(도 12b 참조). 섬-형상의 산화물 반도체층(399)을 형성하기 위한 레지스트 마스크는 잉크젯법으로 형성될 수도 있다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
산화물 반도체층(399)의 형성시에, 게이트 절연층(397)에 컨택트 홀이 형성될 수 있다.
산화물 반도체층(393)의 에칭은, 건식 에칭, 습식 에칭, 또는 이들 양쪽 모두일 수도 있다는 점에 유의한다.
건식 에칭을 위한 에칭 가스로서, 염소를 포함하는 가스(염소(Cl2), 염화 붕소(BCl3), 염화 실리콘(SiCl4), 또는 사염화탄소(CCl4) 등의 염소계 가스)가 사용되는 것이 바람직하다.
대안으로서, 불소를 포함하는 가스(4 불화 탄소(CF4), 6 불화 유황(SF6), 3 불화 질소(NF3), 또는 3 불화 메탄(CHF3) 등의 불소계 가스); 브로민화수소(HBr); 산소(O2); 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등이 이용될 수 있다.
건식 에칭법으로서, 평행 평판형 RIE(reactive ion etching : 반응성 이온 에칭) 법이나, ICP(inductively coupled plasma：유도 결합형 플라즈마) 에칭법이 이용될 수 있다. 희망하는 형상으로 막을 에칭하기 위하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절한다.
습식 에칭에 이용하는 에칭액으로서는, 인산, 아세트산, 및 질산의 혼합 용액, 암모니아 과산화수소 혼합물(과산화수소(수용액에서 31 중량%) : 28 중량%의 암모니아수:물=5:2:2) 등이 이용될 수 있다. 대안으로서, ITO07N(Kanto Chemical Co., Inc. 제조)이 이용될 수도 있다.
습식 에칭에서 사용되는 에칭액은, 에칭된 재료와 함께 세정에 의해 제거된다. 에칭에 의해 식각된 재료를 포함하는 에칭액의 폐수를 정제하여, 그 재료를 재이용할 수도 있다. 에칭후의 폐수로부터 산화물 반도체층에 포함된 인듐과 같은 재료를 회수해 재이용하면, 자원을 효율적으로 사용하여 비용을 절감할 수 있다.
산화물 반도체막이 희망하는 형상을 갖게끔 에칭될 수 있도록 재료에 따라 (에칭액, 에칭 시간, 및 온도 등의) 에칭 조건이 적절하게 조절된다.
산화물 반도체층(399) 및 게이트 절연층(397)의 표면에 부착된 레지스트 잔여물 등이 제거될 수 있도록, 후속 단계에서 도전막의 형성 전에 역스퍼터링을 실시하는 것이 바람직하다는 점에 유의한다.
그 다음, 게이트 절연층(397) 및 산화물 반도체층(399) 위에 도전막이 형성된다. 도전막은 스퍼터링법이나 진공 증착법에 의해 형성될 수도 있다. 소스 및 드레인 전극층(소스 및 드레인 전극층과 동일한 층에 형성되는 배선을 포함함)이 되는 도전막의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 또는 W으로부터 선택된 원소; 상기 원소들 중 임의의 원소를 성분으로서 포함하는 합금; 상기 원소들 중 임의의 원소의 조합을 포함하는 합금 등이 있다. 대안으로서, Al, Cu 등의 금속층의 한쪽 또는 양쪽 위에, Cr, Ta, Ti, Mo, W 등의 고융점 금속층이 적층된 구조가 이용될 수도 있다. 역시 대안으로서, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y 등의 Al막에서의 힐록(hillock) 및 휘스커(whisker)의 발생을 방지하는 원소가 첨가된 Al 재료가 이용되어, 내열성이 증가될 수 있다.
도전막은 단층 구조 또는 2층 이상의 적층 구조를 가질 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄 막의 단층 구조, 알루미늄 막 위에 티타늄 막이 적층된 2층 구조, 티타늄막과 알루미늄 막과 티타늄막이 이 순서로 적층된 3층 구조 등을 들 수 있다.
대안으로서, 소스 및 드레인 전극층(소스 및 드레인 전극층과 동일한 층에 형성되는 배선을 포함함)이 되는 도전막은 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 및 산화 주석의 합금(In2O3-SnO2, ITO로 약기함), 산화 인듐 및 산화 아연의 혼합된 산화물(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 상기 금속 산화물 재료들 중 임의의 재료가 이용될 수 있다.
제3 포토리소그래피 공정이 실시된다. 도전막 위에 레지스트 마스크가 형성되고 선택적 에칭이 실시되어, 소스 전극층(395a) 및 드레인 전극층(395b)이 형성된다. 그 다음, 레지스트 마스크가 제거된다(도 12c 참조).
제3 포토리소그래피 공정에서 레지스트 마스크를 형성하기 위한 노광에 대해, 자외선, KrF 레이저광, 또는 ArF 레이저광이 이용된다. 이후에 형성되는 박막 트랜지스터의 채널 길이(L)는, 산화물 반도체층(399) 위에서 서로 인접하는 소스 전극층(395a)의 하부와 드레인 전극층(395b)의 하부 사이의 간격의 폭에 의존한다. 채널 길이(L)가 25 nm보다 짧은 경우 노광이 실시될 때, 제3 포토리소그래피 공정에서 레지스트 마스크 형성을 위한 노광에 대해, 수 nm 내지 수십 nm의 지극히 짧은 파장을 갖는 초자외선(extreme ultraviolet)이 이용된다는 점에 유의한다. 초자외선에 의한 노광은, 높은 해상도와 큰 피사계 심도(depth of field)로 이어진다. 따라서, 이후에 형성되는 박막 트랜지스터의 채널 길이(L)는 10 nm 이상 1000 nm 이하로 설정될 수 있다. 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 본 실시 형태의 박막 트랜지스터의 경우 오프 전류가 상당히 작기 때문에, 낮은 전력 소비가 달성될 수 있다.
도전막이 에칭될 때 산화물 반도체층(399)이 완전히 제거되지 않도록 재료와 에칭 조건이 적절히 조절된다는 점에 유의한다.
본 실시 형태에서, 티타늄막이 도전막으로서 이용되고, In-Ga-Zn-O계 산화물 반도체가 산화물 반도체층(399)으로서 이용되며, 암모니아 과산화수소 혼합물(수용액에서 31 중량%의 과산화수소: 28 중량%의 암모니아수: 물 = 5:2:2)가 에칭액으로서 사용된다.
제3 포토리소그래피 공정에서는, 산화물 반도체층(399)의 일부가 에칭되어 홈(침하부)을 갖는 산화물 반도체층이 형성될 수도 있다는 점에 유의한다. 소스 전극층(395a) 및 드레인 전극층(395b)을 형성하는 데 사용되는 레지스트 마스크는 잉크젯법에 의해 형성될 수도 있다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
포토리소그래피 단계에서 포토마스크 및 단계수를 줄이기 위하여, 투과된 광이 복수의 강도를 갖도록 하는 노광 마스크인 다계조 마스크(multi-tone mask)를 이용하여 형성된 레지스트 마스크를 이용하여 에칭이 실시될 수도 있다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는 복수의 두께를 가지며 에칭의 실시에 의해 더욱 형상이 변할 수 있기 때문에, 이 레지스트 마스크는 상이한 패턴들을 제공하기 위해 복수의 에칭 단계에서 이용될 수 있다. 따라서, 다계조 마스크를 이용함으로써 적어도 2종류의 상이한 패턴에 대응하는 레지스트 마스크가 형성될 수 있다. 따라서, 노광 마스크의 수가 저감될 수 있고, 대응하는 포토리소그래피 단계수도 저감될 수 있어서, 공정의 간략화가 실현될 수 있다.
N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리에 의해, 산화물 반도체층의 노출된 부분의 표면에 흡착된 물이 제거될 수도 있다. 대안으로서, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리가 실시될 수도 있다.
플라즈마 처리를 실시하는 경우, 기판(394)을 대기에 노출시키지 않고 산화물 절연층(396)이 순차적으로 형성된다(도 12d 참조). 산화물 절연층(396)은 산화물 반도체층(399)의 일부에 접하며 보호 절연막으로서 역할한다는 점에 유의한다. 본 실시 형태에서는, 산화물 반도체층(399)이 소스 전극층(395a) 및 드레인 전극층(395b)과 중첩하지 않는 영역에서, 산화물 절연층(396)이 산화물 반도체층(399)에 접하여 형성된다.
본 실시 형태에서는, 수소 및 수분이 제거되고 고순도 산소를 포함하는 스퍼터링 가스 분위기 하에서 실온 또는 100℃미만의 온도에서 실리콘 타겟을 이용하여, 결함을 갖는 산화 실리콘층이 산화물 절연층(396)으로서 형성된다.
예를 들어, 스퍼터링 가스의 순도가 6 N이고, 붕소-도핑된 실리콘 타겟(저항률이 0.01 Ωm)이 이용되며, 기판과 타겟 사이의 거리(T-S간 거리)가 89 mm, 압력이 0.4 Pa, DC 전원이 6 kW, 분위기는 산소 분위기(산소 유량비는 100%)인 펄스 DC 스퍼터링법을 이용하여 산화 실리콘막이 형성된다. 산화 실리콘막의 두께는 300 nm이다. 실리콘 타겟 대신에, 석영(바람직하게는, 합성 석영)이 산화 실리콘막의 형성을 위한 타겟으로서 이용될 수 있다는 점에 유의한다. 스퍼터링 가스로서, 산소 또는 산소 및 아르곤의 혼합 가스가 이용된다.
그 경우에, 처리 챔버 내의 수분을 제거한 후에 산화물 절연층(396)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(399) 및 산화물 절연층(396)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프(titanium sublimation pump)를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층(396)에 포함된 불순물의 농도가 저감될 수 있다.
산화물 절연층(396)으로서, 산화 실리콘층 대신에 산화 질화 실리콘층, 산화 알루미늄층, 또는 산화 질화 알루미늄층 등이 이용될 수도 있다는 점에 유의한다.
또한, 산화물 절연층(396)과 산화물 반도체층(399)이 서로 접한 상태로 100℃ 내지 400℃에서 열 처리가 실시될 수도 있다. 본 실시 형태의 산화물 절연층(396)은 결함을 많이 포함하기 때문에, 이 열 처리에 의해 산화물 반도체층(399)에 포함된 수소, 수분, 수산기 또는 수소화물 등의 불순물이 산화물 절연층(396)으로 확산되어, 산화물 반도체층(399)에 포함된 불순물이 더욱 저감될 수 있다.
상기 공정을 통해, 수소, 수분, 수산기 또는 수소화물의 농도가 저감된 산화물 반도체층(392)을 포함하는 박막 트랜지스터(390)가 형성될 수 있다(도 12e 참조).
산화물 반도체층의 형성시 전술된 바와 같이 반응 분위기 내의 수분이 제거됨으로써, 산화물 반도체층 내의 수소 및 수소화물의 농도가 저감될 수 있다. 따라서, 산화물 반도체층이 안정화될 수 있다.
산화물 절연층 위에 보호 절연층이 제공될 수도 있다. 본 실시 형태에서는, 산화물 절연층(396) 위에 보호 절연층(398)이 형성된다. 보호 절연층(398)으로서, 질화 실리콘막, 질화 산화 실리콘막, 질화 알루미늄, 질화 산화 알루미늄막 등이 이용된다.
산화물 절연층(396)까지의 층들이 형성된 기판(394)이 100℃ 내지 400℃의 온도로 가열되고, 수소 및 수분이 제거되고 고순도 질소를 포함하는 스퍼터링 가스가 도입되고, 실리콘 타겟이 이용됨으로써, 질화 실리콘막이 보호 절연층(398)으로서 형성된다. 이 경우, 산화물 절연층(396)의 경우와 유사한 방식으로, 처리 챔버 내의 수분을 제거한 후에 보호 절연층(398)이 형성되는 것이 바람직하다.
보호 절연층(398)이 형성되는 경우, 보호 절연층(398)의 형성시 기판(394)이 100℃ 내지 400℃로 가열됨으로써, 산화물 반도체층(392)에 포함된 수소 또는 수분이 산화물 절연층(396)으로 확산될 수 있다. 이 경우, 산화물 절연층(396)의 형성 후에 열 처리가 반드시 실시될 필요는 없다.
산화물 절연층(396)으로서 산화 실리콘층이 형성되고 그 위에 보호 절연층(398)으로서 질화 실리콘층이 적층되는 경우, 산화 실리콘층과 질화 실리콘층이 동일한 처리 챔버에서 공통의 실리콘 타겟을 이용하여 형성될 수 있다. 먼저 산소를 포함하는 스퍼터링 가스가 도입된 후에, 처리 챔버에 제공된 실리콘 타겟을 이용하여 산화 실리콘층이 형성된 다음, 스퍼터링 가스가 질소로 전환되고 동일한 실리콘 타겟을 이용하여 질화 실리콘층을 형성한다. 산화 절연층(396)을 대기에 노출시키지 않고 산화 실리콘층과 질화 실리콘층이 연속하여 형성될 수 있기 때문에, 수소 및 수분 등의 불순물이 산화물 절연층(396)의 표면에 흡착하는 것이 방지될 수 있다. 보호 절연층(398)이 형성된 후에, 산화물 반도체층에 포함된 수소나 수분을 산화물 절연층으로 확산시키기 위한 열 처리(100℃ 내지 400℃의 온도)가 실시될 수도 있다.
보호 절연층이 형성된 후, 대기 중에서, 100℃이상 200℃이하의 온도에서 1시간 이상 30시간 이하의 열 처리가 더 실시될 수도 있다. 이 열 처리는 일정한 가열 온도에서 실시될 수도 있다. 대안으로서, 다음과 같은 가열 온도 변화가 복수회 반복적으로 실시될 수도 있다: 가열 온도가 실온으로부터 100℃ 이상 200℃ 이하의 온도로 상승된 다음, 실온으로 하강된다. 또한, 이 열 처리는 감압 하에서 실시될 수도 있다. 감압 하에서, 가열 시간은 단축될 수 있다. 이 열처리에 의해, 터치 패널의 신뢰성이 더욱 향상될 수 있다.
앞서 언급한 바와 같이, 게이트 절연층 위에 채널 형성 영역이 되는 산화물 반도체층의 형성시에 반응 분위기 내의 수분이 제거됨으로써, 산화물 반도체층의 수소 및 수소화물의 농도가 저감될 수 있다.
상기 단계들은 액정 표시 패널, 전계발광 표시 패널, 전자 잉크를 이용한 표시 장치 등의 백플레인(박막 트랜지스터가 형성된 기판)의 제조에 이용될 수 있다. 상기 단계들은 400℃이하의 온도에서 실시될 수 있기 때문에, 1 mm이하의 두께와 1 m보다 긴 변을 갖는 유리 기판이 이용되는 제조 단계에도 적용될 수 있다. 또한, 400℃이하의 처리 온도에서 상기 단계들 모두가 실시될 수 있다; 따라서, 많은 에너지를 소비하지 않고 표시 패널이 제조될 수 있다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형의 터치 패널이 제공될 수 있다.
(실시 형태 7)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(310)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다. 상기 실시 형태들과 동일한 부분 및 상기 실시 형태들과 유사한 기능을 갖는 부분과 상기 실시 형태들과 유사한 단계는 상기 실시 형태에서와 같이 실시될 수 있고, 그 반복적 설명은 생략한다. 또한, 동일한 부분의 상세한 설명도 역시 생략한다.
본 실시 형태의 박막 트랜지스터의 제조 방법의 한 실시 형태를 도 13a 내지 도 13e를 참조하여 설명한다.
도 13a 내지 도 13e는 박막 트랜지스터의 단면 구조의 예를 나타낸다. 도 13a 내지 도 13e에 나타낸 박막 트랜지스터(310)는 보텀 게이트 박막 트랜지스터들 중 하나로서, 역스태거형 박막 트랜지스터라고도 부른다.
박막 트랜지스터(310)로서 싱글 게이트 박막 트랜지스터를 이용하여 설명되지만, 필요하다면, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 13a 내지 도 13e를 참조하여 기판(305) 위에 박막 트랜지스터(310)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(305) 위에 도전막이 형성된 후에, 제1 포토리소그래피 공정을 통해 게이트 전극층(311)이 형성된다. 레지스트 마스크는 잉크젯법에 의해 형성될 수도 있다는 점에 유의한다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
절연 표면을 갖는 기판(305)으로서 사용될 수 있는 기판에 관해서는, 기판이 적어도 이후에 실시되는 열 처리를 견딜 수 있는 내열성을 갖는 한, 특별한 제한은 없다. 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 이용하여 형성된 유리 기판이 이용될 수 있다.
이후에 실시되는 열 처리의 온도가 높을 때, 730℃ 이상의 변형점(strain point)을 갖는 기판이 유리 기판으로서 이용되는 것이 바람직하다. 유리 기판의 재료로서, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리 등의 유리 재료가 이용된다. 산화 붕소보다 산화 바륨(BaO)을 더 많이 포함함으로써, 유리 기판은 내열성을 가지며 더 실용적이게 된다. 따라서, B2O3보다 BaO를 더 많이 포함한 유리 기판을 이용하는 것이 바람직하다.
전술된 유리 기판에 대신에, 세라믹 기판, 석영 기판, 또는 사파이어 기판 등의 절연체를 이용하여 형성된 기판이 기판(305)으로서 이용될 수도 있다는 점에 유의한다. 대안으로서, 결정화된 유리 기판 등이 이용될 수도 있다.
하지막으로서 역할하는 절연막이 기판(305)과 게이트 전극층(311) 사이에 제공될 수도 있다. 하지막은 기판(305)으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 및 산화 질화 실리콘막 중 임의의 것을 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(311)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 및 스칸듐 등의 금속 재료들 중 임의의 재료, 및 이들 재료들 중 임의의 재료를 주성분으로서 포함하는 합금 재료를 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(311)의 2층의 적층 구조로서, 예를 들어, 알루미늄층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 몰리브덴층이 적층된 2층 구조, 구리 층 위에 질화 티타늄층 또는 질화 탄탈층이 적층된 2층 구조, 질화 티타늄층과 몰리브덴층이 적층된 2층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층 구조가 바람직하다. 3층 구조로서, 텅스텐층 또는 질화 텅스텐층, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층, 및 질화 티타늄층 또는 티타늄층의 적층이 바람직하다.
그 다음, 게이트 전극층(311) 위에 게이트 절연층(307)이 형성된다.
게이트 절연층(307)은, 플라즈마 CVD법, 스퍼터링법 등에 의해, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 또는 산화 알루미늄층 중 임의의 층을 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다. 예를 들어, 성막 가스에 대해 SiH4, 산소, 및 질소를 이용하여 플라즈마 CVD법에 의해 산화 질화 실리콘층이 형성될 수도 있다. 게이트 절연층(307)의 두께는 100 nm이상 500 nm이하이다. 게이트 절연층(307)이 적층 구조를 가지는 경우, 예를 들어, 5 nm 이상 300 nm 이하의 두께를 갖는 제2 게이트 절연층이, 50 nm 이상 200 nm 이하의 두께를 갖는 제1 게이트 절연층 위에 적층된다.
본 실시 형태에서는, 플라즈마 CVD법을 이용하여 게이트 절연층(307)으로서 두께 100 nm를 갖는 산화 질화 실리콘층이 형성된다.
그 다음, 게이트 절연층(307) 위에, 2 nm이상 200 nm이하의 두께를 갖는 산화물 반도체층(330)이 형성된다.
산화물 반도체층(330)이 스퍼터링법에 의해 형성되기 이전에, 아르곤 가스를 도입해 플라즈마를 발생시키는 역스퍼터링에 의해, 게이트 절연층(307)의 표면에 부착된 먼지를 제거하는 것이 바람직하다는 점에 유의한다. 아르곤 분위기 대신에, 질소 분위기, 헬륨 분위기, 산소 분위기 등이 이용될 수도 있다는 점에 유의한다.
산화물 반도체층(330)은, In-Ga-Zn-O계의 산화물 반도체층, In-Sn-Zn-O계의 산화물 반도체층, In-Al-Zn-O계의 산화물 반도체층, Sn-Ga-Zn-O계의 산화물 반도체층; Al-Ga-Zn-O계의 산화물 반도체층, Sn-Al-Zn-O계의 산화물 반도체층, In-Zn-O계의 산화물 반도체층, Sn-Zn-O계의 산화물 반도체층, Al-Zn-O계의 산화물 반도체층, In-O계의 산화물 반도체층, Sn-O계의 산화물 반도체층, 또는 Zn-O계의 산화물 반도체층을 이용하여 형성된다. 산화물 반도체층(330)은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 혼합 분위기에서 스퍼터링법에 의해 형성될 수 있다. 스퍼터링법을 이용하는 경우, 성막에 대해 2 중량%이상 10중량%이하의 SiO2를 포함하는 타겟이 이용될 수도 있다. 본 실시 형태에서, 산화물 반도체층(330)은 In-Ga-Zn-O계 산화물 반도체 타겟을 이용하여 스퍼터링법에 의해 형성된다. 도 13a는 이 단계에서의 단면도에 대응한다.
스퍼터링법에 의해 산화물 반도체층(330)을 형성하기 위한 타겟으로서, 산화 아연을 주성분으로서 포함하는 금속 산화물 타겟이 이용될 수 있다. 금속 산화물의 타겟의 다른 예로서는, In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(조성비로서, In2O3: Ga2O3:ZnO = 1:1:1 [몰비])가 이용될 수 있다. 대안으로서 In, Ga, 및 Zn을 포함하는 금속 산화물 타겟(조성비로서 In2O3:Ga2O3:ZnO = 1:1:2 또는 1:1:4 [몰비])이 이용될 수도 있다. 금속 산화물 타겟의 충전율(filling rate)은 90%이상 100%이하, 바람직하게는 95%이상 99.9%이하이다. 높은 충전률을 갖는 산화물 반도체 타겟을 이용하여 치밀한 산화물 반도체층이 형성된다.
산화물 반도체층(330)이 형성될 때 스퍼터링 가스로서, 수소, 물, 수산기를 갖는 물질 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 처리 챔버 내에 기판이 보관유지되고, 기판 온도가 100℃이상 600℃이하, 바람직하게는 200℃이상 400℃이하로 설정된다. 기판을 가열하면서 성막을 실시함으로써, 형성된 산화물 반도체층에 포함되는 불순물의 농도가 저감될 수 있다. 또한, 스퍼터링에 기인한 손상이 저감될 수 있다. 그 다음, 처리 챔버로부터 수분이 제거되면서 수소 및 수분이 제거된 스퍼터링 가스가 처리 챔버 내에 도입되고, 금속 산화물을 타겟으로서 이용하여 기판(305) 위에 산화물 반도체층(330)이 형성된다. 처리 챔버 내의 수분을 제거하기 위하여, 흡착형 진공 펌프(entrapment vacuum pump)가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프(titanium sublimation pump)를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용하여 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물, (더 바람직하게는, 탄소 원자를 포함하는 화합물과 함께) 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층에 포함된 불순물의 농도가 저감될 수 있다.
성막 조건의 예는 다음과 같다: 기판과 타겟 사이의 거리는 100 mm, 압력은 0.6 Pa, DC 전력이 0.5 kW, 및 분위기는 산소 분위기(산소의 유량비는 100%). 펄스 DC 전원을 이용하면, 먼지를 경감할 수 있고 막 두께를 균일하게 할 수 있기 때문에 바람직하다. 산화물 반도체층은 5 nm이상 30 nm이하의 두께를 갖는 것이 바람직하다. 적절한 두께는 사용되는 산화물 반도체 재료에 의존하고, 재료에 따라 두께가 선택될 수도 있다는 점에 유의한다.
그 다음, 제2 포토리소그래피 공정을 통해, 산화물 반도체층(330)이 섬-형상의 산화물 반도체층으로 가공된다. 섬-형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크는 잉크젯법으로 형성될 수도 있다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
그 다음, 산화물 반도체층에 제1 열 처리를 실시한다. 제1 열 처리에 의해, 산화물 반도체층의 탈수화 또는 탈수소화가 실시될 수 있다. 제1 열 처리의 온도는, 400℃이상 750℃이하, 바람직하게는 400℃이상 기판의 변형점 미만이다. 여기서는, 열 처리 장치의 하나인 전기로에 기판을 도입하고, 질소 분위기하 450℃에서 1시간 동안 산화물 반도체층에 열 처리를 실시한다; 따라서, 산화물 반도체층(331)이 얻어진다(도 13b 참조).
열 처리 장치는 전기로에 한정되지 않고, 저항 가열 소자 등의 가열 소자로부터의 열 전도 또는 열 복사를 이용하여 피처리물을 가열하는 장치를 갖춘 것일 수도 있다. 예를 들어, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치 등의 RTA(rapid thermal anneal) 장치가 이용될 수 있다. LRTA 장치는, 할로겐 램프(halogen lamp), 메탈 핼라이드 램프(metal halide lamp), 크세논 아크 램프(xenon arc lamp), 카본 아크 램프(carbon arc lamp), 고압 나트륨 램프(high pressure sodium lamp), 또는 고압 수은 램프(high pressure mercury lamp) 등의 램프로부터 방출되는 광(전자기파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용한 열 처리를 위한 장치이다. 가스로서는, 아르곤 등의 희가스나 질소 등의, 열 처리시에 피처리물과 반응하지 않는 불활성 가스가 이용된다.
예를 들어, 제1 열 처리로서, GRTA는 다음과 같이 실시될 수 있다. 650 ℃ 내지 700℃의 고온으로 가열된 불활성 가스 내로 기판을 이송하여 넣고, 수 분간 가열한 다음, 기판을 이송하여 고온으로 가열된 불활성 가스로부터 꺼낸다. GRTA는 단시간의 고온 열 처리를 가능하게 한다.
제1 열 처리시에, 질소, 또는 헬륨, 네온, 또는 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다는 점에 유의한다. 대안으로서, 열 처리 장치에 도입되는 질소, 또는 헬륨, 네온, 또는 아르곤 등의 희가스가, 6N(99.9999%) 이상의 순도, 바람직하게는 7N(99.99999%) 이상의 순도(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하로 설정됨)를 갖는 것이 바람직하다.
대안으로서, 산화물 반도체층의 제1 열 처리는, 섬 형상의 산화물 반도체층으로 가공되지 않은 산화물 반도체층(330)에 대해 실시될 수도 있다. 그 경우에는, 제1 열 처리 후에, 가열 장치로부터 기판을 꺼내어 포토리소그래피 공정을 실시한다.
산화물 반도체층에 대하여 탈수화 또는 탈수소화의 효과를 갖는 열 처리는 다음과 같은 타이밍들 중 임의의 타이밍에서 실시될 수도 있다: 산화물 반도체층이 형성된 후; 산화물 반도체층 위에 소스 전극층 및 드레인 전극층이 형성된 후; 및 소스 전극층 및 드레인 전극층 위에 보호 절연막이 형성된 후.
게이트 절연층(307)에 컨택트 홀이 형성되는 경우, 그 단계는 산화물 반도체층(330)의 탈수화 또는 탈수소화 이전 또는 이후에 실시될 수도 있다.
산화물 반도체층의 에칭은 습식 에칭으로 한정되지 않고 건식 에칭일 수도 있다는 점에 유의한다.
산화물 반도체막이 희망하는 형상을 갖게끔 에칭될 수 있도록 재료에 따라 (에칭액, 에칭 시간, 및 온도 등의) 에칭 조건이 적절하게 조절된다.
그 다음, 게이트 절연층(307) 및 산화물 반도체층(331) 위에 소스 및 드레인 전극층(소스 및 드레인 전극층과 동일한 층에 형성되는 배선을 포함함)이 되는 도전막이 형성된다. 도전막은 스퍼터링법이나 진공 증착법에 의해 형성될 수도 있다. 소스 및 드레인 전극층(소스 및 드레인 전극층과 동일한 층에 형성되는 배선을 포함함)이 되는 도전막의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 또는 W으로부터 선택된 원소; 상기 원소들 중 임의의 원소를 성분으로서 포함하는 합금; 상기 원소들 중 임의의 원소의 조합을 포함하는 합금막 등이 있다. 대안으로서, Al, Cu 등의 금속층의 한쪽 또는 양쪽 위에, Cr, Ta, Ti, Mo, W 등의 고융점 금속층이 적층된 구조가 이용될 수도 있다. 역시 대안으로서, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y 등의 Al막에서의 힐록 및 휘스커의 발생을 방지하는 원소가 첨가된 Al 재료가 이용되면, 내열성이 증가될 수 있다.
도전막은 단층 구조 또는 2층 이상의 적층 구조를 가질 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄 막의 단층 구조, 알루미늄 막 위에 티타늄 막이 적층된 2층 구조, 티타늄막과 알루미늄 막과 티타늄막이 이 순서로 적층된 3층 구조 등을 들 수 있다.
대안으로서, 소스 및 드레인 전극층(소스 및 드레인 전극층과 동일한 층에 형성되는 배선을 포함함)이 되는 도전막은 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 및 산화 주석의 혼합된 산화물(In2O3-SnO2, ITO로 약기함), 산화 인듐 및 산화 아연의 혼합된 산화물(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 상기 금속 산화물 재료들 중 임의의 재료가 이용될 수 있다.
도전막의 형성 후에 열 처리를 실시하는 경우, 도전막이 열 처리를 견디기에 충분한 내열성을 갖는 것이 바람직하다.
제3 포토리소그래피 공정이 실시된다. 도전막 위에 레지스트 마스크가 형성되고 선택적 에칭이 실시되어, 소스 전극층(315a) 및 드레인 전극층(315b)이 형성된다. 그 다음, 레지스트 마스크가 제거된다(도 13c 참조).
제3 포토리소그래피 공정에서 레지스트 마스크를 형성하기 위한 노광에 대해, 자외선, KrF 레이저광, 또는 ArF 레이저광이 이용된다. 이후에 형성되는 박막 트랜지스터의 채널 길이(L)는, 산화물 반도체층(331) 위에서 서로 인접하는 소스 전극층(315a)의 하부와 드레인 전극층(315b)의 하부 사이의 간격의 폭에 의존한다. 채널 길이(L)가 25 nm보다 짧은 경우에 노광이 실시될 때, 제3 포토리소그래피 공정에서 레지스트 마스크 형성을 위한 노광에 대해, 수 nm 내지 수십 nm의 지극히 짧은 파장을 갖는 초자외선(extreme ultraviolet)이 이용된다는 점에 유의한다. 초자외선에 의한 노광은, 높은 해상도와 큰 피사계 심도(depth of field)로 이어진다. 따라서, 이후에 형성되는 박막 트랜지스터의 채널 길이(L)는 10 nm 이상 1000 nm 이하로 설정될 수 있다. 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 본 실시 형태의 박막 트랜지스터의 경우 오프 전류가 상당히 작아서, 낮은 전력 소비가 달성될 수 있다.
도전막이 에칭될 때 산화물 반도체층(331)이 완전히 제거되지 않도록 재료와 에칭 조건이 적절히 조절된다는 점에 유의한다.
본 실시 형태에서, 티타늄막이 도전막으로서 이용되고, In-Ga-Zn-O계 산화물 반도체가 산화물 반도체층(331)으로서 이용되며, 암모니아 과산화수소 혼합물(물에서의 31 중량%의 과산화수소: 28 중량%의 암모니아수: 물 = 5:2:2)가 에칭액으로서 사용된다.
제3 포토리소그래피 공정에서는, 산화물 반도체층(331)은 일부가 에칭되어 홈(침하부)을 갖는 산화물 반도체층이 형성될 수도 있다는 점에 유의한다. 소스 전극층(315a) 및 드레인 전극층(315b)을 형성하는 데 사용되는 레지스트 마스크는 잉크젯법에 의해 형성될 수도 있다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
또한, 산화물 반도체층(331)과 소스 및 드레인 전극층들(315a 및 315b) 사이에 산화물 도전층이 형성될 수도 있다. 산화물 도전층과 소스 및 드레인 전극층을 형성하기 위한 금속층은 연속적으로 형성될 수 있다. 산화물 도전층은 소스 영역 및 드레인 영역으로서 기능할 수 있다.
산화물 반도체층(331)과 소스 및 드레인 전극층들(315a 및 315b) 사이에 소스 영역 및 드레인 영역으로서 산화물 도전층이 제공되면, 소스 영역 및 드레인 영역은 더 낮은 저항을 가질 수 있으며 트랜지스터가 고속으로 동작할 수 있다.
포토리소그래피 단계에서 포토마스크 및 단계수를 줄이기 위하여, 투과된 광이 복수의 강도를 갖도록 하는 노광 마스크인 다계조 마스크(multi-tone mask)를 이용하여 형성된 레지스트 마스크를 이용하여 에칭이 실시될 수도 있다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는 복수의 두께를 가지며 에칭의 실시에 의해 더욱 형상이 변할 수 있기 때문에, 이 레지스트 마스크는 상이한 패턴들을 제공하기 위해 복수의 에칭 단계에서 이용될 수 있다. 따라서, 다계조 마스크를 이용함으로써 적어도 2종류의 상이한 패턴에 대응하는 레지스트 마스크가 형성될 수 있다. 따라서, 노광 마스크의 수가 저감될 수 있고, 대응하는 포토리소그래피 단계수도 저감될 수 있어서, 공정의 간략화가 실현될 수 있다.
그 다음, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리가 실시된다. 이 플라즈마 처리에 의해, 산화물 반도체층의 노출된 부분의 표면에 부착한 물이 제거된다. 대안으로서, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리가 실시될 수도 있다.
플라즈마 처리가 실시된 후, 보호 절연막으로서 역할하며 산화물 반도체층의 일부에 접하는 산화물 절연층(316)이 대기에 노출되지 않고 형성된다.
산화물 절연층(316)은, 물 또는 수소 등의 불순물이 산화물 절연층(316)에 혼입되지 않게 하는 방법, 적절하게는 스퍼터링법 등에 의해 1 nm 이상의 두께로 형성될 수 있다. 산화물 절연층(316)에 수소가 포함되면, 산화물 반도체층으로의 수소의 침입, 또는 수소에 의한 산화물 반도체층 내의 산소의 추출이 발생하여, 산화물 반도체층의 백 채널의 저항이 감소되고(n형 도전형이 됨), 그에 따라, 기생 채널이 형성될 수도 있다. 따라서, 가능한 한 수소를 적게 포함하는 산화물 절연층(316)이 형성되도록, 수소가 이용되지 않는 형성 방법을 이용하는 것이 중요하다.
산화물 반도체층에 접하여 형성되는 산화물 절연층(316)은, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고 이러한 불순물들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막을 이용하여 형성된다. 본 실시 형태에서는, 산화물 절연층(316)으로서 산화 실리콘막이 스퍼터링법에 의해 200 nm의 두께로 형성된다. 성막시의 기판 온도는, 실온 이상 300℃일 수도 있으며, 본 실시 형태에서는 100℃이다. 산화 실리콘막은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기에서 스퍼터링법에 의해 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟이나 실리콘 타겟이 이용될 수 있다. 예를 들어, 실리콘 타겟을 이용하여 산소 및 질소를 포함하는 분위기하에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다.
그 경우에, 처리 챔버 내의 수분을 제거하면서 산화물 절연층(316)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(331) 및 산화물 절연층(316)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프(titanium sublimation pump)를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 절연층(316)의 불순물의 농도가 저감될 수 있다.
산화물 반도체층(316)이 형성될 때 스퍼터링 가스로서, 수소, 물, 수산기를 갖는 물질 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 제2 열 처리(바람직하게는, 200℃이상 400℃이하, 예를 들어, 250℃이상 350℃이하)가 불활성 가스 분위기 또는 산소 가스 분위기에서 실시된다. 예를 들어, 제2 열 처리는 질소 분위기에서 250℃, 1시간 동안 실시된다. 제2 열 처리시에, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(316)에 접한 상태로 산화물 반도체층이 가열된다.
상기 단계들을 통해, 초기에 형성된 산화물 반도체층은 탈수화 또는 탈수소화를 위한 제1 열 처리에 의해 그 저항이 감소된 다음, 산화물 절연층(316)에 접하는 산화물 반도체층의 일부가 제2 열 처리에 의해 선택적으로 산소 과잉 상태로 변한다. 그 결과, 게이트 전극층(311)과 중첩하는 채널 형성 영역(313)은 진성이 되고, 소스 전극층(315a) 및 드레인 전극층(315b)과 중첩하는 고저항 소스 영역(314a)과 고저항 드레인 영역(314b)이 각각 자기 정합적 방식으로 형성된다. 따라서, 상기 단계들을 통해 박막 트랜지스터(310)가 형성된다(도 13d 참조).
결함을 많이 갖는 산화 실리콘층이 산화물 절연층(316)으로서 이용되면, 산화 실리콘층 형성 후의 열 처리는, 산화물 반도체층에 포함된 수소, 수분, 수산기를 갖는 물질 또는 수소화물 등의 불순물을 산화물 절연층으로 확산시키는 효과를 가져, 산화물 반도체층에 포함된 불순물이 더욱 저감될 수 있다.
드레인 전극층(315b)(및 소스 전극층(315a))과 중첩하는 산화물 반도체층에서 고저항 드레인 영역(314b)(및 고저항 소스 영역(314a))을 형성함으로써, 박막 트랜지스터의 신뢰성이 향상될 수 있다는 점에 유의한다. 구체적으로는, 고저항 드레인 영역(314b)을 형성함으로써, 드레인 전극층(315b), 고저항 드레인 영역(314b), 및 채널 형성 영역(313)의 도전성이 이 순서로 변하는 구조가 얻어질 수 있다. 따라서, 드레인 전극층(315b)이 고전원 전위(VDD)를 공급하는 배선에 접속되어 있는 박막 트랜지스터가 동작하는 경우, 고저항 드레인 영역은 버퍼로서 역할하며, 게이트 전극층(311)과 드레인 전극층(315b) 사이에 고전계가 인가되더라도 고전계가 국소적으로 인가되지 않는다; 따라서, 박막 트랜지스터의 내압이 향상될 수 있다.
산화물 반도체층(331)에서 고저항 소스 영역(314a) 또는 고저항 드레인 영역(314b)은, 산화물 반도체층(331)의 두께가 15 nm이하인 경우는 전체 두께 방향으로 형성된다. 그러나, 산화물 반도체층(331)의 두께가 30 nm이상인 경우, 이들은 산화물 반도체층(331)의 일부에만, 즉, 소스 전극층(315a) 또는 드레인 전극층(315b)과 접하는 영역 및 그 근방에만 형성된다. 따라서, 게이트 절연막(311)에 근접한 영역은 i형이 될 수 있다.
산화물 절연층(316) 위에 보호 절연층(308)이 추가로 형성될 수도 있다. 보호 절연층(308)은, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고 이들이 외부로부터 침입하는 것을 차단하는 무기 절연막을 이용하여 형성된다. 예를 들어, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄 등이 이용된다. 예를 들어, RF 스퍼터링법에 의해 질화 실리콘막이 형성된다. 높은 생산성 때문에 보호 절연층의 형성 방법으로서 RF 스퍼터링법이 바람직하다. 본 실시 형태에서는, 보호 절연층(308)은 질화 실리콘막을 이용하여 형성된다(도 13e 참조).
본 실시 형태에서, 산화물 절연층(316)까지의 층들이 형성된 기판(305)이 100℃ 내지 400℃의 온도로 가열되고, 수소 및 수분이 제거되고 고순도 질소를 포함하는 스퍼터링 가스가 도입되고, 실리콘 타겟이 이용됨으로써, 질화 실리콘층이 보호 절연층(308)으로서 형성된다. 이 경우, 산화물 절연층(316)의 경우와 유사한 방식으로, 처리 챔버 내의 수분을 제거한 후에 보호 절연층(308)이 형성되는 것이 바람직하다.
보호 절연층(308)이 형성된 후, 대기 중에서, 100℃이상 200℃이하의 온도에서 1시간 이상 30시간 이하의 열 처리가 더 실시될 수도 있다. 이 열 처리는 일정한 온도에서 실시될 수도 있다. 대안으로서, 다음과 같은 가열 온도 변화가 복수회 반복적으로 실시될 수도 있다: 가열 온도가 실온으로부터 100℃ 이상 200℃ 이하의 온도로 상승된 다음, 실온으로 하강된다. 또한, 이 열 처리는 감압 하에서 실시될 수도 있다. 감압 하에서, 가열 시간은 단축될 수 있다.
보호 절연층(308) 위에 평탄화를 위한 평탄화 절연층이 제공될 수도 있다는 점에 유의한다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형의 터치 패널이 제공될 수 있다.
(실시 형태 8)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(360)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다. 상기 실시 형태들과 동일한 부분 및 상기 실시 형태들과 유사한 기능을 갖는 부분과 상기 실시 형태들과 유사한 단계는 상기 실시 형태에서와 같이 실시될 수 있고, 그 반복적 설명은 생략한다. 또한, 동일한 부분의 상세한 설명도 역시 생략한다.
본 실시 형태의 박막 트랜지스터의 제조 방법의 한 실시 형태를 도 14a 내지 도 14d를 참조하여 설명한다.
도 14a 내지 도 14d는 박막 트랜지스터의 단면 구조의 예를 나타낸다. 도 14a 내지 도 14d에 나타낸 박막 트랜지스터(360)는, 채널 보호형(채널 스톱형이라고도 함)이라 불리는 보텀 게이트 박막 트랜지스터들 중 하나로서, 역스태거형 박막 트랜지스터라고도 불린다.
박막 트랜지스터(360)로서 싱글 게이트 박막 트랜지스터를 이용하여 설명되지만, 필요하다면, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 14a 내지 도 14d를 참조하여 기판(320) 위에 박막 트랜지스터(360)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(320) 위에 도전막이 형성된 후에, 제1 포토리소그래피 공정을 통해 게이트 전극층(361)이 형성된다. 레지스트 마스크는 잉크젯법에 의해 형성될 수도 있다는 점에 유의한다. 레지스트 마스크가 잉크젯법에 의해 형성되면, 포토마스크가 이용되지 않는다; 따라서, 제조 비용이 저감될 수 있다.
또한, 게이트 전극층(361)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 및 스칸듐 등의 금속 재료들 중 임의의 재료, 및 이들 재료들 중 임의의 재료를 주성분으로서 포함하는 합금 재료를 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
그 다음, 게이트 전극층(361) 위에 게이트 절연층(322)이 형성된다.
본 실시 형태에서는, 플라즈마 CVD법을 이용하여 게이트 절연층(322)으로서 두께 100 nm를 갖는 산화 질화 실리콘층이 형성된다.
그 다음, 게이트 절연층(322) 위에 2 nm이상 200 nm이하의 두께를 갖는 산화물 반도체막이 형성되고, 제2 포토리소그래피 공정을 통해 섬-형상의 산화물 반도체층으로 가공된다. 본 실시 형태에서는, 산화물 반도체막은 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 반도체막을 형성하는 것이 바람직하다. 이것은, 산화물 반도체막에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층에 포함된 불순물의 농도가 저감될 수 있다.
산화물 반도체층이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 산화물 반도체층이 탈수화 또는 탈수소화된다. 제1 열 처리의 온도는, 400℃이상 750℃이하, 바람직하게는 400℃이상 기판의 변형점 미만이다. 여기서는, 열 처리 장치의 하나인 전기로에 기판을 도입하고, 질소 분위기하 450℃에서 1시간 동안의 열 처리를 산화물 반도체층에 실시한 다음, 산화물 반도체층이 대기에 노출되지 않도록 하여 산화물 반도체층으로의 물과 수소의 혼입을 방지한다; 따라서, 산화물 반도체층(332)을 얻는다(도 14a 참조).
그 다음, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리가 실시된다. 이 플라즈마 처리에 의해, 산화물 반도체층의 노출된 부분의 표면에 부착한 물이 제거된다. 대안으로서, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리가 실시될 수도 있다.
그 다음, 게이트 절연층(322) 및 산화물 반도체층(332) 위에 산화물 절연층이 형성되고, 제3 포토리소그래피 공정이 실시된다. 레지스트 마스크가 형성되고 선택적 에칭이 실시되어, 산화물 절연층(366)이 형성된다. 그 다음, 레지스트 마스크가 제거된다.
본 실시 형태에서는, 산화물 절연층(366)으로서 산화 실리콘막이 스퍼터링법에 의해 200 nm의 두께로 형성된다. 성막시의 기판 온도는, 실온 이상 300℃일 수도 있으며, 본 실시 형태에서는 100℃이다. 산화 실리콘막은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기에서 스퍼터링법에 의해 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟이나 실리콘 타겟이 이용될 수 있다. 예를 들어, 실리콘 타겟을 이용하여 산소 및 질소를 포함하는 분위기에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다. 저저항을 갖는 영역에서 산화물 반도체층에 접하여 형성되는 산화물 절연층(366)은, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고 이러한 불순물들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막을 이용하여 형성된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 절연층(366)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(332) 및 산화물 절연층(366)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층(366)에 포함된 불순물의 농도가 저감될 수 있다.
산화물 반도체층(366)이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 제2 열 처리(바람직하게는, 200℃이상 400℃이하, 예를 들어, 250℃이상 350℃이하)가 불활성 가스 분위기 또는 산소 가스 분위기에서 실시된다. 예를 들어, 제2 열 처리는 질소 분위기에서 250℃, 1시간 동안 실시된다. 제2 열 처리에서, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(366)에 접한 상태로 가열이 실시된다.
본 실시 형태에서는, 질소 등의 불활성 가스 분위기하 또는 감압하에서, 산화물 절연층(366)이 제공된 산화물 반도체층(332)에 열 처리가 더 실시되고, 산화물 반도체층(332)의 일부가 노출된다. 질소 등의 불활성 가스 분위기에서 또는 감압 하에서 열 처리를 실시함으로써, 산화물 절연층(366)으로 덮이지 않고 노출된 산화물 반도체층(332)의 영역의 저항이 저감될 수 있다. 예를 들어, 질소 분위기하 250℃에서 1시간 동안 열 처리가 실시된다.
질소 분위기 하에서 산화물 절연층(366)을 갖춘 산화물 반도체층(332)에 대한 열 처리에 의해, 산화물 반도체층(332)의 노출된 영역의 저항이 저감된다. 따라서, (도 14b에서 음영진 영역 및 흰색 영역으로 표시된) 상이한 저항을 갖는 영역들을 포함하는 산화물 반도체층(362)이 형성된다.
그 다음, 게이트 절연층(322), 산화물 반도체층(362), 및 산화물 절연층(366) 위에 도전막이 형성된 후에, 제4 포토리소그래피 공정이 실시된다. 레지스트 마스크가 형성되고 선택적 에칭이 실시되어, 소스 전극층(365a) 및 드레인 전극층(365b)이 형성된다. 그 다음, 레지스트 마스크가 제거된다(도 14c 참조).
소스 전극층(365a) 및 드레인 전극층(365b)의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 또는 W로부터 선택된 원소; 상기 원소들 중 임의의 원소를 그 성분으로서 포함하는 합금; 상기 원소들 중 임의의 원소의 조합을 포함하는 합금막 등이 있다. 대안으로서, Al, Cu 등의 금속층의 한쪽 또는 양쪽 위에, Cr, Ta, Ti, Mo, W 등의 고융점 금속층이 적층된 구조가 이용될 수도 있다. 역시 대안으로서, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y 등의 Al막에서의 힐록 및 휘스커의 발생을 방지하는 원소가 첨가된 Al 재료가 이용되어, 내열성이 증가될 수 있다.
소스 전극층(365a) 및 드레인 전극층(365b)은 단층 구조 또는 2층 이상의 적층 구조를 가질 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄 막의 단층 구조, 알루미늄 막 위에 티타늄 막이 적층된 2층 구조, 티타늄막과 알루미늄 막과 티타늄막이 이 순서로 적층된 3층 구조 등을 들 수 있다.
대안으로서, 소스 전극층(365a) 및 드레인 전극층(365b)은 도전성 금속 산화물을 이용하여 형성될 수도 있다. 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 및 산화 주석의 합금(In2O3-SnO2, ITO로 약기함), 산화 인듐 및 산화 아연의 합금(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 상기 금속 산화물 재료가 이용될 수 있다.
상기 단계들을 통해, 형성된 산화물 반도체층은 탈수화 또는 탈수소화를 위한 열 처리에 의해 그 저항이 감소된 다음, 산화물 반도체층의 일부가 선택적으로 산소 과잉 상태로 변한다. 그 결과, 게이트 전극층(361)과 중첩하는 채널 형성 영역(363)은 진성이 되고, 소스 전극층(365a) 및 드레인 전극층(365b)과 중첩하는 고저항 소스 영역(364a)과 고저항 드레인 영역(364b)이 각각 자기 정합적 방식으로 형성된다. 따라서, 상기 단계들을 통해 박막 트랜지스터(360)가 형성된다.
드레인 전극층(365b)(및 소스 전극층(365a))과 중첩하는 산화물 반도체층에서 고저항 드레인 영역(364b)(및 고저항 소스 영역(364a))을 형성함으로써, 박막 트랜지스터의 신뢰성이 향상될 수 있다는 점에 유의한다. 구체적으로는, 고저항 드레인 영역(364b)을 형성함으로써, 드레인 전극층(365b), 고저항 드레인 영역(364b), 및 채널 형성 영역(363)의 도전성이 변하는 구조가 얻어질 수 있다. 따라서, 드레인 전극층(365b)이 고전원 전위(VDD)를 공급하는 배선에 접속되어 있는 박막 트랜지스터가 동작하는 경우, 고저항 드레인 영역은 버퍼로서 역할하며, 게이트 전극층(361)과 드레인 전극층(365b) 사이에 고전계가 인가되더라도 고전계가 국소적으로 인가되지 않는다; 따라서, 박막 트랜지스터의 내압이 향상될 수 있다.
소스 전극층(365a), 드레인 전극층(365b) 및 산화물 절연층(366) 위에 보호 절연층(323)이 형성된다. 본 실시 형태에서는, 보호 절연층(323)은 질화 실리콘막을 이용하여 형성된다(도 14d 참조).
소스 전극층(365a), 드레인 전극층(365b), 산화물 절연층(366) 위에 산화물 절연층을 더 형성하고, 그 산화물 절연층 위에 보호 절연층(323)을 적층할 수도 있다는 점에 유의한다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형의 터치 패널이 제공될 수 있다.
(실시 형태 9)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(350)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다. 상기 실시 형태들과 동일한 부분 및 상기 실시 형태들과 유사한 기능을 갖는 부분과 상기 실시 형태들과 유사한 단계는 상기 실시 형태에서와 같이 실시될 수 있고, 그 반복적 설명은 생략한다. 또한, 동일한 부분의 상세한 설명도 역시 생략한다.
본 실시 형태의 박막 트랜지스터의 제조 방법의 한 실시 형태를 도 15a 내지 도 15d를 참조하여 설명한다.
박막 트랜지스터(350)로서 싱글 게이트 박막 트랜지스터를 이용하여 설명되지만, 필요하다면, 복수의 채널 형성 영역을 포함하는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 15a 내지 도 15d를 참조하여 기판(340) 위에 박막 트랜지스터(350)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(340) 위에 도전막이 형성된 후에, 제1 포토리소그래피 공정을 통해 게이트 전극층(351)이 형성된다. 본 실시 형태에서는, 스퍼터링법을 이용하여 게이트 전극층(351)으로서 두께 150 nm를 갖는 텅스텐막이 형성된다.
그 다음, 게이트 전극층(351) 위에 게이트 절연층(342)이 형성된다. 본 실시 형태에서는, 플라즈마 CVD법에 의해 게이트 절연층(342)으로서 두께 100 nm를 갖는 산화 질화 실리콘층이 형성된다.
그 다음, 게이트 절연층(342) 위에 도전막이 형성된 후에, 제2 포토리소그래피 공정이 실시된다. 레지스트 마스크가 형성되고 선택적 에칭이 실시되어, 소스 전극층(355a) 및 드레인 전극층(355b)이 형성된다. 그 다음, 레지스트 마스크가 제거된다(도 15a 참조).
그 다음, 산화물 반도체층(345)이 형성된다(도 15b 참조). 본 실시 형태에서는, 산화물 반도체층(345)은 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다. 산화물 반도체층(345)은 제3 포토리소그래피 공정을 통해 섬-형상의 산화물 반도체층으로 가공된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 절연층(345)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(345)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층(345)에 포함된 불순물의 농도가 저감될 수 있다.
산화물 반도체층(345)이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 산화물 반도체층이 탈수화 또는 탈수소화된다. 제1 열 처리의 온도는, 400℃이상 750℃이하, 바람직하게는 400℃이상 기판의 변형점 미만이다. 여기서는, 열 처리 장치의 하나인 전기로에 기판을 도입하고, 질소 분위기하 450℃에서 1시간 동안의 열 처리를 산화물 반도체층에 실시한 후, 산화물 반도체층이 대기에 노출되지 않도록 하여 산화물 반도체층으로의 물과 수소의 혼입을 방지한다; 따라서, 산화물 반도체층(346)을 얻는다(도 15c 참조).
예를 들어, 제1 열 처리로서, GRTA는 다음과 같이 실시될 수 있다. 650 ℃ 내지 700℃의 고온으로 가열한 불활성 가스 내로 기판을 이송하여 넣고, 수 분간 가열한 다음, 기판을 이송하여 고온으로 가열된 불활성 가스로부터 꺼낸다. GRTA는 단시간 동안 고온 열 처리를 가능하게 한다.
그 다음, 보호 절연막으로서 역할하고 산화물 반도체층(346)에 접하는 산화물 절연층(356)이 형성된다.
산화물 절연층(356)은, 산화물 절연층(356)에 물 또는 수소 등의 불순물을 혼입시키지 않는 방법, 적절하게는 스퍼터링법 등에 의해 1 nm 이상의 두께로 형성될 수 있다. 산화물 절연층(356)에 수소가 포함되면, 산화물 반도체층으로의 수소의 침입, 또는 수소에 의한 산화물 반도체층 내의 산소의 추출이 야기되어, 산화물 반도체층의 백 채널은 더 낮은 저항을 갖게 되고(n형화), 그에 따라, 기생 채널이 형성될 수도 있다. 따라서, 가능한 한 수소를 적게 포함하는 산화물 절연층(356)이 형성되도록, 수소가 이용되지 않는 형성 방법을 이용하는 것이 중요하다.
본 실시 형태에서는, 산화물 절연층(356)으로서 산화 실리콘막이 스퍼터링법에 의해 200 nm의 두께로 형성된다. 성막시의 기판 온도는, 실온 이상 300℃일 수도 있으며, 본 실시 형태에서는 100℃이다. 산화 실리콘막은, 희가스(대표적으로는, 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는, 아르곤) 및 산소를 포함하는 분위기에서 스퍼터링법에 의해 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟이나 실리콘 타겟이 이용될 수 있다. 예를 들어, 실리콘 타겟을 이용하여 산소 및 질소를 포함하는 분위기 하에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다. 저저항을 갖는 영역에서 산화물 반도체층에 접하여 형성되는 산화물 절연층(356)은, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고 이러한 불순물들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막을 이용하여 형성된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 절연층(356)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(352) 및 산화물 절연층(356)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에 형성된 산화물 반도체층(356)의 불순물의 농도가 저감될 수 있다.
산화물 반도체층(356)이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 제2 열 처리(바람직하게는, 200℃이상 400℃이하, 예를 들어, 250℃이상 350℃이하)가 불활성 가스 분위기 또는 산소 가스 분위기 하에서 실시된다. 예를 들어, 제2 열 처리는 질소 분위기 하에서 250℃, 1시간 동안 실시된다. 제2 열 처리에서, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(356)에 접한 상태로 가열이 실시된다.
상기 단계들을 통해, 형성된 산화물 반도체층은 탈수화 또는 탈수소화를 위한 열 처리에 의해 그 저항이 감소된 다음, 산화물 반도체층의 일부가 선택적으로 산소 과잉 상태로 변한다. 그 결과, i형 산화물 반도체층(352)이 형성된다. 따라서, 상기 단계들을 통해 박막 트랜지스터(350)가 형성된다.
산화물 절연층(356) 위에 보호 절연층이 추가로 형성될 수도 있다. 예를 들어, RF 스퍼터링법에 의해 질화 실리콘막이 형성된다. 본 실시 형태에서는, 보호 절연층으로서, 보호 절연층(343)이 질화 실리콘막을 이용하여 형성된다(도 15d 참조).
보호 절연층(343) 위에 평탄화를 위한 평탄화 절연층이 제공될 수도 있다는 점에 유의한다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형의 터치 패널이 제공될 수 있다.
(실시 형태 10)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(380)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다.
본 실시 형태에서는, 박막 트랜지스터의 제조 공정에서 실시 형태 7과 부분적으로 상이한 예를 도 16을 참조하여 설명한다. 도 16은 단계들의 일부를 제외하고는 도 13a 내지 도 13e와 동일하므로, 동일한 부분에 대해서는 공통의 참조 번호가 사용되고, 동일한 부분의 상세한 설명은 생략한다.
실시 형태 7에 따라, 기판(370) 위에 게이트 전극층(381)이 형성되고, 그 위에 제1 게이트 절연층(372a) 및 제2 게이트 절연층(372b)이 적층된다. 본 실시 형태에서는, 게이트 절연층은, 질화물 절연층과 산화물 절연층이 각각 제1 게이트 절연층(372a)과 제2 게이트 절연층(372b)으로서 이용되는 2층 구조를 가진다.
산화물 절연층으로서, 산화 실리콘층, 산화 질화 실리콘층, 또는 산화 알루미늄층, 산화 질화 알루미늄층, 또는 산화 하프늄층 등이 이용될 수도 있다. 질화물 절연층으로서는, 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층, 또는 질화 산화 알루미늄층 등이 이용될 수도 있다.
본 실시 형태에서는, 게이트 절연층은, 게이트 전극층(381) 위에 질화 실리콘층과 산화 실리콘층이 적층된 구조를 가질 수도 있다. 예를 들어, 제1 게이트 절연층(372a)으로서 스퍼터링법에 의해 50 nm이상 200 nm이하(본 실시 형태에서는, 50 nm)의 두께를 갖는 질화 실리콘층(SiNy(y>0))이 형성되고, 제1 게이트 절연층(372a) 위에 제2 게이트 절연층(372b)으로서 5 nm이상 300 nm이하(본 실시 형태에서는, 100 nm)의 두께를 갖는 산화 실리콘층(SiOx(x>0))이 적층된다; 따라서, 150 nm의 두께를 갖는 게이트 절연층이 형성된다.
그 다음, 산화물 반도체막이 형성된 다음, 포토리소그래피 공정을 통해 섬-형상의 산화물 반도체층으로 가공된다. 본 실시 형태에서는, 산화물 반도체막은 In-Ga-Zn-O계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 반도체막을 형성하는 것이 바람직하다. 이것은, 산화물 반도체막에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층에 포함된 불순물의 농도가 저감될 수 있다.
산화물 반도체층이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음, 산화물 반도체층이 탈수화 또는 탈수소화된다. 탈수화 또는 탈수소화를 위한 제1 열 처리의 온도는, 400℃이상 750℃이하, 바람직하게는 425℃이상이다. 온도가 425℃ 이상인 경우, 열 처리 시간은 1시간 이하일 수 있지만, 온도가 425℃ 미만인 경우, 열 처리 시간은 1시간보다 길다는 점에 유의한다. 여기서는, 열 처리 장치의 하나인 전기로에 기판을 도입하고, 질소 분위기 하에서 산화물 반도체층에 열 처리를 실시한 다음, 산화물 반도체층이 대기에 노출되지 않도록 하여 산화물 반도체층으로의 물과 수소의 혼입을 방지한다. 따라서, 산화물 반도체층이 얻어진다. 그 후, 동일한 로(furnace)에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 공기(이슬점이 -40℃이하, 바람직하게는 -60℃이하)를 도입하여 냉각을 실시한다. 산소 가스 또는 N2O 가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 대안으로서, 열 처리 장치에 도입되는 산소 가스 또는 N2O 가스의 순도는, 바람직하게는 6N(99.9999%) 이상, 더 바람직하게는 7N(99.99999%) 이상(즉, 산소 가스 또는 N2O 가스의 불순물 농도는 바람직하게는 1ppm 이하, 더 바람직하게는 0.1 ppm 이하)이다.
열 처리 장치는 전기로에 한정되지 않고, 예를 들어, GRTA 장치 또는 LRTA 장치 등의 RTA 장치일 수도 있다는 점에 유의한다. LRTA 장치는, 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프 등의 램프로부터 방출되는 광(전자기파)의 복사에 의해 피처리물을 가열하는 장치이다. LRTA 장치는, 램프 뿐만이 아니라, 저항 가열 소자 등의 가열 소자로부터의 열 전도 또는 열 복사를 이용하여 피처리물을 가열하는 장치를 갖출 수도 있다. GRTA는 고온의 가스를 이용하여 열 처리를 실시하는 방법이다. 가스로서는, 아르곤 등의 희가스나 질소 등의, 열 처리로 인해 피처리물과 반응하지 않는 불활성 가스가 이용된다. 대안으로서, RTA법에 의해 600℃ 내지 750℃에서 수 분간 열 처리가 실시될 수도 있다.
또한, 탈수화 또는 탈수소화를 위한 제1 열 처리 후에, 산소 가스 분위기 또는 N2O 가스 분위기 하, 200℃이상 400℃이하의 온도, 바람직하게는 200℃이상 300℃이하의 온도에서 열 처리가 실시될 수도 있다.
대안으로서, 산화물 반도체층의 제1 열 처리는, 섬-형상의 산화물 반도체층으로 아직 가공되지 않은 산화물 반도체막에 대해 실시될 수도 있다. 그 경우에는, 제1 열 처리 후에, 가열 장치로부터 기판을 꺼내어 포토리소그래피 공정을 실시한다.
상기 공정을 통해, 산화물 반도체층의 전체 영역이 산소 과잉 상태로 된다; 따라서, 산화물 반도체층은 더 높은 저항을 가진다, 즉, 산화물 반도체층은 i형화된다. 따라서, 전체 영역이 i형인 산화물 반도체층(382)이 형성된다.
그 다음, 산화물 반도체층(382) 위에 도전막이 형성되고, 포토리소그래피 공정이 실시된다. 도전막 위에 레지스트 마스크가 형성되고 도전막이 선택적으로 에칭되어, 소스 전극층(385a) 및 드레인 전극층(385b)이 형성된다. 그 다음, 제2 게이트 절연층(372b), 산화물 반도체층(382), 소스 전극층(385a), 및 드레인 전극층(385b) 위에 스퍼터링법에 의해 산화물 절연층(386)이 형성된다.
그 경우에, 처리 챔버 내의 잔류 수분을 제거하면서 산화물 절연층(386)을 형성하는 것이 바람직하다. 이것은, 산화물 반도체층(382) 및 산화물 절연층(386)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리 챔버 내의 잔류 수분을 제거하기 위하여, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티타늄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 콜드 트랩을 갖춘 터보 분자 펌프일 수도 있다. 크라이오펌프를 이용해 배기되는 성막 챔버에서, 수소 원자, 물(H2O) 등의 수소 원자를 포함하는 화합물 등이 제거되어, 성막 챔버에서 형성된 산화물 반도체층(386)에 포함된 불순물의 농도가 저감될 수 있다.
산화물 반도체층(386)이 형성될 때 이용되는 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 수 ppm 또는 수 ppb의 농도까지로 제거된 고순도 가스를 이용하는 것이 바람직하다.
상기의 단계들을 통해, 박막 트랜지스터(380)가 형성될 수 있다.
그 다음, 박막 트랜지스터의 전기적 특성의 변동을 줄이기 위해, 질소 가스 분위기 등의 불활성 가스 분위기 하에서 열 처리(바람직하게는, 150℃이상 350℃미만)가 실시될 수도 있다. 예를 들어, 질소 분위기에서 250℃, 1시간 동안 열 처리가 실시된다.
산화물 절연층(386) 위에 보호 절연층(373)이 형성된다. 본 실시 형태에서는, 스퍼터링법을 이용하여 보호 절연층(373)으로서 100 nm의 두께를 갖는 산화 질화 실리콘막이 형성된다.
각각이 질화물 절연층을 이용하여 형성되는 보호 절연층(373) 및 제1 게이트 절연층(372a)은, 수분, 수소, 수소화물, 및 수산화물 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 차단하는 효과를 가진다.
따라서, 보호 절연층(373) 형성 후의 제조 공정에서, 외부로부터의 수분 등의 불순물의 침입이 방지될 수 있다. 또한, 액정 표시 장치 등의, 터치 패널을 갖는 반도체 장치로서 장치가 완성한 후에도, 외부로부터의 수분 등의 불순물의 침입이 장기적으로 방지될 수 있다; 따라서, 장치의 장기 신뢰성이 달성될 수 있다.
또한, 각각이 질화물 절연층을 이용하여 형성되는 보호 절연층(373)과 제1 게이트 절연층(372a) 사이의 제2 게이트 절연층(372b)의 일부가 제거되어, 보호 절연층(373)과 제1 게이트 절연층(372a)이 서로 접할 수 있다.
따라서, 산화물 반도체층 내의 수분, 수소, 수소화물, 및 수산화물 등의 불순물이 가능한 한 많이 저감되고 이러한 불순물의 침입이 방지되어, 산화물 반도체층의 불순물의 농도가 낮게 유지될 수 있다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 이용하여 형성된 박막 트랜지스터에 의해, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형의 터치 패널이 제공될 수 있다.
(실시 형태 11)
본 실시 형태에서는, 본 명세서에서 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 또 다른 예를 설명한다. 본 실시 형태에서 설명되는 박막 트랜지스터는 실시 형태 1 내지 실시 형태 10 중 임의의 실시 형태의 박막 트랜지스터에 적용될 수 있다.
본 실시 형태에서, 게이트 전극층, 소스 전극층, 및 드레인 전극층에 대해 투광성을 갖는 도전 재료를 이용하는 예를 설명한다. 따라서, 본 실시 형태의 일부는 상기 실시 형태들과 유사한 방식으로 실시될 수 있으며, 상기 실시 형태들과 동일한 부분 또는 유사한 기능을 갖는 부분과 이러한 부분들의 제조 단계의 반복적 설명은 생략한다. 또한, 동일한 부분의 상세한 설명은 반복하지 않는다.
예를 들어, 게이트 전극층, 소스 전극층, 및 드레인 전극층의 재료는 가시광을 투과시키는 도전 재료일 수 있으며, 예를 들어 다음과 같은 금속 산화물들 중 임의의 금속 산화물이 적용될 수 있다: In-Sn-O계의 금속 산화물; In-Sn-Zn-O계의 금속 산화물; In-Al-Zn-O계의 금속 산화물; Sn-Ga-Zn-O계의 금속 산화물; Al-Ga-Zn-O계의 금속 산화물; Sn-Al-Zn-O계의 금속 산화물; In-Zn-O계의 금속 산화물; Sn-Zn-O계의 금속 산화물; Al-Zn-O계의 금속 산화물; In-O계의 금속 산화물; Sn-O계의 금속 산화물; 및 Zn-O계의 금속 산화물. 그 두께는 50 nm이상 300 nm이하의 범위에서 적절하게 설정될 수 있다. 게이트 전극층, 소스 전극층, 및 드레인 전극층에 대해 이용되는 금속 산화물의 성막 방법으로서, 스퍼터링법, 진공 증착법(전자빔 증착법 등), 아크 방전 이온 도금법, 또는 스프레이법이 이용된다. 스퍼터링법이 이용될 때, SiO2를 2 중량%이상 10 중량%이하의 농도로 포함하는 타겟을 이용하여 성막이 실시될 수도 있다.
가시광에 대해 투광성을 갖는 도전막에서 구성들의 비율의 단위는 원자%이고, 그 구성들의 비율은 전자 프로브 X-선 마이크로 애널라이저(EPMA：electron probe X-ray microanalyzer)를 이용한 분석에 의해 평가된다는 점에 유의한다.
박막 트랜지스터를 갖춘 화소에서, 화소 전극층, 또 다른 전극층(용량 소자 전극층 등)이나, 또 다른 배선층(용량 소자 배선층 등)이 가시광에 대해 투광성을 갖는 도전막을 이용하여 형성되면, 높은 개구율을 갖는 표시 장치가 실현될 수 있다. 물론, 화소 내의 게이트 절연층, 산화물 절연층, 보호 절연층, 및 평탄화 절연층 각각이 역시 가시광을 투과시키는 도전막을 이용하여 형성되는 것이 바람직하다.
본 명세서에서, 가시광에 대해 투광성을 갖는 막이란, 75% 내지 100%의 가시광의 투과율을 갖도록 하는 두께를 갖는 막을 말한다. 막이 도전성을 갖는 경우, 그 막은 투명 도전막이라고도 부른다. 또한, 게이트 전극층, 소스 전극층, 드레인 전극층, 화소 전극층, 또 다른 전극층이나, 또 다른 배선층에 적용되는 금속 산화물에 대해, 가시광에 대해 반투명의 도전막이 이용될 수도 있다. 가시광에 대해 반투명의 도전막이란, 50% 내지 75%의 가시광 투과율을 갖는 막을 말한다.
박막 트랜지스터가 투광성을 가지면, 표시 영역이나 포토센서와 중첩하도록 박막 트랜지스터가 제공되는 경우에도 광이 투과되어 표시나 광의 검출이 방해받지 않기 때문에, 개구율이 향상될 수 있다. 또한, 박막 트랜지스터의 구성요소들에 대해 투광성을 갖는 막을 이용함으로써, 광시야각을 달성하기 위해 하나의 화소를 복수의 부화소로 분할하는 경우에도 높은 개구율이 달성될 수 있다. 즉, 고밀도 박막 트랜지스터군을 제공하여도 높은 개구율이 유지될 수 있어서, 표시 영역의 충분한 면적이 확보될 수 있다. 예를 들어, 하나의 화소가 2 내지 4개의 부화소를 포함하는 경우, 박막 트랜지스터가 투광성을 가지기 때문에 개구율이 향상될 수 있다. 또한, 축적 용량 소자가 박막 트랜지스터의 구성요소와 동일한 단계 및 동일한 재료를 이용하여 형성되면, 축적 용량 소자도 역시 투광성을 가질 수 있다; 따라서, 개구율이 더욱 증가될 수 있다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
(실시 형태 12)
본 실시 형태에서는, 본 명세서에 개시되는 터치 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시 형태의 박막 트랜지스터(650)는, 상기 실시 형태들 중 임의의 실시 형태에서 채널 형성 영역을 포함하는 산화물 반도체층을 이용하여 형성된 박막 트랜지스터(예를 들어, 실시 형태 1의 트랜지스터(201, 205, 및 206, 및 301)와, 실시 형태 2 및 3의 트랜지스터(503 및 540))로서 이용될 수 있다.
본 실시 형태에서는, 그 단면으로 보았을 때 질화물 절연막에 의해 산화물 반도체층이 둘러싸이는 예를 도 17을 참조하여 나타낸다. 도 17은, 산화물 절연층의 상부면 형상 및 단부의 위치에서의 차이점과 게이트 절연층의 구조에서의 차이점이 있다는 것을 제외하고는, 도 12a 내지 도 12e와 동일하기 때문에, 동일한 부분에 대해서는 동일한 참조 번호가 이용되고, 동일한 부분의 상세한 설명은 생략한다.
도 17에 나타낸 박막 트랜지스터(650)는 보텀 게이트 박막 트랜지스터로서, 절연 표면을 갖는 기판(394) 위에, 게이트 전극층(391), 질화물 절연층을 이용하여 형성된 게이트 절연층(652a), 산화물 절연층을 이용하여 형성된 게이트 절연층(652b), 산화물 반도체층(392), 소스 전극층(395a), 및 드레인 전극층(395b)을 포함한다. 또한, 박막 트랜지스터(650)를 덮고 산화물 반도체층(392) 위에 적층되는 산화물 절연층(656)이 제공되고 있다. 또한, 산화물 절연층(656) 위에는, 질화물 절연층을 이용하여 형성된 보호 절연층(653)이 제공된다. 보호 절연층(653)은 질화물 절연층을 이용하여 형성된 게이트 절연층(652a)에 접한다.
본 실시 형태의 박막 트랜지스터(650)에서, 게이트 절연층은, 질화물 절연층과 산화물 절연층이 게이트 전극층 위에 적층되어 있는 적층 구조를 가진다. 또한, 질화물 절연층을 이용하여 형성되는 보호 절연층(653)이 형성되기 이전에, 산화물 절연층(656)과 게이트 절연층(652b)이 선택적으로 제거되어, 질화물 절연층을 이용하여 형성되는 게이트 절연층(652a)을 노출시킨다.
적어도 산화물 절연층(656)과 게이트 절연층(652b)의 상부면이 산화물 반도체층(392)의 상부면보다 크고, 산화물 절연층(656)과 게이트 절연층(652b)의 상부면 형상이 박막 트랜지스터(650)를 덮는 것이 바람직하다.
또한, 질화물 절연층을 이용하여 형성되는 보호 절연층(653)은, 산화물 절연층(656)의 상부면과 산화물 절연층(656) 및 게이트 절연층(652b)의 측면을 덮고, 질화물 절연층을 이용하여 형성되는 게이트 절연층(652a)에 접한다.
각각이 질화물 절연층을 이용하여 형성되는 보호 절연층(653) 및 게이트 절연층(652a)에 대해, 수분, 수소 이온, 및 OH- 등의 불순물을 포함하지 않고, 불순물들이 외부로부터 침입하는 것을 차단하는 무기 절연막이 이용된다: 예를 들어, 스퍼터링법이나 플라즈마 CVD법에 의해 얻어지는 질화 실리콘막, 산화 질화 실리콘막, 질화 알루미늄막, 또는 산화 질화 알루미늄막이 이용된다.
본 실시 형태에서는, 질화물 절연층을 이용하여 형성되는 보호 절연층(653)으로서, 산화물 반도체층(392)의 하부면, 상부면, 및 측면을 덮도록 RF 스퍼터링법에 의해 100 nm의 두께를 갖는 질화 실리콘층이 제공된다.
도 17에 나타낸 구조에서, 산화물 반도체층에 접하여 산화물 반도체층을 둘러싸도록 제공되는 게이트 절연층(652b) 및 산화물 절연층(656)으로 인해 산화물 반도체층 내의 수소, 수분, 수산기 또는 수소화물 등의 불순물이 저감되고, 각각 질화물 절연층을 이용하여 형성되는 게이트 절연층(652a) 및 보호 절연층(653)에 의해 산화물 절연층이 둘러싸이기 때문에, 보호 절연층(653)의 형성 후의 제조 공정에서 외부로부터의 수분의 침입이 방지될 수 있다. 또한, 표시 장치 등의 터치 패널로서 장치가 완성된 후에도, 외부로부터의 수분 등의 불순물의 침입이 장기적으로 방지될 수 있다; 따라서, 장치의 장기 신뢰성이 달성될 수 있다.
본 실시 형태에서는, 질화물 절연층에 의해 하나의 박막 트랜지스터가 덮인다; 그러나, 본 발명의 실시 형태는 이 구조로 한정되지 않는다. 대안으로서, 복수의 박막 트랜지스터가 질화물 절연층에 의해 덮이거나, 화소부의 복수의 박막 트랜지스터가 질화물 절연층에 의해 집합적으로 덮일 수도 있다. 적어도 액티브 매트릭스 기판의 화소부를 둘러싸도록 보호 절연층(653)과 게이트 절연층(652a)이 서로 접하는 영역이 형성될 수도 있다.
본 실시 형태는 다른 실시 형태들 중 임의의 실시 형태와 적절하게 조합하여 구현될 수 있다.
본 출원은 2009년 11월 6일 일본 특허청에 출원된 출원번호 제2009-255461호에 기초하고 있으며, 그 전체 내용을 참조용으로 본 명세서에 원용한다.
100: 터치 패널, 101: 화소 회로, 102: 표시 소자 제어 회로, 103: 포토센서 제어 회로, 104: 화소, 105: 표시 소자, 106: 포토센서, 107: 표시 소자 구동 회로, 108: 표시 소자 구동 회로, 109: 회로, 110: 포토센서 구동 회로, 201: 트랜지스터, 202: 축적 용량 소자, 203: 액정 소자, 204: 포토다이오드, 205: 트랜지스터, 206: 트랜지스터, 207: 게이트 신호선, 208: 포토다이오드 리셋트 신호선, 209: 게이트 신호선, 210: 비디오 데이터 신호선, 211: 포토센서 출력 신호선, 212: 포토센서 기준 신호선, 213: 게이트 신호선, 300: 회로, 301: 트랜지스터, 302: 축적 용량 소자, 303: 프리차지 신호선, 305: 기판, 307: 게이트 절연층, 308: 보호 절연층, 310: 박막 트랜지스터, 311: 게이트 전극층, 313: 채널 형성 영역, 314a: 고저항 소스 영역, 314b: 고저항 드레인 영역, 315a: 소스 전극층, 315b: 드레인 전극층, 316: 산화물 절연층, 320: 기판, 322: 게이트 절연층, 323: 보호 절연층, 330: 산화물 반도체층, 331: 산화물 반도체층, 332: 산화물 반도체층, 340: 기판, 342: 게이트 절연층, 343: 보호 절연층, 345: 산화물 반도체층, 346: 산화물 반도체층, 350: 박막 트랜지스터, 351: 게이트 전극층, 352: 산화물 반도체층, 355a: 소스 전극층, 355b: 드레인 전극층, 356: 산화물 절연층, 360: 박막 트랜지스터, 361: 게이트 전극층, 362: 산화물 반도체층, 363: 채널 형성 영역, 364a: 고저항 소스 영역, 364b: 고저항 드레인 영역, 365a: 소스 전극층, 365b: 드레인 전극층, 366: 산화물 절연층, 370: 기판, 372a: 게이트 절연층, 372b: 게이트 절연층, 373: 보호 절연층, 380: 박막 트랜지스터, 381: 게이트 전극층, 382: 산화물 반도체층, 385a: 소스 전극층, 385b: 드레인 전극층, 386: 산화물 절연층, 390: 박막 트랜지스터, 391: 게이트 전극층, 392: 산화물 반도체층, 393: 산화물 반도체층, 394: 기판, 395a: 소스 전극층, 395b: 드레인 전극층, 396: 산화물 절연층, 397: 게이트 절연층, 398:보호 절연층, 399: 산화물 반도체층, 401: 신호, 402: 신호, 403: 신호, 404: 신호, 405: 신호, 410: 박막 트랜지스터, 501: 기판, 502: 포토다이오드, 503: 트랜지스터, 505: 액정 소자, 506a: 반도체층, 506b: 반도체층, 506c: 반도체층, 507: 화소 전극, 508: 액정, 509: 대향 전극, 510: 도전막, 511: 배향막, 512: 배향막, 513: 기판, 514: 컬러 필터, 515: 차광막, 516: 스페이서, 517: 편광판, 518: 편광판, 520: 화살표, 521: 피검출물, 522: 화살표, 531: 산화물 절연층, 532: 보호 절연층, 533: 층간 절연층, 534: 층간 절연층, 540: 트랜지스터, 541: 전극층, 542: 전극층, 543: 도전층, 545: 게이트 전극층, 650: 박막 트랜지스터, 653: 보호 절연층, 652a: 게이트 절연층, 652b: 게이트 절연층, 656: 산화물 절연층, 701: 신호, 702: 신호, 703: 신호, 704: 신호, 705: 신호, 706: 신호, 707: 신호, 711: 신호, 712: 신호, 713: 신호, 714: 신호, 715: 신호, 716: 신호, 717: 신호, 718: 기간, 719: 기간, 720: 기간, 721: 기간, 722: 기간, 1001: 신호, 1002: 신호, 1003: 신호, 1004: 신호, 1005: 신호, 1006: 신호, 1007: 신호, 1011: 신호, 1012: 신호, 1013: 신호, 1014: 신호, 1015: 신호, 1016: 신호, 1017: 신호, 1018: 기간, 1019: 기간, 1020: 기간, 1021: 기간, 1022: 기간, 1101: 신호, 1102: 신호, 1103: 신호, 1104: 신호, 1105: 신호, 1106: 신호, 1107: 신호, 1111: 신호, 1112: 신호, 1113: 신호, 1114: 신호, 1115: 신호, 1116: 신호, 1117: 신호, 1118: 기간, 1119: 기간, 1120: 기간, 1121: 기간, 1122: 기간, 1601: 액정 패널, 1602: 확산판, 1603: 프리즘 시트, 1604: 확산판, 1605: 도광판, 1606: 반사판, 1607: 광원, 1608: 백라이트, 1609: 회로 기판, 1610: FPC, 1611: FPC, 1612: 손가락, 4360: 박막 트랜지스터, 5001: 하우징, 5002: 표시부, 5003: 지지대, 5101: 하우징, 5102: 표시부, 5103: 스위치, 5104: 조작키, 5105: 적외선 포트, 5201: 하우징, 5202: 표시부, 5203: 동전 투입구, 5204: 지폐 투입구, 5205: 카드 투입구, 5206: 통장 투입구, 5301: 하우징, 5302: 하우징, 5303: 표시부, 5304: 표시부, 5305: 마이크로폰, 5306: 스피커, 5307: 조작키, 5308: 스타일러스.

Claims (26)

  1. 터치 패널로서,
    표시 소자(display element) 및 포토센서(photosensor)를 포함하는 화소(pixel)를 포함하고,
    상기 포토센서는 서로 전기적으로 접속된 포토다이오드(photodiode)와 제1 트랜지스터를 포함하며,
    상기 제1 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함하는, 터치 패널.
  2. 제1항에 있어서,
    상기 포토센서는 제2 트랜지스터를 더 포함하고,
    상기 포토다이오드는 상기 제1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제1 트랜지스터의 제1 단자는 상기 제2 트랜지스터의 제1 단자에 전기적으로 접속되며,
    상기 제2 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함하는, 터치 패널.
  3. 제1항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널.
  4. 제2항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널.
  5. 제1항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널.
  6. 제2항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널.
  7. 제1항에 있어서,
    상기 표시 소자는 액정 소자와 발광 다이오드로부터 선택되는, 터치 패널.
  8. 제2항에 있어서,
    상기 포토센서는
    제1 신호선;
    제2 신호선;
    제3 신호선; 및
    제4 신호선을 더 포함하고,
    상기 제1 신호선은 상기 포토다이오드에 전기적으로 접속되고,
    상기 제2 신호선은 상기 제2 트랜지스터의 제2 단자에 전기적으로 접속되며,
    상기 제3 신호선은 상기 제2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제4 신호선은 상기 제1 트랜지스터의 제2 단자에 전기적으로 접속되는, 터치 패널.
  9. 복수의 화소 - 상기 복수의 화소는 복수의 행을 갖는 매트릭스 형태로 배치되고, 상기 복수의 화소 중 적어도 하나는 표시 소자와 포토센서를 포함하며, 상기 포토센서는 서로 전기적으로 접속된 포토다이오드와 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함함 - 를 포함하는 터치 패널의 구동 방법으로서,
    상기 복수의 행의 각각에 대해 리셋트(reset) 동작, 누적(accumulating) 동작, 및 선택(selection) 동작을 이 순서로 실시하는 단계를 포함하고,
    상기 복수의 행 중 하나의 리셋트 동작과 상기 복수의 행들 중 다른 하나의 선택 동작은 동시에 실시되는, 터치 패널의 구동 방법.
  10. 제9항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널의 구동 방법.
  11. 제9항에 있어서,
    상기 포토다이오드는 상기 제1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 포토센서는,
    상기 포토다이오드에 전기적으로 접속된 제1 신호선;
    제1 단자가 상기 제1 트랜지스터의 제1 단자에 전기적으로 접속된 제2 트랜지스터; 및
    상기 제2 트랜지스터의 제2 단자에 전기적으로 접속된 제2 신호선을 더 포함하고,
    상기 제2 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함하며,
    상기 리셋트 동작은,
    상기 포토다이오드에 포워드 바이어스가 인가되도록 상기 제1 신호선의 전위를 제1 전위로 설정하는 단계; 및
    상기 제2 신호선을 프리차지하는 단계를 포함하는, 터치 패널의 구동 방법.
  12. 제11항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널의 구동 방법.
  13. 제11항에 있어서,
    상기 누적 동작은, 상기 제1 트랜지스터의 게이트의 전위가 감소될 수 있도록 상기 제1 신호선의 전위를 제2 전위로 설정하는 단계를 포함하는, 터치 패널의 구동 방법.
  14. 제11항에 있어서,
    상기 포토센서는 상기 제2 트랜지스터의 게이트에 전기적으로 접속된 제3 신호선을 더 포함하고,
    상기 선택 동작은, 상기 제2 트랜지스터가 도통 상태에 있도록 상기 제3 신호선의 전위를 제3 전위로 설정하는 단계와, 후속하여, 상기 제2 트랜지스터가 오프 상태에 있도록 상기 제3 신호선의 전위를 제4 전위로 설정하는 단계를 포함하는, 터치 패널의 구동 방법.
  15. 제9항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널의 구동 방법.
  16. 제11항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널의 구동 방법.
  17. 제9항에 있어서,
    상기 표시 소자는 액정 소자와 발광 다이오드로부터 선택되는, 터치 패널의 구동 방법.
  18. 복수의 화소 - 상기 복수의 화소는 제1 내지 제n행(n은 2보다 큰 자연수)을 갖는 매트릭스 형태로 배치되고, 상기 복수의 화소 중 적어도 하나는 표시 소자와 포토센서를 포함하며, 상기 포토센서는 서로 전기적으로 접속된 포토다이오드와 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함함 - 를 포함하는 터치 패널의 구동 방법으로서,
    제1 내지 n행 각각에 대해 리셋트 동작, 누적 동작, 및 선택 동작을 이 순서로 실시하는 단계를 포함하고,
    제m행의 리셋트 동작의 끝과 제(m+1)행의 순차적 리셋트 동작의 시작 사이의 기간에서, 제1 내지 제n행 중 다른 하나의 선택 동작이 실시되며,
    m은 n보다 작은 자연수인, 터치 패널의 구동 방법.
  19. 제18항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널의 구동 방법.
  20. 제18항에 있어서,
    상기 포토다이오드는 상기 제1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 포토센서는,
    상기 포토다이오드에 전기적으로 접속된 제1 신호선;
    제1 단자가 상기 제1 트랜지스터의 제1 단자에 전기적으로 접속된 제2 트랜지스터; 및
    상기 제2 트랜지스터의 제2 단자에 전기적으로 접속된 제2 신호선을 더 포함하고,
    상기 제2 트랜지스터는 채널 형성 영역이 형성되는 산화물 반도체층을 포함하며,
    상기 리셋트 동작은,
    상기 포토다이오드에 포워드 바이어스가 인가되도록 상기 제1 신호선의 전위를 제1 전위로 설정하는 단계; 및
    상기 제2 신호선을 프리차지하는 단계를 포함하는, 터치 패널의 구동 방법.
  21. 제20항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하는, 터치 패널의 구동 방법.
  22. 제20항에 있어서,
    상기 누적 동작은, 상기 제1 트랜지스터의 게이트의 전위가 감소될 수 있도록 상기 제1 신호선의 전위를 제2 전위로 설정하는 단계를 포함하는, 터치 패널의 구동 방법.
  23. 제20항에 있어서,
    상기 포토센서는 상기 제2 트랜지스터의 게이트에 전기적으로 접속된 제3 신호선을 더 포함하고,
    상기 선택 동작은, 상기 제2 트랜지스터가 도통 상태에 있도록 상기 제3 신호선의 전위를 제3 전위로 설정하는 단계와, 후속하여, 상기 제2 트랜지스터가 오프 상태에 있도록 상기 제3 신호선의 전위를 제4 전위로 설정하는 단계를 포함하는, 터치 패널의 구동 방법.
  24. 제18항에 있어서,
    상기 제1 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널의 구동 방법.
  25. 제20항에 있어서,
    상기 제2 트랜지스터의 상기 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하인, 터치 패널의 구동 방법.
  26. 제18항에 있어서,
    상기 표시 소자는 액정 소자와 발광 다이오드로부터 선택되는, 터치 패널의 구동 방법.
KR1020127014450A 2009-11-06 2010-10-15 터치 패널 및 터치 패널의 구동 방법 KR20120116403A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009255461 2009-11-06
JPJP-P-2009-255461 2009-11-06

Publications (1)

Publication Number Publication Date
KR20120116403A true KR20120116403A (ko) 2012-10-22

Family

ID=43969877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014450A KR20120116403A (ko) 2009-11-06 2010-10-15 터치 패널 및 터치 패널의 구동 방법

Country Status (7)

Country Link
US (1) US20110109591A1 (ko)
EP (1) EP2497011A4 (ko)
JP (3) JP5719565B2 (ko)
KR (1) KR20120116403A (ko)
CN (1) CN102597930B (ko)
TW (1) TWI506509B (ko)
WO (1) WO2011055637A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150067567A (ko) * 2013-12-10 2015-06-18 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법
KR20210014188A (ko) * 2013-06-21 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803063B2 (en) 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
TWI456451B (zh) * 2011-11-23 2014-10-11 Hsiung Kuang Tsai 顯示裝置及其觸控感測方法
JP5360270B2 (ja) * 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
WO2013133143A1 (en) 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US8907871B2 (en) 2012-03-15 2014-12-09 Corning Incorporated Touch screen assemblies for electronic devices
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
KR101931676B1 (ko) 2012-03-23 2018-12-24 삼성디스플레이 주식회사 광 센서, 이를 포함하는 표시 장치 및 그 구동 방법
TWI480788B (zh) * 2012-12-07 2015-04-11 Tera Xtal Technology Corp Touch sensing device and method
WO2014097963A1 (ja) * 2012-12-17 2014-06-26 住友化学株式会社 酸化亜鉛系透明導電膜
US10222911B2 (en) 2013-04-12 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US9817520B2 (en) 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
KR102090713B1 (ko) 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
CN105379420B (zh) 2013-07-12 2018-05-22 株式会社半导体能源研究所 发光装置
TWI509471B (zh) * 2013-07-15 2015-11-21 Au Optronics Corp 觸控顯示系統以及具有觸控功能之顯示面板
TWI630595B (zh) 2013-07-19 2018-07-21 半導體能源研究所股份有限公司 資料處理裝置
KR102392429B1 (ko) 2013-08-02 2022-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102132208B1 (ko) * 2013-08-30 2020-07-10 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 전자 장치
KR102174487B1 (ko) * 2013-12-27 2020-11-04 엘지디스플레이 주식회사 터치시스템, 터치패널 및 표시장치
KR102182297B1 (ko) * 2014-01-13 2020-11-24 삼성전자 주식회사 지문을 인식하는 방법 및 이를 제공하는 휴대 단말기
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9455281B2 (en) * 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
KR20210068636A (ko) 2014-10-28 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN105373772A (zh) 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
JP2017076187A (ja) * 2015-10-13 2017-04-20 大日本印刷株式会社 金属パターン基板の製造方法、金属パターン基板、及び、タッチ位置検出機能付き表示装置
CN105956584A (zh) * 2016-06-30 2016-09-21 京东方科技集团股份有限公司 指纹识别模组及其制作方法和驱动方法、显示装置
CN107644611B (zh) * 2016-07-22 2020-04-03 京东方科技集团股份有限公司 Oled显示装置及其压力触控驱动方法
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
KR101832831B1 (ko) * 2017-06-14 2018-02-28 주식회사 에이코닉 표시 장치
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示系统
CN107505794B (zh) * 2017-09-28 2020-07-21 京东方科技集团股份有限公司 一种显示装置及背光源
CN109581711A (zh) * 2017-09-29 2019-04-05 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
KR102375850B1 (ko) * 2017-10-26 2022-03-16 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치
US10967463B2 (en) * 2018-04-11 2021-04-06 The University Of Toledo Sn whisker growth mitigation using NiO sublayers
CN112840639A (zh) 2018-10-11 2021-05-25 株式会社半导体能源研究所 摄像装置及电子设备
KR20200043792A (ko) * 2018-10-18 2020-04-28 엘지디스플레이 주식회사 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR102554262B1 (ko) * 2018-12-28 2023-07-11 엘지디스플레이 주식회사 구동 회로, 디스플레이 패널 및 디스플레이 장치
DE112019006571T5 (de) * 2019-01-07 2021-10-21 Sony Group Corporation Struktur und aussengehäuse
CN109710112A (zh) * 2019-01-16 2019-05-03 北京集创北方科技股份有限公司 触控信号采集方法、装置及屏幕信号采集系统
US11301708B2 (en) * 2019-10-01 2022-04-12 Novatek Microelectronics Corp. Image sensing circuit and method

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204661A (en) * 1990-12-13 1993-04-20 Xerox Corporation Input/output pixel circuit and array of such circuits
KR20000016257A (ko) * 1997-04-22 2000-03-25 모리시타 요이치 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법
JP3031332B2 (ja) * 1998-05-06 2000-04-10 日本電気株式会社 イメージセンサ
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3722352B2 (ja) * 1999-04-09 2005-11-30 カシオ計算機株式会社 フォトセンサシステム及びそのフォトセンサシステムにおけるフォトセンサの駆動制御方法
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4703815B2 (ja) * 2000-05-26 2011-06-15 株式会社半導体エネルギー研究所 Ｍｏｓ型センサの駆動方法、及び撮像方法
US6747290B2 (en) * 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP2002287900A (ja) * 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
JP4831892B2 (ja) * 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
JP2003256820A (ja) * 2002-03-05 2003-09-12 Casio Comput Co Ltd 画像読取装置及びその感度設定方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4521176B2 (ja) * 2003-10-31 2010-08-11 東芝モバイルディスプレイ株式会社 表示装置
US20050219229A1 (en) * 2004-04-01 2005-10-06 Sony Corporation Image display device and method of driving image display device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006244218A (ja) * 2005-03-04 2006-09-14 Toshiba Matsushita Display Technology Co Ltd センサ内蔵表示装置
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP2007060350A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd イメージセンサ
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
US7591795B2 (en) * 2005-09-28 2009-09-22 Alterg, Inc. System, method and apparatus for applying air pressure on a portion of the body of an individual
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
GB2439118A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP4834482B2 (ja) * 2006-07-24 2011-12-14 東芝モバイルディスプレイ株式会社 表示装置
TWI355631B (en) * 2006-08-31 2012-01-01 Au Optronics Corp Liquid crystal display with a liquid crystal touch
TWI344127B (en) * 2006-12-05 2011-06-21 Hannstar Display Corp Liquid crystal display panel having a touch panel function
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP4867766B2 (ja) * 2007-04-05 2012-02-01 セイコーエプソン株式会社 液晶装置、イメージセンサ、及び電子機器
CN101636644B (zh) * 2007-04-09 2011-08-31 夏普株式会社 显示装置
WO2008126768A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
US8089476B2 (en) * 2007-08-01 2012-01-03 Sony Corporation Liquid crystal device
TWI327708B (en) * 2007-10-03 2010-07-21 Au Optronics Corp Method for photo signal detection for a touchable display and display device
JP2009099867A (ja) * 2007-10-18 2009-05-07 Fujifilm Corp 光電変換素子及び撮像素子
US7940252B2 (en) * 2007-10-18 2011-05-10 Himax Technologies Limited Optical sensor with photo TFT
JP5068149B2 (ja) * 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP2009135188A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサーおよび表示装置
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
CN201134084Y (zh) * 2007-12-25 2008-10-15 深圳市泽源科技有限公司 光电传感装置
JP5498711B2 (ja) * 2008-03-01 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR20100038046A (ko) * 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101727469B1 (ko) * 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210014188A (ko) * 2013-06-21 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치
KR20150067567A (ko) * 2013-12-10 2015-06-18 엘지디스플레이 주식회사 분할 패널을 포함하는 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
TW201145121A (en) 2011-12-16
EP2497011A4 (en) 2013-10-02
US20110109591A1 (en) 2011-05-12
JP2017054517A (ja) 2017-03-16
CN102597930B (zh) 2016-06-29
JP5719565B2 (ja) 2015-05-20
JP2015109083A (ja) 2015-06-11
EP2497011A1 (en) 2012-09-12
JP2011118887A (ja) 2011-06-16
TWI506509B (zh) 2015-11-01
JP6022526B2 (ja) 2016-11-09
WO2011055637A1 (en) 2011-05-12
CN102597930A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
JP6022526B2 (ja) 半導体装置
JP6085019B2 (ja) 表示装置
JP6122910B2 (ja) 半導体装置
JP2020095278A (ja) 半導体装置
KR102023128B1 (ko) 아날로그 회로 및 반도체 장치
JP2019179264A (ja) 表示装置
KR20130036195A (ko) 반도체 장치 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment