JP2009099867A - 光電変換素子及び撮像素子 - Google Patents

Abstract

【課題】微細化や製造が容易で、かつ、良好なＳ／Ｎ比を得ることができる光電変換素子及び撮像素子を提供する。
【解決手段】本発明の光電変換素子は、絶縁層と、絶縁層に形成されたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に形成された光電変換膜と、光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備えた光電変換素子であって、光電変換膜に光が照射することで、ゲート電極との閾値電圧が変調するトランジスタ構造を有する。
【選択図】図３

Description

本発明は、光電変換膜を有する光電変換素子、及び、該光電変換素子を備えた撮像素子に関する。

CCDイメージセンサやCMOSイメージセンサに代表される単板イメージセンサは、光電変換する画素(フォトダイオード)配列上に3種または4種のモザイク状色フィルタを設けることにより、各色フィルタに対応した色信号が出力される構成である。そして、出力された色信号を信号処理してカラー画像を生成する。しかし、モザイク状色フィルタを設けた撮像素子は、原色の色フィルタの場合、およそ入射光の2/3が色フィルタで吸収されるため、光利用効率が悪く、感度が低いという欠点がある。また、各画素で1色の色信号しか得られないため、解像度の向上には限界があった。また、偽色が目立つという課題もあった。

そこで、従来では、このような欠点を克服するため、例えば、下記特許文献１のような撮像素子が開発されている。この撮像素子では、シリコン基板内に光信号検出の3重のウエル(フォトダイオード)を設けることにより、シリコン基板の深さの違いにより、分光感度が異なる信号(表面から青、緑、赤の波長にピークを持つ)が得られる。解像度が良く、光の利用効率も良くなるが、RGB出力信号の分光感度特性の分離が十分でないため、色再現性が悪く、かつ、適正なRGB信号を得るための出力信号の加減を行うが、この加減算によりS／Nが劣化するという欠点がある。

また、下記特許文献２，３のように、さらにRGB出力信号の分光感度特性の分離を良くする撮像素子が研究・開発されている。これらの撮像素子は、3層光電変換膜積層構造の撮像素子で、例えば、光入射面から順次B、G、Rの光に対して信号電荷を発生する光電変換膜を積層した画素構造で、しかも各画素毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことが出来る読み出し部が一体化して設けられている。したがって、この撮像素子の場合、入射光が光電変換されて、読み出されるため、可視光の利用効率は100%に近く、しかも各画素でR、G、Bの3色の色信号が得られる。さらに、3層の光電変換膜の分光感度特性は独立に選択できるため、RGB出力信号の分光感度特性の分離が良好である。そのため、高感度で、高解像度(偽色が目立たない)で、かつ、色再現が良くS/Nも良い画像が得られる。ただし、各画素に光電変換膜からの信号読み出し回路を設けるため、半導体基板と光電変換膜の接続が必要で製造が難しい。

さらに、下記特許文献４に示す光電変換膜積層型固体撮像素子の例もある。この撮像素子は、特許文献１と特許文献２，３のハイブリッド型となっている。構造は、上層のみ、G光に感度を持つ光電変換膜の画素で、シリコン基板内のフォトダイオードによりB信号とR信号を識別している。特許文献２，３と比較すると、製造工程が簡単なことに加えて、光電変換膜でG光が吸収されるため、シリコン基板内のB光とR光の分光特性の分離は良好で、色再現性が良く、かつ、S/Nも良い画像が得られる。

特表２００２−５１３１４５号公報 特表２００２−５０２１２０号公報 特開２００２−８３９４６号公報 特開２００３−３３２５５１号公報

ところで、従来のように電荷蓄積部が形成された半導体基板に光電変換膜を積層させた構造の撮像素子は、駆動時に入射光を光電変換膜で信号電荷に変換し、信号電荷を半導体基板内の電荷蓄積部に蓄積した後、ソースフォロアアンプを用いて信号電荷を読み出す構成である。このような構成では、光電変換膜から信号電荷を読み出して蓄積させることに起因してノイズが発生してしまう。このため、Ｓ／Ｎ比をより向上させるうえで一定の制約となっている点で改善の余地があった。また、半導体基板に、光電変換膜から信号電荷を読み出し、蓄積させるための構成が必要であった。さらに、ハイブリッドな構成とした場合に、大きい光電変換領域を確保することができず、撮像素子の微細化が困難であった。

本発明は、上記事情に鑑みてなされたもので、その目的は、微細化や製造が容易で、かつ、良好なＳ／Ｎ比を得ることができる光電変換素子及び撮像素子を提供することにある。

本発明の上記目的は、下記構成によって達成される。
（１）絶縁層と、
前記絶縁層に形成されたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された光電変換膜と、
前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備えた光電変換素子であって、
前記光電変換膜に光が照射することで、前記ゲート電極の閾値電圧が変調するトランジスタ構造を有することを特徴とする光電変換素子。
（２）前記ゲート絶縁膜の上方に前記光電変換膜を間に挟んで設けられた透明な対向電極を有することを特徴とする上記（１）に記載の光電変換素子。
（３）前記光電変換膜が有機材料を含むことを特徴とする上記（１）又は（２）に記載の光電変換素子。
（４）複数の光電変換素子を２次元状に配列した撮像素子であって、
前記光電変換素子が、絶縁層と、前記絶縁層に形成されたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された光電変換膜と、
前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備え、
前記複数の光電変換素子のそれぞれの前記ゲート電極に駆動パルスを入力する行選択走査部と、
前記ソース電極からの出力を信号として処理する信号処理部とを備え、
前記光電変換膜に光が照射することで、前記ゲート電極の閾値電圧が変調するトランジスタ構造を有していることを特徴とする撮像素子。
（５）前記信号処理部が前記ソース電極からの電流を出力信号として処理することを特徴とする上記（４）に記載の撮像素子。
（６）前記行選択走査部が、前記複数の光電変換素子のそれぞれの前記ドレイン電極にも接続されていることを特徴とする上記（４）又は（５）に記載の撮像素子。
（７）前記信号処理部が前記ソース電極からの電圧を出力信号として処理することを特徴とする上記（４）から（６）に記載の撮像素子。
（８）前記絶縁層の下に形成された基板と、
前記行選択走査部に接続されたゲート部と、前記ソース電極に接続されたソース部と、前記信号処理部に接続されたドレイン部とを有する行選択トランジスタとを備え、前記行選択トランジスタが、前記基板の中又は上面に形成されていることを特徴とする上記（４）から（７）に記載の撮像素子。
（９）前記基板が半導体基板であって、
前記行選択トランジスタが、前記半導体基板の中に形成されていることを特徴とする上記（８）に記載の撮像素子。
（１０）前記ゲート絶縁膜の上方に前記光電変換膜を間に挟んで設けられた透明な対向電極を有し、
信号電荷の蓄積時に、前記対向電極に印加する電圧を一定とした状態で、１フレーム期間に対する蓄積時間に基づいて、前記ゲート電極及び前記ドレイン電極のそれぞれの電圧を制御する第１読み出し動作と、
蓄積時間ごとに前記対向電極を変化させることで、信号電荷の蓄積開始及び終了を調整し、蓄積開始前に、前記前記ゲート電極及び前記ドレイン電極のそれぞれの電圧を制御して、信号電荷の読み出し及び排出を行う第２読み出し動作とを有する制御部を備えていることを特徴とする上記（４）から（９）のいずれか１つに記載の撮像素子。
（１１）前記複数の光電変換素子のそれぞれを光照射側から見た平面視において、前記光電変換素子ごとに前記ソース電極の周囲に前記ゲート電極が形成され、該ゲート電極を囲むように前記ドレイン電極が前記光電変換素子同士の間に一体的に延設され、該ドレイン電極が前記複数の光電変換素子に共有されている構成であることを特徴とする上記（４）から（１０）のいずれか１つに記載の撮像素子。
（１２）前記複数の光電変換素子上にそれぞれ、所定の波長の光を吸収するカラーフィルタが設けられていることを特徴とする上記（４）から（１１）のいずれか１つに記載の撮像素子。
（１３）前記カラーフィルタがベイヤー配列で形成されていることを特徴とする上記（１１）に記載の撮像素子。
（１４）前記光電変換膜が、第１の波長の光に分光感度を有する第１光電変換膜と、第２の波長の光に分光感度を有する第２光電変換膜と、第３の波長の光に分光感度を有する第３光電変換膜とのうちいずれかであることを特徴とする上記（４）から（１２）のいずれか１つに記載の撮像素子。
（１５）前記光電変換膜が第１の波長の光の分光感度を有する材料で構成され、かつ、前記絶縁層の下に半導体基板が形成され、前記半導体基板の厚さ方向において異なる位置に、第２の波長の光を吸収して光電変換する第１光電変換層と、第３の波長の光を吸収して光電変換する第２光電変換層とが形成されていることを特徴とする上記（４）に記載の撮像素子。
（１６）前記光電変換膜が赤外線の波長の光の分光感度を有する材料で構成されていることを特徴とする上記（１５）に記載の撮像素子。
（１７）前記複数の光電変換素子上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、前記光電変換膜が第３の波長の光の分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、前記カラーフィルタ及び前記光電変換素子を透過した所定の波長の光を吸収し、光電変換する光電変換部が設けられていることを特徴とする上記（４）に記載の撮像素子。
（１８）前記複数の光電変換素子上にそれぞれ、シアン又はイエローの色成分を含む波長の光を吸収するカラーフィルタが市松状に配置され、前記光電変換素膜が緑色の波長の光の分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、青色及び赤色の波長の光を吸収し、光電変換する光電変換部が設けられていることを特徴とする上記（４）に記載の撮像素子。
（１９）前記複数の光電変換素子上にそれぞれ、赤色、緑色、青色のいずれか１つの波長の光と、赤外線を透過するカラーフィルタが２次元状に配置され、前記光電変換素膜が赤外線の波長の光に分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、赤色、緑色、青色の波長の光を吸収して光電変換する光電変換部が設けられていることを特徴とする上記（４）に記載の撮像素子。
（２０）前記複数の光電変換素子上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、前記光電変換膜が第３の波長の光の分光感度を有する材料で構成され、
前記絶縁層の下に形成された半導体基板と、前記半導体基板表面に不純物イオンを注入することで形成されたソース領域及びドレイン領域と、前記半導体基板にゲート絶縁膜を介して形成されたゲート電極とを備えたフォトセンサを複数設け、
前記フォトセンサが、前記ゲート電極に照射される光によって、前記ソース領域と前記ドレイン領域との間に流れる電流を変調する構成であることを特徴とする上記（４）に記載の撮像素子。
（２１）前記複数の光電変換素子上にそれぞれ、赤色、緑色、青色のいずれか１つの波長の光と、赤外線を透過するカラーフィルタが２次元状に配置され、前記光電変換素膜が赤外線の波長の光に分光感度を有する材料で構成されていることを特徴とする上記（２０）に記載の撮像素子。
（２２）前記光電変換膜が第１の波長の光の分光感度を有する材料で構成され、
前記絶縁層の下に形成された半導体基板と、前記半導体基板表面に不純物イオンを注入することで形成されたソース領域及びドレイン領域と、前記半導体基板にゲート絶縁膜を介して形成されたゲート電極とを備えたフォトセンサを複数設け、
前記フォトセンサがそれぞれ、前記ゲート電極に照射される光によって、前記ソース領域と前記ドレイン領域との間に流れる電流を変調する構成であり、前記複数のフォトセンサが、前記光電変換膜を透過した光のうち、第２の波長の光及び第３の波長の光の両方を前記ゲート電極に透過させる第１フォトセンサと、前記第１フォトセンサよりも前記ゲート電極の厚さが厚く、前記第２の波長の光又は前記第３の波長の光の一方を該ゲート電極で吸収する第２フォトセンサとから構成されていることを特徴とする上記（４）に記載の撮像素子。
（２３）複数の光電変換素子が２次元状に配列された光電変換素子レイヤーを複数積層させた撮像素子であって、
前記光電変換素子が、透明基板と、前記透明基板上に形成された絶縁層と、前記絶縁層に形成されたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された光電変換膜と
前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備え、
前記複数の光電変換素子のそれぞれの前記ゲート電極に駆動パルスを入力する行選択走査部と、
前記光電変換素子レイヤーごとの前記ソース電極からのそれぞれの出力を信号として処理する信号処理部とを備え、
前記光電変換素子レイヤーごとに前記光電変換膜が異なる波長の光に分光感度を有し、
前記光電変換素子レイヤーごとの前記光電変換膜に光が照射することで、前記ゲート電極と前記ソース電極との電圧差の閾値が変調するトランジスタ構造を有していることを特徴とする撮像素子。

本発明では半導体基板中に光電変換膜を積層させた撮像素子であって、光電変換膜からの信号読み出しに、トランジスタ構成による閾値変調読み出し方式を用いる。半導体基板上にゲート電極・ソース電極・ドレイン電極の各電極を設け、上部に積層した光電変換膜および対向電極とあわせてトランジスタを形成する。光照射により、光電変換膜から信号電荷が生成し、トランジスタの閾値電圧が変調することを利用して信号を読み出す。半導体基板中に光電変換膜からの信号電荷の蓄積・読み出し部を設ける必要がないため、信号蓄積部起因のノイズが発生せず、光電変換膜からの信号のＳ／Ｎが向上する。また、信号電荷の蓄積・読み出し部およびトランジスタからなる信号読み出し回路が不要なため、各種基板上に製造可能であり、複数の光電変換膜の積層も容易に行える。更に、半導体基板中にフォトダイオードを有するハイブリッド型撮像素子の場合には、フォトダイオードの面積が大きくなり、フォトダイオードの感度が向上する。

本発明によれば、微細化や製造が容易で、かつ、良好なＳ／Ｎ比を得ることができる光電変換素子及び撮像素子を提供できる。

以下、本発明の各実施形態を図面に基づいて詳しく説明する。

（第１実施形態）
最初に、本発明にかかる撮像素子の第１実施形態を説明する。
図１は、本発明にかかる光電変換素子を備えた撮像素子の構成を示す図である。
本実施形態の撮像素子１００は、基板１０１の受光面上に複数の画素１０２が二次元に配列形成される。基板１０１の側部には行選択走査部１０３が設けられ、下辺部には信号処理部１０４が設けられ、また、タイミングパルスを生成したり制御信号を生成する制御部１０５が適宜箇所に設けられる。行選択走査部１０３、信号処理部１０４、制御部１０５は、例えば、既存のＣＭＯＳイメージセンサで用いられるものと同じものを用いることができる。撮像素子１００は、図１に示す画素１０２が同一平面上でアレイ状に多数配置されたものであり、この１画素から得られる信号によって画像データの１つの画素データを生成することができる。

画素１０２はゲート制御線１０６を介して行選択走査部１０３に接続される。また各画素１０２と信号処理部１０３とは列信号線１０７を介して接続され、画像信号を出力する。

図２は、図１に示す撮像素子の画素の断面模式図である。
画素１０２は基板１０１上に光電変換素子１０が設けられている。光電変換素子１０は、絶縁層１１０と、該絶縁層１１０に形成されたゲート電極１１２と、該ゲート電極上に設けられたゲート絶縁膜１１３と、該ゲート絶縁膜上に形成された光電変換膜１１６と、光電変換膜と少なくとも一部が接触するように形成されたソース電極１１４とドレイン電極１１５と、該ゲート絶縁膜の上方に前記光電変換膜を間に挟んで設けられた透明な対向電極１１７とを備えている。光電変換素子１０は、光電変換膜１１６に光が照射することで、ゲート電極１１２の閾値電圧が変調する、光電変換膜１１６を基体としたトランジスタの構成である。光電変換素子１０は導電体配線と有機膜からなり、基板１０１中に信号蓄積・読み出し回路が不要なため、半導体基板だけでなく、各種基板上に容易に製造可能である。

光電変換素子１０の製造プロセスとしては、従来の半導体製造プロセスだけでなく、大面積の場合に用いられている薄膜トランジスタ製造プロセスを適用することも可能である。

基板１０１は、半導体基板やガラス基板やプラスチック基板を用いることができる。

ゲート電極１１２は画素毎に分離されている。ゲート電極１１２はゲート制御線１０６を介して行選択走査部１０３に接続され、行選択走査部１０３より駆動パルスが入力される。

ゲート絶縁膜１１３は全画素共通でも、ゲート電極１１２と同様に画素ごとに分離されていても、いずれでもよい。

ドレイン電極１１５は光電変換膜１１６との仕事関数のマッチングが最も重要である。また、ドレイン電極１１５は、全画素共通でも、ゲート電極と同様に画素ごとに分離されていても、いずれでもよい。ドレイン電極１１５は定電圧源に接続されている。

ソース電極１１４は光電変換膜１１６との仕事関数のマッチングが最も重要である。ソース電極１１６は画素毎に分離されている。ソース電極１１４は列信号線１０７に接続され、信号を出力する。

光電変換膜１１６は、単層膜または多層膜構造であり、目的とした分光感度を有する材料を含む。たとえば、緑色のみを選択的に受光したい場合には、光電変換材料としてキナクリドンやシケトピロロピロールを用いた単層膜または多層膜構造とする。全波長域の光を受光したい場合にはアモルファスシリコンやフラーレンなどを用いることもできる。また、輸送層やブロッキング層などが組み合わされていてもよい。光電変換膜１１６は全画素共通でも、ゲート電極と同様に画素ごとに分離されていても、いずれでもよい。

対向電極１１７は光学的に透明、または光吸収が少ない材料で形成されている。ITO等のような金属化合物や非常に薄い金属膜等を用いる。1枚の膜状でも、画素ごとに分離された電極を共通配線した構造でも、いずれでもよい。光電変換膜に有機材料を用いる場合、対向電極を用いて電界を印加することで、効率的に信号電荷を生成することが可能になる。

次に、光電変換素子１０からの信号読み出し方法について説明する。
図３（ａ）は、本発明にかかる光電変換素子の基本的な構造を示す断面図である。図３（ｂ）は、図３（ａ）に示すトランジスタ構造の光電変換素子の電流−電圧特性のグラフである。図３（ｂ）において、横軸にゲート電圧Vgとソース電位Vsの差Vgsを、縦軸にドレイン−ソース間に流れるドレイン電流Idをプロットしている。なお、このとき対向電極Vbgおよびソース電極Vsを0Vとし、ドレイン電極Vdは負にバイアスしている。

光電変換素子の駆動時に、Vgに負バイアスを印加すると、ゲート絶縁膜の近傍にホールが蓄積し、ソース−ドレイン間を流れるドレイン電流Idが増加する。このときのVgsとIdの関係は以下の式で表される。

（Vthは閾値電圧）

光電変換素子に光が当たっていないときのVth_offは、ゲート絶縁膜付近のキャリアの蓄積状態、電極と光電変換膜のエネルギー準位などに応じて一意に決まっている。そのため、印加電圧Vgsを決めると、そのときのドレイン電流Id_offは一意に決まる。

光電変換素子に光が入射すると、入射した光の量に応じた励起子が生成する。生成した励起子は対向電極とゲート電極の間の電界によって、電子とホールに乖離する。電子は対向電極に到達し排出されるが、ホールはゲート絶縁膜近傍に蓄積される。これにより、ゲート絶縁膜近傍のキャリアの蓄積状態に入射光量に依存した変化が引き起こされる。その結果、トランジスタの閾値電圧Vthが光照射無しの場合のVth_offから入射光量に依存したVth_ONに変化する。前述したように、ドレイン電流IdはVthの関数であるため、IdもId_offからId_ONに変化する。このId_ONを光照射時の信号として用いる。

ゲート電極を対向電極より高電位にして、蓄積したホールを掃き捨てた後、ゲート電極を再度読み出し電位に設定してIdを測定する。これによりリセットレベルのIdであるId_reset（光が当たっていないときのIdであるId_offと一致）が測定できる。Id_ONとId_resetの差から、入射光量が求まる。

以上が光電変換素子１０の動作原理である。光電変換膜１１６に目的とした分光感度を有する材料を用いることで、目的とする波長域の光の光量に応じた電流が、信号として出力される。

図４は、撮像素子の画素の駆動タイミングを示すタイミングチャートである。ゲート電極のみパルス駆動を行い、ソース電極はVs = Vmiddle、ドレイン電極はVd = Vlowの定電圧である。また、対向電極１１７は光電変換膜１１６において、光電変換が効率良く行えるような電圧に設定する。

信号電荷の蓄積時は、Vgs = 0 (Vg = Vmiddle)に設定する。撮像装置１００に光が入射すると、入射光のうち光電変換膜１１６が分光感度を持つ波長域の光のみが吸収され、光電変換される。発生した信号電荷のうち、電子は対向電極に排出され、ホールは絶縁膜近傍に蓄積される。

読み出し時にはVg = Vread (= Vlow)として、そのときのId_ONを出力する。このId_ONが入射光量に依存した信号となる。次にVg = Vreset (= Vhigh)として、蓄積されたホールを1回全て対向電極に排出する。その後、再度Vg = Vread (= Vlow)として、リセットレベルでのドレイン電流Id_resetを出力する。このId_resetが光照射されていないときの信号となる。

そして、Id_ONとId_resetの差から入射光量を求める。画素１０２のソース電極１１４から列信号線１０７を介して信号処理部１０４に転送し、演算処理することで入射光量を求める。本発明の撮像素子１００では、画素１０２において、基板１０１中に信号を蓄積しないため、従来までに問題であった信号蓄積部に起因するランダムノイズが抑圧でき、Ｓ／Ｎに優れた画像を取得できる。

（第２実施形態）
図５、６に本発明にかかる撮像素子の第２実施形態を示す。図５は、第２実施形態の撮像素子の構成を説明する図である。図６は、図５に示す撮像素子の画素の断面模式図である。なお、以下に説明する実施形態において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。

本実施形態の撮像素子２００は、画素２０２と行選択走査部１０３が、ゲート制御線１０６に加えて、ドレイン制御線２１１で接続される構成において第１実施形態と異なる。

ドレイン電極１１５はゲート電極１１２と同様に、画素毎に分離されている。第１実施形態ではドレイン電極１１５は、定電圧源に接続されていたが、本実施形態では、ドレイン制御線２１１を介して行選択走査部１０３に接続され、行選択走査部１０３より駆動パルスが入力される。

図７は、第２実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。上記第１実施形態ではドレイン電極Vdは一定値であったのに対し、本実施形態ではドレイン電極Vdもゲート電極Vgと同じく、行ごとのパルス駆動とする。

本実施形態では、上記第１実施形態と同様に、ソース電極１１４はVs = Vmiddle、対向電極１１７は光電変換膜１１６において、光電変換が効率良く行えるような電圧に設定する。

信号電荷の蓄積時には、ドレイン電極１１５をVd = Vs(= Vmiddle)に設定する。これにより、蓄積時にはドレイン電流Idが流れない。

信号読み出し時のみVd = Vlowに設定する。このとき、ゲート絶縁膜近傍のキャリアの蓄積量に応じたドレイン電流Idが流れる。

以上のようにドレイン電極１１５を行ごとにパルス駆動することにより、ドレイン電流IdのON / offの制御が可能となる。

ゲート電極Vgはリセット時のみVg = Vhighに設定し、残りの蓄積期間、読み出し期間は常にVg = Vmiddleに設定する。前述したように、Vdでドレイン電流Idを制御しているため、読み出し時以外はドレイン電流Idが流れない。

読み出し期間には、まずVd = Vlow、Vg = Vmiddleとして、信号レベルのドレイン電流Id_ONを取得する。次に、Vg = Vhighに設定し、リセット動作を行った後、再びVd = Vlow、Vg = Vmiddleとしてリセットレベルのドレイン電流Id_resetを取得する。上記第１実施形態と同様に、Id_ONとId_resetの差から画像信号が得られる。

本実施形態では、蓄積時、信号レベル読み出し時ともゲート電極Vgが同じVg = Vmiddleに設定されている。光電変換膜１１６の光電変換効率が電圧に依存するような場合には、上記第１実施形態のように読み出し時と蓄積時でVgの値を変化させると、蓄積時と読み出し時でゲート近傍のホールの蓄積状態が変化してしまい、信号電流の値が正しく読み出せないことがある。本実施形態のように、リセット動作時以外はVgの値を一定とすることで、より確実に正しく信号電流を取り出すことができる。

したがって、本実施形態によれば、光電変換膜１１６の光電変換効率が電圧に依存してしまうような場合にも、Ｓ／Ｎに優れた高感度の画像が得られる。

（第３実施形態）
図８に本発明にかかる撮像素子の第３実施形態を示す。本実施形態では、上記第１実施形態と同じ部位及び構成については、同じ符号をつけ、説明を省略する。

図８は、本実施形態の撮像素子の画素の断面模式図である。図９（ａ）は、本実施形態の光電変換素子の基本的な構造を示す断面図である。図９（ｂ）は、図９（ａ）に示すトランジスタ構造の光電変換素子の電流−電圧特性のグラフである。なお、本実施形態の撮像素子３００の全体構成は、図１に示す撮像素子１００と基本的に同じ構成であるため、説明を省略する。上記第１実施形態では、画素１０２から列信号線１０７へドレイン電流Idを信号として出力していた。本実施形態では、列信号線３０７に定電流（Iref）を流し、各画素３０２から電圧を信号として読み出している点のみが第１実施形態と異なる。その他の構成については、第１実施形態と同じである。

次に、本実施形態の動作原理を説明する。前述したように、光電変換素子１０において、Vd、Vbgに一定の電圧を印加すると、Vgs（VgとVsの差）とドレイン電流Idとの関係は、ゲート絶縁膜近傍のホールの蓄積状態に応じて決まる。光照射により、Vgs-Id特性が変化することを利用して信号を出力するのは上記第１実施形態と同様である。

本実施形態では、上記第１実施形態と異なり、ドレイン電流IdをId = Irefとなるように、列信号線３０７に定電流を流す。図９（ｂ）に示すように、光照射が無い場合にはVgs = Vgs_offのときにId = Irefとなるのに対し、光照射するとVgs = Vgs_ONのときにId = Irefとなる。本実施形態では、Vgs_ONとVgs_offを信号電圧として用い、この差から入射光量を求める。

図１０は、本実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。Vd、Vg、Vbgは第１実施形態と同じ駆動タイミングである。ソース電極の電位を電圧信号として取り出すため、Vsは一定ではなく、信号電圧に応じて変化する。読み出し時にはVg = Vread (= Vlow)として、そのときのソース電位Vs = Vsig_ONを読み出す。次にVg = Vreset (= Vhigh)として、蓄積されたホールを1回全て対向電極に排出する。その後、再度Vg = Vread (= Vlow)として、リセットレベルでのソース電位Vs = Vsig_resetを読み出す。Vsig_ONとVsig_resetの差から画像信号が得られる。

本実施形態においては、従来のCMOSイメージセンサと同様に、画素３０２から電圧を信号として出力する。そのため、基板１０１に半導体基板を用いた場合には、信号処理部１０４も含めて、列信号線以降の読み出し回路は全て従来のＣＭＯＳイメージセンサと同じ技術が使用できる。よって、製造が容易で、安価で高歩留まりの製造が可能となる。また、信号処理部１０４に含まれるＣＤＳ（相関二重サンプリング）回路も従来のCMOSイメージセンサと同じ技術が使用できるため、画素ごとの閾値電圧Vthのばらつきから発生する固定パターンノイズを、ＣＤＳ回路を用いて効果的に抑圧することが可能になる。

なお、本実施形態ではドレイン電圧Vdは一定とし、ゲート電圧Vgのみをパルス駆動とした駆動方式について説明したが、上記第２実施形態の場合と同様にドレイン電圧Vd、ゲート電圧Vgの両方をパルス駆動とすることも可能である。

（第４実施形態）
次に、本発明にかかる撮像素子の第４実施形態を説明する。本実施形態の説明において、上記第３実施形態と同じ構成については、同じ符号をつけ、説明を省略する。図１１は、本実施形態の撮像素子の構成を説明する図である。図１２は、図１１に示す撮像素子の画素の断面模式図である。

本実施形態の撮像素子４００では、画素４０２と行選択走査部１０３が、ゲート制御線１０６に加えて、行選択線４１８で接続されることが上記第３実施形態と異なる。
撮像素子４００は、上記第３実施形態に比べて行選択トランジスタ４１９が加わった構造となっている。行選択トランジスタ４１９は基板中あるいは基板上に設けられる。基板中に作る場合には、基板１０１は半導体基板を使用する。

行選択トランジスタ４１９は、行選択走査部１０３に接続されたゲート部４１９ｇと、ソース電極１１４に接続されたソース部４１９ｓと、信号処理部１０４に接続されたドレイン部４１９ｄとを有する。ソース部とドレイン部は逆でもよい。行選択トランジスタ４１９のソース部４１９ｓとドレイン部４１９ｄとはそれぞれソース電極１１４および列信号線１０７に接続される。行選択トランジスタ４１９のゲート部４１９ｇは行選択線４１８を介して行選択走査部１０３に接続される。行選択トランジスタ４１９は、ソース電極１１４と列信号線１０７の間のスイッチとして機能する。選択トランジスタ４１９は、基板１０１の中又は上面に形成され、基板１０１の中に形成される場合には、基板１０１に半導体基板を用いる。

図１３は、本実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。Vrwは行選択トランジスタのゲート駆動パルスを示す。VrwがHighのときがスイッチONであり、Lowのときがスイッチoffである。蓄積時にはVrwをLow（スイッチoff）に設定し、信号読み出し時のみHigh（スイッチON）に設定する。図１３のように駆動すると、画素４０２と列信号線１０７は、信号読み出し時以外は電気的に切断されている。なお、このとき、Vd、Vbgについては上記第３実施形態と同じく定電圧に設定する。

ゲート電極Vgはリセット時のみVg = Vhighに設定し、残りの蓄積期間、読み出し期間は常にVg = Vmiddleに設定する。前述したように、行選択トランジスタ４１９が列信号線１０７とソース電極１１４との間のスイッチとして機能しているため、読み出し時以外は画素４０２と列信号線１０７は電気的に切断されている。

読み出し期間には、まずVrw = High、Vg = Vmiddleとして、信号レベルVs = Vsig_ONを取得する。次に、Vg = Vhighに設定し、リセット動作を行った後、再びVrw = High、Vg = VmiddleとしてリセットレベルVs = Vsig_resetを取得する。上記第３実施形態と同様に、Vsig_ONとVsig_resetの差から画像信号が得られる。

本実施形態では、行選択トランジスタ４１９を用いることにより、蓄積時と信号レベル読み出し時のゲート電極Vgが同じVg = Vmiddleに設定されている。光電変換膜１１６の光電変換効率が電圧に依存するような場合、上記第３実施形態のように読み出し時と蓄積時でVgの値を変化させるような駆動方式だと、読み出し時のゲート近傍のホールの蓄積状態が、蓄積時と変化してしまい、信号電流の値が正しく読み出せない危険性がある。本実施形態のように、リセット動作時以外はVgの値を一定とすることで、正しく信号を出力することが出来る。

また、本実施形態では、行選択トランジスタを用いて読み出しを行う画素を選択している。上記第１から第３実施形態のように光電変換素子１０の各電極へのパルス電圧印加によって読み出し画素を選択する場合には、読み出し画素以外の画素からのリーク電流が発生し、信号のＳ／Ｎが低下することがある。本実施形態によれば、読み出し画素以外の画素からのリーク電流は行選択トランジスタ４１９によって抑圧されるため、ノイズが小さくなり、よりＳ／Ｎに優れた画像が得られることがある。

なお、本実施形態では上記第３実施形態の電圧を信号として読み出す構造に行選択トランジスタ４１９を付加した場合を示したが、上記第１実施形態のように電流を信号として読み出す構造にも、行選択トランジスタ４１９を付加することで、同様の効果が得られる。

（第５実施形態）
次に、本発明にかかる撮像素子の第５実施形態を説明する。
本発明では、各電極の駆動タイミングを調整することにより、電子シャッターとして、Focal plane shutterとGlobal shutterの両方が使用可能である。本実施形態では、一例として、上記第２実施形態の撮像素子２００の構成に基づいて、電子シャッターを用いた場合の駆動の状態を説明する。なお、本実施形態における撮像素子及びその画素の構成は、上記第２実施形態における撮像装置２００及び画素２０２とそれぞれ同じ構成である。

光電変換膜１１６には、光電変換膜に印加する電圧により、光電変換特性を調整できる膜を用いる。

対向電極１１７は、定電圧ではなく、電圧調整が可能である。

図１４は、Focal plane shutter modeの各電極の駆動タイミングを示すタイミングチャートである。図１５は、Global shutter modeの各電極の駆動タイミングを示すタイミングチャートである。

図１４及び図１５に示すように、上記第２実施形態と同様に信号としてドレイン電流Idを出力するため、いずれの場合にもソース電極Vsは定電圧に設定されている。

先ず、Focal plane shutter modeの駆動を説明する。対向電極Vbgを光電変換が効率良く行えるような電圧に一定に設定する。Vdを、読み出し期間にはVd = Vlowに設定し、その他の期間ではVd = Vmiddleに設定する。
図１４（ａ）に蓄積時間が１フレームより短い場合の駆動タイミングを示す。この場合、１フレームに１回Vd = Vlowに設定し、読み出し動作を行う。蓄積期間が所望の時間になるように、１フレーム期間の途中でVg = Vhighに設定し、排出動作を行う。これにより、それまでに蓄積された信号電荷を全て排出する。その後、再度Vg = Vlowに設定して蓄積動作を開始する。その結果、読み出し時に出力される信号は、排出動作を行ってから読み出し動作を行うまでに蓄積された信号電荷に対応する。

本発明においては、読み出しは行ごとに順番に行う。よって、全ての画素の蓄積期間を同じにするためには、排出動作も行ごとに順番に行うことになる。その結果、全ての画素の蓄積期間は同じであるが、行ごとに蓄積タイミングがずれている。これは従来のイメージセンサでも用いられているfocal plane shutterに適している。

図１４（ｂ）に蓄積時間が１フレームより長い場合の駆動タイミングを示す。蓄積期間中はVd = Vmiddle、Vg = Vlowに設定し、読み出し、排出、リセットの全ての動作を行わない。これにより、Vd = Vlowとした信号読み出し時には、最後にVg = Vhighとして排出動作を行ってから読み出し動作を行うまでの期間に蓄積された信号電荷に対応した信号が出力される。この場合にも、全ての画素の蓄積期間は同じであるが、行ごとに蓄積タイミングがずれている。これは従来のイメージセンサでも用いられているfocal plane shutterに適している。

次に、Global shutter modeの駆動を説明する。
光電変換膜１１６には、光電変換膜に印加する電圧により、光電変換特性を調整できる膜を用いる。対向電極Vbgを調整して、信号電荷の発生を制御するのがGlobal shutter modeの特徴である。図１５にGlobal shutter modeの駆動タイミングを示す。VbgがLowに設定されている場合には、光電変換膜１１６は光電変換しない。一方、VbgがHighに設定されている場合には、光電変換膜１１６は効率よく光電変換を行う。

図１５に示すように、蓄積開始時には、全ての画素で同時にVg = Vhighとして排出動作を行い、それまで蓄積された信号電荷を排出する。Vg = Vlowとして排出動作が終了すると同時に、全ての画素で同時に蓄積が開始される。なお、図１５では、Vbgは排出動作に同期してVbg = Highになるようにしているが、排出動作より前にVbg = Highになっていても構わない。蓄積期間中は、全ての画素でVg = Vlow、Vd = Vmiddleに設定される。VbgはVbg = Highに設定され、効率良く光電変換が行われる。蓄積終了時には、VbgをHighからLowへと駆動し、これ以降は、光電変換膜１１６が光電変換しないようにする。これにより、これ以降は信号電荷の蓄積が行われない。蓄積終了後、行ごとに順番にVd = Vlowに設定し、読み出し動作を行う。全ての行の読み出しが終わるまでは、VbgはVbg = Lowに設定し、新たな信号電荷の蓄積が起こらないようにする。全ての画素からの読み出し終了後、Vbg = Highに設定する。以上のように各電極を駆動すると、全ての画素の蓄積期間・蓄積タイミングが一致した蓄積時間制御が可能となる。これは従来のイメージセンサでも用いられているglobal shutterに適している。

このように、本実施形態の撮像素子は、focal plane shutterを実行する際の第１読み出し動作と、global shutterを実行する際の第２読み出し動作とを制御部１０５によって実行させることができる。

本実施形態に示したように、本発明によれば、新たなトランジスタや読み出し回路を追加することなく、Focal plane shutterとGlobal shutterの両方が使用可能である。上記第２実施形態の撮像素子２００を用いて動作を説明したが、他の実施形態でも同様の動作が可能である。

（第６実施形態）
次に、本発明にかかる撮像素子の第６実施形態を示す。本実施形態は、上記第１実施形態と同じ構成については、同じ符号をつけ、説明を省略する。また、本実施形態の撮像素子６００の全体構成は、図１に示す撮像装置１００の構成と同じ構成であるため、説明を省略する。

図１６は、本実施形態の撮像素子の画素の構成を示す平面図である。図１７は、図１６のA-A'線の断面模式図である。
複数の光電変換素子１０のそれぞれを光照射側から見た平面視において、画素６０２ごとにソース電極１１４の周囲にゲート電極１１２が形成され、該ゲート電極１１２を囲むようにドレイン電極１１５が光電変換素子１０同士の間に一体的に延設され、該ドレイン電極１１５が全ての画素に共有されている構成である。

ここで、ゲート絶縁膜１１３、光電変換膜１１６、対向電極１１７は、実施形態１と同様に、全画素共通の構造となっている。また、各電極の駆動タイミングも上記第１実施形態と同じである。

本実施形態の撮像素子６００は、ドレイン電極１１５がソース電極１１４、ゲート電極１１２を取り囲むように全画素共通で配置されている。この構造により、各画素で独立にドレイン電極を配置する構造に比べて、漏れ電流を小さくし、隣の画素６０２との信号の混色も抑えることが出来る。その結果、Ｓ／Ｎに優れ、解像度の高い画像が得られる。

なお、本実施形態の構造は、上記第１実施形態の構成に限らず、上記第３実施形態や第４実施形態の構成に適用した場合であっても同様の効果が得られる。

（第７実施形態）
次に、本発明にかかる撮像素子の第７実施形態を説明する。本実施形態において上記第１実施形態と同じ構成については、同じ符号をつけ、説明を省略する。図１８は、本実施形態の撮像素子の構成を示す図である。図１９は、図１８の点線で囲んだ画素の断面模式図である。

本実施形態の撮像装置７００では、画素７０２の上に、所定の波長の光のみを透過するカラーフィルタ７２０Ｒ，７２０Ｇ，７２０Ｂが設けられている。本実施形態のカラーフィルタは、3原色のうち赤色の波長の光のみを透過するカラーフィルタ７２０Ｒと、緑色の波長の光のみを透過するカラーフィルタ７２０Ｇと、青色の波長の光のみを透過するカラーフィルタ７２０Ｂとから構成されている。本実施形態の撮像素子７００の画素は、赤色のカラーフィルタ７２０Ｒを有する画素７０２Ｒと、緑色のカラーフィルタ７２０Ｇを有する画素７０２Ｇと、青色のカラーフィルタ７２０Ｂを有する画素７０２Ｂとの、３種類の画素を有する。図１８に示すように、本実施形態では、カラーフィルタはベイヤー配列であるが、他の２次元配列でも構わない。

光電変換膜１１６には可視光の全波長域に分光感度を有する材料を用いる。分光感度を有する材料としては、例えば、アモルファスシリコンやフラーレン等である。また、輸送層やブロッキング層などが組み合わされていてもよい。

カラーフィルタ７２０は、従来のイメージセンサで用いられているカラーフィルタを用いることが可能である。対向電極１１７とカラーフィルタ７２０の間には、図示していない保護膜や平滑層が設けられる。

本実施形態の構成によって、各画素７２０Ｂ、Ｇ、Ｒでは、それぞれB、G、Rのカラー画素情報が得られる。これらを組み合わせることにより、カラー画像の撮像が可能となる。

上記の説明では、カラーフィルタに原色カラーフィルタを用いているが、イエロー、シアン、マゼンダからなる補色カラーフィルタなど、他のカラーフィルタの構成も可能である。また、本実施形態において、画素７０２は、上記第１実施形態の画素１０２の上にカラーフィルタを積層した構造としたが、上記第２実施形態から第６実施形態に示した画素の上にカラーフィルタを積層した構成も可能である。

（第８実施形態）
次に、本発明にかかる撮像素子の第８実施形態を示す。本実施形態は、上記第１実施形態と同じ構成については、同じ符号をつけ、説明を省略する。本実施形態の撮像素子の構成は、画素８０２の構成以外、上記第７実施形態の撮像素子７００と同じ構成である。

図２０は、本実施形態の撮像素子の画素の断面模式図を示している。各画素８０２B、G、Rは、上記第１実施形態の画素１０２の光電変換膜１１６として、B（青）の波長の光に感度をもつ光電変換膜８１６B、G（緑）の波長の光に感度をもつ光電変換膜８１６G、R（赤）の波長の光に感度をもつ光電変換膜８１６Rを用いた構成である。

光電変換膜８１６Bは主に青色光に分光感度を有する材料によって構成されており、例えば、メロシアニンなどを用いることができる。また、輸送層やブロッキング層などが組み合わされていてもよい。

光電変換膜８１６Gは主に緑色光に分光感度を有する材料によって構成されており、例えば、キナクリドンやジケトピロロピロールなどを用いることができる。また、輸送層やブロッキング層などが組み合わされていてもよい。

光電変換膜８１６Rは主に赤色光に分光感度を有する材料によって構成されており、例えば、フタロシアニンなどを用いることができる。また、輸送層やブロッキング層などが組み合わされていてもよい。

この構成により、各画素８２０B、G、Rでは、それぞれB、G、Rのカラー画像情報が得られる。これらを組み合わせることにより、カラー画像の撮像が可能となる。なお、上記の説明では、光電変換膜８１６Ｒ，８１６Ｇ，８１６Ｂに原色に感度を有する材料を用いているが、補色に感度を有する材料など、合成してカラー画像が作れる組み合わせであれば、全て可能である。

本実施形態においては、各画素の光電変換膜が、第１の波長の光に分光感度を有する第１光電変換膜と、第２の波長の光に分光感度を有する第２光電変換膜と、第３の波長の光に分光感度を有する第３光電変換膜とのうちいずれかである構成とすることができる。

また、上記の説明では、画素８０２は、上記第１実施形態の画素１０２において光電変換膜１１６がそれぞれ異なる分光感度を有する構成としたが、上記第２実施形態から第６実施形態に示した画素において、光電変換膜がそれぞれ異なる分光感度を有する構成も可能である。

（第９実施形態）
次に、本発明にかかる撮像素子の第９実施形態を説明する。図２１は、本実施形態の撮像素子の構成を説明する図である。本実施形態の撮像素子９００は、半導体基板９０１の受光面上に複数のアクティブ画素９０２が二次元に配列形成される。

各画素９０２と行選択走査部１０３とは制御線９０３（複数）で接続される。各画素９０２と信号処理部１０４とは列信号線９０４B、９０４G、９０４Rで接続される。

図２２は、図２１の撮像素子の画素の断面模式図である。画素９０２は、半導体基板９０１中のフォトダイオードからなるB・R画素と、半導体基板上方に設けられたG画素からなる。

G画素は上記第１実施形態の画素１０２において、G光に感度を持つ光電変換膜１１６を用いた構成である。光電変換膜１１６には、例えば、キナクリドンやジケトピロロピロールなどを用いることができる。また、輸送層やブロッキング層などが組み合わされていてもよい。

ゲート電極１１２は光学的に透明、または光吸収が少ない材料で形成されている。ITO等のような金属化合物や非常に薄い金属膜等を用いる。

ゲート絶縁膜１１３は光学的に透明、または光吸収が少ない材料で形成されている。酸化珪素や窒化珪素等を用いる。

B・R画素は半導体基板９０１中に設けられたフォトダイオードからなる。ｎ型半導体基板９０１の上に、ｐ型半導体層９０５を設け、その上に画素ごとに区画化されたｎ型半導体層９０６を設ける。更にｐ型半導体層９０７を設け、半導体基板最表面にｎ型半導体層９０８を設けて、フォトダイオードを形成する。本実施形態では、ｎ型半導体層９０８を表面から0.2umの深さまで設け、ｐ型半導体層９０７を表面から0.6umの深さまで設け、ｎ型半導体層９０６を表面から2umの深さまで設ける。

図２３は、シリコンの光吸収係数・浸入距離の波長依存性を示すグラフである。シリコン基板中では短波長の光ほど光吸収係数が大きく、表面付近で吸収される。また、長波長の光ほど光吸収係数が小さく、シリコン基板中の深部まで浸入する。したがって、本実施形態のフォトダイオードの構成にすると、B光は主にｎ型半導体層９０８とｐ型半導体層９０７で吸収され、R光は主に、ｐ型半導体層９０７、ｎ型半導体層９０６、p型半導体層９０５で吸収される。

図２４は、フォトダイオードの深さ方向（Ａ−Ａ’断面）のポテンシャルを示す図である。ｎ型半導体層９０８の表面で電位が高くなっており、これが電子を収集する第１のフォトダイオード（第１光電変換層）となる。また、ｐ型半導体層９０７、ｎ型半導体層９０６、ｐ型半導体層９０５の構成により、n型半導体層９０６が空乏化し、n型半導体層９０６を中心に周囲より電位が高くなる。これが電子を収集する第２のフォトダイオード（第２光電変換層）となる。

第１のフォトダイオードでは、主にＢ光が吸収され、光電変換される。また、第２のフォトダイオードでは、主にＲ光が吸収され、光電変換される。したがって、第１のフォトダイオードがＢ画素となり、第２のフォトダイオードがＲ画素となる。

撮像素子９００に光が入射すると、画素９０２において、入射光のうちG光はＧ画素光電変換膜１１６によって吸収され、光電変換される。Ｇ画素からは、実施形態１と同様にして、吸収したＧ光の光量に応じたＧ信号が得られる。

入射光のうち、Ｂ光とＲ光はＧ画素を透過する。透過した光のうち、Ｂ光はフォトダイオードの表面付近（Ｂ画素）で吸収され、光電変換される。発生した信号電荷は、B信号蓄積・読み出し部９０９Bを通って、Ｂ信号として読み出される。

入射光のうち、Ｒ光はＧ画素とＢ画素を透過し、フォトダイオードの深部（Ｒ画素）で吸収され、光電変換される。発生した信号電荷は、Ｒ信号蓄積・読み出し部９０９Rを通って、Ｒ信号として読み出される。

本発明において、半導体基板中にG信号を蓄積しない。そのため、G信号には蓄積部起因のノイズが発生しない。よって、従来のハイブリッド型センサに比べて、G信号のS／Nが優れる。また、G信号の蓄積・読み出し部を半導体基板中に設けないため、従来のハイブリッド型センサに比べて、フォトダイオード（Ｂ画素・Ｒ画素）の面積が大きくなる。その結果、B信号、R信号として高感度でS／Nが優れる信号が得られる。したがって、Ｂ信号、Ｇ信号、Ｒ信号を合成することにより、従来のハイブリッド型撮像素子に比べて、Ｓ／Ｎに優れ、高感度の画像が得られる。

なお、本実施形態の説明では、Ｇ画素の構成、読み出し方式は、上記第１実施形態の読み出し方式としたが、上記第２実施形態から第６実施形態の構成、読み出し方式も適用可能である。

また、本実施形態の撮像素子においては、光電変換膜を赤外光に分光感度を有する材料で構成してもよい。例えば、フタロシアニンやナフタロシアニンなどを用いることができる。また、輸送層やブロッキング層などが組み合わされていてもよい。
この場合、ｎ型半導体層９０８、ｐ型半導体層９０７、ｎ型半導体層９０６によりホールを収集する第３のフォトダイオードが形成される。このフォトダイオードでは主にＧ光が吸収されるため、Ｇ画素となる。これにより、半導体基板中のＰＤからＢ、Ｇ、Ｒの各信号を読み出す構成が可能である。このような構成は、赤外画像とカラー画像が同時に得られるセンサに適用することができる。

（第１０実施形態）
次に、本発明にかかる撮像素子の第１０実施形態を説明する。図２５は、本実施形態の撮像素子の構成を示す図である。撮像装置１０００は、半導体基板１００１の受光面上に、複数の画素１００２Ｃｙと１００２Ｙｅが二次元に配列形成される。図２５では、画素１００２Ｃｙと画素１００２Ｙｅは市松配列であるが、他の２次元配列でも構わない。

各アクティブ画素１００２と行選択走査部１０３とは制御線１００３（複数）で接続される。各アクティブ画素１００２と信号処理部１０４とは列信号線１００４G、１００４ＢＲで接続される。

図２６は、図２５に示す撮像素子における画素の断面模式図である。画素１００２は、半導体基板中のフォトダイオードと、半導体基板上方に設けられたG画素と、カラーフィルタ１００９からなる。なお、G画素の構成は、上記第９実施形態と同じ構成なので、説明を省略する。

フォトダイオードはｐ型半導体層１００５、ｎ型半導体層１００６、ｐ型半導体層１００７からなる通常の埋め込みフォトダイオードである。

画素１００２Ｃｙにはシアンカラーフィルタ１００９Ｃｙが、画素１００２Ｙｅにはイエローカラーフィルタ１００９Ｙｅが、それぞれＧ画素の上方に設けられる。Ｇ画素とカラーフィルタ１００９の間には、図示していない保護膜や平滑層が適宜設けられる。

撮像装置１０００に光が入射すると、画素１００２Ｃｙでは、シアンカラーフィルタ１００９Ｃｙにより、入射光のうちのＲ光がカットされ、Ｂ光とＧ光のみが透過する。透過した光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。Ｇ画素からは、上記第１実施形態と同様にして、吸収したＧ光の光量に応じたＧ信号が得られる。Ｂ光はＧ光に対応する光電変換膜１１６を透過し、基板中のフォトダイオードにより吸収、光電変換され、Ｂ信号として信号蓄積・読み出し部１００８より読み出される。

画素１００２Ｙｅでは、イエローカラーフィルタ１００９Ｙｅにより、入射光のうちのB光がカットされ、G光とR光のみが透過する。透過した光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。Ｇ画素からは、実施形態１と同様にして、吸収したＧ光の光量に応じたＧ信号が得られる。R光はＧ光光電変換膜１１６を透過し、基板中のフォトダイオードにより吸収、光電変換され、R信号として信号蓄積・読み出し部１００８より読み出される。

このようにして得られたＢ信号、Ｇ信号、Ｒ信号を合成してカラー画像を得る。人間の視感度の中心であるＧ光の感度、解像度は、上記第９実施形態と変わらないため、第９実施形態と同じく、高感度、高解像度の画像が得られる。

また、Ｂ画素、Ｒ画素に、フォトダイオードとして通常の埋め込みフォトダイオードを用いるため、上記第９実施形態に比べて、製造が容易で、低コスト・高歩留まりでの製造が可能になる。

上記の説明では、Ｇ画素の構成、読み出し方式は上記第１実施形態の読み出し方式としたが、上記第２実施形態から第６実施形態の構成、読み出し方式も適用可能である。

なお、本実施形態の撮像素子１０００においては、光電変換膜に赤外光に感度を有する光電変換膜を用い、Ｒ＋ＩＲ、Ｇ＋ＩＲ、Ｂ＋ＩＲを透過するカラーフィルタを組み合わせることで、光電変換膜からＩＲ信号を読み出し、半導体基板中のＰＤからＢ、Ｇ、Ｒの各信号を読み出す構成も可能である。この場合、赤外画像とカラー画像が同時に得られるセンサになる。

言い換えると、本実施形態の撮像素子１０００は、複数の光電変換素子上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、光電変換膜１１６が第３の波長の光の分光感度を有する材料で構成され、絶縁層１１０の下に半導体基板１００１が形成され、半導体基板１００１に、カラーフィルタ及び光電変換素子を透過した所定の波長の光を吸収し、光電変換する光電変換部が設けられている構成とすることができる。

また、本実施形態の撮像素子１０００においては、カラーフィルタを光電変換膜の下に設置することも可能である。この場合には、カラーフィルタはそれぞれＢ光とＲ光を透過すれば、G光を透過しない材料でも構わない。

さらに、本実施形態の撮像素子においては、フォトダイオードの深さを画素ごとに変えることでフォトダイオードの分光感度を調整して、カラー画像を得ることも可能である。

（第１１実施形態）
次に、本発明にかかる撮像素子の第１１実施形態を説明する。なお、本実施形態の撮像素子は、画素１１０２の構成以外は上記第１０実施形態の撮像素子１０００と同様である。

図２７は、画素１１０２Ｃｙ及び画素１１０２Ｙｅの断面模式図である。画素１１０２Ｃｙ及び画素１１０２Ｙｅは、半導体基板中のフォトセンサと、半導体基板上方に設けられたG画素と、カラーフィルタ１１１０からなる。なお、G画素は上記第９実施形態と同じ構成なので、説明を省略する。

画素１１０２Ｃｙにはシアンカラーフィルタ１１１０Ｃｙが、画素１１０２Ｙｅにはイエローカラーフィルタ１１１０Ｙｅが、それぞれＧ画素の上方に設けられる。Ｇ画素とカラーフィルタ１１０２の間には、図示していない保護膜や平滑層が適宜設けられる。

フォトセンサはn型半導体基板１１０１、ｐ型半導体層１１０５、ｎ＋型ドレイン電極１１０６、ｎ＋型ソース電極１１０７、ゲート酸化膜１１０８、ポリシリコンゲート電極１１０９から構成されている。

フォトセンサはｎ＋型ドレイン電極１１０６とｎ＋型ソース電極１１０７の間を流れる電流が、光照射により変調されることを利用して読み出すセンサである。このセンサの駆動については、例えば、特願昭５８−２４５０５９に詳しく述べられている。

本実施形態の撮像装置１１０１では、半導体基板１１０中に信号蓄積・読み出し部が設けられていない。従来のハイブリッド型センサでは1画素に2個の信号蓄積・読み出し部が必要であったのに対し、本実施形態では信号蓄積・読み出し部が一切不要である。そのため、従来のイメージセンサに比べて、半導体基板１１０中のフォトセンサの面積が大きくなり、高感度の画像が得られる。

撮像装置１１００に光が入射すると、画素１１０２Ｃｙでは、シアンカラーフィルタ１１１０Ｃｙにより、入射光のうちのＲ光がカットされ、Ｂ光とＧ光のみが透過する。透過した光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。Ｇ画素からは、実施形態１と同様にして、吸収したＧ光の光量に応じたＧ信号が得られる。Ｂ光はＧ光光電変換膜１１６を透過し、基板中のフォトセンサにより吸収、光電変換され、Ｂ信号として出力される。フォトセンサの面積が大きいため、より高感度でS／Nに優れた信号が得られる。

画素１１０２Ｙｅでは、イエローカラーフィルタ１１１０Ｙｅにより、入射光のうちのB光がカットされ、R光とＧ光のみが透過する。透過した光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。Ｇ画素からは、上記第１実施形態と同様にして、吸収したＧ光の光量に応じたＧ信号が得られる。R光はＧ光光電変換膜１１６を透過し、基板中のフォトセンサにより吸収、光電変換され、R信号として出力される。フォトセンサの面積が大きいため、より高感度でS／Nに優れた信号が得られる。

このようにして得られたＢ信号、Ｇ信号、Ｒ信号を合成してカラー画像を得る。人間の視感度の中心であるＧ光の感度、解像度は上記第９実施形態と変わらないため、上記第９実施形態と同じく高感度、高解像度の画像が得られる。また、Ｂ画素、Ｒ画素のフォトセンサが大きいため、従来のハイブリッド型センサより高感度でS／Nに優れた画像を得られる。

上記の説明では、Ｇ画素の構成、読み出し方式が上記第１実施形態の読み出し方式としたが、実施形態２から６の構成、読み出し方式も適用可能である。

なお、本実施形態の撮像素子においては、光電変換膜に赤外光に感度を有する光電変換膜を用い、Ｒ＋ＩＲ、Ｇ＋ＩＲ、Ｂ＋ＩＲを透過するカラーフィルタを組み合わせることで、光電変換膜からＩＲ信号を読み出し、半導体基板中のＰＤからＢ、Ｇ、Ｒの各信号を読み出す構成も可能である。この場合、赤外画像とカラー画像が同時に得られるセンサになる。

つまり、本実施形態の撮像素子は、複数の光電変換素子１０上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、光電変換膜１１６が第３の波長の光の分光感度を有する材料で構成され、絶縁層１１０の下に形成された半導体基板１００１と、半導体基板１００１表面に不純物イオンを注入することで形成されたソース領域及びドレイン領域と、半導体基板にゲート絶縁膜１１０８を介して形成されたゲート電極１１０９とを備えたフォトセンサを複数設け、フォトセンサが、ゲート電極１１０９に照射される光によって、ソース領域とドレイン領域との間に流れる電流を変調する構成である。

この構成において、複数の光電変換素子上にそれぞれ、赤色、緑色、青色のいずれか１つの波長の光と、赤外線を透過するカラーフィルタが２次元状に配置され、光電変換素膜が赤外線の波長の光に分光感度を有する材料で構成されていてもよい。

また、本実施形態の撮像素子１１００においては、カラーフィルタを光電変換膜の下に設置することも可能である。この場合には、カラーフィルタはG光を透過しない材料でも構わない。

さらに、半導体基板１００１中のフォトセンサの構造は本実施形態に示した形状だけではなく、例えばソース電極をゲート電極、ドレイン電極が囲むような構造も可能である。

（第１２実施形態）
次に、本発明にかかる撮像素子の第１２実施形態を説明する。図２８は、本実施形態の撮像素子の構成を説明する断面模式図である。なお、本実施形態では、上記第１１実施形態と同じ構成については、同じ符号をつけ、説明を省略する。

撮像素子１２００において、各画素は、カラーフィルタ１１１０を設けないこと、ポリシリコンゲート電極１２０９の厚みが画素ごとに調整されている点で、上記第１１実施形態の画素の構成と異なる。カラーフィルタを用いないため、製造が容易、低コストでの製造が可能である。

図２３に示したように、シリコン中では短波長の光ほど浸入距離が小さい。よって、シリコンの膜厚を調整することで、あるカットオフ波長より短波長の光はほとんど吸収し、カットオフ波長より長波長の光はほとんど透過させることが可能である。

本実施形態では、複数のフォトセンサが、光電変換膜を透過した光のうち、異なる複数の波長の光をゲート電極に透過させる第１フォトセンサと、第１フォトセンサよりもゲート電極の厚さが厚く、複数の波長の光の一部を該ゲート電極で吸収する第２フォトセンサとから構成されている。

図２８に示すように、画素１２０２Ｂ＋Ｇ＋Ｒでは、ポリシリコンゲート電極１２０９B＋Rを薄くし、カットオフ波長が青色光より短い波長になるように調整する。画素１２０２Ｇ＋Ｒでは、ポリシリコンゲート電極１２０９Rを厚くし、カットオフ波長が青色光と赤色光の間の波長になるように調整する。

撮像装置１２００に光が入射すると、画素１２０２Ｂ＋Ｇ＋Ｒでは、可視光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。G画素を透過したB光とR光は、ポリシリコンゲート電極１２０９B＋Rも透過し、基板中のフォトセンサにより吸収、光電変換され、B+R信号として出力される。

画素１２０２Ｇ＋Ｒでは、可視光のうち、G光はＧ画素光電変換膜１１６によって吸収され、光電変換される。G画素を透過したB光とR光のうち、B光はポリシリコンゲート電極１２０９Rでカットされる。R光はポリシリコンゲート電極１２０９Rも透過し、基板中のフォトセンサにより吸収、光電変換され、R信号として出力される。

このようにして得られたＢ＋R信号、Ｒ信号から、B信号が得られる。そして、得られたＢ信号、Ｇ信号、Ｒ信号を合成してカラー画像を得る。人間の視感度の中心であるＧ光の感度、解像度は上記第９実施形態と変わらないため、上記第９実施形態と同じく高感度、高解像度の画像が得られる。また、上記第１１実施形態と同様にＢ画素、Ｒ画素のフォトセンサが大きいため、従来のハイブリッド型センサより高感度でS／Nに優れた画像を得られる。

上記の説明では、Ｇ画素の構成、読み出し方式は上記第１実施形態の読み出し方式としたが、上記第２実施形態から第６実施形態の構成、読み出し方式も適用可能である。

また、半導体基板中の受光部の構造は本実施形態に示した形状だけではなく、例えばソース電極をゲート電極、ドレイン電極が囲むような構造も可能である。

また、本実施形態の撮像素子１２００においては、光電変換膜１１６に赤外光に感度を有する光電変換膜を用い、ポリシリコンの厚みを３種類に調整して、半導体基板中の受光部からＢ、Ｂ＋Ｇ、Ｂ＋Ｇ＋Ｒの各信号を読み出す構成も可能である。この場合、赤外画像とカラー画像が同時に得られるセンサになる。

（第１３実施形態）
次に、本発明にかかる撮像素子の第１３実施形態を説明する。図２９は、本実施形態の撮像素子の構成を示す図である。図３０は、図２９のA-A'断面模式図を示す。
本実施形態の撮像素子１３００は、半導体基板１３０１の上に、G レイヤー１３０３G、R レイヤー１３０３R、B レイヤー１３０３Bを積み重ねた４層構成である。G レイヤー１３０３G、R レイヤー１３０３R、B レイヤー１３０３Bは、それぞれ異なる波長の光に分光感度を有する光電変換膜を備えた光電変換素子レイヤーとして機能する。

半導体基板１３０１上には、行選択走査部１０３、信号処理部１０４、駆動部１０５が設けられる。Ｇ画素１３０２G、Ｒ画素１３０２R、Ｂ画素１３０２Bは、それぞれG レイヤー１３０３G、R レイヤー１３０３R、B レイヤー１３０３B上に設けられる。

図３１は、レイヤーの全体構成を示す図である。なお、図３１では、Ｇレイヤーの構成を示しているが、Ｒ レイヤー及びＢ レイヤーの構成もＧレイヤーと基本的に同じであるため、図示せずそれぞれ対応の参照番号を引用して説明する。
G レイヤー１３０３Gは透明基板１３０４G上に、画素１３０２Gが二次元に配列した構造である。画素１３０２Gと半導体基板上１３０１上の行選択走査部１０３は、Ｇ レイヤー上のゲート制御線１３０５Gを介して接続される。画素１３０２Gと半導体基板上１３０１上の信号処理部１０４は、Ｇ レイヤー上の列信号線１３０６Gを介して接続される。

R レイヤー１３０３Rは、透明基板１３０４R上に、画素１３０２Rが二次元に配列した構造である。画素１３０２Rと半導体基板上１３０１上の行選択走査部１０３は、Ｒ レイヤー上のゲート制御線１３０５Rを介して接続される。画素１３０２Rと半導体基板上１３０１上の信号処理部１０４は、Ｒ レイヤー上の列信号線１３０６Rを介して接続される。

Ｂ レイヤー１３０３Ｂは、透明基板１３０４Ｂ上に、画素１３０２Ｂが二次元に配列した構造である。画素１３０２Ｂと半導体基板上１３０１上の行選択走査部１０３は、Ｂレイヤー上のゲート制御線１３０５Ｂを介して接続される。画素１３０２Ｂと半導体基板上１３０１上の信号処理部１０４は、Ｂ レイヤー上の列信号線１３０６Ｂを介して接続される。

図３２は、本実施形態の撮像素子の画素の平面図を示す。図３３は、図３２のB-B'断面模式図を示す。図３４は、図３２のC-C'断面模式図を示す。図３５は、図３２のD-D'断面模式図を示す。

図３０に示すように、画素１３０２は、画素１３０２G、１３０２R、１３０２Bが縦（図中上下方向）に積層された構造である。画素１３０２G、１３０２R、１３０２Bは、それぞれ上記第１実施形態の画素１０２において、光電変換膜１１６に光電変換膜１３０７G、１３０７R、１３０７Bを用いた構成である。各画素１３０２G、１３０２R、１３０２Bは、配線と光電変換膜のみからなりトランジスタを含まないため、透明基板上にも容易に製造可能である。

光電変換膜１３０７Gは、主に緑色光に感度を有し、赤色光と青色光を透過する。光電変換膜１３０７Rは、主に赤色光に感度を有し、緑色光と青色光を透過する。光電変換膜１３０７Bは、主に青色光に感度を有し、赤色光と緑色光を透過する。各光電変換膜の材料・構造については、上記第８実施形態と同様である。

各レイヤーにおいて、ゲート電極１１４はゲート制御線１３０５Ｇ、Ｒ、Ｂによって、行ごとに共通配線されている。ソース電極１１４は列信号線１３０６Ｇ、Ｒ、Ｂによって、列ごとに共通配線されている。ドレイン電極１１５は列ごとの共通配線でも、全画素共通配線でもいずれでも構わない。

ゲート絶縁膜１１３、光電変換膜１３０７Ｇ、Ｒ、Ｂ、対向電極１１７は、各レイヤーにおいて全画素共通に形成されている。

図３６は、図２９の点線Eで囲んだ領域を示す断面模式図を示す。画素１３０２G、R、Bと行選択走査部１０３が、ゲート制御線１３０５G、R、Bによって接続されている。

図３７は、図２９の点線Fで囲んだ領域の断面模式図を示す。画素１３０２G、R、Bと信号処理部１０４が、列信号線１３０６G、R、Bによって接続されている。

撮像素子１３００に光が入射すると、入射光のうち緑色光は光電変換膜１３０７Gによって吸収される。画素１３０２Gからは光電変換膜１３０７Gによって吸収された緑色光の光量に応じた信号が出力され、列信号線１３０６Gを介して、信号処理部１０４より緑色信号として出力される。

入射光のうち赤色光は、画素１３０２Gを透過し、光電変換膜１３０７Rによって吸収される。画素１３０２Rからは光電変換膜１３０７Rによって吸収された赤色光の光量に応じた信号が出力され、列信号線１３０６Rを介して、信号処理部１０４より赤色信号として出力される。

入射光のうち青色光は、画素１３０２Gと画素１３０２Rを透過し、光電変換膜１３０７Bによって吸収される。画素１３０２Bからは光電変換膜１３０７Bによって吸収された青色光の光量に応じた信号が出力され、列信号線１３０６Bを介して、信号処理部１０４より青色信号として出力される。

このようにして得られた赤色、青色、緑色の各色信号を組み合わせることによりカラー画像が得られる。１つの画素１３０２で、B、G、Rの全ての色信号を取得しているため、高解像で、高感度で、色再現性やS／Nに優れた画像が得られる。

なお、上記の説明では、各画素１３０２は上記第１実施形態の画素１０２において光電変換膜がそれぞれ異なる分光感度を有する構成としたが、上記第２実施形態から第６実施形態に示した画素において、光電変換膜がそれぞれ異なる分光感度を有する構成も可能である。

また、本実施形態のレイヤー１３０７Ｇ、１３０７Ｂ、１３０７Ｒの上に更に赤外に感度を有するIR レイヤーを積層すれば、IR画像と可視画像を同時に取得することも可能である。本発明では、各レイヤーを独立に作製した後、行選択走査部・画像処理部と各レイヤーを接続するだけなので、撮像の用途や目的に応じて複数のレイヤーを容易に積層することができる。

本実施形態の撮像素子１３００は、レイヤーごとに光電変換膜が異なる波長の光に分光感度を有し、レイヤーごとの光電変換膜に光が照射することで、ゲート電極の閾値電圧が変調するトランジスタ構造を有している。

なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、前述の実施形態では、画素が２次元に配列していたが、一次元に配列したラインセンサや1画素のみのセンサも可能である。
例えば、光電変換素子は、光電変換膜で発生する信号電荷のうち、正孔をゲート近傍に蓄積しているが、電子を蓄積する構成であっても構わない。より移動度が高いキャリアを蓄積するのが望ましい。
例えば、各画素の最表面にマイクロレンズを設置してもよい。コストが上昇するという欠点があるが、特に半導体基板中のフォトダイオードの集光率を高く出来るという利点がある。

第１実施形態の撮像素子の構成を示す図である。 図１に示す撮像素子の画素の断面模式図である。 （ａ）は、本発明にかかる光電変換素子の基本的な構造を示す断面図である。（ｂ）は、（ａ）に示す光電変換素子の電界効果トランジスタ（ＦＥＴ）の電流−電圧特性のグラフである。 第１実施形態の撮像素子の画素の駆動タイミングを示すタイミングチャートである。 第２実施形態の撮像素子の構成を示す図である。 図５に示す撮像素子の画素の断面模式図である。 第２実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。 第３実施形態の撮像素子の画素の断面模式図である。 （ａ）は、本実施形態の光電変換素子の基本的な構造を示す断面図である。（ｂ）は、（ａ）に示す光電変換素子の電界効果トランジスタ（ＦＥＴ）の電流−電圧特性のグラフである。 第３実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。 第４実施形態の撮像素子の構成を示す図である。 図１１に示す撮像素子の画素の断面模式図である。 第４実施形態の撮像素子の駆動タイミングを示すタイミングチャートである。 （ａ）Focal plane shutter modeの際の、蓄積時間が１フレームより短い場合の各電極の駆動タイミングを示すタイミングチャートである。（ｂ）Focal plane shutter modeの際の、蓄積時間が１フレームより長い場合の各電極の駆動タイミングを示すタイミングチャートである。 Global shutter modeの各電極の駆動タイミングを示すタイミングチャートである。 第６実施形態の撮像素子の画素の構成を示す平面図である。 図１６のA-A'線の断面模式図である。 第７実施形態の撮像素子の構成を示す図である。 図１８の点線で囲んだ画素の断面模式図である。 第８実施形態の撮像素子の画素の断面模式図である。 第９実施形態の撮像素子の構成を説明する図である。 図２１に示す撮像素子の画素の断面模式図である。 シリコンの光吸収係数・浸入距離の波長依存性を示すグラフである。 図２２に示す撮像素子のフォトダイオードの深さ方向（Ａ−Ａ’断面）のポテンシャルを示す図である。 第１０実施形態の撮像素子の構成を示す図である。 図２５に示す撮像素子における画素の断面模式図である。 第１１実施形態の撮像素子における、画素の断面模式図である。 第１２実施形態の撮像素子の構成を説明する断面模式図である。 第１３実施形態の撮像素子の構成を示す図である。 図２９のA-A'断面模式図を示す。 レイヤーの全体構成を示す図である。 第１３実施形態の撮像素子の画素の平面図を示す。 図３２のB-B'断面模式図を示す。 図３２のC-C'断面模式図を示す。 図３２のD-D'断面模式図をに示す。 図２９の点線Eで囲んだ領域を示す断面模式図を示す。 図２９の点線Fで囲んだ領域の断面模式図を示す。

符号の説明

１０ 光電変換素子
１１２ ゲート電極
１１４ ソース電極
１１５ ドレイン電極
１１６ 光電変換膜
１１７ 対向電極

Claims (23)

1. 絶縁層と、
   前記絶縁層に形成されたゲート電極と、
   前記ゲート電極上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成された光電変換膜と、
   前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備えた光電変換素子であって、
   前記光電変換膜に光が照射することで、前記ゲート電極の閾値電圧が変調するトランジスタ構造を有することを特徴とする光電変換素子。
2. 前記ゲート絶縁膜の上方に前記光電変換膜を間に挟んで設けられた透明な対向電極を有することを特徴とする請求項１に記載の光電変換素子。
3. 前記光電変換膜が有機材料を含むことを特徴とする請求項１又は２に記載の光電変換素子。
4. 複数の光電変換素子を２次元状に配列した撮像素子であって、
   前記光電変換素子が、絶縁層と、前記絶縁層に形成されたゲート電極と、
   前記ゲート電極上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成された光電変換膜と、
   前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備え、
   前記複数の光電変換素子のそれぞれの前記ゲート電極に駆動パルスを入力する行選択走査部と、
   前記ソース電極からの出力を信号として処理する信号処理部とを備え、
   前記光電変換膜に光が照射することで、前記ゲート電極の閾値電圧が変調するトランジスタ構造を有していることを特徴とする撮像素子。
5. 前記信号処理部が前記ソース電極からの電流を出力信号として処理することを特徴とする請求項４に記載の撮像素子。
6. 前記行選択走査部が、前記複数の光電変換素子のそれぞれの前記ドレイン電極にも接続されていることを特徴とする請求項４又は５に記載の撮像素子。
7. 前記信号処理部が前記ソース電極からの電圧を出力信号として処理することを特徴とする請求項４から６に記載の撮像素子。
8. 前記絶縁層の下に形成された基板と、
   前記行選択走査部に接続されたゲート部と、前記ソース電極に接続されたソース部と、前記信号処理部に接続されたドレイン部とを有する行選択トランジスタとを備え、前記行選択トランジスタが、前記基板の中又は上面に形成されていることを特徴とする請求項４から７に記載の撮像素子。
9. 前記基板が半導体基板であって、
   前記行選択トランジスタが、前記半導体基板の中に形成されていることを特徴とする請求項８に記載の撮像素子。
10. 前記ゲート絶縁膜の上方に前記光電変換膜を間に挟んで設けられた透明な対向電極を有し、
    信号電荷の蓄積時に、前記対向電極に印加する電圧を一定とした状態で、１フレーム期間に対する蓄積時間に基づいて、前記ゲート電極及び前記ドレイン電極のそれぞれの電圧を制御する第１読み出し動作と、
    蓄積時間ごとに前記対向電極を変化させることで、信号電荷の蓄積開始及び終了を調整し、蓄積開始前に、前記前記ゲート電極及び前記ドレイン電極のそれぞれの電圧を制御して、信号電荷の読み出し及び排出を行う第２読み出し動作とを有する制御部を備えていることを特徴とする請求項４から９のいずれか１つに記載の撮像素子。
11. 前記複数の光電変換素子のそれぞれを光照射側から見た平面視において、前記光電変換素子ごとに前記ソース電極の周囲に前記ゲート電極が形成され、該ゲート電極を囲むように前記ドレイン電極が前記光電変換素子同士の間に一体的に延設され、該ドレイン電極が前記複数の光電変換素子に共有されている構成であることを特徴とする請求項４から１０のいずれか１つに記載の撮像素子。
12. 前記複数の光電変換素子上にそれぞれ、所定の波長の光を吸収するカラーフィルタが設けられていることを特徴とする請求項４から１１のいずれか１つに記載の撮像素子。
13. 前記カラーフィルタがベイヤー配列で形成されていることを特徴とする請求項１２に記載の撮像素子。
14. 前記光電変換膜が、第１の波長の光に分光感度を有する第１光電変換膜と、第２の波長の光に分光感度を有する第２光電変換膜と、第３の波長の光に分光感度を有する第３光電変換膜とのうちいずれかであることを特徴とする請求項４から１２のいずれか１つに記載の撮像素子。
15. 前記光電変換膜が第１の波長の光の分光感度を有する材料で構成され、かつ、前記絶縁層の下に半導体基板が形成され、前記半導体基板の厚さ方向において異なる位置に、第２の波長の光を吸収して光電変換する第１光電変換層と、第３の波長の光を吸収して光電変換する第２光電変換層とが形成されていることを特徴とする請求項４に記載の撮像素子。
16. 前記光電変換膜が赤外線の波長の光の分光感度を有する材料で構成されていることを特徴とする請求項１５に記載の撮像素子。
17. 前記複数の光電変換素子上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、前記光電変換膜が第３の波長の光の分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、前記カラーフィルタ及び前記光電変換素子を透過した所定の波長の光を吸収し、光電変換する光電変換部が設けられていることを特徴とする請求項４に記載の撮像素子。
18. 前記複数の光電変換素子上にそれぞれ、シアン又はイエローの色成分を含む波長の光を吸収するカラーフィルタが市松状に配置され、前記光電変換素膜が緑色の波長の光の分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、青色及び赤色の波長の光を吸収し、光電変換する光電変換部が設けられていることを特徴とする請求項４に記載の撮像素子。
19. 前記複数の光電変換素子上にそれぞれ、赤色、緑色、青色のいずれか１つの波長の光と、赤外線を透過するカラーフィルタが２次元状に配置され、前記光電変換素膜が赤外線の波長の光に分光感度を有する材料で構成され、前記絶縁層の下に半導体基板が形成され、前記半導体基板に、赤色、緑色、青色の波長の光を吸収して光電変換する光電変換部が設けられていることを特徴とする請求項４に記載の撮像素子。
20. 前記複数の光電変換素子上にそれぞれ、第１の波長の光又は第２の波長の光を吸収するカラーフィルタが配置され、前記光電変換膜が第３の波長の光の分光感度を有する材料で構成され、
    前記絶縁層の下に形成された半導体基板と、前記半導体基板表面に不純物イオンを注入することで形成されたソース領域及びドレイン領域と、前記半導体基板にゲート絶縁膜を介して形成されたゲート電極とを備えたフォトセンサを複数設け、
    前記フォトセンサが、前記ゲート電極に照射される光によって、前記ソース領域と前記ドレイン領域との間に流れる電流を変調する構成であることを特徴とする請求項４に記載の撮像素子。
21. 前記複数の光電変換素子上にそれぞれ、赤色、緑色、青色のいずれか１つの波長の光と、赤外線を透過するカラーフィルタが２次元状に配置され、前記光電変換素膜が赤外線の波長の光に分光感度を有する材料で構成されていることを特徴とする請求項２０に記載の撮像素子。
22. 前記光電変換膜が第１の波長の光の分光感度を有する材料で構成され、
    前記絶縁層の下に形成された半導体基板と、前記半導体基板表面に不純物イオンを注入することで形成されたソース領域及びドレイン領域と、前記半導体基板にゲート絶縁膜を介して形成されたゲート電極とを備えたフォトセンサを複数設け、
    前記フォトセンサがそれぞれ、前記ゲート電極に照射される光によって、前記ソース領域と前記ドレイン領域との間に流れる電流を変調する構成であり、前記複数のフォトセンサが、前記光電変換膜を透過した光のうち、第２の波長の光及び第３の波長の光の両方を前記ゲート電極に透過させる第１フォトセンサと、前記第１フォトセンサよりも前記ゲート電極の厚さが厚く、前記第２の波長の光又は前記第３の波長の光の一方を該ゲート電極で遮断する第２フォトセンサとから構成されていることを特徴とする請求項３に記載の撮像素子。
23. 複数の光電変換素子が２次元状に配列された光電変換素子レイヤーを複数積層させた撮像素子であって、
    前記光電変換素子が、透明基板と、前記透明基板上に形成された絶縁層と、前記絶縁層に形成されたゲート電極と、
    前記ゲート電極上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された光電変換膜と
    前記光電変換膜と少なくとも一部が接触するように形成されたソース電極とドレイン電極とを備え、
    前記複数の光電変換素子のそれぞれの前記ゲート電極に駆動パルスを入力する行選択走査部と、
    前記光電変換素子レイヤーごとの前記ソース電極からのそれぞれの出力を信号として処理する信号処理部とを備え、
    前記光電変換素子レイヤーごとに前記光電変換膜が異なる波長の光に分光感度を有し、
    前記光電変換素子レイヤーごとの前記光電変換膜に光が照射することで、前記ゲート電極と前記ソース電極との電圧差の閾値が変調するトランジスタ構造を有していることを特徴とする撮像素子。

Images