JP2015109083A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015109083A JP2015109083A JP2014239902A JP2014239902A JP2015109083A JP 2015109083 A JP2015109083 A JP 2015109083A JP 2014239902 A JP2014239902 A JP 2014239902A JP 2014239902 A JP2014239902 A JP 2014239902A JP 2015109083 A JP2015109083 A JP 2015109083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- transistor
- oxide
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/0304—Detection arrangements using opto-electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
- G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Position Input By Displaying (AREA)
Abstract
Description
センサが各々設けられた複数の画素を有するタッチパネルと、その駆動方法に関する。更
には、当該タッチパネルを有する電子機器に関する。
装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「タ
ッチパネル」と呼ぶ)。タッチセンサには、動作原理の違いにより、抵抗膜方式、静電容
量方式、光方式などがある。いずれの方式においても、被検出物が表示装置に接触もしく
は近接することでデータを入力することができる。
表示部に設けることにより、表示部が入力領域を兼ねるタッチパネルが得られる。このよ
うな光方式のタッチセンサを有する装置の一例として、画像取り込みを行う密着型エリア
センサとしての機能を備えた表示装置が挙げられる(例えば、特許文献1を参照)。光方
式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられ、この光の
一部が被検出物によって反射される。タッチパネル内の画素には光を検出することができ
るフォトセンサ(「光電変換素子」と呼ばれることもある)が設けられており、反射され
た光を検出することで、光が検出された領域に被検出物が存在することを認識することが
できる。
どを付与する試みがなされている(例えば、特許文献2を参照)。本人認証には、指紋、
顔、手形、掌紋及び手の静脈の形状などが用いられる。本人認証機能を表示部とは別の部
分に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある
。
めの画像処理方法を選択する技術が知られている(例えば、特許文献3を参照)。
画素に設けられたフォトセンサが光を検出して生成した電気信号を収集し、画像処理を施
す必要があり、タッチパネルにはトランジスタを用いた回路が設けられている。
エリアセンサの大きさに制約がある。すなわち、単結晶シリコン基板を用いて大型のエリ
アセンサや大型の表示装置を兼ねたエリアセンサを形成することは、コストが高く現実的
でない。
tor:TFT)は基板の大型化が容易であるが、非晶質シリコン薄膜の電界効果移動度
は低く、回路設計に制限を与える他、回路の占有面積が増大する。
多結晶シリコンを用いた薄膜トランジスタは、エキシマレーザーアニールにより結晶化を
行う手法が多く用いられており、エキシマレーザーアニールに由来する特性のバラツキを
有する。よって、特性にバラツキがある薄膜トランジスタで構成した回路を用いたフォト
センサでは、検出した光の強度分布を再現性よく電気信号として生成することが難しい。
るフォトセンサを含むタッチパネルを提供することを課題の一つとする。
課題の一つとする。
ることで、撮像のフレーム周波数を向上することができるタッチパネルを提供することを
課題の一つとする。
酸化物半導体層を用いたトランジスタを有する回路を設ける構成とする。
まう。例えば、酸素の過不足が生じ、その結果、成膜前後で酸化物半導体の電気伝導度が
変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素や水分が酸素(O)−
水素(H)結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さら
にO−Hは極性を有するので、酸化物半導体によって作製される薄膜トランジスタのよう
な能動デバイスに対して特性の変動要因となる。
性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物(水素化合物と
もいう)などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によ
って同時に減少してしまう、酸化物半導体膜を構成する主成分材料である酸素を供給する
ことによって、酸化物半導体層を高純度化及び電気的にI型(真性)化する。
する薄膜トランジスタは、酸化物半導体に含まれる水素が5×1019/cm3以下、好
ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、または
5×1016/cm3未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除
去し、キャリア濃度を5×1014/cm3未満、好ましくは5×1012/cm3以下
とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
流(リーク電流ともいう)とは、−1V乃至−10Vの間のいずれかのゲート電圧を印加
した場合の薄膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書
に開示する酸化物半導体を用いた薄膜トランジスタのチャネル幅(w)1μmあたりの電
流値は100aA/μm以下、好ましくは10aA/μm以下、さらに好ましくは1aA
/μm以下である。さらに、pn接合がなく、ホットキャリア劣化がないため、これらに
薄膜トランジスタの電気的特性は影響を受けない。
ss Spectrometry)で見積もられる、またはそのデータに基づいて見積も
られる。また、キャリア濃度はホール効果測定により求めることができる。ホール効果測
定器の例として、比抵抗/ホール測定システムResiTest8310(東陽テクニカ
製)を挙げることができる。比抵抗/ホール測定システムResiTest8310は、
磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起
電圧のみを検出するAC(交流)ホール測定が可能であり、電界効果移動度が小さくて抵
抗率の高い材料についても、ホール起電圧を検出できる。
−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−
O膜、In−Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、S
n−Al−Zn−O系や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜
、Al−Zn−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜や、In
−O膜、Sn−O膜、Zn−O膜などを用いることができる。また、上記酸化物半導体層
にSiO2を含んでもよい。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及び
Coなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体層
のうち、MとしてGaを含む構造の酸化物半導体を、上記したIn−Ga−Zn−O酸化
物半導体とよび、その薄膜をIn−Ga−Zn−O非単結晶膜ともよぶこととする。
画素と、フォトセンサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを
有し、リセット動作と読み出し動作とを、重複することなく実行することを特徴としてお
り、該フォトセンサには上記特徴を有する酸化物半導体層を含む薄膜トランジスタが用い
られる。
のリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、フォトセンサは
、フォトダイオードと、酸化物半導体層を含むトランジスタとを含み、制御回路はフォト
センサのリセット動作と読み出し動作とを、同時に行うことなく実行するタッチパネルで
ある。
センサのリセット動作と読み出し動作とを独立に制御し得る制御回路とを有し、フォトセ
ンサは、非晶質半導体層を含むフォトダイオードと、酸化物半導体層を含むトランジスタ
とを含み、制御回路はフォトセンサのリセット動作と読み出し動作とを、重複することな
く実行するタッチパネルである。
トランジスタとすることができる。
と酸化物半導体層を含む第2のトランジスタとを有するフォトセンサが各々設けられた複
数の画素を有するタッチパネルの駆動方法であって、各画素は、第2のトランジスタのソ
ース又はドレインの一方に電気的に接続されたフォトセンサ出力信号線の電位を基準電位
に設定する第1の動作と、フォトダイオードの光電流により、第1のトランジスタのゲー
トの電位を変化させる第2の動作と、第2のトランジスタのゲートの電位を変化させて、
第1のトランジスタと第2のトランジスタを介して、フォトセンサ出力信号線と、第1の
トランジスタのソース又はドレインの一方に電気的に接続されたフォトセンサ基準信号線
とを導通させることによって、フォトセンサ出力信号線の電位を光電流に応じて変化させ
る第3の動作と、を行う。
とを有するフォトセンサが各々設けられた複数の画素を有するタッチパネルの駆動方法で
あって、各画素は、第1のトランジスタのソース又はドレインの一方に電気的に接続され
たフォトセンサ出力信号線の電位を基準電位に設定する第1の動作と、フォトダイオード
の光電流により、第1のトランジスタのゲートの電位を変化させる第2の動作と、第2の
トランジスタのゲートの電位を変化させて、第1のトランジスタと第2のトランジスタを
介して、フォトセンサ出力信号線と、第2のトランジスタのソース又はドレインの一方に
電気的に接続されたフォトセンサ基準信号線とを導通させることによって、フォトセンサ
出力信号線の電位を光電流に応じて変化させる第3の動作と、を行う。
動作を行うのと同時に、複数の画素の他の一つが第3の動作を行うことを特徴としている
。
第1の動作を行い、一つの画素と行方向に隣り合う画素が第1の動作を行う間に、複数の
画素の他の一つが第3の動作を行うことを特徴としている。
第3の動作を行い、一つの画素と行方向に隣り合う画素が第3の動作を行う間に、複数の
画素の他の一つが第1の動作を行うことを特徴としている。
なタッチパネルの駆動方法を提供することができる。
ッチパネルの駆動方法を提供することができる。
高機能、及び高速応答可能なタッチパネルを提供することができる。
多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく
その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形
態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号
を付し、その繰り返しの説明は省略する。
本実施の形態では、本発明の一態様に係るタッチパネルの構成及びその駆動方法について
図1乃至図4、図7、図10、図11を参照して説明する。
画素回路101、表示素子制御回路102及びフォトセンサ制御回路103を有する。画
素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々
の画素104は、表示素子105とフォトセンサ106を有する。
FT)、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持容
量への電荷の注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加する
電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向が
変化することを利用して、液晶層を透過する光の明暗(階調)を作ることで、画像表示が
実現される。液晶層を透過する光には、光源(バックライト)によって液晶表示装置の裏
面から照射される光を用いる。
ィルタ方式がある。これは、液晶層を透過した光がカラーフィルタを通過することで、特
定の色(例えば、赤(R)、緑(G)、青(B))の階調を作ることができる。ここで、
カラーフィルタ方式を用いる際に、赤(R)、緑(G)、青(B)のいずれかの色を発光
する機能を有する画素104を、各々、R画素、G画素、B画素と呼ぶことにする。
)、緑(G)、青(B))の光源で構成して各色を順次点灯する方式、所謂、フィールド
シーケンシャル方式がある。フィールドシーケンシャル方式では、各色の光源が点灯して
いる期間に、液晶層を透過する光の明暗を作ることで、当該色の階調を作ることができる
。
素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子で
あり、具体的には発光ダイオード、EL素子(有機EL素子(Organic Ligh
t Emitting Diode:OLED)、無機EL素子)などが挙げられる。
有する素子と、薄膜トランジスタとを有する。なお、フォトセンサ106が受光する光は
、バックライトからの光が被検出物に照射された際の反射光を利用する。
信号線などの信号線(「ソース信号線」ともいう)を介して表示素子105に信号を入力
する表示素子駆動回路107と、走査線(「ゲート信号線」ともいう)を介して表示素子
105に信号を入力する表示素子駆動回路108を有する。例えば、走査線側の表示素子
駆動回路108は、特定の行に配置された画素が有する表示素子105を選択する機能を
有する。また、信号線側の表示素子駆動回路107は、選択された行の画素が有する表示
素子105に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路10
8により高電位を印加された表示素子では、薄膜トランジスタが導通状態となり、信号線
側の表示素子駆動回路107により与えられる電荷が供給される。
トセンサ出力信号線、フォトセンサ基準信号線と接続されたフォトセンサ読み出し回路1
09と、フォトセンサ駆動回路110を有する。フォトセンサ駆動回路110は、特定の
行に配置された画素が有するフォトセンサ106に対して、後述するリセット動作と選択
動作とを行う機能を有する。また、フォトセンサ読み出し回路109は、選択された行の
画素が有するフォトセンサ106の出力信号を取り出す機能を有する。なお、フォトセン
サ読み出し回路109は、アナログ信号であるフォトセンサの出力を、OPアンプを用い
てアナログ信号のままタッチパネル外部に取り出す構成や、A/D変換回路を用いてデジ
タル信号に変換してからタッチパネル外部に取り出す構成としてもよい。
を有する回路を設ける構成とする。
スタは、その電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水
素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、かつ
不純物の排除工程によって同時に減少してしまう、酸化物半導体膜を構成する主成分材料
である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型(真性
)化する。
する薄膜トランジスタは、酸化物半導体に含まれる水素が5×1019/cm3以下、好
ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、または
5×1016/cm3未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除
去し、キャリア濃度を5×1014/cm3未満、好ましくは5×1012/cm3以下
とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
流とは、−1V乃至−10Vの間のいずれかのゲート電圧を印加した場合の薄膜トランジ
スタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体
を用いた薄膜トランジスタのチャネル幅(w)1μmあたりの電流値は100aA/μm
以下、好ましくは10aA/μm以下、さらに好ましくは1aA/μm以下である。さら
に、pn接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジスタの電気
的特性は影響を受けない。
タ201、保持容量202及び液晶素子203を有する表示素子105と、フォトダイオ
ード204、トランジスタ205及びトランジスタ206を有するフォトセンサ106と
を有する。図2において、トランジスタ201、トランジスタ205、トランジスタ20
6は酸化物半導体層を用いた薄膜トランジスタである。
デオデータ信号線210に、ソース又はドレインの他方が保持容量202の一方の電極と
液晶素子203の一方の電極に電気的に接続されている。保持容量202の他方の電極と
液晶素子203の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電
極と、該一対の電極の間に液晶層を含む素子である。
線210の電位を保持容量202と液晶素子203に印加する。保持容量202は、印加
された電位を保持する。液晶素子203は、印加された電位により、光の透過率を変更す
る。
、オフ電流が非常に小さいため、保持容量は非常に小さくてよく、また設けなくてもよい
。
方の電極がゲート信号線213を介してトランジスタ205のゲートに電気的に接続され
ている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線2
12に、ソース又はドレインの他方がトランジスタ206のソース又はドレインの一方に
電気的に接続されている。トランジスタ206は、ゲートがゲート信号線209に、ソー
ス又はドレインの他方がフォトセンサ出力信号線211に電気的に接続されている。
トランジスタ206のソース又はドレインの一方がフォトセンサ基準信号線212に、他
方がトランジスタ205のソース又はドレインの一方に電気的に接続され、トランジスタ
205のゲートがゲート信号線209に、ソース又はドレインの他方がフォトセンサ出力
信号線211に電気的に接続される構成としてもよい。
図3において、フォトセンサ読み出し回路109が有する画素1列に対応する回路300
は、トランジスタ301と保持容量302を有する。また、211は当該画素1列に対応
するフォトセンサ出力信号線、303はプリチャージ信号線である。
確に判明できるように、酸化物半導体層を用いた薄膜トランジスタの記号には「OS」と
記載している。図3においてトランジスタ301は酸化物半導体層を用いた薄膜トランジ
スタである。
おけるフォトセンサの動作に先立ち、フォトセンサ出力信号線211の電位を基準電位に
設定する。フォトセンサ出力信号線211に設定する基準電位は高電位でも低電位でもよ
い。図3では、プリチャージ信号線303を”H”とすることで、フォトセンサ出力信号
線211を基準電位である高電位に設定することができる。フォトセンサ出力信号線21
1の寄生容量が大きい場合には、保持容量302は特別に設けなくても良い。
ングチャートを用いて説明する。図4において、信号401乃至信号404は、図2にお
けるフォトダイオードリセット信号線208、トランジスタ206のゲートが接続された
ゲート信号線209、トランジスタ205のゲートが接続されたゲート信号線213、フ
ォトセンサ出力信号線211の電位に相当する。また、信号405は、図3におけるプリ
チャージ信号線303の電位に相当する。
とする、換言すると、フォトダイオードに順方向バイアスが加わるように、フォトダイオ
ードと電気的に接続されたフォトダイオードリセット信号線208の電位を設定する(リ
セット動作)と、フォトダイオード204が導通し、トランジスタ205のゲートが接続
されたゲート信号線213の電位(信号403)が”H”となる。また、プリチャージ信
号線303の電位(信号405)を”H”とすると、フォトセンサ出力信号線211の電
位(信号404)は”H”にプリチャージされる。
にする(累積動作)と、フォトダイオード204の光電流により、トランジスタ205の
ゲートが接続されたゲート信号線213の電位(信号403)、すなわちトランジスタ2
05のゲート電位が低下し始める。フォトダイオード204は、光が照射されると光電流
が増大するので、トランジスタ205のゲートが接続されたゲート信号線213の電位(
信号403)は光の照射量に応じて変化する。すなわち、トランジスタ205のソースと
ドレイン間の電流が変化する。
と、トランジスタ206が導通し、フォトセンサ基準信号線212とフォトセンサ出力信
号線211とが、トランジスタ205とトランジスタ206とを介して導通する。すると
、フォトセンサ出力信号線211の電位(信号404)は、低下し始める。なお、時刻C
以前に、プリチャージ信号線303の電位(信号405)を”L”とし、フォトセンサ出
力信号線211のプリチャージを終了しておく。ここで、フォトセンサ出力信号線211
の電位(信号404)が低下する速さは、トランジスタ205のソースとドレイン間の電
流に依存する。すなわち、フォトダイオード204に照射されている光の量に応じてフォ
トセンサ出力信号線211の電位(信号404)が変化する。
スタ206が遮断され、フォトセンサ出力信号線211の電位(信号404)は、時刻D
以後、一定となる。ここで、フォトセンサ出力信号線211の電位は、フォトダイオード
204に照射されている光の量に応じて決まる。したがって、フォトセンサ出力信号線2
11の電位を取得することで、フォトダイオード204に照射されている光の量を知るこ
とができる。
返される。タッチパネルにおいて高速撮像を実現するためには、全画素のリセット動作、
累積動作、選択動作を高速で実行することが必要である。
素の累積動作、引き続いて、全画素の選択動作、を行うことで、所望の撮像を実現できる
。図10は、タッチパネルの動作の一例を説明するタイミングチャートである。図10に
おいて、信号1001、信号1002、信号1003、信号1004、信号1005、信
号1006、信号1007は、各々第1行、第2行、第3行、第m行、第(m+1)行、
第(n−1)行、第n行のフォトダイオードリセット信号線のタイミングチャートである
。また、信号1011、信号1012、信号1013、信号1014、信号1015、信
号1016、信号1017は、各々第1行、第2行、第3行、第m行、第(m+1)行、
第(n−1)行、第n行のゲート信号線のタイミングチャートである。期間1018は、
第m行のフォトセンサが動作している期間で、期間1019、期間1020、期間102
1は、各々リセット動作、累積動作、選択動作を行っている期間である。さらに、期間1
022は、全画素における1回の撮像に要する期間である。なお、m、nは自然数であり
、1<m<nを満たす。ここで図10に示す期間Tは、ある行のリセット動作の開始から
次の行のリセット動作の開始までの期間を示す。
の動作時間を確保しながら、高速で撮像を容易に行うことができる。
、信号701、信号702、信号703、信号704、信号705、信号706、信号7
07は、各々第1行、第2行、第3行、第m行、第(m+1)行、第(n−1)行、第n
行のフォトダイオードリセット信号線のタイミングチャートである。また、信号711、
信号712、信号713、信号714、信号715、信号716、信号717は、各々第
1行、第2行、第3行、第m行、第(m+1)行、第(n−1)行、第n行のゲート信号
線のタイミングチャートである。期間718は、第m行のフォトセンサが動作している期
間で、期間719、期間720、期間721は、各々リセット動作、累積動作、選択動作
を行っている期間である。さらに、期間722は、全画素における1回の撮像に要する期
間である。なお、m、nは自然数であり、1<m<nを満たす。ここで図7に示す期間T
は、ある行のリセット動作の開始から次の行のリセット動作の開始までの期間を示す。
、異なる行において同時に行う。例えば、ある行がリセット動作を行うのと同時に、他の
行において選択動作を行う。図7においては、第m行のリセット動作と第1行の選択動作
とが同時に行われる。
選択動作の期間を、図10に示すタイミングチャートと同じに設定した場合、図7で示す
タイミングチャートの方が、全画面における1回の撮像に要する期間(期間722)を、
図10に示す期間(期間1022)よりも短くすることができる。よって、図7で示すタ
イミングチャートの駆動方法は、図10の場合と比べて、撮像のフレーム周波数を向上さ
せることができ、その結果、高速での撮像が可能である。
の動作時間を確保しながら、撮像のフレーム周波数を向上させることができ、高速で撮像
が可能である。
路110は、リセット動作を制御する駆動回路と選択動作を制御する駆動回路とを独立し
て有することが望ましい。例えば、リセット動作を制御する駆動回路を第1のシフトレジ
スタを用いて構成し、選択動作を制御する駆動回路を第2のシフトレジスタを用いて構成
するとよい。
作を安定させることができる。
05、信号1106、信号1107は、各々第1行、第2行、第3行、第m行、第(m+
1)行、第(n−1)行、第n行のフォトダイオードリセット信号線のタイミングチャー
トである。また、信号1111、信号1112、信号1113、信号1114、信号11
15、信号1116、信号1117は、各々第1行、第2行、第3行、第m行、第(m+
1)行、第(n−1)行、第n行のゲート信号線のタイミングチャートである。期間11
18は、第m行のフォトセンサが動作している期間で、期間1119、期間1120、期
間1121は、各々リセット動作、累積動作、選択動作を行っている期間である。さらに
、期間1122は、全画素における1回の撮像に要する期間であるここで図11に示す期
間Tは、ある行のリセット動作の開始から次の行のリセット動作の開始までの期間を示す
。図10に示すタイミングチャートの期間Tでは、全ての行で選択動作を行っていないが
、図11に示すタイミングチャートの期間Tでは、ある行では選択動作を行っている。例
えば図11では、第m行においてリセット動作を開始してから第(m+1)行のリセット
動作の開始までの期間において、第2行において選択動作が行われる。
択動作を制御する駆動回路の動作周波数を変えずに、リセット動作と選択動作とを、異な
る行に対して、同時に行わない。すなわち、ある行のリセット動作を終了してから当該行
と隣り合う行のリセット動作を開始する間に、他の行の選択動作を行い、リセット動作と
選択動作とを同時に行わない。例えば図11においては、第m行のリセット動作の終了と
第(m+1)行のリセット動作の開始との間に、第2行の選択動作が行われる。また、同
様に、ある行の選択動作の終了と、当該行と隣り合う行の選択動作の開始との間に、他の
行のリセット動作を行い、リセット動作と選択動作とを同時に行わない。例えば図11に
おいては、第1行の選択動作の終了と第2行の選択動作の開始との間に、第m行のリセッ
ト動作が行われる。
おけるフォトセンサよるフォトセンサ出力信号線の電位の変化が、別の行におけるフォト
センサのリセット動作に及ぼす影響を著しく低減できる。よって、図11に示すタイミン
グチャートの駆動方法を用いることで、フォトセンサの動作を安定させることができる。
ク電流により、トランジスタ205を介して、フォトセンサ出力信号線211から、フォ
トセンサ基準信号線212へリーク電流が流れることに起因する。リセット動作に及ぼす
影響により、リセット動作中にトランジスタ205のゲート電圧が所望の電圧に達しない
、リーク電流によりフォトセンサ出力信号線211及びフォトセンサ基準信号線212の
電位が不安定になる、などのフォトセンサ動作の不具合が生じる恐れがある。
用いた薄膜トランジスタで形成しており、オフ電流が非常に小さいので上記不具合の可能
性を低減することができる。
作を安定させつつ、撮像のフレーム周波数を向上させることによって高速での撮像が可能
である。
力信号線の電位をフォトセンサ基準信号線の電位と等電位にすることも有効である。
回路110は、リセット動作を制御する駆動回路と選択動作を制御する駆動回路とを独立
して有することが望ましい。例えば、リセット動作を制御する駆動回路を第1のシフトレ
ジスタを用いて構成し、選択動作を制御する駆動回路を第2のシフトレジスタを用いて構
成し、さらに、各々のシフトレジスタの出力に対して所望の期間だけ”H”とする信号と
の論理和により、各行の制御信号を生成することが有効である。
図22に示す。図22は、フォトセンサ106を構成するトランジスタ205及び206
の電界効果移動度と、読み出し速度から算出した撮像フレーム周波数と、の関係を示して
いる。
20×RGB、縦1080画素)、各画素にフォトセンサを搭載、フォトセンサ出力信号
線211の寄生容量20pF(容量302に相当)、トランジスタ205とトランジスタ
206のチャネル長5μm及びチャネル幅16μm、トランジスタ301のチャネル長5
μm及びチャネル幅1000μm。なお、計算には、回路シミュレータSmartSpi
ce(Silvaco社製)を用いた。
わち、ゲート信号線213の電位を8Vとし、ゲート信号線209の電位が0V、フォト
センサ出力信号線211の電位が8V、フォトセンサ基準信号線212の電位が8V、プ
リチャージ信号線303の電位を0Vとする。初期状態から、プリチャージ信号線303
の電位を8Vとし、フォトセンサ出力信号線211の電位が0Vに達した(プリチャージ
状態)後、プリチャージ信号線303の電位を0Vとし、ゲート信号線209の電位を8
Vとする。すなわち、選択動作を開始する。なお、基準電圧は0Vとしている。その後、
フォトセンサ出力信号線211の電位が2V、つまり、プリチャージ動作時の電位から2
Vの電位変化を生じた時点を終状態とする。以上の動作における、初期状態から終状態ま
での時間を、1行あたりの撮像時間とした。
逆数を、画像撮像の周波数とした。一例として、画像撮像の周波数60Hzとは、上記1
行あたりの撮像時間が、1/60[Hz]/1080[列]=15.43[μs]である
ことに相当する。
用いたトランジスタを想定した10乃至20cm2/Vsとした場合、画像撮像の周波数
は70乃至100Hzであることがわかる。一方、トランジスタ205及び206の電界
効果移動度を、非晶質珪素を用いたトランジスタを想定した0.5cm2/Vsとした場
合、画像撮像の周波数は5Hz程度に過ぎない。すなわち、フォトセンサを構成するトラ
ンジスタを酸化物半導体を用いたトランジスタとすることが有効である。
を有するタッチパネルを提供することができる。また、フォトセンサの動作時間を確保し
ながら、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
ンサを有するタッチパネルを提供することができる。また、フォトセンサの動作を安定さ
せつつ、高速で撮像ができるタッチパネルの駆動方法を提供することができる。
可能なタッチパネルを提供することができる。
本実施の形態では、本発明の一態様に係るタッチパネルの構成について、図5を参照して
説明する。
する基板501(TFT基板)上に、フォトダイオード502、トランジスタ540、ト
ランジスタ503、液晶素子505が設けられている。
、層間絶縁層533、層間絶縁層534が設けられている。フォトダイオード502は、
層間絶縁層533上に設けられ、層間絶縁層533上に形成した電極層541と、層間絶
縁層534上に設けられた電極層542との間に、層間絶縁層533側から順に第1半導
体層506a、第2半導体層506b、及び第3半導体層506cを積層した構造を有し
ている。
542は電極層541を介してゲート電極層545と電気的に接続している。ゲート電極
層545は、トランジスタ540のゲート電極層と電気的に接続しており、フォトダイオ
ード502はトランジスタ540と電気的に接続している。トランジスタ540は実施の
形態1におけるトランジスタ205に対応する。
、トランジスタ540は、その電気的特性変動を抑止するため、変動要因となる水素、水
分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図
的に排除し、かつ不純物の排除工程によって同時に減少してしまう、酸化物半導体層を構
成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電
気的にI型(真性)化する。
503、トランジスタ540は、酸化物半導体に含まれる水素が5×1019/cm3以
下、好ましくは5×1018/cm3以下、より好ましくは5×1017/cm3以下、
または5×1016/cm3未満となるように、酸化物半導体に含まれる水素をゼロに近
いほど極力除去し、キャリア濃度を5×1014/cm3未満、好ましくは5×1012
/cm3以下とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタで
ある。
い。オフ電流とは、−1V乃至−10Vの間のいずれかのゲート電圧を印加した場合の薄
膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸
化物半導体を用いた薄膜トランジスタのチャネル幅(w)1μmあたりの電流値は100
aA/μm以下、好ましくは10aA/μm以下、さらに好ましくは1aA/μm以下で
ある。さらに、pn接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジ
スタの電気的特性は影響を受けない。
ト電極(GE1)上にゲート絶縁膜(GI)を介して酸化物半導体層(OS)が設けられ
、その上にソース電極(S)及びドレイン電極(D)が設けられている。
19(A)はソースとドレインの間の電圧を等電位(VD=0V)とした場合を示し、図
19(B)はソースに対しドレインに正の電位(VD>0V)を加えた場合を示す。
。図20(A)はゲート電極(GE1)に正の電位(+VG)が印加された状態であり、
ソース、ドレイン間にキャリア(電子)が流れるオン状態を示している。また、図20(
B)は、ゲート電極(GE1)に負の電位(−VG)が印加された状態であり、オフ状態
(少数キャリアは流れない)である場合を示す。
を示す。
ャップ中央に位置する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している
。なお、水素はドナーと成りうるため酸化物半導体においてn型化する一つの要因である
ことが知られている。
除去し、不純物が極力含まれないように高純度化することにより真性(I型)とし、又は
真性型とせんとしたものである。すなわち、水素や水等の不純物を極力除去したことによ
り、高純度化されたI型(真性半導体)又はそれに近づけることを特徴としている。そう
することにより、フェルミ準位(Ef)は真性フェルミ準位(Ei)と同じレベルにまで
することができる。
電極を構成するチタン(Ti)の仕事関数は、酸化物半導体の電子親和力(χ)とほぼ等
しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁
は形成されない。
者が接触すると図19(A)で示すようなエネルギーバンド図(模式図)が示される。
、電子はバリア(h)をこえて酸化物半導体層に注入され、ドレインに向かって流れる。
この場合、バリア(h)の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正
のドレイン電圧が印加された場合には、電圧印加のない図19(A)のバリア(h)の高
さはバンドギャップ(Eg)の1/2よりも小さい値となる。
を流れる。また、図20(B)において、ゲート電極(GE1)に負の電位が印加される
と、少数キャリアであるホールは実質的に存在しないため、電流は限りなくゼロに近い値
となる。
であっても、オフ電流が10−13A以下であり、サブスレッショルドスイング値(S値
)が0.1V/dec.(ゲート絶縁膜厚100nm)が得られる。
薄膜トランジスタの動作を良好なものとすることができる。
電気特性を有する信頼性の高い薄膜トランジスタである。
属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−
Zn−O膜、In−Sn−Zn−O膜、In−Al−Zn−O膜、Sn−Ga−Zn−O
膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O膜や、二元系金属酸化物であるIn
−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−O膜、Sn−Mg−
O膜、In−Mg−O膜や、In−O膜、Sn−O膜、Zn−O膜などを用いることがで
きる。また、上記酸化物半導体層にSiO2を含んでもよい。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及び
Coなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体層
のうち、MとしてGaを含む構造の酸化物半導体を、上記したIn−Ga−Zn−O酸化
物半導体とよび、その薄膜をIn−Ga−Zn−O非単結晶膜ともよぶこととする。
506bとして高抵抗な半導体層(i型半導体層)、第3半導体層506cとしてn型の
導電型を有する半導体層を積層するpin型のフォトダイオードを例示している。
ァスシリコン膜により形成することができる。第1半導体層506aの形成には13族の
不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法に
より形成する。半導体材料ガスとしてはシラン(SiH4)を用いればよい。または、S
i2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、
又はスパッタリング法等を用いればよい。第1半導体層506aの膜厚は10nm以上5
0nm以下となるよう形成することが好ましい。
膜により形成する。第2半導体層506bの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン
(SiH4)を用いればよい。または、Si2H6、SiH2Cl2、SiHCl3、S
iCl4、SiF4等を用いてもよい。第2半導体層506bの形成は、LPCVD法、
気相成長法、スパッタリング法等により行っても良い。第2半導体層506bの膜厚は2
00nm以上1000nm以下となるように形成することが好ましい。
ファスシリコン膜により形成する。第3半導体層506cの形成には、15族の不純物元
素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成す
る。半導体材料ガスとしてはシラン(SiH4)を用いればよい。または、Si2H6、
SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッ
タリング法等を用いればよい。第3半導体層506cの膜厚は20nm以上200nm以
下となるよう形成することが好ましい。
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモ
ルファス(Semi Amorphous Semiconductor:SAS))半
導体を用いて形成してもよい。
状態に属するものである。すなわち、熱力学的に安定な第3の状態を有する半導体であっ
て、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方
向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクト
ルが単結晶シリコンを示す520cm−1よりも低周波数側に、シフトしている。即ち、
単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm−1の間
に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボ
ンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませて
いる。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格
子歪みをさらに助長させることで、熱力学的安定性の高い微結晶半導体膜が得られる。
または周波数が1GHz以上のマイクロ波プラズマCVD法により形成することができる
。代表的には、SiH4、Si2H6、SiH2Cl2、SiHCl3などの水素化珪素
や、SiCl4、SiF4などのハロゲン化珪素を水素で希釈して形成することができる
。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ば
れた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。
これらのときの水素化珪素に対して水素の流量比を5倍以上200倍以下、好ましくは5
0倍以上150倍以下、更に好ましくは100倍とする。さらには、シリコンを含む気体
中に、CH4、C2H6等の炭化水素ガス、GeH4、GeF4等のゲルマニウム化気体
、F2等を混入させてもよい。
in型のフォトダイオードはp型の半導体層側を受光面とする方がよい特性を示す。ここ
では、pin型のフォトダイオードが形成されている基板501の面からフォトダイオー
ド502が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは
逆の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導
電膜を用いるとよい。なお、n型の半導体層側を受光面として用いることもできる。
、配向膜512とを有する。画素電極507は、基板501上に形成され、画素電極50
7上に配向膜511が形成されている。また、画素電極507はトランジスタ503と導
電膜510を介して電気的に接続されている。また、対向電極509は、基板513(対
向基板)上に形成され、対向電極509上には、配向膜512が形成され、配向膜511
と配向膜512の間に、液晶508が挟まれている。トランジスタ503は実施の形態1
におけるトランジスタ201に対応する。
することが出来る。図5では、フォトリソグラフィーで選択的に形成された柱状のスペー
サー516を用いてセルギャップを制御しているが、球状のスペーサーを画素電極507
と対向電極509の間に分散させることで、セルギャップを制御することも出来る。
液晶508の注入は、ディスペンサ式(滴下式)を用いても良いし、ディップ式(汲み上
げ式)を用いていても良い。
、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜
鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(Indium Zinc Oxid
e))、酸化亜鉛(ZnO)、ガリウム(Ga)を含む酸化亜鉛、酸化スズ(SnO2)
、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸
化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを
用いることができる。また、導電性高分子(導電性ポリマーともいう)を含む導電性組成
物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性
高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールま
たはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの2種以上の共重合
体などがあげられる。
7と同様に、対向電極509にも上述した透光性を有する導電性材料を用いることが出来
る。
には配向膜512が、それぞれ設けられている。配向膜511、配向膜512はポリイミ
ド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、
ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビ
ングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、
上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無
機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜511、配向
膜512を直接形成することも可能である。
ィルタ514が、基板513上に形成されている。カラーフィルタ514は、顔料を分散
させたアクリル系樹脂などの有機樹脂を基板513上に塗布した後、フォトリソグラフィ
ーを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を
基板513上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは
、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ514を形
成することもできる。
が、基板513上に形成されている。遮蔽膜515を設けることで、基板513を透過し
てタッチパネル内に入射したバックライトからの光が、直接フォトダイオード502に当
たるのを防ぐことができる他、画素間における液晶508の配向の乱れに起因するディス
クリネーションが視認されるのを防ぐことができる。遮蔽膜515には、カーボンブラッ
ク、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、ク
ロムを用いた膜で、遮蔽膜515を形成することも可能である。
設け、基板513の対向電極509が形成されている面とは反対の面に、偏光板518を
設ける。
、絶縁性材料を用いて、その材料に応じて、スパッタリング法、SOG法、スピンコート
、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセッ
ト印刷等)等を用いて形成することができる。
層、又は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることがで
きる。
層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は
積層を用いることができる。またμ波(2.45GHz)を用いた高密度プラズマCVD
は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
る絶縁層が好ましい。層間絶縁層533、534としては、例えばポリイミド、アクリル
、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用い
ることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロ
キサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積
層を用いることができる。
、基板501側にある被検出物521に照射される。そして、被検出物521において反
射された光は、矢印522で示すように、フォトダイオード502に入射する。
Alignment)型、OCB(Optically Compensated B
irefringence)型、IPS(In−Plane Switching)型な
どであっても良い。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー
相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から
等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないた
め、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用い
て液晶508に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存
性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビン
グ処理によって引き起こされる静電破壊を防止することができ、作製工程中のタッチパネ
ルの不良や破損を軽減することができる。よってタッチパネルの生産性を向上させること
が可能となる。
いる構造を有する液晶素子505を例に挙げて説明したが、本発明の一態様に係るタッチ
パネルはこの構成に限定されない。IPS型のように、一対の電極が、共に基板501側
に形成されている液晶素子であっても良い。
る。また、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
可能なタッチパネルを提供することができる。
本実施の形態では、本発明の一態様に係るタッチパネルの別の構成について、図6を参照
して説明する。
ネルでは、被検出物521で反射した光がpin型のフォトダイオードが形成されている
基板501と対向する、基板513を透過した後にフォトダイオード502に入射され、
これを電気信号に変換する例を示す。
て、基板513側にある被検出物521に照射される。そして、被検出物521において
反射された光は、矢印562で示すように、フォトダイオード502に入射する。なお、
遮蔽膜515は矢印562で示す光が通過する領域には設けない構造とする。また、カラ
ーフィルタ514は矢印562で示す光が通過する材料とする。
フォトダイオードはp型の半導体層側を受光面とする方がよい特性を示す。ここでは、フ
ォトダイオード502が対向基板513を通して受ける光を電気信号に変換する。また、
受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため
、電極層541は遮光性を有する導電膜を用いるとよい。なお、n型の半導体層側を受光
面として用いることもできる。
続する電極層541側から、n型の導電型を有する第3半導体層506c、高抵抗な半導
体層(i型半導体層)である第2半導体層506b、p型の導電型を有する第1半導体層
506a、電極層542の順に積層された構造とする。
る。また、高速で撮像が可能なタッチパネルの駆動方法を提供することができる。
可能なタッチパネルを提供することができる。
本実施の形態では、本発明の一態様に係るタッチパネルの例として、タッチセンサを搭載
した液晶表示装置の構成について、図8を参照して説明する。
の構成の一例を示す斜視図である。図8に示す液晶表示装置は、一対の基板間に液晶素子
、フォトダイオード、薄膜トランジスタなどを含む画素が形成された液晶パネル1601
と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導
光板1605と、反射板1606と、複数の光源1607を有するバックライト1608
と、回路基板1609とを有している。
散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1
607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源
1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板
1604によって、対向基板側(液晶パネル1601に対し導光板1605などが設けら
れている側)から均一に液晶パネル1601に照射される。
が、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡
散板は導光板1605と液晶パネル1601の間に設けられていれば良い。よって、プリ
ズムシート1603と液晶パネル1601の間のみに拡散板が設けられていても良いし、
プリズムシート1603と導光板1605の間のみに拡散板が設けられていても良い。
1605からの光を液晶パネル1601側に集光できる形状を有していれば良い。
れら信号に処理を施す回路、液晶パネル1601から出力される各種信号に処理を施す回
路などが設けられている。そして図8では、回路基板1609と液晶パネル1601とが
、FPC1611(Flexible Printed Circuit)を介して接続
されている。なお、上記回路は、COG(Chip On Glass)法を用いて液晶
パネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOF(
Chip On Film)法を用いて接続されていても良い。
ており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を
示している。ただし、上記制御系の回路は液晶パネル1601に形成されていても良く、
この場合は液晶パネル1601と光源1607とがFPCなどにより接続されるようにす
る。
を例示しているが、本発明の一態様に係るタッチパネルは光源1607が液晶パネル16
01の直下に配置される直下型であっても良い。
608とは反対側)から液晶パネル1601に近づけると、バックライト1608からの
光が、液晶パネル1601を通過し、その一部が指1612において反射し、再び液晶パ
ネル1601に入射する。各色に対応する画素104のフォトセンサ106を用いて被検
出物である指1612のカラーの撮像データを得ることが出来る。
本発明の一態様に係るタッチパネルは、フォトセンサの動作時間を確保しながら、高速で
撮像ができるという特徴を有している。また、本発明の一形態に係るタッチパネルは、フ
ォトセンサの動作を安定させつつ、高速で撮像ができるという特徴を有している。よって
、本発明の一態様に係るタッチパネルを用いた電子機器は、タッチパネルをその構成要素
に追加することにより、より高機能のアプリケーションを搭載することができるようにな
る。
録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile
Discなどの記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)
に用いることができる。その他に、本発明の一態様に係るタッチパネルを用いることがで
きる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメ
ラ、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、
ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤ
ーなど)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機(ATM)、自動販売機などが挙げられる。
を参照して説明する。
する。本発明の一態様に係るタッチパネルは、表示部5002に用いることができる。表
示部5002に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像
データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を
提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信
用、広告表示用などの全ての情報表示用表示装置が含まれる。
操作キー5104、赤外線ポート5105などを有する。本発明の一態様に係るタッチパ
ネルは、表示部5102に用いることができる。表示部5102に本発明の一態様に係る
タッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より
高機能のアプリケーションが搭載された携帯情報端末を提供することができる。
口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206などを有
する。本発明の一態様に係るタッチパネルは、表示部5202に用いることができる。表
示部5202に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像
データの取得を行うことができ、より高機能のアプリケーションが搭載された現金自動預
け入れ払い機を提供することができる。そして、本発明の一態様に係るタッチパネルを用
いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩などの
、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって
、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒
否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑える
ことができる。
示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイ
ラス5308などを有する。本発明の一態様に係るタッチパネルは、表示部5303また
は表示部5304に用いることができる。表示部5303または表示部5304に本発明
の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うこ
とができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することが
できる。なお、図9(D)に示した携帯型ゲーム機は、2つの表示部5303と表示部5
304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの例を
示す。本実施の形態で示す薄膜トランジスタ390は、上記実施の形態における、チャネ
ル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1にお
けるトランジスタ201、205、206、301、実施の形態2、3におけるトランジ
スタ503、540)として適用することができる。上記実施の形態と同一部分又は同様
な機能を有する部分及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説
明は省略する。また同じ箇所の詳細な説明は省略する。
(E)に示す薄膜トランジスタ390は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
る工程を説明する。
工程によりゲート電極層391を形成する。形成されたゲート電極層の端部はテーパ形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いること
が好ましい。
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。
、基板394からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
層が積層された2層構造、銅層上にモリブデン層を積層した2層構造、銅層上に窒化チタ
ン層若しくは窒化タンタルを積層した2層構造、窒化チタン層とモリブデン層とを積層し
た2層構造、又は窒化タングステン層とタングステン層とを積層した2層構造とすること
が好ましい。3層の積層構造としては、タングステン層または窒化タングステンと、アル
ミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタ
ン層とを積層することが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を
形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例
に挙げることができる。
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。スパッタリング法により酸化シ
リコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲット
を用い、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
純度化された酸化物半導体)は界面準位、または、界面電荷に対して極めて敏感であるた
め、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する
ゲート絶縁層397は、高品質が要求される。
い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすること
ができるからである。
法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
層構造とすることもできる。例えば、第1のゲート絶縁層としてスパッタリング法により
膜厚50nm以上200nm以下の窒化シリコン層(SiNy(y>0))を形成し、第
1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シ
リコン層(SiOx(x>0))を積層する。ゲート絶縁層の膜厚は、薄膜トランジスタ
に要求される特性によって適宜設定すればよく350nm乃至400nm程度でもよい。
93に不純物が含まれると、不純物と酸化物半導体の主成分との結合が強い電界や高い温
度などのストレスにより切断され、生成された未結合手がしきい値電圧(Vth)のドリ
フトを誘発する。
水素や水等ができるだけ含まれないように形成する。これにより、安定な特性を有する薄
膜トランジスタ390を得ることができる。
いようにするために、成膜の前処理として、スパッタリング装置の予備加熱室等でゲート
電極層391が形成された基板394、又はゲート絶縁層397までが形成された基板3
94を予備加熱し、基板394に吸着した水素、水分などの不純物を脱離し排気すること
が好ましい。なお、予備加熱の温度としては、100℃以上400℃以下好ましくは15
0℃以上300℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好
ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、酸化
物絶縁層396の成膜前に、ソース電極層395a及びドレイン電極層395bまで形成
した基板394にも同様に行ってもよい。
3を形成する(図12(A)参照)。
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層397の表面に付着
しているゴミを除去することが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基
板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方
法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
n−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga
−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、
Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半
導体層を用いる。また、酸化物半導体層393は、希ガス(代表的にはアルゴン)雰囲気
下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素雰囲気下においてスパッ
タリング法により形成することができる。また、スパッタリング法を用いる場合、SiO
2を2重量%以上10重量%以下含むターゲットを用いて成膜を行いてもよい。本実施の
形態では、酸化物半導体層393をIn−Ga−Zn−O系金属酸化物ターゲットを用い
てスパッタリング法により成膜する。
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組成比と
して、In2O3:Ga2O3:ZnO=1:1:1[mol比])を用いることができ
る。また、In、Ga、及びZnを含む金属酸化物ターゲットとして、In2O3:Ga
2O3:ZnO=1:1:2[mol比]、又はIn2O3:Ga2O3:ZnO=1:
1:4[mol比]の組成比を有するターゲットを用いることもできる。金属酸化物ター
ゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である
。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻
密な膜となる。
そして、処理室内の水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導
入し、金属酸化物をターゲットとして基板394上に酸化物半導体層393を成膜する。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H2O
)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気される
ため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また
、クライオポンプにより処理室内の水分を除去しながらスパッタリング成膜を行うことで
、酸化物半導体層393を成膜する際の基板温度は室温から400℃未満とすることがで
きる。
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体層は好ましくは5nm以上30nm以下とする。なお、
適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すれ
ばよい。
と、DCスパッタリング法があり、さらにパルス的にバイアスを与えるパルスDCスパッ
タリング法もある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、DC
スパッタリング法は主に金属膜を成膜する場合に用いられる。
パッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャン
バーで複数種類の材料を同時に放電させて成膜することもできる。
タリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるE
CRスパッタリング法を用いるスパッタリング装置がある。
ングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリ
ング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
99に加工する(図12(B)参照)。また、島状の酸化物半導体層399を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
層399の形成時に行うことができる。
ッチングでもよく、両方を用いてもよい。
ば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(CC
l4)など)が好ましい。
F6)、三弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(H
Br)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガ
スを添加したガス、などを用いることができる。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等)を適宜調節する。
ンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)な
どを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
液、エッチング時間、温度等)を適宜調節する。
びゲート絶縁層397の表面に付着しているレジスト残渣などを除去することが好ましい
。
膜をスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層
(これと同じ層で形成される配線を含む)となる導電膜の材料としては、Al、Cr、C
u、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金
、上述した元素を組み合わせた合金等が挙げられる。また、Al、Cuなどの金属層の一
方または双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させた構成として
も良い。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどAl膜に生ずる
ヒロックやウィスカーの発生を防止する元素が添加されているAl材料を用いることで耐
熱性を向上させることが可能となる。
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、Ti
膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する
3層構造などが挙げられる。
導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化
インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジウ
ム酸化スズ混合酸化物(In2O3―SnO2、ITOと略記する)、酸化インジウム酸
化亜鉛混合酸化物(In2O3―ZnO)または前記金属酸化物にシリコン若しくは酸化
シリコンを含ませたものを用いることができる。
チングを行ってソース電極層395a、ドレイン電極層395bを形成した後、レジスト
マスクを除去する(図12(C)参照)。
ーザ光やArFレーザ光を用いる。酸化物半導体層399上で隣り合うソース電極層39
5aの下端部とドレイン電極層395bの下端部との間隔幅によって後に形成される薄膜
トランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を
行う場合には、数nm乃至数10nmと極めて波長が短い超紫外線(Extreme U
ltraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成
時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成される薄膜トランジスタのチャネル長Lを10nm以上1000nm以下とすること
も可能であり、かつ、回路の動作速度を高速化できる。さらに本実施の形態の薄膜トラン
ジスタはオフ電流値が極めて小さいため、低消費電力化も図ることができる。
れぞれの材料及びエッチング条件を適宜調節する。
−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(31重量%過
酸化水素水:28重量%アンモニア水:水=5:2:2)を用いる。
れ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層395
a、ドレイン電極層395bを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガ
スを用いてプラズマ処理を行ってもよい。
絶縁層396を形成する(図12(D)参照)。なお、酸化物絶縁層396は酸化物半導
体層399の一部に接し、保護絶縁膜として機能する。本実施の形態では、酸化物半導体
層399がソース電極層395a、ドレイン電極層395bと重ならない領域において、
酸化物半導体層399と酸化物絶縁層396とが接するように形成する。
00℃未満の温度で、水素及び水分が除去された高純度酸素を含むスパッタリングガス中
で、シリコンターゲットを用いて成膜する。
m)を用い、基板とターゲットの間との距離(T−S間距離)を89mm、圧力0.4P
a、直流(DC)電源6kW、酸素(酸素流量比率100%)雰囲気下でパルスDCスパ
ッタリング法により酸化シリコン膜を成膜する。膜厚は300nmとする。なお、シリコ
ンターゲットに代えて石英(好ましくは合成石英)は酸化シリコン膜を成膜するためのタ
ーゲットとして用いることができる。なお、スパッタリングガスとして酸素又は、酸素及
びアルゴンの混合ガスを用いる。
が好ましい。酸化物半導体層399及び酸化物絶縁層396に水素、水酸基又は水分が含
まれないようにするためである。
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H2
O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
396に含まれる不純物の濃度を低減できる。
アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
0℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層396は欠陥を多く
含むため、この加熱処理によって酸化物半導体層399中に含まれる水素、水分、水酸基
又は水素化物などの不純物を酸化物絶縁層396に拡散させ、酸化物半導体層399中に
含まれる該不純物をより低減させることができる。
2を有する薄膜トランジスタ390を形成することができる(図12(E)参照)。
該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。それにより酸化
物半導体層の安定化を図ることができる。
化物絶縁層396上に形成する。保護絶縁層398としては、窒化シリコン膜、窒化酸化
シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガ
スを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この場合においても
、酸化物絶縁層396と同様に、処理室内の水分を除去した後に保護絶縁層398を成膜
することが好ましい。
基板394を加熱することで、酸化物半導体層392中に含まれる水素若しくは水分を酸
化物絶縁層396に拡散させることができる。この場合上記酸化物絶縁層396の形成後
に加熱処理を行わなくてもよい。
ン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシ
リコンターゲットを用いて成膜することができる。先に酸素を含むスパッタリングガスを
導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、
次にスパッタリングガスを窒素に切り替えて同じシリコンターゲットを用いて窒化シリコ
ン層を成膜する。これにより、酸化物絶縁層396を大気に曝露することなく、酸化シリ
コン層と窒化シリコン層とを連続して形成することができるため、酸化物絶縁層396表
面に水素や水分などの不純物が吸着することを防止することができる。また、保護絶縁層
398を形成した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡
散させるための加熱処理(温度100℃乃至400℃)を行ってもよい。
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、100℃以上200℃の加熱温度への昇温と、加熱温度から室温までの
降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい
。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって
、タッチパネルの信頼性をさらに向上できる。
する際、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素
化物の濃度を低減することができる。
た表示装置などのバックプレーン(薄膜トランジスタが形成された基板)の製造に用いる
ことができる。上記の工程は、400℃以下の温度で行われるため、厚さが1mm以下で
、一辺が1mを超えるガラス基板を用いる製造工程にも適用することができる。また、4
00℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するため
に多大なエネルギーを消費しないで済む。
性を有し信頼性の高い大型のタッチパネルを提供することができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ310は、上記実施の形態における、チ
ャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1
におけるトランジスタ201、205、206、301、実施の形態2、3におけるトラ
ンジスタ503、540)として適用することができる。上記実施の形態と同一部分又は
同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返
しの説明は省略する。また同じ箇所の詳細な説明は省略する。
いて説明する。
(E)に示す薄膜トランジスタ310は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
る工程を説明する。
工程によりゲート電極層311を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いること
が好ましい。
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
、基板305からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
層が積層された2層の積層構造、銅層上にモリブデン層を積層した2層構造、銅層上に窒
化チタン層若しくは窒化タンタルを積層した2層構造、窒化チタン層とモリブデン層とを
積層した2層構造、又は窒化タングステン層とタングステン層との2層構造とすることが
好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アル
ミニウムとシリコンの合金またはアルミニウムとチタンの合金の層と、窒化チタン層また
はチタン層とを積層することが好ましい。
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、SiH4、
酸素及び窒素を用いてプラズマCVD法により酸化窒化シリコン層を形成すればよい。ゲ
ート絶縁層307の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば
、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上の膜
厚5nm以上300nm以下の第2のゲート絶縁層の積層とする。
酸化窒化シリコン層を形成する。
0を形成する。
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層307の表面に付着
しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などを用いてもよい。
l−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn
−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−
O系、Zn−O系の酸化物半導体層を用いる。酸化物半導体層330は、希ガス(代表的
にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素雰
囲気下においてスパッタリング法により形成することができる。また、スパッタリング法
を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成膜を行
ってもよい。本実施の形態では、酸化物半導体層330としてIn−Ga−Zn−O系金
属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図
13(A)に相当する。
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組成比と
して、In2O3:Ga2O3:ZnO=1:1:1[mol比]を用いることができる
。また、In、Ga、及びZnを含む金属酸化物ターゲットとして、In2O3:Ga2
O3:ZnO=1:1:2[mol比]、又はIn2O3:Ga2O3:ZnO=1:1
:4[mol数比]の組成比を有するターゲットを用いることもできる。金属酸化物ター
ゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である
。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻
密な膜となる。
する物質、又は水素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された
高純度ガスを用いることが好ましい。
ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の水分を除去しつつ水素及び水分が除去
されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板305上に酸化
物半導体層330を成膜する。処理室内の水分を除去するためには、吸着型の真空ポンプ
を用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーシ
ョンポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、
例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を
含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不
純物の濃度を低減できる。
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体層は好ましくは5nm以上30nm以下とする。なお、
適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すれ
ばよい。
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450
℃において1時間の加熱処理を行い、酸化物半導体層331を得る(図13(B)参照)
。
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理において被処理物と反応しない不活
性気体が用いられる。
基板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能とな
る。
に水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、
好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましく
は0.1ppm以下)とすることが好ましい。
半導体層330に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極
層及びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
層330に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
エッチングを用いてもよい。
液、エッチング時間、温度等)を適宜調節する。
ン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。導電膜はス
パッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層(これ
と同じ層で形成される配線を含む)となる導電膜の材料としては、Al、Cr、Cu、T
a、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金、上述
した元素を組み合わせた合金等が挙げられる。また、Al、Cuなどの金属層の一方また
は双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させた構成としても良い
。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどAl膜に生ずるヒロッ
クやウィスカーの発生を防止する元素が添加されているAl材料を用いることで耐熱性を
向上させることが可能となる。
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、Ti
膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を成膜する
3層構造などが挙げられる。
導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化
インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジウ
ム酸化スズ合金(In2O3―SnO2、ITOと略記する)、酸化インジウム酸化亜鉛
合金(In2O3―ZnO)または前記金属酸化物材料にシリコン若しくは酸化シリコン
を含ませたものを用いることができる。
せることが好ましい。
チングを行ってソース電極層315a、ドレイン電極層315bを形成した後、レジスト
マスクを除去する(図13(C)参照)。
ーザ光やArFレーザ光を用いる。酸化物半導体層331上で隣り合うソース電極層31
5aの下端部とドレイン電極層315bの下端部との間隔幅によって後に形成される薄膜
トランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を
行う場合には、数nm乃至数10nmと極めて波長が短い超紫外線(Extreme U
ltraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成
時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成される薄膜トランジスタのチャネル長Lを10nm以上1000nm以下とすること
も可能であり、回路の動作速度を高速化できる。さらに本実施の形態の酸化物半導体層を
用いた薄膜トランジスタはオフ電流値が極めて小さいため、低消費電力化も図ることがで
きる。
れぞれの材料及びエッチング条件を適宜調節する。
−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(31重量%過
酸化水素水:28重量%アンモニア水:水=5:2:2)を用いる。
れ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層315
a、ドレイン電極層315bを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形
成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン
領域として機能しうる。
層315a及びドレイン電極層315bとの間に設けることで、ソース領域及びドレイン
領域の低抵抗化を図ることができ、トランジスタの高速動作が可能である。
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
の一部に接する保護絶縁膜となる酸化物絶縁層316を形成する。
物絶縁層316に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。酸化物絶縁層316に水素が含まれると、その水素の酸化物半導体層への侵入、又
は水素による酸化物半導体層中の酸素に対する引き抜き、が生じ酸化物半導体層のバック
チャネルが低抵抗化(N型化)してしまい、寄生チャネルが形成される恐れがある。よっ
て、酸化物絶縁層316はできるだけ水素を含まない膜になるように、成膜方法に水素を
用いないことが重要である。
−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜、代
表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化ア
ルミニウム膜などを用いる。本実施の形態では、酸化物絶縁層316として膜厚200n
mの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以
上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパ
ッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、ま
たは希ガス(代表的にはアルゴン)及び酸素雰囲気下において行うことができる。また、
ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができ
る。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法
により酸化シリコンを形成することができる。
ましい。酸化物半導体層331及び酸化物絶縁層316に水素、水酸基又は水分が含まれ
ないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶
縁層316に含まれる不純物の濃度を低減できる。
る物質又は水素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純
度ガスを用いることが好ましい。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理では、酸化物半導体層
は、その一部(チャネル形成領域)が酸化物絶縁層316と接した状態で加熱される。
めの第1の加熱処理によって低抵抗化され、その後、第2の加熱処理によって酸化物絶縁
層316と接する部分が選択的に酸素過剰な状態となる。その結果、ゲート電極層311
と重なるチャネル形成領域313はI型となり、ソース電極層315aに重なる高抵抗ソ
ース領域314aと、ドレイン電極層315bに重なる高抵抗ドレイン領域314bとが
自己整合的に形成される。以上の工程で薄膜トランジスタ310が形成される(図13(
D)参照)。
ン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基を含む物
質又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該
不純物をより低減させる効果を奏する。
において高抵抗ドレイン領域314b(又は高抵抗ソース領域314a)を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域314bを形成することで、ドレイン電極層315bから高抵抗ドレイン領域3
14b、チャネル形成領域313にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層315bに高電源電位VDDを供給する配
線に接続して動作させる場合、ゲート電極層311とドレイン電極層315bとの間に高
電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、
トランジスタの耐圧を向上させた構成とすることができる。
314bは、酸化物半導体層331の膜厚が15nm以下と薄い場合は膜厚方向全体にわ
たって形成されるが、酸化物半導体層331の膜厚が30nm以上の場合は、酸化物半導
体層331の一部、すなわち、ソース電極層315a又はドレイン電極層315bと接す
る領域及びその近傍だけに形成され、ゲート絶縁膜311に近い領域はI型とすることも
できる。
、水分や、水素イオンや、OH−などの不純物を含まず、これらが外部から侵入すること
をブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリ
コン膜、窒化酸化アルミニウム膜などを用いる。例えば、RFスパッタリング法を用いて
窒化シリコン膜を形成する。RFスパッタリング法は、量産性がよいため、保護絶縁層の
成膜方法として好ましい。本実施の形態では、保護絶縁層308は、窒化シリコン膜を用
いて形成する(図13(E)参照)。
を100℃乃至400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むス
パッタリングガスを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この
場合においても、酸化物絶縁層316と同様に、処理室内の水分を除去しつつ保護絶縁層
308を成膜することが好ましい。
時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱し
てもよいし、室温から、100℃以上200℃の加熱温度への昇温と、加熱温度から室温
までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行って
もよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
性を有し信頼性の高い大型のタッチパネルを提供することができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ360は、上記実施の形態における、チ
ャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1
におけるトランジスタ201、205、206、301、実施の形態2、3におけるトラ
ンジスタ503、540)として適用することができる。上記実施の形態と同一部分又は
同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返
しの説明は省略する。また同じ箇所の詳細な説明は省略する。
用いて説明する。
(D)に示す薄膜トランジスタ360は、チャネル保護型(チャネルストップ型ともいう
)と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
る工程を説明する。
工程によりゲート電極層361を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
酸化窒化シリコン層を形成する。
成し、第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体層としてIn−Ga−Zn−O系金属酸化物ターゲットを用いて
スパッタリング法により成膜する。
ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半
導体層に含まれる不純物の濃度を低減できる。
物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いるこ
とが好ましい。
1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層332を得る(
図14(A)参照)。
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
後、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層366を形成した後、レジストマスクを除去する。
タリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく
、本実施の形態では100℃とする。酸化シリコン膜のスパッタリング法による成膜は、
希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアル
ゴン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコン膜を形成
することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層366は
、水分や、水素イオンや、OH−などの不純物を含まず、これらが外部から侵入すること
をブロックする無機絶縁膜、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アル
ミニウム膜、または酸化窒化アルミニウム膜などを用いる。
が好ましい。酸化物半導体層332及び酸化物絶縁層366に水素、水酸基又は水分が含
まれないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶
縁層366に含まれる不純物の濃度を低減できる。
素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用い
ることが好ましい。
00℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。例えば、
窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸
化物半導体層の一部(チャネル形成領域)が酸化物絶縁層366と接した状態で加熱され
る。
層332を、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶
縁層366によって覆われていない露出された酸化物半導体層332の領域は、窒素のよ
うな不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。
例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
によって、酸化物半導体層332の露出領域は低抵抗化し、抵抗の異なる領域(図14(
B)においては斜線領域及び白地領域で示す)を有する酸化物半導体層362となる。
電膜を形成した後、第4のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行ってソース電極層365a、ドレイン電極層365bを形成した後、
レジストマスクを除去する(図14(C)参照)。
a、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金、上述
した元素を組み合わせた合金膜等が挙げられる。また、Al、Cuなどの金属層の一方ま
たは双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させた構成としても良
い。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどAl膜に生ずるヒロ
ックやウィスカーの発生を防止する元素が添加されているAl材料を用いることで耐熱性
を向上させることが可能となる。
層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を
積層し、さらにその上にTi膜を成膜する3層構造などが挙げられる。
成しても良い。導電性の金属酸化物としては酸化インジウム(In2O3)、酸化スズ(
SnO2)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In2O3―SnO2
、ITOと略記する)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)または前記
金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層361と重なるチャネル形成領域363は、I型と
なり、ソース電極層365aに重なる高抵抗ソース領域364aと、ドレイン電極層36
5bに重なる高抵抗ドレイン領域364bとが自己整合的に形成される。以上の工程で薄
膜トランジスタ360が形成される。
において高抵抗ドレイン領域364b(又は高抵抗ソース領域364a)を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域364bを形成することで、ドレイン電極層365bから高抵抗ドレイン領域3
64b、チャネル形成領域363にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層365bに高電源電位VDDを供給する配
線に接続して動作させる場合、ゲート電極層361とドレイン電極層365bとの間に高
電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、
トランジスタの耐圧を向上させた構成とすることができる。
23を形成する。本実施の形態では、保護絶縁層323を、窒化シリコン膜を用いて形成
する(図14(D)参照)。
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層323を積層してもよい。
性を有し信頼性の高い大型のタッチパネルを提供することができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ350は、上記実施の形態における、チ
ャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1
におけるトランジスタ201、205、206、301、実施の形態2、3におけるトラ
ンジスタ503、540)として適用することができる。上記実施の形態と同一部分又は
同様な機能を有する部分及び工程は、上記実施の形態と同様に行うことができ、繰り返し
の説明は省略する。また同じ箇所の詳細な説明は省略する。
用いて説明する。
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
る工程を説明する。
工程によりゲート電極層351を形成する。本実施の形態では、ゲート電極層351とし
て、膜厚150nmのタングステン膜を、スパッタリング法を用いて形成する。
ート絶縁層342としてプラズマCVD法により膜厚100nmの酸化窒化シリコン層を
形成する。
電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層355a、
ドレイン電極層355bを形成した後、レジストマスクを除去する(図15(A)参照)
。
半導体層345としてIn−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタリ
ング法により成膜する。酸化物半導体層345を第3のフォトリソグラフィ工程により島
状の酸化物半導体層に加工する。
とが好ましい。酸化物半導体層345に水素、水酸基又は水分が含まれないようにするた
めである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半
導体層345に含まれる不純物の濃度を低減できる。
水素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用
いることが好ましい。
1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層346を得る(
図15(C)参照)。
板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から
出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能となる
。
。
物絶縁層356に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。酸化物絶縁層356に水素が含まれると、水素が酸化物半導体層へ侵入し、また水
素が酸化物半導体層中の酸素を引き抜くことで酸化物半導体層のバックチャネルが低抵抗
化(N型化)してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層
356はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重
要である。
タリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく
、本実施の形態では100℃とする。酸化シリコン膜のスパッタリング法による成膜は、
希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアル
ゴン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコンを形成す
ることができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層356は、
水分や、水素イオンや、OH−などの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
が好ましい。酸化物半導体層352及び酸化物絶縁層356に水素、水酸基又は水分が含
まれないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶
縁層356に含まれる不純物の濃度を低減できる。
素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用い
ることが好ましい。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導
体層の一部(チャネル形成領域)が酸化物絶縁層356と接した状態で加熱される。
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。その結果、I型の酸化物半導体層352が形成される。以上の工程で薄膜ト
ランジスタ350が形成される。
グ法を用いて窒化シリコン膜を形成する。本実施の形態では、保護絶縁層として保護絶縁
層343を、窒化シリコン膜を用いて形成する(図15(D)参照)。
性を有し信頼性の高い大型のタッチパネルを提供することができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ380は、上記実施の形態における、チ
ャネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1
におけるトランジスタ201、205、206、301、実施の形態2、3におけるトラ
ンジスタ503、540)として適用することができる。
6に示す。図16は、図13と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
層372a、第2のゲート絶縁層372bを積層する。本実施の形態では、ゲート絶縁層
を2層構造とし、第1のゲート絶縁層372aに窒化物絶縁層を、第2のゲート絶縁層3
72bに酸化物絶縁層を用いる。
化窒化アルミニウム層、又は酸化ハフニウム層などを用いることができる。また、窒化絶
縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸
化アルミニウム層などを用いることができる。
した構造とする。例えば、第1のゲート絶縁層372aとしてスパッタリング法により膜
厚50nm以上200nm以下(本実施の形態では50nm)の窒化シリコン層(SiN
y(y>0))を形成し、第1のゲート絶縁層372a上に第2のゲート絶縁層372b
として膜厚5nm以上300nm以下(本実施の形態では100nm)の酸化シリコン層
(SiOx(x>0))を積層して、膜厚150nmのゲート絶縁層とする。
の酸化物半導体層に加工する。本実施の形態では、酸化物半導体層としてIn−Ga−Z
n−O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半
導体層に含まれる不純物の濃度を低減できる。
物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いるこ
とが好ましい。
1の加熱処理の温度は、400℃以上750℃以下、好ましくは425℃以上とする。な
お、425℃以上であれば加熱処理時間は1時間以下でよいが、425℃未満以下であれ
ば加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つ
である電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を
行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物
半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥
エア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガス
またはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置
に導入する酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、好まし
くは7N(99.99999%)以上(即ち酸素ガスまたはN2Oガス中の不純物濃度を
1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
ermal Anneal)装置、LRTA(Lamp Rapid Thermal
Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用
いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。また、LR
TA装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。GRTAとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。RTA法を用いて、600℃
乃至750℃で数分間加熱処理を行ってもよい。
しくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱処
理を行ってもよい。
半導体層に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
抗化、即ちI型化させる。よって、全体がI型化した酸化物半導体層382を得る。
ストマスクを形成する。該導電膜を選択的にエッチングし、ソース電極層385a、ドレ
イン電極層385bを形成する。その後、第2のゲート絶縁層372b、酸化物半導体層
382、ソース電極層385a、ドレイン電極層385b上にスパッタリング法により酸
化物絶縁層386を形成する。
が好ましい。酸化物半導体層382及び酸化物絶縁層386に水素、水酸基又は水分が含
まれないようにするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(
H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶
縁層386に含まれる不純物の濃度を低減できる。
素化物などの不純物が濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用い
ることが好ましい。
、例えば、窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未満)を行っ
てもよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
73として、スパッタリング法を用いて膜厚100nmの窒化シリコン膜を形成する。
素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロ
ックする効果がある。
の侵入を防ぐことができる。また、タッチパネルを含む半導体装置、例えば液晶表示装置
としてデバイスが完成した後にも長期的に、外部からの水分などの不純物の侵入を防ぐこ
とができデバイスの長期信頼性を向上することができる。
けられる第2のゲート絶縁層372bの一部を除去し、保護絶縁層373と第1のゲート
絶縁層372aとが接する構造としてもよい。
まで低減し、かつ該不純物の再混入を防止し、酸化物半導体層中の不純物濃度を低く維持
することができる。
性を有し信頼性の高い大型のタッチパネルを提供することができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタは、実施の形態1乃至10の薄膜トラン
ジスタに適用することができる。
電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実
施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する
。また同じ箇所の詳細な説明は省略する。
光性を有する導電材料、例えばIn−Sn−O系、In−Sn−Zn−O系、In−Al
−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−
O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O
系、Zn−O系の金属酸化物を適用することができ、膜厚は50nm以上300nm以下
の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸
化物の成膜方法は、スパッタリング法や真空蒸着法(電子ビーム蒸着法など)や、アーク
放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる
場合、2重量%以上10重量%以下のSiO2を含むターゲットを用いて成膜を行っても
よい。
ライザー(EPMA:Electron Probe X−ray MicroAnal
yzer)を用いた分析により評価するものとする。
量電極層など)や、その他の配線層(容量配線層など)に可視光に対して透光性を有する
導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存
在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層にも用いることが好まし
い。
0%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ
。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電
極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を
用いてもよい。可視光に対して半透明とは可視光の透過率が50乃至75%であることを
指す。
を透過し、表示や光の検出を妨げないので、開口率を向上させることができる。また、薄
膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため
、1画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、
高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面
積を十分に確保することができる。例えば、一つの画素内に2乃至4個のサブピクセルを
有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることができる
。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、
保持容量も透光性とすることができるため、さらに開口率を向上させることができる。
本実施の形態は、本明細書で開示するタッチパネルに適用できる薄膜トランジスタの例を
示す。本実施の形態で示す薄膜トランジスタ650は、上記実施の形態における、チャネ
ル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ(例えば、実施の形態1にお
けるトランジスタ201、205、206、301、実施の形態2、3におけるトランジ
スタ503、540)として適用することができる。
。図17は、酸化物絶縁層の上面形状及び端部の位置が図12と異なる点、ゲート絶縁層
の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細
な説明は省略する。
表面を有する基板394上に、ゲート電極層391、窒化物絶縁層を用いたゲート絶縁層
652a、酸化物絶縁層を用いたゲート絶縁層652b、酸化物半導体層392、ソース
電極層395a、及びドレイン電極層395bを含む。また、薄膜トランジスタ650を
覆い、酸化物半導体層392に積層される酸化物絶縁層656が設けられている。酸化物
絶縁層656上にはさらに窒化物絶縁層を用いた保護絶縁層653が形成されている。保
護絶縁層653は窒化物絶縁層であるゲート絶縁層652aと接する構成とする。
窒化物絶縁層と酸化物絶縁層との積層構造とする。また、窒化物絶縁層である保護絶縁層
653の形成前に、酸化物絶縁層656と、ゲート絶縁層652bを選択的に除去し、窒
化物絶縁層であるゲート絶縁層652aが露出するように加工する。
の上面よりも広く、薄膜トランジスタ650を覆う上面形状とすることが好ましい。
面とを覆い、かつ窒化物絶縁層であるゲート絶縁層652aに接して、窒化物絶縁層であ
る保護絶縁層653を形成する。
やプラズマCVD法で得られる窒化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム
膜、酸化窒化アルミニウム膜などの水分、水素イオン、OH−などの不純物を含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用いる。
2の下面、上面、及び側面を囲むようにRFスパッタリング法を用い、膜厚100nmの
窒化シリコン層を設ける。
縁層652b及び酸化物絶縁層656によって、水素、水分、水酸基又は水素化物などの
不純物は低減され、かつ窒化物絶縁層であるゲート絶縁層652a及び保護絶縁層653
によってさらに外部を覆うように囲まれているので、保護絶縁層653の形成後の製造プ
ロセスにおいて、外部からの水分の侵入を防ぐことができる。また、タッチパネル、例え
ば表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐこと
ができデバイスの長期信頼性を向上することができる。
に限定されず、複数の薄膜トランジスタを窒化物絶縁層で囲む構成としてもよいし、画素
部の複数の薄膜トランジスタをまとめて窒化物絶縁層で囲む構成としてもよい。少なくと
もアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層653とゲート絶縁
層652aとが接する領域を設ける構成とすればよい。
101 画素回路
102 表示素子制御回路
103 フォトセンサ制御回路
104 画素
105 表示素子
106 フォトセンサ
107 表示素子駆動回路
108 表示素子駆動回路
109 回路
110 フォトセンサ駆動回路
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 ゲート信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
300 回路
301 トランジスタ
302 保持容量
303 プリチャージ信号線
305 基板
307 ゲート絶縁層
308 保護絶縁層
310 薄膜トランジスタ
311 ゲート電極層
313 チャネル形成領域
314a 高抵抗ソース領域
314b 高抵抗ドレイン領域
315a ソース電極層
315b ドレイン電極層
316 酸化物絶縁層
320 基板
322 ゲート絶縁層
323 保護絶縁層
330 酸化物半導体層
331 酸化物半導体層
332 酸化物半導体層
340 基板
342 ゲート絶縁層
343 保護絶縁層
345 酸化物半導体層
346 酸化物半導体層
350 薄膜トランジスタ
351 ゲート電極層
352 酸化物半導体層
355a ソース電極層
355b ドレイン電極層
356 酸化物絶縁層
360 薄膜トランジスタ
361 ゲート電極層
362 酸化物半導体層
363 チャネル形成領域
364a 高抵抗ソース領域
364b 高抵抗ドレイン領域
365a ソース電極層
365b ドレイン電極層
366 酸化物絶縁層
370 基板
372a ゲート絶縁層
372b ゲート絶縁層
373 保護絶縁層
380 薄膜トランジスタ
381 ゲート電極層
382 酸化物半導体層
385a ソース電極層
385b ドレイン電極層
386 酸化物絶縁層
390 薄膜トランジスタ
391 ゲート電極層
392 酸化物半導体層
393 酸化物半導体層
394 基板
395a ソース電極層
395b ドレイン電極層
396 酸化物絶縁層
397 ゲート絶縁層
398 保護絶縁層
399 酸化物半導体層
401 信号
402 信号
403 信号
404 信号
405 信号
410 薄膜トランジスタ
501 基板
502 フォトダイオード
503 トランジスタ
505 液晶素子
506a 半導体層
506b 半導体層
506c 半導体層
507 画素電極
508 液晶
509 対向電極
510 導電膜
511 配向膜
512 配向膜
513 基板
514 カラーフィルタ
515 遮蔽膜
516 スペーサー
517 偏光板
518 偏光板
520 矢印
521 被検出物
522 矢印
531 酸化物絶縁層
532 保護絶縁層
533 層間絶縁層
534 層間絶縁層
540 トランジスタ
541 電極層
542 電極層
543 導電層
545 ゲート電極層
650 薄膜トランジスタ
653 保護絶縁層
652a ゲート絶縁層
652b ゲート絶縁層
656 酸化物絶縁層
701 信号
702 信号
703 信号
704 信号
705 信号
706 信号
707 信号
711 信号
712 信号
713 信号
714 信号
715 信号
716 信号
717 信号
718 期間
719 期間
720 期間
721 期間
722 期間
1001 信号
1002 信号
1003 信号
1004 信号
1005 信号
1006 信号
1007 信号
1011 信号
1012 信号
1013 信号
1014 信号
1015 信号
1016 信号
1017 信号
1018 期間
1019 期間
1020 期間
1021 期間
1022 期間
1101 信号
1102 信号
1103 信号
1104 信号
1105 信号
1106 信号
1107 信号
1111 信号
1112 信号
1113 信号
1114 信号
1115 信号
1116 信号
1117 信号
1118 期間
1119 期間
1120 期間
1121 期間
1122 期間
1601 液晶パネル
1602 拡散板
1603 プリズムシート
1604 拡散板
1605 導光板
1606 反射板
1607 光源
1608 バックライト
1609 回路基板
1610 FPC
1611 FPC
1612 指
4360 薄膜トランジスタ
5001 筐体
5002 表示部
5003 支持台
5101 筐体
5102 表示部
5103 スイッチ
5104 操作キー
5105 赤外線ポート
5201 筐体
5202 表示部
5203 硬貨投入口
5204 紙幣投入口
5205 カード投入口
5206 通帳投入口
5301 筐体
5302 筐体
5303 表示部
5304 表示部
5305 マイクロホン
5306 スピーカー
5307 操作キー
5308 スタイラス
Claims (5)
- 表示素子と、フォトセンサとを有し、
前記表示素子は、第1のトランジスタと、保持容量と、液晶素子とを有し、
前記第1のトランジスタは、酸化物半導体を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記保持容量の一方の電極と、前記液晶素子の一方の電極と、に電気的に接続され、
前記フォトセンサは、第2のトランジスタと、第3のトランジスタと、フォトダイオードとを有し、
前記第2のトランジスタは、酸化物半導体を有し、
前記第3のトランジスタは、酸化物半導体を有し、
前記フォトダイオードは、前記第2のトランジスタ及び前記第3のトランジスタとは異なる半導体を含み、
前記フォトダイオードの一方の電極は、第1の配線に電気的に接続され、
前記フォトダイオードの他方の電極は、前記第2のトランジスタのゲートに電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方は、第2の配線に電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線に電気的に接続され、
前記第3のトランジスタのゲートは、第4の配線に電気的に接続されることを特徴とする半導体装置。 - 表示素子と、フォトセンサと、回路とを有し、
前記表示素子は、第1のトランジスタと、第1の保持容量と、液晶素子とを有し、
前記第1のトランジスタは、酸化物半導体を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第1の保持容量の一方の電極と、前記液晶素子の一方の電極と、に電気的に接続され、
前記フォトセンサは、第2のトランジスタと、第3のトランジスタと、フォトダイオードとを有し、
前記第2のトランジスタは、酸化物半導体を有し、
前記第3のトランジスタは、酸化物半導体を有し、
前記フォトダイオードは、前記第2のトランジスタ及び前記第3のトランジスタとは異なる半導体を含み、
前記フォトダイオードの一方の電極は、第1の配線に電気的に接続され、
前記フォトダイオードの他方の電極は、前記第2のトランジスタのゲートに電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方は、第2の配線に電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線に電気的に接続され、
前記第3のトランジスタのゲートは、第4の配線に電気的に接続され、
前記回路は、第4のトランジスタと、第2の保持容量とを有し、
前記第4のトランジスタは、酸化物半導体を有し、
前記第4のトランジスタのソース又はドレインの一方は、前記第2の保持容量の一方の電極と、前記第3の配線と、に電気的に接続されることを特徴とする半導体装置。 - 請求項1又は2において、
前記フォトダイオードは、前記第2のトランジスタの上方に位置することを特徴とする半導体装置。 - 請求項1乃至3のいずれか一において、
前記第1のトランジスタは、含有水素濃度が5×1019/cm3以下である酸化物半導体を有し、
前記第2のトランジスタは、含有水素濃度が5×1019/cm3以下である酸化物半導体を有することを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記第1のトランジスタのオフ電流は、1aA/μm以下であり、
前記第2のトランジスタのオフ電流は、1aA/μm以下であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014239902A JP6022526B2 (ja) | 2009-11-06 | 2014-11-27 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255461 | 2009-11-06 | ||
JP2009255461 | 2009-11-06 | ||
JP2014239902A JP6022526B2 (ja) | 2009-11-06 | 2014-11-27 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247036A Division JP5719565B2 (ja) | 2009-11-06 | 2010-11-04 | 半導体装置及び表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016196975A Division JP2017054517A (ja) | 2009-11-06 | 2016-10-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015109083A true JP2015109083A (ja) | 2015-06-11 |
JP6022526B2 JP6022526B2 (ja) | 2016-11-09 |
Family
ID=43969877
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247036A Active JP5719565B2 (ja) | 2009-11-06 | 2010-11-04 | 半導体装置及び表示装置 |
JP2014239902A Expired - Fee Related JP6022526B2 (ja) | 2009-11-06 | 2014-11-27 | 半導体装置 |
JP2016196975A Withdrawn JP2017054517A (ja) | 2009-11-06 | 2016-10-05 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010247036A Active JP5719565B2 (ja) | 2009-11-06 | 2010-11-04 | 半導体装置及び表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016196975A Withdrawn JP2017054517A (ja) | 2009-11-06 | 2016-10-05 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110109591A1 (ja) |
EP (1) | EP2497011A4 (ja) |
JP (3) | JP5719565B2 (ja) |
KR (1) | KR20120116403A (ja) |
CN (1) | CN102597930B (ja) |
TW (1) | TWI506509B (ja) |
WO (1) | WO2011055637A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190046507A (ko) * | 2017-10-26 | 2019-05-07 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시 장치 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102687204A (zh) | 2009-10-09 | 2012-09-19 | 株式会社半导体能源研究所 | 移位寄存器和显示装置以及其驱动方法 |
WO2011055638A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2011102203A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device using the same |
US8803063B2 (en) | 2010-02-19 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Photodetector circuit |
KR101832119B1 (ko) | 2010-02-19 | 2018-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8836906B2 (en) | 2010-04-23 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device with light receiving element under transparent spacer and manufacturing method therefor |
US8803164B2 (en) | 2010-08-06 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state image sensing device and semiconductor display device |
TWI575494B (zh) | 2011-08-19 | 2017-03-21 | 半導體能源研究所股份有限公司 | 半導體裝置的驅動方法 |
TWI456451B (zh) * | 2011-11-23 | 2014-10-11 | Hsiung Kuang Tsai | 顯示裝置及其觸控感測方法 |
JP5360270B2 (ja) | 2011-12-07 | 2013-12-04 | 凸版印刷株式会社 | 液晶表示装置 |
WO2013099537A1 (en) | 2011-12-26 | 2013-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Motion recognition device |
CN104160295B (zh) | 2012-03-09 | 2017-09-15 | 株式会社半导体能源研究所 | 半导体装置的驱动方法 |
US8907871B2 (en) | 2012-03-15 | 2014-12-09 | Corning Incorporated | Touch screen assemblies for electronic devices |
US9541386B2 (en) | 2012-03-21 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Distance measurement device and distance measurement system |
KR101931676B1 (ko) | 2012-03-23 | 2018-12-24 | 삼성디스플레이 주식회사 | 광 센서, 이를 포함하는 표시 장치 및 그 구동 방법 |
TWI480788B (zh) * | 2012-12-07 | 2015-04-11 | Tera Xtal Technology Corp | Touch sensing device and method |
KR20150097478A (ko) * | 2012-12-17 | 2015-08-26 | 스미또모 가가꾸 가부시끼가이샤 | 산화아연계 투명 도전막 |
US10222911B2 (en) | 2013-04-12 | 2019-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
US9817520B2 (en) | 2013-05-20 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Imaging panel and imaging device |
US9927840B2 (en) * | 2013-06-21 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Information processor for processing and displaying image data on a bendable display unit |
KR102090713B1 (ko) | 2013-06-25 | 2020-03-19 | 삼성디스플레이 주식회사 | 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법 |
KR102287424B1 (ko) | 2013-07-12 | 2021-08-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
TWI509471B (zh) * | 2013-07-15 | 2015-11-21 | Au Optronics Corp | 觸控顯示系統以及具有觸控功能之顯示面板 |
TWI667644B (zh) | 2013-07-19 | 2019-08-01 | 日商半導體能源研究所股份有限公司 | 資料處理裝置 |
DE112014007319B4 (de) * | 2013-08-02 | 2023-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
KR102132208B1 (ko) * | 2013-08-30 | 2020-07-10 | 삼성전자주식회사 | 터치 패널의 제조 방법, 터치 패널 및 전자 장치 |
KR101872987B1 (ko) * | 2013-12-10 | 2018-07-31 | 엘지디스플레이 주식회사 | 분할 패널을 포함하는 표시장치 및 그 구동방법 |
KR102174487B1 (ko) * | 2013-12-27 | 2020-11-04 | 엘지디스플레이 주식회사 | 터치시스템, 터치패널 및 표시장치 |
KR102182297B1 (ko) * | 2014-01-13 | 2020-11-24 | 삼성전자 주식회사 | 지문을 인식하는 방법 및 이를 제공하는 휴대 단말기 |
US9881954B2 (en) | 2014-06-11 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
US9455281B2 (en) * | 2014-06-19 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, touch panel module, and display device |
US9729809B2 (en) | 2014-07-11 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of semiconductor device or electronic device |
KR20210068637A (ko) | 2014-10-28 | 2021-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
CN105373772A (zh) | 2015-10-09 | 2016-03-02 | 京东方科技集团股份有限公司 | 光学指纹/掌纹识别器件、触控显示面板和显示装置 |
JP2017076187A (ja) * | 2015-10-13 | 2017-04-20 | 大日本印刷株式会社 | 金属パターン基板の製造方法、金属パターン基板、及び、タッチ位置検出機能付き表示装置 |
CN105956584A (zh) * | 2016-06-30 | 2016-09-21 | 京东方科技集团股份有限公司 | 指纹识别模组及其制作方法和驱动方法、显示装置 |
CN107644611B (zh) * | 2016-07-22 | 2020-04-03 | 京东方科技集团股份有限公司 | Oled显示装置及其压力触控驱动方法 |
CN108573983B (zh) * | 2017-03-13 | 2021-08-17 | 京东方科技集团股份有限公司 | 光学探测器及其制备方法、指纹识别传感器、显示装置 |
KR101832831B1 (ko) * | 2017-06-14 | 2018-02-28 | 주식회사 에이코닉 | 표시 장치 |
CN107479760B (zh) * | 2017-09-22 | 2021-09-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示系统 |
CN107505794B (zh) * | 2017-09-28 | 2020-07-21 | 京东方科技集团股份有限公司 | 一种显示装置及背光源 |
CN109581711A (zh) * | 2017-09-29 | 2019-04-05 | 南京瀚宇彩欣科技有限责任公司 | 内嵌式触控显示面板 |
US10967463B2 (en) * | 2018-04-11 | 2021-04-06 | The University Of Toledo | Sn whisker growth mitigation using NiO sublayers |
JP7396995B2 (ja) | 2018-10-11 | 2023-12-12 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
KR20200043792A (ko) * | 2018-10-18 | 2020-04-28 | 엘지디스플레이 주식회사 | 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기 |
KR102554262B1 (ko) * | 2018-12-28 | 2023-07-11 | 엘지디스플레이 주식회사 | 구동 회로, 디스플레이 패널 및 디스플레이 장치 |
DE112019006571T5 (de) * | 2019-01-07 | 2021-10-21 | Sony Group Corporation | Struktur und aussengehäuse |
CN109710112A (zh) * | 2019-01-16 | 2019-05-03 | 北京集创北方科技股份有限公司 | 触控信号采集方法、装置及屏幕信号采集系统 |
US11301708B2 (en) * | 2019-10-01 | 2022-04-12 | Novatek Microelectronics Corp. | Image sensing circuit and method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302593A (ja) * | 1990-12-13 | 1992-10-26 | Xerox Corp | 光検知・表示駆動装置 |
JP2005134809A (ja) * | 2003-10-31 | 2005-05-26 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2007194594A (ja) * | 2005-12-19 | 2007-08-02 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
WO2007145346A1 (en) * | 2006-06-12 | 2007-12-21 | Sharp Kabushiki Kaisha | Image sensor and display |
JP2008027292A (ja) * | 2006-07-24 | 2008-02-07 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
WO2008126768A1 (ja) * | 2007-04-09 | 2008-10-23 | Sharp Kabushiki Kaisha | 表示装置 |
JP2009239264A (ja) * | 2008-03-01 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000016257A (ko) * | 1997-04-22 | 2000-03-25 | 모리시타 요이치 | 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법 |
JP3031332B2 (ja) * | 1998-05-06 | 2000-04-10 | 日本電気株式会社 | イメージセンサ |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3722352B2 (ja) * | 1999-04-09 | 2005-11-30 | カシオ計算機株式会社 | フォトセンサシステム及びそのフォトセンサシステムにおけるフォトセンサの駆動制御方法 |
US6747638B2 (en) * | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
JP2001298663A (ja) * | 2000-04-12 | 2001-10-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP4703815B2 (ja) * | 2000-05-26 | 2011-06-15 | 株式会社半導体エネルギー研究所 | Mos型センサの駆動方法、及び撮像方法 |
JP2002287900A (ja) * | 2000-12-12 | 2002-10-04 | Semiconductor Energy Lab Co Ltd | 情報装置 |
US6747290B2 (en) * | 2000-12-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Information device |
JP4831892B2 (ja) * | 2001-07-30 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7006080B2 (en) * | 2002-02-19 | 2006-02-28 | Palm, Inc. | Display system |
JP2003256820A (ja) * | 2002-03-05 | 2003-09-12 | Casio Comput Co Ltd | 画像読取装置及びその感度設定方法 |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US20050219229A1 (en) * | 2004-04-01 | 2005-10-06 | Sony Corporation | Image display device and method of driving image display device |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP5254530B2 (ja) * | 2005-01-26 | 2013-08-07 | 株式会社ジャパンディスプレイセントラル | 平面表示装置 |
US20060262055A1 (en) * | 2005-01-26 | 2006-11-23 | Toshiba Matsushita Display Technology | Plane display device |
TWI569441B (zh) * | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
JP2006244218A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Matsushita Display Technology Co Ltd | センサ内蔵表示装置 |
WO2006105077A2 (en) * | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
JP2007060350A (ja) * | 2005-08-25 | 2007-03-08 | Matsushita Electric Ind Co Ltd | イメージセンサ |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
CN101258607B (zh) * | 2005-09-06 | 2011-01-05 | 佳能株式会社 | 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法 |
US7591795B2 (en) * | 2005-09-28 | 2009-09-22 | Alterg, Inc. | System, method and apparatus for applying air pressure on a portion of the body of an individual |
US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
TWI355631B (en) * | 2006-08-31 | 2012-01-01 | Au Optronics Corp | Liquid crystal display with a liquid crystal touch |
TWI344127B (en) * | 2006-12-05 | 2011-06-21 | Hannstar Display Corp | Liquid crystal display panel having a touch panel function |
JP5196870B2 (ja) * | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
JP4867766B2 (ja) * | 2007-04-05 | 2012-02-01 | セイコーエプソン株式会社 | 液晶装置、イメージセンサ、及び電子機器 |
CN101636644B (zh) * | 2007-04-09 | 2011-08-31 | 夏普株式会社 | 显示装置 |
US8089476B2 (en) * | 2007-08-01 | 2012-01-03 | Sony Corporation | Liquid crystal device |
TWI327708B (en) * | 2007-10-03 | 2010-07-21 | Au Optronics Corp | Method for photo signal detection for a touchable display and display device |
JP2009099867A (ja) * | 2007-10-18 | 2009-05-07 | Fujifilm Corp | 光電変換素子及び撮像素子 |
US7940252B2 (en) * | 2007-10-18 | 2011-05-10 | Himax Technologies Limited | Optical sensor with photo TFT |
JP5068149B2 (ja) * | 2007-11-29 | 2012-11-07 | 株式会社ジャパンディスプレイウェスト | 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法 |
JP2009135188A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 光センサーおよび表示装置 |
US20090141004A1 (en) * | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2009146100A (ja) * | 2007-12-13 | 2009-07-02 | Sony Corp | 表示装置および光センサ素子 |
JP5014971B2 (ja) * | 2007-12-19 | 2012-08-29 | ソニーモバイルディスプレイ株式会社 | ディスプレイ装置 |
CN201134084Y (zh) * | 2007-12-25 | 2008-10-15 | 深圳市泽源科技有限公司 | 光电传感装置 |
JP5467728B2 (ja) * | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
KR20100038046A (ko) * | 2008-10-02 | 2010-04-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 터치 패널 및 터치 패널의 구동방법 |
TWI585955B (zh) * | 2008-11-28 | 2017-06-01 | 半導體能源研究所股份有限公司 | 光感測器及顯示裝置 |
WO2011055638A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
2010
- 2010-10-15 KR KR1020127014450A patent/KR20120116403A/ko active Search and Examination
- 2010-10-15 WO PCT/JP2010/068648 patent/WO2011055637A1/en active Application Filing
- 2010-10-15 EP EP10828197.3A patent/EP2497011A4/en not_active Withdrawn
- 2010-10-15 CN CN201080050356.6A patent/CN102597930B/zh active Active
- 2010-10-28 US US12/914,626 patent/US20110109591A1/en not_active Abandoned
- 2010-10-28 TW TW099136936A patent/TWI506509B/zh not_active IP Right Cessation
- 2010-11-04 JP JP2010247036A patent/JP5719565B2/ja active Active
-
2014
- 2014-11-27 JP JP2014239902A patent/JP6022526B2/ja not_active Expired - Fee Related
-
2016
- 2016-10-05 JP JP2016196975A patent/JP2017054517A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302593A (ja) * | 1990-12-13 | 1992-10-26 | Xerox Corp | 光検知・表示駆動装置 |
JP2005134809A (ja) * | 2003-10-31 | 2005-05-26 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2007194594A (ja) * | 2005-12-19 | 2007-08-02 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ |
WO2007145346A1 (en) * | 2006-06-12 | 2007-12-21 | Sharp Kabushiki Kaisha | Image sensor and display |
JP2008027292A (ja) * | 2006-07-24 | 2008-02-07 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
WO2008126768A1 (ja) * | 2007-04-09 | 2008-10-23 | Sharp Kabushiki Kaisha | 表示装置 |
JP2009239264A (ja) * | 2008-03-01 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190046507A (ko) * | 2017-10-26 | 2019-05-07 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시 장치 |
KR102375850B1 (ko) * | 2017-10-26 | 2022-03-16 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
EP2497011A1 (en) | 2012-09-12 |
WO2011055637A1 (en) | 2011-05-12 |
JP5719565B2 (ja) | 2015-05-20 |
JP2017054517A (ja) | 2017-03-16 |
CN102597930B (zh) | 2016-06-29 |
CN102597930A (zh) | 2012-07-18 |
KR20120116403A (ko) | 2012-10-22 |
TWI506509B (zh) | 2015-11-01 |
JP2011118887A (ja) | 2011-06-16 |
US20110109591A1 (en) | 2011-05-12 |
EP2497011A4 (en) | 2013-10-02 |
JP6022526B2 (ja) | 2016-11-09 |
TW201145121A (en) | 2011-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6022526B2 (ja) | 半導体装置 | |
JP6085019B2 (ja) | 表示装置 | |
JP5824096B2 (ja) | 表示装置の作製方法 | |
KR102162746B1 (ko) | 아날로그 회로 및 반도체 장치 | |
US9473714B2 (en) | Solid-state imaging device and semiconductor display device | |
JP2011211171A (ja) | 半導体装置及び、その駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6022526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |