KR20190046507A - 터치 스크린 일체형 표시 장치 - Google Patents

Abstract

본 출원은 층간 유전체의 비유전율을 감소시켜 터치 감도를 증가시키고 벤딩 능력을 향상시키고 크랙이 발생하는 것을 방지한 터치 스크린 일체형 표시 장치에 관한 것이다. 본 출원에 따른 터치 스크린 일체형 표시 장치는 발광 소자층, 발광 소자층 상에 배치된 봉지층, 및 봉지층 상에 배치된 터치 스크린을 구비하며, 터치 스크린은, 제 1 터치 전극층, 제 1 터치 전극층의 상부에 배치된 제 1 층간 유전체, 제 1 층간 유전체의 상부에 배치된 제 2 층간 유전체, 층간 유전체의 상부에 배치된 제 2 터치 전극층을 포함하며, 제 1 층간 유전체는 유기물로 이루어지고, 제 2 층간 유전체는 무기물로 이루어진다.

Description

터치 스크린 일체형 표시 장치{DISPLAY DEVICE WITH INTEGRATED TOUCH SCREEN}

본 출원은 터치 스크린 일체형 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치 중 전계 발광 표시 장치는 두 개의 전극 사이에 발광 소자층이 형성된 구조로 이루어져, 두 개의 전극 사이의 전계에 의해 발광 소자층이 발광함으로써 화상을 표시하는 장치이다.

전계 발광 표시 장치 중 사용자의 터치를 인식할 수 있는 터치 스크린 패널을 포함하는 터치 스크린 일체형 표시 장치가 있다. 터치 스크린 일체형 표시 장치는 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있어, 네비게이션(navigation), 휴대용 단말기 및 가전 제품 등에 널리 적용된다.

터치 스크린 일체형 표시 장치는 하부기판 상에 배치된 발광 소자층, 발광 소자층 상에 배치된 봉지층, 및 봉지층 상에 배치된 터치 스크린을 구비한다. 터치 스크린은 제 1 및 제 2 터치 전극과 층간 유전체(Inter Layer Dielectrics, ILD)를 포함한다.

기존의 층간 유전체는 비유전율이 상대적으로 높아 터치 감도를 저하시키는 문제가 있다. 또한, 기존의 층간 유전체는 단일한 층으로 이루어져 벤딩(Bending) 시 스트레스(Stress)로 인해서 미세한 크랙(Crack)이 발생하는 문제가 있다.

본 출원은 층간 유전체의 비유전율을 감소시켜 터치 감도를 증가시키고 벤딩 능력을 향상시키고 크랙이 발생하는 것을 방지한 터치 스크린 일체형 표시 장치를 제공하고자 한다.

본 출원에 따른 터치 스크린 일체형 표시 장치는 발광 소자층, 발광 소자층 상에 배치된 봉지층, 및 봉지층 상에 배치된 터치 스크린을 구비하며, 터치 스크린은, 제 1 터치 전극층, 제 1 터치 전극층의 상부에 배치된 제 1 층간 유전체, 제 1 층간 유전체의 상부에 배치된 제 2 층간 유전체, 층간 유전체의 상부에 배치된 제 2 터치 전극층을 포함하며, 제 1 층간 유전체는 유기물로 이루어지고, 제 2 층간 유전체는 무기물로 이루어진다.

본 출원은 층간 절연막을 제 1 및 제 2 층간 절연막으로 이루어진 이중층 구조로 변경하여 벤딩 특성을 개선할 수 있다. 본 출원의 층간 절연막은 제 1 층간 절연막은 유기막으로 이루어지고 제 2 층간 절연막은 무기막으로 이루어진 유무기 하이브리드 박막이다. 하이브리드 박막은 단일 박막질긴 특정을 가지므로, 본 출원에 따른 층간 절연막은 외부의 스트레스를 완화하여 크랙 발생을 방지하고 벤딩 특성을 확보할 수 있다.

또한, 본 출원의 제 2 층간 절연막은 다공성의 분자체 물질로 이루어져, 비유전율을 감소시켜 터치 스크린의 터치 감도를 개선시킬 수 있다.

또한, 본 출원의 제 1 층간 절연막은 고신뢰성의 실록산 결합제로 이루어져, 가스 배출을 저감시켜 제품의 신뢰성을 향상시킬 수 있다.

도 1은 본 출원에 따른 터치 스크린 일체형 표시 장치의 개념적 블록도이다.
도 2는 본 출원의 일 예에 따른 화소의 내부 회로도이다.
도 3은 본 출원의 일 예에 따른 터치 스크린 일체형 표시 장치의 단면도이다.
도 4는 본 출원에 따른 버퍼막, 제 1 터치 전극층, 층간 유전체, 및 제 2 터치 전극층을 상세히 나타낸 단면도이다.
도 5는 본 출원에 따른 제 2 층간 유전체를 이루는 물질을 상세히 나타낸 확대도이다.
도 6은 MCM-41의 분자식 구조이다.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.

본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우, '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.

"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 출원의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 본 출원에 따른 터치 스크린 일체형 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 출원에 따른 터치 스크린 일체형 표시 장치의 개념적 블록도이다. 도 2는 본 출원의 일 예에 따른 화소(P)의 내부 회로도이다.

도 1 내지 도 2를 참조하면, 본 출원에 따른 유기발광 표시 장치는 표시 패널(10), 게이트 구동부(20), 데이터 구동부(30), 및 타이밍 컨트롤러(Timing Controller, T-CON)(40)를 포함한다.

표시 패널(10)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함한다. 표시 영역은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 비표시 영역은 표시 패널(10)의 테두리를 형성하고 표시 영역을 외부의 충격으로부터 보호하는 영역이다. 표시 패널(10)에는 게이트 라인들(GL1~GLp, p는 2 이상의 양의 정수), 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수) 및 센싱 라인들(SL1~SLq)이 마련된다. 데이터 라인들(DL1~DLq) 및 센싱 라인들(SL1~SLq)은 게이트 라인들(GL1~GLp)과 교차할 수 있다. 데이터 라인들(DL1~DLq)과 센싱 라인들(SL1~SLq)은 서로 평행할 수 있다. 표시 패널(10)은 화소(P)들이 마련되는 하부기판과 외부의 이물질로부터 화소(P)들을 보호하기 위한 봉지(Encapsulation) 기능을 수행하는 상부기판을 포함할 수 있다.

화소(P)들 각각은 게이트 라인들(GL1~GLp) 중 어느 하나, 데이터 라인들(DL1~DLq) 중 어느 하나 및 센싱 라인들(SE1~SEm) 중 어느 하나에 접속될 수 있다. 화소(P)들 각각은 도 2와 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하는 화소 구동부(PD)를 포함할 수 있다. 도 2에서는 설명의 편의를 위해 제j(j는 1≤≤j≤≤q을 만족하는 양의 정수) 데이터 라인(DLj), 제j 센싱 라인(SLj), 제k(k는 1≤≤k≤≤p을 만족하는 양의 정수) 스캔 라인(Sk), 및 제k 센싱 신호 라인(SSk)에 접속된 화소(P)만을 도시하였다.

도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)와 제j 센싱라인(SLj)으로 전류를 공급하는 화소 구동부(PD)를 포함한다.

유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위전압보다 낮은 저전위전압이 공급되는 저전위전압라인(ELVSSL)에 접속될 수 있다.

유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광 소자층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광 소자층으로 이동되며, 유기발광 소자층에서 정공과 전자가 서로 결합하여 발광하게 된다.

화소 구동부(PD)는 구동 트랜지스터(Driving Transistor)(DT), 스캔 라인(Sk)의 스캔 신호에 의해 제어되는 제1 트랜지스터(ST1), 센싱 신호 라인(SSk)의 센싱 신호에 의해 제어되는 제2 트랜지스터(ST2) 및 커패시터(capacitor)(C)를 포함할 수 있다. 화소 구동부(PD)는 표시 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 데이터 전압(VDATA)을 공급받고, 데이터 전압(VDATA)에 따른 구동 트랜지스터(DT)의 전류를 유기발광다이오드(OLED)에 공급한다. 화소 구동부(PD)는 센싱 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 센싱 전압을 공급받고, 구동 트랜지스터(DT)의 전류를 화소(P)에 접속된 센싱 라인(SLj)으로 흘린다.

구동 트랜지스터(DT)는 고전위전압라인(ELVDDL)과 유기발광다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 고전위전압라인(ELVDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 고전위전압이 공급되는 고전위전압라인(ELVDDL)에 접속될 수 있다.

제1 트랜지스터(ST1)는 제k 스캔 라인(Sk)의 제k 스캔 신호에 의해 턴-온되어 제j 데이터 라인(DLj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터 라인(DLj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.

제2 트랜지스터(ST2)는 제k 센싱 신호 라인(SSk)의 제k 센싱 신호에 의해 턴-온되어 제j 센싱 라인(SLj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 센싱 신호 라인(SSk)에 접속되고, 제1 전극은 제j 센싱 라인(SLj)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다. 제2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차전압을 저장한다.

도 2에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제1 전극은 소스 전극일 수 있고 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제1 전극은 드레인 전극일 수 있고 제2 전극은 소스 전극일 수 있다.

표시 모드에서, 제k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제j 데이터 라인(DLj)의 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제j 센싱라인(SEj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기발광다이오드(OLED)에 공급되며, 유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 전류에 따라 발광한다. 이때, 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도를 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도에 의존하지 않는다.

센싱 모드에서, 제k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제j 데이터 라인의 센싱 전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제j 센싱 라인(SLj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제2 트랜지스터(ST2)가 턴-온되어 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제j 센싱 라인(SLj)으로 흐르도록 한다.

게이트 구동부(120)는 타이밍 컨트롤러(40)로부터 게이트 구동부 제어 신호(GCS)를 공급받고, 게이트 구동부 제어 신호(GCS)에 따라 게이트 신호들을 생성하여 게이트 라인들(GL1~GLp)에 공급한다.

데이터 구동부(30)는 타이밍 컨트롤러(40)로부터 데이터 구동부 제어 신호(DCS)를 공급받고, 데이터 구동부 제어 신호(DCS)에 따라 데이터전압들을 생성하여 데이터 라인들(DL1~DLq)에 공급한다. 또한, 데이터 구동부(30)는 화소(P)들 각각의 전압 및 전류 특성을 센싱하여 센싱 데이터(SEN)를 생성하여 타이밍 컨트롤러(40)로 공급한다.

타이밍 컨트롤러(40)는 외부로부터 화상의 표시 타이밍을 제어하는 타이밍 신호(TS)와 화상을 구현하기 위한 색상 별 정보를 포함하고 있는 디지털 비디오 데이터(DATA)를 공급받는다. 타이밍 컨트롤러(40)의 입력단에는 타이밍 신호(TS)와 디지털 비디오 데이터(DATA)가 설정된 프로토콜에 의해 입력된다. 또한, 타이밍 컨트롤러(40)는 데이터 구동부(30)로부터 화소(P)들 각각의 전압 및 전류 특성에 따른 센싱 데이터(SEN)를 공급받는다.

타이밍 신호(TS)는 수직 동기 신호(Vertical sync signal, Vsync), 수평 동기 신호(Horizontal sync signal, Hsync), 데이터 인에이블 신호(Data Enable signal, DE), 및 도트 클럭(Dot clock, DCLK)을 포함한다. 타이밍 컨트롤러(40)는 센싱 데이터(SEN)에 기초하여 디지털 비디오 데이터(DATA)를 보상한다.

타이밍 컨트롤러(40)는 게이트 구동부(20), 데이터 구동부(30), 스캔 구동부 및 센싱 구동부의 동작 타이밍을 제어하기 위한 구동부 제어 신호들을 생성한다. 구동부 제어 신호들은 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 게이트 구동부 제어 신호(GCS), 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 구동부 제어 신호(DCS), 스캔 구동부의 동작 타이밍을 제어하기 위한 스캔 구동부 제어 신호 및 센싱 구동부의 동작 타이밍을 제어하기 위한 센싱 구동부 제어 신호를 포함한다.

타이밍 컨트롤러(40)는 모드 신호에 따라 표시 모드와 센싱 모드 중 어느 하나의 모드로 데이터 구동부(30), 스캔 구동부 및 센싱 구동부를 동작시킨다. 표시 모드는 표시 패널(10)의 화소(P)들이 화상을 표시하는 모드이고, 센싱 모드는 표시 패널(10)의 화소(P)들 각각의 구동 트랜지스터(DT)의 전류를 센싱하는 모드이다. 표시 모드와 센싱 모드 각각에서 화소(P)들 각각에 공급되는 스캔 신호의 파형과 센싱 신호의 파형이 변경되는 경우, 표시 모드와 센싱 모드 각각에서 데이터 구동부 제어 신호(DCS), 스캔 구동부 제어 신호 및 센싱 구동부 제어 신호 역시 변경될 수 있다. 따라서, 타이밍 컨트롤러(40)는 표시 모드와 센싱 모드 중 어느 모드인지에 따라 해당하는 모드에 대응하여 데이터 구동부 제어 신호(DCS), 스캔 구동부 제어 신호 및 센싱 구동부 제어 신호를 생성한다.

타이밍 컨트롤러(40)는 게이트 구동부 제어 신호(GCS)를 게이트 구동부(20)로 출력한다. 타이밍 컨트롤러(40)는 보상 디지털 비디오 데이터와 데이터 구동부 제어 신호(DCS)를 데이터 구동부(30)로 출력한다. 타이밍 컨트롤러(40)는 스캔 구동부 제어 신호를 스캔 구동부로 출력한다. 타이밍 컨트롤러(40)는 센싱 구동부 제어 신호를 센싱 구동부로 출력한다.

또한, 타이밍 컨트롤러(40)는 데이터 구동부(30), 스캔 구동부 및 센싱 구동부를 표시 모드와 센싱 모드 중에 어느 모드로 구동할지에 따라 해당 모드를 구동하기 위한 모드 신호를 생성한다. 타이밍 컨트롤러(40)는 모드 신호에 따라 표시 모드와 센싱 모드 중 어느 하나의 모드로 데이터 구동부(30), 스캔 구동부 및 센싱 구동부를 동작시킨다.

도 3은 본 출원의 일 예에 따른 터치 스크린 일체형 표시 장치의 단면도이다. 본 출원의 일 예에 따른 터치 스크린 일체형 표시 장치는 하부 기판(100), 중앙 기판(200), 및 터치 스크린(300)을 포함한다.

하부 기판(100)은 터치 스크린 일체형 표시 장치의 후면을 지지한다. 하부 기판(100) 상에는 화소를 이루는 박막 트랜지스터(Thin Film Transistor, TFT)가 형성된다.

폴리이미드층(110)은 하부 기판(100)의 최하단에 배치된다. 폴리이미드층(110)은 가요성을 갖고 있다. 폴리이미드층(110)은 하부 기판(100)의 후면에서 발생하는 충격을 흡수한다.

데이터 라인(120)은 폴리이미드층(110)의 상부에 배치된다. 데이터 라인은 각각의 화소열마다 배치된다. 데이터 라인(120)은 데이터 전압을 각각의 화소들에 전달한다.

애노드 전극(130)은 데이터 라인의 상부에 배치된다. 애노드 전극(130)은 각각의 화소를 단위로 하여 배치된다. 다른 화소에 배치된 애노드 전극(130)은 서로 연결되지 않는다. 애노드 전극(130)은 데이터 라인(120)으로부터 데이터 전압을 공급받는다.

평탄화층(140)은 폴리이미드층(110)의 상부에 배치된다. 평탄화층(140)은 데이터 라인(120)이 배치되지 않은 곳에 배치된다. 평탄화층(140)은 데이터 라인(120)보다 높게 형성된다. 평탄화층(140)의 상부는 평탄하며, 평탄화층(140)의 상부 일부에는 애노드 전극(130)이 마련된다. 평탄화층(140)의 상부에서 애노드 전극(130)은 인접한 애노드 전극(130)과 연결되지 않고 절단된 상태로 형성된다.

뱅크(150)는 애노드 전극(130)의 상부 및 평탄화층(140)의 상부에 배치된다. 뱅크(150)는 각각의 화소들을 구획한다. 뱅크(150)는 절연성이 우수한 물질로 형성된다. 이에 따라, 뱅크(150)는 인접하게 배치된 애노드 전극(130) 간의 단락을 방지할 수 있다.

댐(160)은 폴리이미드층(110)의 상부에 배치된다. 댐(160)은 하부 기판(100)의 가장자리 영역에 배치된다. 댐(160)은 화소들을 형성하는 물질들 중 유동성 있는 물질이 하부 기판(100)의 가장자리를 넘어가는 것을 방지한다. 또한 댐(160)은 화소 외부의 구성 요소들을 제조하기 위하여 사용하는 물질들이 화소 영역 내로 침투하는 것을 방지한다.

패드부(170)는 폴리이미드층(110)의 상부에 배치된다. 패드부(170)는 하부 기판(100)의 가장자리 영역 중 댐(160)의 바깥쪽에 배치된다. 패드부(170)는 하부 기판(100) 상에 형성된 TFT 또는 집적 회로(Integrated Circuit, IC) 칩에 신호를 입력하는 수단이다. 일 예로, 패드부(170)는 외부로부터 공급되는 게이트 신호와 데이터 전압을 하부 기판(100)으로 공급할 수 있다.

중앙 기판(200)은 하부 기판(100)의 상부에 배치된다. 중앙 기판(200)은 터치 스크린 일체형 표시 장치의 색상을 구현하고, 하부 기판(100)의 전면을 보호한다.

발광 소자층(210)은 애노드 전극(130)의 상부에 배치된다. 발광 소자층(210)은 각각의 화소마다 배치된다. 발광 소자층(210)은 내부의 재료 또는 상부에 배치된 컬러 필터와 같은 수단으로 미리 설정된 색상의 빛을 방출한다. 발광 소자층(210)은 외부의 신호 또는 전압의 크기에 대응하여 소정의 빛을 방출한다. 이에 따라, 애노드 전극(130)의 전압에 따라 발광 소자층(210)의 구동을 제어할 수 있다. 특히, 본 출원에 따른 터치 스크린 일체형 표시 장치가 유기발광 표시 장치와 같은 자발광 표시 장치인 경우, 각각의 발광 소자층(210)을 데이터 라인(120)에서 애노드 전극(130)을 경유하여 전달되는 데이터 전압에 따라 원하는 밝기로 발광하도록 제어할 수 있다.

캐소드 전극(220)은 뱅크(150)의 상부와 발광 소자층(210)의 상부에 배치된다. 캐소드 전극(220)은 복수의 화소에 걸쳐서 단일한 전극으로 형성된다. 캐소드 전극(220)은 기준 전압 또는 공통 전압을 화소들에 공급한다.

제 1 패시베이션층(230)은 화소들이 마련된 영역에서는 캐소드 전극(230)의 상부에 배치된다. 또한, 제 1 패시베이션층(230)은 패드부(170)가 배치된 영역 안쪽의 폴리이미드층(110)의 상부와 댐(160)의 상부에 배치된다. 제 1 패시베이션층(230)은 하부 기판(100) 상의 화소들에 마련된 박막 트랜지스터를 보호한다. 또한, 제 1 패시베이션층(230)은 패드부(170)가 배치된 영역 안쪽의 폴리이미드층(110)의 상부와 댐(160)의 상부가 외부에 노출되지 않도록 하여, 폴리이미드층(110)과 댐(160)을 보호한다.

봉지층(240)은 제 1 패시베이션층(230)의 상부에 배치된다. 봉지층(240)은 화소 영역 상에 형성된다. 봉지층(240)은 화소들에 마련된 박막 트랜지스터를 산소, 수분 등 외부의 이물질로부터 보호한다.

제 2 패시베이션층(250)은 봉지층(240)의 상부에 배치된다. 제 2 패시베이션층(250)은 봉지층(240)을 외부의 충격으로부터 보호한다.

터치 스크린(300)은 중앙 기판(200)의 상부에 배치된다. 터치 스크린(300)은 사용자의 손가락 또는 터치 펜 등을 이용한 외부의 터치 정보를 감지한다. 터치 스크린(300)의 상부를 터치하는 경우, 터치 스크린(300)과 하부 기판(100) 사이에 배치된 봉지층(240)에서 형성되는 커패시터가 변화하여 터치 정보를 감지한다. 또한, 터치 스크린(300)은 외부의 터치 정보를 화소 영역 상에 디스플레이 할 수 있다.

버퍼층(310)은 화소 영역 상에서 제 2 패시베이션층(250)의 상부에 배치된다. 또한, 버퍼층(310)은 패드부(170)가 배치된 영역 안쪽의 제 1 패시베이션층(230)의 상부에 배치된다. 버퍼층(310)은 터치 스크린(300) 하부에 마련된 배선들 사이의 단락을 방지한다.

제 1 터치 전극(320)은 버퍼층(310)의 상부에 배치된다. 제 1 터치 전극(320)은 데이터 라인과 평행한 방향으로 배치된다. 제 1 터치 전극(320)은 터치 스크린(300)을 구동하기 위한 터치 구동 신호를 공급한다. 또한, 제 1 터치 전극(320)은 터치 스크린(300)에서 감지한 터치 정보를 터치 IC 칩으로 전달한다. 제 1 터치 전극(320)은 전기 전도성이 우수한 재료로 형성된다.

층간 유전체(330)는 버퍼층(310) 및 제 1 터치 전극(320)의 상부에 배치된다. 층간 유전체(330)는 인접한 제 1 터치 전극(320) 사이의 단락을 방지한다. 또한, 층간 유전체(330)는 제 1 터치 전극(320)과 제 2 터치 전극(340) 사이의 단락을 방지한다.

제 2 터치 전극(340)은 제 1 터치 전극(320) 및 층간 유전체(330) 상에 마련된다. 데이터 라인과 평행한 방향으로 배치된 제 2 터치 전극(340)은 제 1 터치 전극(320)의 상부에 배치된다. 또한, 게이트 라인과 평행한 방향으로 배치된 제 2 터치 전극(340)은 층간 유전체(330)의 상부에 배치된다. 데이터 라인과 평행한 방향으로 배치된 제 2 터치 전극(340)과 게이트 라인과 평행한 방향으로 배치된 제 2 터치 전극(340)은 브릿지 전극을 통해 서로 연결되어, 그물형 구조인 메쉬(mesh) 구조를 갖는다.

화소 영역의 가장자리 부분에 배치된 제 2 터치 전극(340)은 패드부(170)의 상부까지 연장되어, 패드부(170)와 전기적으로 연결된다. 메쉬(mesh) 구조로 배치된 제 2 터치 전극(340)은 화소 영역 상의 터치 위치를 감지한다. 제 2 터치 전극(340)은 터치 위치를 포함한 터치 정보를 패드부(170)로 전송한다.

상부 필름(350)은 층간 유전체(330) 및 제 2 터치 전극(340)의 상부에 배치된다. 상부 필름(350)은 층간 유전체(330) 및 제 2 터치 전극(340)이 외부로 노출되지 않도록 덮는다. 상부 필름(350)은 층간 유전체(330) 및 제 2 터치 전극(340)을 수분, 산소 등 외부의 이물질로부터 보호한다.

기존의 층간 유전체(330)는 실리콜 질화물(SiNx) 등의 무기막으로 구성되어 있다. 이에 따라, 비유전율이 5.0 이상 7.0 이하로 상당히 높다. 이에 따라, 층간 유전체에 의해서 터치 감도가 저하되는 문제가 있다. 또한, 탄성 계수(Young's modulus)는 200GPa 이상 220GPa 이하로 상당히 낮다. 이에 따라, 벤딩(Bending) 시 스트레스(Stress)로 인해서 미세 크랙(Crack)이 발생하는 문제가 있다.

층간 유전체(330)의 터치 감도 향상을 위해 비유전율이 보다 낮은 유기막, 특히 아크릴을 재료로 할 수 있다. 일 예로, 층간 유전체(330)은 아크릴 결합제(Acryl binder)로 구성될 수 있다. 아크릴 결합제(Acryl binder)의 비유전율은 3.4 이상 3.6 이하이다. 그러나, 아크릴 유기막 재료를 층간 유전체(330)에 적용하는 경우, 공정 중 연기(Fume)에 의하여 터치 스크린 일체형 표시 장치의 신뢰성이 저하되고, 화소가 축소되는(Pixel shrinkage) 현상이 발생할 수 있다. 또한, 비유전율 역시 충분히 크지 않다.

따라서, 연기(Fume)가 발생하거나 화소가 축소되는 문제점이 없으면서도 비유전율이 낮은 물질을 층간 유전체(330)에 포함시키는 것이 바람직하다.

또한, 층간 유전체(330)는 벤딩 시 계면 사이의 들뜸이나 크랙이 발생하지 않는 것이 바람직하다. 층간 유전체(330)는 벤딩이 용이하게 하기 위한 폴더블(Foldable) 특성을 향상시키기 위해서 유기막과 무기막이 적층된 복합막인 하이브리드(Hybrid) 박막인 것이 바람직하다.

또한, 층간 유전체(330)는 형성 시 50℃ 이상 100℃ 이하의 저온 공정에서 경화가 되는 재료로 이루어지는 것이 바람직하다. 저온 공정에서 경화가 되어야 층간 유전체(330)의 형성 공정 중 다른 구성 요소들의 열화가 일어나는 문제를 방지할 수 있다.

도 4는 본 출원에 따른 버퍼막(310), 제 1 터치 전극층(320), 층간 유전체(330), 및 제 2 터치 전극층(340)을 상세히 나타낸 단면도이다. 버퍼막(310), 제 1 터치 전극층(320), 및 제 2 터치 전극층(340)에 대한 설명은 도 3을 결부하여 설명한 바와 동일하므로, 이하에서는 생략하기로 한다. 층간 유전체(330)는 제 1 층간 유전체(331) 및 제 2 층간 유전체(332)를 포함한다.

제 1 층간 유전체(331)는 버퍼막(310), 제 1 터치 전극층(320)의 상부에 형성된다. 제 1 층간 유전체(331)는 유기막으로 이루어진다. 일 예로, 제 1 층간 유전체(331)는 실록산 결합제(Siloxane Binder)로 이루어진다. 제 1 층간 유전체(331)가 실록산 결합제로 이루어진 경우, 제 1 층간 유전체(331)는 2.5 이상 2.8 이하의 비유전율을 갖는다.

특히, 본 출원에 따른 제 1 층간 유전체(331)는 실록산 공중합체(Siloxane copolymer)를 포함하고, 제 1 층간 유전체(331)를 이루는 재료인 조성물에는 실리콘-산소(Si-O) 결합을 가지는 실록산 고분자 결합제(Siloxane Polymer Binder)를 사용한다.

아크릴계 고분자의 탄소-탄소(C-C) 결합에 비해 실록산 고분자의 Si-O 결합은 높은 결합에너지를 가진다. 또한 아크릴계 고분자의 C-C 결합에 비해 실록산 고분자의 Si-O 결합은 결합길이가 길다. 이에 따라, 실록산 고분자를 결합제로 활용하는 경우 부피가 큰(Bulky) 특성을 갖는다. 결과적으로, 실록산 고분자를 결합제로 이용하는 경우, 부피 밀도(Packing density)가 낮아진다.

임의의 물질 내부의 부피 밀도가 낮은 경우 진공 상태에 가까워지는 것과 같은 효과를 갖게 된다. 즉, 물질 속에 전하를 충전시키고 있는 능력이 감소시키는 효과가 있게 된다. 이에 따라, 부피 밀도가 감소하는 경우 비유전율이 감소하게 된다.

본 출원에 따른 제 1 층간 유전체(331)는 실록산 결합제(Siloxane Binder)로 이루어져 기존의 아크릴계 고분자(Acryl base polymer) 대비 부피 밀도를 감소시켜 비유전율을 감소시킬 수 있다. 이에 따라, 제 1 층간 유전체(331)는 비유전율이 2.5 이상 2.8 이하로, 기존의 아크릴계 고분자 대비 비유전율이 낮은 층을 구현할 수 있다.

또한, 본 출원의 제 1 층간 유전체(331)는 기존의 아크릴계 고분자 물질보다 낮은 온도인 50℃ 이상 100℃ 이하의 저온 공정에서 경화가 되는 실록산 결합제(Siloxane Binder)를 사용한다.

실록산 결합제는 50℃ 이상 100℃ 미만의 저온 공정에서 제조가 완료될 수 있어, 하부 기판(100), 중앙 기판(200), 및 터치 스크린(300) 내부의 구성 요소들의 물성 변화 없이 제조할 수 있다. 이에 따라, 본 출원의 제 1 층간 유전체(331)는 실록산 결합제를 이용하여 제조하므로 제조 시 내부의 구성 요소들의 물성 변화를 방지할 수 있다.

제 2 층간 유전체(332)는 제 1 층간 유전체(331)의 상부에 배치된다. 제 2 층간 유전체(332)는 제 2 터치 전극층(340)의 하부에 배치된다.

제 2 층간 유전체(332)는 다중 외피(Multi-shell) 구조를 갖는 물질을 포함한다. 일 예로, 도 5와 같이 제 2 층간 유전체(332)는 제 1 외피(332a) 및 제 2 외피(332b)를 포함할 수 있다.

제 1 외피(332a)는 다중 외피(Multi-shell) 구조 물질의 외곽부를 형성한다. 제 1 외피는 분자체(Molecular sieve)로 이루어진다. 분자체로는 MCM-41 또는 SBA-15 등의 물질을 이용할 수 있다. 도 6은 육각형 내 빈 공간을 포함하고 있는 MCM-41의 분자식 구조이다. 육각형의 모서리에 실리콘(Silicon) 원자가 배치되고, 산소(Oxygen) 분자는 하나의 실리콘 분자마다 2개씩 연결된다.

이와 같이, 분자체는 육각형 형태의 구조로 기공 안에 1㎚ 이상 10㎚ 이하의 공간이 형성되어 있다. 분자체는 다른 구조의 물질에 비해서 부피 밀도(Packing Density)가 낮다.

즉, 분자체 구조는 기공이 형성되어 있는 육각형 형태의 구조이다. 분자체 구조의 기공 내부에는 1 ㎚ 이상 10 ㎚ 이하의 공간이 형성되어 있으므로, 분자체 구조를 갖는 경우 공극율(Porosity)을 최대화할 수 있다. 이에 따라, 분자체 구조를 이루는 경우 부피 밀도가 감소한다.

또한, 분자체 구조는 정육각형 형태의 구조가 반복된 구조이므로, 정육각형의 중앙을 대칭점으로 정의하거나, 정육각형의 중앙을 지나는 직선을 대칭선으로 정의하는 경우, 점대칭 또는 선대칭 구조를 이루게 된다. 이 경우, 분자체가 대칭 구조를 이루게 되어 분자체 내의 극성(Polarity)이 최소화된다. 극성이 작은 경우 분자 간의 결합력이 약하고 결합 길이도 극성이 큰 경우에 비하여 증가하게 된다. 이에 따라, 본 출원에 따른 제 2 층간 유전체(322)는 부피 밀도가 더욱 감소하게 된다.

이와 같이, 본 출원에 따른 제 2 층간 유전체(322)는 제 1 외피(332a)를 외곽부로 하며, 제 1 외피(332a)를 다공성(Porous)의 분자체로 구현하여, 부피 밀도를 감소시킴으로써 비유전율을 효율적으로 감소시킬 수 있다.

제 2 외피(332b)는 다중 외피(Multi-shell) 구조 물질의 중심부를 형성한다. 제 2 외피(332b)는 이산화규소(SiO2, 실리카(Silica))로 이루어진다. 제 2 외피(332b)는 제 1 터치 전극층(320)과 제 2 터치 전극층(340) 사이에서의 외부의 충격(Stress)을 완화시킨다.

제 2 층간 유전체(332)를 이루는 물질이 제 1 외피(332a)만 존재하는 경우, 제 1 터치 전극층(320)과 제 2 터치 전극층(340)에 의해 압력을 받게 되는 경우 제 2 층간 유전체(332)가 형상을 유지하지 못할 수 있다. 이에 따라 본 출원의 제 2 층간 유전체(332)는 제 2 외피(332b)를 두어 제 1 터치 전극층(320)과 제 2 터치 전극층(340)에 의한 압력에 의해서도 변형되지 않도록 할 수 있다.

이와 같이, 본 출원의 제 2 층간 유전체(332)는 이중층으로 마련된다. 이에 따라, 본 출원의 제 2 층간 유전체(332)는 부피 밀도를 감소시켜 비유전율을 감소시켜 터치 감도를 향상시키면서도, 외부의 압력에 의한 변화를 방지할 수 있다.

제 1 층간 유전체(331)과 제 2 층간 유전체(332) 각각의 내부 또는 제 1 층간 유전체(331)과 제 2 층간 유전체(332)의 사이에는 바인더(Binder)가 더 포함될 수 있다. 바인더는 알칼리(Alkali) 현상성 바인더와 고신뢰성 실리콘(Si) 계열 바인더를 적용할 수 있다.

제 1 층간 유전체(331)과 제 2 층간 유전체(332) 각각의 내부 또는 제 1 층간 유전체(331)과 제 2 층간 유전체(332)의 사이에는 광감제(Photoresistor)가 더 포함될 수 있다. 광감제는 광개시제 타입(Photo Initiator type)을 이용할 수 있다. 보다 구체적으로, 광감제는 고감도 옥심(Oxime, R-R-C=N-OH) 계열 또는 벤조페논(benzophenone, C6H5-CO-C6H5) 계열의 화합물을 이용할 수 있다. 또는 광감제로써 광산 발생제(Photo Acid Generator)를 이용할 수 있다.

제 1 층간 유전체(331)과 제 2 층간 유전체(332) 각각의 내부 또는 제 1 층간 유전체(331)과 제 2 층간 유전체(332)의 사이에는 용매(Solvent)가 더 포함될 수 있다. 용매는 프로필렌 글리콜 모노메틸 에테르 아세트산(Propylene Glycol Monomethyl Ether Acetate, PGMEA, CH3-O-CH2-CH-CH3-O-C-O-CH3)을 이용할 수 있다.

상술한 바와 같이, 본 출원은 층간 유전체(330)를 형성할 제 1 및 제 2 층간 유전체(331, 332)의 적층 구조로 형성한다. 층간 유전체(330)를 이중층으로 구현하는 경우, 단일한 층으로 이루어진 경우보다 질긴 성질을 갖는다. 이에 따라, 본 출원에 따른 층간 유전체(330)는 외부에서 전달되는 스트레스를 감소시켜 크랙 발생을 방지하고, 폴딩 특성을 개선할 수 있다.

하부에 배치되는 제 1 층간 유전체(331)는 고신뢰성의 실록산 결합제로 형성한다. 상부에 배치되는 제 2 층간 유전체(332)는 다중 외곽(Multi-shell) 구조로 형성된다. 이에 따라, 제 1 및 제 2 층간 유전체(332)는 효과적으로 비유전율을 감소시킬 수 있어 터치 감도를 개선할 수 있다.

상술한 바와 같이 본 출원의 제 1 층간 유전체(331)는 은 Si-O 결합을 가지는 실록산계 폴리머 바인더로 이루어진다.

또한, 상술한 바와 같이 본 출원의 제 2 층간 유전체(332)는 분자체 구조를 갖는다. 분자체 구조를 갖는 물질은 MCM-41 또는 SBA-15가 될 수 있다. MCM-41의 경우, 육각형 구조의 실리콘 산화물(Silica, SiO2)을 포함한다. 본 출원에서는 나트륨 규산염(Sodium silicate, Na2SiO3)을 실리콘 산화물(Silica, SiO2)의 도입 물질로서 사용하였다. 또한 본 출원에서는 세틸트리메틸안모늄프로미드(cetyltrimethylammonium bromide, CTAB)를 계면 활성제(surfactant)로 사용하여 수열 조건 하에서 Si-MCM-41을 합성하였다. 기공의 크기는 합성된 Si-MCM-41를 테트라-에틸-에스테르-오르토규산(Tetraethylorthosilicate, Si(O-CH2CH3)4)로 처리하여 조절하였다.

또한, 제 2 층간 유전체(331)의 제 1 외피(332a)에 포함된 공극성 물질은 유기 발광 소자의 제조 공정 과정에서 주입 및 발생하는 가스를 적게 배출하기 위한 측면에서 매연(Fume) 양이 적고 내열성이 우수한 재료를 이용하여 구현하였다.

제 2 층간 유전체(332)의 제 2 외피(332b)에 포함된 실리카는 열전도도가 0.50 w/m·K이상 0.52 w/m·K 이하이다. 이에 따라, 제 2 외피(332b)에 포함된 실리카는 층간 유전층(330)에 가해지는 스트레스를 완화시킬 수 있으며, 크랙 및 들뜸을 방지하는 역할을 한다.

종합하면, 본 출원은 층간 유전체(330)의 제조 시 가스 배출을 최소화하고, 층간 유전체(330)의 비유전율을 감소시키기 위한 방법으로 실록산 결합제와 MCM-41 공극성 물질을 이용하였다. 이에 따라, 층간 유전체(330)의 분자 내 부피를 최대화하고 부피 밀도를 최소화하여, 층간 유전체(330)의 비유전율을 감소시킬 수 있다.

아울러 본 출원은, 층간 유전체(330)의 제조 시 공정 특성을 개선하고, 층간 유전체(330)를 이루는 층들의 두께 안정성을 위해서 실리콘(Si)계 계면 활성제(surfactant)를 사용하였다.

또한, 접착력을 개선하기 위해서 층간 유전체(330)를 이루는 제 1 층간 유전체(331)와 제 2 층간 유전체(332) 사이에 실란 커플링제(Silane couple agent)를 포함시켜 제 1 층간 유전체(331)과 제 2 층간 유전체(332) 사이의 접착력이 우수하도록 하였다. 제 1 층간 유전체(331)와 제 2 층간 유전체(332) 사이에 실란 커플링제를 포함하는 경우, 벤딩 시 제 1 및 제 2 터치 전극층(320, 340)과의 스트레스가 완화된다. 이에 따라, 층간 유전체(330)를 이루는 박막에 크랙이 발생하거나, 층간 유전체(330)가 들뜨는 문제를 해결할 수 있고, 제품 수율을 향상시킬 수 있다.

본출원은 층간 절연막을 제 1 및 제 2 층간 절연막으로 이루어진 이중층 구조로 변경하여 벤딩 특성을 개선할 수 있다. 본 출원의 층간 절연막은 제 1 층간 절연막은 유기막으로 이루어지고 제 2 층간 절연막은 무기막으로 이루어진 유무기 하이브리드 박막이다. 하이브리드 박막은 단일 박막질긴 특정을 가지므로, 본 출원에 따른 층간 절연막은 외부의 스트레스를 완화하여 크랙 발생을 방지하고 벤딩 특성을 확보할 수 있다.

또한, 본 출원의 제 2 층간 절연막은 다공성의 분자체 물질로 이루어져, 비유전율을 감소시켜 터치 스크린의 터치 감도를 개선시킬 수 있다.

또한, 본 출원의 제 1 층간 절연막은 고신뢰성의 실록산 결합제로 이루어져, 가스 배출을 저감시켜 제품의 신뢰성을 향상시킬 수 있다.

이상 설명한 내용을 통해 이 분야의 통상의 기술자는 본 출원의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 출원의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

10: 표시 패널 20: 게이트 구동부
30: 데이터 구동부 40: 타이밍 컨트롤러
100: 하부 기판 110: 폴리이미드층
120: 데이터 라인 130: 애노드 전극
140: 평탄화층 150: 뱅크
160: 댐 170: 패드부
200: 중앙 기판 210: 발광 소자층
220: 캐소드 전극 230: 제 1 패시베이션층
240: 봉지층 250: 제 2 패시베이션층
300: 터치 스크린 310: 버퍼층
320: 제 1 터치 전극층 330: 층간 유전체
331: 제 1 층간 유전체 332: 제 2 층간 유전체
340: 제 2 터치 전극층 350: 상부 필름

Claims (6)

1. 발광 소자층;
   상기 발광 소자층 상에 배치된 봉지층; 및
   상기 봉지층 상에 배치된 터치 스크린을 구비하며,
   상기 터치 스크린은,
   제 1 터치 전극층;
   상기 제 1 터치 전극층의 상부에 배치된 제 1 층간 유전체;
   상기 제 1 층간 유전체의 상부에 배치된 제 2 층간 유전체;
   상기 층간 유전체의 상부에 배치된 제 2 터치 전극층을 포함하며,
   상기 제 1 층간 유전체는 유기물로 이루어지고, 상기 제 2 층간 유전체는 무기물로 이루어진 터치 스크린 일체형 표시 장치.
2. 제 1 항에 있어서,
   상기 제 1 층간 유전체는 실록산 결합제로 이루어지며,
   상기 제 1 층간 유전체의 비유전율은 2.5 이상 2.8 이하인 터치 스크린 일체형 표시 장치.
3. 제 1 항에 있어서,
   상기 제 1 층간 유전체는 실록산 공중합체로 이루어지며, Si-O 결합을 가지는 실록산 고분자 결합제를 사용하는 것을 특징으로 하는 터치 스크린 일체형 표시 장치.
4. 제 1 항에 있어서,
   상기 제 2 층간 유전체는 분자체 구조를 갖는 것을 특징으로 하는 터치 스크린 일체형 표시 장치.
5. 제 1 항에 있어서,
   상기 제 2 층간 유전체는 다중 외피 구조를 갖는 물질을 포함하며,
   상기 다중 외피 구조를 갖는 물질은 제 1 외피 및 제 2 외피를 포함하며,
   상기 제 1 외피는 기공을 갖는 다공성 물질로 이루어지고,
   상기 제 2 외피는 이산화규소로 이루어진 터치 스크린 일체형 표시 장치.
6. 제 5 항에 있어서,
   상기 다공성 물질은 육각형 구조의 실리콘 산화물을 포함하는 MCM-41이며,
   상기 다공성 물질의 기공의 크기는 1㎚ 이상 10㎚ 이하인 터치 스크린 일체형 표시 장치.

Images