KR20040063089A - 전기 광학 장치 - Google Patents
전기 광학 장치 Download PDFInfo
- Publication number
- KR20040063089A KR20040063089A KR1020040038314A KR20040038314A KR20040063089A KR 20040063089 A KR20040063089 A KR 20040063089A KR 1020040038314 A KR1020040038314 A KR 1020040038314A KR 20040038314 A KR20040038314 A KR 20040038314A KR 20040063089 A KR20040063089 A KR 20040063089A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- region
- conductive film
- light shielding
- data line
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims description 619
- 239000003990 capacitor Substances 0.000 claims description 231
- 238000003860 storage Methods 0.000 claims description 140
- 239000010409 thin film Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000012788 optical film Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 63
- 230000002829 reductive effect Effects 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000009825 accumulation Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005421 electrostatic potential Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 전기 광학 장치는 기판 상에 TFT(30), 데이터선(6a), 주사선(3a), 및 화소 전극(9a)을 구비하고 있고, TFT를 구성하는 반도체층(1a)은 중계막(80a)을 중계하여 화소 전극과 접속되어 있다. 데이터선과 중계막의 층간에 설치된 차광성 도전막(90a)과, 중계막과 반도체층의 층간에 설치된 주사선과 동일 막으로 이루어지는 용량 전극(3b)을 전기적으로 접속하여 정전위로 함으로써, 각 층간에서 축적 용량을 형성한다.
이로써, 화소 스위칭용 TFT 상방에 입사광에 대한 차광막을 설치하는 동시에 하방에 귀환 광에 대한 차광막을 설치한 형식의 전기 광학 장치에 있어서, 화소 개구율을 높이는 동시에 축적 용량을 증대시킨다.
Description
발명의 분야
본 발명은 액티브 매트릭스 구동 방식의 전기 광학 장치의 기술분야에 속하고, 화소 전극과 화소 스위칭용 박막 트랜지스터(Thin Film Transistor: 이하 적절하게, TFT라고 부른다)와의 사이에서 전기 도통을 취해, 기판 상의 적층 구조 중에 축적 용량이나 차광막을 구비한 전기 광학 장치의 기술분야에 속한다.
관련 기술의 설명
종래, TFT 구동에 의한 액티브 매트릭스 구동 방식의 액정 장치 등의 전기 광학 장치에 있어서는, TFT의 게이트 전극에 주사선을 통하여 주사 신호가 공급되면, TFT는 온 상태가 되고, 반도체층의 소스 영역에 데이터선을 통하여 공급되는 화상 신호가 해당 TFT의 소스·드레인간을 통하여 화소 전극에 공급된다. 이러한 화상 신호의 공급은 각 TFT를 통하여 화소 전극마다 극히 단시간밖에 행해지지 않기 때문에, TFT를 통하여 공급되는 화상 신호의 전압을 이 온 상태가 된 시간보다도 훨씬 장시간에 걸쳐 유지하기 위해서, 각 화소 전극에는 축적 용량이 부가되는 것이 일반적이다.
또한, TFT를 구성하는 반도체층의 채널 영역 또는 채널 영역과 소스·드레인과의 접합 영역 및 이것에 인접하는 소스·드레인의 적어도 일부에 광이 입사되면, 광 여기가 생기고, 해당 TFT의 트랜지스터 특성은, 예를 들면, 오프 상태에 있어서의 누설(leak) 전류가 증가하도록 변화한다. 따라서, 이러한 광 입사에 의한 TFT의 특성 변화를 방지하기 위해서, 예를 들면, 프로젝터 용도의 투과형 전기 광학 장치와 같이 특히 강력한 입사광이 입사되는 형의 전기 광학 장치의 경우에는, 투사광의 입사측에 대해서는, TFT의 채널 영역을 포함하는 화소 전극간의 틈 영역을 덮도록 대향 기판에 차광막을 설치하거나, Al막 등으로 이루어지는 불투명한 데이터선을 폭을 넓게 형성하여 채널 영역을 덮고 있다. 더욱이, 출사측에 대해서는, TFT의 하방에 차광막을 설치함으로써, 이면 반사광이나, 복수의 전기 광학 장치를 조합하여 프로젝터를 구성하는 경우에 다른 전기 광학 장치로부터 합성 광학계를 관통하는 투사광 등의 귀환 광을 차광하고 있다.
이러한 종류의 전기 광학 장치에 있어서는, 표시 화상의 고품위화라는 일반적인 요구가 강하고, 이를 위해서는, 각 화소에 있어서, 표시광이 투과되지 않는 비화소 개구 영역에 대하여, 표시광이 투과하는 화소 개구 영역을 확대하는 것으로 화소 피치를 미세화하면서, 화소 개구율화를 높이는 동시에 각 화소 전극에 대하여 부가하는 축적 용량을 증대시키는 것이 극히 중요하게 된다.
일반적으로 축적 용량은 비화소 개구 영역을 이용하여 형성되기 때문에, 화소 개구 영역에 축적 용량을 만들어 넣는 것은 기본적으로 곤란하다. 이 때문에, 화소 개구율을 높이도록 화소 개구 영역을 확대할수록, 축적 용량을 만들어 넣을 수 있는 비화소 개구 영역은 좁아져 버린다. 또는 축적 용량을 증대시키도록 비화소 개구 영역을 확대할수록, 화소 개구율은 저하하게 되는 문제점이 있다.
또한, 상술한 바와 같이 TFT의 채널 영역이나 해당 채널 영역에 인접하는 영역(이하 적절하게, 채널 인접 영역이라고 부른다), 예를 들면 LDD 구조의 TFT의 저농도 영역에 있어서의 입사광이나 반사광에 대한 차광을 충분하게 행하는 것이 극히 중요하게 된다. 즉, 화소 피치를 미세화 할수록, TFT에 있어서의 얼마간의 특성 변화가 화상 품위의 큰 열화로 연결된다.
그러나, 화소 개구율을 높이면 높일수록 전체로서 차광막 또는 차광 기능을 갖는 막을 배치할 수 있는 평면 영역은 줄어 버리기 때문에, TFT를 완전하게 차광하는 것이 보다 곤란하게 된다는 문제점이 있다. 더욱이, 화소 피치의 미세화가 진행할수록, 기판면에 대하여 약간 경사진 입사광이나 반사광이더라도, 경사로 인해 입사한 후에 적층 구조 내에서 다중 반사를 일으켜 최종적으로 채널 영역이나 채널 인접 영역에 들어와 버린다는 문제점이 있다. 특히, 반사율이 극히 높은 Al막으로 이루어지는 데이터선으로 입사광측을 덮는 경우에는, 데이터선의 폭을 확대할수록 입사광에 대한 차광은 완벽에 가까워지지만, 반대로 데이터선의 폭을 확대할수록 반사광이 데이터선의 TFT에 면하는 측에서 반사하고 또는 이것에 계속하여 TFT의 하측의 차광막의 TFT에 면하는 측에서 반사하여, 최종적으로 채널 영역이나 채널 인접 영역을 조사할 가능성이 높아져 버리는 해결이 곤란한 문제점이 있다. 더욱이, TFT의 하측의 차광막의 폭을 확대할수록 반사광에 대한 차광은 완벽에 가깝지만, 반대로 TFT의 하측의 차광막의 폭을 확대할수록 경사진 입사광이 차광막의 내면에서 반사하고 또는 이것에 계속해서 데이터선의 내면에서 반사하여, 최종적으로 채널 영역이나 채널 인접 영역을 조사할 가능성이 높아져 버린다는 해결 곤란한 문제점도 있다. 특히 단위 면적당의 입사광이나 반사광의 강도가 극히 높은 프로젝터 용도의 전기 광학 장치의 경우에는, 화상 품위를 향상시킴에 있어서, 이러한 문제는 극히 심각하다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 화소 개구율을 높이 는 동시에 축적 용량을 증대시킬 수 있으며, 고품위의 화상 표시가 가능한 전기 광학 장치를 제공하는 것을 과제로 한다.
또한, 본 발명은, 화소 개구율을 높이면서 입사광이나 반사광에 의한 화소 스위칭용 TFT의 특성 변화가 저감되고, 고품위의 화상 표시가 가능한 전기 광학 장치를 제공하는 것을 과제로 한다.
도 1은 본 발명의 제 1 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스형의 복수의 화소에 설치된 각종 소자, 배선 등의 등가 회로도.
도 2는 제 1 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 3은 도 2의 A-A'에 따른 단면도.
도 4는 본 발명의 실시예의 전기 광학 장치를 구성하는 1 화소의 등가 회로도.
도 5는 도 2 중 차광성 도전막 및 중계막을 발췌하여 도시하는 평면도.
도 6은 도 2 중 중계막 및 용량 전극을 발췌하여 도시하는 평면도.
도 7은 도 2 중 용량 전극 및 반도체층을 발췌하여 도시하는 평면도.
도 8은 도 2 중 반도체층 및 하지 차광막을 발췌하여 도시하는 평면도.
도 9는 도 2 중 차광성 도전막 및 화소 전극을 발췌하여 도시하는 평면도.
도 10은 도 2 중 하지 차광막, 차광성 도전막, 중계막 및 데이터선을 발췌하여 도시하는 평면도.
도 11a는 도 2의 B-B'에 따른 단면도이고, 도 11b는 종래 구조의 단면도.
도 12는 본 발명의 제 2 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스형의 복수의 화소 전극에 공급되는 화상 신호의 극성을 도시하는 모식도.
도 13은 제 2 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 14는 도 13의 A-A'에 따른 단면도.
도 15는 도 13의 B-B'에 따른 단면도.
도 16은 도 13의 C-C'에 따른 단면도.
도 17은 제 3 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 18은 도 17의 A-A'에 따른 단면도.
도 19는 제 4 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 20은 도 18의 A-A'에 따른 단면도.
도 21은 각 실시예의 액정 장치에 있어서의 TFT 어레이 기판을 그 위에 형성 된 각 구성 요소와 함께 대향 기판의 측에서 본 평면도.
도 22는 도 21의 H-H'에 따른 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1a: 반도체층 1a': 채널 영역
1b: 저농도 소스 영역 1c: 저농도 드레인 영역
1d: 고농도 소스 영역 1e: 고농도 드레인 영역
1f: 용량 전극 2: 게이트 절연막
3a: 주사선 3b: 용량 전극
4: 층간 절연막 5: 콘택트 홀
6a: 데이터선 7: 층간 절연막
8a: 콘택트 홀 8b: 콘택트 홀
9a: 화소 전극 10: TFT 어레이 기판
11a: 하지 차광막 12: 하지 절연막
16: 배향막 20: 대향 기판
21: 대향 전극 22: 배향막
30: TFT 50: 액정층
70: 축적 용량 80a, 80a': 중계막
81: 층간 절연막 90a: 차광성 도전막
91: 층간 절연막 95: 콘택트 홀
101: 데이터선 구동 회로 104: 주사선 구동 회로
(1) 본 발명의 제 1 전기 광학 장치는, 기판 상에 형성된 주사선과, 상기 주사선에 교차하는 데이터선과, 상기 주사선과 상기 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 영역에 접속된 화소 전극과, 상기 주사선층과 상기 데이터선층과의 사이에 적층된 제 1 축적 용량을 구비하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 적층 구조를 이용하여 주사선층과 데이터선층과의 사이에 제 1 축적 용량을 형성함으로써, 축적 용량을 증대시키고, 고품위의 화상 표시가 가능한 전기 광학 장치를 제공할 수 있다.
(2) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 1 축적 용량은, 제 1 용량 전극과, 상기 제 1 용량 전극에 면한 절연막과, 상기 제 1 용량 전극에 대하여 상기 절연막을 개재시켜 대향 배치되고, 상기 박막 트랜지스터의 드레인 영역과 상기 화소 전극을 전기적으로 접속하는 중계막을 이루는 제 2 용량 전극으로 구성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 용량 전극을 형성하는 제 2 용량 전극은, 박막 트랜지스터의 드레인 영역과 화소 전극을 전기적으로 접속하는 중계막으로서 구성하였기 때문에, 화소 전극과 반도체층과의 거리가 길고 전기적인 접속이 곤란하였던 문제를 해결할 수 있다. 또한, 제 2 용량 전극이 콘택트 홀 천공 시에 있어서의 에칭의 관통을 방지할 수 있다.
(3) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 1 축적 용량은, 상기 박막 트랜지스터의 소스 영역과 상기 데이터선과의 접속 영역을 남겨 두고, 상기 박막 트랜지스터의 반도체층 및 상기 주사선의 각각의 영역에 겹치도록 형성되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 반도체층 및 주사선의 각각의 영역에 겹치도록 형성하였기 때문에, 화소 개구율을 높이는 동시에 축적 용량을 증대시킬 수 있다.
(4) 본 발명의 제 1 전기 광학 장치의 다른 예는, 제 2 축적 용량을 더 구비하고, 상기 제 2 축적 용량은, 상기 제 2 용량 전극과, 상기 제 2 용량 전극에 면한 절연막과, 상기 제 2 용량 전극에 대하여 절연막을 개재시켜 대향 배치되고, 상기 주사선과 동일 막으로 이루어지는 제 3 용량 전극으로 구성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 축적 용량을 형성하는 제 2 용량 전극과 주사선층을 이용하여 제 2 축적 용량을 형성하였기 때문에, 기판의 두께 방향으로 축적 용량을 겹쳐 쌓을 수 있으므로, 화소 피치를 미세화 하더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축할 수 있다. 또한, 제 3 용량 전극은, 주사선과 동일 막으로 이루어지기 때문에, 비교적 적은 층수의 적층 구조에 의해 축적용량을 구축할 수 있다.
(5) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 3 용량 전극은, 상기 박막 트랜지스터의 드레인 영역과 상기 제 2 용량 전극과의 접속 영역을 남겨 두고, 상기 주사선과 병행하여 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 3 용량 전극은 주사선과 병행하여 형성하였기 때문에, 비개구 영역을 이용하여 축적 용량을 증대할 수 있다.
(6) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 3 용량 전극은, 상기 제 1 용량 전극과 전기적으로 접속되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 용량 전극과 제 3 용량 전극은 전위 변동이 없기 때문에, 박막 트랜지스터의 특성에 영향을 미치는 사태를 미연에 방지할 수 있다.
(7) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 3 용량 전극과 상기 제 1 용량 전극과의 전기적 접속부는 상기 데이터선의 하방 영역에 위치하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 화소 전극간의 틈 영역에 있어서의 데이터선의 하방과 같은 각 화소의 개구 영역으로서 이용 불가능한 영역을 제 3 용량 전극과 제 1 용량 전극과의 접속에 이용하였기 때문에, 화소의 고개구율화를 도모하는 데에 있어서 대단히 유리하다.
(8) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 3 용량 전극은 상기 주사선을 따라서 연장되는 제 1 용량선의 일부로 이루어지고, 상기 제 1 용량전극은 상기 주사선을 따라서 연장되는 제 2 용량선의 일부로 이루어지며, 상기 제 1 용량선 및 상기 제 2 용량선은 상기 화소 전극이 배치된 화소 표시 영역의 주변까지 연장 설치되어 전기적으로 접속되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 주사선을 따라서 배열된 복수의 제 3 용량 전극을 포함하는 제 1 용량은 주사선을 따라서 배열된 복수의 제 1 용량 전극을 포함하는 제 2 용량선과는 화상 표시 영역의 외측에서 서로 전기적으로 접속되어 있기 때문에, 제 3 용량 전극과 제 1 용량 전극을 비교적 간단하고 또한 확실하게 제 1 및 제 2 용량선을 개재시켜 서로 전기적으로 접속하는 것이 가능해진다. 또한, 화상 표시 영역 내에서 양자간을 접속하기 위한 콘택트 홀을 설치할 필요가 없기 때문에, 축적 용량을 증대시킬 수 있다.
(9) 본 발명의 제 1 전기 광학 장치의 다른 예는, 제 3 축적 용량을 더 구비하고, 상기 제 3 축적 용량은, 상기 제 3 용량 전극과, 상기 제 3 용량 전극에 면한 절연막과, 상기 제 3 용량 전극에 대하여 상기 절연막을 개재시켜 대향 배치되고, 상기 반도체층과 동일 막으로 이루어지는 제 4 용량 전극으로 구성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 2 축적 용량을 형성하는 제 3 용량 전극과 반도체층을 이용하여 제 3 축적 용량을 형성하였기 때문에, 기판의 두께 방향으로 축적 용량을 겹쳐 쌓을 수 있으므로, 화소 피치를 미세화하더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축할 수 있다. 또한, 제 4 용량 전극은 반도체층과 동일 막으로 이루어지기 때문에, 비교적 적은 층수의 적층 구조에 의해 축적용량을 구축할 수 있다.
(10) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 4 용량 전극은 상기 박막 트랜지스터의 드레인 영역으로부터 연장하여 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 박막 트랜지스터의 드레인 영역을 이용하여 축적 용량을 형성할 수 있다.
(11) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 4 용량 전극은 상기 주사선과 병행하여 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 3 용량 전극은 주사선과 병행하여 형성하였기 때문에, 비개구 영역을 이용하여 축적 용량을 증대할 수 있다.
(12) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 2 축적 용량의 용량은 상기 제 1 축적 용량 및 상기 제 3 축적 용량 각각의 용량에 대하여 작은 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 용량 전극과 주사선과 동일 막으로 이루어지는 제 3 전극으로 구성되는 제 2 축적 용량을 작게 하였기 때문에, TFT의 오동작에 영향을 미치지 않을 정도로 용량을 형성할 수 있다.
(13) 본 발명의 제 1 전기 광학 장치의 다른 예는, 제 4 축적 용량을 더 구비하고, 상기 제 4 축적 용량은, 상기 반도체층과 동일 막으로 이루어지는 상기 제 4 용량 전극과, 상기 제 4 용량 전극에 면한 절연막과, 상기 제 4 용량 전극에 대하여 상기 절연막을 개재시켜 대향 배치되고, 상기 반도체층을 차광하는 제 5 용량전극으로 구성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 3 축적 용량을 형성하는 반도체층과 동일 막으로 이루어지는 제 4 용량 전극과 반도체층을 차광하는 차광막을 이용하여 제 4 축적 용량을 형성하였기 때문에, 기판의 두께 방향으로 축적 용량을 겹쳐 쌓을 수 있기 때문에, 화소 피치를 미세화 하더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축할 수 있다. 또한, 제 5 용량 전극은 차광막으로 이루어지기 때문에, 비교적 적은 층수의 적층 구조에 의해 축적 용량을 구축할 수 있다. 더욱이, 차광막은 적어도 채널 영역을 기판측으로부터 보아 덮기 때문에, 기판측으로부터의 귀환 광이 채널 영역에 입사하여, 박막 트랜지스터의 특성을 변화시키는 것을 효과적으로 방지할 수 있다.
(14) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 5 용량 전극은 화상 표시 영역의 주변에서 상기 제 1 용량 전극과 전기적으로 접속되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 상기 제 1 용량 전극, 상기 제 5 용량 전극 또한 제 3 용량 전극을 공통 전위로 할 수 있고, 안정된 축적 용량을 형성할 수 있다.
(15) 본 발명의 제 1 전기 광학 장치의 다른 예는, 제 5 축적 용량을 더 구비하고, 상기 제 5 축적 용량은, 상기 제 1 용량 전극과, 상기 제 1 용량 전극에 적층된 절연막과, 상기 제 1 용량 전극에 대하여 상기 절연막을 개재시켜 대향 배치되고, 상기 화소 전극을 이루는 제 6 용량 전극으로 구성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 축적 용량을 형성하는 제 1 용량 전극과 화소 전극을 이용하여 제 5 축적 용량을 형성하였기 때문에, 기판의 두께 방향으로 축적 용량을 겹쳐 쌓을 수 있으므로, 화소 피치를 미세화하더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축할 수 있다. 또한, 제 6 용량 전극은 화소 전극으로 이루어지기 때문에, 비교적 적은 층수의 적층 구조에 의해 축적 용량을 구축할 수 있다.
(16) 본 발명의 제 1 전기 광학 장치의 다른 예는, 상기 제 5 축적 용량은 1 화소의 거의 전 주변에 걸쳐서 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 1 화소의 주변 영역을 이용하여 축적 용량을 증대시킬 수 있다.
(17) 본 발명의 제 2 전기 광학 장치는, 기판 상에 형성된 주사선과, 상기 기판 상에 형성된 데이터선과, 상기 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 영역에 접속된 화소 전극과, 상기 채널 영역 상에 게이트 절연막을 개재시켜 상기 주사선이 배치되어 있고, 상기 박막 트랜지스터의 채널 영역과, 축적 용량의 용량 전극을 구성하는 차광성 도전막과, 상기 도전막은 상기 주사선보다도 상방에 배치되고, 상기 박막 트랜지스터의 적어도 채널 영역을 덮는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 기판 상에 형성된 채널 영역 상에, 게이트 절연막, 주사선, 도전막이 이 순서로 적층되어 있다. 이러한 적층 구조에 있어서,차광성 도전막에 의해 채널 영역을 차광하는 것이 가능하다. 또한 도전막은 축적 용량의 용량 전극으로서도 기능하고 있기 때문에, 비교적 적은 층수의 적층 구조에 의해 채널 영역의 차광을 충분히 행하고 또한 축적 용량을 구축할 수 있다.
(18) 본 발명의 제 2 전기 광학 장치의 다른 예에서는, 상기 도전막은, 상기 박막 트랜지스터의 채널 영역과, 상기 박막 트랜지스터의 소스 영역과 상기 채널 영역의 접합 영역과, 상기 박막 트랜지스터의 드레인 영역과 상기 채널 영역의 접합 영역과, 상기 각 접합 영역에 인접하는 소스 영역과 상기 드레인 영역 중 적어도 일부를 덮는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 채널 영역 뿐만 아니라, 소스·드레인 영역과 채널 영역의 접합 영역 및 그 접합 영역에 인접하는 소스·드레인 영역의 적어도 일부가 도전막에 의해 덮여 있기 때문에, 예를 들면 LDD 구조의 박막 트랜지스터에 있어서의 저농도 영역에 대해서도 입사광에 대한 차광을 행하는 것이 가능해지고, 박막 트랜지스터의 특성 변화를 더욱 저감할 수 있다.
(19) 본 발명의 제 2 전기 광학 장치의 다른 예에서는, 상기 축적 용량은, 상기 축적 용량의 한쪽의 용량 전극을 이루는 제 1 도전막과, 상기 축적 용량의 다른쪽의 용량 전극을 이루는 제 2 도전막으로 구성되고, 상기 제 2 도전막은 상기 드레인 영역이 되는 반도체층과 상기 화소 전극을 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 상기 축적 용량의 다른쪽의 전극이 되는 제 2 도전막은 드레인 영역과 화소 전극을 중계하기 위한 도전막으로서도 기능하기때문에, 화소 전극과 드레인 영역을 접속하기 위한 콘택트 홀 천공에 의한 에칭의 관통을 방지할 수 있다. 즉, 드레인 영역은 드레인 영역 상에 형성된 콘택트 홀을 통하여 제 2 도전막에 접속되고, 화소 전극은 제 2 도전막 상에 형성된 콘택트 홀을 통하여 제 2 도전막에 접속되기 때문에 2개의 콘택트 홀이 필요하게 되며, 콘택트 홀이 단거리이기 때문에 에칭 심도의 제어도 용이하게 되고, 관통을 방지할 수 있다.
(20) 본 발명의 제 2 전기 광학 장치의 다른 예에서는, 상기 제 2 도전막은, 상기 박막 트랜지스터의 채널 영역과, 상기 박막 트랜지스터의 소스 영역과 상기 채널 영역의 접합 영역과, 상기 박막 트랜지스터의 드레인 영역과 상기 채널 영역의 접합 영역과, 상기 각 접합 영역에 인접하는 소스 영역과 상기 드레인 영역 중 적어도 일부를 덮는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 채널 영역은, 그 상방에 배치된 주사선과 제 1 도전막에 의해 차광되고, 또한 주사선과 제 1 도전막 사이에 배치된 제 2 도전막에 의해 차광되기 때문에, 3중의 막에 의해 차광하는 것이 가능해지며, 채널 영역의 차광 효과를 더 높일 수 있다.
(21) 본 발명의 제 2 전기 광학 장치의 다른 예에서는, 상기 채널 영역은 절연막을 개재시켜 상기 제 1 도전막보다도 상방에 배치된 상기 데이터선에 의해 덮여 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 채널 영역은, 그 상방에 배치된 주사선과 제 1 도전막에 의해 차광되고, 또한, 제 2 도전막에 더하여, 그 위에 배치된 데이터선에 의해 차광되기 때문에, 4중의 막에 의해 차광하는 것이 가능해져, 채널 영역의 차광 효과를 더 높일 수 있다. 더구나, 제 1 도전막의 상방에 데이터선이 배치되기 때문에, 제 1 도전막에 있어서의 광 흡수에 의한 온도 상승을 억제하는 것도 가능하다.
(22) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 주사선과 동일 막으로 이루어지는 제 3 도전막을 더 갖고, 상기 제 3 도전막은 층간 절연막을 개재시켜 상기 제 2 도전막과 대향 배치되어 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 도전막과 제 2 도전막의 겹침에 의한 축적 용량에 더하여, 제 2 도전막과 제 3 도전막이 층간 절연막을 개재시켜 대향 배치하는 것에 의해, 기판의 두께 방향에 축적 용량을 겹쳐 쌓을 수 있다. 따라서, 화소 피치가 미세화되더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축하는 것이 가능해진다. 또한 제 3 도전막은 주사선과 동일 막으로 이루어지기 때문에, 비교적 적은 수의 적층 구조에 의해 축적 용량을 구축할 수 있다.
(23) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면 상기 드레인 영역과 동일 막으로 이루어지는 제 4 도전막을 더 갖고, 상기 제 4 도전막은 상기 게이트 절연막을 개재시켜 상기 제 3 도전막과 대향 배치되어 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 3 도전막에 게이트 절연막을 개재시켜 드레인 영역과 동일 막으로 이루어지는 제 4 도전막을 대향 배치시킴으로써, 기판의 두께 방향에 축적 용량을 더 겹쳐 쌓을 수 있다. 즉, 제 1 도전막과 제 2 도전막의 겹침에 의한 축적 용량과, 제 2 도전막과 제 3 도전막의 겹침에 의한 축적 용량과, 제 3 도전막과 제 4 도전막의 겹침에 의한 축적 용량에 의해, 기판의 두께 방향으로 축적 용량을 겹쳐 쌓을 수 있기 때문에, 화소 피치를 미세화 하더라도, 비개구 영역 내에 비교적 큰 축적 용량을 구축하는 것이 가능해진다. 또한 제 4 도전막은 드레인 영역과 동일 막으로 이루어지기 때문에, 비교적 적은 층수의 적층 구조에 의해 축적 용량을 구축할 수 있다.
(24) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막과 상기 제 3 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 2 도전막을 끼워 2개의 축적 용량을 형성할 수 있다.
(25) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 2 도전막과 상기 제 4 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 3 도전막을 끼워 2개의 축적 용량을 형성할 수 있다.
(26) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막과 상기 제 3 도전막은 서로 전기적으로 접속되어 이루어지고, 상기 제 2 도전막과 상기 제 4 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 기판의 두께 방향으로 배열된 제 1 도전막과 제 3 도전막과, 제 2 도전막과 제 4 도전막이 빗살모양으로 맞물리는 형상의 축적 용량이 구축된다. 따라서, 비개구 영역 내에 보다 큰 축적 용량을 구축하는 것이 가능해진다.
(27) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막은 상기 채널 영역을 덮고 있고, 상기 채널 영역 및 그 근접 영역 상에 있어서, 평면적으로 보아 상기 데이터선이 상기 제 1 도전막을 밀려나오지 않도록 형성되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 도전막은 상기 채널 영역을 덮고 있기 때문에, 경사진 입사광에 대해서도 채널 영역으로의 광의 입사를 막을 수 있다. 더구나 채널 영역 상에 있어서, 평면적으로 보아 데이터선이 제 1 도전막을 밀려나오지 않도록 형성되어 있다. 데이터선과 제 1 도전막에서는 보다 채널 영역에 가까운 측에 위치하는 제 1 도전막 쪽이 폭이 넓게 형성되어 있기 때문에, 경사진 광이 채널 영역에 입사하는 것을 막을 수 있고, 또한 데이터선의 반사광이 채널 영역에 입사하는 것을 막을 수 있다.
(28) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막은 상기 데이터선보다도 반사율이 낮은 막으로 이루어지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 제 1 도전막의 반사율은 데이터선의 반사율보다도 낮기 때문에, 경사진 귀환 광에 기인하는 채널 영역에 도달하는 반사광 또는 다중 반사광이, 본 발명과 같은 제 1 도전막의 하방면에서 반사시키는 경우는, 데이터선의 하방면에서 반사되는 경우와 비교하여, 반사율이 낮은 분만 감쇠된 광이 입사되게 되어, 반사광의 영향을 억제할 수 있다. 즉, 본 발명의 경우에는, 가령 제 1 도전막의 하방측에 의한 반사광이나 다중 반사광이 채널 영역에도달한 경우에도, 그 광 강도는 감쇠되어 있기 때문에, 이것에 의한 박막 트랜지스터의 특성 변화를 억제할 수 있는 것이다. 또한, 경사진 입사광에 대해서도, 제 1 도전막의 폭을 확대한 것에 의해 채널 영역의 차광을 충분히 행할 수 있다.
(29) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막 및 상기 데이터선은 적어도 Al을 함유하는 막으로 이루어지는 것을 특징으로 한다.
본 발명의 이러한 예에 따르면, 입사광을 데이터선 및 제 1 도전막에서 반사시켜, 전기 광학 장치의 온도 상승을 막을 수 있고, 또한 제 1 도전막을 저 저항으로 할 수 있다.
(30) 본 발명의 제 2 전기 광학 장치의 다른 예는, 상기 기판 상에서 상기 반도체층보다도 하방에 배치된 하지 차광막을 더 갖고, 상기 하지 차광막은 상기 기판의 반대측에서 보아 적어도 상기 채널 영역을 덮는 동시에, 상기 채널 영역 및 그 근접 영역에 있어서, 평면적으로 보아 상기 하지 차광막은 상기 제 1 도전막보다도 밀려나오지 않도록 형성되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 채널 영역의 상방에는 주사선, 제 1 도전막, 데이터선이 형성되어 있기 때문에, 상방으로부터 채널 영역으로의 광의 조사를 막을 수 있고, 더욱이 채널 영역의 하방에는 하지 차광막이 배치되어 있기 때문에, 채널 영역을 상하에서 차광할 수 있다. 특히, 하지 차광막은 채널 영역을 덮고 있기 때문에, 기판의 반대측으로부터의 광(귀환 광 등)이 채널 영역에 조사되는 것을 하지 차광막에 의해 막을 수 있다. 더욱이, 채널 영역 및 그 근접 영역에 있어서, 평면적으로 보아 하지 차광막이 제 1 도전막보다도 밀려나오지 않도록 형성되어 있기 때문에, 입사광이 하지 차광막에서 반사하여 채널 영역에 조사하는 것을 막을 수 있다. 또한, 가령 다중 반사에 의해 채널 영역에 조사할 가능성이 있는 경사진 귀환 광이 있었다고 해도, 그 대부분은 반사율이 낮은 제 1 도전막에서 반사되어 채널 영역에 입사되기 때문에, 채널 영역에는 감쇠된 광이 입사되게 되고, 반사율이 높은 데이터선으로 반사된 광이 채널 영역을 조사하는 것을 막을 수 있다. 따라서, 다중 반사가 발생하였다고 해도, 채널 영역에의 영향을 극히 억제할 수 있다.
(31) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막과, 상기 하지 차광막 중 적어도 한쪽은 고융점 금속으로 이루어지는 것을 특징으로 한다.
본 발명의 이러한 예에 따르면, 제 1 도전막이나 하지 차광막은, 예를 들면 불투명한 고융점 금속인 Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 및 Pb(납) 등을 적어도 하나 포함하는, 금속 단체, 합금, 금속 실리사이드 등으로 구성된다. 이 때문에, 고온 처리에 의해, 제 1 도전막이나 하지 차광막이 파괴되거나 용융하지 않도록 할 수 있다. 그리고, 예를 들면, 데이터선의 재료로서 일반적인 Al(알루미늄)을 사용하면, 데이터선의 반사율은 80%를 넘는 한편으로, 제 1 도전막을 구성하는 Ti, Cr, W 등의 고융점 금속의 반사율은 이것보다도 현저하게 낮기 때문에, 본 발명과 같은 효과는 충분히 발휘할 수 있다.
(32) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 데이터선의 하방에 있어서, 상기 제 1 도전막과 상기 제 2 도전막은 거의 같은 크기인 것을 특징으로 한다.
이 예에 따르면, 제 1 도전막이 제 2 도전막과 거의 동일한 크기이기 때문에, 제 1 도전막의 내면 반사에 의해 채널층으로의 광의 침입을 막을 수 있고, 더구나 제 2 도전막은 제 1 도전막과 거의 같은 크기이기 때문에, 제 1 도전막의 면적을 크게 할 수 있고, 축적 용량을 증대시킬 수 있다.
(33) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 1 도전막은 상기 화소 전극이 배치된 화상 표시 영역으로부터 그 주위로 연장 설치되고 해당 주변 영역에서 정전위원에 접속되어 이루어지는 것을 특징으로 한다.
이 예에 따르면, 제 1 도전막은 차광막으로서의 기능뿐만 아니라, 축적 용량의 한쪽 전극이고, 더욱이 그것이 용량선으로서의 기능을 가지기 때문에, 비교적 적은 층수의 적층 구조에 의해 채널 영역의 차광을 충분히 행하면서, 용량선을 정전위원에 접속된 용량 전극을 구비한 축적 용량을 구축할 수 있다. 이 때, 제 1 도전막으로부터 용량 전극이 구성되어도 좋고, 제 1 도전막과는 다른 도전막으로부터 용량 전극이나 다른 용량선(서로 용장(冗長)적인 용량선)이 구성되어도 좋다. 더구나 차광 영역(각 화소의 비개구 영역)을 효율적으로 이용하여 용량 전극을 정전위원에 접속하는 것이 가능해진다. 또한, 이러한 정전위원으로서는, 주변 영역에 설치된 데이터선 구동 회로, 주사선 구동 회로 등의 주변 회로용 정전위원을 이용하면, 전용 정전위원을 설치할 필요가 없기 때문에 효율적이다.
(34) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 제 3 도전막은 상기 주사선을 따라서 상기 화상 표시 영역으로부터 그 주위에 연장 설치되고해당 주변 영역에서 정전위원에 접속되어 이루어지는 용량선으로 이루어지며, 상기 제 1 도전막은 상기 용량선에 접속되어 이루어지는 것을 특징으로 한다.
이 예에 따르면, 제 1 도전막은 용량선에 접속되어 있기 때문에, 용량선을 개재시켜 제 1 도전막의 전위를 일정하게 유지하는 것이 가능해져, 제 1 도전막을 채널 영역 등의 근처에 배치하더라도 제 1 도전막의 전위 변동에 의해 박막 트랜지스터의 특성에 악영향을 미치는 사태를 미연에 방지할 수 있다. 또한, 제 1 도전막을 용량 전극으로서 이용한 경우에, 제 1 도전막의 전위를 용량선에 의해 고정할 수 있기 때문에, 용량 전극으로서 양호하게 기능할 수 있다.
(35) 본 발명의 제 2 전기 광학 장치의 다른 예에 따르면, 상기 하지 차광막은 차광성 도전막으로 이루어지고, 화소마다 상기 용량선에 접속되어 이루어지는 것을 특징으로 한다.
이 예에 따르면, 하지 차광막은 화소마다 용량선에 접속되어 있기 때문에, 용량선을 개재시켜 하지 차광막의 전위를 일정하게 유지하는 것이 가능해져, 하지 차광막을 채널 영역 등의 가까이 배치하더라도 하지 차광막의 전위 변동에 의해 박막 트랜지스터의 특성에 악영향을 미치는 사태를 미연에 방지할 수 있다. 또한, 하지 차광막을 용량 전극으로서 이용한 경우에, 하지 차광막의 전위를 용량선에 고정할 수 있기 때문에, 용량 전극으로서 양호하게 기능할 수 있다.
(36) 본 발명의 제 3 전기 광학 장치는, 박막 트랜지스터와, 상기 박막 트랜지스터의 반도체층과 제 1 접속부를 개재시켜 전기적으로 접속된 데이터선과, 상기 박막 트랜지스터의 반도체층과 겹치는 주사선과, 상기 박막 트랜지스터의 반도체층과 제 2 접속부를 개재시켜 전기적으로 접속된 화소 전극과, 상기 제 1 접속부와 상기 제 2 접속부를 피하여 상기 데이터선과 상기 주사선의 영역에 배치된 차광막을 구비한 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막으로 화소 전극의 주변에 발생하는 콘트라스트비의 불량 영역을 차광할 수 있다.
(37) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 차광막은 상기 화소 전극의 가장자리부에 겹치는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막으로 데이터선과 주사선의 영역을 차광하는 것으로 비개구 영역을 규정할 수 있다.
(38) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 반도체층의 하방에 하부 차광막을 더 구비하고, 상기 박막 트랜지스터의 적어도 일부는 상기 차광막과 상기 하부 차광막으로 끼워지는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막과 하부 차광막으로 박막 트랜지스터에 대한 광의 입사를 방지하고, 박막 트랜지스터의 특성 변화를 억제할 수 있다.
(39) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 하부 차광막은 상기 데이터선과 상기 주사선의 적어도 한쪽을 따라서 연장되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 박막 트랜지스터를 갖는 기판만으로 비화소 개구 영역의 차광성을 높일 수 있다.
(40) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 하부 차광막의적어도 상기 박막 트랜지스터측에 대향하는 면은 반사 방지막으로 형성되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 하부 차광막에 입사광이 조사되면, 반사 방지막으로 광이 박막 트랜지스터의 채널 영역이나 채널 인접 영역으로 반사하는 것을 방지할 수 있다.
(41) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 반도체층과 상기 화소 전극과의 전기적 접속을 이루는 도전성 중계막을 더 갖는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 화소 전극과 드레인 영역을 접속하기 위한 콘택트 홀 천공에 의한 에칭의 관통이 방지될 수 있다.
(42) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 중계막은 상기 반도체층과 상기 데이터선을 접속하는 상기 제 1 접속부를 피하여 상기 데이터선과 상기 주사선의 영역에 배치되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 반도체층과 데이터선을 접속하는 제 1 접속부의 영역을 확보하면서 차광 성능을 향상시킬 수 있다.
(43) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 중계막은 상기 차광막을 피한 상기 반도체층과 상기 화소 전극과의 상기 제 2 접속부의 영역에 배치되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막으로 차광할 수 없는 반도체층과 화소 전극과의 제 2 접속부의 영역을 차광하는 것으로, 주사선에 따른 영역을 완전하게 차광할 수 있다.
(44) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 데이터선은 차광성 재료로 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광 성능을 더 향상시킬 수 있다.
(45) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 데이터선과 상기 화소 전극 사이에 틈이 형성되고, 상기 차광막은 상기 틈의 영역에 배치되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 데이터선과 화소 전극 사이의 기생 용량을 저감할 수 있는 동시에, 차광막으로 그 사이를 차광하여, 화소 개구 영역을 규정할 수 있다.
(46) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 데이터선은 상기 차광막을 피한 상기 반도체층과 상기 데이터선의 상기 제 1 접속부의 영역에 배치되어 있는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막으로 차광할 수 없는 반도체층과 데이터선의 제 1 접속부의 영역을 차광하는 것으로, 데이터선에 따른 영역을 완전하게 차광할 수 있다.
(47) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 비화소 개구 영역은 상기 차광막과 상기 하부 차광막으로 형성되는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막과 하부 차광막의 거리가 짧을수록 박막 트랜지스터의 차광성을 높일 수 있다.
(48) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 주사선은 상기 비화소 개구 영역의 거의 중심으로 연장하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 주사선과 동일 막으로 축적 용량을 형성하는 용량 전극을 형성할 필요가 없으면, 주사선을 비화소 개구 영역의 거의 중심으로 연장시켜, 박막 트랜지스터의 채널 영역 및 그 근방의 차광성을 향상시킬 수 있다.
(49) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 박막 트랜지스터의 채널 영역을 포함하는 주변에 있어서, 상기 차광막의 내측 영역에 상기 중계막이 있고, 상기 중계막의 내측 영역에 상기 하부 차광막이 존재하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 차광막측으로부터 입사되는 광은 직접 하부 차광막에 조사되지 않기 때문에, 하부 차광막으로 반사한 광이 박막 트랜지스터에 입사되는 것을 저감할 수 있다.
(50) 본 발명의 제 3 전기 광학 장치의 다른 예에서는, 상기 반도체층은 상기 데이터선의 내측 영역에 위치하는 것을 특징으로 한다.
본 발명의 이러한 구성에 따르면, 반도체층을 데이터선의 영역 내에 형성하는 것으로, 반도체층에 광이 입사되는 것을 저감할 수 있다. 그것에 따라서, 주사선을 따라서 반도체층이 연장하지 않기 때문에, 비화소 개구 영역을 협 피치로 하는 동시에, 차광 성능을 향상시킬 수 있다.
바람직한 실시예의 상세한 설명
이하, 본 발명의 실시예를 도면에 의거하여 설명한다.
(제 1 실시예)
본 발명의 전기 광학 장치의 일 예인 액정 장치의 구성에 대하여, 도 1 내지 도 11a 및 도 11b를 참조하여 설명한다. 도 1은 액정 장치의 화상 표시 영역을 구성하는 매트릭스형으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이고, 도 2는 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이고, 도 3은 도 2의 A-A'에 따른 단면도이다. 또한, 도 3에 있어서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 1에 있어서, 본 실시예에 있어서의 액정 장치의 화상 표시 영역을 구성하는 매트릭스형으로 형성된 복수의 화소는 화소 전극(9a) 및 화소 전극(9a)을 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기록하는 화상 신호(S1, S2, …, Sn)는 이 순서로 선순차(線順次)로 공급하여도 상관없고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여 그룹마다 공급하도록 하여도 좋다. 또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차로 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 그 스위치를 닫는 것에 의해, 데이터선(6a)으로부터 공급되는 화상 신호(S1, S2, …, Sn)를 소정의 타이밍으로기록한다. 화소 전극(9a)을 통하여 액정에 기록된 소정 레벨의 화상 신호(S1, S2, …, Sn)는 대향 기판(후술한다)에 형성된 대향 전극(후술한다)과의 사이에서 일정 기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화하는 것에 의해, 광을 변조하여, 계조 표시를 가능하게 한다. 정규 화이트 모드이면, 인가된 전압에 따라서 입사광의 투과 광량이 감소하고, 정규 블랙 모드이면, 인가된 전압에 따라서 입사광의 투과 광량이 증대하여, 전체로서 액정 장치로부터는 화상 신호에 따른 콘트라스트비를 갖는 광이 출사한다. 여기서, 유지된 화상 신호가 누설(leak)되는 것을 막기 위해서, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 축적 용량(70)은 화소 전극(9a)과 전기적으로 접속된 한쪽의 용량 전극과, 정전위가 공급된 용량선(300)과 전기적으로 접속된 다른쪽의 용량 전극과의 사이에 유전체막을 개재시켜 형성된다. 이 축적 용량(70)에 의해, 예를 들면 화소 전극(9a)의 전압은 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 유지된다. 이로써, 유지 특성은 더욱 개선되고, 콘트라스트비가 높은 액정 장치를 실현할 수 있다.
도 2에 있어서, 액정 장치의 TFT 어레이 기판 상에는 매트릭스형으로 복수의 투명한 화소 전극(9a)(점선부에 의해 화소 전극단(9a')이 나타나 있다)이 설치되어 있고, 화소 전극(9a)의 종횡의 경계에 각각에 따라서 데이터선(6a), 주사선(3a)이 설치되어 있다. 반도체층(1a) 중 채널 영역(1a')(도면 중 우측 하향의 사선 영역)에 대향하도록 주사선(3a)이 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다. 이와 같이, 주사선(3a)과 데이터선(6a)이 교차하는 개소에는 각각 채널 영역(1a')에 주사선(3a)의 일부가 게이트 전극으로서 대향 배치된 TFT(30)가 설치되어 있다. 화소 전극(9a)은 중간 도전막인 중계막(80a)을 중계하고, 콘택트 홀(8a 및 8b)을 통하여 반도체층(1a) 중 후술하는 드레인에 전기적으로 접속되어 있다. 데이터선(6a)은 콘택트 홀(5)을 통하여 폴리실리콘막 등으로 이루어지는 반도체층(1a) 중 후술하는 소스 영역에 전기적으로 접속되어 있다.
또한, 반도체층(1a)으로부터 연장 설치한 용량 전극(1f)(제 4 용량 전극)과 후술하는 게이트 절연막을 개재시켜 적어도 부분적으로 겹치도록, 주사선(3a)과 동일 막으로 이루어지는 용량 전극(3b)(제 3 용량 전극)을 설치하여도 좋다. 이로써, 도 1에 있어서의 축적 용량(70)의 적어도 일부를 형성할 수 있다.
더욱이, 도 2에 있어서 굵은 선으로 도시한 영역에는 각각 주사선(3a)에 따라서 TFT(30)의 하측을 지나도록 하지 차광막(11a)이 설치되어 있다. 보다 구체적으로는, 하지 차광막(11a)은 적어도 TFT의 채널 영역(1a') 및 해당 채널 영역(1a')과 소스 및 드레인 영역의 접합 영역을 TFT 어레이 기판측에서 보아 각각 덮는 위치에 설치되어 있다. 또한, 주사선(3a)의 방향을 따라서 화소 전극(9a)이 매트릭스형으로 형성된 화상 표시 영역으로부터 그 주위로 연장 설치되고, 주변영역에서 정전위원과 접속하도록 하면 좋다. 이와 같이, 하지 차광막(11a)의 전위를 정전위에 고정함으로써, TFT(30)의 오동작을 막을 수 있다. 정전위원으로서는, 후술하는 해당 액정 장치를 구동하기 위한 주변 회로, 예를 들면, 주사선 구동 회로, 데이터선 구동 회로 등에 공급되는 음 전원, 양 전원 등의 정전위원, 접지 전원, 대향 전극에 공급되는 정전위원 등을 들 수 있다. 전위 레벨로 하면, 주사선(3a)에 공급되는 주사 신호의 오프 레벨로 하여 두는 것이 바람직하다. 이로써, 주사선(3a)과의 사이에 기생 용량이 거의 발생하지 않기 때문에, 주사선(3a)에 공급되는 주사 신호의 지연이 생기는 일은 거의 없다.
본 실시예에서는 특히, 도면중 우측 상향의 사선으로 도시한 영역에, 차광성 도전막(제 1 용량 전극)(90a)이 형성되어 있다. 차광성 도전막(90a)은 주사선(3a)과 데이터선(6a)의 사이의 층간에 형성되어 있고, 콘택트 홀(5) 및 콘택트 홀(8b)의 형성 영역을 제외하는, 데이터선(6a)이나 주사선(3a) 등의 배선 및 TFT(30)나 축적 용량의 형성 영역과 평면적으로 보아 겹칠 수 있기 때문에, TFT 어레이 기판 상에서의 차광을 실현할 수 있다. 또한, 차광성 도전막(90a)은 주사선(3a)의 방향을 따라서 화상 표시 영역으로부터 그 주위로 연장 설치하고, 주변 영역에서 정전위원과 접속할 수 있다. 이로써, 차광성 도전막(90a)은 도 1에 있어서의 용량선(300)으로서 기능할 수 있다. 또한, 콘택트 홀(95)을 통하여 주사선(3a)과 동일 막으로 이루어지는 용량 전극(3b)에 접속하는 것에 의해 정전위를 공급하는 것으로, 용량 전극(1f)과의 사이에서 축적 용량(70)을 용이하게 형성할 수 있다. 정전위원으로서는, 후술하는 해당 액정 장치를 구동하기 위한 주변 회로, 예를 들면, 주사선 구동 회로, 데이터선 구동 회로 등에 공급되는 음 전원, 양 전원 등의 정전위원, 접지 전원, 대향 전극에 공급되는 정전위원 등을 들 수 있다.
다음에 도 3의 단면도에 도시하는 바와 같이, 본 실시예에 있어서의 액정 장치는 기판의 일 예를 구성하는 투명한 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은, 예를 들면 석영 기판이나 유리 기판 또는 실리콘 기판으로 이루어지고, 대향 기판(20)은, 예를 들면 유리 기판이나 석영 기판으로 이루어진다. TFT 어레이 기판(10)에는 ITO 막 등의 투명 도전성막으로 이루어지는 화소 전극(9a)이 설치되어 있고, 액정층(50)에 TN(Twisted Nematic) 액정 등을 사용하는 경우, 화소 전극(9a)의 표면에 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(16)을 설치하도록 한다.
다른 한편, 대향 기판(20)에는 그 전체 면에 걸쳐서 ITO 막 등의 투명 도전성막으로 이루어지는 대향 전극(21)이 설치되어 있고, 대향 전극(21)의 표면에 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)을 설치하도록 한다.
더욱이, TFT(30)에 대향하는 위치에 있어서, TFT 어레이 기판(10)과 TFT(30) 사이에는 하지 차광막(11a)이 설치되어 있다. 하지 차광막(11a)은 적어도 화소 스위칭용 TFT(30)의 채널 영역(1a') 및 해당 채널 영역(1a')과 소스 및 드레인 영역의 접합 영역에 대향하는 위치에 형성되어 있기 때문에, TFT 어레이 기판(10)측으로부터의 반사광 등이 채널 영역(1a')이나 그 인접 영역에 조사되는 일은 없다. 이로써, 광에 기인한 누설 전류의 발생에 의해 TFT(30)의 특성이 변화하는 일은 없다. 하지 차광막(11a)으로서는, 바람직하게는 Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 및 Pb(납) 등의 불투명한 고융점 금속을 적어도 하나 포함하는 금속 단체, 합금, 금속 실리사이드 등으로 구성하는 것이 바람직하다. 또는, 직접적으로 입사광이 돌아 들어가더라도 광을 흡수할 수 있도록, 하지 차광막(11a)의 표면에 폴리실리콘 등의 반사 방지막을 형성하여도 좋다. 또한, TFT 어레이 기판(10)측으로부터의 반사광 등이 약한 경우에는, 하지 차광막(11a)에 폴리실리콘막을 사용하여도 상관없다. 이러한 재료로 하지 차광막(11a)을 구성하면, 예를 들면, 게이트 절연막(2)의 형성에 있어서의 고온 처리에 의해 하지 차광막(11a)이 파괴되거나 용융되지 않도록 할 수 있다. 더욱이, 본 실시예에서는 하지 차광막(11a)을, 각 주사선(3a)의 하방을 해당 주사선(3a)을 따라서 줄무늬형으로 형성하고 있지만, 각 데이터선(6a)의 하방을 해당 데이터선(6a)에 따라 줄무늬형으로 형성하여도 좋고, 또는 각 주사선(3a) 및 각 데이터선(6a)의 하방에 격자형으로 형성하여도 좋은 것은 말할 필요도 없다. 이와 같이 하지 차광막(11a)을 줄무늬형으로 형성하면 하지 차광막(11a)에 의한 응력 완화를 실현할 수 있고, 격자형으로 형성하면 차광성이 높아질뿐만 아니라 하지 차광막(11a)의 저 저항화를 더욱 도모할 수 있다.
또한, 하지 차광막(11a)과 TFT(30) 사이에는 하지 절연막(12)이 설치되어 있다. 하지 절연막(12)은 TFT(30)를 구성하는 반도체층(1a)을 하지 차광막(11a)으로부터 전기적으로 절연하기 위해서 설치되는 것이다. 더욱이, 하지 절연막(12)은 TFT 어레이 기판(10)의 전체 면에 형성되는 것에 의해 TFT(30)를 위한 하지막으로서의 기능도 갖는다. 즉, TFT 어레이 기판(10)의 표면의 연마 시에 있어서의 거칠기나, 세정 후에 남는 더러움 등으로 TFT(30)의 특성 변화를 방지하는 기능을 갖는다. 하지 절연막(12)은, 예를 들면, NSG(비도핑된 실리케이트 유리), PSG(인 실리케이트 유리), BSG(붕소 실리케이트 유리), BPSG(붕소 인 실리케이트 유리) 등의 고절연성 유리 또는 산화 실리콘막, 질화 실리콘막 등으로 이루어진다. 또한, 하지 절연막(12)에 의해, 하지 차광막(11a)이 TFT(30) 등을 오염시키는 사태를 미연에 막을 수도 있다.
더욱이 본 실시예에서는, 하지 절연막(12) 상에 형성되는 TFT(30)는 LDD(Lightly Doped Drain) 구조를 갖고 있고, 예를 들면 폴리실리콘막으로 이루어지는 반도체층(1a)은 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 채널 영역(1a')을 끼워 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)이 형성되고, 저농도 소스 영역(1b)에는 고농도 소스 영역(1d)이 접속되고, 저농도 드레인 영역(1c)에는 고농도 드레인 영역(1e)이 접속되어 있다. 이와 같이, TFT(30)를 LDD 구조로 형성하는 것에 의해, TFT(30)의 오프 시에 있어서의 누설 전류를 대폭 저감할 수 있고, 유지 성능을 높일 수 있다. 또한, TFT(30)는 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 행하지 않은 오프셋 구조를 채용하여도 좋고, 주사선(3a)의 일부인 게이트 전극을 마스크로서 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하는 셀프 얼라인형 TFT 이더라도 좋다.
반도체층(1a) 상에는 100nm 이하의 박막으로 게이트 절연막(2)이 형성된다. 게이트 절연막(2)은 폴리실리콘막을 1000도 이상의 고온으로 산화함으로써 치밀하고 절연성이 높은 막을 형성할 수 있다. 고온 처리를 할 수 없는 경우는 CVD(Chemical Vapor Deposition) 등에 의해 형성하여도 좋다. 게이트 절연막(2) 상에는, 예를 들면 P(인)가 주입된 저 저항인 폴리실리콘막으로 형성된 주사선(3a)을 배치하고, 반도체층(1a)과 겹친 부분의 주사선(3a)이 게이트 전극으로서 기능한다.
반도체층(1a) 상에 형성한 게이트 절연막(2) 및 주사선(3a) 상에 CVD 등에 의해 층간 절연막(81)을 퇴적하고, 고농도 드레인 영역(1e)의 소정 개소에 있어서, 게이트 절연막(2) 및 층간 절연막(81)에 대하여 콘택트 홀(8a)을 천공한다. 이 콘택트 홀(8a)을 통하여 고농도 드레인 영역(1e)과 도전성 중계막(80a)을 전기적으로 접속한다. 중계막(80a) 상에는 층간 절연막(91), 층간 절연막(4), 층간 절연막(7)이 순차 적층되고, 이들 층간 절연막에 대하여 중계막(80a)(제 2 용량 전극)의 소정위치에 콘택트 홀(8b)을 천공한다. 이 콘택트 홀(8b)을 통하여 중계막(80a)과 화소 전극(9a)을 전기적으로 접속한다. 이와 같이, 중계막(80a)은 반도체층(1a)과 화소 전극(9a)을 전기적으로 접속하기 위한 중간 도전막으로서 기능한다. 이 중계막(80a)에 의해 화소 전극(9a)으로부터 반도체층(1a)까지의 긴 거리에 대하여, 단숨에 콘택트 홀을 천공하지 않아도 좋기 때문에, 예를 들면 50nm 정도로 대단히 얇은 막 두께의 반도체층(1a)의 관통을 방지할 수 있다. 또한, 콘택트 홀을 따로따로 천공하는 것으로, 콘택트 홀(8a 및 8b)의 직경을 각각 작게 할 수 있는 이점이 있다. 이로써, 콘택트 홀(8a 및 8b)을 형성하는 영역이 작아도 되기 때문에, 그 분만큼 화소 개구율을 높이거나 고정밀화를 실현할 수 있다. 중계막(80a)의 재질로서 하지 차광막(11a)과 마찬가지로, Ti, Cr, W, Ta, Mo 및 Pb 등의 불투명한 고융점 금속을 적어도 하나 포함하는 금속 단체, 합금, 금속 실리사이드 등으로 형성하면, 차광막으로서도 기능할 수 있다. 더욱이, 에칭 시에 있어서의 선택비가 높기 때문에, 중계막(80a)을 예를 들면 50nm 정도의 막 두께로 형성하여도, 콘택트 홀(8b)의 천공 시에 중계막(80a)을 관통하는 일은 없다. 또한, 주사선(3a)과 중계막(80a)을 절연하기 위한 층간 절연막(81)을 TFT(30)의 스위칭 동작에 영향을 주지 않는, 예를 들면 500nm 이상의 막 두께로 형성하면, 중계막(80a)은 TFT(30)나 주사선(3a) 상에 평면적으로 보아 겹치도록 설치할 수 있다. 이로써, 데이터선(6a)의 하방에서 또한 TFT(30)를 구성하는 반도체층(1a)의 바로 근처에서 차광할 수 있기 때문에, 채널 영역(1a')이나 그 접합 영역인 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 입사광이 바로 조사되거나, 데이터선(6a) 등에 의해 반사된 미광(迷光)이 조사되는 일이 없다. 이로써, TFT(30)의 오프 시에 있어서의 누설 전류를 대폭 저감할 수 있고, 유지 성능을 각별히 높일 수 있다.
본 실시예에서는, 또한 도 3에 도시하는 바와 같이, 중계막(80a) 상에 층간 절연막(91)을 개재시켜 차광성 도전막(90a)을 형성하고 있다. 차광성 도전막(90a)은 상술한 바와 같이 콘택트 홀(5 및 8b)을 제외한 비개구 영역을 차광할 수 있다. 또한, 차광성 도전막(90a)은 도 1에 있어서의 용량선(300)으로서 기능할 수 있기 때문에, 도전막(90a)과 중계막(80a)의 사이에서 층간 절연막(91)을 유전체막으로서 축적 용량(70)의 적어도 일부를 형성할 수 있다. 즉, 중계막(80a)과 차광성 도전막(90a)이 축적 용량(70)을 형성하기 위한 전극으로서 기능하는 것이다. 또한, TFT(30)를 구성하는 반도체층(1a)의 바로 근처에서 중계막(80a) 및 차광성 도전막(90a)의 2층으로 차광할 수 있다. 이로써, TFT(30)의 오프 시에 있어서의 누설 전류를 더욱 대폭 저감할 수 있기 때문에, 투사형 프로젝터 등의 강한 광원하에서 사용되는 액정 장치에는 대단히 유리하다. 차광성 도전막(90a)의 재질은 하지 차광막(11a) 또는 중계막(80a)과 마찬가지로 Ti, Cr, W, Ta, Mo 및 Pb 등의 불투명한 고융점 금속을 적어도 하나 포함하는 금속 단체, 합금, 금속 실리사이드 등으로 형성하면, 차광성이 높고 저 저항인 배선을 실현할 수 있다. 또한, 차광성 도전막(90a)을 형성하기 전에, 예를 들면 활성화 열처리 등의 400도 이상의 고온 처리가 끝나 있으면, 더욱 저 저항인 Al(알루미늄)을 포함하는 금속 단체, 합금, 금속 실리사이드 등으로 차광성 도전막(90a)을 형성할 수 있다. 이와 같이 용량선(300)을 겸하는 차광성 도전막(90a)을 데이터선(6a)의 재질과 동일한 Al로 형성함으로써, 용량선(300)의 저항을 종래의 폴리실리콘막과 비교하여 2 내지 3자리수분의 저감을 도모할 수 있다. 이로써, 용량선(300)의 시정수가 큰 것에 의해 생기는 주사선(3a) 방향의 크로스토크를 대폭 저감할 수 있다.
또한, 차광성 도전막(90a)은 각 화소 전극(9a)마다 콘택트 홀(95)을 통하여, 주사선(3a)과 동일 막으로 이루어지는 용량 전극(3b)과 전기적으로 접속하도록 하여도 좋다. 이로써, 용량 전극(3b)은 차광성 도전막(90a)과 동일한 정전위에 고정할 수 있다. 따라서, 용량 전극(3b)과 반도체층(1a)의 고농도 드레인 영역(1e)과 전기적으로 접속된 중계막(80a) 사이에서, 층간 절연막(81)을 유전체막으로서 축적 용량(70)의 적어도 일부를 이 영역에서도 형성할 수 있다. 더욱이, 용량 전극(3b)과 반도체층(1a)의 고농도 드레인 영역(1e)으로부터 연장 설치된 용량 전극(1f) 사이에서, 게이트 절연막(2)을 유전체막으로서 이 영역에도 축적 용량(70)의 적어도 일부를 형성할 수도 있다. 또한, 콘택트 홀(95)은 데이터선(6a)의 하방에서 천공하도록 하여, 데이터선(6a)을 따라서 인접하는 화소 전극(9a)에 접속된 반도체층(1a)과 데이터선(6a)을 전기적으로 접속하기 위한 콘택트 홀(5)의 바로 근처에서 전기적으로 접속하면 좋다. 이러한 구성을 채용하면, 데이터선(6a)의 하방에 있어서, 축적 용량(70)을 형성하기 위한 큰 영역을 확보하는 것이 가능하게 된다.
도 4에, 본 실시예의 액정 장치를 구성하는 1 화소의 등가 회로도를 도시한다. 도 4에 도시하는 바와 같이, 반도체층(1a)의 고농도 드레인 영역(1e)과 중계막(80a) 및 화소 전극(9a)을 전기적으로 접속하고, 한편, 차광성 도전막(90a)과 용량 전극(3b)을 전기적으로 접속한다. 차광성 도전막(90a)은 화상 표시 영역으로부터 그 주위로 연장 설치하고, 주변 영역에서 정전위원과 접속되어 있다. 또한, 하지 차광막(11a)과 차광성 도전막(90a)을 전기적으로 접속하여도 좋다. 이들 도전막을 조합함으로써, 이상적인 스택 구조에 의한 축적 용량(70)을 형성할 수 있다. 즉, 본 실시예에서는, 정전위에 고정된 차광성 도전막(90a), 용량 전극(3b) 및 하지 차광막(11a)의 각 도전막의 층간에 유전체막을 개재시켜 고농도 드레인 영역(1e)으로부터 연장 설치된 용량 전극(1f), 중계막(80a) 및 화소 전극(9a)을 형성하는 것이 가능하게 된다.
구체적으로, 도 2의 인접하는 화소군의 평면도에 있어서, 어떤 영역에 축적 용량이 형성되어 있는지를 도 5 내지 도 9에 도시한다. 또한, 도 2 및 도 5 내지 도 9의 축척은 동일하게 한다.
도 5는 주사선(3a)의 층과 데이터선(6a)의 층의 사이에 위치되는, 차광성 도전막(90a)과 중계막(80a)의 사이에 형성되는 제 1 축적 용량(C1)을 도시하고 있다. 유전체막으로서 층간 절연막(91)을 사용한다. 교차 빗금의 영역이 실제로 제 1 축적 용량(C1)이 형성되는 영역에서, 콘택트 홀(5)이나 콘택트 홀(95) 및 콘택트 홀(8b)을 제외한 비개구 영역의 상당한 부분으로 축적 용량(C1)을 형성할 수 있다. 여기서, 용량 전극(3b)을 설치하지 않은 경우는, 해당 용량 전극(3b)과 차광성 도전막(90a)을 전기적으로 접속하기 위한 콘택트 홀(95)을 천공할 필요가 없어지기 때문에, 이 영역에서도 제 1 축적 용량(C1)을 형성할 수 있다. 또한, 본 실시예에서는, 종래 불가능하였던 TFT(30)의 채널 영역(1a') 상에도 제 1 축적 용량(C1)을 형성할 수 있기 때문에, 투과형 액정 장치의 화소 개구율의 향상이나 미세화에는 대단히 유리하다. 층간 절연막(91)에는 산화막이나 질화막 등의 절연성 및 유전율이 높은 막을 사용할 수 있다. 또한, 중계막(80a)을 폴리실리콘막으로 형성하고, 또한, 차광성 도전막(90a)을, 하층을 폴리실리콘막, 상층을 고융점 금속을 함유한 차광막과 같은 다층구조로 구성함으로써, 층간 절연막(91)을 폴리실리콘막과의 연속 공정으로 형성할 수 있기 때문에, 결함이 적은 치밀한 절연막을 형성할 수 있다. 이로써, 장치 결함이 감소할 뿐만 아니라, 층간 절연막(91a)을 100nm 이하의 막 두께로 형성하는 것이 가능하기 때문에, 제 1 축적 용량(C1)을 더욱 증대시킬 수 있다.
다음에 도 6은 중계막(80a)과 용량 전극(3b) 사이에 형성되는 제 2 축적 용량(C2)을 도시하고 있다. 유전체막으로서 층간 절연막(81)을 사용한다. 교차 빗금의 영역이 실제로 제 2 축적 용량(C2)이 형성되는 영역이다. 용량 전극(3b)은 반도체층(1a)과 중계막(80a)을 전기적으로 접속하기 위한 콘택트 홀(8a)의 영역에서 각 화소마다 분단되어 있고, 콘택트 홀(95)로서 상방의 차광성 도전막(90a)과전기적으로 접속된다. 도 6에 도시하는 바와 같이, 용량 전극(3b)을 T자형으로 형성하면, 효율적으로 제 2 축적 용량(C2)을 형성할 수 있다. 층간 절연막(81)에는 산화막이나 질화막 등의 절연성 및 유전율이 높은 막을 사용할 수 있다. 단, 용량 전극(3b)은 주사선(3a)과 동일 막으로 형성하고 있기 때문에, 제 2 축적 용량(C2)을 형성할 수 있는 영역은 도 5에 있어서의 제 1 축적 용량(C1)을 형성하는 영역보다도 작아진다. 또한, 중계막(80a)에서 채널 영역(1a') 및 그 인접 영역을 차광하는 경우에는, TFT(30)의 오동작을 막기 위해서 층간 절연막(81)의 막 두께는 500nm 이상 필요하기 때문에, 제 2 축적 용량(C2)은 제 1 축적 용량(C1)만큼 증대시킬 수 없다.
도 7은 용량 전극(3b)과 용량 전극(1f) 사이에 형성되는 제 3 축적 용량(C3)을 도시하고 있다. 유전체막으로서 게이트 절연막(2)을 사용한다. 교차 빗금의 영역이 실제로 제 3 축적 용량(C3)이 형성되는 영역이다. 게이트 절연막(2)은 상술한 바와 같이, 1000도 이상의 고온에서 산화하여 형성하기 때문에, 치밀하고 절연성이 높은 막이 형성된다. 따라서, 제 3 축적 용량(C3)을 형성할 수 있는 면적은 도 6의 제 2 축적 용량(C2)을 형성하는 영역과 거의 다르지 않지만, 제 3 축적 용량(C3)은 제 2 축적 용량(C2)보다 크게 형성할 수 있다. 또한, 용량 전극(3b)과 상방의 차광성 도전막(90a)을 전기적으로 접속하기 위한 콘택트 홀(95)의 형성 영역의 하방에도 제 3 축적 용량(C3)을 형성할 수 있다.
더욱이, 도 8에 도시하는 바와 같이, 용량 전극(1f)과 하지 차광막(11a) 사이에도 제 4 축적 용량(C4)을 형성할 수 있다. 유전체막으로서 하지 절연막(12)을사용한다. 교차 빗금의 영역이 실제로 제 4 축적 용량(C4)이 형성되는 영역이다. 하지 절연막(12)을 500nm 이하의 막 두께로 형성하면, 채널 영역(1a')과 하지 차광막(11a)의 거리도 가깝기 때문에, TFT(30)가 하지 차광막(11a)의 전위에 의해서 오동작하여 버린다. 그래서, 축적 용량(1f)과 하지 차광막(11a)이 평면적으로 보아 겹치는 영역의 하지 절연막(12)을 선택적으로 박막화하여 제 4 축적 용량(C4)을 증대시키도록 하여도 좋다. 즉, 채널 영역(1a)에 대향하는 하지 절연막(12)의 영역 이외의 부분을 박막으로 하는 것으로, 제 4 축적 용량(C4)을 증대시킬 수 있다.
더욱이, 도 9에 도시하는 바와 같이, 화소 전극(9a)과 차광성 도전막(90a) 사이에도 제 5 축적 용량(C5)을 형성할 수 있다. 유전체막으로서 층간 절연막(4) 및 층간 절연막(7)을 사용한다. 교차 빗금의 영역이 실제로 제 5 축적 용량(C5)이 형성되는 영역이다. 층간 절연막(4) 및 층간 절연막(7)으로서는, 예를 들면, NSG, PSG, BSG, BPSG 등의 고절연성 유리 또는 산화 실리콘막, 질화 실리콘막 등으로 이루어진다. 단, 데이터선(6a)은 층간 절연막(4) 상에 형성되기 때문에, 화소 전극(9a)과 데이터선(6a) 사이에 생기는 기생용량에 의해 표시 화상이 열화하기 때문에, 층간 절연막(7)을 두껍게 할 필요가 있고, 실제로는 제 5 축적 용량(C5)을 제 1 축적 용량(C1) 만큼은 증대할 수 없다.
이와 같이, 본 실시예의 액정 장치는 축적 용량(70)을 형성하기 위한 용량 전극을 유전체막을 개재시켜 적층하여 감으로써, 제 1 축적 용량(C1)으로부터 제 5 축적 용량(C5)까지 5층으로 이루어지는 스택형 축적 용량(70)을 형성할 수 있다. 이로써, 축적 용량 형성용 영역이 작더라도, 효율적으로 큰 축적 용량(70)을 형성할 수 있다. 여기서, 본 실시예의 액정 장치는 적어도 제 1 축적 용량(C1)을 형성할 수 있으면 좋다. 금후, 화소의 고개구율화나 미세화가 더욱 진행하여, 예를 들면 축적 용량 전극(3b)을 형성할 수 없더라도, 본 실시예의 구조에 따르면 제 1 축적 용량(C1)의 유전체막인 층간 절연막(91)을 박막화하는 것으로 충분한 축적 용량(70)을 얻을 수 있다. 따라서, 본 실시예에 따르면, 전기 광학 장치의 목적에 맞는 사양에 대하여, 제 1 축적 용량(C1)으로부터 제 5 축적 용량(C5)까지의 축적 용량 중에서 선택하여 사용할 수 있어 유리하다.
다시 도 3에 도시하는 바와 같이, 데이터선(6a)은 차광성 도전막(90a)보다 상방의 층간 절연막(4) 상에 형성되어 있다. 또한, 데이터선(6a)은 게이트 절연막(2), 층간 절연막(81), 층간 절연막(91) 및 층간 절연막(7)의 소정 개소에 콘택트 홀(5)을 천공하고, 이 콘택트 홀(5)을 통하여 반도체층(1a)의 고농도 드레인 영역(1e)과 전기적으로 접속되어 있다. 더욱이, 데이터선(6a)은 화상 신호가 공급되기 때문에, Al 등의 저 저항으로 차광성이 높은 금속막이나 금속 실리사이드 등으로 구성되어 있다.
여기서, 본 실시예의 액정 장치에서는 데이터선(6a)에 더하여, 차광성 도전막(90a) 등에 의해 비개구 영역인 차광 영역을 규정할 수 있다. 구체적으로는, 도 10에 도시하는 바와 같이, 화소 전극(9a)에 겹치도록 차광성 도전막(90a)을 형성하고, 채널 영역(1a')을 포함하는 대부분의 영역을 차광하도록 한다. 또한, 차광성 도전막(90a)으로 데이터선(6a)에 따른 영역의 대부분을 차광할 수 있기 때문에, 종래와 같이 데이터선(6a)만으로 차광 영역을 규정할 필요가 없어지고, 데이터선(6a)과 화소 전극(9a)을 층간 절연막(7)을 개재시켜 극력 겹치지 않도록 구성할 수 있다. 이로써, 데이터선(6a)과 화소 전극(9a) 사이의 기생 용량을 대폭 저감할 수 있고, 화소 전극(9a)의 전위 변동에 의한 표시 화질의 저하를 초래하는 일이 없다. 단, 차광성 도전막(90a)은 데이터선(6a)보다 하방에 형성되기 때문에, 데이터선(6a)과 반도체층(1a)을 전기적으로 접속하기 위한 콘택트 홀(5)을 형성하는 영역은 차광할 수 없다. 그래서, 콘택트 홀(5)이 형성되는 영역은 데이터선(6a)을 화소 전극(9a)에 일부 겹치도록 폭 넓게 형성하면 좋다. 이 콘택트 홀(5)을 형성하는 영역이 채널 영역(1a')의 바로 근처에 있으면, 차광성 도전막(90a)에서 채널 영역(1a') 부근을 충분히 차광할 수 없기 때문에, 이러한 경우에는, 콘택트 홀(5)의 형성 영역을 데이터선(6a)을 따라서 채널 영역(1a')으로부터 멀어지는 방향으로 이동하여도 아무런 문제없다. 본 실시예에서는, 이와 같이 콘택트 홀(5)의 형성 영역을 이동하더라도 중계막(80a)과 차광성 도전막(90a) 사이에 형성되는 제 1 축적 용량(C1)은 변화하지 않는다는 이점이 있다. 또한, 차광성 도전막(90a)은 중계막(80a)과 화소 전극(9a)을 전기적으로 접속하기 위한 콘택트 홀(8b)의 형성 영역에도 설치할 수 없기 때문에, 이 영역은 중계막(80a)에서 차광하면 좋다. 만약, 중계막(80a)을 폴리실리콘막 등의 광 투과성 막으로 형성하는 경우에는, 하지 차광막(11a)으로 차광하여도 상관없다. 이 때, 콘택트 홀(8b)의 형성 영역은 채널 영역(1a')으로부터 멀어지도록 한 쪽이 좋다. 도 10에 도시하는 바와 같이, 인접하는 데이터선(6a)의 중간에 콘택트 홀(8b)을 설치하도록 하면, 입사광이 하지 차광막(11a)에 조사되더라도, 채널 영역(1a')에 도달하지 않아 유리하다. 또한, 화소의 구성을 데이터선(6a)에 대하여 선대칭으로 형성할 수 있기 때문에, 예를 들면, TN 액정의 비틀림 방향이 다른 액정 장치를 조합시키는 프로젝터 등에서 색 불균일함 등의 표시 화질의 저하를 초래하는 일이 없다.
이와 같이, 본 실시예에서는, TFT 어레이 기판(10) 상에서 차광 영역을 규정할 수 있기 때문에, 도 3에 도시하는 바와 같이, 대향 기판(20)에 차광막을 설치할 필요가 없어진다. 따라서, TFT 어레이 기판(10)과 대향 기판(20)을 기계적으로 접합할 때에, 얼라인먼트가 어긋났다고 하여도 대향 기판(20) 상에 차광막이 없기 때문에, 광이 투과하는 영역(개구 영역)이 변화하는 일은 없다. 이로써, 항상 안정된 화소 개구율이 얻어지기 때문에, 장치 불량을 대폭 저감할 수 있다.
또한, 본 실시예에 의한 액정 장치는 입사광의 입사 각도에 대해서도 종래보다 강한 구조를 채용할 수 있다. 그래서, 도 11a 및 도 11b를 참조하여 설명한다. 도 11a는 도 2에 있어서의 B-B'에 따른 단면도이고, 도 11b는 종래의 구조를 도시하고 있다. 더욱이, 도 11a 및 도 11b에 있어서는, 같은 축척으로 나타내고 있다.
일반적으로, 반도체층(1a)의 채널 영역 부근에 광이 조사되면, TFT(30)의 오프 시에 있어서, 광 여기에 의한 누설 전류가 발생하기 때문에, 화소 전극(9a)에 기록된 전하를 유지하는 능력이 저하하여 버린다. 그래서, 본 실시예에서는, 도 11a에 도시하는 바와 같이, 입사광(L1)에 대해서는 차광성 도전막(90a)을 설치하고, TFT 어레이 기판(10) 방향으로부터의 반사광(L2)에 대해서는 하지 차광막(11a)을 설치함으로써, 반도체층(1a)으로의 광의 조사를 막는 구조를 채용한다. 또한, 입사광(L1)의 광량에 대하여, 반사광(L2)은 100분의 1 이하의 광량밖에 조사되지않기 때문에, 채널 영역 및 그 근접 영역에 있어서 입사광(L1)을 차광하기 위한 차광성 도전막(90a)의 폭(W1) 쪽이 하지 차광막(11a)의 폭(W2)보다 길어지도록 구성한다. 즉, 채널 영역 및 그 근접 영역에 있어서 하지 차광막(11a)이 차광성 도전막(90a)을 밀려나오지 않도록 형성되어 있다. 더욱이, 반도체층(1a)의 폭(W3)은 채널 영역 및 그 근접 영역에서 하지 차광막(11a)의 폭(W2)보다도 짧아지도록 구성한다. 즉, 채널 영역 및 그 근접 영역이 TFT 어레이 기판측으로부터 보아 하지 차광막(11a)에 의해 덮여 있다. 이러한 구성을 채용함으로써, 입사광(L1)이 일정 각도를 가지고 입사되었다고 해도, 반도체층(1a)에 광이 도달할 가능성을 저감할 수 있다. 또한, 본 실시예에서는, 차광성 도전막(90a)을 데이터선(6a)과 반도체층(1a)의 층간에 형성할 수 있기 때문에, 도 11b에 도시하는 종래 예와 같이 데이터선(6a)으로 채널 영역을 차광하는 경우보다도, 더욱 채널 영역의 바로 근처에서 차광하는 것이 가능하게 된다. 여기서, 본 실시예 및 종래 예에 있어서, 입사광(L1)의 입사 각도에 대한 마진을 생각하여 본다. 통상, 입사광(L1)은, 반도체층(1a)에 직접 조사되는 것은 반도체층(1a)의 폭(W3)이, 예를 들면 1㎛로 짧기 때문에 그다지 생각되지 않는다. 그래서, 반도체층(1a)의 하방에 설치된 하지 차광막(11a)에 조사된 광이 반사하여 반도체층(1a)에 조사된다고 가정하여 본다. 여기서, 도 11a 및 도 11b에 있어서의 (1) 본 실시예 및 (2) 종래 예에 나타내는 하지 차광막(11a)의 폭은 동일한 W2로 한다. 또한, 입사광(L1)을 가리기 위한 본 실시예에 있어서의 차광성 도전막(90a)의 폭과 종래 예에 있어서의 데이터선(6a)의 폭을 동일한 W1로 한다. 본 실시예에서는 하지 차광막(11a)과 차광성 도전막(90a)의층간 거리를 D1로 하고, 한편 종래 예는 하지 차광막(11a)과 데이터선(6a)까지의 층간 거리를 D2로 한다. 여기서, 본 실시예에 있어서의 하지 차광막(11a)과 데이터선(6a)까지의 층간 거리를 D2로 하면, D1＞D2의 관계가 된다. 따라서, 입사광(L1)이 같은 각도로 입사되어 온 경우, 하지 차광막(11a)까지의 층간 거리가 짧은 분만큼, 입사광(L1)의 각도가 본 실시예 쪽이 마진이 있게 된다. 즉, 본 실시예에 있어서의 입사광(L1)의 마진 각도를 R1로 하고, 종래 예에 있어서의 입사광(L1)의 마진 각도를 R2로 하면, R1＞R2의 관계가 된다. 이 결과로부터, 본 실시예의 액정 장치 쪽이 입사광의 입사 각도에 마진이 있기 때문에, 금후, 광학계가 소형화되어 더욱 입사 각도가 커지더라도 대응할 수 있어 유리하다. 더욱이, 본 실시예에서는, 반도체층(1a)의 측면부에 절연막을 개재시켜 차광막을 형성하는 것도 가능하고, 입사 각도로의 대응을 더욱 향상시킬 수 있다.
또한, 본 실시예의 액정 장치에서는 종래 예와 같이 데이터선(6a)으로 차광할 필요가 없기 때문에, 채널 영역 및 그 근접 영역에 있어서 데이터선(6a)의 폭(W4)을 차광성 도전막(90a)의 폭(W1)보다도 짧게 할 수 있다. 즉, W1＞W4의 관계가 되고, 채널 영역 및 그 근접 영역에 있어서, 데이터선(6a)이 차광성 도전막(90a)을 밀려나오지 않도록 형성되어 있다. 이로써, 데이터선(6a)에서 반사된 광이 미광이 되어 반도체층(1a)에 조사되는 것을 미연에 막을 수 있다. 특히, 차광성 도전막(90a)은 데이터선(6a)을 형성하는 Al보다도 반사율이 낮은 고융점 금속을 함유한 막으로 형성할 수 있기 때문에, 데이터선(6a)에 의한 미광을 차광성 도전막(90a)에서 흡수하는 것도 가능하다.
더욱이, 본 실시예의 액정 장치에서는 차광성 도전막(90a)의 하방에 중계막(80a)을 형성하는 것도 가능하기 때문에, 이 중계막(80a)에 의해 반도체층(1a)을 바로 근처에서 차광할 수 있어 차광성이 향상된다. 이 경우, 중계막(80a)의 폭을 차광성 도전막(90a)의 폭(W1)과 거의 동일하게 하면, 차광성이 더 높아진다. 또한, 만일, TFT 어레이 기판(10)측으로부터 반사광(L2)이 입사된 경우, 종래 예에서는 반사율이 높은 데이터선(6a)을 차광막으로서 대용하기 때문에, 데이터선(6a)의 하방에서 반사된 미광이 반도체층(1a)에 조사될 우려가 있었지만, 본 실시예에서는 중계막(80a)을 폴리실리콘막이나 저반사인 고융점 금속을 함유한 막으로 형성함으로써 광을 흡수하도록 한다. 이로써, 내면 반사의 미광을 대폭 저감할 수 있고, 조금도 TFT(30)의 누설에 의한 화질 표시의 열화를 걱정할 필요가 없어진다. 또한, 중계막(80a)을 저반사인 막으로 형성함으로써, 차광성 도전막(90a)은 데이터선(6a)과 같은 고반사인 Al을 적어도 함유한 막으로 형성하여도 상관없다. 이와 같이, 액정 장치의 차광 영역을 예를 들면 가시광 영역에 있어서 80% 이상의 반사율을 갖는 고반사율의 Al을 적어도 함유한 막으로, 데이터선(6a) 및 차광성 도전막(90a)을 형성하는 것이 가능하게 되기 때문에, 입사광을 데이터선(6a) 및 차광성 도전막(90a)에서 반사시키고, 액정 장치의 온도 상승을 막을 수 있다. 따라서 본 실시예에 있어서의 액정 장치에서는, 예를 들면 프로젝터의 냉각 장치의 개발에 드는 비용을 저감하거나, 액정 장치의 내광성을 향상시키는 것이 가능하다.
이상 설명한 본 실시예에 있어서, 화소 전극(9a)하의 층간 절연막(7)의 표면을 평탄화하고 있다. 이것은 배선이나 소자 등의 단차에 의한 액정의 디스클리네이션(disclination)을 막기 위해서, 또한 하방의 층간 절연막(4) 등에 대하여 행하여도 좋다. 여기서, 평탄화 처리로서는 유기나 무기의 SOG(Silicon 0n Glass)막을 스핀 코터(spin coater)로 도포하여도 좋고, CMP 처리를 실시함으로써 평탄화를 도모하는 것도 가능하다.
(제 2 실시예)
본 발명의 전기 광학 장치의 제 2 실시예의 구성에 대하여, 도 12 내지 도 16을 참조하여 설명한다.
전기 광학 장치의 일 예인 액정 장치는 일반적으로 액정의 열화를 막기 위해서 교류 반전 구동을 행하지 않으면 안 된다. 그래서, 몇 개의 구동 방법이 제안되어 있지만, 본 발명의 제 2 실시예의 액정 장치에서는, 도 12에 도시하는 바와 같이 주사선(3a)마다 액정에 걸리는 화상 신호의 극성을 반전하고, 또한, 이것에 더하여 1 필드마다 화상 신호의 극성을 반전하는 구성을 채용한다. 이로써, 액정에 걸리는 직류 성분을 극력 억제할 수 있고, 플리커(flicker)의 발생을 대폭 저감할 수 있다. 이와 같이 주사선(3a)마다 화상 신호의 극성을 반전시키는 경우, 주사선(3a)을 따라서 X 방향에 인접하는 화소 전극(9a)에는 같은 극성의 화상 신호가 기록되기 때문에, 인접하는 화소 전극(9a) 사이에 있어서 전계가 발생하지 않는다. 한편, 데이터선(6a)을 따라서 Y 방향에 인접하는 화소 전극(9a)에는 다른 극성의 화상 신호가 기록되기 때문에, 인접하는 화소 전극(9a) 사이에서 전계가 발생하여 액정의 디스클리네이션(400)이 생긴다.
그래서, 도 12에 있어서의 디스클리네이션(400)의 발생 영역을 최소한으로 억제하기 위해서, 본 발명의 제 2 실시예에서는, 도 13에 도시하는 바와 같이, TFT 어레이 기판의 서로 인접하는 복수의 화소군은, 우측 상향의 사선 영역부에 있어서, TFT 어레이 기판(10)에 대하여 홈(10')을 형성하고, 데이터선(6a) 등의 배선이나 TFT(30)를 부분적으로 매입하여 평탄화한다. 또한, TFT 어레이 기판에 대한 러빙 처리를 화살표 방향으로 행하는 경우에는, 개구 영역에 접한 주사선(3a)의 영역에 홈(10')을 설치하지 않도록 하는 것으로, 디스클리네이션(400)의 발생 영역을 더욱 저감할 수 있다. 이로써, 각 화소의 광 누설 영역이 저감하고, 화소 개구율을 대폭 향상할 수 있다. 특히, 밝기 및 소형이 요구되는 프로젝터 용도의 액정 장치에는 최적이다.
도 14는 도 13의 A-A'에 따른 단면도를 도시한다. 도 14에 도시하는 바와 같이, TFT(30)나 축적 용량(70)을 형성하는 영역의 TFT 어레이 기판(10)에 홈(10')을 형성함으로써, 화소 전극(9a) 및 배향막(16)을 거의 평탄하게 형성할 수 있다. 홈(10')은 패턴 형성으로 통상 사용되는 포토리소그래피 및 에칭에 의해 용이하게 형성할 수 있다. 또한, 홈(10')의 측벽의 테이퍼(taper) 각도는 드라이 에칭법이나 웨트 에칭법을 구사함으로써 여러가지로 제어할 수 있다. 또한, 홈(10')을 형성한 평탄화는 홈(10')의 깊이 제어가 중요하게 되지만, 드라이 에칭의 시간 관리 등에 의해 용이하게 제어할 수 있다. 이와 같이, 홈(10')을 형성하여 평탄화하는 경우에는, 광에 대하여 감광하기 쉬운 유기막 등을 일체 사용하지 않고서 평탄화가 실현되기 때문에, 강한 광원을 사용하는 프로젝터에 사용되는 액정 장치에는 특히유리하다.
도 15는 도 13의 B-B'에 따른 단면도이며, 도 12에 있어서 X 방향에 서로 인접하는 화소 전극(9a)간의 단면 구조를 도시한다. 이와 같이, TFT 어레이 기판(10)에 홈(10')을 형성하는 것으로, 데이터선(6a)의 형성 영역을 거의 완전하게 평탄화할 수 있다. 특히, 도 13에 도시하는 바와 같이 데이터선(6a)을 따라서 러빙 처리하는 경우에, 데이터선(6a) 등이 형성되어 있는 영역은 매립되어 평탄화되어 있기 때문에, 데이터선(6a) 등의 배선이나 소자에 의한 단차로 디스클리네이션이 발생하는 일은 없다.
도 16은 도 13의 C-C'에 따른 단면도이며, 도 12에 있어서 Y 방향에 서로 인접하는 화소 전극(9a)간의 단면 구조를 도시한다. 이 영역에서는, 인접하는 화소 전극(9a)간의 전계에 의한 액정의 디스클리네이션이 발생하기 때문에, 도 16에 도시하는 바와 같이, 인접하는 화소 전극(9a)의 분단 영역에 있어서, 액정층(50)의 셀 갭이 좁아지도록, 주사선(3a)의 형성 영역에는 TFT 어레이 기판(10)에 홈(10')을 형성하지 않도록 한다. 이로써, 서로 인접하는 화소 전극(9a)간에서 전계가 발생하더라도, 대향 기판(20)에 설치된 대향 전극(21)과 화소 전극(9a)의 전계가 강화되기 때문에, 액정의 디스클리네이션이 발생하는 영역을 극력 작게 할 수 있는 것이다. 또한, 액정의 셀 갭 그 자체를 좁게 하여 디스클리네이션을 저감할 필요가 없기 때문에, 협 셀 갭용의 액정 개발이나 셀 갭 제어가 곤란하게 된다는 문제가 발생하는 일도 없다.
이와 같이, 본 발명의 제 2 실시예에서는 TFT 어레이 기판(10) 상에 홈(10')을 형성하고, 그 속에 배선이나 소자를 거의 완전하게 또는 부분적으로 매립할 수 있기 때문에, CMP 처리와 같이 완전하게 밖에 평탄화할 수 없는 경우와 비교하여, 더욱이 고 개구율의 화소를 구비한 전기 광학 장치를 실현할 수 있다. 더욱이, 홈(10')은 TFT 어레이 기판(10) 외에, 하지 절연막(12)이나 층간 절연막(81) 등의 층간 절연막에 형성하더라도 같은 효과가 얻어진다. 또한, TFT 어레이 기판(10)에 설치된 홈(10')과, 하지 절연막(12)이나 층간 절연막(81) 등의 층간 절연막에 설치한 홈을 조합하여 평탄화하여도 좋은 것은 말할 필요도 없다.
(제 3 실시예)
본 발명에 따른 전기 광학 장치의 제 3 실시예인 액정 장치의 구성에 대하여, 도 17 및 도 18을 참조하여 설명한다. 도 17은 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이고, 도 18은 도 17의 A-A'에 따른 단면도이다. 더욱이, 도 18에 있어서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 17에 도시하는 바와 같이, 제 3 실시예에서는 주사선(3a)과 동일 막으로 용량 전극(3b)을 겸한 보조 배선(3b')을 형성하고 있는 점이 제 1 실시예와 크게 다르다. 또한, 보조 배선(3b')은 주사선(3a)의 방향을 따라서 화상 표시 영역으로부터 그 주위로 연장 설치하고, 주변 영역에서 정전위원과 접속할 수 있다. 정전위원으로서는, 후술하는 해당 액정 장치를 구동하기 위한 주변 회로(예를 들면, 주사선 구동 회로, 데이터선 구동 회로 등)에 공급되는 음 전원, 양 전원 등의 정전위원, 접지 전원, 대향 전극에 공급되는 정전위원 등을 들 수 있고, 차광성 도전막(90a)에 공급되는 전위와 동일한 것이 바람직하다. 이로써, 보조 배선(3b')은 도 1에 있어서의 용량선(300)의 일부로서 기능할 수 있다. 또한, 데이터선(6a)의 하방에서 콘택트 홀(95)을 통하여 상방의 차광성 도전막(90a)과 전기적으로 접속하는 것도 가능하다. 이 때, 콘택트 홀(95)을 통한 보조배선(3b')과 차광성 도전막(90a)의 접속은 각 화소 전극(9a)마다 행하여도 상관없고, 복수의 화소 전극(9a)마다 행하여도 좋다. 이와 같이, 보조배선(3b')과 차광성 도전막(90a)에 의해 용장 구조의 용량선(300)을 구축할 수 있다. 한편, 제 1 실시예나 제 2 실시예에서도 차광 영역에 여유가 있는 경우는, 용량 전극(3b)을 연장 설치하여 보조배선(3b')을 구축하여도 좋은 것은 말할 필요도 없다.
또한, 제 3 실시예에서는, 도 17에 도시하는 바와 같이, 우측 상향의 사선으로 나타나는 중계막(80a')이 주사선(3a)에 평면적으로 겹치지 않도록 형성되어 있는 점이 제 1 실시예와 크게 다르다. 이것은 도 18에 도시하는 바와 같이, 층간 절연막(81)을 100nm 이하의 막 두께로 형성함으로써, 용량 전극을 포함하는 보조배선(3b') 상에서 큰 축적 용량을 형성할 수 있다. 즉, 도 4에 도시하는 축적 용량(C2)을 증대시킬 수 있다. 이 경우, 주사선(3a)과 중계막(80a') 사이를 절연하기 위한 층간 절연막(81)이 박막화되기 때문에, 주사선(3a) 상에 겹치도록 중계막(80a')을 설치하면 기생 용량이 증대하고, 주사 신호가 지연되어 버린다. 또한, 중계막(80a')에 걸리는 전위의 영향으로 TFT(30)가 오동작하기 때문에, 채널 영역(1a') 부근에도 중계막(80a')을 설치할 수 없다. 그러나, 반도체층(1a)과 중계막(80a') 사이의 층간 절연막(81)을 대단히 얇게 형성할 수 있기 때문에, 반도체층(1a)의 고농도 드레인 영역(1e)과 중계막(80a')을 전기적으로 접속하기 위한 콘택트 홀(8a) 천공 시에 반도체층(1a)을 관통하는 일은 없다. 또한, 콘택트 홀(8a)의 개구 직경을 대단히 작게 할 수 있는 이점이 있다. 더욱이, 차광성 도전막(90a)은 채널 영역(1a') 및 그 인접 영역과 주사선(3a) 상의 차광을 하기 위해서, 층간 절연막(91)을 500nm 이상의 막 두께로 형성하지 않으면 안되지만, 보조 배선(3b')과 차광성 도전막(90a) 사이에서 도 4에 도시하는 축적 용량(C1)을 형성할 수 있다.
(제 4 실시예)
본 발명에 따른 전기 광학 장치의 제 4 실시예인 액정 장치의 구성에 대하여 도 19 및 도 20을 참조하여 설명한다. 도 19는 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이고, 도 20은 도 19의 A-A'에 따른 단면도이다. 또한, 도 20에 있어서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다. 제 1 실시예와 동일한 부재에 대해서는 동일한 부호를 붙이고 상세한 설명은 생략한다.
제 4 실시예는, 도 19에 도시하는 바와 같이, 비개구 영역의 거의 중심에 주사선(3a) 및 데이터선(6a)을 설치하고 있다. 반도체층(1a)은 주사선(3a)과 교차하도록 데이터선(6a)의 하방에 배치한다. 도 20에 도시하는 바와 같이 데이터선(6a)과 고농도 소스 영역(1d)의 하방에 있어서 콘택트 홀(5)을 통하여 전기적으로 접속되어 있다. 또한, 반도체층(1a)의 고농도 드레인 영역(1e)과 중계막(80a)은 데이터선(6a)의 하방에 있어서 콘택트 홀(8a)을 통하여 전기적으로 접속되어 있다. 이와 같이 반도체층(1a)을 차광성의 데이터선(6a)의 하방에 배치함으로써, 대향 기판(20)측으로부터 입사되는 광이 직접 반도체층(1a)에 조사되는 것을 막는 효과가 있다. 더욱이, 반도체층(1a)과 콘택트 홀(5 및 8a)을 주사선(3a) 방향의 비개구 영역 및 데이터선(6a) 방향의 비개구 영역의 중심선에 대하여 선대칭으로 형성함으로써, 단차 형상을 데이터선(6a)에 대하여 좌우 대칭으로 할 수 있고, 액정의 회전 방향에 의한 광 누설의 차가 없어지게 되므로 유리하다.
반도체층(1a)의 하방에는 하지 절연막(12)을 개재시켜 하지 차광막(11a)이 형성되어 있다. 하지 차광막(11a)은 데이터선(6a) 방향 및 주사선(3a) 방향을 따라서 매트릭스형으로 형성되어 있다. 반도체층(1a)은 하지 차광막(11a)의 내측에 배치되어 있고, TFT 어레이 기판(10)측으로부터의 귀환 광이 직접 반도체층(1a)에 조사되는 것을 막는 효과가 있다.
중계막(80a)은 폴리실리콘막이나 고융점 금속 등을 포함하는 도전막으로 이루어지고, 반도체층(1a)과 화소 전극(9a)의 층간에 있어서, 주사선(3a) 및 데이터선(6a)을 따라서 대략 T 자형으로 연장 설치되고, 반도체층(1a)과 화소 전극(9a)을 전기적으로 접속하기 위한 버퍼로서의 기능을 다한다. 구체적으로는, 반도체층(1a)의 고농도 드레인 영역(1e)과 도전성 중계막(80a)을 콘택트 홀(8a)에 있어서 전기적으로 접속하고, 중계막(80a)과 화소 전극(9a)을 콘택트 홀(8b)에 있어서 전기적으로 접속되어 있다. 이러한 구성을 채용함으로써, 층간 절연막에 대하여 깊은 콘택트 홀을 천공하는 경우에도, 에칭 선택비가 큰 중계막(80a)을 설치함으로써, 콘택트 홀 천공 시에 반도체층(1a)을 관통해 버리는 위험을 피할 수 있다. 또한, 데이터선(6a)과 반도체층(1a)의 고농도 소스 영역(1d)을 전기적으로 접속하기 위한 콘택트 홀(5)에 있어서도 마찬가지로, 중계막(80a)과 동일 막으로 중계시켜도 좋다.
또한, 제 4 실시예에서는 중계막(80a)에 층간 절연막(91)이 적층되고, 그 위에 차광성 도전막(90a)을 형성하고 있다. 차광성 도전막(90a)은 콘택트 홀(8b)을 제외하고 중계막(80a)을 덮도록 주사선(3a) 방향으로 화상 표시 영역의 외측까지 연장 설치되고, 주사선 구동 회로나 데이터선 구동 회로 등에 공급되는 음 전원, 양 전원 등의 정전위원, 접지 전원, 또는 대향 전극에 공급되는 정전위원 등의 어느 하나와 전기적으로 접속하는 것에 의해 전위가 고정되어 있다. 따라서, 중계막(80a)을 한쪽의 용량 전극으로 하고, 차광성 도전막(90a)을 다른쪽의 용량 전극으로 하여 도 4 및 도 5에 도시하는 축적 용량(C1)을 형성할 수 있다. 이 때, 층간 절연막(91)이 축적 용량(C1)의 유전체막으로서 기능하는 것은 말할 필요도 없다. 여기서, 층간 절연막(91)은 축적 용량(C1)을 형성하기 위한 만큼 적층하기 때문에, 중계막(80a)과 차광성 도전막(90a) 사이에서 누설되지 않는 막 두께까지 층간 절연막(91)을 박막화함으로써, 축적 용량(C1)을 증대할 수 있다. 더욱이, 제 4 실시예에서는 층간 절연막(81)을 두껍게 형성함으로써, 중계막(80a)을 TFT(30)나 주사선(3a)의 상방까지 연장 설치할 수 있기 때문에, 축적 용량(C1)을 효율 좋게 증대시킬 수 있다. 더욱이, 제 4 실시예에서는 반도체층(1a)을 연장 설치하고 용량 전극을 형성하지 않고 있다. 이로써, 주사선(3a)과 동일 막으로 축적 용량을 형성하기 위한 용량 전극 및 용량선을 형성할 필요가 없기 때문에, 도 19에 도시하는 바와 같이, 주사선(3a)을 차광성 도전막(90a)이나 하지 차광막(11a)으로 규정되는 비개구 영역의 거의 중심에 배치할 수 있다. 또한, 폴리실리콘막으로 이루어지는 반도체층(1a)은 막의 저 저항화를 할 필요가 없기 때문에, 용량 전극 형성부에 불순물을 주입하지 않아도 좋아, 공정을 삭감할 수 있다.
제 4 실시예에서는, TFT(30)의 채널 영역(1a')은 주사선(3a)과 데이터선(6a)의 교차부에 형성하는 것으로, 데이터선(6a) 방향과 주사선(3a) 방향의 비개구 영역의 거의 중심에 설치할 수 있다. 이로써, 대향 기판(20)측으로부터의 입사광이나 TFT 어레이 기판(10)측으로부터의 귀환 광에 대하여, 광이 가장 조사되기 어려운 위치가 되기 때문에, 광에 의한 TFT(30)의 누설 전류를 대폭 저감할 수 있다.
더욱이, 제 4 실시예에서는 도 19에 도시하는 바와 같이, 채널 영역(1a') 부근에 있어서, 차광성 도전막(90a), 중계막(80a), 하지 차광막(11a)의 순으로 패턴 폭을 좁게 형성함으로써, 입사광이 직접 하지 차광막(11a)에 조사되지 않도록 고안하고 있다. 또한, 차광성 도전막(90a)과 반도체층(1a) 사이에 폴리실리콘막으로 이루어지는 중계막(80a)을 개재시킴으로써, 하지 차광막(11a) 표면에서의 반사광이나 TFT 어레이 기판(10)측으로부터의 귀환 광을 흡수시키는 효과를 갖게 할 수 있어, 내광성이 유리하다.
또한, 제 4 실시예에서는 데이터선(6a), 차광성 도전막(90a), 하지 차광막(11a) 등에 의해 TFT 어레이 기판(10) 상에서 비개구 영역을 형성할 수 있기때문에, 대향 기판(20)에 차광막을 설치하지 않아도 좋다. 이로써, TFT 어레이 기판(10)과 대향 기판(20)을 기계적으로 접합할 때에, 얼라인먼트가 어긋났다고 해도 대향 기판(20) 상에 차광막이 없기 때문에, 광이 투과하는 영역(개구 영역)이 변화하는 일은 없다. 이로써, 항상 안정한 화소 개구율이 얻어지기 때문에, 장치 불량을 대폭 저감할 수 있다.
(전기 광학 장치의 전체 구성)
이상과 같이 구성된 각 실시예에 있어서의 액정 장치의 전체 구성을 도 21 및 도 22를 참조하여 설명한다. 더욱이, 도 21은 TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20)의 측으로부터 본 평면도이고, 도 22는 도 21의 H-H' 단면도이다.
도 21에 있어서, 소자나 배선이 형성된 TFT 어레이 기판(10) 상에는 밀봉재(52)가 대향 기판(20)의 가장자리를 따라서 설치되어 있고, 그 내측에 병행하여, 화상 표시 영역의 주변을 규정하기 위한 차광성 액자(53)가 설치되어 있다. 이 액자(53)는 본 실시예와 같이 TFT 어레이 기판(10)측에 설치하여도 좋고, 대향 기판(20)측에 설치하여도 좋다. 밀봉재(52)의 외측 영역에는 데이터선(6a)에 화상 신호를 소정 타이밍으로 공급하기 위한 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 1변을 따라서 설치되어 있고, 주사선(3a)에 주사 신호를 소정 타이밍으로 공급하기 위한 주사선 구동 회로(104)가 이 1변에 인접하는 2변을 따라서 설치되어 있다. 주사선(3a)에 공급되는 주사 신호의 지연이 문제가 되지 않는 것이라면, 주사선 구동 회로(104)는 한 쪽만이어도 좋은 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역의 주위를 따라서 양측에 배열하여도 좋다. 더욱이 TFT 어레이 기판(10)의 남은 1변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(104)간에 공통의 신호를 공급하기 위한 복수의 배선(105)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적인 도통을 잡기 위한 상하 도통재(106)가 설치되어 있다. 즉, 외부 회로 접속 단자(102)로부터 인가된 대향 전극 전위가, TFT 어레이 기판(10)에 설치된 배선 및 상하 도통재(106)를 통하여 대향 기판(20)에 설치된 대향 전극(21)에 공급된다. 그리고, 도 22에 도시하는 바와 같이, 대향 기판(20)이 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다. 더욱이, TFT 어레이 기판(10) 상에는 이들 데이터선 구동 회로(101), 주사선 구동 회로(104) 등에 더하여, 복수의 데이터선(6a)에 화상 신호를 소정의 타이밍으로 공급하는 샘플링 회로, 복수의 데이터선(6a)에 소정 전압 레벨의 프리챠지 신호를 화상 신호에 선행하여 각각 공급하는 프리챠지 회로, 제조 도중이나 출하 시의 해당 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성하여도 좋다. 이와 같이, 본 실시예에 있어서의 액정 장치에서는 화소 전극(9a)을 제어하기 위한 TFT(30)를 형성하는 공정에서, 데이터선 구동 회로(101)나 주사선 구동 회로(102) 등의 주변 회로를 동일한 TFT 어레이 기판(10) 상에 형성할 수 있기 때문에, 고정밀로 고밀도의 액정 장치를 실현할 수 있다.
또한, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10) 상에 설치하는 대신에, 예를 들면 TAB(Tape Automated Bonding) 기판 상에실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 설치된 이방성 도전 필름을 개재시켜 전기적 및 기계적으로 접속하도록 하여도 좋다. 더욱이, 대향 기판(20)의 투사광이 입사하는 측 및 TFT 어레이 기판(10)의 출사광이 출사하는 측에는 각각, 예를 들면, TN 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 정규 화이트 모드/정규 블랙 모드 별에 따라서, 편광 필름, 위상차 필름, 편광판 등을 소정의 방향으로 배치되어도 좋다.
이상 설명한 각 실시예에 있어서의 액정 장치는 컬러 표시의 프로젝터에 적용되기 때문에, 3장의 액정 장치가 R(빨강) G(초록) B(파랑)용 라이트 밸브로서 각각 사용되고, 각 라이트 밸브에는 RGB 색 분해용 다이클로익 미러를 통하여 분해된 각 색의 광이 투사광으로서 입사되게 된다. 따라서, 각 실시예에서는 대향 기판(20)에 컬러 필터는 설치되어 있지 않다. 그러나, 화소 전극(9a)에 대향하는 소정 영역에 RGB의 컬러 필터를 그 보호막과 함께 대향 기판(20) 상에 형성하여도 좋다. 또는, TFT 어레이 기판(10) 상에 있어서 RGB에 대향하는 화소 전극(9a) 하에 컬러 레지스터 등으로 컬러 필터층을 형성하는 것도 가능하다. 이와 같이 하면, 프로젝터 이외에도 직시형이나 반사형 컬러 액정 텔레비전 등의 컬러 표시용 액정 장치에 각 실시예에 있어서의 액정 장치를 적용할 수 있다. 더욱이, 대향 기판(20) 상에 1 화소 1개 대응하도록 마이크로 렌즈를 형성하여도 좋다. 이와 같이 마이크로 렌즈를 형성함으로써, 입사광의 집광 효율을 각별하게 향상할 수 있고, 밝은 액정 장치를 실현할 수 있다. 더욱이 또한, 대향 기판(20) 상에 몇 층이라도 굴절율이 상이한 간섭층을 퇴적하는 것으로, 광의 간섭을 이용하여, RGB 색을 만들어내는 다이클로익 필터를 형성하여도 좋다. 이 다이클로익 필터 부착 대향 기판에 의하면, 보다 밝은 컬러 표시용 액정 장치를 실현할 수 있다.
또한, 이상 설명한 각 실시예에 있어서의 액정 장치에서는 종래와 같이 입사광을 대향 기판(20)의 측으로부터 입사하는 것으로 하였지만, 하지 차광막(11a) 및 차광성 도전막(90a)을 TFT 어레이 기판(10) 상에 설치하고 있기 때문에, TFT 어레이 기판(10)의 측으로부터 광을 입사하고, 대향 기판(20)의 측으로부터 출사하도록 하여도 좋다. 또한, TFT 어레이 기판(10)의 이면측에서의 반사를 방지하기 위한 반사 방지용 AR(Anti Reflection) 피막된 편광판을 별도 배치하거나 AR 필름을 접합할 필요도 없고, 그 분만큼 재료 비용을 삭감할 수 있으며, 또한 편광판 접합 시에 먼지, 상처 등에 의해 수율을 떨어뜨리지 않아 대단히 유리하다. 또한, 내광성이 우수하기 때문에, 밝은 광원을 사용하거나, 편광 빔 스플리터에 의해 편광 변환하여 광 이용 효율을 향상시키더라도, 광에 의한 크로스토크 등의 화질 열화를 발생하지 않는다. 또한, 본 실시예에서는, 도전막(90a)은 차광성으로 형성되어 있지만, 대향 기판측으로부터의 광의 입사에 대하여 그 외에 차광성 막이 형성되어 있는 경우는, 도전막(90a)은 차광성으로 형성하지 않은 경우가 있다. 도전막(90a)이 차광성을 가지고 있지 않은 경우에도, 본 실시예의 구성에 따르면, 축적 용량을 증대하는 것이 가능하다.
또한, 각 화소에 설치되는 스위칭 소자로서는, 정스태거형 또는 코플레이너형(coplanar)의 폴리실리콘 TFT로 하여 설명하였지만, 역스태거형 TFT나 비정질 실리콘 TFT 등의 다른 형식의 TFT에 대해서도, 각 실시예는 유효하다.
본 발명의 전기 광학 장치는 상술한 각 실시예에 한정되는 것은 아니며, 청구범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절하게 변경 가능하고, 그와 같은 변경을 따르는 전기 광학 장치도 또한 본 발명의 기술적 범위에 포함되는 것이다.
본 발명은 화소 스위칭용의 TFT 상방에 입사광에 대한 차광막을 설치하고, 동시에 하방에 귀환 광에 대한 차광막을 설치하는 형식의 전기 광학 장치를 제공하여, 화소 개구율을 높이고 또한 각 층간에 형성되는 축적 용량을 증대시킬 수 있다.
Claims (34)
- 기판 상에 형성된 주사선과,상기 기판 상에 형성된 데이터선과,상기 주사선과 상기 데이터선에 대응하여 설치된 박막 트랜지스터와,상기 박막 트랜지스터의 드레인 영역에 전기적으로 접속된 화소 전극과,상기 박막 트랜지스터의 채널 영역 상에 게이트 절연막을 개재시켜 배치된 게이트 전극과,축적 용량의 용량 전극을 구성하는 차광성 도전막으로서, 상기 게이트 전극보다도 상방에 배치되어 상기 박막 트랜지스터의 적어도 채널 영역을 덮는, 상기 도전막을 구비하는 것을 특징으로 하는, 전기 광학 장치.
- 제 1 항에 있어서,상기 도전막은, 상기 박막 트랜지스터의 채널 영역과, 상기 박막 트랜지스터의 소스 영역과 상기 채널 영역의 접합 영역과, 상기 박막 트랜지스터의 드레인 영역과 상기 채널 영역의 접합 영역과, 상기 각 접합 영역에 인접하는 소스 영역과 상기 드레인 영역 중 적어도 일부를 덮는 것을 특징으로 하는, 전기 광학 장치.
- 제 2 항에 있어서,상기 축적 용량은,상기 축적 용량의 한쪽의 용량 전극을 이루는 제 1 도전막과,상기 축적 용량의 다른쪽의 용량 전극을 이루는 제 2 도전막으로 구성되고,상기 제 2 도전막은 상기 드레인 영역이 되는 반도체층과 상기 화소 전극을 전기적으로 접속하는 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 제 2 도전막은, 상기 박막 트랜지스터의 채널 영역과, 상기 박막 트랜지스터의 소스 영역과 상기 채널 영역의 접합 영역과, 상기 박막 트랜지스터의 드레인 영역과 상기 채널 영역의 접합 영역과, 상기 각 접합 영역에 인접하는 소스 영역과 상기 드레인 영역 중 적어도 일부를 덮는 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 채널 영역은 절연막을 개재시켜 상기 제 1 도전막보다도 상방에 배치된 상기 데이터선에 의해 덮여 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 주사선과 동일 막으로 이루어지는 제 3 도전막을 더 갖고, 상기 제 3 도전막은 층간 절연막을 개재시켜 상기 제 2 도전막과 대향 배치되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 6 항에 있어서,상기 드레인 영역과 동일 막으로 이루어지는 제 4 도전막을 더 갖고, 상기 제 4 도전막은 상기 게이트 절연막을 개재시켜 상기 제 3 도전막과 대향 배치되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 6 항에 있어서,상기 제 1 도전막과 상기 제 3 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 7 항에 있어서,상기 제 2 도전막과 상기 제 4 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 7 항에 있어서,상기 제 1 도전막과 상기 제 3 도전막은 서로 전기적으로 접속되어 이루어지고, 상기 제 2 도전막과 상기 제 4 도전막은 서로 전기적으로 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 4 항에 있어서,상기 제 1 도전막은 상기 채널 영역을 덮고 있고, 상기 채널 영역 및 그 근접 영역 상에 있어서, 평면적으로 보아 상기 데이터선이 상기 제 1 도전막을 밀려나오지 않도록 형성되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 제 1 도전막은 상기 데이터선보다도 반사율이 낮은 막으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 제 1 도전막 및 상기 데이터선은 적어도 Al을 함유하는 막으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 12 항에 있어서,상기 기판 상에서 상기 반도체층보다도 하방에 배치된 하지 차광막을 더 갖고, 상기 하지 차광막은 상기 기판의 반대측으로부터 보아 적어도 상기 채널 영역을 덮는 동시에, 상기 채널 영역 및 그 근접 영역에 있어서, 평면적으로 보아 상기 하지 차광막은 상기 제 1 도전막보다도 밀려나오지 않도록 형성되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 14 항에 있어서,상기 제 1 도전막과 상기 하지 차광막 중 적어도 한쪽은 고융점(高融点) 금속으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 12 항에 있어서,상기 데이터선의 하방에 있어서, 상기 제 1 도전막과 상기 제 2 도전막은 거의 동일 크기인 것을 특징으로 하는, 전기 광학 장치.
- 제 3 항에 있어서,상기 제 1 도전막은 상기 화소 전극이 배치된 화상 표시 영역으로부터 그 주위로 연장 설치되고 그 주변 영역에서 정전위원에 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 6 항에 있어서,상기 제 3 도전막은 상기 주사선을 따라서 상기 화상 표시 영역으로부터 그 주위로 연장되고 그 주변 영역에서 정전위원에 접속되어 이루어지는 용량선으로 이루어지고,상기 제 1 도전막은 상기 용량선에 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제 18 항에 있어서,상기 하지 차광막은 차광성 도전막으로 이루어지고, 화소마다 상기 용량선에 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 박막 트랜지스터와,상기 박막 트랜지스터의 반도체층과 제 1 접속부를 개재시켜 전기적으로 접속된 데이터선과,상기 박막 트랜지스터의 반도체층과 겹치는 게이트 전극과,상기 박막 트랜지스터의 반도체층과 제 2 접속부를 개재시켜 전기적으로 접속된 화소 전극과,상기 반도체층보다 상층에 형성되고, 상기 제 1 접속부와 상기 제 2 접속부를 피하여 상기 박막 트랜지스터의 채널 영역과 상기 데이터선과 상기 주사선의 영역에 배치된 차광막을 구비한 것을 특징으로 하는, 전기 광학 장치.
- 제 20 항에 있어서,상기 차광막은 상기 화소 전극의 가장자리부에 겹치는 것을 특징으로 하는, 전기 광학 장치.
- 제 20 항에 있어서,상기 반도체층의 하방에 하부 차광막을 더 구비하고,상기 박막 트랜지스터의 적어도 일부는 상기 차광막과 상기 하부 차광막 사이에 끼워지는 것을 특징으로 하는, 전기 광학 장치.
- 제 22 항에 있어서,상기 하부 차광막은 상기 데이터선과 상기 주사선의 적어도 한쪽을 따라서 연장하는 것을 특징으로 하는, 전기 광학 장치.
- 제 22 항에 있어서,상기 하부 차광막의 적어도 상기 박막 트랜지스터측에 대향하는 면은 반사 방지막으로 형성되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 20 항에 있어서,상기 반도체층과 상기 화소 전극의 전기적 접속을 이루는 도전성 중계막을 더 갖는 것을 특징으로 하는, 전기 광학 장치.
- 제 25 항에 있어서,상기 중계막은 상기 반도체층과 상기 데이터선을 접속하는 상기 제 1 접속부를 피하여 상기 데이터선과 상기 주사선의 영역에 배치되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 25 항에 있어서,상기 중계막은 상기 차광막을 피한 상기 반도체층과 상기 화소 전극의 상기 제 2 접속부의 영역에 배치되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 20 항에 있어서,상기 데이터선은 차광성의 재료로 형성되는 것을 특징으로 하는, 전기 광학 장치.
- 제 28 항에 있어서,상기 데이터선과 상기 화소 전극 사이에 틈이 형성되고,상기 차광막은 상기 틈의 영역에 배치되는 것을 특징으로 하는, 전기 광학 장치.
- 제 28 항에 있어서,상기 데이터선은 상기 차광막을 피한 상기 반도체층과 상기 데이터선의 상기 제 1 접속부의 영역에 배치되어 있는 것을 특징으로 하는, 전기 광학 장치.
- 제 22 항에 있어서,비화소 개구 영역은 상기 차광막과 상기 하부 차광막으로 형성되는 것을 특징으로 하는, 전기 광학 장치.
- 제 31 항에 있어서,상기 주사선은 상기 비화소 개구 영역의 거의 중심으로 연장하는 것을 특징으로 하는, 전기 광학 장치.
- 제 25 항에 있어서,상기 박막 트랜지스터의 채널 영역을 포함하는 주변에 있어서, 상기 차광막의 내측 영역에 상기 중계막이 있고, 상기 중계막의 내측 영역에 상기 하부 차광막이 존재하는 것을 특징으로 하는, 전기 광학 장치.
- 제 25 항에 있어서,상기 반도체층은 상기 데이터선의 내측의 영역에 위치하는 것을 특징으로 하는, 전기 광학 장치.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000077173 | 2000-03-17 | ||
| JP2000077171 | 2000-03-17 | ||
| JPJP-P-2000-00077171 | 2000-03-17 | ||
| JPJP-P-2000-00077173 | 2000-03-17 | ||
| JPJP-P-2001-00007910 | 2001-01-16 | ||
| JP2001007910A JP3501125B2 (ja) | 2000-03-17 | 2001-01-16 | 電気光学装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0013619A Division KR100450922B1 (ko) | 2000-03-17 | 2001-03-16 | 전기 광학 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040063089A true KR20040063089A (ko) | 2004-07-12 |
| KR100484343B1 KR100484343B1 (ko) | 2005-04-22 |
Family
ID=27342722
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0013619A KR100450922B1 (ko) | 2000-03-17 | 2001-03-16 | 전기 광학 장치 |
| KR10-2004-0038314A KR100484343B1 (ko) | 2000-03-17 | 2004-05-28 | 전기 광학 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0013619A KR100450922B1 (ko) | 2000-03-17 | 2001-03-16 | 전기 광학 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6610997B2 (ko) |
| KR (2) | KR100450922B1 (ko) |
| CN (2) | CN1287213C (ko) |
| TW (1) | TWI301915B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770288B1 (ko) * | 2005-11-14 | 2007-10-25 | 세이코 엡슨 가부시키가이샤 | 발광 장치 및 전자 기기 |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW478169B (en) * | 1999-07-16 | 2002-03-01 | Seiko Epson Corp | Electro optical device and the projection display device using the same |
| TWI301915B (ko) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100620847B1 (ko) * | 2001-06-05 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이기판 및 그의 제조방법 |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| JP2003207794A (ja) * | 2002-01-11 | 2003-07-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| KR100860468B1 (ko) * | 2002-04-17 | 2008-09-25 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 |
| JP4088190B2 (ja) * | 2002-05-21 | 2008-05-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100859521B1 (ko) * | 2002-07-30 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| JP4095518B2 (ja) * | 2002-10-31 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3870941B2 (ja) * | 2002-10-31 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2004151546A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | アクティブマトリクス基板および表示装置 |
| JP2004200034A (ja) * | 2002-12-19 | 2004-07-15 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| US7133088B2 (en) * | 2002-12-23 | 2006-11-07 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| TWI225705B (en) * | 2003-05-02 | 2004-12-21 | Toppoly Optoelectronics Corp | Electrostatic discharge protection device and manufacturing method thereof |
| JP4016955B2 (ja) * | 2003-05-02 | 2007-12-05 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| TW594653B (en) * | 2003-06-02 | 2004-06-21 | Toppoly Optoelectronics Corp | Low leakage thin film transistor circuit |
| KR20050000653A (ko) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시 패널 |
| KR100686333B1 (ko) * | 2003-07-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 |
| US6885416B2 (en) * | 2003-07-07 | 2005-04-26 | Au Optronics Corp. | Flat panel display with a non-matrix light shielding structure |
| JP4069906B2 (ja) * | 2003-08-04 | 2008-04-02 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP4314926B2 (ja) * | 2003-08-04 | 2009-08-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| KR101030056B1 (ko) * | 2003-11-14 | 2011-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치 제조방법 |
| WO2005048222A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device, method for manufacturing the same, and tv set |
| KR101036723B1 (ko) | 2003-12-30 | 2011-05-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US7397067B2 (en) * | 2003-12-31 | 2008-07-08 | Intel Corporation | Microdisplay packaging system |
| JP4235576B2 (ja) * | 2004-03-16 | 2009-03-11 | シャープ株式会社 | カラーフィルタ基板及びそれを用いた表示装置 |
| KR100761072B1 (ko) * | 2004-05-28 | 2007-09-21 | 삼성에스디아이 주식회사 | 평판표시장치와 그 제조방법 |
| US7586121B2 (en) * | 2004-12-07 | 2009-09-08 | Au Optronics Corp. | Electroluminescence device having stacked capacitors |
| US7714948B2 (en) * | 2004-12-16 | 2010-05-11 | Sharp Kabushiki Kaisha | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device |
| JP4433405B2 (ja) * | 2005-01-21 | 2010-03-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| JP2006243579A (ja) * | 2005-03-07 | 2006-09-14 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| KR101133767B1 (ko) | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100381930C (zh) * | 2005-08-05 | 2008-04-16 | 友达光电股份有限公司 | 液晶显示装置 |
| JP5144055B2 (ja) * | 2005-11-15 | 2013-02-13 | 三星電子株式会社 | 表示基板及びこれを有する表示装置 |
| JP4674544B2 (ja) * | 2005-12-27 | 2011-04-20 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP4586732B2 (ja) * | 2006-01-06 | 2010-11-24 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP2007199188A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2007212499A (ja) * | 2006-02-07 | 2007-08-23 | Seiko Epson Corp | 液晶装置及びプロジェクタ |
| US7629661B2 (en) * | 2006-02-10 | 2009-12-08 | Noble Peak Vision Corp. | Semiconductor devices with photoresponsive components and metal silicide light blocking structures |
| WO2007111044A1 (ja) * | 2006-03-24 | 2007-10-04 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| JP4321557B2 (ja) * | 2006-07-06 | 2009-08-26 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP4197016B2 (ja) * | 2006-07-24 | 2008-12-17 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
| JP4241777B2 (ja) * | 2006-07-25 | 2009-03-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4396744B2 (ja) * | 2006-09-15 | 2010-01-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7507998B2 (en) * | 2006-09-29 | 2009-03-24 | Tpo Displays Corp. | System for displaying images and method for fabricating the same |
| TWI351764B (en) * | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| CN100452412C (zh) * | 2007-05-31 | 2009-01-14 | 友达光电股份有限公司 | 像素结构与制造方法及含像素结构的光电装置与制造方法 |
| TWI338806B (en) | 2007-09-26 | 2011-03-11 | Au Optronics Corp | Liquid crystal display panel, pixel structure for liquid crystal display and liquid crystal display array substrate |
| IT1392793B1 (it) * | 2008-12-30 | 2012-03-23 | St Microelectronics Srl | Condensatore integrato con piatto a spessore non-uniforme |
| JP5386994B2 (ja) * | 2009-01-09 | 2014-01-15 | ソニー株式会社 | 表示装置および電子機器 |
| JP5391106B2 (ja) * | 2010-02-25 | 2014-01-15 | 株式会社ジャパンディスプレイ | 画素回路、液晶装置及び電子機器 |
| JP5423548B2 (ja) * | 2010-04-05 | 2014-02-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5724531B2 (ja) | 2010-04-12 | 2015-05-27 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI417627B (zh) * | 2010-12-24 | 2013-12-01 | Au Optronics Corp | 畫素結構 |
| JP5919636B2 (ja) * | 2011-04-01 | 2016-05-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置の製造方法 |
| US20120299803A1 (en) * | 2011-05-24 | 2012-11-29 | Apple Inc. | Pixel-to-pixel coupling in displays |
| JP2013057823A (ja) * | 2011-09-08 | 2013-03-28 | Sony Corp | 空間光変調素子および投射型表示装置 |
| TWI415268B (zh) * | 2011-09-22 | 2013-11-11 | Au Optronics Corp | 薄膜電晶體元件及顯示面板之畫素結構與驅動電路 |
| JP5834705B2 (ja) * | 2011-09-28 | 2015-12-24 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| US9923101B2 (en) * | 2012-09-13 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
| TWI505476B (zh) * | 2012-12-27 | 2015-10-21 | E Ink Holdings Inc | 薄膜電晶體結構 |
| KR20150006685A (ko) * | 2013-07-09 | 2015-01-19 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| WO2015025924A1 (ja) | 2013-08-21 | 2015-02-26 | 株式会社デンソー | ガスセンサ |
| CN103700669A (zh) | 2013-12-19 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103715207B (zh) * | 2013-12-31 | 2017-11-10 | 合肥京东方光电科技有限公司 | Tft阵列基板的电容及其制造方法和相关设备 |
| US9716134B2 (en) | 2014-01-21 | 2017-07-25 | Apple Inc. | Organic light-emitting diode display with bottom shields |
| CN104393018B (zh) * | 2014-01-21 | 2019-03-22 | 苹果公司 | 具有底部屏蔽的有机发光二极管显示器 |
| CN103941507B (zh) * | 2014-04-02 | 2017-01-11 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| KR102265751B1 (ko) * | 2014-08-22 | 2021-06-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105870124B (zh) * | 2015-01-21 | 2019-06-07 | 群创光电股份有限公司 | 显示装置 |
| JP2016177230A (ja) * | 2015-03-23 | 2016-10-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN104698706B (zh) * | 2015-03-31 | 2018-05-29 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示装置 |
| KR102500271B1 (ko) * | 2015-08-19 | 2023-02-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR20170041153A (ko) * | 2015-10-06 | 2017-04-14 | 주식회사 엘지화학 | 디스플레이 장치 |
| JP2017072741A (ja) | 2015-10-08 | 2017-04-13 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置の製造方法 |
| CN106449651B (zh) * | 2016-09-12 | 2019-05-21 | 厦门天马微电子有限公司 | 像素结构及显示装置 |
| EP3577512A1 (en) * | 2017-02-06 | 2019-12-11 | Chromera, Inc. | Polymorphic electro-optic displays |
| CN106684103B (zh) * | 2017-02-28 | 2020-04-03 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN106940506A (zh) * | 2017-05-12 | 2017-07-11 | 上海天马有机发光显示技术有限公司 | 显示面板和显示装置 |
| CN107611181A (zh) * | 2017-10-26 | 2018-01-19 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| CN108020971A (zh) * | 2017-12-22 | 2018-05-11 | 武汉华星光电技术有限公司 | 阵列基板、液晶面板以及液晶显示装置 |
| CN108257977B (zh) | 2018-01-10 | 2021-01-01 | 京东方科技集团股份有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
| KR102576995B1 (ko) * | 2018-07-02 | 2023-09-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| TWI680603B (zh) * | 2018-11-12 | 2019-12-21 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN109541833A (zh) * | 2018-12-13 | 2019-03-29 | 华为技术有限公司 | 显示组件、显示装置及其驱动方法 |
| KR20200105565A (ko) * | 2019-02-28 | 2020-09-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR200496021Y1 (ko) | 2020-07-29 | 2022-10-13 | 주식회사 한국가스기술공사 | 케리어 체인 정비용 디바이스 |
| CN114203787A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165125A (ja) | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JP2909266B2 (ja) | 1990-07-23 | 1999-06-23 | ホシデン・フィリップス・ディスプレイ株式会社 | 液晶表示素子 |
| JPH04333828A (ja) | 1991-05-09 | 1992-11-20 | Sony Corp | 液晶表示装置 |
| JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
| JPH0728093A (ja) * | 1993-07-13 | 1995-01-31 | Sony Corp | 表示用アクティブマトリクス基板 |
| JP3109967B2 (ja) * | 1993-12-28 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス基板の製造方法 |
| JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
| KR100188113B1 (ko) * | 1996-02-28 | 1999-06-01 | 김광호 | 액정 표시 장치 |
| JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| JP4307574B2 (ja) * | 1996-09-03 | 2009-08-05 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| US6320204B1 (en) * | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
| US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
| TWI250337B (en) * | 1998-02-09 | 2006-03-01 | Seiko Epson Corp | An electro-optical apparatus and electronic appliances |
| JP3736122B2 (ja) | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP3503685B2 (ja) * | 1999-08-30 | 2004-03-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| KR20010088329A (ko) * | 2000-03-07 | 2001-09-26 | 가네꼬 히사시 | 액정표시장치 및 그 제조방법 |
| TWI301915B (ko) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp |
-
2001
- 2001-03-12 TW TW090105734A patent/TWI301915B/zh not_active IP Right Cessation
- 2001-03-16 KR KR10-2001-0013619A patent/KR100450922B1/ko active IP Right Grant
- 2001-03-16 US US09/809,275 patent/US6610997B2/en not_active Expired - Lifetime
- 2001-03-16 CN CNB2004100048115A patent/CN1287213C/zh not_active Expired - Lifetime
- 2001-03-16 CN CNB01111777XA patent/CN1161647C/zh not_active Expired - Lifetime
-
2003
- 2003-06-25 US US10/602,731 patent/US6809338B2/en not_active Expired - Lifetime
-
2004
- 2004-05-28 KR KR10-2004-0038314A patent/KR100484343B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770288B1 (ko) * | 2005-11-14 | 2007-10-25 | 세이코 엡슨 가부시키가이샤 | 발광 장치 및 전자 기기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010022365A1 (en) | 2001-09-20 |
| US6809338B2 (en) | 2004-10-26 |
| US20040004221A1 (en) | 2004-01-08 |
| CN1314608A (zh) | 2001-09-26 |
| KR20010092688A (ko) | 2001-10-26 |
| KR100450922B1 (ko) | 2004-10-02 |
| KR100484343B1 (ko) | 2005-04-22 |
| TWI301915B (ko) | 2008-10-11 |
| US6610997B2 (en) | 2003-08-26 |
| CN1287213C (zh) | 2006-11-29 |
| CN1519634A (zh) | 2004-08-11 |
| CN1161647C (zh) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484343B1 (ko) | 전기 광학 장치 | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| US7242440B2 (en) | Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole | |
| US6768535B2 (en) | Electrooptical device, projection-type display apparatus, and method for manufacturing the electrooptical device | |
| KR100499204B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| JP2001356709A (ja) | 電気光学装置及びその製造方法 | |
| JP4599655B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3931547B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3501125B2 (ja) | 電気光学装置 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP3830361B2 (ja) | Ｔｆｔアレイ基板、電気光学装置及び投射型表示装置 | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3979010B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3849434B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4496600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4147747B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3965935B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
| JP3736330B2 (ja) | 電気光学装置 | |
| JP3454252B2 (ja) | 電気光学装置 | |
| JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ | |
| JP4063260B2 (ja) | 電気光学装置及び投射型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190319 Year of fee payment: 15 |