KR20040030587A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040030587A
KR20040030587A KR10-2003-7013633A KR20037013633A KR20040030587A KR 20040030587 A KR20040030587 A KR 20040030587A KR 20037013633 A KR20037013633 A KR 20037013633A KR 20040030587 A KR20040030587 A KR 20040030587A
Authority
KR
South Korea
Prior art keywords
current path
semiconductor device
path material
connection
mosfet
Prior art date
Application number
KR10-2003-7013633A
Other languages
English (en)
Other versions
KR100637361B1 (ko
Inventor
후나토노리히데
난바마사타카
사와노히로시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040030587A publication Critical patent/KR20040030587A/ko
Application granted granted Critical
Publication of KR100637361B1 publication Critical patent/KR100637361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77743—Suction holding means
    • H01L2224/77745—Suction holding means in the upper part of the bonding apparatus, e.g. in the wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

복수의 전극을 갖는 반도체 소자, 리드 프레임의 복수의 접속 영역, 복수의 전극 중 적어도 하나와 복수의 접속 영역 중 적어도 하나를 전기적으로 연결하는 판 형태의 전류경로 재료 및, 복수의 전극을 갖는 반도체 소자, 리드 프레임의 복수의 접속 영역 및, 전류경로 재료를 패키지하는 하우징을 구비하여 구성되고, 판 형태의 전류경로 재료가 복수의 전극 중 하나 및 복수의 접속 영역 중 하나에 직접적으로 접속되도록 배열되고, 전류경로 재료의 중간 영역이 반도체 소자의 표면으로부터 떨어지게 형성되는 반도체 장치가 제공된다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
근래에 다양한 반도체 장치가 제품으로서 출하되어 있다. 이러한 반도체 장치 중에는, 도 1에 나타낸 바와 같이, SOP-8 패키지에 봉인된 MOSFET(101)이라고 불리는 반도체 장치가 있다. SOP-8 패키지에 봉인된 MOSFET(101)을 예로 들어 종래의 반도체 장치와 그 제조방법이 설명된다.
도 1에 나타낸 바와 같이, MOSFET(101)은 에폭시 수지 등으로 만들어진 몰드 수지(102;mold resin)에 의해 봉인된다. SOP-8 패키지라는 이름이 의미하는 것처럼, MOSFET(101)은 8개의 리드 프레임 터미널(103)을 갖는다. 리드 프레임 터미널(103)은 몰드 수지(102)의 양측에 있어서 서로 마주 보기 위해 4개로 그룹핑되도록 몰드 수지(102)의 외부로 노출되어 있다.
MOSFET(101) 내부 구조의 주요부분은 도 2a 및 2b에 나타낸 바와 같이 구성되어 있다. 도 2a는 MOSFET을 도 1의 A-A 선에 따라 절단한 단면도이다. 도 2b는 MOSFET을 도 1의 B-B 선에 따라 절단한 단면도이다. 8개 리드 프레임 터미널(103) 중의 한 쪽인 4개의 리드 프레임 터미널(103)은 도 2a에 나타낸 바와 같이 몰드 수지(102) 내에서 하나로 결합되어 있다. 도 2a 및 도 2b에 나타낸 바와 같이, 하나로 결합된 4개의 리드 프레임 터미널은 반도체 소자(104)의 소스 전극(104s) 및 게이트 전극(104g)의 반대 측(도 2a에서 위쪽 또는 도 2b에서 왼쪽)으로부터 전기적으로 연결되도록 몰드 수지(102) 내에 배열되어 있다.
도 2a 및 도 2b에 나타낸 바와 같이, 나머지 4개의 리드 프레임 터미널(103)은 소스 전극(104s) 및 게이트 전극(104g)을 포함하는 반도체 소자(104), 및 하나로 결합된 4개의 리드 프레임 터미널(103)에 직접적으로 연결되지 않도록 몰드 수지(102) 내에 배열된다. 도 2a에 나타낸 바와 같이, 나머지 4개의 리드 프레임 터미널(103) 중 소스측의 3개의 리드 프레임 터미널(103)은 하나로 결합되어 있다. 게이트측의 남은 하나의 리드 프레임 터미널(103)은 하나로 결합된 3개의 소스측 리드 프레임 터미널(103)로부터 전기적으로 분리되어 있다.
이러한 내부 구조를 갖는 MOSFET(101)에서, 반도체 소자(104)의 소스 전극(104s) 및 하나로 결합된 3개의 소스측 리드 프레임 터미널(103)은 알루미늄(Al) 또는 금(Au) 등의 금속으로 만들어진 복수의 접속 와이어(105)에 의해 전기적으로 연결되어 있다. 마찬가지로, 반도체 소자(104)의 게이트 전극(104g)과 나머지 1개의 게이트측 리드 프레임 터미널(103)은 1개의 접속 와이어(106)에의해 전기적으로 연결되어 있다.
최근의 MOSFET(101)은 전력 소비와 작동 전압이 낮아지는 반면, 속도와 처리 능력이 향상되고 있다. 즉, 최근의 MOSFET(101)은 저전압에서 높은 성능을 발휘할 수 있도록 설계되고 있다. 이와 같은 상반된 요구를 충족하기 위해, 최근의 MOSFET(101)은 회로와 함께 회로의 마이크로패터닝(micropatterning)을 포함하는 장치 전체에서 내부 저항(ON 저항)이 낮게 설정되는 경향이 있다.
만일 이와 같은 경향을 따르기 위해 MOSFET(101)의 내부 저항이 낮아진다면, 반도체 소자(104)를 포함한 전체 MOSFET(101)의 내부 저항에 대한 접속 와이어(105,106) 저항의 영향은 무시할 수 없다. MOSFET(101)의 내부 저항을 감소시키기 위해, 접속 와이어(105,106)의 저항이 낮아져야 한다.
접속 와이어(105,106)의 저항을 감소시키기 위해, 예컨대 접속 와이어(105,106)의 금속 물질을 알루미늄이나 금 보다 저항이 낮은 금속으로 변환한다. 이러한 방법은 사용할 수 있는 금속의 종류를 한정시키고, 접속 와이어(105,106)의 저항을 크게 내리지는 못한다.
접속 와이어(105,106)의 금속 물질을 단순히 변경하는 것만으로는 MOSFET(101)의 성능을 향상시킬 수 없다. 내부 저항을 감소시킴으로써 전력 MOSFET을 더욱 개선하는 것은 매우 어렵다.
접속 와이어(105,106)의 저항을 감소시키는 다른 방법으로서, 예컨대, 접속 와이어(105,106)의 단면을 크게 할 수 있다. 이 방법은 다양한 점에서 기술적인 곤란을 수반한다: 접속 와이어(105,106)의 지름과 접속 와이어(105,106)의 수를 고려할 때 공간적 제약, 접속 와이어(105,106) 사이가 전기적으로 단락될 가능성 및, 복수의 접속 와이어(105,106)가 작은 면적의 소스 전극(104s), 게이트 전극(104g) 및, 리드 프레임 연결 영역에 접속될 때의 낮은 접속 강도.
이와 같은 기술적 곤란을 해결하고 MOSFET(101)의 저항을 감소시키기 위해, MOSFET(111)이 개발되었다. 도 3a 및 도 3b에 나타낸 바와 같이, MOSFET에서(111), 게이트 전극(104g) 보다 더 큰 전류(주 전류)가 흐르는 소스 전극(104s) 및, 하나로 결합된 3개의 소스측 리드 프레임 터미널(103)은 복수의 접속 와이어(105) 대신 평판 같은(띠 같은) 금속으로 만들어진 전류경로 재료[107;아래에서는 스트랩(107)으로 언급됨]를 이용하여 전기적으로 연결되어 있다.
MOSFET(111)에서, 소스 전극(104s) 및 하나로 결합된 3개의 소스측 리드 프레임 터미널(103)은 평판 형태의 스트랩(107)에 의해 연결되어 있다. 소스 전극(104s)과 소스측 리드 프레임 터미널(103) 사이의 전류경로의 단면은 소스 전극(104s)과 리드 프레임 터미널(103)이 복수의 접속 와이어(105)에 의해 연결된 MOSFET(101)보다 더 크다. 즉, MOSFET(111)에서, 소스 전극(104s)과 소스측 리드 프레임 터미널(103) 사이의 저항은 전체 장치의 저항을 감소시키기 위해 감소된다.
상술한 접속 와이어(105,106)와 마찬가지로, 스트랩(107)은 경화된 도전 물질이나 땜납 등과 같은 도전성 접속 물질에 의해 소스 전극(104s)과 소스측 리드 프레임 터미널에 연결된다. 이와 같은 구조를 갖는 MOSFET(111)은, 예컨대 일본국 특허출원 공개번호 제2000-114445호에 개시되어 있다.
일반적으로, 반도체 장치 내에 사용된 경화된 도전 물질이나 땜납 등과 같은접속 물질은 온도 변화에 따라 쉽게 파손 된다. 이런 파손 모드를 평가하기 위해, MOSFET(111)에 대해 온도가 급격하게 변하는 환경에서 여러번 온도 사이클 테스트를 한다. 이러한 상태에서, 깨짐, 갈라짐 등이 경화된 도전 물질이나 땜납의 내부 및, 소스 전극(104s), 리드 프레임 터미널(103), 스트랩(107)과 경화된 도전 물질이나 땜납 사이의 경계면 부근에 나타난다. 경화된 도전 물질, 땜납 등에 의해 연결된 스트랩(107)을 갖는 MOSFET(111)의 온도 변화에 대한 내구성이 평가될 수 있다.
평판에 형성되고 경화된 도전 물질, 땜납 등에 의해 소스 전극(104s)에 연결된 스트랩(107)은 극히 미세한 레벨에서는 전기적으로 불안정한 접속 상태를 나타낸다. 특히, 스트랩(107)이 반도체 소자(104;반도체 칩)의 주변 영역에 접촉하는 칩 에지(edge) 접촉은 예컨대, 소스 전극(104s)의 외부인 도 3b의 Z 영역에서 쉽게 발생한다. 결과적으로, 전기적 단락이 스트랩(107)과 반도체 소자(104)의 주변 영역 사이에서 쉽게 발생한다.
이와 같이, 이러한 내부 구조를 갖는 MOSFET(111)의 전기적 성능은 불안정하다. 특히, 샘플로 만들어진 전체 MOSFET(111) 수 중 초기 단락에 의한 파손이 18.5% 발생했다.
본 발명의 목적은 저 전력 소비에서 동작할 수 있고 안정한 전기적 성능을 나타내는 높은 내구성을 가진 반도체 장치 및 그 제조방법을 제공하는 것이다.
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 반도체 장치에 형성된 전극, 예컨대 반도체 소자의 소스 전극과 리드 프레임(lead frame)의 연결 영역을 전기적으로 연결하는 전류경로 재료(current path material), 및 이러한 전류경로 재료를 이용하여 소스 전극과 리드 프레임의 연결 영역을 연결하는 방법에 관한 것이다.
도 1은 종래 반도체 장치의 외부 모습을 나타낸 사시도,
도 2a는 도 1에 의한 종래 반도체 장치의 A-A선을 따라 절단한 내부 구조를 나타낸 단면도,
도 2b는 도 1에 의한 종래 반도체 장치의 B-B선을 따라 절단한 내부 구조를 나타낸 단면도,
도 3a는 도 1에 의한 종래 반도체 장치의 A-A선을 따라 절단한 다른 내부 구조를 나타낸 단면도,
도 3b는 도 1에 의한 종래 반도체 장치의 B-B선을 따라 절단한 다른 내부 구조를 나타낸 단면도,
도 4는 본 발명의 제1실시예에 따른 반도체 장치의 외부 모습을 나타낸 사시도,
도 5a는 도 4에 의한 반도체 장치의 A-A선을 따라 절단한 내부 구조를 나타낸 단면도,
도 5b는 도 4에 의한 반도체 장치의 B-B선을 따라 절단한 내부 구조를 나타낸 단면도,
도 6은 도 4에 의한 전류경로의 ON 저항과 종래 전류경로 재료의 ON 저항 사이의 비교를 나타낸 그래프,
도 7a는 도 4에서의 전류경로 재료 ON 저항의 알루미늄 접속 스트랩 두께에 대한 의존도를 나타낸 그래프,
도 7b는 도 4에서의 전류경로 재료 ON 저항의 알루미늄 접속 스트랩 폭에 대한 의존도를 나타낸 그래프,
도 8은 온도 사이클 테스트에 있어서 도 4에서의 전류경로 재료와 2개의 종래 전류경로 재료 사이의 신뢰성의 비교를 나타낸 그래프,
도 9a는 본 발명의 제2실시예에서의 전류경로 재료가 절단되기 전의 상태를 나타낸 도면,
도 9b는 본 발명의 제2실시예에서의 전류경로 재료가 재료로부터 절단된 후의 상태를 나타낸 도면,
도 9c는 본 발명의 제2실시예에서의 전류경로 재료가 도 4의 반도체 장치에서 사용된 형태로 형성된 상태를 나타낸 도면,
도 9d는 본 발명의 제2실시예에서의 전류경로 재료가 다른 형태로 형성된 상태를 나타낸 도면,
도 9e는 본 발명의 제2실시예에서의 전류경로 재료가 또 다른 형태로 형성된 상태를 나타낸 도면,
도 10a는 본 발명의 제2실시예에 의한 도 9c의 전류경로 재료가 접속 혼에 의해 진공으로 유지된 상태를 나타낸 도면,
도 10b는 본 발명의 제2실시예에 의한 도 10a의 전류경로 재료가 동시에 반도체 소자의 소스 전극(4s)과 소스측 포스트(7s)에 초음파(supersonically) 접속된 상태를 나타낸 도면,
도 10c는 본 발명의 제2실시예에 의한 도 9c의 전류경로 재료가 동시에 반도체 소자의 소스 전극(4s)과 소스측 포스트(7s)에 초음파 접속된 상태를 나타낸 도면,
도 11은 본 발명의 제3실시예에 따른 반도체 소자의 내부 구조를 A-A선을 따라 절단하여 나타낸 단면도,
도 12는 본 발명의 제4실시예에 따른 반도체 장치의 내부 구조를 A-A선을 따라 절단하여 나타낸 단면도,
도 13은 본 발명의 제5실시예에 따른 반도체 장치의 내부 구조를 B-B선을 따라 절단하여 나타낸 단면도,
도 14a는 본 발명의 제6실시예에 따른 반도체 장치의 내부 구조를 A-A선을 따라 절단하여 나타낸 단면도,
도 14b는 본 발명의 제6실시예에 따른 반도체 장치의 내부 구조를 B-B선을 따라 절단하여 나타낸 단면도,
도 15a는 도 14a 및 도 14b의 반도체 장치에서 4개의 슬릿을 갖는 전류경로 재료를 나타낸 도면,
도 15b는 도 14a 및 도 14b의 반도체 장치에서 3개의 슬릿을 갖는 전류경로 재료를 나타낸 도면,
도 15c는 도 14a 및 도 14b의 반도체 장치에서 6개의 작은 원형 구멍을 갖는 전류경로 재료를 나타낸 도면,
도 15d는 도 14a 및 도 14b의 반도체 장치에서 1개의 원형 구멍을 갖는 전류경로 재료를 나타낸 도면,
도 15e는 도 14a 및 도 14b의 반도체 장치에서 반원형 구멍 및 노치(notch)를 갖는 전류경로 재료를 나타낸 도면이다.
종래의 단점을 극복하기 위해, 본 발명의 일 관점에 따르면, 복수의 전극을갖는 반도체 소자, 리드 프레임의 복수의 접속 영역, 복수의 전극 중 적어도 하나와 리드 프레임의 복수의 접속 영역 중 적어도 하나를 전기적으로 연결하는 판 형태의 전류경로 재료 및, 복수의 전극을 갖는 반도체 소자, 리드 프레임의 복수의 접속 영역 및, 전류경로 재료를 패키지하는 하우징을 구비하여 구성되고, 판 형태의 전류경로 재료가 복수의 전극 중 하나 및 복수의 접속 영역 중 하나에 직접적으로 접속되도록 배열되고, 전류경로 재료의 중간 영역이 반도체 소자의 표면으로부터 떨어지게 형성되는 반도체 장치가 제공된다.
본 발명의 다른 관점에 따르면, 반도체 소자를 형성하는 단계, 반도체 소자의 복수의 전극 중 적어도 하나와 리프 프레임의 복수의 접속 영역 중 하나를 연결하는 판 형태의 전류경로 재료를 형성하는 단계, 판 형태의 전류경로 재료의 중간 영역을 반도체 소자의 표면으로부터 떨어지도록 하기 위해 전류경로 재료를 형성하는 단계 및, 복수의 전극 중 하나 및 리드 프레임의 복수의 접속 영역 중 하나를 전류경로 재료의 2개의 말단 영역에서 전류경로 재료를 이용하여 전기적으로 직접적으로 접속하는 단계를 구비하여 이루어진 반도체 장치의 제조방법이 제공된다.
본 발명에 따른 반도체 장치와 그 제조방법이 도면을 참조하여 상세히 설명된다.
제1실시예
본 발명의 제1실시예에 따른 반도체 장치가 도 4, 도 5a 및 도 5b를 참조하여 설명된다. 제1실시예는 SOP-8 패키지에 봉입된 MOSFET(1;전력 MOSFET)를 예로 들어 설명하고, 그 구조를 상세히 설명한다.
도 4는 MOSFET(1)의 외부 모습을 나타낸 사시도이다. 도 5a는 도 4에 의한 MOSFET(1)의 A-A선을 따라 절단한 내부 구조를 나타낸 단면도이다. 도 5b는 도 4에 의한 MOSFET(1)의 B-B선을 따라 절단한 내부 구조를 나타낸 단면도이다.
도 5a 및 도 5b에 나타낸 MOSFET(1)은 복수의 전극(4)을 갖는 반도체 소자(5), 복수의 리드 프레임 터미널(3), 복수의 전극(4) 중 적어도 하나와 복수의 리드 프레임 접속 영역(7s,7g) 중 적어도 하나에 접속하는 판 형태의 전류경로 재료(6) 및, 복수의 리드 프레임 터미널(3), 반도체 소자(5), 전류경로 재료(6) 등을 패키징하는 하우징(2)을 포함한다.
복수의 전극(4)은 소스 전극(4s) 및 게이트 전극(4g)을 포함한다. 복수의 리드 프레임 터미널(3)은 하나로 결합된 3개의 소스측 리드 프레임 터미널(3s) 및, 1개의 게이트측 리드 프레임 터미널(3g)을 포함한다. MOSFET(1)의 드레인 전극은 반도체 소자(5)의 뒷면에서 하나로 결합된 4개의 드레인측 리드 프레임 터미널(3d)에 연결되어 있다.
소스측 리드 프레임 터미널(3s)은 리드 프레임의 소스측 접속 영역[7s;아래에서는 소스측 포스트(7s)로 언급됨]에서 결합되어 있다. 게이트측 리드 프레임 터미널(3g)은 리드 프레임의 게이트측 접속 영역[7g;아래에서는 게이트측 포스트(7g)로 언급됨]에 연결되어 있다.
도 5b에 나타낸 바와 같이, 전류경로 재료(6)는 소스 전극(4s)에 접속된 영역(6a)과 소스측 포스트(7s;source side post)에 접속된 영역(6b)의 사이에 있는 중간 영역(6c)의 하부면이 반도체 소자(5)의 상부면으로부터 떨어져서 위치하도록 형성된다. 더욱이, 전류경로 재료(6)는 소스 전극(4s)과 소스측 포스트(7s)의 상부 표면에 직접적으로 접속되어 있다.
초음파 접속에 의해, 전류경로 재료(6)는 반도체 소자의 상호 연결부분으로 작용하는 소스측 포스트(7s)와 소스 전극(4s)에 대한 2개의 말단 영역(6a,6b)에 직접적으로 접속된다. 전류경로 재료(6)는 알루미늄 계열의 물질로 만들어진다. 전류경로 재료(6)는 소스측 포스트(7s) 및 반도체 소자(5)의 전극(4) 중 적어도 소스 전극(4s)의 사이에 연결된다. 전류경로 재료(6)는 반도체 장치의 상호 연결부분으로서 기능한다.
도 4에 도시된 바와 같이, MOSFET(1)은 예컨대, 에폭시 계열의 몰드 수지(mold resin)에 의해 몰드된 하우징(2)으로 덮혀 있다. SOP-8 패키지는 8개의 리드 프레임 터미널(3)을 갖는다. 이러한 리드 프레임 터미널(3)은 리드 프레임 터미널(3)이 하우징(2)의 양측에서 서로 마주보는 4개의 그룹으로 되도록 하우징(2) 외부로 노출되어 있다. 8개의 리드 프레임 터미널(3) 중 단지 5개의 리드 프레임 터미널(3)만이 도 4에 도시되어 있고, 나머지 3개의 리드 프레임 터미널(3)은 생략되어 있다.
MOSFET(1)의 내부 구조에 대한 주요 부분이 도 5a 및 도 5b를 참조하여 상세하게 설명된다. 도 5a 및 도 5b에 나타낸 바와 같이, 8개의 리드 프레임 터미널 중한 쪽의 4개의 리드 프레임 터미널(3d)은 하우징(2) 내 반도체 소자(5)의 뒷면에 있는 드레인 전극에 연결된 평판 형태의 드레인측 포스트(7d)에 의해 하나로 결합되어 있다. 하나로 결합된 4개의 리드 프레임 터미널(3d)은 반도체 소자(5;반도체 칩)의 소스 전극(4s;소스 패드)와 게이트 전극(4g;게이트 패드)이 배열된 다른 쪽의 반대편에 있는 한쪽인 칩의 뒷면에 있는 드레인 전극(드레인 패드)에 전기적으로 연결되도록 하우징(2) 내에 배열되어 있다. 즉, 하나로 결합된 4개의 리드 프레임 터미널(3d)은 MOSFET(1)의 드레인 터미널로 이용된다.
드레인측 리드 프레임 터미널(3d)은 4개의 터미널(3d)을 결합하는 평판 형태의 드레인측 포스트(7d)에서 칩의 뒷면에 있는 드레인 전극으로의 판 표면연결에 배열되어 있다. 반도체 소자(5)와 드레인측 리드 프레임 터미널(3d) 사이에, 칩의 뒷면에 있는 드레인 전극과 드레인측 포스트(7d)가 경화된 도전 물질 또는 땜납 등의 도전성 접속 물질에 의해 서로 전기적으로 평면-연결되도록 고정되어 있다.
도 5a에 나타낸 바와 같이, 8개의 리드 프레임 터미널 중, 다른 편 나머지 4개의 리드 프레임 터미널(3;3s,3g)은 소스 전극(4s)과 게이트 전극(4g)을 갖는 반도체 소자(5)에 직접적으로 연결되지 않도록 하우징(2) 내에 배열되어 있다. 4개의 리드 프레임 터미널(3)은 드레인측 포스트(7d)를 포함하는 4개의 드레인측 터미널(3d)과 전기적으로 연결되어 있지 않다. 4개의 리드 프레임 터미널(3) 중, 3개의 소스측 리드 프레임 터미널(3s)은 하나로 결합되어 있다. 나머지 1개의 게이트측 리드 프레임 터미널(3g)은 하나로 결합된 3개의 소스측 리드 프레임 터미널(3s)로부터 전기적으로 연결되어 있지 않다.
하나로 결합된 3개의 소스측 리드 프레임 터미널(3s)은 전류경로 재료(6;후술함)에 의해 반도체 소자(5)의 소스 전극(4s)에 연결되어 있다. 하나로 결합된 3개의 소스측 리드 프레임 터미널(3s)은 MOSFET(1)의 소스 터미널로 이용된다.
나머지 1개의 게이트측 리드 프레임 터미널(3g)은 접속 와이어(8)에 의해 반도체 소자(5)의 게이트 전극(4g)에 연결되어 있다. 즉, 나머지 1개의 게이트측 리드 프레임 터미널(3g)은 평판 형태의 게이트측 포스트(7g)에서 접속 와이어(8)를 통해 게이트 전극(4g)에 연결되어 있고, MOSFET(1)의 게이트 터미널로 사용된다.
상기에 서술한 바와 같이, SOP-8 패키지에 봉인된 MOSFET(1)은 실질적으로 3개의 터미널을 갖는다. MOSFET(1)의 반도체 소자(5)는 3개의 전극[4;칩의 뒷면에 소스 전극(4s), 게이트 전극(4g) 및, 드레인 전극(도시되지 않음)]을 갖는다. MOSFET(1)에서, 실질적으로 3개 터미널 중 하나로 기능하는 소스측 리드 프레임 터미널(3s)과, 3개 전극(4) 중 다른 하나로 기능하는 소스 전극(4s)은 전류경로 재료(6)를 통해 선택적으로 연결된다.
도 5a 및 도 5b에 나타낸 바와 같이, 전류경로 재료(6)는 전극측 접속 영역(6a)에서 소스 전극(4s)에 평면-접속된다. 더욱이, 전류경로 재료(6)는 포스트측 접속 영역(6b)에서 소스측 포스트(7s)에 평면-접속된다.
전류경로 재료(6)는 중간 영역(빔 영역;beam portion)의 하부면이 반도체 소자(5)의 상부면으로부터 떨어져 위치하도록 형성된다. 본 발명에 따른 이러한 방식으로 형성된 전류경로 재료(6)는 접속 스트랩(6;bonding strap)이라고 불릴 것이다.
접속 스트랩(6)에서, 전극측 접속 영역(6a)은 소스 전극(4s)의 면적 내에서만 반도체 소자(5)에 평면-접속된다. 전극측 접속 영역(6a)과 리드 프레임측 접속 영역(6b) 사이의 중간 영역(6c)은 반도체 소자(5)의 상부면으로부터 떨어져 위치한다. 따라서, MOSFET(1)은 종래 기술에서 칩 에지 접촉에 의해 야기된 어떠한 전기적 단락도 완전하게 피할 수 있다. 접속 스트랩(6)은 초음파 접속에 의해 동시에 소스 전극(4s) 및 소스측 포스트(7s)의 양자에 직접적으로 평면-접속된다.
접속 스트랩(6)을 갖는 MOSFET(1)에서, 반도체 소자(5)의 소스 전극(4s)과 리드 프레임의 소스측 포스트(7s) 사이의 전류경로의 단면은 종래 MOSFET(101)에서 복수의 접속 와이어(105)를 통한 전류경로의 전체 단면보다 더 크게 된다. MOSFET(1)에서, 소스 전극(4s)과 소스측 리드 프레임 터미널(3s)의 저항은 MOSFET(101)에서 보다 더 낮아 진다.
특히, 제1실시예에 따른 MOSFET(1)에서, 반도체 소자(5)의 칩 사이즈는 3.79mm X 2.65mm이고, 접속 스트랩(6)은 폭이 2.0mm, 두께가 0.1mm이다. 접속 스트랩(6)이 알루미늄으로 만들어 지므로, 이하에서는 접속 스트랩(6)을 알루미늄 접속 스트랩(6)이라고 부른다.
종래의 MOSFET(101)에서, 칩 사이즈는 3.79mm X 2.65mm인데, 이것은 제1실시예의 MOSFET(1)과 동일하다. 그러나, 소스 전극과 소스측 리드 프레임 터미널이 약 10개의 60-μmφ 금 접속 와이어(105)를 이용해 연결된다[도 2a는 8개의 접속 와이어(105)를 도시한다].
본 발명자에 의해 수행된 저항값 측정 실험에 의하면, 상기 서술된 구조를갖는 종래의 MOSFET(101)에서, 전압 VDSS 함수로서의 ON 저항의 평균(내부 저항 Ron)은 도 6에서 파선으로 나타낸 바와 같이 변한다. 알루미늄 접속 스트랩을 갖는 제1실시예의 MOSFET(1)에서, 전압 VDSS 함수로서의 ON 저항의 평균은 도 6의 그래프에서 실선으로 나타낸 바와 같이 변한다.
전압 VDSS 는 MOSFET의 드레인-소스 항복 전압이다.
제1실시예의 MOSFET(1)과 종래의 MOSFET(101)에서, 실리콘기판(펠릿;pellet)에 대한 전압 VDSS 함수로서의 저항의 평균은 도 6의 그래프에서 일점쇄선으로 나타낸 바와 같이 변한다. 도 6에 나타낸 바와 같이, MOSFET(1) 실리콘 기판의 저항은 전압 VDSS의 크기에 대해 거의 동일한 기울기를 가지고 변한다.
도 6에서, MOSFET(1,101) 실리콘 기판의 저항은 절대값 사이의 차이를 갖고 서로 평행하게 변한다. 차이를 비교함으로써, 저항값이 얻어질 수 있다.
전체 MOSFET(101)의 ON 저항과 전체 MOSFET(1)의 ON 저항 사이의 차이는 도 6의 일점쇄선 화살표(J)로 나타낸 범위 내에서 거의 일정하다. 전체 MOSFET(1)의 ON 저항과 MOSFET(1) 실리콘 기판의 저항 사이의 차이는 도 6의 실선 화살표(K)로 나타낸 범위 내에서 거의 일정하다. 이로부터, MOSFET(101)에서 10개의 평행 접속 와이어(105)의 와이어 저항과 MOSFET(1)에서 알루미늄 접속 스트랩(6)의 저항 사이의 차이는 도 6의 파선(L)으로 나타낸 범위 내에서 거의 일정하다.
상기에서 서술한 바와 같이, 도 6에 도시된 본 발명자에 의한 저항 측정 결과에 따르면, MOSFET(1)에서 알루미늄 접속 스트랩(6)의 와이어 저항은 MOSFET(101)에서 10개의 평행 접속 와이어(105)의 와이어 저항에 비해 전압 VDSS에관계없이 약 80% 정도 크게 감소된다. 즉, 알루미늄 접속 스트랩(6) 와이어 저항의 전체 MOSFET(1)의 ON 저항에 대한 비는 제1실시예의 MOSFET(1)에서 매우 낮다.
스트랩 두께와 폭의 함수로서의 MOSFET(1) 알루미늄 접속 스트랩(6)의 저항은 도 7a 및 도 7b의 실선에 의해 나타낸 바와 같이 변한다. 알루미늄 접속 스트랩(6)을 사용하면 스트랩 두께와 폭에서의 프로세싱 사이즈 오류가 실제적인 사용을 위한 상기 언급된 사이즈의 반도체 소자(5)를 갖는 MOSFET(1)의 전기적 성능을 저하시키는 것을 방지할 수 있다. 이러한 실시예에 따른 알루미늄 접속 스트랩(6)을 이용함으로써, 전기적 성능은 MOSFET(1)의 동작 속도를 감소시킴 없이 실제 사용에서 고 레벨로 유지될 수 있다.
제1실시예에 의한 알루미늄 접속 스트랩(6)은 어떤 경화된 도전 물질, 땜납 등도 사용함이 없이 초음파 접속에 의해 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 직접적으로 접속되고 고정된다.
이러한 이유로, MOSFET(1)은 경화된 도전 물질이나 땜납과 반도체 소자(5)의 소스 전극(4s), 소스측 포스트(7s), 알루미늄 접속 스트랩(6) 등 사이의 경계면 부근의 온도 변화 등 외부 환경의 변화에 의해 야기된 깨짐이나 갈라짐으로부터 거의 자유롭다.
초음파 접속에 의해 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 직접적으로 접속된 알루미늄 접속 스트랩(6)을 갖는 MOSFET(1)은 온도 변화 등의 외부 환경의 변화를 견딜 수 있다. MOSFET(1)은 고신뢰도의 전기적 성능을 달성한다.
특히, -40℃~150℃의 온도 범위 내에서 100번 마다 온도가 여러번, 예컨대 연속적으로 100번 부터 400번 까지 급격하고 크게 변하는 온도 사이클 테스트가, 알루미늄 접속 스트랩(6)을 갖는 본 발명에 의한 MOSFET(1), 소스 전극과 소스측 포스트가 10개의 60-μmφ 금 접속 와이어를 이용하여 접속된 종래의 MOSFET(101;종래의 A로 언급됨) 및, 구리 스트랩이 땜납을 이용하여 반도체 소자의 소스 전극에 연결된 MOSFET(1)과 약간 다른 종래의 MOSFET(종래의 B로 언급됨)에 수행되었다. 다음으로, 전기적 성능의 신뢰성 테스트가 수행되었다.
도 8은 온도 사이클 테스트의 결과를 나타낸 그래프이다. 도 8에서 ○ 및 실선으로 나타낸 바와 같이, 본 발명의 MOSFET(1)은 온도 사이클의 수와 관계없이 깨짐이나 갈라짐 등이 발생하는 파손율이 0%이다. 유사하게, 도 8에서 ◆ 및 실선으로 나타낸 바와 같이, 금 접속 와이어를 갖는 MOSFET(101;종래의 A)은 온도 사이클의 수와 관계없이 깨짐이나 갈라짐 등이 발생하는 파손율이 0%이다. 그러나, 도 8에서 ■ 및 실선으로 나타낸 바와 같이, 납땜된 구리 스트랩을 갖는 종래의 MOSFET(종래의 B)은 온도 사이클 수가 증가하면서 파손율이 증가한다.
상기에 서술된 바와 같이, 제1실시예에 의한 MOSFET(1)에서, 알루미늄 접속 스트랩(6)의 와이어 저항은 금 접속을 갖는 종래의 MOSFET(101)보다 약 80% 감소된다.
전체 MOSFET(1)의 ON 저항에 대한 와이어 저항의 영향은 매우 약하다. 초음파로 접속된 알루미늄 접속 스트랩(6)을 갖는 MOSFET(1)은 급격한 온도 변화에 대해 전기적 성능의 신뢰성을 저하시키는 일 없이 안정하다. MOSFET(1)은 온도 변화에 대해 납땜된 구리 스트랩을 갖는 종래의 MOSFET보다 더 높은 신뢰도를 나타낸다.
이러한 실시예의 MOSFET(1)에서, 알루미늄 접속 스트랩(6)은 리드 프레임의 소스측 포스트(7s)와 소스 전극(4s)에 한번의 초음파 접속에 의해 동시에 접속된다. 두 군데의 접속 영역에서의 접속 강도는 쉽게 동일하게 할 수 있다. 온도 변화, 금속, 피로 등의 외부 환경의 변화가 접속 영역에서 발생한다고 하더라도, 스트레스는 균일하게 분산될 수 있다. MOSFET(1)은 알루미늄 접속 스트랩(6)과, 소스 전극(4s), 소스측 포스트(7s) 사이의 접속 영역에서의 내구성을 크게 향상시킨다.
제1실시예에 의한 MOSFET(1)은 전력 소비에서 종래의 전력 MOSFET보다 더 낮다. MOSFET(1)은 고속에서 동작하고, 안정적인 전기적 성능, 높은 내구성 및, 긴 수명을 갖는다.
제2실시예
제2실시예가 도 9a 내지 도 9e 및 도 10a 내지 도 10c를 참조하여 설명된다. 제2실시예는 MOSFET(1)을 예로 들어 제1실시예에 따른 반도체 소자의 제조방법을 설명할 것이다.
MOSFET(1)를 제조하는 방법에 있어서, 반도체 소자(5)의 복수의 전극 중 적어도 1개의 전극[예컨대, 소스 전극(4s)]과, 복수의 리드 프레임 포스트 중 적어도 1개의 포스트[예컨대, 소스측 포스트(7s)]가 평판 형태의 알루미늄 접속 스트랩(6)의 2개의 말단 영역에서 전극측 접속 영역(6a)과 포스트측 접속 영역(6b)에 직접적으로 접속된다. 알루미늄 접속 스트랩(6)의 중간 영역(6c)은 반도체 소자(5)의 상부면으로부터 떨어져 위치한다.
알루미늄 접속 스트랩(6)은 초음파 접속에 의해 동시에 소스 전극(4s)과 소스측 포스트(7s)에 직접적으로 접속된다. 우선, 도 9a 내지 도 9e에 도시한 바와 같이, 원하는 사이즈와 형태를 갖는 알루미늄 접속 스트랩(6)이 제조된다.
특히, 얇은 평판으로 압연되고, 알루미늄 접속 스트랩(6)의 재료가 되는 알루미늄판(9)이 도 9a에 도시된 예컨대, 절단 기계(10)에 의해 소정의 사이즈(길이)로 절단된다. 절단 기계(10)는 알루미늄판(9)을 절단하는 회전 커터(11) 및, 알루미늄판(9)을 운반하는 벨트 컨베이어(12)로 구성된다. 벨트 컨베이어(12)는 도 9a에 파선 화살표에 의해 표시된 방향으로 회전한다. 알루미늄판(9)은 윤곽 화살표(outline arrow)에 의해 표시된 방향으로 벨트 컨베이어(12)에 의해 운반된다.
회전 커터(11)는 벨트 컨베이어(12)의 끝 가까이에 배치되고, 도 9a에서 실선 화살표 방향으로 회전한다. 회전 커터(11)는 2개의 회전할 수 있는 날카로운 에지(11a)를 갖는다. 벨트 컨베이어(12)의 끝으로 운반된 알루미늄판(9)은 날카로운 에지(11a)에 의해 도 9b에 도시된 소정의 사이즈로 절단된다.
소정 사이즈로 절단된 알루미늄판(9)은 성형 장치(도시되지 않음)에 의해 중간 영역(6c)이 전극측 접속 영역[6a;예컨대, 소스 전극(4s)측의 접속 영역]과 포스트측 접속 영역[6b;예컨대, 소스측 포스트로의 접속 영역]으로부터 돌출되도록 성형된다. 소정 사이즈로 절단된 알루미늄판(9)은 성형 장치에 의해 MOSFET(1)을 위해 소정의 형태를 갖는 알루미늄 접속 스트랩(6)으로 성형된다.
성형 장치의 성형 다이(die)를 교환함으로써, 소정 사이즈로 절단된 알루미늄판(9)은 도 9d 및 도 9e에 도시한 바와 같이 다양한 형태를 갖는 알루미늄 접속 스트랩(13,14)으로 성형될 수 있다.
소정 형태로 성형된 알루미늄 접속 스트랩(6)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 접속된다. 접속 지그(jig)로서, 예컨대 도 10a에 나타낸 접속 혼(horn)이 알루미늄 접속 스트랩(6)을 고정하기 위해 사용된다. 복수의 진공 구멍(16)이 접속 혼(15) 내에 형성되고, 알루미늄 접속 스트랩(6)은 도 10a의 실선 화살표로 나타낸 방향으로 진공지지된다. 복수의 미끄러지지 않는 요철이 알루미늄 접속 스트랩(6)과 접촉하는 접속 혼(15)의 하부면에 형성된다.
도 10b에 나타낸 바와 같이, MOSFET(1)의 드레인측 리드 프레임 터미널(3d), 소스측 리드 프레임 터미널(3s) 및, 게이트측 리드 프레임 터미널(3g)이 접속 테이블(17)의 소정 위치에 미리 배치되어 있다. 반도체 소자(5)는 소스 전극(4s)이 위를 향하도록 경화된 도전 물질이나 땜납을 이용하여 드레인측 포스트(7d)에 미리 다이-접속(die-bonded)된다.
접속 혼(15)에 의해 지지된 알루미늄 접속 스트랩(6)은 동시에 반도체 소자(5)의 소스 전극(4s)과 상기와 같은 방식으로 배치된 소스측 포스트(7s)에 동시에 접속된다. 접속 혼(15)은 초음파 생성기(도시되지 않음)에 연결된다. 초음파 생성기에 의해 생성될 수 있는 초음파의 최대 주파수는 약 60kHz이다. 일반적인 사용 상태에서, 약 38kHz의 주파수를 갖는 초음파가 생성된다. 그러한 초음파를 생성함으로써, 접속 혼(15)은 알루미늄 접속 스트랩(6)을 반도체 소자(5)의 소스전극(4s)과 소스측 포스트(7s)에 동시에 초음파 접속할 수 있다.
접속 혼(15)이 알루미늄 접속 스트랩(6)을 지지하면서, 위로 부터 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)로 접근한다. 알루미늄 접속 스트랩(6)이 적절한 접속 위치에 배치되었는지 확인된다. 그 후, 알루미늄 접속 스트랩(6)이 접속 혼(15)에 의해 계속하여 지지되면서, 위로 부터 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 직접적으로 접촉된다.
이러한 접촉 상태가 유지되면서, 도 10b에 나타낸 바와 같이, 접속 혼(15)의 초음파 생성기는 동시에 알루미늄 접속 스트랩(6)의 전극측 접속 영역(6a)을 반도체 소자(5)의 소스 전극(4s)에, 그리고 알루미늄 접속 스트랩(6)의 포스트측 접속 영역(6b)을 소스측 포스트(7s)에 직접적으로 초음파 접속하도록 동작한다.
알루미늄 접속 스트랩(6) 말단을 초음파 접속한 후에, 도 10c에 나타낸 바와 같이, 반도체 소자(5)의 게이트 전극(4g)과 도 5a에 도시된 게이트측 포스트(7g)가 알루미늄이나 금 등의 금속으로 만들어진 접속 와이어(8)에 의해 전기적으로 연결된다. 접속 와이어(8)는 알루미늄 접속 스트랩(6)과 유사하게 초음파 접속에 의해 연결되거나, 경화된 도전 물질이나 땜납 등을 이용하여 연결될 수 있다.
다음으로, 알루미늄 접속 스트랩(6)에 의해 접속된 반도체 소자(5), 리드 프레임, 접속 와이어(8) 등이 그것들을 덮도록 에폭시 계열 수지 등의 몰드 수지를 이용하여 패키지된다. 반도체 소자(5), 리드 프레임, 접속 와이어(8) 등이 하우징(2)내에 저장된다. 하우징(2)이 소정 형상으로 몰드된 후에, 리드 프레임 터미널(3)이 소정 길이로 절단되고, 원하는 SOP-8 패키지에 봉인된 MOSFET(1)을 얻는다.
제2실시예에 의한 상기 반도체 장치 제조방법에 따르면, 알루미늄 접속 스트랩(6)은 어떠한 경화된 도전 물질이나 땜납 등을 사용하지 않고 초음파 접속에 의해 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 직접적으로 접속될 수 있다.
제2실시예는 소스 전극(4s)과 소스측 포스트(7s) 사이의 저항 및 전체 장치의 ON 저항(내부 저항)이 낮고, 고속 동작이 적은 전력 소비로도 실현되고, 온도 변화 등의 외부 환경의 변화에 따른 내구성과 전기적 성능의 신뢰성이 높은 안정적인 반도체 장치를 제공할 수 있다.
제2실시예에 의한 반도체 장치 제조방법에 따르면, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)가 동시에 알루미늄 접속 스트랩(6)의 2개의 말단 영역(6a,6b)에 초음파 접속되므로 접속능력을 증가시킨다. 이것은 전체 반도체 장치(MOSFET(1))의 제조능력을 향상시키고, MOSFET(1)을 제조하는데 걸리는 시간을 감소시킨다.
본 발명자에 의한 시제품 생산에 따르면, 제2실시예의 제조방법에 의해 알루미늄 접속 스트랩(6)을 갖는 1개의 MOSFET(1;하나의 패키지)을 제조하는데 걸리는 시간은 종래의 금 접속을 갖는 1개의 MOSFET(101)을 제조하는데 걸리는 시간과 비교하여 생산 기계(도시되지 않음) 당 약 40% 감소되었다. 결과적으로, 알루미늄 접속 스트랩(6)을 갖는 MOSFET(1)을 대량 생산할 때, 제조될 MOSFET의 수가 증가함에 따라 MOSFET(1) 당 제조 비용이 감소될 수 있다. 이것은 시장의 비용 경쟁에서 유리하다.
종래의 MOSFET(101)에서, 약 10개의 60-μmφ 접속 와이어가 적절한 위치에 배치되고, 소스 전극(4s)과 소스측 포스트(7s)에 접속되어야 한다. 반대로, 본발명의 제2실시예에 따른 반도체 장치의 제조방법을 이용하여 MOSFET(1)이 제조될 때는, 2.0mm의 폭과 0.1mm의 두께를 갖는 알루미늄 접속 스트랩(6)이 한번의 초음파 접속에 의해 소스 전극(4s)과 소스측 포스트(7s)에 동시에 접속될 수 있다. MOSFET(1)을 제조할 때 알루미늄 접속 스트랩(6)의 접속 실패 발생율은 10개의 접속 와이어로부터 형성된 금 접속의 접속 실패 발생율에 비해 약 1/10로 감소될 수 있다.
이러한 실시예에 의한 제조방법은 종래의 제조방법과 비교하여 MOSFET(1)의 수율을 크게 증가시킬 수 있다. MOSFET(1)을 제조하는데 걸리는 시간은 상기 언급한 바와 같이 감소될 수 있다. 더욱이, MOSFET(1)의 제조능력(인덱스)이 크게 향상될 수 있다.
제2실시예에 의한 반도체 장치의 제조방법은 한번의 초음파 접속에 의해 알루미늄 접속 스트랩(6)의 2개의 말단 영역(6a,6b)을 소스 전극(4s)과 소스측 포스트(7s)에 동시에 접속한다. 온도 변화, 금속, 피로 등의 외부 환경의 변화가 접속 영역에서 발생한다고 하더라도, 스트레스는 균일하게 분산될 수 있다. 본 실시예에 의한 제조방법은 알루미늄 접속 스트랩(6)과, 소스 전극(4s), 소스측 포스트(7s) 사이의 접속 영역에서의 내구성을 크게 향상시킨다.
제3실시예
제3실시예에 따른 반도체 장치 및 그 제조방법이 도 11을 참조하여 개시된다. 제3실시예는 MOSFET(21)의 구조와 제조방법을 설명할 것이다.
도 11에 도시된 MOSFET(21)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)가 연결된 알루미늄 접속 스트랩(22)의 수와, 형태, 사이즈가 상기에 서술된 제1실시예의 알루미늄 접속 스트랩(6)과 다르다는 것을 제외하고는 제1실시예의 MOSFET(1)과 동일한 구조, 동작 및, 효과를 갖는다. 동일한 참조 부호는 동일한 파트를 나타내고, 그것에 대한 설명은 생략되며, 차이점 만이 설명된다.
도 11에 도시된 바와 같이, MOSFET(21)에서, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)는 연장된 판에 각각 형성된 복수(도 11에서는 3개)의 알루미늄 접속 스트랩(22)을 이용하여 연결된다. 각 알루미늄 접속 스트랩(22)의 전극측 접속 영역(22a)은 알루미늄 접속 스트랩(22)의 포스트측 접속 영역(22b)이 소스측 포스트(7s)에 직접적으로 초음파 접속될 때와 동시에 반도체 소자(5)의 소스 전극(4s)에 직접적으로 초음파 접속된다.
MOSFET(21)과 그 제조방법이 상기 서술된 차이를 제외하고는 제1실시예에 의한 MOSFET(1)과 그 제조방법과 동일하므로, 본 발명의 목적이 달성될 수 있다. 더욱이, 상기 서술된 바와 같이, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)가, 연장된 판에 각각 형성된 복수의 알루미늄 접속 스트랩(22)에 의해 연결된 MOSFET(21) 및, MOSFET(21)의 제조방법은 다음의 장점을 갖는다.
MOSFET(21)에서, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)는 3개의 연장된 판 형태의 알루미늄 접속 스트랩(22)에 의해 연결된다. MOSFET(1)과비교하여, 알루미늄 접속 스트랩(22)을 위해 사용된 알루미늄 등과 같은 물질의 양은 소스 전극(4s)과 소스측 포스트(7s) 사이의 전류 흐름의 비율을 저하시키는 일 없이 감소될 수 있다. 제3실시예의 MOSFET(21)은 종래의 MOSFET(101) 보다 더 높은 전기적 성능을 가지며 더 낮은 비용으로 제조될 수 있다.
3개의 알루미늄 접속 스트랩(22)은 그들의 사이즈, 형태, 레이아웃(layout)과 알루미늄 접속 스트랩(22)의 수가 소스 전극(4s)과 소스측 포스트(7s) 사이의 컨덕턴스를 크게 저하시키지 않도록 배치된다. 특히, 3개의 알루미늄 접속 스트랩(22)은 3개의 평행한 와이어 저항이 상기 서술된 제1실시예에 의한 알루미늄 접속 스트랩(6)의 와이어 저항과 거의 동일한 크기를 유지하도록 배치된다.
제1실시예의 알루미늄 접속 스트랩(6)을 실질적으로 3개로 나눔으로써 형성된 제3실시예의 알루미늄 접속 스트랩(22)에서, 3개의 평행 와이어 저항의 크기는 알루미늄 접속 스트랩(6)의 와이어 저항의 크기와 유사하게 종래의 알루미늄 접속을 갖는 MOSFET(101)의 와이어 저항에 비해 약 80% 까지 크게 감소된다. 또한 MOSFET(21)에서, 전체 MOSFET(21)의 ON 저항에 대한 3개의 평행한 알루미늄 접속 스트랩(22)의 와이어 저항의 영향은 매우 작다.
제4실시예
제4실시예에 따른 반도체 장치와 그 제조방법이 도 1를 참조하여 설명된다. 제4실시예는 MOSFET(31)의 구조와 제조방법을 설명한다.
도 12에 도시된 MOSFET(31)과 그 제조방법은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)와 유사하게 반도체 소자(5)의 게이트 전극(4g)과 게이트측 포스트(7g)가 하나의 연장된 판 형태의 알루미늄 접속 스트랩(32)에 의해 전기적으로 연결된다는 점에서 MOSFET(1) 및 그 제조방법과 다르다. 나머지 구조, 동작 및, 효과는 제1실시예와 동일하다. 동일한 참조 부호는 동일한 파트를 나타내고, 그러한 것들의 설명은 생략되며, 차이점 만이 설명된다.
도 12에 나타낸 바와 같이, MOSFET(31)에서, 반도체 소자(5)의 게이트 전극(4g)과 게이트측 포스트(7g)는 하나의 연장된 판 형태의 알루미늄 접속 스트랩(32)을 이용하여 서로 연결된다. 알루미늄 접속 스트랩(32)의 전극측 접속 영역(32a)은 직접적으로 반도체 소자(5)의 게이트 전극(4g)에 알루미늄 접속 스트랩(32)의 포스트측 접속 영역(32b)이 직접적으로 게이트측 포스트(7g)에 초음파 접속될 때와 동시에 초음파 접속된다.
MOSFET(31) 및 그 제조방법이 상기 언급된 차이점을 제외하고는 제1실시예에 따른 MOSFET(1) 및 그 제조방법과 동일하므로, 본 발명의 목적이 달성된다. 상기에 서술된 바와 같이, 반도체 소자(5)의 게이트 전극(4g)과 게이트측 포스트(7g)는 하나의 연장된 판 형태의 알루미늄 접속 스트랩(32)에 의해 연결된다. MOSFET(31) 및 그 제조방법은 다음의 장점을 갖는다.
MOSFET(31)에서, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)는 판 형태의 알루미늄 접속 스트랩(6)에 의해 접속된다. 더욱이, 반도체 소자(5)의 게이트 전극(4g)과 게이트측 포스트(7g)는 하나의 연장된 판 형태의 알루미늄 접속 스트랩(32)에 의해 연결된다.
이러한 구조는 반도체 소자(5)와 리드 프레임 사이의 전류 흐름의 비율을 증가시킬 수 있다. MOSFET(31)의 전기적 성능은 MOSFET(1) 보다 더 개선될 수 있다.
제5실시예
제5실시예에 따른 반도체 장치와 그 제조방법이 도 13을 참조하여 설명된다. 제5실시예는 MOSFET(41)의 구조와 제조방법을 설명한다.
도 13에 도시된 MOSFET(41) 및 그 제조방법은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 접속된 알루미늄 접속 스트랩(42)의 형태가 제1실시예의 MOSFET(1) 의 알루미늄 접속 스트랩(6)과 다르다는 점을 제외하고는 제1실시예와 동일한 구조, 동작 및, 효과를 갖는다. 제1실시예와 동일한 참조 부호는 동일한 파트를 나타내고, 그것들에 대한 설명은 생략되며, 차이점 만이 설명된다.
도 13에 나타낸 바와 같이, MOSFET(41)에서, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 각각 접속된 알루미늄 접속 스트랩(42)의 전극측 접속 영역(42a)과 포스트측 접속 영역(42b) 사이의 중간 영역(42c;빔 영역)은 소정의 곡률을 갖는 아치 형상으로 형성된다.
특히, 도 13에 도시된 알루미늄 접속 스트랩(42)의 두께(C)는 약 0.1mm이고, 중간 영역(42c)의 간격(D)은 약 0.6mm이다. 도 13의 단면도에 나타낸 바와 같이, 중간 영역(42c)은 부드러운 반원형의 호(arc)를 그리며 아치 형상으로 된다.
MOSFET(41)을 제조하는 방법에 있어서, 도 9c를 참조하여 상기에 설명된 바와 같이, 알루미늄 접속 스트랩(42)은 제1실시예의 알루미늄 접속 스트랩(6)을 형성하는 단계에서 접속 스트랩을 형성하기 위한 다이를 단순히 교환함으로써 소정의 길이로 절단된 알루미늄판(9)으로부터 쉽게 형성될 수 있다.
또한, 알루미늄 접속 스트랩(42)에서, 전극측 접속 영역(42a)과 포스트측 접속 영역(42b)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 동시에 직접적으로 초음파 접속에 의해 접속된다.
MOSFET(41)의 구조와 제조방법이 알루미늄 접속 스트랩(42)이 아치 형상인 것을 제외하고는 제1실시예의 MOSFET(1)과 동일하므로, 본 발명의 목적이 달성될 수 있다. 상기 언급한 바와 같이, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)는 중간 영역(42c;빔 영역)이 소정 곡률의 아치 형상을 갖는 알루미늄 접속 스트랩(42)에 의해 연결된다. 이것은 다음의 장점을 제공한다.
MOSFET(41)에서, 칩 에지 접촉 등에 의한 전기적 단락이 알루미늄 접속 스트랩(42)의 전극측 접속 영역(42a)과 반도체 소자(5)의 소스 전극(4s)의 주변 영역 사이에서 발생하지 않는다. 그러므로, 제5실시예는 더 안정적인 전기적 성능을 갖는 MOSFET(41)를 제조할 수 있다.
제6실시예
제6실시예에 따른 반도체 장치 및 그 제조방법이 도 14a 및 도 14b를 참조하여 설명된다. 제6실시예는 MOSFET(51)의 구조와 제조방법을 설명한다.
MOSFET(51) 및 그 제조방법은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 접속된 알루미늄 접속 스트랩(52)의 형태가 제1실시예의 알루미늄 접속 스트랩(6)과 다르다는 것을 제외하고는 제1실시예와 동일한 구조, 동작 및, 효과를 갖는다. 제1실시예와 동일한 참조 부호는 동일한 파트를 나타내고, 그에 대한 설명은 생략되며, 차이점 만이 설명된다.
도 14a 및 도 14b에 나타낸 바와 같이, MOSFET(51)에서, 알루미늄 접속 스트랩(52)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)를 연결하는 전류경로 재료로 사용된다. 알루미늄 접속 스트랩(52)의 두께 방향을 따라 중간 영역(52c)을 통해 확장된 복수(도 14a에서는 8개)의 구멍(53)이 고체화 되기 전에 흐르는 능력을 갖는 봉인하는 수지[하우징(2)의 몰드 물질]를 통과하기 위해 알루미늄 접속 스트랩(52)의 전극측 접속 영역(52a)과 포스트측 접속 영역(52b) 사이의 중간 영역(빔 영역)에 형성된다. 제6실시예에서, 8개의 구멍(53)이 직사각형의 형상으로 형성된다.
MOSFET(51)을 제조하는 방법에 있어서, 도 9c를 참조하여 상기에 설명된 바와 같이, 알루미늄 접속 스트랩(52)은 제1실시예의 알루미늄 접속 스트랩(6)을 형성하는 단계에서 스트랩을 형성하기 위한 다이를 단순히 교환함으로써 소정의 길이로 절단된 알루미늄판(9)으로부터 쉽게 형성될 수 있다.
MOSFET(51)을 제조하는 방법에 있어서, 알루미늄 접속 스트랩(52)의 전극측 접속 영역(52a)과 포스트측 접속 영역(52b)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 동시에 초음파 접속에 의해 직접적으로 접속된다.
제6실시예에 따른 MOSFET(51) 및 그 제조방법이 상기에 서술된 차이를 제외하고는 제1실시예의 MOSFET(1) 및 그 제조방법과 동일하므로, 본 발명의 목적이 달성될 수 있다. 상기 언급한 바와 같이, 흐르는 능력을 갖는 봉인하는 수지를 통과하기 위한 8개의 직사각형 구멍이 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)를 연결하는 알루미늄 접속 스트랩(52)의 두께 방향을 따라 중간 영역(52c)을 통해 관통하도록 형성된다. MOSFET(51) 및 그 제조방법은 다음의 장점을 나타낸다.
제1실시예에 의한 MOSFET(1)의 제조방법에 따르면, 알루미늄 접속 스트랩(6)에 의해 접속된 반도체 소자(5), 리드 프레임, 접속 와이어(8) 등이 그것들을 덮도록 에폭시 계열 수지 등의 봉인하는 수지(몰드 수지)를 이용하여 패키지된다. 반도체 소자(5), 리드 프레임, 접속 와이어(8) 등이 SOP-8 패키지에 봉인된 MOSFET(1)을 제조하기 위해 하우징(2)내에 저장된다.
제1실시예의 알루미늄 접속 스트랩(6)과 제6실시예의 알루미늄 접속 스트랩(52)은 모두 알루미늄으로 만들어진다. 일반적으로 몰드 수지로 사용된 에폭시 계열의 수지 등에 대한 그들의 접착성은 낮다.
판에 형성된 알루미늄 접속 스트랩(6)이 에폭시 계열의 수지에 의해 덮히도록 패키지된다면, 슬릿(slit)이 알루미늄 접속 스트랩(6)과 하우징(2) 사이에 형성된다. 갈라짐이 하우징(2)의 외부로부터 내부로 생성될 수 있다.
알루미늄 접속 스트랩(6)과 하우징(2) 사이의 어떠한 슬릿이나 갈라짐도 습기 등이 외부로부터 하우징(2)으로 들어가도록 허용할 수 있다. 습기 등은 알루미늄 접속 스트랩(6)과 반도체 소자(5) 또는 리드 프레임 사이에 전기적 단락 또는 녹을 생성할 수 있고, MOSFET(1)의 전기적 성능을 크게 저하시킨다. 때로는 MOSFET(1)은 전혀 작동하지 못하게 된다.
제6실시예에 따른 MOSFET(51)에서, 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)는 판 형태의 알루미늄 접속 스트랩(52)에 의해 연결된다. 8개의 직사각형 구멍(53)이 알루미늄 접속 스트랩(52)의 중간 영역(52c)에서 관통하도록 두께의 방향으로 형성된다.
알루미늄 접속 스트랩(52), 리드 프레임 터미널(3), 접속 와이어(8) 등에 의해 연결된 반도체 소자(5)가 에폭시 계열의 수지에 의해 그것들을 덮도록 패키지되면, 에폭시 계열의 수지는 알루미늄 접속 스트랩(52)의 중간 영역(52c)에 형성된 8개의 직사각형 구멍(53)을 통과한다. 에폭시 계열의 수지는 알루미늄 접속 스트랩(52)에 어떠한 틈도 없이 균일하게 둘러싸도록 주위로부터 부착한다. 반도체 소자(5), 리드 프레임 터미널(3), 접속 와이어(8) 등은 하우징(2)에 저장될 수 있다.
이러한 방식으로, 8개의 직사각형 구멍(53)은 알루미늄 접속 스트랩(52)의 중간 영역(52c)에 형성된다. 이것은 알루미늄 접속 스트랩(52)과 MOSFET(51)의 하우징(2)에 있는 에폭시 계열의 수지 사이의 접착을 향상시키고, MOSFET(51)의 하우징(2) 내로 습기가 들어오는 것을 방지하고, 습기 저항성을 크게 개선시킬 수 있다. 제6실시예는 외부 환경에 대해 더 높은 내구성을 갖고, 전기적 성능 및 신뢰성에서 매우 안정적인 MOSFET(51)을 제조할 수 있다.
상기에 서술한 바와 같이, 알루미늄 접속 스트랩(52)의 중간 영역(52c)에 형성된 8개의 직사각형의 구멍(53)은 그들의 효과에 따라 패키지 촉진 구멍(packaging facilitation holes)이라고 불릴 수 있다. 8개의 직사각형 구멍(53)은 알루미늄 접속 스트랩(52)의 컨덕턴스를 크게 저하시키지 않도록 하기 위해 그러한 크기, 형상, 구멍의 수 및, 레이아웃을 갖는다.
특히, 이러한 8개의 직사각형 구멍(53)은 알루미늄 접속 스트랩(52)의 와이어 저항이 상기 서술된 제1실시예의 알루미늄 접속 스트랩(6)과 거의 동일하게 되도록 배치된다. 알루미늄 접속 스트랩(6)의 와이어 저항과 유사하게, 제1실시예에 의한 알루미늄 접속 스트랩(6)의 중간 영역(6c)에 형성된 8개의 직사각형 구멍(53)을 갖는 알루미늄 접속 스트랩(52)의 와이어 저항의 크기는 종래의 금 접속을 이용한 MOSFET(101)의 와이어 저항에 비해 약 80% 감소된다. 또한 MOSFET(51)에서, 8개의 직사각형 구멍(53)을 갖는 알루미늄 접속 스트랩(52)의 와이어 저항의, 전체 MOSFET(51)의 ON 저항에 대한 영향은 매우 낮다.
제6실시예의 MOSFET(51)에 사용된 접속 스트랩은 반드시 알루미늄 접속 스트랩(52)에 한정되지 않는다. 예컨대, 도 15a 내지 도 15e에 나타낸 바와 같이, 스트랩의 낮은 ON 저항값이 유지되는 한 다양한 접속 스트랩이 채택될 수 있다.
도 15a에 도시된 알루미늄 접속 스트랩(54)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)가 연결된 방향을 따라 중간 영역(54c)에 형성된 4개의 슬릿 형태의 구멍(55)을 갖는다.
도 15b에 도시된 알루미늄 접속 스트랩(56)은 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)가 연결된 방향에 수직인 중간 영역(56c)에 형성된 3개의 슬릿 형태의 구멍(57)을 갖는다.
도 15c에 도시된 알루미늄 접속 스트랩(58)은 중간 영역(58c)에 형성된 6개의 작은 원형 구멍(59)을 갖는다.
도 15d에 도시된 알루미늄 접속 스트랩(60)은 중간 영역(60c)에 형성된 0.8-mmφ 원형 구멍을 갖는다. 도 15d에서 E에 의해 나타내어진 바와 같이, 원형 구멍(61)은 중앙(C1)이 알루미늄 접속 스트랩(60)의 포스트측 연결 영역(60b)의 말단으로부터 1.1mm 만큼 떨어진 위치에 형성된다.
도 15e에 도시된 알루미늄 접속 스트랩(62)은 중간 영역(62c)에 형성된 0.8-mmφ 반원형 구멍(63)을 갖는다. 반원형 구멍(63)의 지름과 동일한 폭 0.8mm의 노치(notch)가 반원형의 구멍(63)으로부터 알루미늄 접속 스트랩(62)의 포스트측 접속 영역(62b)의 말단을 향해 형성된다. 알루미늄 접속 스트랩(62)에서, 도 15e의 G에 의해 나타낸 바와 같이, 알루미늄 접속 스트랩(62)의 포스트측 접속 영역(62b)의 말단으로부터 가장 먼 반원형 구멍(63)의 영역이 이러한 말단으로부터 1.5mm 만큼 떨어진 위치에서 형성된다.
다양한 사이즈, 형상, 구멍의 수 및, 레이아웃을 갖는 구멍(55,57,59,61,63)이 있는 알루미늄 접속 스트랩(54,56,58,60,62)은 상기에 설명된 ON 저항의 크기를 유지하기 위해 형성된다. 이러한 구멍은 상기에 언급된 패키지 촉진 구멍의 효과를 갖는다.
본 발명에 따른 반도체 장치 및 그 제조방법은 제1실시예 내지 제6실시예에 한정되지 않는다. 본 발명에 따른 반도체 장치 구조의 부분과, 본 발명에 따른 반도체 장치 제조방법의 단계는 본 발명의 이념과 범위를 벗어나지 않는 한 다양하게 결합되고 실행될 수 있다.
예컨대, 알루미늄 접속 스트랩의 전극측 접속 영역을 반도체 소자의 소스 전극(4s)에, 그리고 알루미늄 접속 스트랩의 포스트측 접속 영역을 소스측 포스트(7s)에 직접적으로 연결하는 방법은 초음파 접속에 한정되지는 않는다. 예컨대, 저항 용접이나 압축 접속도 적용될 수 있다.
접속 동작에서, 알루미늄 접속 스트랩의 전극측 연결 영역과 포스트측 연결 영역 중 하나가 반도체 소자(5)의 소스 전극(4s)과 소스측 포스트(7s)에 동시에 접속되는 대신 먼저 접속될 수 있다. 접속 스트랩의 물질은 알루미늄 대신 구리나 금 등의 높은 컨덕턴스의 금속 물질이 가능하다.
제1실시예 내지 제6실시예에서, 본 발명에 따른 반도체 장치의 반도체 소자는 1개의 소스 전극과 1개의 게이트 전극이 상부면에 배열되고, 1개의 드레인 전극이 하부면에 배열되는 소위 1층 구조를 갖는다. 그러나, 반도체 소자(5)는 복층 구조를 채택할 수 있다. 리드 프레임 터미널(3)에 연결되는 전극(4)이 반도체 소자의 상부면 또는 하부면에 노출된다면, 전극과 리드 프레임은 알루미늄 접속 스트랩(6,22,32,42,52 등)을 이용하는 본 발명에 따른 반도체 장치의 제조방법에 의해 전기적으로 서로 쉽게, 선택적으로 연결될 수 있다.
반도체 장치의 내부에 형성된 반도체 소자의 수는 하나 또는 복수일 수 있다. 본 발명에 따른 반도체 장치의 전극은 전극 타입 당 하나에 한정되지 않는다. 예컨대, 반도체 장치의 반도체 소자는 복수의 소스 전극, 게이트 전극 및, 드레인 전극을 가질 수 있다. 또한 이러한 경우, 전극과 리드 프레임은 알루미늄 접속 스트랩(6,22,32,42,52 등)을 이용하는 본 발명에 따른 반도체 장치의 제조방법에 의해 전기적으로 서로 쉽게, 선택적으로 연결될 수 있다.
제6실시예에 따른 판 형태의 알루미늄 접속 스트랩(52,54,56,58,60)에 형성된 다양한 구멍(53,55,57,59,61,63)은 제6실시예에 따른 3개의 연장된 판 형태의 알루미늄 접속 스트랩(22)의 중간 영역(22c)에 형성될 수 있다. 이러한 구멍(53,55,57,59,61,63)은 제5실시예에 따른 알루미늄 접속 스트랩(42)의 아치 형상의 중간 영역(42c)에 형성될 수 있다. 이때, 알루미늄 접속 스트랩(22,42)은 모두 바람직하게는 상기 언급된 ON 저항값을 유지한다.
본 발명에 따른 반도체 장치 및 그 제조방법에서, 전극과 리드 프레임 사이의 전류경로의 단면은 그것들 사이의 저항을 감소시키기 위해 넓혀질 수 있다. 더욱이, 칩 에지 접촉 등에 의한 전기적 단락을 피할 수 있다. 전류경로의 전기적 성능을 온도 변화 등의 외부 환경의 변화에 대해 불안정하게 만들 가능성이 감소될 수 있다. 그러므로, 본 발명은 낮은 전력 하에서 동작하고, 안정적인 전기적 성능을 나타내는 높은 내구성의 반도체 장치를 제공할 수 있다.

Claims (20)

  1. 복수의 전극을 갖는 반도체 소자;
    리드 프레임의 복수의 접속 영역;
    복수의 전극 중 적어도 하나와 상기 복수의 접속 영역 중 적어도 하나를 전기적으로 연결하는 판 형태의 전류경로 재료 및;
    복수의 전극을 갖는 상기 반도체 소자, 리드 프레임의 상기 복수의 접속 영역 및, 상기 전류경로 재료를 패키지하는 하우징을 구비하여 구성되고,
    상기 판 형태의 전류경로 재료가 복수의 전극 중 하나 및 상기 복수의 접속 영역 중 하나에 직접적으로 접속되도록 배열되고, 상기 전류경로 재료의 중간 영역이 상기 반도체 소자의 표면으로부터 떨어지게 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 전류경로 재료가 초음파 접속에 의해 복수의 전극 중 하나 및 상기 복수의 접속 영역 중 하나에 직접적으로 접속되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 전류경로 재료가 복수의 전류경로 재료를 포함하고, 상기 복수의 전류경로 재료가 복수의 전극 중 하나 및 상기 복수의 접속 영역 중 하나에 직접적으로 접속되는 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서, 상기 전류경로 재료가 복수의 전류경로 재료를 포함하고, 상기 복수의 전류경로 재료가 복수의 전극 중 하나 및 상기 복수의 접속 영역 중 하나에 직접적으로 접속되는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 전류경로 재료의 중간 영역이 소정의 곡률을 갖는 아치 형상으로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제2항에 있어서, 상기 전류경로 재료의 중간 영역이 소정의 곡률을 갖는 아치 형상으로 형성되는 것을 특징으로 하는 반도체 장치.
  7. 제3항에 있어서, 상기 복수의 전류경로 재료의 중간 영역이 소정의 곡률을 갖는 아치 형상으로 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 하우징의 몰드 물질로서 작용하는 봉인하는 수지를 통과하는 구멍이 상기 전류경로 재료의 두께 방향을 따라 상기 전류경로 재료를 통과하여 관통하기 위해 상기 전류경로 재료의 중간 영역에 형성되는 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서, 상기 하우징의 몰드 물질로서 작용하는 봉인하는 수지를 통과하는 구멍이 상기 전류경로 재료의 두께 방향을 따라 상기 전류경로 재료를 통과하여 관통하기 위해 상기 전류경로 재료의 중간 영역에 형성되는 것을 특징으로 하는 반도체 장치.
  10. 제3항에 있어서, 상기 하우징의 몰드 물질로서 작용하는 봉인하는 수지를 통과하는 구멍이 상기 전류경로 재료의 두께 방향을 따라 상기 전류경로 재료를 통과하여 관통하기 위해 상기 전류경로 재료의 중간 영역에 형성되는 것을 특징으로 하는 반도체 장치.
  11. 제5항에 있어서, 상기 하우징의 몰드 물질로서 작용하는 봉인하는 수지를 통과하는 구멍이 상기 전류경로 재료의 두께 방향을 따라 상기 전류경로 재료를 통과하여 관통하기 위해 상기 전류경로 재료의 중간 영역에 형성되는 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서, 상기 전류경로 재료가 알루미늄 계열의 재료로부터 형성되는 것을 특징으로 하는 반도체 장치.
  13. 제2항에 있어서, 상기 전류경로 재료가 알루미늄 계열의 재료로부터 형성되는 것을 특징으로 하는 반도체 장치.
  14. 제3항에 있어서, 상기 전류경로 재료가 알루미늄 계열의 재료로부터 형성되는 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서, 상기 전류경로 재료가 상기 반도체 소자의 복수의 전극 중 적어도 소스 전극과, 리드 프레임의 상기 복수의 접속 영역 중 하나 사이에 연결되는 것을 특징으로 하는 반도체 장치.
  16. 제1항에 있어서, 상기 전류경로 재료가 상기 반도체 소자의 복수의 전극 중 소스 전극과, 리드 프레임의 상기 복수의 접속 영역 중 하나의 사이와, 게이트 전극과 리드 프레임의 상기 복수의 접속 영역 중 다른 하나의 사이에 연결되는 것을 특징으로 하는 반도체 장치.
  17. 제2항에 있어서, 상기 전류경로 재료가 상기 반도체 소자의 복수의 전극 중 소스 전극과, 리드 프레임의 상기 복수의 접속 영역 중 하나의 사이와, 게이트 전극과 리드 프레임의 상기 복수의 접속 영역 중 다른 하나의 사이에 연결되는 것을 특징으로 하는 반도체 장치.
  18. 반도체 소자를 형성하는 단계;
    반도체 소자의 복수의 전극 중 적어도 하나와 리프 프레임의 복수의 접속 영역 중 하나를 연결하는 판 형태의 전류경로 재료를 형성하는 단계;
    판 형태의 전류경로 재료의 중간 영역을 반도체 소자의 표면으로부터 떨어지도록 전류경로 재료를 형성하는 단계 및;
    복수의 전극 중 하나 및 리드 프레임의 복수의 접속 영역 중 하나에서 전류경로 재료의 2개의 말단 영역을 전기적으로 직접적으로 접속하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제18항에 있어서, 전류경로 재료의 2개의 말단 영역을 복수의 전극 중 하나 및 리드 프레임의 복수의 접속 영역 중 하나에 직접적으로 접속하는 것은 초음파 접속에 의해 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제18항에 있어서, 전류경로 재료의 2개의 말단 영역을 복수의 전극 중 하나 및 리드 프레임의 복수의 접속 영역 중 하나에 직접적으로 접속하는 것은 동시에 초음파 접속에 의해 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020037013633A 2001-04-18 2002-04-17 반도체장치 및 그 제조방법 KR100637361B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001120309A JP4112816B2 (ja) 2001-04-18 2001-04-18 半導体装置および半導体装置の製造方法
JPJP-P-2001-00120309 2001-04-18
PCT/JP2002/003829 WO2002086970A2 (en) 2001-04-18 2002-04-17 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20040030587A true KR20040030587A (ko) 2004-04-09
KR100637361B1 KR100637361B1 (ko) 2006-10-23

Family

ID=18970372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037013633A KR100637361B1 (ko) 2001-04-18 2002-04-17 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (3) US6903450B2 (ko)
JP (1) JP4112816B2 (ko)
KR (1) KR100637361B1 (ko)
CN (1) CN100418217C (ko)
WO (1) WO2002086970A2 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
JP2004111885A (ja) 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
US20040080028A1 (en) 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP4115882B2 (ja) 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2006032873A (ja) * 2004-07-22 2006-02-02 Toshiba Corp ストラップボンディング装置及びストラップボンディング方法
JP4047349B2 (ja) * 2004-11-09 2008-02-13 株式会社東芝 半導体装置製造用超音波接合装置、半導体装置、及び製造方法
US9337132B2 (en) * 2004-12-31 2016-05-10 Alpha And Omega Semiconductor Incorporated Methods and configuration for manufacturing flip chip contact (FCC) power package
JP4526957B2 (ja) * 2005-01-13 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置、ボンディング方法およびボンディングリボン
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
US20060163315A1 (en) 2005-01-27 2006-07-27 Delsman Mark A Ribbon bonding tool and process
US20060180635A1 (en) * 2005-02-17 2006-08-17 Oon-Pin Lim Bonding tool and method
JP2006319213A (ja) * 2005-05-13 2006-11-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP4676277B2 (ja) * 2005-08-16 2011-04-27 ルネサスエレクトロニクス株式会社 半導体装置
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
JP4692235B2 (ja) * 2005-11-11 2011-06-01 トヨタ自動車株式会社 電子回路ユニットの製造方法、及び、製造装置
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
JP4722757B2 (ja) 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2008078561A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置及びその製造方法
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US8237268B2 (en) 2007-03-20 2012-08-07 Infineon Technologies Ag Module comprising a semiconductor chip
JP2013016837A (ja) * 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP5090088B2 (ja) 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009038139A (ja) 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP2009081198A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 半導体装置
US8097934B1 (en) * 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
JP4769784B2 (ja) * 2007-11-05 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
JP4746061B2 (ja) * 2008-02-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
US20090280751A1 (en) * 2008-05-07 2009-11-12 Ahmadreza Rofougaran Method And System For On-Demand Beamforming
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP5232848B2 (ja) * 2010-11-15 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5250018B2 (ja) * 2010-12-13 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5887716B2 (ja) * 2011-05-23 2016-03-16 アイシン精機株式会社 半導体装置の製造方法
JP5996873B2 (ja) * 2012-01-19 2016-09-21 新電元工業株式会社 半導体装置の製造方法、半導体装置及び接続子
CN103367168A (zh) * 2012-04-02 2013-10-23 大和工程有限公司 用于夹片结合设备的夹片供应装置以及夹片结合设备
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
JP5493021B2 (ja) * 2013-03-08 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
DE102014221687B4 (de) * 2014-10-24 2019-07-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul mit kurzschluss-ausfallmodus
JP2015019115A (ja) * 2014-10-28 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
JP6406983B2 (ja) * 2014-11-12 2018-10-17 三菱電機株式会社 半導体装置およびその製造方法
JP6448418B2 (ja) * 2015-03-09 2019-01-09 三菱電機株式会社 電力用半導体装置
CN105140196A (zh) * 2015-08-27 2015-12-09 上海晶亮电子科技有限公司 高效散热贴片式封装结构
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018056356A (ja) * 2016-09-29 2018-04-05 株式会社東芝 半導体装置
WO2019082345A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP7043225B2 (ja) 2017-11-08 2022-03-29 株式会社東芝 半導体装置
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
DE102019108932B4 (de) * 2019-04-05 2022-04-21 Danfoss Silicon Power Gmbh Halbleitermodul und Verfahren zu seiner Herstellung
US11055568B2 (en) * 2019-07-10 2021-07-06 Vmware, Inc. Method and system that measure application response time
JP7266508B2 (ja) * 2019-10-21 2023-04-28 ルネサスエレクトロニクス株式会社 半導体装置
EP4123700A1 (en) * 2021-07-22 2023-01-25 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840978A (en) * 1969-11-12 1974-10-15 Ibm Method for positioning and bonding
US4151945A (en) * 1977-12-08 1979-05-01 Universal Instruments Corporation Automated hybrid circuit board assembly apparatus
JPS5948947A (ja) 1982-09-14 1984-03-21 Toshiba Corp 半導体装置
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH04180640A (ja) * 1990-11-15 1992-06-26 Nec Yamagata Ltd 半導体素子の配線方法
JP3216305B2 (ja) 1993-03-11 2001-10-09 株式会社日立製作所 半導体装置
JP3274961B2 (ja) 1996-04-09 2002-04-15 京セラ株式会社 高周波伝送線路の接続構造
US6110145A (en) * 1996-04-16 2000-08-29 Cardeon Corporation Catheter system for surgical access and circulatory support of the heart
JP3675603B2 (ja) * 1997-03-19 2005-07-27 株式会社ルネサス東日本セミコンダクタ 半導体装置
JP2971449B2 (ja) 1997-07-31 1999-11-08 松下電子工業株式会社 半導体装置、その製造方法及び半導体装置のリードフレーム
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
JP3400338B2 (ja) * 1998-02-12 2003-04-28 株式会社新川 バンプボンディング装置
JP3942738B2 (ja) * 1998-07-17 2007-07-11 松下電器産業株式会社 バンプ接合装置及び方法、並びに半導体部品製造装置
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP3134858B2 (ja) 1998-10-12 2001-02-13 日本電気株式会社 半導体装置の組立方法、及び、その方法で製造された半導体装置
JP2000183099A (ja) 1998-12-16 2000-06-30 Nippon Telegr & Teleph Corp <Ntt> ボンディング用リボン
US6284570B1 (en) * 1998-12-28 2001-09-04 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component from a conductive substrate containing a plurality of vias
JP3173493B2 (ja) 1999-02-18 2001-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2001035983A (ja) 1999-07-16 2001-02-09 Nec Kansai Ltd 半導体装置
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US6649930B2 (en) * 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap

Also Published As

Publication number Publication date
US20040135237A1 (en) 2004-07-15
US6903450B2 (en) 2005-06-07
US7230322B2 (en) 2007-06-12
KR100637361B1 (ko) 2006-10-23
WO2002086970A3 (en) 2003-05-30
US20050212101A1 (en) 2005-09-29
US20070052075A1 (en) 2007-03-08
CN1511346A (zh) 2004-07-07
JP4112816B2 (ja) 2008-07-02
WO2002086970A2 (en) 2002-10-31
JP2002314018A (ja) 2002-10-25
US7364950B2 (en) 2008-04-29
CN100418217C (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
KR100637361B1 (ko) 반도체장치 및 그 제조방법
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7385279B2 (en) Semiconductor device and a method of manufacturing the same
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP3898459B2 (ja) 半導体装置の製造方法
JPH10261756A (ja) 半導体装置およびその製造方法
US8569871B2 (en) Semiconductor device having a molded package
US20230395483A1 (en) Semiconductor device
JP4372162B2 (ja) 超音波接合冶具
JP2004363365A (ja) 半導体装置及びその製造方法
US20220285250A1 (en) Semiconductor device
JPH11251508A (ja) 絶縁物封止型電子装置及びその製造方法
WO2024038736A1 (ja) 半導体装置
JP3920753B2 (ja) 半導体装置及びそれを組み込んだ電子装置
JP4372163B2 (ja) 半導体装置の製造方法
JP2000114553A (ja) 半導体装置およびその製造方法
JP2008098678A (ja) 半導体装置及びその製造方法
JPH08340074A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0778930A (ja) 半導体装置およびその外部リード
JP2003031754A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 13