KR20030044868A - 반도체장치의 제작방법 - Google Patents

반도체장치의 제작방법 Download PDF

Info

Publication number
KR20030044868A
KR20030044868A KR1020020075263A KR20020075263A KR20030044868A KR 20030044868 A KR20030044868 A KR 20030044868A KR 1020020075263 A KR1020020075263 A KR 1020020075263A KR 20020075263 A KR20020075263 A KR 20020075263A KR 20030044868 A KR20030044868 A KR 20030044868A
Authority
KR
South Korea
Prior art keywords
laser
semiconductor film
film
laser light
amorphous semiconductor
Prior art date
Application number
KR1020020075263A
Other languages
English (en)
Other versions
KR100967824B1 (ko
Inventor
순페이 야마자키
아키히사 시모무라
히사시 오타니
마사아키 히로키
코이치로 타나카
아이코 시가
마이 아키바
켄지 카사하라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030044868A publication Critical patent/KR20030044868A/ko
Application granted granted Critical
Publication of KR100967824B1 publication Critical patent/KR100967824B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, TFT의 배치에 따라 결정립의 위치제어와, 결정화 공정시의 처리속도의 향상을 동시에 달성하는 것이다. 보다 구체적으로는, 인공적으로 제어한 슈퍼 측면 성장에 의한 대립결정을 연속적으로 형성시킬 수 있고, 레이저 결정화 공정시의 기판처리 효율을 높일 수 있는 반도체 장치의 제작방법을 제공하는 것이다. 반도체장치의 제작방법에서는, 기판 표면내의 반도체막 전체에 레이저를 조사하는 대신에, 적어도 필요 불가결한 부분이 최소로 결정화 할 수 있도록, 위치기준이 되는 마커를 형성한다. 레이저 결정화에 요구되는 시간을 단축할 수 있기 때문에 기판의 처리속도를 향상시킬 수 있다. 상기 구성을 종래의 SLS법에 대하여 적용함으로써, 본 발명은 종래의 SLS법의 기판 처리 효율이 나쁘다고 하는 문제를 해결할 수 있다.

Description

반도체장치의 제작방법{MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE}
본 발명은, 박막트랜지스터를 갖는 반도체장치의 제작방법에 관한 것으로, 특히 박막트랜지스터의 활성층을 형성하는데 사용된 결정질 반도체막을 형성하는 기술에 관한 것이다.
박막트랜지스터(Thin Film Transistor:이하, TFT라고 칭함)의 활성층의 형성방법의 일례로서, 절연표면을 갖는 기판 상에 비정질 반도체막을 형성하고, 레이저 어닐링법이나 열 어닐링법 등으로 결정화시키는 기술이 개발되어 있다.
레이저 어닐링법은, 유리기판의 온도를 너무 상승시키지 않고, 비정질 반도체막에만 높은 에너지를 인가하여 결정화시킬 수 있는 결정화기술로서 알려져 있다. 특히, 파장 400nm 이하의 단파장 광을 발진하는 엑시머레이저는, 이 레이저 어닐링법의 개발 초기부터 사용되어 온 대표적인 레이저이다. 레이저 어닐링법은, 레이저빔을 피조사면에서 스폿형이나 선형이 되도록 광학계로 가공하여, 그 가공된 레이저광으로 기판상의 피조사면을 주사하는 것(레이저광의 조사위치를 피조사면에 대하여 상대적으로 이동시킨다)에 행한다.
그러나, 레이저 어닐링법에 의해서 제작된 결정질 반도체막은, 복수의 결정립이 집합한 것(종래의 엑시머레이저 결정화법에 의해 얻어진 결정입경은 통상, 0.1 내지 0.5μm 정도)이고, 그 결정립은 그 위치와 크기면에서 랜덤하게 배치되어 있다.
유리기판 상에 제작된 TFT는, 소자분리를 위해 결정질 반도체막을 섬 형상의 패턴으로 분리하여 형성되어 있다. 그래서, 결정립의 위치나 크기를 지정하여 TFT를 형성할 수 없었다. 그 때문에, 결정입계의 영향없이 단결정성 반도체막을 사용하여 채널형성영역을 형성하는 것은 거의 불가능하였다.
결정립의 계면(결정입계)은, 결정의 병진 대칭성이 깨져 있는 영역에 해당한다. 결정결함 등에 의해 생긴 캐리어의 재결합중심이나 트래핑(trapping) 중심이나 결정입계에서의 전위 장벽의 영향에 의해, 캐리어의 전류수송특성을 저하시켜, TFT에서는 오프전류를 증가시키는 원인이 되는 것으로 알려져 있다.
여기서, 종래의 엑시머레이저 결정화법에 의한 결정입경과 비교하여, 대입경을 형성할 수 있는 슈퍼 측면 성장이라고 불리는 기술이 알려져 있다. 이 기술에 대한 상세한 것은 「"On the super lateral growth phenomenon observed inexcimer laser-induced crystallization of thin Si films, James S.Im and H.J.Kim, Appl. Phys.Lett.64(17), 25 April 1996, pp.2303-2305"」에 기재되어 있다.
슈퍼 측면성장은, 레이저광의 조사에 의해서 반도체막이 완전히 용융하고 있는 부분과 고상 반도체영역이 잔존하고 있는 부분이 형성되고, 고상 반도체영역을 결정핵으로서 사용한 결정성장이 시작된다. 완전 용융영역에서 핵생성이 발생하는데는 어느 정도 시간이 걸리기 때문에, 완전 용융영역에서 핵생성이 발생하기까지의 사이에, 상기 고상 반도체영역을 결정핵으로서 사용한 상기 반도체막의 막 표면에 대한 수평방향(이하, 측면방향이라고 부른다)에 결정이 성장한다. 그 때문에, 결정립은 그 막두께의 수십배의 길이로 성장한다. 예를 들면, 60nm의 실리콘막 두께에 대하여 1μm 내지 2μm의 길이의 측면결정성장이 발생한다. 이하, 이 현상을 슈퍼 측면성장이라고 한다.
상기 슈퍼 측면성장의 경우, 비교적 큰 결정립을 얻을 수 있지만, 슈퍼 측면성장이 실현하는 레이저광의 에너지 강도 영역은, 통상의 엑시머레이저 결정화에서 사용하는 강도보다 훨씬 강하다. 또한, 에너지 강도영역의 범위도 대단히 좁고, 결정립의 위치제어라는 관점에서는 대결정립을 얻을 수 있는 위치에 관해서 제어할 수 없다. 더욱이, 대결정립 이외의 영역은 무수한 핵생성이 발생된 미세 결정영역, 또는 비정질영역이다. 이 영역에서, 결정립의 크기는 불균일하며, 결정의 표면 거칠기는 대단히 크다. 따라서, 반도체장치의 제작에 일반적으로 사용되는 것은, 0.1μm 내지 0.5μm 정도의 결정입경을 균일하게 만들기 쉬운 조사조건이다.
또한, "Sequential lateral solidification of thin silicon films on SiO2, Robert S. Sposili and James S.Im, Appl.Phys.Lett.69(19), 4 November 1996, pp.2864-2866"에 의하면, James S.Im 등은, 인공적으로 제어하여 임의의 장소에 슈퍼측면성장을 실현시킬 수 있는 순차적 측면 응결방법(Sequential Lateral Solidification method: 이하, SLS법이라고 한다.)이 공표되어 있다. 이 SLS법은, 펄스발진의 엑시머레이저광을, 슬릿형 마스크를 통해 시료에 조사하는 것이다. 쇼트(shot)마다, 시료와 레이저광의 상대위치를 슈퍼 측면성장에 의한 결정 길이 정도(약 0.75μm) 이동시켜 결정화를 행함으로써, 인공적으로 제어하는 슈퍼 측면성장을 사용하여 결정을 연속적으로 형성시키는 방법이다.
상술한 바와 같이 SLS법은, 인공적으로 제어하여 임의의 장소에 슈퍼 측면성장된 결정립을 제작할 수 있다. 그러나, 아래와 같은 문제점이 있다.
우선, 첫 번째 문제로서, 기판처리효율(throughput)이 나쁜 것을 예로 들 수 있다. 상술한 것처럼, SLS법에서는 레이저광 쇼트당 결정화거리는 1μm 정도이다. 그 때문에, 시료표면에서의 레이저광의 빔 스폿과 시료기판과의 상대적인 이동거리(전송피치)는, 1μm 이하로 할 필요가 있다. 펄스발진의 엑시머레이저를 사용한 통상의 레이저결정화에서 사용되는 조건으로는, 레이저광 쇼트당 전송피치는, 수 십μm 이상이다. 하지만, 물론, 그와 같은 조건으로는 SLS법 특유의 결정은 제작할 수 없다. SLS법은, 펄스발진의 XeCl 엑시머레이저를 사용하고 있지만, 펄스발진의 XeCl 엑시머레이저는 최대 발진주파수가 300Hz이다. 이것은, 레이저광의 스캔방향에 대하여, 초당 최대 300μm 정도 거리의 결정화영역이 될 뿐이다. 이 정도의 처리속도에서는, 기판 크기가 대형화되고, 예를 들면 600mm×720mm 같은 경우에는 종래의 SLS법으로는 기판 1장당 처리시간에 방대한 시간이 필요하게 된다.
기판 1장당 처리시간이 걸린다고 하는 것은 시간 또는 비용면에서 문제뿐만이 아니다. 실제로는, 비정질 반도체막을 결정화하는 경우에는, 그 표면처리가 중요하다. 예를 들면, 전처리로서 희불산 등을 사용하여 자연 산화막을 제거한 후에, 레이저조사를 하는 경우가 있다. 기판 표면내에서 처음에 레이저 조사를 하는 영역과 비교하여 최후에 레이저 조사를 하는 영역에서는 자연산화막이 재성장해 버릴 가능성이 있다. 이 경우, 완성된 결정 중에 받아들인 탄소, 산소, 질소원소량이나 붕소 등의 오염 불순물량이 기판 표면내에서 다를 가능성이 있고, 나아가서는 트랜지스터 특성의 기판 표면내에서의 변동 원인이 될 가능성이 있다.
두번째 문제로서, 종래의 SLS법에서는 광학계가 복잡해지기 쉬운 것을 들 수 있다. 기판 표면에서 레이저광의 강도의 형상을 슬릿형으로 가공하기 위한 마스크를 광학계에 넣을 필요가 있다. 통상, 다결정 실리콘 박막트랜지스터에 사용되는 활성층 실리콘의 막두께는 수 십 nm이상이다. 펄스발진 엑시머레이저를 사용한 경우, 레이저결정화에 필요한 레이저 에너지밀도는, 적어도 200mJ/㎠(전형적인 예로서, 50nm의 비정질 실리콘막에 대하여, 30nsec의 펄스폭의 XeCl 엑시머레이저로 400mJ/㎠정도)이다. SLS법에서는 다소 강한 에너지 밀도영역에 최적의 슈퍼 측면성장조건이 필요하다. 이런 강한 레이저 에너지밀도를 견딜 수 있는 슬릿형상 마스크의 제작은 어렵다. 금속을 재료로 하는 마스크로는, 강 에너지밀도의 펄스레이저광을 조사함으로써, 국소적으로 막의 온도가 급격히 상승 또는 냉각해 버린다. 예를 들면, 장기간 사용에 의해서 벗겨지거나 미세 패턴형상이 무너지거나 하는 것이 염려된다(레지스트 노광을 하는 포토리소그래피의 경우는, 크롬 등이 하드 마스크재료로 사용되지만, 실리콘결정화에 필요한 레이저 에너지밀도와는 비교가 되지 않을 정도로, 약한 에너지밀도로 사용되기 때문에 벗겨지거나 미세패턴 형상이 무너지거나 하는 문제는 없다). 이상과 같이, 종래의 SLS법은, 광학계가 복잡해지고, 장치유지를 곤란하게 하는 요소가 존재한다.
또한, 슈퍼 측면성장을 실현하기 위해서는, 레이저 광의 공간적 광 강도 프로파일을 급준하게 하는 것(레이저광의 조사영역과 비조사영역 사이에 위치된 광 강도에서 감쇠된 영역을 가능한 많이 제거하는 것)이 요구된다. 종래의 SLS 방법에서는, 슈퍼 측면성장에 필요한 급준한 온도 경사 특성이, 상기 엑시머 레이저가 발질될 때 사용되는 일반적인 광학계를 통해서만 얻어질 수 없으므로, 상기 레이저 광을 부분적으로 차광하기 위해 슬릿형 마스크가 필요하다.
본 발명은 상기 문제점을 해결하는 것을 목적으로 하고, TFT 배치에 따라 결정립의 위치제어와 결정화공정의 처리속도의 향상을 동시에 해결하는 것을 목적으로 한다. 보다 구체적으로는, 본 발명은, 인공적으로 제어한 슈퍼 측면성장에 의한 대립결정을 연속적으로 형성시킬 수 있고, 레이저 결정화공정에서의 기판처리효율을 높일 수 있는 반도체장치의 제작방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 인공적으로 제어한 슈퍼 측면성장에 의한 대결정립을 연속적으로 형성할 수 있고, 레이저 결정화공정에서의 기판처리효율을 높일 수 있고, 또한, 종래의 SLS법과 같이 기판 표면에서 레이저광의 강도의 형상을 슬릿형으로 가공하기 위한 마스크를 광학계에 포함시킬 필요가 없는 간편한 레이저조사방법을 사용한 반도체장치의 제작방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 사용된 레이저 조사장치의 구성도,
도 2는 피처리물에 대하여 펄스마다 레이저광 스폿이 이동된 상태를 나타낸 도면,
도 3은 기판 내에서 레이저광 스폿의 상대적인 이동방향을 변화시키면서 조사하는 상태를 나타낸 도면,
도 4는 TFT의 활성층에 대하여 레이저광 스폿의 상대적인 이동방향을 도시한 도면,
도 5는 마커 형성위치를 도시한 도면,
도 6은 액티브 매트릭스 기판의 제작방법을 도시한 도면,
도 7은 액티브 매트릭스 기판의 제작방법을 도시한 도면,
도 8은 액티브 매트릭스 기판의 제작방법을 도시한 도면,
도 9는 액티브 매트릭스 기판의 제작방법을 도시한 도면,
도 10은 본 발명의 실시예 1에 따른 레이저 조사장치의 광학계를 도시한 도면,
도 11은 레이저 결정화 후의 SEM에 의해 관찰된 표면 영상과 결정립계의 상태를 도시한 도면,
도 12는 마커의 구조도,
도 13은 레이저 주사방향에 대한 TFT 특성을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
100 : 레이저 조사장치101 : 스테이지 콘트롤러
102 : 펄스 레이저 발진장치103 : 광학계
104 : 컴퓨터107 : 피처리물
108 : 스테이지
본 발명에 적용하는 레이저 조사장치는, 피처리물에 대한 레이저광의 조사위치를 제어하는 제 1 수단과, 레이저광을 발진하는 제 2 수단(레이저 발진장치)과, 상기 레이저광을 가공하는 제 3 수단(광학계)과, 상기 제 2 수단의 발진을 제어하고, 상기 제 3 수단에 의해서 가공된 레이저광의 빔 스폿이 포토마스크형상의 데이터(패턴정보)에 따라서 정해지는 위치를 덮도록 상기 제 1 수단을 제어하는 제 4 수단을 갖는다.
피처리물에 대한 레이저광의 조사위치를 제어하는 제 1 수단으로서, 2개의 방법이 있다. 하나의 방법은, 스테이지 콘트롤러에 의해서 스테이지를 구동하는 방법, 즉 스테이지 상에 설치된 피처리물(기판)의 위치를 바꾸는 방법이다. 또 하나는, 기판위치를 고정한 상태로 레이저 광학계를 사용하여 레이저 광 스폿의 조사위치를 이동시키는 방법이다. 본 발명에서는, 상기 2개의 어느 쪽의 방법이어도 되고, 상기 2개의 방법을 조합하는 방법이어도 된다.
이때, 포토마스크 형상의 데이터(패턴정보)에 따라서 정해지는 위치란, 반도체막 중, 결정화 후에 포토리소그래피기술에 의해서 섬 모양의 반도체층으로 패터닝 가공함으로써 얻을 수 있고, 트랜지스터의 채널영역, 소스영역, 드레인영역이 되는 부분이다.
상기 제 4 수단에서, 절연표면에 형성된 반도체막 중, 패터닝 가공 후에 기판 상에 섬 모양의 반도체층으로서 남겨지는 부분을 포토마스크형상의 데이터에 따라서 파악한다.
다음에, 적어도 섬 모양의 반도체층으로서 남겨지는 부분을 포함하는 영역을 결정화할 수 있도록 제 1 레이저광의 주사부분을 정하고, 그 주사부분을 빔 스폿이 커버하도록 제 1 수단을 제어하여 반도체막을 부분적으로 결정화한다.
상술한 것처럼, 본 발명에서는, 기판 표면 내의 반도체막 전체에 레이저광을 주사하여 조사하는 것이 아니고, 적어도 필요 불가결한 부분이 최저한 결정화할 수 있도록 레이저광을 주사한다. 요컨대, 반도체막을 결정화시킨 후, 섬 모양의 반도체층 패터닝 가공시에 따라 제거되는 부분에 레이저광을 조사하는 시간을 생략할 수 있다. 이 때문에, 레이저결정화에 따른 시간을 단축화할 수 있고, 또한, 기판의 처리속도를 향상시킬 수 있다. 상기 구성을 종래의 SLS법에 대하여 적용함으로써, 종래의 SLS법의 기판처리효율(throughput)이 나쁘다는 문제를 해결하기 위한 수단이 된다.
또한, 본 발명에 의해, 레이저 결정화에 따른 시간을 단축화할 수 있고, 또한, 기판의 처리속도를 향상시킬 수 있는 방법과 아울러, 종래의 SLS법과 같이 기판표면에서 레이저광의 강도의 형상을 슬릿형으로 가공하기 위한 마스크를 광학계에 포함시킬 필요가 없는 간편한 방법이 제공된다.
슈퍼 측면성장을 실현하기 위해서는, 레이저광의 공간적인 빔 강도 프로파일을 급격하게 할(레이저광의 조사영역과 비조사 영역의 사이에 있는 광 강도의 감쇠영역을 가능한 한 많이 없앨) 필요가 있다. 종래의 SLS법에서는, 통상의 광학계만으로는 슈퍼 측면성장에 필요한 급한 온도 경사 특성을 얻을 수 없기 때문에, 엑시머레이저를 발진하는데 사용하기 위해서 레이저광을 부분적으로 차광하는 슬릿형 마스크를 사용할 필요가 있었다고 생각된다. 상기 레이저광을 조사하는 장치는, 펄스발진의 고체레이저 발진장치의 제 2고조파(또는 제 3고조파 또는 제 4고조파)를 조사하는 장치로 한다. 상기 엑시머 레이저와 비교하여 방출된 레이저 광의 수렴각이 작아서, 이 레이저 구성이면, 통상의 광학계 렌즈로서 사용되는 원통형 렌즈만으로 슈퍼 측면성장에 대해 최적의 레이저광이 공간적인 빔 강도 프로파일에 빔을 집광할 수 있다.
또한, 기판처리효율을 높이기 위해서, SLS법에 최적의 반복 주파수와 전송피치로 하는 것이 바람직하다. 이하에 그 조건에 관해서 설명한다. 전송피치란, 레이저광의 펄스마다 기판 스테이지의 이동거리이다. SLS법에서는 쇼트마다 슈퍼 측면성장 거리에 한도가 있기 때문에, 상기 전송피치를 높게 하는 것만으로는, 기판처리효율을 높이지 못한다. 전송피치를 높게 하면, 레이저광의 반복 주파수도 그것에 따라 높아질 필요가 있다. 종래의 SLS법에서 사용되고 있는 XeCl 엑시머레이저는 최대 300Hz이다. 한편, 본 발명의 청구항 3 및 11에서 나타낸 이들 펄스발진의 고체 레이저 발진장치는, 반복 주파수를, 최대로 수 MHz로 할 수 있다. 따라서, 펄스발진의 고체레이저 발진장치를 높은 반복 주파수로 조사함으로써, 종래의 SLS법과비교하여, 대폭 처리능력을 향상할 수 있다. 반복 주파수의 상한은, 레이저광 쇼트마다 슈퍼 측면성장에 필요한 에너지 밀도를 확보할 수 있는 범위로 결정하면 되고, 이것은 펄스발진 고체 레이저 발진장치 본체의 최대출력으로 결정된다(이는, 다른 조건이 같을 경우, 주파수를 높게 하면, 레이저광 쇼트마다 에너지밀도는 감소하기 때문임).
고체 레이저 발진장치에서는, 종래의 플래시 램프 여기가 아니라, 반도체 레이저 여기 고체 레이저 발진장치로 하는 쪽이 레이저광 에너지의 안정성이 크게 개선되므로 바람직하다.
이상의 구성에 의해, 인공적으로 제어한 슈퍼 측면성장에 의한 대결정립을 연속적으로 형성시킬 수 있고, 또한, 레이저결정화 공정에서의 기판처리효율을 높일 수 있으며, 또한, 종래의 SLS법과 같이 기판표면에서의 레이저광의 강도의 형상을 슬릿형으로 가공하기 위한 마스크를 광학계에 포함시킬 필요가 없는 간편한 레이저 조사방법을 사용한 반도체장치의 제작방법을 제공할 수 있다.
이때, 본 발명에서 반도체장치란, 반도체특성을 이용함으로써 기능할 수 있는 장치전반(예를 들면, 액정표시패널에 대표되는 전자장치, 및 그 전자장치를 부품으로서 탑재한 전기기구)을 포함하고 있다.
[발명의 실시예]
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다.
도 1에 본 발명의 레이저 조사방법의 블록도를 나타낸다. 도 1에서, 피처리물(107)에 대한 펄스레이저광의 조사위치를 제어하는 제 1 수단으로서, 2개의 방법을 나타내고 있다. 즉, 한 방법은, 스테이지 콘트롤러(101)에 의해서 스테이지(108)를 구동하는 방법, 즉, 스테이지 상에 설치된 피처리물(107)(기판)의 위치를 바꾸는 방법이다. 또 다른 방법은, 기판위치를 고정한 상태에서 광학계(103)를 사용하여 레이저광 스폿의 조사위치를 이동시키는 방법이다. 본 발명에서는, 상기 2개의 어느 방법으로 하여도 되고, 또한, 상기 2개의 방법을 조합하는 방법이어도 된다.
상기 2개의 방법은, 어느 것이나 레이저광 스폿 위치의 기판에 대한 상대위치를 변화시키는 것을 의미하고, 이것을 편의상「(레이저광 스폿을)주사한다」라고 나타낸다.
또한, 레이저 조사장치(100)는, 펄스레이저광을 발진하는 제 2 수단에 해당하는 펄스레이저 발진장치(102)를 갖는다. 펄스레이저 발진장치(102)는, 처리의 목적에 따라서 적절히 바꾸는 것이 가능하다. 본 발명에서는, 공지의 레이저를 사용할 수 있다. 레이저는, 펄스발진의 기체레이저 발진장치 또는 고체 레이저 발진장치를 사용할 수 있다. 펄스 발진의 기체레이저는 사용하는 경우, 그 구조는, 컴퓨터(104)를 통해 포토마스크 형상에 관한 데이터 패턴을 사용하여 그 위치를 제어하는 것 이외는, 일반적인 SLS 방법을 따른다. 본 실시형태에서는, 펄스발진의 고체 레이저 발진장치를 사용한 경우에 대하여 설명한다.
펄스발진 고체 레이저 발진장치의 예들은, Cr3+, Cr4+, Nd3+, Er3+, Ce3+, Co2+,Ti3+Yb3+또는 V3+이 불순물로서 도핑된 YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 포오스테라이트(forsterite) 레이저(Mg2SiO4)가 있다. 해당 레이저의 기본파는, 도핑 재료에 따라 다르지만, 1μm 전후의 기본파를 갖는 레이저광을 얻을 수 있다. 기본파에 대한 제 2고조파, 제 3고조파 및 제 4고조파는, 비선형 광학소자를 사용함으로써 얻을 수 있다.
또한, 레이저 조사장치(100)는, 레이저 발진장치(102)로부터 발진되는 레이저광의 피처리물에서의 빔 스폿을 가공할 수 있는, 제 3 수단에 해당하는 광학계(103)를 갖는다. 레이저 발진장치(102)로부터 사출된 레이저광의 형상은, 막대 형상이 원통형태이면 원형이 되고, 슬래브(slab)형이면 직사각형이 된다. 이러한 레이저광을 광학계에 의해, 거듭 성형함으로써, 레이저광의 피처리물(107)의 표면에서의 빔 스폿을 원하는 형상으로 할 수 있다.
또한, 레이저 조사장치(100)는, 제 4 수단에 해당하는 컴퓨터(104)를 갖는다. 컴퓨터(104)는, 레이저 발진장치(102)의 발진을 제어하고, 또한, 레이저광의 빔 스폿이 마스크패턴의 데이터에 따라서 정해지는 위치를 덮도록, 제 1 수단에 해당하는 스테이지 콘트롤러(101)를 제어할 수 있다.
이때, 이 레이저 조사방법은, 상기 4개의 수단 외에, 피처리물의 온도를 조절하는 수단을 구비하여도 된다.
도 2a 및 도 2b를 참조하여, 액티브 매트릭스형의 반도체장치를 제작하기 위해서 형성된 반도체막(500)에서의 레이저광의 주사방법에 대하여 설명한다. 도 2a에서는, 점선 501이 화소부, 점선 502가 신호선 구동회로, 점선 503이 주사선 구동회로가 형성되는 부분에 해당한다.
도 2b는 레이저광 펄스마다, 기판과 레이저광 스폿의 상대위치를 이동하는(주사하는) 모양을 나타낸 것으로, 빔 스폿(507a, 507b, 507c)의 확대도면을 나타낸다.
도 2b의 빔 스폿 507a는, 소정 펄스 조사시의 레이저광 빔 스폿위치이고, 빔 스폿 507b는 다음 펄스 조사시의 레이저광 빔 스폿위치이며, 빔 스폿 507c는 그 다음 펄스 조사시의 레이저광 빔 스폿위치를 나타낸다. 또한, 509a 및 509b는 레이저광의 펄스마다의 기판 스테이지 이동거리(전송피치)를 나타내고 있다. 이 전송피치는, 0.3μm 이상 또한 5μm이하, 보다 바람직하게는 0.7μm 이상 3μm 이하 인 것이 필요하다.
또한, 레이저광은, 일반적으로 빔 스폿의 엣지 부분에서의 에너지밀도가 다른 부분보다도 낮게 되어 있고, 피처리물에 대한 처리가 균일하게 될 수 없는 경우가 있다. 따라서, 레이저광의 빔 스폿(507a) 종방향의 엣지부분과, 결정화 후에 반도체막을 패터닝함으로써 얻을 수 있는 섬 형상 반도체막에 해당하는 부분(506)이 겹치지 않도록, 레이저광을 조사하는 것이 바람직하다. 예를 들면, 선형의 빔 스폿을 주사하는 경우에는, 도 2b에 나타낸 508의 영역은, 상기 섬 형상 반도체막에 해당하는 부분(506)에는 조사되지 않도록 한다.
도 2b의 방법을 통해, 도 2a에 도시된 것처럼, 화소부, 신호선 구동회로, 주사선 구동회로가 형성되는 부분을 레이저광을 주사한다.
이때, 도 2a에서는 화소부(501), 신호선 구동회로(502), 주사선 구동회로(503) 모두 레이저광의 주사방향이 동일하지만, 본 발명은 이 구성에 한정되지 않는다.
도 3에, 주사선 구동회로(503) 영역과 그 밖의 영역으로, 레이저광의 주사방향을 변경시키고 있는 경우에 대하여 나타낸다. 이 경우, 주사선 구동회로(503)에서는, 레이저광을 Y방향으로 주사하고, 화소부(501)와 신호선 구동회로(502)에서는 레이저광이 Y방향과 직각을 이루는 X방향으로 주사한다.
또한, 결정화후의 반도체막을 TFT의 활성층으로서 사용하는 경우, 그 주사방향이 채널형성영역의 캐리어가 이동하는 방향과 평행이 되도록 정하는 것이 바람직하다. 이것은, 도 4a와 도 4b를 참조하여 나타낸다.
도 4a에서는 채널형성영역이 1개 설치되어 있는 싱글게이트 TFT의 활성층의 일례를 나타내고 있고, 채널형성영역(520)을 삽입하도록 소스영역 또는 드레인영역이 되는 불순물영역(521, 522)이 설치된다. 본 발명의 레이저 발진장치를 사용하여 반도체막을 결정화시킬 때, 레이저광의 주사방향이 화살표에 나타낸 바와 같이, 채널형성영역의 캐리어가 이동하는 방향(채널길이방향)과 평행하도록, 주사방향을 정하도록 한다. 도면부호 523은, 레이저광의 빔 스폿을 나타내고 있고, 화살표의 방향으로 주사한다.
또한, 도 4b에서는, 채널형성영역이 3개 설치되어 있는 트리플 게이트 TFT의 활성층의 일례를 나타내고 있고, 채널형성영역(530)을 삽입하도록 불순물영역(533,534)이 설치된다. 또한, 채널형성영역 531을 삽입하도록 불순물영역(534, 535)이 형성되어 있다. 또한, 채널형성영역 532를 삽입하도록 불순물영역(535, 536)이 형성되어 있다. 그리고, 본 발명의 레이저 발진장치를 사용하여 반도체막을 결정화시킬 때, 레이저광은 화살표의 방향으로 주사한다.
이때, 레이저광의 주사부분을 정하기 위해서는, 반도체막에 대한 마스크의 위치를 정하기 위한 마커를, 반도체막에 형성할 필요가 있다. 도 5a 및 도 5b에, 액티브 매트릭스형의 반도체장치를 제작하기 위해서 형성된 반도체막에서, 마커를 형성하는 위치를 나타낸다. 이때, 도 5a는 1개의 기판으로부터 하나의 반도체장치를 제작하는 예를 개시하고 있고, 도 5b는 하나의 기판으로부터 4개의 반도체장치를 제작하는 예를 개시하고 있다.
도 5a에서, 도면부호 540은 기판 상에 형성된 반도체막이고, 점선 541이 화소부, 점선 542가 신호선 구동회로, 점선 543이 주사선 구동회로가 형성되는 부분에 해당한다. 도면부호 544는, 마커가 형성되는 부분(마커 형성부)으로, 반도체막의 네 구석에 위치하도록 설치된다.
이때, 도 5a에서는 4개의 마커 형성부(544)를 각각 네 구석에 설치하였지만, 본 발명은 이 구성에 한정되지 않는다. 반도체막에서의 레이저광의 주사부분과, 반도체막의 패터닝의 마스크와의 위치조정을 할 수 있는 것이면, 마커 형성부의 위치 및 그 수는 상술한 형태에 한정되지 않는다.
도 5b에서, 550은 기판 상에 형성된 반도체막이고, 점선 551은 후의 공정에서 기판을 분단할 때의 스크라이브 라인이다. 도 5b에서는, 스크라이브 라인(551)을 따라 기판을 분단함으로써, 4개의 반도체장치를 제작할 수 있다. 이때, 분단에 의해 얻을 수 있는 반도체장치의 수는 이것에 한정되지 않는다.
도면부호 552는, 마커가 형성되는 부분(마커 형성부)으로, 반도체막의 네 구석에 위치하도록 설치된다. 이때, 도 5b에서는 마커 형성부(552)를 4개 각각 4우에 설치하였지만, 본 발명은 이 구성에 한정되지 않는다. 반도체막에서의 레이저광의 주사부분과, 반도체막의 패터닝의 마스크와의 위치조정을 할 수 있는 것이면, 마커 형성부의 위치 및 그 수는 상술한 형태에 한정되지 않는다.
이때, 마커는 레이저를 사용하여 형성하는 방법이 가장 간편하다. 마커를 형성할 때에 사용하는 레이저는, 대표적으로는 YAG레이저, CO2레이저 등을 들 수 있다. 하지만, 물론 이 밖의 레이저를 사용하여 형성하는 것은 가능하다. 이 레이저광들을, 미리 마커형상으로 가공한 금속마스크나 유리마스크를 통해 반도체막에 조사함으로써, 마커를 형성할 수 있다. 또한, 레이저광 스폿지름을 10μm 이하로 집광한 것을 스캔시키면서 조사함으로써 마커를 형성할 수도 있다.
상기 구성에 의해, 반도체막을 결정화시킨 후, 섬 형상 반도체막 형성에 의해 제거되는 반도체막 영역에 레이저광을 조사하는 시간을 생략할 수 있다. 이 때문에, 레이저광 조사에 걸리는 시간을 단축화할 수 있고, 게다가 기판의 처리속도를 향상시킬 수 있다.
[실시예]
(실시예 1)
본 실시예에서는 액티브 매트릭스기판의 제작방법에 관해서 도 6a∼도 9를 참조하여 설명한다. 여기에서는 CMOS회로, 및 구동회로와, 화소 TFT, 저장용량을 갖는 화소부를 동일기판 상에 형성한 기판을, 편의상 액티브 매트릭스기판이라고 부른다.
우선, 본 실시예에서는 바륨보로실리케이트유리, 또는 알루미늄보로실리케이트유리 등의 유리로 이루어진 기판(600)을 사용한다. 또한, 기판(600)으로서는, 석영기판이나 실리콘 기판, 금속기판 또는 스테인레스 기판의 표면에 절연막을 형성한 것을 사용하여도 된다. 또한, 본 실시예의 처리온도를 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용하여도 된다.
이어서, 기판(600)상에 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 절연막으로 이루어진 하지막(601)을 공지의 수단(스퍼터링법, LPCVD법, 플라즈마 CVD 법 등)에 의해 형성한다. 본 실시예에서는, 하지막(601)으로서 하지막(601a, 601b)이 2층인 하지막을 사용한다. 그러나, 상기 절연막의 단층막 또는 2층이상 적층시킨 구조를 사용하여도 된다(도 6a).
이어서, 하지막(601)상에, 공지의 수단(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)에 의해 25∼150nm(바람직하게는 30∼120nm)의 두께로 비정질 반도체막(692)을 형성한다(도 6b). 이때, 본 실시예에서는 비정질 반도체막을 형성하였지만, 미세 결정 반도체막, 결정성 반도체막이어도 된다. 또한, 비정질 실리콘게르마늄막 등의 비정질구조를 갖는 화합물 반도체막을 사용하여도 된다.
다음에, 비정질 반도체막(692)을 레이저결정화법에 의해 결정화시킨다. 레이저결정화는, 본 발명의 레이저 조사방법을 사용하여 행한다. 구체적으로는, 레이저 발진장치의 컴퓨터에 입력된 마스크의 정보에 따라서, 지정된 영역의 비정질 반도체막만 선택적으로 레이저광을 조사한다. 물론, 레이저결정화법뿐만 아니라, 다른 공지의 결정화법(RTA나 퍼니스 어닐링로를 사용한 열 결정화법, 결정화를 촉진하는 금속원소를 사용한 열 결정화법 등)과 조합하여 행하여도 된다.
본 발명의 레이저 조사방법에서는, 공지의 레이저광원 중, 펄스발진의 기체레이저 발진장치 또는 고체 레이저 발진장치를 사용할 수 있다. 펄스발진의 기체레이저를 사용하는 경우, 컴퓨터를 통해 포토마스크 형상의 데이터 패턴을 사용하여 제어하도록만 구성되고, 다른 구조는 일반적인 SLS법을 따른다. 본 실시예에서는, 펄스발진의 Nd:YLF 레이저를 사용한 경우에 관하여 설명한다.
도 10a는 레이저 결정화 처리장치를 나타낸 것이다. 도 10a에서는, Nd:YLF 레이저 발진장치(101)를 사용하고 출력 1.5W, 반복 주파수 1kHz의 조건으로 사용하는 경우를 예로 한다. 레이저광원(101)은, 공진기의 속에 YLF 결정과 비선형 광학소자를 넣어, 파장 527nm의 제 2고조파를 사출하는 방식이다. 하지만, 물론, 비선형 광학소자가 공진기의 외측에 있는 경우이어도 된다. 또한, 이 레이저광원(101)은, 막대 형상이 원통형태이고, 레이저광원(101)으로부터 사출된 직후의 빔 스폿 형상은 원형이다. 하지만, 가령 막대 형상이 슬래브형이고, 사출 직후의 빔 스폿형상은 직사각형이어도, 이하에 나타낸 바와 같이, 광학계에 의해 빔 스폿을 원하는 형상으로 성형할 수 있다.
이 Nd:YLF 레이저는 빔 발산 각이 3밀리 라디안이고, 빔 크기는 사출구에서직경 2mm 정도이지만, 사출구에서 20cm 떨어진 위치에서는 직경 1cm 정도로 넓어져 버린다. 이 위치에 촛점거리 f=600mm의 볼록 렌즈(102)를 한 장 넣으면, 빔 크기는 직경 약 10mm의 평행광이 된다. 도 10a의 광학거울(103∼105)에서 반사된 레이저광은, 도 10a 및 도 10b의 Y방향으로 곡률을 갖는 볼록 원통렌즈(106)를 통해 레이저광을 집광한다. 여기서, Y방향은, 반도체막 표면상에 놓을 수 있는 레이저광의 빔 스폿의 이동방향이며, 빔 스폿의 횡방향이 된다. 또한, 도 10b의 X방향은, 반도체막 표면상에 놓을 수 있는 레이저광의 빔 스폿의 종방향이 되고, 반도체막 표면상에 놓을 수 있는 레이저광의 빔 스폿의 이동방향과 직각을 이루는 방향이다(광학거울(103∼105)은 장치의 레이아웃상 포함되어 있는 것으로, 본질적으로 필요로 한 것은 아니다). 이상의 구성으로, 조사면이 되는 반도체막 표면 상에 놓을 수 있는 빔 스폿은 10mm×10μm의 선형 형태 빔이 된다.
여기서, 조사면에서, 직사각형 또는 타원형상 또는 선형상의 레이저광으로 성형하는 방법은 이것만은 아니다. 도시하지 않았지만, 광학거울(103)과 볼록 원통렌즈(106)의 사이에 오목원통렌즈를 넣어, 빔 스폿의 종방향을 길게 하는 것이 가능하다. 또한, 그 오목원통렌즈와 레이저광원(101)의 사이에, 레이저광을 평행광으로 하기 위한 빔 시준기나, 레이저광을 확대하기 위한 빔 확대기를 넣는 것도 가능하다. 또한, 여기서는, 출력 1.5W의 레이저광원으로 빔 스폿은, 10mm×10μm의 선형형태 빔으로 하는 방법을 나타내었지만, 고출력 레이저광원의 경우에는, 횡방향의 빔 스폿크기는 바꾸지 않고, 종방향의 크기만 길게 하는 것이 바람직하다(현재, 출력 20W로 사용 가능한 LD 여기를 사용하는 Nd:YLF 레이저 발진장치가 시판되고있다).
반도체막 표면상에서의 레이저광의 빔 스폿의 상대위치를 움직이기 위해서, 기판 스테이지(101)를 Y방향(빔 스폿의 횡방향)으로 스위프(sweep)한다. 레이저펄스의 반복주파수 1kHz에서, 기판 스테이지의 스위프 속도를 3.0mm/초로 하면, 레이저펄스를 조사할 때마다, 기판과 빔 스폿의 상대위치는 Y방향으로 3μm(전송피치: 3㎛) 시프트 된다.
도 11a는 본 실시예의 레이저 조사방법으로 결정화한 실리콘막을, 세코 식각(Secco Etching)에 의해서 결정입계를 분명하게 한 후의 SEM 관찰상이다. 도 11b는, 도 11a의 결정크기 및 결정입계를 알기 쉽게 도시한 것이다. 도 11a 및 도 11b로부터 알 수 있듯이, 레이저광의 빔 스폿을 주사한 Y방향으로, 슈퍼 측면 성장된 결정이 연속적으로 형성되어 있는 것을 알 수 있다. 이때, 레이저빔 스폿의 주사방향과 수직방향으로 입계가 주기적으로 존재하고 있지만, 이 주기는, 레이저펄스를 1회 조사할 때마다의 전송피치인 3μm에 대응하고 있는 것을 알 수 있다.
상술한 레이저결정화방법에 의해서, 비정질 반도체막 중, 인공적으로 제어된 슈퍼 측면성장에 의한 대결정립을 연속적으로 형성시킨 영역(693, 694, 695)이 형성된다(도 6b).
다음으로, 반도체막을 원하는 형상으로 패터닝하여, 결정화된 영역(693, 694, 695)으로부터 섬 형상의 반도체막(602∼606)을 형성한다(도 6c).
섬 형상의 반도체막(602∼606)을 형성한 후, TFT의 임계치를 제어하기 위해서 미량의 불순물원소(붕소 또는 인)의 도핑을 행하여도 된다. 또한, 이 임계치 제어를 위한 불순물도핑은, 레이저결정화 전에 행하여도 되고, 게이트절연막 형성 후에 행하여도 된다.
이어서, 섬 형상의 반도체막(602∼606)을 덮는 게이트절연막(607)을 형성한다. 게이트절연막(607)은, 플라즈마 CVD법 또는 스퍼터링법을 사용하여, 두께를 40∼150nm으로 하여 실리콘을 포함하는 절연막으로 형성된다. 본 실시예에서는, 플라즈마 CVD법에 의해 110nm의 두께로 산화질화실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)으로 형성하였다. 물론, 게이트절연막은, 산화질화실리콘막에 한정되는 것이 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층구조로 하여 사용하여도 된다.
또한, 산화실리콘막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl Orthosilicate)와 O2를 혼합하여, 반응압력 40Pa, 기판온도 300∼400℃로 하고, 고주파(13.56 MHz) 전력밀도 0.5∼0.8W/cm2로 방전시켜 형성할 수 있다. 이와 같이 하여 제작된 산화실리콘막은, 그 후 400∼500℃의 열어닐링에 의해 게이트절연막으로서 양호한 특성을 얻을 수 있다.
이어서, 게이트절연막(607) 상에 막두께 20∼100nm의 제 1 도전막(608)과, 막두께 100∼400nm의 제 2 도전막(609)을 적층 형성한다. 본 실시예에서는, 막두께 30nm의 TaN막으로 이루어진 제 1 도전막(608)과, 막두께 370nm의 W막으로 이루어진 제 2 도전막(609)을 적층 형성하였다. TaN막은 스퍼터링법으로 형성하고, Ta의 타겟을 사용하여, 질소를 포함하는 분위기내에서 스퍼터링한다. 또한, W막은, W의 타겟을 사용한 스퍼터링법으로 형성하였다. 그 외에 6플루오르화텅스텐(WF6)을 사용하는 열 CVD법으로 형성할 수도 있다. 어느 것으로 해도 게이트전극으로서 사용하기 위해서는 저저항화를 도모할 필요가 있고, W막의 저항률은 20μΩcm 이하로 하는 것이 바람직하다. W막은 결정립을 크게 하여 저저항율화를 도모할 수 있지만, W막중에 산소 등의 불순물원소가 많은 경우에는 결정화가 저해되어 고저항화한다. 따라서, 본 실시예에서는, 고순도의 W(순도 : 99.9999%)의 타겟을 사용한 스퍼터링법으로, 막형성시에 증기상중에서의 불순물의 혼입이 없도록 충분히 배려하여 W막을 형성함으로써, 저항률 9∼20μΩcm을 실현할 수 있다.
이때, 본 실시예에서는, 제 1 도전막(608)을 TaN, 제 2 도전막(609)을 W로 하였지만, 특별히 한정되지 않는다. 어느 것이나 Ta, W, Ti, Mo, Al, Cu, Cr, Nd에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하여도 된다. 또한, 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막을 사용하여도 된다. 또한, AgPdCu 합금을 사용하여도 된다. 또한, 제 1 도전막을 탄탈(Ta)막으로 형성하고, 제 2 도전막을 W막으로 하는 조합, 제 1 도전막을 질화티타늄(TiN)막으로 형성하고, 제 2 도전막을 W막으로 하는 조합, 제 1 도전막을 질화탄탈(TaN)로 형성하고, 제 2 도전막을 W로 하는 조합, 제 1 도전막을 질화탄탈(TaN)막으로 형성하고, 제 2 도전막을 Al막으로 하는 조합, 제 1 도전막을 질화탄탈(TaN)막으로 형성하고, 제 2 도전막을 Cu막으로 하는 조합으로 하여도 된다.
또한, 그 구조는, 2층 구조로 한정되지 않고, 예를 들면, 텅스텐막, 알루미늄과 실리콘의 합금(Al-Si)막, 질화티타늄막을 순차로 적층한 3층 구조이어도 된다. 또한, 3층 구조로 하는 경우, 텅스텐 대신에 질화 텅스텐을 사용해도 되고, 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용해도 되며, 질화티타늄막 대신에 티타늄막을 사용해도 된다.
이때, 도전막의 재료에 따라 적절히 최적의 식각방법이나, 식각종류를 선택하는 것이 중요하다.
다음에, 포토리소그래피법을 사용하여 레지스트로 이루어진 마스크(610∼615)를 형성하고, 전극 및 배선을 형성하기 위한 제 1 식각처리를 행한다. 제 1 식각처리에서는, 제 1 및 제 2의 식각조건으로 행한다(도 7b). 본 실시예에서는 제 1 식각조건으로서, ICP(Inductively Coupled Plasma:유도결합형 플라즈마) 식각법을 사용하고, 식각용 가스로 CF4와 Cl2와 O2를 사용하여, 각각의 가스 유량비를 25:25:10(sccm)으로 하고, 1Pa의 압력으로 코일형 전극에 500W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성해서 식각을 행한다. 기판측(시료 스테이지)에도 150W의 RF(13.56MHz)전력을 투입하고, 실질적으로 부의 자기 바이어스 전압을 인가한다. 이 제 1 식각조건에 의해 W막을 식각하여 제 1 도전층의 단부를 테이퍼 형상으로 한다.
그 후, 레지스트로 이루어진 마스크(610∼6l5)를 제거하지 않고서 제 2 식각조건으로 바꾸고, 식각용 가스로 CF4와 Cl2를 사용하고, 각각의 가스 유량비를 30:30(sccm)으로 하고, 1Pa의 압력으로 코일형 전극에 500W의 RF(13.56MHz)전력을투입하여 플라즈마를 생성해서 약 30초 정도의 식각을 행했다. 기판측(시료 스테이지)에도 20W의 RF(13.56MHz)전력을 투입하고, 실질적으로 부의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 제 2 식각조건에서는 W막 및 TaN막 둘 다 같은 정도로 식각된다. 이때, 게이트 절연막 상에 잔여물을 남기지 않고 식각하기 위해서는, 10∼20% 정도의 비율로 식각시간을 증가시키면 된다.
상기 제 1 식각처리에서는, 레지스트로 이루어진 마스크의 형상을 적당한 형상으로 함으로써, 기판측에 인가하는 바이어스 전압의 효과에 의해 제 1 도전층 및 제 2 도전층의 단부가 테이퍼 형상이 된다. 이 테이퍼부의 각도는 15∼45。로 된다. 이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상 도전층(617∼622)(제 1 도전층(617a∼622a)과 제 2 도전층(617b∼622b))을 형성한다. 도면부호 616은 게이트 절연막이고, 제 1 형상 도전층(617∼622)으로 덮이지 않은 영역은 20∼50nm정도로 식각되어 얇아진 영역이 형성된다.
이어서, 레지스트로 이루어진 마스크를 제거하지 않고서 제 2 식각처리를 한다(도 7c). 여기서는, 식각가스로 CF4, Cl2및 O2를 사용하고, W막을 선택적으로 식각한다. 이 때, 제 2 식각처리에 의해 제 2 도전층(628b∼633b)을 형성한다. 한편, 제 1 도전층(617a∼622a)은 거의 식각되지 않고, 제 2 형상 도전층(628∼633)을 형성한다.
그리고, 레지스트로 이루어진 마스크를 제거하지 않고서, 제 1 도핑처리를 하고, 섬 형상의 반도체막에 n형 도전성을 부여하는 불순물 원소를 저농도로 첨가한다. 도핑처리는, 이온 도핑법 또는 이온 주입법으로 하면 된다. 이온 도핑법의 조건은, 도우즈량을 1×1013∼5×1014atoms/cm2로 하고, 가속전압을 40∼80keV로 한다. 본 실시예에서는, 도우즈량을 1.5×1013atoms/cm2로 하고, 가속전압을 60keV로 한다. n 형 도전성을 부여하는 불순물 원소로서 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 하지만, 여기서는 인(P)을 사용한다. 이 경우, 도전층(628∼633)이 n 형 도전성을 부여하는 불순물 원소에 대한 마스크가 되고, 자기 정합적으로 불순물 영역(623∼627)이 형성된다. 불순물 영역(623∼627)에는 1×1018∼1×1020atoms/cm3의 농도범위에서 n형을 부여하는 불순물 원소를 첨가한다.
레지스트로 이루어진 마스크를 제거한 후, 새롭게 레지스트로 이루어진 마스크(634a∼634c)를 형성하여 제 1 도핑처리보다도 높은 가속전압으로 제 2 도핑처리를 한다. 이온 도핑법의 조건은, 도우즈량을 1×1013∼1×1015atoms/cm2로 하고, 가속전압을 60∼120keV로 한다. 도핑처리는, 제 2 도전층(628b∼632b)을 불순물 원소에 대한 마스크로서 사용하고, 제 1 도전층의 테이퍼부 하부의 섬 형상의 반도체막에 불순물 원소가 첨가되도록 도핑한다. 이어서, 제 2 도핑처리보다 가속전압을 하강시켜 제 3 도핑처리를 해서 도 8a에 도시된 상태를 얻는다. 이온 도핑법의 조건은, 도우즈량을 1×1015∼1×1017atoms/cm2로 하고, 가속전압을 50∼100keV로 한다. 제 2 도핑처리 및 제 3 도핑처리에 의해, 제 1 도전층과 겹치는 저농도 불순물 영역(636, 642, 648)에는 1×1018∼5×1019atoms/cm3의 농도범위에서 n형 도전성을 부여하는 불순물 원소가 첨가되고, 고농도 불순물 영역(635, 641, 644, 647)에는 1×1019∼5×1021atoms/cm3의 농도범위에서 n형 도전성을 부여하는 불순물 원소를 첨가한다.
물론, 적당한 값의 가속전압으로 설정함으로써, 제 2 도핑처리 및 제 3 도핑처리는 1회 도핑처리로, 저농도 불순물 영역 및 고농도 불순물 영역을 형성하는 것도 가능하다.
이어서, 레지스트 마스크를 제거한 후, 새롭게 레지스트 마스크(650a∼650c)를 형성하여 제 4 도핑처리를 한다. 이 제 4 도핑처리에 의해, p 채널형 TFT의 활성층이 되는 섬 형상의 반도체막에 상기 일 도전형과는 반대의 도전형을 부여하는 불순물 원소가 첨가된 불순물 영역(653, 654, 659, 660)을 형성한다. 도전층(629a∼632a)을 불순물 원소에 대한 마스크로서 사용하고, p형 도전성을 부여하는 불순물 원소를 첨가하여 자기 정합적으로 불순물 영역을 형성한다. 본 실시예에서는, 불순물 영역(653, 654, 659, 660)은 디보란(B2H6)을 사용한 이온 도핑법으로 형성한다(도 8b). 이 제 4 도핑처리시에는, n채널형 TFT를 형성하는 섬 형상의 반도체막은, 레지스트로 이루어진 마스크(650a∼650c)로 덮여 있다. 제 1 내지 제 3 도핑처리에 의해서, 불순물 영역(638, 639)에는 각각 다른 농도로 인이 첨가되어 있다. 하지만, 그 어느 쪽의 영역에서도 p형 도전성을 부여하는 불순물 원소의 농도를 1×1019∼5×1021atoms/cm3이 되도록 도핑 처리한다. 따라서, 상기 불순물 영역은 p채널형 TFT의 소스 영역 및 드레인 영역으로서 각각 기능할 때, 아무런 문제가 발생하지 않는다.
이상의 공정에서, 각각의 섬 형상의 반도체막에 불순물 영역이 형성된다. 레지스트로 이루어진 마스크(650a∼650c)를 제거하고, 다음에 활성화 처리를 한다. 활성화 처리는, 공지의 레이저 활성화, 열 활성화 또는 RTA 활성화의 어느 쪽이어도 된다. 또한, 레이저 활성화 처리공정의 위치는, 제 1 층간절연막을 형성한 후이어도 된다.
이어서, 제 1 층간절연막(661)을 형성한다. 이 제 1 층간절연막(661)에서는, 플라즈마 CVD 법 또는 스퍼터링법을 사용하여, 두께를 50∼200nm로 해서 실리콘을 포함하는 절연막으로 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 막두께 50nm의 산화질화실리콘막을 형성하였다. 물론, 제 1 층간절연막(661)은, 산화질화실리콘막에 한정되는 것이 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층구조로서 사용해도 된다.
그리고, 가열처리(300∼550℃에서 1∼12시간의 열처리)를 하면 수소화를 할 수가 있다. 이 공정은, 제 1 층간절연막(661)에 포함되는 수소에 의해 섬 형상의 반도체막의 댕글링 본드를 종단하는 공정이다. 이 경우에, 제 1 층간절연막의 존재에 관계없이 섬 형상의 반도체막을 수소화 할 수 있다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용함)나, 3∼100%의 수소를 포함하는 분위기속에서 300∼650℃로 1∼12시간의 가열처리를 해도 된다.
이 후, 제 1 층간절연막(661)상에 무기 절연막 재료 또는 유기 절연물 재료로 이루어진 제 2 층간절연막(662)을 형성한다. 본 실시예에서는, 막두께 1.6μm의 아크릴 수지막을 형성한다. 이 경우에, 점도가 10∼1000cp, 바람직하게는 40∼200cp인 것을 사용하고, 표면에 요철이 형성되는 것을 사용한다. 표면이 평탄한 막을 형성하는 경우는, 화소전극을 형성한 후, 공지의 샌드 블라스트법이나 식각법 등의 공정을 추가하여 표면을 평탄화시킨다. 그리고, 경면반사를 막고 반사광을 산란시킴에 따라 백색도를 증가시키는 것이 바람직하다.
본 실시예에서는, 경면반사를 막기 위해서, 표면에 요철이 형성된 제 2 층간절연막을 형성함으로써, 화소전극의 표면에 요철을 형성했다. 또한, 화소전극의 표면에 요철을 갖게 하여 광 산란성을 달성하도록, 화소전극의 하부 영역에 볼록부를 형성해도 된다. 이 경우, 볼록부의 형성은, TFT의 형성과 같은 포토 마스크로 행할 수 있기 때문에, 공정수의 증가없이 형성할 수 있다. 여기서, 이 볼록부는 배선 및 TFT부 이외의 화소부 영역의 기판 상에 적절히 설치하면 된다. 이렇게 해서, 볼록부를 덮는 절연막 표면에 형성된 요철에 따라 화소전극의 표면에 요철이 형성된다.
다음에, 제 2 층간절연막(662)을 형성한 후, 제 2 층간절연막(662)에 접하도록 제 3 층간절연막(672)을 형성한다.
그리고, 구동회로(686)에서, 각 불순물 영역과 각각 전기적으로 접속하는 배선(663∼667)을 형성한다. 이때, 이들의 배선은, 막두께 50nm의 Ti막과, 막두께 500nm의 합금막(Al과 Ti와의 합금막)과의 적층막을 패터닝하여 형성한다. 물론, 2층 구조에 한하지 않고, 단층구조라도 되고, 3층 이상의 적층구조로 해도 된다. 또한, 배선의 재료로서는, Al과 Ti에 한하지 않는다. 예를 들면, TaN막 상에 Al이나 Cu를 형성하고, 그 위에 Ti막을 형성한 적층막을 패터닝하여 배선을 형성해도 된다(도 9).
또한, 화소부(687)에서는, 화소전극(670), 게이트 배선(669) 및 접속전극(668)을 형성한다. 이 접속전극(668)에 의해 소스배선은, 화소 TFT와 전기적으로 접속된다. 또한, 게이트 배선(669)은, 화소 TFT의 게이트 전극과 전기적으로 접속된다. 또한, 화소전극(670)은, 화소 TFT의 드레인 영역과 전기적인 접속이 형성되고, 또한, 저장용량을 구성하는 한쪽의 전극으로서 기능하는 섬 형상의 반도체막(659)과 전기적인 접속이 형성된다. 또한, 화소전극(670)으로서는, Al 또는 Ag을 주성분으로 하는 막, 또는 그것들의 적층막 등의 반사성이 뛰어난 재료를 사용하는 것이 바람직하다.
이상과 같이 하여, n채널형 TFT(681)와 p채널형 TFT(682)로 이루어진 CMOS회로 및 n채널형 TFT(683)을 갖는 구동회로(686)와, 화소 TFT(684) 및 저장용량(685)을 갖는 화소부(687)를 동일 기판 상에 형성할 수 있다. 이렇게 해서, 액티브 매트릭스기판이 완성된다.
구동회로(686)의 n채널형 TFT(681)은, 채널형성영역(637), 게이트 전극의 일부를 구성하는 제 1 도전층(628a)과 겹치는 저농도 불순물 영역(636)(GOLD영역), 소스 영역/드레인 영역으로서 기능하는 고농도 불순물 영역(652)을 갖는다. 이 n채널형 TFT(681)과 전극(666)을 통해 접속하여 CMOS회로를 형성하는 p채널형TFT(682)에는, 채널형성영역(640), 소스 영역/드레인 영역으로서 기능하는 고농도 불순물 영역(653)과, n형 도전성을 부여하는 불순물 원소 및 p형 도전성을 부여하는 불순물 원소가 도입된 불순물 영역(654)을 갖는다. 또한, n채널형 TFT(683)에는, 채널형성영역(643), 게이트 전극의 일부를 구성하는 제 1 도전층(630a)과 겹치는 저농도 불순물 영역(642)(GOLD 영역), 소스 영역/드레인 영역으로서 기능하는 고농도 불순물 영역(656)을 갖는다.
화소부의 화소 TFT(684)에는, 채널형성영역(646), 게이트 전극의 외측에 형성되는 저농도 불순물 영역(645)(LDD영역), 소스 영역/드레인 영역으로서 기능하는 고농도 불순물 영역(658)을 갖는다. 또한, 저장용량(685)의 한쪽의 전극으로서 기능하는 섬 형상의 반도체막에는, n형 도전성을 부여하는 불순물 원소 및 p형 도전성을 부여하는 불순물 원소가 첨가되어 있다. 저장용량(685)은, 절연막(616)을 유전체로서 사용하여 전극(도전층 632a와 제 2 도전층 632b로 이루어진 적층)과 섬 형상의 반도체막으로 형성한다.
본 실시예의 화소구조는, 블랙 매트릭스를 사용하지 않고, 화소전극 사이의 간극이 차광되도록, 화소전극의 단부를 소스배선과 겹치도록 배치 형성한다.
(실시예 2)
본 실시예에서는, 촉매를 사용하여 반도체막을 결정화시키는 공정을 포함하는 경우의 실시예를 나타낸다. 여기서는, 실시예 1과는 다른 점만 나타낸다. 촉매원소를 사용하는 경우, JP 7-130652 A호의 공보와 JP 8-078329 A호의 공보에 개시된 기술을 사용하는 것이 바람직하다.
비정질 반도체막을 형성 후에 Ni를 사용하여 고상 결정화시킨다. 예를 들면, JP 7-130652 A호의 공보에 개시되어 있는 기술을 사용하는 경우, 중량환산으로 10ppm의 니켈을 포함하는 아세트산 니켈염 용액을 비정질 반도체막에 도포하여 니켈 함유층을 형성하고, 500℃, 1시간의 탈수소 공정 후, 500∼650℃시간, 예를 들면 550℃, 8시간의 열처리를 하여 결정화한다. 이때, 사용 가능한 촉매원소는, 니켈(Ni) 이외에도, 게르마늄(Ge), 철(Fe), 팔라듐(Pd), 주석(Sn), 납(Pb), 코발트(Co), 백금(Pt), 구리(Cu), 금(Au) 등의 원소를 사용해도 된다.
그리고, 본 발명의 레이저 조사방법을 사용하여, NiSPC에 의해 결정화된 반도체막의 결정성을 더욱 높인다. 레이저 광조사에 의해 얻어진 다결정 반도체막은, 촉매원소를 포함하고 있고, 레이저 결정화 후에 그 촉매원소를 결정질 반도체막에서 제거하는 공정(게터링)을 행한다. 게터링은 JP 10-135468 A호의 공보 및 JP 10-135469 A호의 공보 등에 기재된 기술을 사용할 수 있다.
구체적으로는, 레이저 조사 후에 얻어진 다결정 반도체막의 일부에 인을 첨가하고, 질소 분위기속에서 550∼800℃, 5∼24시간, 예를 들면 600℃, 12시간의 열처리를 한다. 그렇게 하면 다결정 반도체막의 인이 첨가된 영역이 게터링 사이트로서 기능하고, 다결정 반도체막 중에 존재하는 인을 인이 첨가된 영역으로 분리시킬 수 있다. 그 후, 다결정 반도체막의 인이 첨가된 영역을 패터닝에 의해 제거함으로써, 촉매원소의 농도를 1×1017atoms/cm3이하, 바람직하게는 1×1016atoms/cm3정도로까지 저감된 섬 형상의 반도체막을 얻을 수 있다.
(실시예 3)
본 실시예에서는, 마커 형성부(423)에 형성된 마커의 일례를 나타낸다. 본 실시예는 실시예 1 또는 실시예 2와 조합하여 실시하는 것이 가능하다.
도 12a에 본 실시예의 마커의 평면도를 나타낸다. 도면부호 421 및 422는 반도체막에 형성된 기준이 되는 마커(이하, 기준 마커라고 한다)이며, 각각 형상이 직사각형이다. 기준 마커(421)는, 모두 그 직사각형의 긴 변이 수평방향으로 배치되어 있다. 각 기준 마커(421)는 일정한 간격으로 수직방향으로 배치되어 있다. 기준 마커(422)는, 모두 그 직사각형의 긴 변이 수직방향으로 배치되어 있고, 각 기준 마커(422)는 일정한 간격으로 수평방향으로 배치되어 있다.
기준 마커(421)는, 마스크의 수직방향의 위치를 정하는 기준으로 되고, 기준 마커(422)는 마스크의 수평방향의 위치를 정하는 기준으로 되어 있다. 도면부호 424와 425는, 반도체막의 패턴용 마스크의 마커이며, 각각 형상이 직사각형이다. 마커 424는 그 직사각형의 긴 변이 수평방향으로 배치되도록, 또한 마커 425는 그 직사각형의 긴 변이 수직방향으로 배치되도록, 반도체 패터닝용 마스크의 위치를 정한다. 그리고, 마커 424가 정해진 2개의 인접하는 기준 마커(421)의 정중앙에 위치하도록, 또한 마커 425가 정해진 2개의 인접하는 기준 마커(422)의 정중앙에 위치하도록, 반도체 패터닝용 마스크의 위치를 정한다.
도 12b에 반도체막에 형성된 기준 마커의 사시도를 나타낸다. 기판(431)에 형성된 반도체막(430)의 일부는, 레이저에 의해서 직사각형 모양으로 절삭되고, 해당 절삭된 부분이 기준 마커(421, 422)로서 기능한다.
이때, 본 실시예에 나타낸 마커는 단지 일례이며, 본 발명의 마커는 이것에한정되지 않는다. 본 발명에서 사용하는 마커는, 반도체막을 레이저광으로 결정화시키기 전에 형성할 수 있고, 또한 레이저광의 조사에 의한 결정화 후에라도 사용할 수 있는 것이면 된다.
(실시예 4)
본 발명의 실시예에서는, 채널형성영역에서의 캐리어가 이동하는 방향(채널 길이 방향)에 대해 레이저광의 빔 스폿을 주사하는 방향(레이저 주사방향)의 영향을 설명하고, 결정화 후에 반도체막은 TFT의 활성층으로서 사용되는 경우, 데이터를 사용하는 TFT 특성에 가해진다.
레이저 주사방향을 결정하기 위해서, 마스크의 위치를 반도체막에 결정하는 마커는, 도 5a 및 도 5b에 도시된 것처럼 반도체막 상에 형성된다. 여기서, 도 5a에서는, 네 구석에 4개의 마커 형성부(544)를 각각 형성하지만, 본 발명은 이 구조로 한정되지 않는다. 마커 형성부의 위치와 수는, 반도체막의 레이저광의 주사부가 상기 반도체막을 패터닝하는 마스크에 의한 위치에 정렬되는 한, 상술한 형태로 한정되지 않는다.
도 13a 및 도 13b는, 레이저광을 주사하여, 상기 채널길이방향에 평행하고 수직한 방향으로 레이저 주사 방향을 이동하면서, 결정화를 하는 각 경우의 TFT 특성을 나타낸 것이다. 또한, 각 도면들로부터 계산된 이동도 및 서브임계치(S-값)는 표 1에 도시되어 있다.
[표 1]
표 1에 도시된 것처럼, 이동도와 S-값 모두는, 이방성 특성을 명백히 나타낸다. 그 이동도는, 수직 스캔에서의 값 213.8cm2/Vs과 비교하여 평행 스캔일 경우에, 240.4cm2/Vs의 높은 값을 취한다. 그 S-값은, 수직 스캔의 값 0.262V/dec과 비교할 때 평행 스캔일 경우에 보다 작은 값인 0.219 V/dec를 취한다. 반도체 특성의 관점에서, 상기 높은 이동도와 낮은 S-값이 바람직하다. 따라서, 레이저광의 주사방향은, 채널형성영역에서 캐리어가 이동하는 방향과 평행한 것이 바람직하다.
도 11a 및 도 11b에 도시된 것처럼, SLS 법을 사용하여 결정화를 하는 경우, 슈퍼 측면성장에 의한 결정은, 상기 레이저광의 빔 스폿이 주사되는 방향으로 연속적으로 형성된다. 이때에, 캐리어를 산란시키는 결정립계(GB)는, 레이저광의 주사방향에 평행한 방향으로 나타난다. 그래서, 다음의 내용을 알 수 있다. 즉, 캐리어 이동방향이 레이저광의 주사방향에 수직한 경우, GB는 캐리어 이동방향에 수직으로 나타나고, 이것은 TFT 특성을 열화시킨다.
본 발명에 의하면, 인공적으로 제어한 슈퍼 측면 성장에 의한 대결정립을 연속적으로 형성시킬 수 있고, 레이저 결정화 공정에서의 기판처리 효율을 높일 수 있으며, 또한 종래의 SLS법과 같은 특수한 광학계를 필요로 하지 않는 간편한 레이저 조사방법을 사용한 반도체 장치의 제작방법을 제공할 수 있다.
또한, 채널형성영역에서 캐리어를 이동시키는 방향은, 마커를 사용하여 레이저광의 스폿을 이동시키는 방향과 정렬할 수 있어, 만족스러운 특성을 갖는 TFT를 제작할 수 있다.

Claims (16)

  1. 박막트랜지스터를 갖는 반도체장치의 제작방법에 있어서,
    절연 표면 상에 비정질 반도체막을 형성하는 단계와,
    상기 비정질 반도체막 상에 마커를 형성하는 단계와,
    상기 마커를 기준으로 사용하여, 상기 박막트랜지스터의 활성층을 그 박막트랜지스터의 배치 정보에 의거하여 형성된 영역에 선택적으로 레이저광을 조사하여 결정화하는 단계를 포함하고,
    상기 레이저광은, 펄스발진 레이저광이고,
    상기 레이저광이 상기 비정질 반도체막 상에서 이동하는 방향이, 박막트랜지스터내의 채널형성영역에서 캐리어가 이동하는 방향과 평행하고,
    상기 비정질 반도체막을, 레이저광의 조사에 의해 그 막의 전체 두께에 걸쳐 용융하는 것을 특징으로 하는 반도체장치의 제작방법.
  2. 제 1 항에 있어서,
    상기 고체 레이저 발진장치는, 상기 레이저광의 광원으로서 사용되는 것을 특징으로 하는 반도체장치의 제작방법.
  3. 제 1 항에 있어서,
    상기 레이저광의 광원으로서, YAG레이저 발진장치, YVO4레이저 발진장치, YLF레이저 발진장치, YAlO3레이저 발진장치, 유리 레이저 발진장치, 루비 레이저 발진장치, 알렉산드라이트 레이저 발진장치, 사파이어 레이저 발진장치 및 포오스테라이트 레이저 발진장치의 군으로부터 선택된 적어도 일종 또는 복수종을 사용하는 것을 특징으로 하는 반도체장치의 제작방법.
  4. 제 1 항에 있어서,
    상기 레이저 발진장치는, 반도체 레이저를 사용하여 여기시키는 레이저 발진장치인 것을 특징으로 하는 반도체장치의 제작방법.
  5. 제 1 항에 있어서,
    상기 레이저광은, 제 2 고조파, 제 3 고조파 도는 제 4 고조파인 것을 특징으로 하는 반도체장치의 제작방법.
  6. 제 1 항에 있어서,
    상기 레이저광은, 원통형 렌즈를 통해 상기 비정질 반도체막 상에 집광하는 것을 특징으로 하는 반도체장치의 제작방법.
  7. 제 1 항에 있어서,
    상기 레이저광이 1펄스 발진할 때마다, 상기 비정질 반도체막 표면 상에서 상기 레이저광의 빔 스폿위치를, 0.3μm 이상이고 5μm 이하의 고정거리만큼 상대적으로 이동하는 것을 특징으로 하는 반도체장치의 제작방법.
  8. 제 1 항에 있어서,
    상기 비정질 반도체막 상의 스폿의 상대적인 이동방향은, 상기 스폿의 종방향에 수직한 것을 특징으로 하는 반도체장치의 제작방법.
  9. 박막트랜지스터를 갖는 반도체장치의 제작방법에 있어서,
    절연 표면 상에 비정질 반도체막을 형성하는 단계와,
    상기 비정질 반도체막 상에 마커를 형성하는 단계와,
    상기 마커를 기준으로 사용하여, 상기 박막트랜지스터의 배치 정보에 의거하여, 상기 박막트랜지스터의 채널형성영역에서 캐리어가 이동하는 방향과 평행하도록, 상기 레이저광의 스폿이 이동하는 방향을 결정하는 단계와,
    상기 마커를 기준으로 사용하여, 상기 박막트랜지스터의 활성층을 그 박막트랜지스터의 배치 정보에 의거하여 형성된 영역에 선택적으로 레이저광을 조사하여 결정화하는 단계를 포함하고,
    상기 레이저광이 펄스발진 레이저광이고,
    상기 비정질 반도체막을 레이저광의 조사에 의해 그 막의 전체 두께에 걸쳐 용융하는 것을 특징으로 하는 반도체장치의 제작방법.
  10. 제 9 항에 있어서,
    고체 레이저 발진장치는, 상기 레이저광의 광원으로서 사용하는 것을 특징으로 하는 반도체장치의 제작방법.
  11. 제 9 항에 있어서,
    상기 레이저광의 광원으로서, YAG레이저 발진장치, YVO4레이저 발진장치, YLF레이저 발진장치, YAlO3레이저 발진장치, 유리 레이저 발진장치, 루비 레이저 발진장치, 알렉산드라이트 레이저 발진장치, 사파이어 레이저 발진장치 및 포오스테라이트 레이저 발진장치의 군으로부터 선택된 적어도 일종 또는 복수종을 사용하는것을 특징으로 하는 반도체장치의 제작방법.
  12. 제 9 항에 있어서,
    상기 레이저 발진장치는, 반도체 레이저를 사용하여 여기시키는 레이저 발진장치인 것을 특징으로 하는 반도체장치의 제작방법.
  13. 제 9 항에 있어서,
    상기 레이저광은, 제 2 고조파, 제 3 고조파 도는 제 4 고조파인 것을 특징으로 하는 반도체장치의 제작방법.
  14. 제 9 항에 있어서,
    상기 레이저광은, 원통형 렌즈를 통해 상기 비정질 반도체막 상에 집광하는 것을 특징으로 하는 반도체장치의 제작방법.
  15. 제 9 항에 있어서,
    상기 레이저광이 1펄스 발진할 때마다, 상기 비정질 반도체막 표면 상에서상기 레이저광의 빔 스폿위치를, 0.3μm 이상이고 5μm 이하의 고정거리만큼 상대적으로 이동하는 것을 특징으로 하는 반도체장치의 제작방법.
  16. 제 9 항에 있어서,
    상기 비정질 반도체막 상의 스폿의 상대적인 이동방향은, 상기 스폿의 종방향에 수직한 것을 특징으로 하는 반도체장치의 제작방법.
KR1020020075263A 2001-11-30 2002-11-29 반도체장치의 제작방법 KR100967824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00367612 2001-11-30
JP2001367612 2001-11-30

Publications (2)

Publication Number Publication Date
KR20030044868A true KR20030044868A (ko) 2003-06-09
KR100967824B1 KR100967824B1 (ko) 2010-07-05

Family

ID=19177332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075263A KR100967824B1 (ko) 2001-11-30 2002-11-29 반도체장치의 제작방법

Country Status (4)

Country Link
US (2) US6979605B2 (ko)
KR (1) KR100967824B1 (ko)
CN (2) CN1248287C (ko)
TW (1) TWI267145B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941010B1 (ko) * 2001-11-30 2010-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치를 제어하는 프로그램 및 레이저 장치를제어하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US6979605B2 (en) * 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
US7113527B2 (en) * 2001-12-21 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for laser irradiation and manufacturing method of semiconductor device
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
JP4085204B2 (ja) * 2003-09-05 2008-05-14 株式会社オーク製作所 描画用ベクタデータの処理方法及び描画装置
TWI372463B (en) 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
EP1547719A3 (en) * 2003-12-26 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film
EP1553643A3 (en) * 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
CN1327478C (zh) * 2004-02-03 2007-07-18 统宝光电股份有限公司 一种利用激光结晶工艺制作薄膜晶体管的方法
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US7902002B2 (en) * 2004-07-30 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7393764B2 (en) * 2004-11-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device
KR101248964B1 (ko) * 2005-03-29 2013-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 반도체 소자의 제조 방법
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
TWI285434B (en) * 2006-03-17 2007-08-11 Ind Tech Res Inst Thin film transistor device with high symmetry
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
US7964453B2 (en) * 2009-05-15 2011-06-21 Potomac Photonics, Inc. Method and system for spatially selective crystallization of amorphous silicon
US8026519B1 (en) * 2010-10-22 2011-09-27 Ultratech, Inc. Systems and methods for forming a time-averaged line image
KR20140114542A (ko) 2013-03-18 2014-09-29 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 그 제어방법
JP6193305B2 (ja) 2014-07-29 2017-09-06 ウルトラテック インク 高性能線形成光学システム及び方法
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN109742154B (zh) * 2019-01-08 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及其制作方法和应用

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143755A (en) 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
US4316074A (en) 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
JPS5667277A (en) 1979-11-05 1981-06-06 Canon Inc Laser recording device
US4370175A (en) 1979-12-03 1983-01-25 Bernard B. Katz Method of annealing implanted semiconductors by lasers
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4406709A (en) 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US5736751A (en) 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
FR2527385B1 (fr) 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US4592799A (en) 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
DE3485022D1 (de) 1983-12-26 1991-10-10 Hitachi Ltd Belichtungsvorrichtung und verfahren fuer die ausrichtung einer maske mit einem arbeitsstueck.
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4554823A (en) 1984-06-25 1985-11-26 The United States Of America As Represented By The Secretary Of The Army Method for burning rate characterization of solid propellants
US4692191A (en) 1985-06-04 1987-09-08 Nippon Steel Corporation Method of improving functions of surface of alloy steel by means of irradiation of laser beam, and alloy steel and structure made by the method
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
EP0299455A3 (en) 1987-07-17 1991-03-27 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for laser exposure in an image scanning/recording apparatus
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
KR920007196B1 (ko) 1989-09-18 1992-08-27 가부시끼가이샤 히다찌세이사꾸쇼 이물질 검출방법 및 그 장치
JPH03214625A (ja) 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
DE69128876T2 (de) 1990-11-30 1998-08-06 Sharp Kk Dünnfilm-Halbleitervorrichtung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5306584A (en) 1991-06-28 1994-04-26 Texas Instruments Incorporated Mask or wafer writing technique
GB9202693D0 (en) 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
IL103566A (en) 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
JPH06151828A (ja) 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
JP3165304B2 (ja) 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
DE69430687T2 (de) 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5625473A (en) 1993-05-06 1997-04-29 Sharp Kabushiki Kaisha Liquid crystal display device with polymer walls and method for producing the same
JP2860226B2 (ja) 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
JPH076960A (ja) 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JPH0766420A (ja) 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
IL107549A (en) 1993-11-09 1996-01-31 Nova Measuring Instr Ltd Device for measuring the thickness of thin films
TW272319B (ko) 1993-12-20 1996-03-11 Sharp Kk
KR950021242A (ko) 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
GB9406900D0 (en) 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
KR0136066B1 (ko) 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6059873A (en) 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
JPH07335547A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9517775D0 (en) 1995-08-31 1995-11-01 Int Computers Ltd Computer system using genetic optimization techniques
US5679588A (en) 1995-10-05 1997-10-21 Integrated Device Technology, Inc. Method for fabricating P-wells and N-wells having optimized field and active regions
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3870420B2 (ja) 1995-12-26 2007-01-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法
JP3301054B2 (ja) 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
US6043453A (en) 1996-02-23 2000-03-28 Hitachi Via Mechanics Ltd. Apparatus for laser processing with a mechanical cutter
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH09323180A (ja) 1996-06-04 1997-12-16 Asahi Optical Co Ltd スケーリング補正機能を持つレーザ描画装置
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
US6759628B1 (en) * 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
US5886320A (en) 1996-09-03 1999-03-23 International Business Machines Corporation Laser ablation with transmission matching for promoting energy coupling to a film stack
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10303126A (ja) * 1997-02-28 1998-11-13 Nikon Corp 移動シーケンスの決定方法
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6054673A (en) * 1997-09-17 2000-04-25 General Electric Company Method and apparatus for laser drilling
US6014944A (en) 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100495812B1 (ko) * 1998-01-21 2005-09-30 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
KR100540644B1 (ko) 1998-02-19 2006-02-28 삼성전자주식회사 마이크로 엑츄에이터 제조방법
KR100841147B1 (ko) * 1998-03-11 2008-06-24 가부시키가이샤 니콘 레이저 장치, 자외광 조사 장치 및 방법, 물체의 패턴 검출장치 및 방법
JP3204307B2 (ja) 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6363296B1 (en) 1999-02-24 2002-03-26 Infineon Technologies Ag System and method for automated defect inspection of photomasks
US6393042B1 (en) 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
KR100284808B1 (ko) 1999-03-31 2001-03-15 구본준 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법
KR100333275B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
US6583381B1 (en) * 1999-05-24 2003-06-24 Potomac Photonics, Inc. Apparatus for fabrication of miniature structures
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
US6863733B1 (en) * 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001326190A (ja) * 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
JP2001345245A (ja) * 2000-05-31 2001-12-14 Nikon Corp 露光方法及び露光装置並びにデバイス製造方法
US6521492B2 (en) 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
US6577380B1 (en) * 2000-07-21 2003-06-10 Anvik Corporation High-throughput materials processing system
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US6396616B1 (en) 2000-10-10 2002-05-28 3M Innovative Properties Company Direct laser imaging system
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
EP1354341A1 (en) * 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
US6573919B2 (en) 2001-07-31 2003-06-03 Hewlett-Packard Development Company L.P. Method and apparatus for alignment of image planes
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3643067B2 (ja) * 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
JP3980465B2 (ja) * 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
US20040097103A1 (en) * 2001-11-12 2004-05-20 Yutaka Imai Laser annealing device and thin-film transistor manufacturing method
TWI291729B (en) * 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US6979605B2 (en) * 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
JP3934536B2 (ja) * 2001-11-30 2007-06-20 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US6727125B2 (en) * 2002-04-17 2004-04-27 Sharp Laboratories Of America, Inc. Multi-pattern shadow mask system and method for laser annealing
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941010B1 (ko) * 2001-11-30 2010-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치를 제어하는 프로그램 및 레이저 장치를제어하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Also Published As

Publication number Publication date
US7510920B2 (en) 2009-03-31
TWI267145B (en) 2006-11-21
CN100508140C (zh) 2009-07-01
CN1825553A (zh) 2006-08-30
TW200300985A (en) 2003-06-16
US6979605B2 (en) 2005-12-27
CN1248287C (zh) 2006-03-29
KR100967824B1 (ko) 2010-07-05
CN1421899A (zh) 2003-06-04
US20030235971A1 (en) 2003-12-25
US20060079041A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100967824B1 (ko) 반도체장치의 제작방법
KR100915104B1 (ko) 반도체 장치의 제조 방법
KR101188356B1 (ko) 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
KR100913211B1 (ko) 반도체장치 및 반도체장치 제조장치
JP5159021B2 (ja) 半導体装置の作製方法
US7067403B2 (en) Method for manufacturing a semiconductor device that includes adding noble gas to a semiconductor film and then irradiating the semiconductor film with laser light in the presence of a magnetic field
US20030183875A1 (en) Semiconductor device and semiconductor device production system
JP4401647B2 (ja) 半導体装置の作製方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4519400B2 (ja) 半導体装置の作製方法
JP3878126B2 (ja) 半導体装置の作製方法
JP2004146823A (ja) レーザ照射装置及び前記レーザ照射装置を用いた半導体装置の作製方法
JP3878118B2 (ja) 半導体装置の作製方法
JP4627135B2 (ja) 半導体装置の生産方法
JP2003257865A (ja) 半導体装置及び半導体装置の生産システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee