KR19990029437A - 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및 ic카드의 제조방법 - Google Patents

반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및 ic카드의 제조방법 Download PDF

Info

Publication number
KR19990029437A
KR19990029437A KR1019980036037A KR19980036037A KR19990029437A KR 19990029437 A KR19990029437 A KR 19990029437A KR 1019980036037 A KR1019980036037 A KR 1019980036037A KR 19980036037 A KR19980036037 A KR 19980036037A KR 19990029437 A KR19990029437 A KR 19990029437A
Authority
KR
South Korea
Prior art keywords
adhesive sheet
semiconductor element
sensitive adhesive
pressure
semiconductor
Prior art date
Application number
KR1019980036037A
Other languages
English (en)
Other versions
KR100278137B1 (ko
Inventor
히토시 오다시마
가즈유키 후타기
마코토 마츠오카
도시미츠 나카가와
쇼지 나카쿠키
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990029437A publication Critical patent/KR19990029437A/ko
Application granted granted Critical
Publication of KR100278137B1 publication Critical patent/KR100278137B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/6839Separation by peeling using peeling wedge or knife or bar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/68395Separation by peeling using peeling wheel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941Means for delaminating semiconductive product
    • Y10S156/943Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168Gripping and pulling work apart during delaminating
    • Y10T156/1179Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19Delaminating means
    • Y10T156/1978Delaminating bending means
    • Y10T156/1983Poking delaminating means

Abstract

반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및 IC카드의 제조방법에 관한 것으로서, 고품질이고 또한 박형의 제품을 효율좋고 저렴하게 제조하기 위해서, 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 점착시트에서 박리하는 분리수단, 분리수단에 의해 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖도록 구성하였다.
이렇게 하는 것에 의해서, 0.002∼0.2㎜정도의 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 각 반도체소자에 손상 또는 균열을 일으키지 않고 고속으로 점착시트에서 박리하고, 전자부품을 연결한 상태의 것을 점착시트에 점착한 상태에서 전자부품의 단위로 절단하고, 이 절단된 전자부품군을 각 전자부품에 손상을 가하지 않고 고속으로 점착시트에서 박리해서 흡착콜릿에 의해 분리하고, 고품질의 박형의 IC카드를 효율좋고 또한 저렴하게 제조할 수가 있다는 등의 효과가 얻어진다.

Description

반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및 IC카드의 제조방법
본 발명은 반도체웨이퍼 또는 전자부품을 연결된 상태에서 반도체소자(반도체칩) 또는 전자부품의 단위로 절단하고, 이 절단된 반도체소자 또는 전자부품을 픽업(pickup)해서 IC카드 등을 구성하는 회로기판 등의 피탑재기판에 탑재해서 실장하는 반도체소자 또는 전기부품의 탑재방법 및 그 시스템, 반도체소자 또는 전기부품의 분리장치 및 IC카드의 제조방법에 관한 것이다.
예를들면, 반도체웨이퍼를 점착(粘着)시트에 점착한(붙인) 상태에서 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 반도체소자를 점착시트에서 박리해서 픽업하는 종래 기술로서는 일본국 특허공개공보 평성6-295930호(종래기술1) 및 일본국 특허공개공보 평성6-97214호(종래기술2)가 알려져 있다.
종래기술1에는 박리할 반도체칩을 접착하고 있는 점착시트의 이면을 슬라이드핀(slide pin)로 문지르는 것에 의해 반도체칩과의 점착력을 약하게 하고 상기 슬라이드핀 주위에 마련된 밀어올림핀을 슬라이드핀과 함께 상승시켜 반도체칩을 균등하게 들어올리는 것에 의해 점착력이 약해진 반도체칩을 점착시트에서 박리하는 것이 기재되어 있다.
또, 종래기술예2에는 다수개의 펠릿이 점착된 점착시트를 펠릿을 하측으로 해서 고정적으로 유지하고, 니들유닛의 하단의 구형형상으로 점착시트의 누름면을 형성하고 니들유닛에서 선단의 뾰족한 니들을 밀어내리는 것에 의해 펠릿을 점착시트에서 박리하고 아래쪽에 위치하는 콜릿(collet)에 의해서 진공흡착하는 것이 기재되어 있다.
그런데, 반도체웨이퍼를 점착시트에 점착한 상태에서 반도체소자(반도체칩) 단위로 절단하는 종래 기술로서는 일본국 특허공개공보 평성1-264236호(종래기술3)가 알려져 있다. 이 종래기술3에는 프레임링에 점착된 점착시트와 그 점착시트에 의해 고정된 세미풀컷된 웨이퍼를 점착시트이 이면에서 중앙부가 불룩한 롤러를 당접시켜 이동시키는 것에 의해 웨이퍼상태의 반도체소자를 소자단위로 절단하는 웨이퍼 브레이크기술이 기재되어 있다.
그런데, 예를들면 IC카드 등에 실장하는 반도체칩은 IC카드 등의 제품을 얇게 할 필요성에 의해 박형화가 요구되고 있다. 이와 같이 박형의 반도체칩을 IC카드 등의 제품을 형성하는 회로기판(피탑재기판)에 탑재해서 IC카드 등의 제품을 제조할 때에는 박형의 반도체칩에 손상을 가하거나 균열시키지 않고 실행할 필요가 있다.
그러나, 상기 종래기술 1은 슬라이드핀의 주위에 마련된 밀어올림핀을 슬라이드핀과 함께 상승시켜 반도체칩을 균등하게 들어올리는 것에 의해서 반도체칩을 점착시트에서 박리하는 것이므로 반도체칩의 점착면에 대해서 분리하는 면이 작고, 박형의 반도체칩인 경우에는 분리할 수 없어 균열되어 버리거나 손상을 가하게 될 가능성이 높은 것이다.
또, 상기 종래기술2에 있어서도 선단의 뾰족한 니들을 밀어내리는 것에 의해서 펠릿을 점착시트에서 박리하는 것이므로, 박형의 반도체칩인 경우에는 분리할 수 없어 균열되어 버리거나 손상을 가하게 될 가능성이 높은 것이다.
또, 종래기술3은 웨이퍼상태의 반도체소자를 소자단위로 절단하는 웨이퍼브레이크기술에 관한 것이다.
이와 같이, 상기한 모든 종래기술에 있어서 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 전달하고 이 절단된 열상태의 박형의 반도체소자군을 각 반도체소자에 손상을 입히지 않고 또 균열을 발생하지 않고 고속으로 점착시트에서 박리해서 흡착콜릿에 의해 점착시트에서 분리하고자 하는 점에 대해서는 고려되어 있지 않았다.
본 발명의 목적은 상기 과제를 해결하기 위해서, 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩)의 단위로 절단하고, 이 절단된 박형의 반도체소자군을 각 반도체소자에 손상을 입히지 않고 또 균열을 발생시키지 않고 고속으로 점착시트에서 박리하고, 박리된 반도체소자군을 순차 반송해서 피탑재기판에 탑재해서 실장하고, 고품질의 제품을 제조할 수 있도록 한 반도체소자의 탑재방법 및 그 시스템을 제공하는 것이다.
또, 본 발명의 다른 목적은 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 각 반도체소자에 손상을 입히지 않고 또 균열을 발생시키지 않고 고속으로 접착시트에서 박리해서 흡착콜릿에 의해 분리할 수 있도록 한 반도체소자 분리장치를 제공하는 것에 있다.
또, 본 발명의 다른 목적은 전자부품을 연결한 상태의 것을 점착시트에 점착한 상태에서 전자부품 단위로 절단하고, 이 절단된 전자부품군을 각 전자부품에 손상을 입히지 않고 고속으로 점착시트에서 박리하고, 박리된 전자부품군을 순차 반송해서 피탑재기판에 탑재해서 실장하고 고품질의 제품을 제조할 수 있도록 한 전자부품의 탑재방법 및 그 시스템과 분리장치를 제공하는 것이다.
또, 본 발명의 다른 목적은 고품질의 박형 IC카드를 효율좋고 저렴하게 제조할 수 있도록 한 IC카드의 제조방법을 제공하는 것이다.
도 1은 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩을 박형의 반도체웨이퍼 상태에서 다이싱해서 탑재하는 전체 시스템의 제1 실시예를 도시한 개략구성도,
도 2는 본 발명에 관한 분리기구부에 공급되는 워크의 제조방법에 대한 설명도,
도 3은 본 발명에 관한 분리기구부의 원리에 대해서 설명하기 위한 워크에 대한 정면단면도,
도 4는 도 3의 측면단면도,
도 5는 본 발명에 관한 분리기구부의 원리에 대해서 설명하기 위한 워크에 대한 평면도,
도 6은 본 발명에 관한 칩박리용 롤러 또는 구형상 부재를 밀어올려 이동시켰을 때 반도체칩이 점착시트에서 박리되어 가는 상태를 도시한 도면,
도 7은 본 발명에 관한 칩박리용 롤러 또는 구형상 부재에 있어서의 점착시트면을 따른 위치에 따라서 점착시트에 가해지는 장력의 변화와 분리각θ의 변화를 도시한 도면,
도 8은 본 발명에 관한 분리기구부의 제1 실시예의 개략구성을 도시한 정면도,
도 9는 본 발명에 관한 분리기구부의 제1 실시예에 대해서 칩박리용 롤러 또는 구형상 부재를 밀어올려 이동시켰을 때 열형상의 반도체칩군이 점착시트에서 박리되고 있는 과정을 도시한 도면,
도 10은 도 9에 계속해서 점착시트에서 박리된 열형상의 반도체칩군을 흡착콜릿으로 흡착해 가는 과정을 도시한 도면,
도 11은 도 10에 계속해서 흡착 콜릿으로 흡착한 열형상의 반도체칩군을 반송해서 콘베이어상에 탑재해 가는 과정을 도시한 도면,
도 12는 본 발명에 관한 분리기구부의 제2 실시예의 개략구성을 도시한 정면도,
도 13은 본 발명에 관한 분리기구부에 있어서 워크를 탑재하는 스테이지와 칩박리용 롤러 또는 구형상 부재의 움직임을 도시한 도면,
도 14는 본 발명에 관한 분리기구부의 제3 실시예의 개략구성을 도시한 정면단면도,
도 15는 본 발명에 관한 분리기구부의 제4 실시예의 개략구성을 도시함과 동시에 동작 과정을 도시한 정면도,
도 16은 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩을 박형의 반도체웨이퍼의 상태에서 다이싱해서 탑재하는 전체 시스템의 제1 실시예를 도시한 구체적 구성도,
도 17는 본 발명에 관한 워크에 있어서 반도체웨이퍼에 설정된 좌표계에서 불량의 반도체칩을 도시한 도면,
도 18은 피탑재기판에 탑재할 때 반도체칩측의 기준으로 되는 흡착노즐을 기준으로 해서 반도체칩에 형성된 전극의 위치를 산출하기 위한 설명도,
도 19는 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩을 박형의 반도체웨이퍼의 상태에서 다이싱해서 탑재하는 전체 시스템의 제2 실시예에 있어서의 분리기구부의 원리를 설명하기 위한 도면,
도 20은 제 2실시예에 있어서 점착시트에 작용하는 인장력F에 의해서 박형의 반도체칩군에서 박리될 때 반도체칩의 점착면에 대한 인장력F의 작용방향각도ψ와 반도체칩에 작용하는 힘Fx, Fy의 관계를 도시한 도면,
도 21은 제 2실시예에 있어서 쐐기형상의 박리각도 고정지그를 사용해서 점착시트를 반도체칩군에서 박리하는 상태를 도시한 사시도,
도 22는 전체 시스템의 제 2실시예에 있어서의 쐐기형상의 박리각도 고정지그를 사용한 경우의 분리기구부의 원리를 설명하기 위한 도면,
도 23은 쐐기형상의 박리각도 고정지그 등의 각종 수단을 사용해서 점착시트의 절곡부를 성형해서 반도체칩에서 점착시트를 박리상태를 확대해서 도시한 도면,
도 24는 척면에 불소수지막을 코팅할 경우를 도시한 도면,
도 25는 도 22에 도시한 박리각도 고정지그를 추종하도록 반도체칩 열을 압압수단에 의해 압압하는 경우의 분리기구부의 원리를 설명하기 위한 도면,
도 26은 전체 시스템의 제2 실시예에 있어서의 반도체칩에서 점착시트를 박리하는 부분을 회전가능한 롤러로 가볍게 누른 경우의 분리기구부의 원리를 설명하기 위한 도면,
도 27은 점착시트의 주변을 척 주변에 고정시킨 경우를 도시한 도면,
도 28은 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩을 박형의 반도체웨이퍼의 상태가 다이싱해서 탑재하는 전체 시스템의 제2 실시예에 있어서의 분리기구부를 도시한 구성도,
도 29는 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩을 박형의 반도체웨이퍼의 상태에서 다이싱해서 탑재하는 전체 시스템의 제2 실시예에 있어서의 분리 콘베이어부 및 탑재기구부를 도시한 구성도,
도 30은 본 발명에 관한 IC카드를 도시한 평면도,
도 31은 도 30의 A-B-C-D단면도,
도 32는 도 31의 주요부 확대단면도,
도 33은 본 발명에 관한 IC카드의 제조공정을 도시한 도면,
도 34는 라미네이트(가열 및 가압), 전자부품 동시 접속공정을 설명하기 위한 도면,
도 35는 라미네이트(가열 및 가압), 전자부품 동시 접속공정을 설명하기 위한 도면.
상기 목적을 달성하기 위해서, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하는 분리수단, 이 분리수단에 의해 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및 이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템이다.
또, 본 발명은 반도체웨이퍼 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 점착시트 이면에 대해서 선단에 볼록형상(구형도 포함) 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여하고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 반도체소자군을 점착시트에서 박리하는 분리수단, 이 분리수단에 의해 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및 이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템이다.
또, 본 발명은 상기 반도체소자의 탑재시스템에 있어서의 분리수단에 있어서 점착시트의 이면으로의 부재의 압압력(押壓力) 또는 압압변위를 제어하도록 구성한 것을 특징으로 한다. 또, 본 발명은 상기 반도체소자의 탑재시스템에 있어서의 분리수단에 대해서 각 반도체소자가 균열되지 않고 점착시트에서 박리되도록 점착시트의 이면으로의 부재의 압압력 또는 압압변위를 제어하도록 구성한 것을 특징으로 한다. 또 본 발명은 상기 반도체소자의 탑재시스템에 있어서의 분리수단에 있어서 접착시트의 이면으로의 부재의 압압력 또는 압압변위를 점착시트의 이면상에 있어서의 상기 부재의 위치에 따라서 제어하도록 구성한 것을 특징으로 한다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척(chuck)에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리수단, 이 분리수단에서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및 이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트의 절곡(折曲) 형상을 성형시키면서 점착시트를 상기 반도체소자군에서 박리하는 분리수단, 이 분리수단에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단, 이 반송수단에 의해 반송되어 온 반도체소자에 형성된 전극과 피탑재가판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템이다.
또, 본 발명은 상기 반도체소자의 탑재시스템에 있어서의 분리수단에 있어서 상기 점착시트를 잡아당겨 박리할 때 점착시트가 반도체소자에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 한다. 또 본 발명은 상기 성형기구를 상기 점착시트의 절곡부내에 위치하는 쐐기형상의 지그(jig)로 구성하는 것을 특징으로 한다. 또, 본 발명은 상기 성형기구를 상기 점착시트의 절곡부를 압압하는 부재로 구성하는 것을 특징으로 한다.
또, 본 발명은 상기 분리수단에 있어서 상기 점착시트 주변을 상기 척 주변에 고정시키도록 구성하는 것을 특징으로 한다. 또, 본 발명은 상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향인 것을 특징으로 한다. 또, 본 발명은 상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향에 대해서 경사져 있는 것을 특징으로 한다.
또, 본 발명은 상기 반도체소자의 탑재시스템에 있어서 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 한다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하는 분리공정, 이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및 이 반송공정에 의해서 반송되어 온 반송소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해서 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여하고 상기 부재을 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 반도체소자군을 점착시트에서 박리하는 분리공정, 이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정, 이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리공정, 이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및 이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리공정, 이 분리공정에서 점착시트에 의해서 박리된 반도체소자군을 원하는 단위로 탑재위치로 반송하는 반송공정 및 이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트의 절곡형상을 성형시키면서 점착시트를 상기 반도체소자군에서 박리하는 분리공정, 이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및 이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여하고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 반도체소자군을 점착시트에서 박리하도록 구성한 것을 특징으로 하는 반도체소자 분리장치이다.
또, 본 발명은 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하도록 구성한 것을 특징으로 하는 반도체소자 분리장치이다.
또, 본 발명은 상기 반도체소자 분리장치에 있어서, 상기 점착시트를 잡아당겨 박리할 때 점착시트가 반도체소자에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 한다.
또, 본 발명은 상기 성형기구를 상기 점착시트의 절곡부내에 위치하는 쐐기형상의 지그로 구성하는 것을 특징으로 한다. 또, 본 발명은 상기 형성기구를 상기 점착시트의 절곡부를 압압하는 부재로 구성하는 것을 특징으로 한다. 또, 본 발명은 상기 점착시트 주변을 상기 척 주변에 고정시키도록 구성하는 것을 특징으로 한다. 또, 본 발명은 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향인 것을 특징으로 한다. 또, 본 발명은 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향에 대해서 경사져 있는 것을 특징으로 한다. 또, 본 발명은 상기 반도체소자군을 유지하는 척면을 불소수지막으로 코팅하는 것을 특징으로 한다.
또, 본 발명은 상기 반도체소자의 탑재방향 및 시스템과 분리장치에 있어서 반도체웨이퍼 대신에 칩사이즈 패키지와 같은 전자부품을 기판이나 테이프에 의해연결한 상태의 것인 것을 특징으로 한다.
또, 본 발명은 필름의 한쪽면상에 도체패턴을 형성하는 도체패턴 형성공정, 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하고 이 박리된 반도체소자군을 순차 탑재위치로 반송하고 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴 형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고, 상기 반도체소자를 가(假)고정액에 의해 상기 필름에 고정시키는 탑재공정 및 상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 필름에 고정된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법이다.
또, 본 발명은 상기 IC카드의 제조방법에 있어서의 도체 패턴형성공정을 필름의 한쪽면상에 도체페이스트를 원하는 패턴으로 인쇄하고, 이 인쇄된 도체페이스트를 건조시켜 도체패턴을 형성하는 것을 특징으로 한다.
또, 본 발명은 상기 IC카드의 제조방법에 있어서의 탑재공정을 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면에 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하고, 이 박리된 반도체소자군을 순차 탑재위치로 반송하고, 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고 상기 반도체소자를 가고정액에 의해 상기 필름에 고정시키는 것을 특징으로 한다.
또, 본 발명은 필름의 한쪽면상에 도체패턴을 형성하는 도체패턴형성공정, 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하고 이 박리된 반도체소자군을 순차 탑재위치로 반송하고 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴형성 공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하는 탑재공정 및 상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 탑재된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법이다.
이상 설명한 바와 같이, 상기 구성에 의하면, 0.002∼0.2㎜정도의 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 반도체소자에 손상을 입히지 않고 또 균열을 발생시키지 않고 고속으로 점착시트에서 박리하고 흡착콜릿에 의해 분리해서 피탑재기판(회로기판)에 탑재하여 실행하고 고 품질의 IC카드 등의 박형(薄型)의 제품을 제조할 수가 있다.
또, 상기 구성에 의하면 고품질의 박형의 IC카드를 효율좋고 또한 저렴하게 제조할 수가 있다.
본 발명에 관한 실시예에 대해서 도면을 사용해서 설명한다.
도 1은 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩(반도체소자)를 박형의 반도체웨이퍼(반도체기판)의 상태에서 다이싱(절단)해서 탑재하는 전체의 시스템의 제1 실시예를 도시한 개략구성도이다. 이 시스템은 0.002∼0.2㎜정도의 박형의 반도체웨이퍼(반도체기판)의 상태에서 다이싱(절단)해서 0.002∼0.2㎜정도의 박형의 반도체칩(반도체소자)(10)을 분리하고 열상태에 있는 박형의 반도체칩(반도체소자)군(20)을 한 번에 흡착콜릿(101)에 흡착하는 분리기구부(분리수단)(100), 상기 분리기구부(100)에 의해 박형의 반도체웨이퍼(반도체기판)의 상태에서 분리되고 흡착콜릿(101)에 흡착되어 반입되어 탑재되는 열상태에 있는 박형의 반도체칩(반도체소자)군(20)에서 박형의 반도체칩마다 분리해서 반전하고, 이 반전된 박형의 반도체칩의 흡착노즐(216)에 의해 흡착하는 분리콘베이어부(반송수단)(200) 및 상기 분리콘베이어부(200)에서 흡착노즐(216)에 의해서 흡착해서 반입된 박형의 반도체칩(10)을 위치결정해서 IC카드 등을 구성하는 회로기판(30)상에 탑재하는 탑재기구부(탑재수단)(300)으로 구성된다. 또한, 반도체웨이퍼의 다른 기판 또는 테이프에 의해 다수 열결한 칩사이즈 패키지 등의 반도체장치에 대해서도 적용하는 것이 가능하다.
다음에 분리기구부(100)의 스테이지(61)상에 공급되어 탑재되는 워크(60)의 제조방법에 대해서 도 2을 사용해서 설명한다.
박형의 반도체웨이퍼(40)은 실리콘 등의 기재(基材)상에 통상의 반도체제조방법에 의해서 반도체회로가 칩단위로 제작된다. 이와 같이 해서 반도체회로가 제작된 반도체웨이퍼(40)은 검사공정에 있어서 전기적 특성시험이나 외관검사 등에 의해 양품펠릿과 수복불가능한 불량품펠릿으로 선별되고, 불량품펠릿에 대해서는 마크가 부가되거나 또는 박형의 반도체웨이퍼의 품번(品番)에 대응시켜 불량품 펠릿의 위치좌표가 검사장치의 기록매체 또는 기억장치에 저장된다.
이와 같이 검사된 박형의 반도체웨이퍼(40)의 이면에는 시트점착공정에 의해서 외형보다 큰 점착시트(50)이 점착된다. 점착시트(50)은 예를들면, PVC(폴리 염화비닐), PET(폴리에틸렌테레프탈레이트) 등의 신축성을 갖는 수지가 사용되어 웨이퍼보다 큰 직경의 박막형상으로 형성되어 있는 시트기재(51)를 구비하고, 이 시트기재(51)의 한쪽면에 소정의 점착제가 도포되어 점착제층(52)을 형성하고 있다. 이 점착제는 폴리이미드계의 재료로서 자외선(UV)의 조사에 의해 경화해서 점착력이 저하하는 성질의 것이다. 이 점착제로서는 아크릴계의 재료로서, 열을 가하는 것에 의해 경화해서 점착력이 저하하는 성질의 것도 사용하는 것은 가능하다. 당연히, 이 점착제를 사용하는 경우, UV조사 대신에 열을 가하게 된다.
계속해서, 지그장착공정에 있어서 도 2의 (a)에 도시한 바와 같이 스텐레스강 등의 금속틀(캐리어링)(55)에 박형의 반도체웨이퍼(40)을 점착한 점착시트(50)의 외주부를 느슨하지 않게 잡아늘이고 붙여서 장착된다.
금속틀(캐리어링)(55)에 장착된 점착시트(50)상에 점착된 박형의 반체웨이퍼(40)은 다이싱공정에 있어서 도 2의 (b)에 도시한 바와 같이 박형의 숫돌(61)을 사용해서 박형의 반도체칩마다 절단된다. 박형의 반도체웨이퍼(40)은 점착시트(50)이 다이싱시에 충분히 유지가능한 점착력에 의해 점착되어 있으므로 다이싱이 가능하다. 또, 이 다이싱에 의해서 점착시트(50)은 절단되어 있지 않으므로 절단된 반도체칩군(20)은 점착시트(50)에 점착력에 의해 점착되어 있는 상태이다.
다음에 도 2의 (c)에 도시한 바와 같이, 반도체칩(10)이 점착시트(50)에 점착되어 있는 영역에 자외선(UV)를 조사해서 점착시트(50)에 있어서의 점착제(52)를 경화시켜 점착력을 저하시킨다.
이상과 같이 해서, 제조된 워크(60)은 분리기구부(100)에 공급되고 이동가능한 스테이지(61)상에 탑재되어 고정된다.
다음에 본 발명에 관한 분리기구부(100)의 원리에 대해서 도 3∼도 6을 사용해서 설명한다. 도 3은 반도체칩(10)을 1열마다 1열의 반도체칩군을 점착시트(50)에서 박리해서 그의 동일위치에 위치시키는 방법을 도시한 정면도이고 도 4는 도 3의 측면도이다. 도 4에 있어서 W는 칩박리용 롤러의 경우의 폭을 도시한다. 따라서, 박형의 반도체칩(10)의 폭a=W+2S로 된다. 도 3 및 도 4는 도 5에 도시한 x1의 좌표상에 배열된 1열의 반도체칩군의 점착시트(50)에서 박리해서 그 동일 위치에 위치시키는 방법을 도시한 것이다. 따라서, x1=13+(W/2)로 된다. 도 3은 칩박리용 롤러 또는 구형상 부재(62)가 점착시트(50)의 끝에서 이동해서 12=y1에 위치된 상태를 도시한다.
즉, 칩박리용 롤러 또는 구형상 부재(62)를 점착시트(50)의 이면에서 점착시트(50)에 가해지는 장력이 탄성한계내로 되도록 소정의 압력으로 밀어올린 상태에있어서 화살표(63)으로 나타낸 바와 같이 점착시트의 한쪽 끝에서 다른쪽끝까지 이동시키는 것에 의해서 1열의 박형의 반도체칩군을 점착시트(50)에서 박리해서 그 동일 위치에 위치시키게 된다. a의 사각치수로 이루어지는 박형의 반도체칩의 1열로 이루어지는 박형의 반도체칩군에 대해서 칩박리용 롤러 또는 구형상 부재(62)가 도 4에 도시한 바와 같이 금속틀(55)의 양끝에서 (13), (14)의 위치에 있고, 도 3에 도시한 바와 같이 금속틀(55)의 양끝에서 (11), (12)의 위치에 있을 때 칩박리용 롤러 또는 구형상 부재(62)를 점착시트(50)에 가해지는 장력이 탄성한계내로 되도록 소정의 압력으로 밀어올리면 점착시트(50)에는 수평면(금속틀(55)의 하면)(64)에서 θ1, θ2의 각도가 생기고 칩박리용 롤러 또는 구형상 부재(62)의 이동에 따라서 각 칩(10)에 대해서 한쪽끝에서 다른쪽끝으로 박리력 ftsinθ가 작용하고 이 박리력ftsinθ가 점착력F보다 크게 되는 것에 의해서 도 6의 (a)에 도시한 상태에서 도 6의 (b)에 도시한 상태로, 도 6의 (b)에 도시한 상태에서 도 6의 (c)에 도시한 상태로 반도체칩(10)이 한쪽끝에서 다른쪽끝을 향해 점착시트(50)에서 일단 박리되게 된다. 이와 같이, 칩박리용 롤러 또는 구형상 부재(62)를 소정의 압력으로 밀어올린 상태에서 금속틀(55)내에 있어서 점착시트(50)의 끝에서 끝으로 1열의 박형의 반도체칩군을 따라 직선형상으로 이동시키는 것에 의해서 그의 열에 있는 박형의 반도체칩 전체가 균열되거나 손상되지 않고 점착시트(50)에서 용이하게 박리되어 그의 위치에 배치되게 된다. 또한, ft는 칩박리용 롤러 또는 구형상 부재(62)를 소정의 압력으로 밀어올렸을 때 점착시트(50)에 가해지는 장력을 나타낸다. 또, 박리각θ는 대략 θ1+θ2의 관계를 갖는다. 또, R은 칩박리용 롤러 또는 구형상부재(62)의 곡률반경을 나타낸다. 이 곡률반경R로서는 반도체칩에 손상을 가하거나 균열을 일으키지 않는 범위이면 좋고, 예를들면 2∼5㎜정도이면 좋다. 또, (62)를 칩박리용 롤러로 구성한 경우에는 회전가능하게 지지해도 좋다.
그런데, 도 7의 (a)는 점착시트(50)의 이면을 칩박리용 롤러 또는 구형상 부재(62)에 의해 금속틀(55)의 점착시트 점착면(64)에서 예를들면 3㎜밀어올린 경우에 있어서의 점착시트(50)에 가하는 장력ft의 변화를 도시한 것이다. 횡축에는 금속틀(55)에 점착된 점착시트(50)의 위치를 나타낸다. A는 점착시트(50)의 중심위치를 나타낸다. 이 도 7의 (a)에 도시한 바와 같이, 밀어올림량이 본 실시예에서는 예를들면 3㎜인 경우, 칩박리용 롤러 또는 구형상 부재(62)가 주변에 위치하는 쪽이 중심에 위치하는 경우에 비해 점착시트(50)의 길이가 0.15㎜정도 신장되고, 점착시트(50)에 가해지는 장력ft는 칩박리용 롤러 또는 구형상 부재(62)가 중심에서 주변으로 이동함에 따라서 지수함수적으로 증가하게 된다. 반대로, 점착시트(50)에 가해지는 장력ft는 주변에서 중심으로 이동함에 따라 저하하게 된다.
도 7의 (b)는 점착시트(50)의 이면을 칩박리용 롤러 또는 구형상 부재(62)에 의해 금속틀(55)의 점착시트 점착면(64)에서 예를들면 3㎜ 밀어올린 경우에 있어서의 박리각θ=θ1+θ2의 변화를 나타낸 것이다. 횡축에는 금속틀(55)에 점착된 점착시트(50)의 위치를 나타낸다. A는 점착시트(50)의 중심위치를 나타낸다. 이 도 7의 (b)에 도시한 바와 같이 밀어올림량이 3㎜인 경우, 박리각θ은 칩박리용 롤러 또는 구형상 부재(62)가 중심에서 주변으로 이동함에 따라 지수함수적으로 증가하게 된다. 반대로, 박리각θ는 주변에서 중심으로 이동함에 따라서 저하하게 된다.
이상의 사항에 의해서, 박형의 반도체칩(10)에 대해 끝(端)에서 점착시트(50)에 작용하는 박리력ftsinθ도 칩박리용 롤러 또는 구형상 부재(62)가 주변에서 중심으로 이동함에 따라 저하하게 된다. 당연히, 칩박리용 롤러 또는 구형상 부재(62)에 작용하는 밀어내림력도 주변에서 중심으로 이동함에 따라 저하하게 된다.
한편, 칩박리용 롤러 또는 구형상 부재(62)에 의한 밀어올림력P와 점착시트(50)에 작용하는 장력ft사이에는 다음에 나타내는 (수학식1)의 근사관계를 갖게 된다. 이것은 칩박리용 롤러 또는 구형상 부재(62)와 점착시트(50)사이의 마찰저항을 무시한 경우이다. 칩박리용 롤러 또는 구형상 부재(62)가 회전운동이 자유롭지 않고 고정된 경우에는 칩박리용 롤러 또는 구형상 부재(62)와 점착시트(50)사이의 마찰저항을 무시할 수 없고 이 마찰저항분만큼 점착시트(50)에 작용하는 장력ft는 증가하게 되고 당연히 박리력ftsinθ도 증가하게 된다.
P=ft·(sinθ1+sinθ2)
따라서, 박리력ftsinθ는 다음에 나타내는 수학식2의 근사관계로 된다.
ftsinθ=P·sinθ/(sinθ1+sinθ2)
이와 같은 관계에 따라, 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)의 이면을 밀어올리는 힘P를 점착시트(50)에 작용하는 장력ft가 탄성한계내에 있어서 칩박리용 롤러 또는 구형상 부재(62)를 주변에서 중심으로 이동시킴에 따라 증대시키는 것에 의해서 점착시트(50)에 작용하는 박리력ftsinθ를 증대시켜 점착력F보다 크게 하고 박형의 반도체칩(10)을 중심부에 있어서도 점착시트(50)에서 용이하게 박리해서 그의 위치에 배치하는 것이 가능하게 된다.
그런데, 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)의 이면을 밀어올리는 힘P를 증대하면 점착시트(50)에 작용하는 장력ft도 증대하게 되지만, 점착시트(50)에 작용하는 장력ft가 탄성한계를 초가하면 신장해 버리므로 점착시트(50)에 작용하는 장력ft가 탄성한계내로 되지 않으면 안된다. 한편, 점착시트(50)은 배향성을 갖고 유동방향(배향방향)쪽의 탄성한계가 수직인 방향보다 큰 것에 의해, 도 5에 도시한 y축방향으로 유동방향(배향방향)을 향하게 하여 반도체웨이퍼(40)을 점착시트(50)에 점착하는 것이 필요하게 된다. 이와 같이 하는 것에 의해, 점착시트(50)에 있어서의 y축 방향의 탄성한계를 증대시키는 것이 가능하게 되고, 전체 영역에 걸쳐서 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)의 이면을 밀어올리는 힘P를 증대시키는 것이 가능하게 되고 박리력ftsinθ를 증대시켜 1열의 박형의 반도체칩군을 점착시트(50)에서 용이하게 박리하는 것이 가능하게 된다.
그런데, 0.002∼0.2㎜정도의 박형의 반도체칩이 균열되어 버리는 조건은 다음에 나타내는 수학식3의 관계에 따른 점착시트(50)에서 박리되지 않고 곡률반경ρ이하의 구부러짐이 반도체칩에 가해진 경우이다.
1/ρ=M/(EI)
단, M은 박형의 반도체칩에 허용할 수 있는 구부림모멘트이다. E는 반도체칩의 종(縱)탄성계수이다. I는 박형의 반도체칩의 단면 2차모멘트이다.
그러나, 점착시트(50)의 이면을 밀어올리는 칩박리용 롤러 또는 구형상 부재(62)의 곡률반경R이 상기 수학식3의 관계에서 구해지는 곡률반경ρ 이하의 예를들면 2∼5㎜정도이었다고 해도, 점착시트(50)에 발생하는 장력ft에 의해서 반도체칩의 한쪽끝에서 점착력F보다 큰 박리력ftsinθ이 작용하는 것에 의해 박형의 반도체칩이 균열되는 일 없이 점착시트에서 박리되게 된다.
다음에, 본 발명에 관한 분리기구부(100)의 제1 실시예를 도 8, 도 9 및 도 10을 사용해서 설명한다. 워크(60)은 매거진(도시하지 않음)에 수납된 카세트에서 인출되어 스테이지(61)로 투입된다. 이와 같이 워크(60)을 대기에 노출시키지 않고 카세트 등에 넣어서 매거진에 수납하는 것은 워크(60)을 그대로 방치해 두면 도 2의 (c)에 도시한 바와 같이, 반도체칩(10)이 점착시트(50)에 점착되어 있는 영역에 자외선(UV)를 조사하여 점착시트(50)에 있어서의 점착제(52)를 경화시키고 점착력F가 조금이나마 증가하게 되기 때문이다. 그래서, 이와 같이 점착력이 증가하지 않도록 대기나 저외선 등에 노출되지 않도록 카세트 등에 배치하는 것이 요망된다. 이와 같이 워크(60)을 대기나 자외선에 의해 점착시트의 접착제가 화학적으로 변화하지 않도록 카세트 등에 넣어 매거진에 수납하는 것에 의해서, 점착력F를 거의 일정하게 유지하는 것에 의해 점착시트(50)의 이면에서 칩분리용 롤러 또는 구형상 부재(62)를 밀어올려 y축 방향으로 이동시키는 것 만으로 1열 상태에 있는 박형의 반도체칩군을 균열시키거나 손상시키지 않고 용이하게 박리해서 그의 위치에 배치하는 것이 가능하게 된다. 또 매거진이나 분리기구부(100)의 환경(예를들면 온도등)으로 변화가 발생하지 않도록 하면, UV조사후 점착시트의 접착제의 특성에 변화가 없어 점착력F를 거의 일정하게 유지할 수 있게 된다.
(61)은 매거진(도시하지 않음)에 수납된 카세트에서 인출되어 투입된 워크(60)을 고정수단(65)에 의해 끼워유지해서 탑재하는 스테이지로서, x축방향으로 이동가능하게 지주(77)에 지지되고, 도 5에 도시한 x축방향으로 제어장치(80)에 의해서 제어되는 모터 등의 구동원을 갖는 송출(供給)기구(78)에 의해 박형의 반도체칩열의 피치로 스텝바이스텝(step-by-step)으로 이동제어되도록 구성되어 있다. 또한, 워크(60)을 스테이지(61)에 탑재할 때 점착시트(50)의 배향방향을 y축 방향으로 향하게 해서 실행한다. (76)은 기대(base plate)이다. (74)는 기대(76)상에 설치된 안내스테이지이다. (72)는 칩박리용 롤러 또는 구형상 부재(62)를 y축방향으로 왕복 이동시키는 스테이지로서, 제어장치(80)에 의해서 제어되는 모터 등의 구동원(75)의 출력에 접속된 송출기구(73)에 의해 안내스테이지(74)상을 y축방향으로 왕복이동 제어되도록 구성되어 있다. (67)는 칩박리용 롤러 또는 구형상 부재(62)를 선단에 부착한 봉(막대기)형상 부재로서 스프링부재(66)에 의해 밀어올려지도록 지지부재(68)에 의해서 상하로 이동가능하게 지지되어 있다. (69)는 지지부재(68)를 부착한 상하이동부재로서, 제어장치(80)에 의해서 제어되는 모터 등의 구동원(71)의 출력으로 접속된 송출기구(70)에 의해 스테이지(72)상을 상하로 이동제어되도록 구성되어 있다. (81)은 제어프로그램이나 제어데이타 등을 기억하는 기억장치로서, 컴퓨터 등에 의해 구성된 제어장치(80)에 접속되어 있다. (82)는 제어데이타 등을 출력해서 표시하는 표시수단으로서, 제어장치(80)으로 접속되어 있다.
이 제1 실시예의 경우에는 도 13의 (a)에 도시한 바와 같이 제어장치(80)으로 부터의 제어명령에 따라서 스테이지(61)을 이동시키고, x축방향의 끝의 1열의 박형의 반도체칩군을 칩박리용 롤러 또는 구형상 부재(62)가 왕복이동하는 선과 대향하도록 위치시킨다. 워크(60)에 관한 좌표정보는 제어장치(80)에 입력수단(83)을 사용해서 입력되어 있다. 또, 스테이지(61)의 변위량(위치정보)에 대해서 송출기구(78)에서 제어장치(80)으로 귀환(피드백)되어 있다. 따라서, 상기와 같이 제어장치(80)으로 부터의 제어명령에 의해 스테이지(61)을 위치시키는 것이 가능하다. 그리고, 도 8 및 도 9의 (a)에 도시한 바와 같이 제어장치(80)에서의 제어명령에 따라서 구동원(75)을 구동하여 스테이지(72)를 우단(右端)으로 이동시키고 칩박리용 롤러 또는 구형상 부재(62)를 x축방향의 끝의 1열의 박형의 반도체칩군의 우단에 위치시킨다. 그후, 제어장치(80)에서의 제어명령에 의해 구동원(71)을 구동해서 지지부재(68)을 상승시키고, 스프링부재(60)에 의한 압력에 의해 칩분리용 롤러 또는 구형상 부재(62)를 점착시트(50)의 이면을 밀어올리고, 도 3에 도시한 바와 같이 점착시트(50)에 대해서 장력ft를 부여한다. 다음에 제어장치(80)에서의 제어명령에 따라서 구동원(75)를 구동해서 스테이지(72)를 우단에서 이동시켜 도 9의(b)에 도시한 상태로 하고, 또 좌단(左端)으로 이동시켜 도 9의 (c) 및 도 13의 (b)에 도시한 상태로 하고, 계속해서 좌단에서 이동시켜 도 9의 (d)에 도시한 상태로 하고 또 우단으로 이동시켜 한 번 왕복시키고 또 도 10의 (a)에 도시한 바와 같이 지지부재(68)을 강하시키는 것에 의해서 x축 방향의 끝의 1열의 박형의 반도체칩군은 점착시트(50)에서 분리되어 그의 위치에 배치되게 된다. 또한 이 경우 한 번 왕복시킬 필요는 없다. 그러나 확실하게 박리하기 위해서는 한 번 왕복시키는 쪽이 바람직하다. 이 상태에서 도 10의 (b)에 도시한 바와 같이, 제어장치(80)으로 부터의 제어명령에서 실린더 등의 구동원(102)을 구동제어해서 흡착콜릿(101)을 강하시키고 흡착콜릿(101)에 의해 상기 1열의 박형의 반도체칩군(20)을 흡착하고, 상승하는 것에 의해서 도 10의 (c)에 도시한 바와 같이 1열의 박형의 반도체칩군(20)이 점착시트(50)에서 분리되게 된다. 흡착콜릿(101)은 흡착한 1열의 박형의 반도체칩군(20)을 제어장치(80)으로 부터의 제어명령에 의해 구동원(108)을 구동하고, 송출기구(109)에 의해 도 11의 (a)에 도시한 바와 같이 분리 콘베이어부(200)으로 반송하고, 도 11의 (b)에 도시한 바와 같이 콘베이어(201)상에 배치하고, 그 후 분리기구부(100)으로 되돌려보내게 된다.
다음에 제어장치(80)으로 부터의 제어명령에 따라서 스테이지(61)을 1열의 박형의 반도체칩군의 피치분만큼 이동시키고, 상기 스테이지(72) 및 지지부재(68)의 움직임을 제어해서 칩박리용 롤러 또는 구형상 부재(62)에 의해 도 13의 (c)에 도시한 바와 같이 다음 1열의 박형의 반도체칩군(20)을 점착시트(50)에서 박리하고, 흡착콜릿(101)의 흡착에 의해 점착시트(50)에서 분리하게 된다.
이상의 것을 반도체웨이퍼(40)에서 절단된 모든 열의 박형의 반도체칩군에 걸쳐 반복하는 것에 의해서 모든 열의 박형의 반도체칩군에 대해 순차 점착시트(50)에서 박리하고, 흡착콜릿(101)의 흡착에 의해 점착시트(50)에서 분리하고, 분리콘베이어부(200)으로 반송해서 콘베이어(201)상에 배치할 수 있게 된다.
이 제 1 실시예에 있어서도 모든 열의 박형의 반도체칩군에 대해서 주변부와 중심부에 있어서의 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트에 대한 밀어올림력P를 점착시트(50)의 장력(張力)의 편차를 포함해서 미리 이론 또는 실험 등에 의해 설정하고, 이 설정된 밀어올림력P를 입력수단(83) 등을 사용해서 입력하여 기억장치(81) 등에 기억해 둔다. 또, 점착시트에 관한 조건을 입력수단(83) 등을 사용해서 입력하는 것에 의해서 상기 모든 열의 박형의 반도체칩군에 대해 주변부와 중심부에 있어서의 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트에 대한 밀어올림력P를 제어장치(80)내의 CPU에 의해서 계산하여 기억장치(81) 등에 기억해 두는 것이 가능하다.
따라서, 제어장치(80)은 기억장치(81) 등에 기억된 주변부와 중심부에 있어서의 설정 밀어올림력P에 따라서 구동원(71)을 구동제어하여 지지부재(68)의 상하이동을 제어하는 것에 의해서 스프링부재(66)의 휨량(예를들면, 압축량)의 변화에 의해 모든 열의 박형의 반도체칩군에 대해서 주변부와 중심부에 있어서 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트에 대한 밀어올림력P를 적정화하는 것이 가능하게 되고, 모든 열의 박형의 반도체칩군에 대해서 점착시트(50)을 파손시키는 일 없이 확실하게 박리할 수 있게 된다.
다음에 반송기구로 이루어지는 흡착콜릿부(120)에 대해서 도 9, 도 10 및 도 11를 사용해서 설명한다. (109)는 기대로서, 분리기구부(100)와 분리콘베이어부(200)사이를 지지부재(103)을 이동가능하게 안내해서 지지하는 것이다. (108)은 모터등으로 구성된 구동원으로서, 송출기구에 의해서 분리기구부(100)과 분리콘베이어부(200)사이에 대해 지지부재(103)을 이동시키는 것이다. 지지부재(103)상에는 이동블럭(105)를 상하로 이동가능하게 지지하고, 실린더 등의 구동원(102)를 부착하고 이 구동원(102)의 출력을 이동블럭(105)에 접속해서 이동블럭(105)를 상하로 이동시키도록 구성하고 있다. 이동블럭(105)는 스프링부재(106)을 거쳐 흡착콜릿(101)을 상하로 이동가능하게 지지한다. 또한, 흡착콜릿(101)는 점착시트(50)에서 박리되어 배치된 1열의 반도체칩군에 맞게 흡인용 구멍을 뚫어 마련하고, 이 구멍이 반도체칩에 의해 막히지 않더라도 다른 구멍에 있어서 흡인력이 확보되도록 기체의 흐름에 의해 흡인하도록 구성하고 있다. 이와 같이 구성하는 것에 의해서 1열의 반도체칩군의 칩수가 변동했다고 하더라 흡인력이 저하하지 않고 흡착콜릿(101)에 의해 1열의 반도체칩군을 한 번에 흡착할 수 있게 된다.
도 10의 (b)에 도시한 바와 같이 제어장치(80)으로 부터의 제어명령에 의해 실린더 등의 구동원(102)를 구동제어해서 이동블럭(105)을 강하시킴과 동시에 흡착콜릿(101)을 강하시키고, 스프링부재(106)을 압축시키고 흡착콜릿(101)의 선단을 점착시트(50)에서 박리되어 배치된 1열의 박형의 반도체칩군(20)과 접촉 또는 약간의 간격을 갖게 하여 흡착콜릿(101)에 의해 1열의 박형의 반도체칩군(20)을 흡착하고, 이동블럭(105)의 상승에 따라서 흡착콜릿(101)을 상승시키는 것에 의해 도 10의 (c)에 도시한 바와 같이 1열의 박형의 반도체칩군(20)이 점착시트(50)에서 분리되게 된다. 제어장치(80)으로 부터의 제어명령에 의해 구성원(108)을 구동해서 송출기구(109)에 의해 1열의 박형의 반도체칩군(20)을 흡착한 흡착콜릿(101)을 도 11의 (a)에 도시한 바와 같이 분리콘베이어부(200)으로 지지부재(103)과 함께 이동시키고, 그후 제어장치(80)으로 부터의 제어명령에 의해 실린더 등의 구동원(102)를 구동제어해서 이동블럭(105)를 강하시킴과 동시에 흡착콜릿(101)를 강하시키고, 스프링부재(106)을 압축시키고 흡착콜릿(101)의 선단에 흡착된 1열의 박형의 반도체칩군(20)을 콘베이어와 접촉시키며, 흡착콜릿(101)에 의한 흡착을 해제하는 것에 의해서 도 11의 (b)에 도시한 바와 같이 콘베이어(201)상에 배치할 수 있게 된다. 다음에 본 발명에 관한 분리기구부(100)에 있어서의 흡착콜릿(101)을 제외한 제2 실시예를 도 12를 사용해서 설명한다. 제 1실시예와 다른 점은 모든 열의 박형의 반도체칩군에 대해서 주변부와 중심부에 있어서 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트에 대한 밀어올림력P를 더욱 정확하게 제어하는 점이다.
(84)는 지지부재(68)에 부착된 압력센서로서, 칩박리용 롤러 또는 구형상 부재(62)의 변위를 광학적 또는 자기적으로 검출하는 것에 의해 칩박리용 롤러 또는 구형상 부재(62)가 스프링부재(66)을 거쳐 점착시트(50)을 밀어올리는 압력P를 검출하는 것이다. 또한, 이 압력센서(84)를 왜곡게이지등으로 구성해서 스프링부재(66)과 지지부재(68)사이에 마련하고, 칩박리용 롤러 또는 구형상 부재(62)가 스프링부재(66)을 거쳐 점착시트(50)을 밀어올리는 압력P를 검출하도록 해도 좋고, 또 스프링부재(66)을 칩박리용 롤러 또는 구형상 부재(62)에서 제거하고 칩박리용 롤러 또는 구형상 부재(62)의 하단에 직접압력센서(84)를 부착해서 상기 압력P를 검출하도록 해도 좋다.
(85)는 스테이지(72)상에 부착된 변위검출 센서로서, 칩박리용 롤러 또는 구형상 부재(62)의 변위를 광학적 또는 자기적으로 검출하는 것에 의해 점착시트(50)의 휨h를 검출하는 것이다. 변위검출센서(85)에 의해서 점착시트(50)의 휨검출할 수 있는 것은 워크(60)를 탑재하고 있는 스테이지(61)과 스테이지(72)사이에는 거리의 변동이 없기 때문이다. 그리고, 미리 금속틀(55)에 점착된 점착시트(50)의 하면에 칩박리용 롤러 또는 구형상 부재(62)의 선단을 접촉시켰을 때 변위검출센서(85)에 의해 검출해서 그의 위치를 점착시트(50)에 휨이 없는 기준위치로 할 수 있다. 또한 이 변위검출센서(85)를 에어마이크로에 의해 구성하고, 이것을 스테이지(72)의 선단에 마련하며 칩박리용 롤러 또는 구형상 부재(62)의 선단이 작용하는 점착시트(50)의 이면근방에 있어서의 휨을 직접 측정해도 좋다.
이와 같이, 제어장치(80)은 압력센서(84)에서 검출되는 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)을 밀어올리는 압력P와 변위검출센서(85)에서 검출되는 점착시트(50)의 휨h에 의해서 구동원(71)을 구동제어하고 칩박리용 롤러 또는 구형상 부재(62)를 상승시켜 점착시트(50)의 이면을 밀어올릴 때 점착시트(50)에 가해지는 장력ft가 탄성한계를 초과하지 않고 또 점착시트(50)의 전체 영역에 있어서 박리력ftsinθ가 점착력F을 초과하도록 제어하는 것이 가능하게 되고, 그 결과 점착시트(50)의 이면에서 칩박리용 롤러 또는 구형상 부재(62)를 밀어올려서 y축방향으로 이동시키는 것만으로 1열 상태에 있는 박형의 반도체칩군을 균열시키거나 손상시키지 않고 용이하게 박리해서 그의 위치에 배치할 수 있게 된다. 또, 이 실시예의 경우에는 구동원(71)을 구동제어해서 칩분리용 롤러 또는 구형상 부재(62)를 상승시켜 점착시트(50)의 이면을 밀어올릴 때, 점착시트(50)에 가해지는 장력ft가 탄성한계를 초과해서 다소 신장했다하더라도 이 점착시트의 신장에 맞게 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)의 이면으로의 밀어올림력P를 제어할 수 있고, 그 결과 점착시트(50)에 대해서 원하는 장력을 부여해서 1열상태에 있는 박형의 반도체칩군을 균열시키거나 손상시키지 않고 점착시트(50)에서 용이하게 박리할 수 있게 된다.
또한, 제어장치(80)은 스테이지(72)가 y축방향으로 변위해서 칩박리용 롤러 또는 구형상 부재(62)가 y축방향에 위치하는 정보(11, 12)에 대해 구동원(75)에 구비된 엔코더(encoder)등의 변위검출기에서 얻을 수가 있다. 또, 제어장치(80)은 스테이지(61)이 x축 방향으로 변위해서 칩박리용 롤러 또는 구형상 부재(62)가 x축방향에 위치하는 정보(13+W/2, 14+W/2)에 대해서 구동원(78)에 구비된 엔코더 등의 변위검출기에서 검출 할 수가 있다.
이상의 것에 의해, 제어장치(80)은 구동원(75)에 구비된 엔코더 등의 변위검출기에서 얻어지는 칩박리용 롤러 또는 구형상 부재(62)에 대한 y축방향의 위치정보(11, 12)와 변위검출센서(85)에서 검출되는 점착시트(50)의 휨h에 의해 도 3에 도시한 금속틀(55)의 하면(64)에 대한 점착시트(50)의 각도θ1, θ2를 산출할 수 있고, 또 칩박리용 롤러 또는 구형상 부재(62)에 의한 점착시트(50)을 밀어올리는 압력P가 압력센서(84)에서 검출되므로 상기 수학식1에 따라서 점착시트(50)에 작용하는 장력ft를 산출할 수가 있다.
이것에 의해서 제어장치(80)은 점착시트(50)에 가해지는 장력ft가 탄성한계를 초과하지 않고 또 점착시트(50)의 전체영역에 있어서 박리력ftsinθ가 점착력F를 충분히 초과하도록 구동원(71)를 제어하는 것에 의해서, 점착시트(50)의 이면에서 칩박리용 롤러 또는 구형상 부재(62)를 밀어올려 y축방향으로 이동시키는 것만으로 1열상태에 있는 박형의 반도체칩군을 균열시키거나 손상시키지 않고 용이하게 박리해서 그의 위치에 배치하는 것이 가능하게 된다.
이상 설명한 제2 실시예에 있어서의 스프링부재(66)은 칩박리용 롤러 또는 구형상 부재(62)를 밀어올려 점착시트(50)에 장력을 부여하는 경우의 충격을 완화시키는 역할도 할 수가 있다. 또, 스테이지(61) 및 스테이지(72)의 제어는 제1 실시예와 마찬가지로 도 13에 도시한 바와 같이 실행된다.
즉, 도 8에 도시한 바와 같이 제어장치(80)으로 부터의 제어명령에 따라서 구동원(75)를 구동해서 스테이지(72)를 우단으로 이동시키고 칩박리용 롤러 또는 구형상 부재(62)를 x축방향의 끝의 1열의 박형의 반도체칩군의 우단에 위치시킨다. 그후, 제어장치(80)으로 부터의 제어명령에 의해 구동원(71)를 구동해서 지지부재(68)을 상승시키고, 스프링부재(66)에 의한 압력으로 칩박리용 롤러 또는 구형상 부재(62)를 점착시트(50)의 이면을 밀어올리고 도 3에 도시한 바와 같이 점착시트(50)에 대해 장력ft를 부여한다. 다음에 제어장치(80)으로 부터의 제어명령에 따라서 구동원(75)를 구동시키고 스테이지(72)를 우단에서 좌단으로 이동시켜 도 13의 (b)에 도시한 상태로 하고, 계속해서 좌단에서 우단으로 이동시켜 한 번 왕복시키는 것에 의해 x축방향의 끝의 1열의 박형의 반도체칩군은 점착시트(50)에서 박리되어 그의 위치에 배치되게 된다. 이 상태에서 도 10의 (b)에 도시한 바와 같이 흡착콜릿(101)이 강하해서 상기 1열의 박형의 반도체칩군(20)을 흡착하고, 도 10의 (c)에 도시한 바와 같이 상승하는 것에 의해 1열의 박형의 반도체칩군(20)이 점착시트(50)에서 분리되게 된다. 흡착콜릿(101)은 도 11의 (a) 및 (b)에 도시한 바와 같이 흡착한 1열의 박형의 반도체칩군(20)을 분리콘베이어부(200)으로 반송해서 콘베이어(201)상에 배치하고 그후 분리기구부(100)으로 되돌려 보내게 된다.
다음에 제어장치(80)으로 부터의 제어명령에 따라서 스테이지(61)을 1열의 박형의 반도체칩군의 피치분만큼 이동시켜 상기 스테이지(72) 및 지지부재(68)의 움직임 제어하고 칩박리용 롤러 또는 구형상 부재(62)에 의해 도 13의 (c)에 도시한 바와 같이 다음 1열의 박형의 반도체칩군(20)을 점착시트(50)에서 박리하고, 흡착콜릿(101)의 흡착에 의해 점착시트(50)에서 분리하게 된다.
이상의 것을 반도체웨이퍼(40)에서 절단된 모든 열의 박형의 반도체칩군에 거쳐서 반복하는 것에 의해서 모든 열의 박형의 반도체칩군에 대해 순차 점착시트(50)에서 박리하고, 흡착콜릿(101)의 흡착에 의해 점착시트(50)에서 분리하고, 분리콘베이어부(200)으로 반송해서 콘베이어(201)상에 배치하는 것이 가능하게 된다.
다음에 본 발명에 관한 분리기구부(100)에 있어서의 흡착콜릿(101)을 제외한 제3 실시예를 도 14를 사용해서 설명한다. 이 제 3 실시예는 금속틀(55)에 점착시트(50)을 점착하고(붙이고), 그후 반도체웨이퍼(40)에서 반도체칩(10)으로 절단하고, 그후 UV조사에 의해 점착시트(50)에 대한 반도체칩(10)의 점착력을 저하시킨 워크(60)을 스테이지(61)상에 투입될 때까지의 동안에 있어서 발생하는 금속틀(55)에 점착된 장력의 편차를 없애도록 하는 것이다. (91)은 금속틀(55)에 점착된 점착시트(50)의 금속틀(55)의 내주(內周)를 따라 스테이지(61)상에 형성된 링형상의 홈이다. (92)는 스프링부재(93)에 의한 압력에 의해서 압압하는 링형상의 압압부재이다. (95)는 스토퍼(stoper)를 갖는 축으로서, 이 링형상의 압압부재(92)의 상단에 수직으로 마련되어 있다. (94)는 링형상의 압압부재(92)를 상하로 이동가능하게 지지하는 지지부재로서, 상기 축(95)를 상하로 미끄럼이등(슬라이드) 가능하게 지지하고 있다. (96)은 부착부재(97)에 의해 스테이지(61)에 부착된 실린더로서, 출력을 지지부재(94)에 접속해서 워크(60)를 스테이지(61)에 설치할 수 있도록 링형상의 압압부재(92)를 위쪽으로 회피시키기 위한 것이다.
상기 구성에 의해서, 스테이지(61)상에 탑재된 워크(60)에 있어서의 금속틀(55)에 점착된 점착시트(50)의 외주(外周)부분의 이면은 링형상의 홈(91)의 양끝에 의해서 지지된다. 그리고, 점착시트(50)의 외주부분의 표면측에서 스프링부재(93)에 의해 인가되는 압력에 의해 링형상의 압압부재(92)를 밀어넣어 점착시트(50)을 상기 홈(91)내로 삐져나오도록(돌출되도록) 하는 것에 의해서 점착시트(50)에 대해서 일정의 장력을 부여할 수가 있다. 스프링부재(93)으로서는 변위에 대해서 압력변동의 적은 것을 사용하는 것이 요구된다. 또, 링형상의 홈(91)의 내측에 형성된 점착시트(50)의 이면을 지지하는 부분은 마찰저항이 적어지도록 원형상단면형상으로 하는 것이 요구된다. 만약 링형상의 홈(91)의 내측에 형성된 점착시트(50)의 이면을 지지하는 부분을 원형단면형상으로 한것만으로는 마찰저항이 적어지지 않는 경우에는 그의 표면을 마찰저항이 적은 재료로 피복하는 것이 요망된다.
이상 설명한 바와 같이, 제3 실시예에 의하면 워크(60)의 상태에 있어서 금속틀(55)에 점착된 점착시트(50)의 장력에 편차가 있더라도 이 워크(60)을 스테이지(61)상에 탑재하는 것만으로 제어장치(80)으로 부터의 구동명령에 따라 실린더(96)에 의해서 지지부재(94)와 함께 링형상의 압압부재(92)를 강하시키고 스프링부재(93)에 의해 인가되는 압력에 의해 링형성의 압압부재(92)를 밀어넣어 점착시트(50)을 상기 홈(91)내로 삐져나오도록 하는 것에 의해서, 점착시트(50)에 대해서 일정한 장력을 부여할 수가 있다.
이것에 의해, 제1 실시예에 기재한 바와 같이, 제어장치(80)으로 부터의 구동명령에 따라 구동원(71)을 구동해서 지지부재(68)을 원하는 변위량만큼 상승시키고 스프링부재(66)에 의한 압력에 의해서 칩박리용 롤러 또는 구형상 부재(62)의 점착시트(50)의 이면을 원하는 변위량h만큼 밀어올리는 것에 의해 밀어올림력P를 검출하지 않고 도 3에 도시한 바와 같이 점착시트(50)에 대해서 장력ft을 부여할 수 있게 된다.
마지막으로, 모든 반도체칩이 제거된 점착시트만의 워크를 스테이지(61)에서 떼어내는 경우에는 제어장치(80)으로 부터의 구동명령에 따라 실린더(96)에 의해서 지지부재(94)와 함께 링형상의 압압부재(92)를 상승시켜 회피시킬 필요가 있다.
다음에 본 발명에 관한 분리기구부(100)의 제4 실시예를 도 15를 사용해서 설명한다. 제 4 실시예에 있어서 제 1, 제2 및 제3 실시예와 다른 점은 제1 및 제2 실시예에 있어서 점착시트(50)에서 박리되어 그의 위치에 배치된 1열의 반도체칩군(20)을 상기 1열의 반도체칩군(20)에 맞게 침(針)(112)를 세워마련한 블록(110)을 상승시키는 것에 의해서 도 15의 (b)에 도시한 상태에서 도 15의 (c)에 도시한 상태로 침(112)의 선단을 점착시트(50)을 통해 1열의 반도체칩군(20)을 약간 들어올려 점착시트(50)에서 격리시키고(분리하고), 그 위에 대치하고 있는 흡착콜릿(101)과 접촉시키며 이 흡착콜릿(101)에 의해 흡착하는 것에 있다. 즉, 1열의 반도체칩군(20)에 맞게 침(112)를 세워마련한 블록(110)을 스테이지(74)상에 상하로 이동가능하게 지지한다. 그리고, 상기 블록(110)을 스테이지(74)상에 설치된 구동원(111)의 출력에 접속하고, 제어장치(80)으로 부터의 제어명령에 따라서 상기 구동원(111)을 구동제어하는 것에 의해서 상기 블록(110)을 상하로 이동시킬 수 있도록 구성한다. 이것에 의해, 도 15의 (a)에 도시한 바와 같이 제1 및 제 2실시예와 마찬가지로 칩박리용 롤러 또는 구형상 부재(62)를 상승시켜 워크(60)에 있어서의 점착시트(50)을 밀어올린 상태에서 칩박리용 롤러 또는 구형상 부재(62)를 y축방향으로 왕복이동시키는 것에 의해, 1열의 반도체칩군(20)을 점착시트(50)에서 박리해서 그의 위치에 배치할 수 있게 된다. 그후, 제어장치(80)으로 부터의 제어명령에 따라 구동원(111)을 구동제어하는 것에 의해서 블록(110)을 상승시키고, 블록(110)에 세워마련된 침(112)에 의해 박리된 1열의 반도체칩군(20)을 점착시트(50)에서 약간 들어올려 점착시트(50)에서 분리하고 제어장치(80)으로 부터의 제어명령에 의해 실린더 등의 구동원(102)를 구동제어하고 이동블록(105)을 강하시킴과 동시에 흡착콜릿(101)를 강하시키고, 스프링부재(106)을 압축시켜서 흡착콜릿(101)의 선단을 점착시트(50)에서 약간 떨어진 1열의 박형의 반도체칩군(20)과 접촉시키고 흡착콜릿(101)에 의해 1열의 박형의 반도체칩군(20)을 흡착하고, 이동블록(105)의 상승에 따라 흡착콜릿(101)을 상승시키는 것에 의해서 도 15의 (d)에 도시한 상태로 된다. 그후, 동작은 도 11의 (a) 및 (b)에 도시한 바와 같이 제 1실시예와 마찬가지이다.
이 제4 실시예에 의하면, 점착시트(50)에서 박리되어 배치된 1열의 박형의 반도체칩군(20)이 또 침(112)에 의해 약간 들어올려지므로, 만일 점착시트(50)에서 박리되어 있지 않은 반도체칩이 존재한다고 하더라도 확실하게 점착시트(50)에서 박리해서 흡착콜릿(101)에 의해 흡착하여 들어올릴 수 있게 된다. 흡착콜릿(101)에 의해 흡착해서 들어올리는 것에서도 만일 접착시트(50)에서 박리되어 있지 않은 반도체칩에 대해서 분리하는 쪽이 작용하므로, 상기 제1 및 제 2실시예에서도 충분히 실용화할 수가 있다.
다음에 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩(반도체소자)를 박형의 반도체웨이퍼(반도체기판)의 상태에서 다이싱(절단)해서 탑재하는 전체 시스템의 제1 실시예의 구체적인 구성에 대해서 도 16을 사용해서 설명한다. 분리기구부(100)에 대해서는 이미 설명했으므로 생략한다. 분리콘베이어부(200)은 기대(218)상에 마련되고, 분리기구부(100)의 흡착콜릿(101)에 의해 반입되어 탑재되는 열상태에 있는 박형의 반도체칩(반도체소자)군(20)을 반송하는 콘베이어(201), 이 콘베이어(201)에서 반송되어 오는 반도체칩에 마크된 불량칩을 검출하고, 이 콘베이어(201)에 의해서 반송되어 흡착콜릿(101)에 의해 박형의 반도체칩(반도체소자)군(20)을 탑재하는 공간(스페이스)를 확보할 수 있는 것을 검출하는 센서(202), 콘베이어(201)에 의해서 반송되어 반도체칩이 분리위치에 온 것을 검출하는 센서(203), 센서(202)에 의해 검출된 불량의 반도체칩이 분리위치에 온 것을 센서(203)에 의해 검출한 경우에는 그 칩을 배출하도록 슈트(206) 및 수납용기(207)로 구성된 배출수단, 센서(203)에 의해 검출된 양품의 반도체칩을 흡인해서 반전시키는 신축되는 노즐을 마련하고 구동원(220)에 의해 인덱스(index)되는 노즐을 갖는 회전부재(208), 이 회전부재(208)에 마련한 신축되는 노출에 흡착된 반도체칩(10)의 외형을 측정하는 촬상수단(209) 및 상기 회전부재(208)에 마련한 캠기구 등의 구동수단에 의해서 신축되는 노즐에 흡착해서 회전부재(208)의 인덱스에 의해 반전된 반도체칩(10)을 흡착노즐(216)에 의해 흡착해서 탑재기구부(300)까지 반송하기 위한 반송기구(230)으로 구성된다. 상기 반송기구(230)은 가이드(guide)(212)를 따라서 이동하는 이동부(210), 이 이동부(210)을 송출기구(213)을 거쳐 이동시키기 위한 구동원(211) 및 흡착노즐(216)을 부착하고, 실린더 등의 구동원(214)에 의해 상기 이동부(210)상에 상하로 승강가능하게 지지된 흡착노즐을 갖는 블록(215)에 의해서 구성된다. 또, 상기 센서(202), (230), 촬상수단(209), 콘베이어(201)를 구동하는 구동원(217), 회전부재(208)의 인덱스구동원(220) 및 반송기구(230)의 구동원(211), (214)는 제어장치(80)에 접속되어 있다. 그리고, 제어장치(80)은 센서(202), (203) 및 촬상수단(209)등에서 얻어지는 정보에 따라 각종 구동원(217), (220), (211), (214)를 구동제어한다.
따라서, 센서(202)에 의해 박형의 반도체칩(반도체소자)군(20)을 탑재할 수 있는 공간을 확보할 수 있다고 검출되면, 흡착콜릿(101)에 의해서 분리기구부(100)에서 박형의 반도체칩(반도체소자)군(20)이 반입되어 콘베이어(201)에 탑재되게 된다. 또, 센서(202)에 의해 마크된 불량의 반도체칩이 검출되게 된다. 그리고, 콘베이어(201)에 의해 반송되어 분리위치에 온 각 반도체칩을 센서(203)이 검출하면, 인덱스되는 회전부재(208)에 마련된 노즐이 신장하는 것에 의해 하강하여 분리위치에 온 반도체칩을 흡착한다. 그리고, 회전부재(208)이 인덱스되어 노즐로 흡착된 반도체칩의 외형을 촬상수단(209)에 의해 측정하고, 제어장치(80)에 입력시킨다. 실제로 촬상수단(209)에서는 반도체칩에 있어서 전극(1)이 형성되어 있지 않은 측을 촬상하게 되므로 외형만의 정보가 얻어지고, 이 정보에 따라서 반도체칩(10)은 흡착노츨(216)에 흡착되게 된다. 즉, 도 18의 (c) 및 (d)에 도시한 바와 같이 실선으로 표시되는 흡착노즐(216)에 흡착되는 반도체칩(10)에 있어서의 도 18의 (d)에 쇄선으로 표시되는 흡착노즐(216)에 대한 위치정보(δx, δy)는 촬상수단(209)에 의해 측정되는 외형만의 정보에서 얻어지고 제어장치(80)에 입력되는 것으로 된다.
또, 회전부재(208)의 노즐에 흡착되고, 회전부재(208)의 인덱스에 의해서 반전된 칩은 반송기구(230)의 흡착노즐(216)에 흡착되어 탑재기구부(300)까지 반송되게 된다.
탑재기구부(300)에 있어서는 흡착노즐(216)에 흡착되어 반송기구(230)에 의해서 반송되어 온 반도체칩을 상기 흡착노즐(216)을 강하시키는 것만으로, 기대(307)상에 마련된 X-Y스테이지(302), (303)상에 탑재되고, 이 X-Y스테이지(302), (303)에 의해서 위치결정된 IC카드 등을 형성하는 것으로 되는 회로기판(30)상에 탑재하는 것이 가능하게 된다. 특히, 반도체칩을 회로기판(30)상에 탑재할 때 반도체칩에 형성된 전극(11)과 회로기판(30)상에 형성된 전극을 위치결정해서 탑재할 필요가 있다. 그런데, 촬상수단(306)은 흡착노즐(216)에 흡착된 반도체칩이 반송기구(230)에 의해서 반송되는 경로에 배치되고, 반도체칩에 있어서의 전극(11)이 형성된 측을 촬상해서 외형을 기준으로 각 전극(패드)(11)의 위치(d1x, d1y)(d2x, d2y)를 측정하고, 제어장치(80)에 입력되게 된다. 어디까지나, 반도체칩(10)은 흡착노즐(216)을 기준으로 해서 반송기구(230)에 의해 탑재기구부(300)까지 결정된 거리만큼 반송되게 된다.
한편, 탑재기구부(300)에 있어서는 흡착노즐(216)을 기준으로 한 반도체칩에 형성된 각 전극(11)의 위치정보가 필요하게 된다. 이 각 전극(11)의 위치정보는 제어장치(80)에 있어서 촬상수단(306)이 촬상한 외형을 기준으로 한 각 전극(패드)(11)의 위치정보(d1x, d1y)(d2x, d2y)와 촬상수단(209)가 촬상한 흡착노즐을 기준으로 한 외형위치정보(δx, δy)에 따라서 산출할 수 있게 된다. 그리고, 미리 반도체칩에 형성된 전극(11)과 접속되는 회로기판상에 형성된 전극의 위치정보는 제어장치(80)에 입력되어 예를들면 기억장치(81)에 기억되어 있다. 따라서 제어장치(80)은 반도체칩을 회로기판(30)상에 탑재할 때 회로기판상에 형성된 전극의 위치정보와 상기 산출된 흡착노즐(216)을 기준으로 한 반도체칩에 형성된 각 전극(11)의 위치정보에 따라서 X-Y스테이지(302), (303)을 구동하는 구동원(304), (305)을 구동제어하여 X-Y스테이지(302), (303)을 위치결정하는 것에 의해서, 회로기판상에 형성된 전극과 반도체칩에 형성된 전극을 접합재를 사용하거나 해서 접속할 수 있게 된다.
또한, 분리콘베이어부(200)에 있어서 불량 반도체칩을 센서(202)에 의해 검출하는 경우에 대해서 설명했지만, 상술한 바와 같이 반도체웨이퍼(40)의 상태에서 도 17의 (a) 및 (b)에 도시한 바와 같이 불량의 반도체칩에 대한 반도체웨이퍼 좌표(도 17의 (c)에 도시한다.)에서의 위치정보가 검사에 의해 검출되고 있으므로, 그 위치정보를 제어장치(80)에 입력해 두면 분리위치에 있어서 불량 반도체칩을 배출수단(207), (207)에 의해 제거할 수 있게 된다.
이상 설명한 실시예에서는 분리기구부(100)을 종형으로 한 경우에 대해서 설명했지만, 다수의 분리기구부(100)을 나열해서 설치할 수 있도록 횡형으로 하고 반송기구로 이루어지는 흡착콜릿부(120)에 있어서의 흡착콜릿(101)을 반송하는 동작으로 해서 종방향에서 횡방향으로 변환할 수 있는 기구를 추가할 필요가 있다. 이와 같이 분리 기구부(100)을 횡형으로 한 경우, 도 1에서 (130)으로 나타낸 흡착콜릿(101)의 분리콘베이어부(200)으로의 반송동작은 종방향과 횡방향이 필요하게 된다. 그러나, 분리기구부(100)을 횡형으로 하는 것에 의해서 여러개의 분리기구부(100)을 나열해서 설치하는 것이 가능하게 되고, 1열상태의 반도체칩군(20)을 더욱 많이 분리콘베이어부(200)으로 공급할 수 있게 된다. 다음에 본 발명에 관한 IC카드 등을 구성하는 회로기판에 박형의 반도체칩(반도체소자)를 박형의 반도체웨이퍼(반도체기판)의 상태에서 다이싱(절단)해서 탑재하는 전체 시스템의 제 2실시예에 대해서 도 19∼도 29를 사용해서 설명한다. 제1 실시예와 크게 다른 점은 분리기구부(100′)이다. 먼저 분리기구부(분리수단)(100′)의 동작을 도 19를 사용해서 설명한다. 도 19의 (a)와 도시한 바와 같이 워크(60)에 대해서 절단된 반도체칩의 전극(11)이 형성되어 있는 면 전체를 유지하는 척(150)에 의해 강력하게 유지한다. 척(150)으로서는 각 반도체칩(10)에 대응해서 표면에 진공흡착용 홈(152)를 형성하고, 이 각 홈(152)를 진공원(153)에 접속한 척면부재(151)을 구비해서 구성된다. 척(150)으로서는 반드시 진공척으로 구성할 필요는 없고 각 반도체칩의 강력으로 유지할 수 있는 것이면 좋고, 자석척이나 냉동척(척면의 수분을 급속냉동하는 급속냉동 작용에 의해서 반도체칩군을 고정시키고, 해동작용에 의해서 착탈하는 것)으로 구성해도 좋다. 이와 같이 척(150)에 의해 강력으로 유지된 워크(60)에 대해서 금속틀(55)의 내주단 근방의 점착시트를 커터(cutter)(155)를 회전시키는 것에 의해서 절단하고, 금속틀(55)를 점착시트(50)에서 분리한다.
다음에 도 19의 (b)에 도시한 바와 같이 척(150)과 한쌍의 클램프롤러로 이루어지는 클램프수단(160)을 상대적으로 이동 접근시켜 금속틀(55)가 분리된 점착시트(50)의 한쪽끝을 한쌍의 클램프롤러로 이루어지는 클램프수단(160)에 의해 클램프(clamp)한다.
계속해서, 또 척(150)과 클램프수단(160)을 상대적으로 이동시키면서 클램프수단(160) 전체를 축(161)을 중심으로 해서 화살표(162)로 나타낸 바와 같이 (180)도 회전운동시키는 것에 의해서, 도 19의 (c)에 도시한 바와 같이 점착시트(50)의 한쪽끝은 위쪽으로 들어올려지는 상태로 된다.
계속해서 또 척(150)과 클램프수단(160)을 상대적으로 이동시키는 것에 의해서 도 19의 (d)에 도시한 바와 같이 박형의 반도체칩군에 UV조사에 의해서 현저하게 저하한 점착력으로 점착된 점착시트(50)은 횡방향으로 잡아당겨져 척(150)에 유지된 박형의 반도체칩군에서 균열되는 일 없이 박리되게 된다. 이 실시예에 있어서도 점착시트에 작용하는 인장력에 의해서 박형의 반도체칩군에서 박리되게 되므로, 각 반도체칩에 대해서 한쪽끝에서 다른쪽끝으로 점착시트를 박리하는 척(150)에 유지된 박형의 반도체칩 전체를 균열을 일으키지 않고 또 손상시키는 일 없이 점착시트(50)을 박리할 수 있게 된다. 또, 박형의 반도체칩(10)에 대한 점착시트(50)으로 부터의 박리방향을 반도체칩의 각에서 박리하도록 설정해서 실행하면 더욱 약한 힘으로 박리할 수 있다.
즉, 이 제2 실시예에 있어서 점착시트(50)에 작용하는 인장력F에 의해서 박형의 반도체칩(10)의 군에서 박리할 때 반도체칩의 점착면에 대한 인장력F의 작용방향 각도ψ와 반도체칩(10)에 작용하는 힘Fx, Fy의 관계를 도 20에 도시한다. 박리력Fx는 Fx=Fcosψ에 근사하는 관계상 ψ를 작게 한 쪽이 큰 박리력이 얻어져 박형의 반도체칩(10)군에서 용이하게 점착시트(50)을 박리할 수 있게 된다. 한편, 반도체칩(10)의 척(150)으로의 유지력에 대항하는 힘Fy는 ψ를 작게 한 쪽이 작아져 척(150)의 유지력을 매우 크게할 필요가 없어지고 박형의 반도체칩(10)을 균열시킬 가능성을 현저하게 저감할 수가 있다.
그래서, 인장력F의 작용방향각도ψ를 가능한 한 작게 해서 그 각도를 확보하기 위해 도 21의 (a) 및 도 21의 (b)에 도시한 바와 같은 쐐기형상의 박리각도 고정지그(165)를 사용한다. 이 쐐기형상의 박리각도 고정지그(165)는 박리할 각도ψ를 확보함과 동시에 절단된 박형의 반도체칩군에 대해서 박리할 위치도 직선형상으로 일치시켜 박리력을 집중시키는 역할을 하게 된다. 또한 쐐기형상의 박리각도 고정지그(165)의 선단(165a)는 도 23의 (a)에 도시한 바와 같이 박리력이 1점에 집중하지 않도록 점착시트에 대해 소정의 곡면(반경이 0.5∼20㎜정도)이 형성되도록 해서 반도체칩(10)의 균열(깨짐)을 방지한다. 이 곡면의 반경이 작게 되면 박리하는 힘이 집중해서 박리하기 쉽게 된다. 당연히, 점착시트의 두께가 얇아지면 곡면의 반경이 작아져 박리하는 힘이 집중하게 된다.
다음에 이 쐐기형상의 박리각도 고정지그(165)를 사용한 분리기구부(분리수단)(100′)에 대해서 도 22을 사용해서 설명한다. 도 22의 (a), (b)는 기본적으로는 도 19의 (a), (b)와 마찬가지이다. 다음에 도 22의 (b)에 도시한 바와 같이 박리각도 고정지그(165)를 점착시트(50)의 상면에 근접시켜서 우단에 위치시킨다. 다음에 척(150)과 클램프수단(160)을 상대적으로 이동시키면서 클램프수단(160) 전체를 축(161)을 중심으로 해서 화살표(162)로 나타낸 바와 같이 180도 회전운동하는 것에 의해서 도 22의 (c)에 도시한 바와 같이 점착시트(50)의 한쪽끝을 위쪽으로 들어올려서 박리각도 고정지그(165)의 선단(165a)에서 구부러지는 상태로 된다. 다음에, 박리각도 고정지그(165)의 이동속도의 거의 배(倍)의 속도로 클램프수단(160) 전체를 이동시키면서 클램프수단(160)에 의해 점착테이프(50)에 대해 인장력F를 부가하고, 박리각도 고정지그(165)의 선단(165a)에 형성된 곡면에서 점착테이프의 박리력을 집중시키는 것에 의해서 각 반도체칩(10)의 끝에서 순차 점착시트(50)을 원활하게 박리해 가게 된다. 이와 같이, 클램프수단(160)의 한쪽의 롤러에 토크모터(torque motor)의 출력을 접속해서 원하는 회전운동 토크를 부여하는 것에 의해 점착시트(50)에 대해서 인장력F를 부가하도록 구성하므로, 클램프수단(160)전체의 이동속도를 박리각도 고정지그(165)의 이동속도의 거의 배로 하면 좋다.
이상 설명한 바와 같이 박리각도 고정지그(165)를 사용하는 것에 의해서 박리할 각도ψ를 확보함과 동시에 절단된 박형의 반도체칩군에 대해서 박리할 위치도 직선형상으로 일치시켜 박리력을 집중시킬 수 있고, 각 박형의 반도체칩을 균열을 일으키지 않고 점착시트(50)을 원활하게 박리할 수 있게 된다.
또한, 각도고정지그(165)을 사용한 실시예에 대해서 기술해 왔지만, 지그(165)을 사용하지 않고 도 23의 (b)에 도시한 바와 같이 점착시트의 구부러짐 탄성력을 이용해서 상기 클램프수단(160)과 점착시트의 높이를 변경하는 것만으로 절곡부의 구부러짐형상을 성형하면서 박리하는 방법이여도 좋은 것은 명백하다.
또, 절단된 반도체칩군에 대해서 점착시트(50)을 박리하는 방향으로서는 도 21의 (a)에 도시한 바와 같이 반도체칩의 배열방향과 도 21의 (b)에 도시한 바와 같이 반도체칩의 배열방향에 대해 평면적으로 경사지는 방향이 있다. 도 21의 (b)에 도시한 경우은 각 반도체칩에 대해서 점착시트가 각부(角部)부터 박리되기 시작하게 되므로, 아마 도 21의 (a)에 도시한 경우에 비해 박리되기 쉽다고 추찰된다.
또, 척(150)에 있어서 도 21의 (a) 및 도 21의 (b)에 도시한 바와 같이 흡착면에 다공질 흡착플레이트(153)을 마련하면, 반도체칩군 이외의 흡착구멍을 막을 필요도 없고 또 흡착구멍의 배열을 반도체칩의 배열에 맞출 필요가 없어 진다. 그러나, 다공질흡착 플레이트(153)을 사용하면 흡착력이 저하하게 된다.
또, 척(150)에 있어서 도 24에 도시한 바와 같이 핀홀형상의 흡착구멍을 다수 뚫어 마련한 흡착면에 불소수지막(154)를 실시하는 것에 의해서 흡착력을 확보하고, 또 반도체칩의 전극등이 형성된 회로면을 어느 정도의 유지력을 확보해서 흡착하는 관계상 회로면을 손상시키지 않도록 하는 것이 가능하게 된다. 그러나, 불소수지막(154)의 표면에 전하가 대전하게 되므로, 때때로 이온방출수단(166)에 의해 이온블로(ion blow)를 하는 것에 의해서 중화시켜 반도체칩에 영향을 미치지 않도록 할 수가 있다.
또, 도 25에 도시한 바와 같이 박리각도 고정지그(165)의 선단부(165a)의 직후를 따르도록 점착시트(50)이 박리되고 있는 반도체칩의 열을 압압수단(167)에 의해 압압하는 것에 의해서 척(150)의 흡착력이 약하더라도 점착시트(50)이 박리된 반도체칩군을 척(150)에 유지할 수 있게 된다. 또한, 이 경우 압압수단(167)로서 압압기구 선단에 굴러 다니는 긴치수의 롤러를 부착해서 구성하고, 박리각도 고정지그(165)의 선단부(165a)의 직후를 따르도록 이동시키면 좋다.
또, 도 26의 (d)에 확대해서 도시한 바와 같이 반도체칩에서 점착시트(50)의 박리하는 부분을 회전가능한(회전이 자유로운) 롤러(168)에 의해 가볍게 누리는 것에 의해 박리각도 고정지그(165)의 선단부(165a)와 마찬가지인 소정의 곡면으로 절곡부를 형성하고, 인장력F의 작용방향각도ψ를 작게 해서 반도체칩으로 부터의 점착시트의 박리력을 증대시키는 것이 가능하게 된다. 또, 도 23의 (c)에 도시한 바와 같이 롤러(168)은 단지 이 경우 각도ψ를 작게 하기 위한 것뿐이므로, 회전가능한 롤러(168)의 압압과 점착시트의 절곡부의 위치관계 및 롤러(168)의 압압량을 변경하는 제어를 하는 것에 의해 점착테이프의 박리부의 절곡 형상을 변경할 수가 있는 것은 명백하다. 단, 이 경우 각도ψ를 작게 하기 위해서 뿐이므로, 회전가능한 롤러(168)에 의해 가볍게 누르는 것이 필요하게 된다. 또, 회전가능한 롤러(168)의 이동속도에 대해서 클램프수단 전체(160)의 이동속도를 2배로 할 필요가 있다.
또, 도 27의 (b)에 도시한 바와 같이 척(150)에 유지되어 있은 반도체칩에 대해서 점착시트(50)을 다 박리해 가는 것에 근접함에 따라 점착시트(50)에 점착되어 있는 반도체칩 수가 대폭으로 적어 지기 때문에 박리하는 힘Fx의 반작용으로서 척(150)에 유지되어 있는 반도체칩을 횡방향으로 이동시키고자 하는 큰 힘이 작용해서 이동해 버려 점착시트를 다소 반도체칩에서 박리할 수 없는 경우도 있다. 만일, 박리되더라도 반도체칩은 흡착면에서 횡방향으로의 어긋남을 일으켜 반도체칩의 픽업을 할 수 없거나 박리된 칩과 접촉하여 균열 등을 일으킨다. 그래서, 도 27의 (a) 또는 (c) 또는 (d)에 도시한 바와 같이 점착시트(50) 주변을 척(150) 주변(틀)(159)에 고정시켜 두는 것이 필요하게 된다.
그 때문에, 척(150)의 주변(틀)(159)에 진공흡착구멍(156)을 뚫어 마련해서 침형상 부재(157)를 세워마련한다. 그래서 도 22의 (b), 도 25의 (b), 도 26의 (b)에 도시한 상태에서 압압부재(169)에 의해 척(150) 주변(틀)(159)에 대해서 점착시트의 주변부를 압압하는 것에 의해 침형상 부재(157)로 침입해서(파고들어가) 점착시트가 고정된다. 또, 도 27의 (c), (d)에 도시한 바와 같이 척(150)의 틀의 외측에도 진공흡착구멍(158)을 마련해서 점착시트 주위를 압압부재를 외측로 어긋나게 해서 강하시키거나 또 다른쪽에서 압압해서 진공흡착구멍(158)에 흡착시키는 것에 의해서 점착시트(50) 주변을 척(150) 주변(틀)(159)에 강고하게 고정할 수가 있다. 만일, 진공흡착에 의해 고정가능한 경우에는 침형상 부재는 불필요하게 된다.
또, 분리기구부(분리수단)(100′)는 구체적으로는 도 28에 도시한 바와 같이 구성되어 있다. 워크(60)은 점착시트(50)측을 위로 향하게 해서 지지부재(170)상에 공급되어 금속틀(55)가 위치결정 고정된다.
척(150)은 구동원(173)에 의해 승강하는 지지부재(171)상에 부착되어 있다. 이 지지부재(171)은 지그(175)상을 구동원(174)로 부터의 송출(공급)에 의해서 횡방향으로 이동가능하게 지지된 스테이지(172)로 승강가능하게 지지되어 있다. 따라서, 척(150)을 상승시켜 척력(chuck force)을 부여하는 것에 의해 척(150)은 지지부재(171)에 고정된 워크(60)의 반도체칩의 전극(11)이 형성되어 있는 면의 전체를 강력에 유지하게 된다. 그리고, 구동원(182)를 구동하는 것에 의해서 커터(155)를 부착한 회전부재(178)를 지지하는 지지부재(179)를 강하시키고, 구동원(180)을 구동해서 회전부재(178)을 회전시키는 것에 의해 금속틀(55)가 점착시트(50)에서 분리되게 된다. 또한, (181)은 지지부재(179)를 승강가능하게 지지하는 부재이다.
다음에 커터(155)를 상승시킴과 동시에 구동원(173)을 구동해서 척(150)을 강하시키고, 구동원(174)를 구동해서 척(150)을 대기하고 있는 한쌍의 클램프로 이루어지는 클램프수단(160)이 위치하는 곳까지 횡방향으로 이동한다. 이 클램프수단(160)은 횡방향으로 이동시키는 구동원을 갖는 이동기구와 180도 회전시키는 구동원을 갖는 회전기구를 구비하고 있다.
다음에, 상술한 바와 같이 점착시트(50)의 한쪽끝을 클램프수단(160)에 의해클램프한 후, 척(150)과 클램프수단(160)의 상대적인 동작에 의해서 척(150)에 의해 유지된 박형의 반도체칩군에서 점착시트(50)을 박리하고 박리된 점착시트를 흡착수단(176)에 의해 흡착해서 배제하게 된다.
다음에, 척(150)에 의한 박형의 반도체칩군으로의 척력을 약하게 해서 1열의 반도체칩군마다에 전극면과 반대 면을 흡착콜릿(101)에 의해 흡착하고, 전극면을 하측으로 해서 콘베이어(201)상에 탑재한다. 이와 같이 본 실시예의 경우, 도 29에 도시한 바와 같이 분리콘베이어부(반송수단(200′)에 있어서 박형의 반도체칩군(20)은 전극면을 하측으로 해서 콘베이어(201)에 탑재되므로, 도 1 및 도 16에 도시한 반전기구(208)이 불필요하게 된다. 또한, (250)은 콘베이어(201)에 의해 반송되어 온 양품의 반도체칩을 콘베이어(251)로 옮겨실어 콘베이어(251)상에 정열시키기 위한 천이기구이다. 그리고, 탑재기구부(탑재수단)(300)에 대해서는 제1 실시예와 마찬가지이다.
이상 설명한 제2 실시예에서도 제1 실시예와 마찬가지로 박형의 반도체웨이퍼의 상태에서 박형의 반도체칩마다 절단하고, 각 박형의 반도체칩을 균열시키거나 손상시키는 일 없이 또 운전시간(tact time)을 짧게 해서 고속으로 IC카드 등을 형성하기 위한 회로기판에 탑재해서 실장하는 것이 가능하게 된다.
또한, 제 2실시예에서도 분리기구부(100′)를 종형으로 한 경우에 대해서 설명했지만, 제1 실시예와 마찬가지로 다수의 분리기구부(100′)를 나열해서 설치할 수 있도록 횡형으로 하고, 반송기구로 이루어지는 흡착콜릿부(120)에 있어서의 흡착콜릿(101)을 반송하는 동작으로 해서 종방향에서 횡방향으로 변환할 수 있는 기구를 추가할 필요가 있다. 이와 같이 분리기구부(100′)를 횡형으로 한 경우, 도 1에서 (130)으로 나타낸 흡착콜릿(101)의 분리콘베이어부(200′)로의 반송동작은 종방향과 횡방향이 필요하게 된다. 그러나, 분리기구부(100′)을 횡형으로 하는 것에 의해서 다수의 분리기구부(100′)를 나열해서 설치할 수 있게 되고, 점착시트(50)에서 박리된 반도체칩군(20)을 더욱 많이 분리 콘베이어부(200′)로 공급할 수 있게 된다.
또, 이상 설명한 제 1 및 제 2 실시예는 모두 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 점착시트에서 박리하고, 박리된 반도체소자군을 소정의 단위로 순차 반송하고, 각 반도체소자를 순차 피탑재기판(회로기판)에 탑재해서 실장할 경우에 대해서 설명했지만, 박형의 반도체웨이퍼가 아니라 기판 또는 테이프에 의해서 다수 연결한 칩사이즈 패키지와 같은 반도체장치(전자부품)을 점착시트에 점착한 상태에서 연결된 기판 또는 테이프를 절단하는 것에 의해서 반도체장치(전자부품)단위로 절단하고, 이 절단된 반도체장치군을 점착시트에서 박리하고, 박리된 반도체장치군을 소정의 단위로 순차 반송하고, 각 반도체장치를 순차 피탑재기판(회로기판)에 탑재해서 실장하는 경우에 적용하는 것도 가능하다. 즉, 점착시트에 점착하는 상태로서는 각 종 형태가 고려된다.
이와 같이, 전자부품을 점착시트에 점착된 상태에서 연결된 기판 또는 테이프를 절단하는 것에 의해서 전자부품 단위로 절단하고, 이 절단된 전자부품군의 탑재면을 척에 의해 유지한 상태에서 전자부품군을 일괄해서 점착시트에서 박리하도록 했으므로, 전자부품을 반전시키지 않고 또 고속으로 탑재위치로 공급할 수가 있다.
다음에, 이상 설명한 반도체칩을 회로기판에 실장해서 박막전자 회로부품인 IC카드의 구성 및 IC카드의 제조방법의 1실시예에 대해서 설명한다.
마지막에, 도 30∼도 32를 사용해서 IC카드의 구성에 대해서 설명한다. 도 30은 IC카드의 평면도, 도 31은 도 30의 A-B-C-D단면도, 도 32는 도 31의 주요부 확대단면도이다.
도 30에 도시한 바와 같이, IC카드(400)은 필름(410), 필름(410)상에 형성된 도체패턴(420) 및 도체패턴(420)에 접속단자(432)를 거쳐서 접속된 IC칩 등의 전자부품(430)(10)으로 구성되어 있다. 도체패턴(420)의 일부는 루프형상의 안테나코일(422)를 구성하고 있고, 안테나코일(422)는 도체패턴에 의해 전자부품(430)(10)에 접속되어 있다. 안테나코일(422)의 감기수는 임의의 권선수(turn number)로 한다. 또, 전자부품(430)은 필름(410)에 대해 가고정액(440)에 의해 고정된다.
IC카드(400)의 폭D1은 예를들면 54㎜이고 길이L1은 예를들면 85.6㎜로서, 소위 신용카드나 전화카드와 동일한 크기로 하고 있다. 전자부품(430)(10)은 예를들면 폭D2가 3㎜인 정방형의 것을 사용하고 있다. 안테나코일(422)의 폭D3 및 도체패턴(420)의 폭D4는 예를들면 0.2㎜로 하고 있다. 접속단자(432)는 도체패턴(420)의 폭보다 좁은 예를들면 0.15㎟으로 하고 있다.
다음에, IC카드의 단면구성에 대해서 도 31을 사용해서 설명한다. 즉, IC카드(400)의 필름(410)상에는 도체패턴(420) 및 안테나코일(422)가 인쇄형성되어 있다. 필름(410)상에는 IC카드 등의 전자부품(430)(10)이 가고정액(440)에 의해 고정됨과 동시에, 전자부품(430)의 접속단자(432)는 도체패턴(420)와 직접접합되어 전기적으로 도통하고 있다. 도체패턴(420) 및 전자부품(430)을 사이에 유지한 상태에서 필름(410)과 커버필름(460)은 핫멜트(hot melt)등의 풀(450)를 사용해서 라미네이트되어 고정되어 있다. 그리고, 필름(410) 및 커버필름(460)상에는 도안 등의 인쇄면(470), (472)가 인쇄 형성되어 있다.
상기 구성에 의해, IC카드(400)의 두께H는 약0.25㎜로 박형화를 실현하고 있다.
이와 같은, IC카드(400)의 구조상의 특징은 다음의 점에 있다. 즉, Ag, Cu 등의 도체페이스트에 의한 도체 패턴(420), (422)의 형성은 필름(410)의 한쪽면만의 단층화 구조로 하고 있다. 최근 시도되고 있는 방법에서는 필름의 양면에 도체패턴, 특히 안테나코일을 형성하도록 하고 있던 것에 대해서, 한쪽면측의 도체패턴을 형성하기 위한 스크린 인쇄공정과 그후의 건조공정을 없앨 수 있어 공정수를 저감할 수 있다. 또, IC카드를 단층화구조로 하는 것에 의해 박형화해서 약 0.2㎜의 두께로 할 수가 있다.
다음에, IC카드의 제조방법에 대해서 도 33을 사용해서 설명한다.
IC카드의 제조방법은 필름(410)상에 Ag, Cu 등의 도체페이스트를 사용해서 예를들면 스크린 인쇄방법으로 인쇄하고 도체패턴(420) 및 안테나코일(422)를 형성하는 인쇄공정P10, 이 인쇄된 도체패턴(420) 및 안테나코일(422)에 대해서 레저광속을 선형상으로 스캔시켜 조사하고 상기 필름(410)과 함께 도체패턴(420) 및 안테나코일(422)를 이동시키는 것에 의해서 도체페이스트의 용매를 순시간에 증발시켜 도체패턴(420) 및 안테나코일(422)를 건조시키는 건조공정P20, 전자부품(430)(10)을 탑재하는 위치에 가고정제(440)을 분배기(dispenser)등을 이용해서 인쇄 또는 도포하는 공정P30, 상술한 바와 같이 전자부품(430)(10)을 탑재하는 탑재공정P40, 가열 및 가압에 의한 라미네이트 가공 및 전자부품의 동시접속을 실행하는 공정P50, 이 공정P50에 의해 라미네이트된 시트를 IC카드마다 크기로 절단하는 절단공정P60, 양면에 도안등(470), (472)를 인쇄하는 공정P70, 전자부품 등에 대한 리드라이트(R/W)의 검사를 실행하는 검사공정P80 및 외형을 절단하는 공정P90으로 구성되어 있다.
여기서, 필름(410)의 재질로서는 투명 또는 백색의 PET(폴리 에틸렌테레프탈레이트) , PVC(폴리염화비닐), 폴리이미드 등의 플라스틱재료가 사용되고, 그 두께는 예를들면 75㎛∼100㎛정도의 것을 사용한다. 또한, 필름은 IC카드의 제조장치에 대해서 폭이 예를들면 250㎜인 롤상태로 공급된다.
인쇄공정P10은 긴치수의 필름(410)상에 다수의 IC카드에 대응시켜 다수의 도체패턴(420) 및 안테나코일(422)를 Ag, Cu 등의 도체페이스트를 사용해서 예를를면 스크린인쇄방법으로 인쇄해서 형성하는 공정이다.
다음의 건조공정P20은 투명PET필름인 경우에는 파장9∼10㎛로 흡수대가 있으므로, 레저광으로서 파장1.06㎛의 YAG레저를 사용하는 것에 의해서 Ag 등의 도체페이스트만 가열해서 건조시키는 공정이다.
이와 같이, 레저빔이나 하전입자빔 등의 에너지빔을 인쇄된 도체패턴(420) 및 안테나코일(422)에 대해서 선형상으로 스캔시켜 조사하고, 필름(410)과 함께 도체패턴(420) 및 안테나코일(422)를 이동시키는 것에 의해서 단시간(1분이하)에 다수배열된 도체 패턴(420) 및 안테나코일(422)를 건조시키는 것이 가능하게 된다.
다음의 공정P30은 전자부품(430)(10)을 탑재하는 위치에 가고정제(440)을 분배시 등을 사용해서 도포면적으로서 전자부품사이즈와 동일하거나 조금 넓게 해서 인쇄 또는 도포하는 공정이다. 가고정액의 재질로서는 100℃∼130℃에서 연화(軟化)하는 열가소성 핫멜트를 사용한다. 또, 핫멜트 대신에 UV경화성 수지 등을 사용할 수 있다.
다음에 탑재공정P40은 상술한 바와 같이 분할 되어 흡착노즐(216)에 흡착되어 반송되어 온 반도체칩 등의 전자부품(430)(10)의 단자(432)를 XY스테이지(302), (303)상에 탑재된 피탑재기판(30)으로서의 필름회로기판상의 도체패턴(420)의 소정의 단자부에 대해서 위치결정하고, 상기 전자부품(430)을 도체패턴(420)상에 탑재하는 공정이다. 필름회로기판(410)상에는 공정P30에 있어서 가공정액(440)이 도포되어 있으므로, 전자부품(430)은 가공정액(440)에 의해서 필름회로기판(410)상에 고정된다. 또한, 전자부품(430)의 접속단자(432)는 볼본딩에 의해서 형성되어 있고, 그 이외의 부분은 폴리이미드에 의해서 절연처리가 실시되고 있다.
다음에, 가열 및 가압에 의한 라미네이트가공 및 전자부품의 동시 접속하는 공정p50에 대해서 도 34 및 도 35를 사용해서 설명한다. 도 34에 있어서 커버필름(460)은 필름(410)과 동일 재료이고 동일한 두께의 것을 사용한다. 즉, 커버필름(460)은 투명 또는 백색의 PET를 사용하고 있으며, 그 두께는 75∼100㎛정도의 것이다. 커버필름(460)의 1면은 미리 예를들면 80㎛정도의 두께의 풀(450)이 적층되어 있다. 여기에서 풀(450)의 재료로서는 핫멜트를 사용하고 있다. 또한, 핫멜트 이외의 접착제를 사용해도 좋다.
공정P50는 전자부품(430)(10)이 탑재된 필름(410)과 풀(450)이 적층된 커버필름(460)이 핫롤(481), (482)사이에 도입되고, 핫롤(481), (482)에 의해 필름(410)와 커버필름(460)을 라미네이트하는 공정이다. 핫롤(481), (482)는 강철제의 롤을 사용하고 있고 라미네이트와 동시에 평탄화도 실행하도록 하고 있다.
이때, 도 34에 도시한 바와 같이 동시에 전자부품(430)의 단자(432)가 가고정액(440)으로 배제하면서 도체패턴(420)으로 침입해서(파고들어가서) 도체끼리를 접합해서 전기적으로 접속한다. 여기서 라미네이트압력을 예를들면 20kgf/㎠정도로 하고, 가열에너지를 예를들면 130℃로 하는 것에 의해, 필름(410)과 커버필름(460)의 라미네이트와 동시에 전자부품(430)의 단자(432)와 도체패턴(420)의 접속도 실행할 수가 있다.
또한, 전자부품(430)을 가고정시키는 접착제로서 핫멜트와 같은 가고정액(440)을 사용하는 것에 의해, 예를들면 이방성 도전접착제를 사용하는 경우에 비해 재료비용이 저렴하고 전자부품접속을 단시간에 실행할 수 있으며, 전자부품의 탑재정밀도로 고정밀도가 요구되지 않는다는 이점이 있다. 또, 라미네이트는 핫롤에 의한 방법 이외의 평탄 프레스를 사용할 수도 있다.
다음에 절단공정P60에서 라미네이트된 시트를 IC카드마다의 크기로 절단하고, 공정P70에서 양면에 도안 등의 (470), (472)를 인쇄하고, 검사공정P80에서 통신검사기에 의해 안테나(422)에 대해서 무선에 의해 전력을 전송하고, 무선에 의해 데이터를 송수신시켜 전자부품 등에 대한 리드, 라이트(R/W)의 검사를 실행하고, 공정P90에서 외형을 절단하는 것에 의해서 IC카드(400)이 완성되게 된다.
이상의 실시예에서는 도체페이스트를 스크린인쇄해서 도체 패턴(420), (422)를 형성하는 경우에 대해서 설명했지만, 도체패턴(420), (422)를 에칭 또는 와이어에 의해 형성해도 좋다. 이 경우, 도체패턴(420)상에는 예를들면 Sn/Bi계의 저융점땜납(융점:100℃∼150℃)이나 저융점의 In합금층을 형성해 둔다. 한편, 전자부품(430)의 볼본딩에 의해 형성된 접속단자(432)의 표면에 Au도금을 실시하는 것에 의해, 가열 및 가압공정P50에 의해서 접속단자(432)와 도체패턴(420)사이의 접합접속을 양호하게 할 수 있게 된다. 당연히 볼본딩이 Au인 경우에는 Au도금을 실시할 필요는 없다.
이상 설명한 바와 같이, 박형의 IC카드(400)을 고효율이고 또한 저렴하게 제조할 수가 있게 된다.
본 발명에 의하면, 0.002∼0.2㎜정도의 박형의 반도체웨이퍼를 점착시트에 점착한 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 각 반도체소자에 손상을 가하지 않고 또 균열을 일으키지 않고 고속으로 점착시트에서 박리하고, 박리된 반도체소자군을 소정의
단위로 순차반송하고, 각 반도체소자를 순차 피탑재기판(회로기판)에 탑재해서 실장하여 고품질의 IC카드 등의 박형의 제품을 제조할 수 있다는 효과가 얻어진다.
또, 본 발명에 의하면, 0.002∼0.2㎜정도의 박형의 반도체웨이퍼를 점착시트에 접착된 상태에서 박형의 반도체소자(반도체칩) 단위로 절단하고, 이 절단된 박형의 반도체소자군을 각 반도체소자에 손상을 가하거나 또 균열을 일으키지 않고 고속으로 점착시트에서 박리해서 분리할 수 있다는 효과가 얻어진다.
또, 본 발명에 의하면, 전자부품을 연결한 상태의 것을 점착시트에 점착한 상태에서 전자부품의 단위로 절단하고, 이 절단된 전자부품군을 각 전자부품에 손상을 가하지 않고 고속으로 점착시트에서 박리해서 흡착콜릿에 의해 분리하고, 피탑재기판(회로기판)에 탑재해서 실장하여 고품질의 제품을 제조할 수 있다는 효과가 얻어진다.
또, 본 발명에 의하면 고품질의 박형의 IC카드를 효율좋고 또한 저렴하게 제조할 수가 있다는 효과가 얻어진다.

Claims (54)

  1. 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하는 분리수단,
    이 분리수단에 의해 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  2. 반도체웨이퍼 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 점착시트 이면에 대해서 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여시키고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 반도체소자군을 점착시트에서 박리하는 분리수단,
    이 분리수단에 의해 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  3. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 점착시트 이면에 대해서 선단에 볼록형상 또는 곡면형상을 갖는 부재를 압압하는 것에 의해서 상기 점착시트에 장력을 부여시켜 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해 반도체소자군을 점착시트에서 박리하는 분리수단,
    이 분리수단에 의해 점착시트에서 박리된 반도체소자군을 원하는 단위로 탑재위치로 반송하는 반송수단 및
    이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  4. 제 2항에 있어서,
    상기 분리수단에 있어서 점착시트의 이면으로의 부재의 압압력 또는 압압변위를 제어하도록 구성한 것을 특징으로 하는 반도체소자의 탑재시스템.
  5. 제 2항에 있어서,
    상기 분리수단에 있어서 각 반도체소자가 균열되지 않고 점착시트에서 박리되도록 점착시트의 이면으로의 부재의 압압력 또는 압압변위를 제어하도록 구성한 것을 특징으로 하는 반도체소자의 탑재시스템.
  6. 제 2항에 있어서,
    상기 분리수단에 있어서 접착시트의 이면으로의 부재의 압압력 또는 압압변위를 점착시트의 이면상에 있어서의 상기 부재의 위치에 따라서 제어하도록 구성한 것을 특징으로 하는 반도체소자의 탑재시스템.
  7. 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리수단,
    이 분리수단에서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  8. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리수단,
    이 분리수단에 의해서 점착시트에서 박리된 반도체소자군을 원하는 단위로 탑재위치로 반송하는 반송수단 및
    이 반송수단에 의해 반송되어 온 반도체소자에 형성된 전극과 피탑재가판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  9. 제 7항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당겨 박리할 때 점착시트가 반도체소자에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리가 실행되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  10. 제 9항에 있어서,
    상기 성형기구를 상기 점착시트의 절곡부내에 위치하는 쐐기형상의 지그로 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  11. 제 9항에 있어서,
    상기 성형기구를 상기 점착시트의 절곡부를 압압하는 부재로 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  12. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트의 절곡형상을 성형시키면서 점착시트를 상기 반도체소자군에서 박리하는 분리수단,
    이 분리수단에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송수단 및
    상기 반송수단에 의해 반송되어 온 반도체소자에 형성된 전극과 피탑재가판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 반도체소자의 탑재시스템.
  13. 제 7항에 있어서,
    상기 분리수단에 있어서 상기 점착시트 주변을 상기 척 주변에 고정시키도록 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  14. 제 12항에 있어서,
    상기 분리수단에 있어서 상기 점착시트 주변을 상기 척 주변에 고정시키도록 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  15. 제 7항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향인 것을 특징으로 하는 반도체소자의 탑재시스템.
  16. 제 12항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향인 것을 특징으로 하는 반도체소자의 탑재시스템.
  17. 제 7항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향에 대해서 경사져 있는 것을 특징으로 하는 반도체소자의 탑재시스템.
  18. 제 12항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향에 대해서 경사져 있는 것을 특징으로 하는 반도체소자의 탑재시스템.
  19. 제 1항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  20. 제 2항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  21. 제 7항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  22. 제 12항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 반도체소자의 탑재시스템.
  23. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 반도체소자군을 상기 점착시트에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반송소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  24. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여시키고 상기 부재을 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 반도체소자군을 점착시트에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  25. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해 선단에 볼록형상 또는 곡면형상을 갖는 부재를 압압하는 것에 의해서 상기 점착시트에 장력을 부여시키고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 반도체소자군을 점착시트에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 원하는 단위로 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  26. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  27. 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 원하는 단위로 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  28. 반도체웨이퍼의 상태에서 점착시트에 접착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트의 절곡형상을 성형시키면서 점착시트를 상기 반도체소자군에서 박리하는 분리공정,
    이 분리공정에 의해서 점착시트에서 박리된 반도체소자군을 순차 탑재위치로 반송하는 반송공정 및
    이 반송공정에 의해서 반송되어 온 반도체소자에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 반도체소자를 피탑재기판상에 탑재하는 탑재공정을 갖는 것을 특징으로 하는 반도체소자의 탑재방법.
  29. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여시키고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 반도체소자군을 점착시트에서 박리하도록 구성한 것을 특징으로 하는 반도체소자 분리장치.
  30. 제 29항에 있어서,
    점착시트의 이면으로의 부재의 압압력 또는 압압변위를 제어하도록 구성한 것을 특징으로 하는 반도체소자 분리장치.
  31. 제 29항에 있어서,
    각 반도체소자가 균열되지 않고 점착시트에서 박리되도록 점착시트의 이면으로의 부재의 압압력 또는 압압변위를 제어하도록 구성한 것을 특징으로 하는 반도체소자분리장치.
  32. 제 29항에 있어서,
    접착시트의 이면으로의 부재의 압압력 또는 압압변위를 점착시트의 이면상에 있어서의 상기 부재의 위치에 따라서 제어하도록 구성한 것을 특징으로 하는 반도체소자 분리장치.
  33. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하도록 구성한 것을 특징으로 하는 반도체소자 분리장치.
  34. 제 33항에 있어서,
    상기 점착시트를 잡아당겨 박리할 때 점착시트가 반도체소자에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 하는 반도체소자 분리장치.
  35. 제 34항에 있어서,
    상기 성형기구를 상기 점착시트의 절곡부내에 위치하는 쐐기형상의 지그로 구성하는 것을 특징으로 반도체소자 분리장치.
  36. 제 34항에 있어서,
    상기 형성기구를 상기 점착시트의 절곡부를 압압하는 부재로 구성하는 것을 특징으로 하는 반도체소자 분리장치.
  37. 반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트의 절곡형상을 성형시키면서 점착시트를 상기 반도체소자군에서 박리하도록 구성한 것을 특징으로 하는 반도체소자 분리장치.
  38. 제 33항에 있어서,
    상기 점착시트 주변을 상기 척 주변에 고정시키도록 구성하는 것을 특징으로 하는 반도체소자 분리장치.
  39. 제 33항에 있어서,
    상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향인 것을 특징으로 하는 반도체소자 분리장치.
  40. 제 33항에 있어서,
    상기 점착시트를 잡아당기는 방향이 점착시트의 면에 있어서 반도체소자의 배열방향에 대해서 경사져 있는 것을 특징으로 하는 반도체소자 분리장치.
  41. 제 33항에 있어서,
    상기 반도체소자군을 유지하는 척면을 불소수지막으로 코팅하는 것을 특징으로 하는 반도체소자 분리장치.
  42. 전자부품을 연결한 상태에서 점착시트에 점착되고 전자부품 단위로 절단된 대상물에 대해서 상기 전자부품군을 상기 점착시트에서 박리하는 분리수단,
    이 분리수단에서 점착시트에서 박리된 전자부품군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에서 의해서 반송되어 온 전자부품에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 전자부품을 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 전자부품의 탑재시스템.
  43. 전자부품을 연결한 상태에서 점착시트에 점착되고 전자부품 단위로 절단된 대상물에 대해서 상기 점착시트의 이면에 대해서 선단에 볼록형상 또는 곡면형상을 갖는 부재를 밀어올리는 것에 의해서 상기 점착시트에 장력을 부여시키고 상기 부재를 점착시트의 한쪽끝에서 다른쪽끝으로 이동시키는 것에 의해서 열형상의 전자부품군을 점착시트에서 박리하는 분리수단,
    이 분리수단에 의해 점착시트에서 박리된 전자부품군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에서 의해서 반송되어 온 전자부품에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 전자부품을 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 전자부품의 탑재시스템.
  44. 전자부품을 연결한 상태에서 점착시트에 점착되고 전자부품 단위로 절단된 대상물에 대해서 상기 전자부품군을 척에 의해서 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 전자부품군에서 박리하는 분리수단,
    이 분리수단에 의해 점착시트에서 박리된 전자부품군을 순차 탑재위치로 반송하는 반송수단 및
    이 반송수단에서 의해서 반송되어 온 전자부품에 형성된 전극과 피탑재기판상에 형성된 전극을 상대적으로 위치결정해서 상기 전자부품을 피탑재기판상에 탑재하는 탑재수단을 갖는 것을 특징으로 하는 전자부품의 탑재시스템.
  45. 제 44항에 있어서,
    상기 분리수단에 있어서 상기 점착시트를 잡아당겨 박리할 때 점착시트가 전자부품에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 하는 전자부품의 탑재시스템.
  46. 제 42항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 전자부품의 탑재시스템.
  47. 제 44항에 있어서,
    상기 분리수단을 대상물의 면이 횡방향을 향하도록 여러개 설치해서 구성하는 것을 특징으로 하는 전자부품의 탑재시스템.
  48. 전자부품을 연결한 상태에서 점착시트에 점착되고 전자부품 단위로 절단된 대상물에 대해서 상기 전자부품군을 척에 의해서 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 전자부품군에서 박리하도록 구성한 것을 특징으로 하는 전자부품 분리장치.
  49. 제 48항에 있어서,
    상기 점착시트를 잡아당겨 박리할 때 점착시트가 반도체소자에서 박리되는 직선형상 부분에 있어서의 점착시트의 절곡형상을 성형시키는 성형기구를 상기 박리되는 직선형상부분의 이동에 맞게 이동시키도록 구비하는 것을 특징으로 하는 전자부품 분리장치.
  50. 필름의 한쪽면상에 도체패턴을 형성하는 도체패턴 형성공정,
    반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 상기 점착시트에서 박리하고 이 박리된 반도체소자군을 순차 탑재위치로 반송하고 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고, 상기 반도체소자를 가고정액에 의해 상기 필름에 고정시키는 탑재공정 및
    상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 필름에 고정된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  51. 필름의 한쪽면상에 도체페이스트를 원하는 패턴으로 인쇄하고, 이 인쇄된 도체페이스트를 건조시켜 도체패턴을 형성하는 도체패턴 형성공정,
    반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 상기 점착시트에서 박리하고, 이 박리된 반도체소자군을 순차 탑재위치로 반송하고, 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴 형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고 상기 반도체소자를 가고정액에 의해 상기 필름에 고정시키는 탑재공정 및
    상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 필름에 고정된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  52. 필름의 한쪽면상에 도체패턴을 형성하는 도체패턴 형성공정,
    반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체소자군에서 박리하고, 이 박리된 반도체소자군을 순차 탑재위치로 반송하고, 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고, 상기 반도체소자를 가고정액에 의해 상기 필름에 고정시키는 탑재공정 및
    상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 필름에 고정된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  53. 필름의 한쪽면상에 도체페이스트를 원하는 패턴으로 인쇄하고, 이 인쇄된 도체페이스트를 건조시켜 도체패턴을 형성하는 도체패턴 형성공정,
    반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 척에 의해 유지한 상태에서 상기 점착시트의 끝을 잡고 적어도 점착시트의 면을 따른 방향으로 점착시트를 잡아당겨 점착시트를 상기 반도체 소자군에서 박리하고 이 박리된 반도체소자군을 순차 탑재위치로 반송하고, 상기 반송되어 온 반도체소자의 접속단자를 상기 도체패턴 형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하고 상기 반도체소자를 가고정액으로 상기 필름에 고정하는 탑재공정 및
    상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 필름에 고정된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
  54. 필름의 한쪽면상에 도체패턴을 형성하는 도체패턴 형성공정,
    반도체웨이퍼의 상태에서 점착시트에 점착되고 반도체소자 단위로 절단된 대상물에 대해서 상기 반도체소자군을 상기 점착시트에서 박리하고, 이 박리된 반도체소자군을 순차 탑재위치로 반송하고, 이 반송되어 온 반도체소자의 접속단자를 상기 도체패턴 형성공정에 의해 형성된 도체패턴에 상대적으로 위치결정해서 탑재하는 탑재공정 및
    상기 필름의 한쪽면상에 풀로 붙인 커버필름을 가열 및 가압해서 라미네이트함과 동시에 상기 탑재된 반도체소자의 접속단자를 상기 도체패턴에 접합접속하는 라미네이트공정을 갖는 것을 특징으로 하는 IC카드의 제조방법.
KR1019980036037A 1997-09-04 1998-09-02 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법 KR100278137B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-239924 1997-09-04
JP23992497 1997-09-04

Publications (2)

Publication Number Publication Date
KR19990029437A true KR19990029437A (ko) 1999-04-26
KR100278137B1 KR100278137B1 (ko) 2001-01-15

Family

ID=17051877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036037A KR100278137B1 (ko) 1997-09-04 1998-09-02 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법

Country Status (3)

Country Link
US (4) US20020024883A1 (ko)
EP (1) EP0901154A3 (ko)
KR (1) KR100278137B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750526B1 (ko) * 2004-10-29 2007-08-21 에이에스엠 어쌤블리 오토메이션 리미티드 칩 분리 장치용 구동 메카니즘
KR100826492B1 (ko) * 2000-06-30 2008-05-02 램 리써치 코포레이션 웨이퍼 프로세싱 제어 및 진단을 위한 집적 전자 하드웨어
KR101527184B1 (ko) * 2013-10-14 2015-06-09 도레이첨단소재 주식회사 전자 부품 공정용 양면 점착 백 테이프 및 이를 이용한 전자 부품의 분리방법

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551449B2 (en) * 1997-11-26 2003-04-22 Hitachi, Ltd. Thin electronic circuit component and method and apparatus for producing the same
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4502547B2 (ja) 2000-08-07 2010-07-14 日東電工株式会社 半導体ウエハの保護テープ除去方法およびその装置
JP3667241B2 (ja) * 2001-03-09 2005-07-06 松下電器産業株式会社 ボンディング方法および装置
JP3745260B2 (ja) * 2001-10-02 2006-02-15 ローム株式会社 半導体装置の製造方法
EP1302974A3 (en) * 2001-10-11 2004-04-07 Westvaco Corporation, Alfred H Nissan Technical Center Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
DE10222620A1 (de) * 2002-05-17 2003-12-04 Georg Rudolf Sillner Verfahren zum Verarbeiten von elektrischen Bauteilen, insbesondere zum Verarbeiten von Halbleiterchips sowie elektrischen Bauelementen, sowie Vorrichtung zum Durchführen des Verfahrens
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7101141B2 (en) * 2003-03-31 2006-09-05 Intel Corporation System for handling microelectronic dies having a compact die ejector
WO2004096486A1 (fr) * 2003-05-01 2004-11-11 Ismeca Semiconductor Holding Sa Dispositif d'entrainement de bande permettant le conditionnement conditionnement de composants electroniques, dispositif et methode de mise en bande de composants electroniques.
US6900610B2 (en) * 2003-05-20 2005-05-31 Tyco Electronics Corporation Apparatus, methods, and articles of manufacture for a terminator positioning system
WO2004106851A1 (ja) * 2003-05-28 2004-12-09 Fuji Machine Mfg.Co., Ltd. 電子部品実装機の撮像画像処理装置及び撮像画像処理方法
JP4256214B2 (ja) * 2003-06-27 2009-04-22 株式会社ディスコ 板状物の分割装置
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US7240422B2 (en) * 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
JP4734857B2 (ja) * 2004-06-25 2011-07-27 シンフォニアテクノロジー株式会社 Icチップ実装体の製造装置
KR100582056B1 (ko) * 2004-07-05 2006-05-23 삼성전자주식회사 박형 칩 분리 장치 및 그를 이용한 박형 칩 분리 방법
JP2006302921A (ja) * 2005-04-15 2006-11-02 Shibuya Kogyo Co Ltd 導電性ボール搭載装置
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
JP4791843B2 (ja) * 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
US7763145B2 (en) * 2006-03-17 2010-07-27 Stats Chippac Ltd. System for removal of an integrated circuit from a mount material
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
US20080070378A1 (en) * 2006-09-19 2008-03-20 Jong-Souk Yeo Dual laser separation of bonded wafers
KR100874953B1 (ko) * 2006-09-20 2008-12-19 삼성전자주식회사 반도체 웨이퍼 고정 장치
SG144767A1 (en) * 2007-01-23 2008-08-28 Micron Technology Inc Methods and systems for processing semiconductor workpieces
TWI342302B (en) * 2007-03-30 2011-05-21 Au Optronics Corp A substrate splitting apparatus and a mehtod for splitting a substrate
US9093481B2 (en) * 2007-04-23 2015-07-28 GlobalFoundries, Inc. Method for semiconductor wafer fabrication utilizing a cleaning substrate
WO2008143004A1 (ja) * 2007-05-14 2008-11-27 Ulvac, Inc. ドライエッチング方法
KR20090012808A (ko) * 2007-07-31 2009-02-04 삼성전자주식회사 칩 분리 장치 및 방법
DE102007046431A1 (de) * 2007-09-28 2008-11-13 Siemens Ag Ablösen mehrere Bauelemente mittels einer gezielten Krümmung einer Bauelement-Trägerfolie
DE102007046432A1 (de) * 2007-09-28 2008-11-13 Siemens Ag Aufspannen einer Trägerfolie für elektromagnetische Bauelemente
JP4964107B2 (ja) * 2007-12-03 2012-06-27 東京応化工業株式会社 剥離装置
JP4985513B2 (ja) * 2008-03-26 2012-07-25 富士通セミコンダクター株式会社 電子部品の剥離方法及び剥離装置
CN201238309Y (zh) * 2008-08-13 2009-05-13 深圳华为通信技术有限公司 一种通信设备
JP2010141208A (ja) * 2008-12-12 2010-06-24 Sumitomo Electric Ind Ltd 半導体レーザチップ又は半導体レーザバーの外観検査装置及び外観検査方法
TWI395281B (zh) * 2009-07-23 2013-05-01 Epistar Corp 晶粒分類裝置
EP2296168A1 (en) * 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
CN102601479A (zh) * 2011-01-19 2012-07-25 鸿富锦精密工业(深圳)有限公司 焊接装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US9003936B2 (en) * 2011-07-29 2015-04-14 Flow International Corporation Waterjet cutting system with standoff distance control
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
FR2986175A1 (fr) * 2012-01-31 2013-08-02 St Microelectronics Tours Sas Procede et dispositif de decoupe d'une plaquette
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
DE102012013370B4 (de) * 2012-07-04 2017-11-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Montagevorrichtung und Verfahren zum Fixieren einer Nadel in einem Nadelhalter einer Ausstoßvorrichtung zum Abheben eines Chips von einem Trägermaterial
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9105714B2 (en) 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9391042B2 (en) * 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor
US8791474B1 (en) 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
JP5900392B2 (ja) * 2013-03-21 2016-04-06 富士ゼロックス株式会社 フィルム分離装置
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
CN105683872B (zh) 2013-06-12 2020-05-12 罗茵尼公司 安置有光产生源的键盘背后照明
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
CN104626727B (zh) * 2013-11-13 2016-10-05 鸿富锦精密工业(深圳)有限公司 下料机构
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9884406B2 (en) 2014-01-15 2018-02-06 Flow International Corporation High-pressure waterjet cutting head systems, components and related methods
CN103753944B (zh) * 2014-01-15 2015-10-14 京东方科技集团股份有限公司 一种对柔性显示膜进行剥离的方法和装置
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
WO2015152158A1 (ja) * 2014-03-31 2015-10-08 株式会社Joled 積層体および積層体の剥離方法ならびに可撓性デバイスの製造方法
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
KR102164037B1 (ko) * 2014-09-30 2020-10-13 주식회사 제우스 다중 기판 처리 장치
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
KR102187624B1 (ko) * 2014-09-30 2020-12-08 주식회사 제우스 태빙장치
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
US10596717B2 (en) 2015-07-13 2020-03-24 Flow International Corporation Methods of cutting fiber reinforced polymer composite workpieces with a pure waterjet
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
CN105514301B (zh) * 2016-01-21 2017-10-24 武汉华星光电技术有限公司 蒸镀装置及蒸镀方法
US10497589B2 (en) * 2016-01-29 2019-12-03 Jenoptik Optical Systems Gmbh Method and device for severing a microchip from a wafer and arranging the microchip on a substrate
JP6670683B2 (ja) * 2016-06-07 2020-03-25 株式会社Screenラミナテック キャリア基板と樹脂層からなるワークの分離方法および分離装置
US11508599B2 (en) * 2017-01-30 2022-11-22 Shinkawa Ltd. Pick-up device and pick-up method
JP6779579B2 (ja) * 2017-01-31 2020-11-04 株式会社ディスコ 判定方法、測定装置、及び粘着テープ貼着装置
KR101969555B1 (ko) * 2017-08-18 2019-04-16 주식회사 한라정밀엔지니어링 반도체 칩 분리 장치 및 반도체 칩 분리 방법
KR102077049B1 (ko) * 2017-12-21 2020-02-13 한국기계연구원 마이크로 소자 전사방법 및 마이크로 소자 전사장치
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN114603265B (zh) * 2022-05-10 2022-07-26 常州市金锤隆锻造有限公司 一种晶圆精准切割用的硅圆片切割设备及切割方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE295049C (ko)
US3497948A (en) * 1967-09-05 1970-03-03 Transistor Automation Corp Method and apparatus for sorting semi-conductor devices
US3785895A (en) * 1969-09-25 1974-01-15 Vitta Corp Tape transfer of sinterable conductive,semiconductive or insulating patterns to electronic component substrates
JPS5227352A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Sheet separation device
US4915565A (en) * 1984-03-22 1990-04-10 Sgs-Thomson Microelectronics, Inc. Manipulation and handling of integrated circuit dice
GB2157193B (en) * 1984-04-10 1987-08-19 Nitto Electric Ind Co Process for peeling protective film off a thin article
US4798645A (en) * 1984-09-10 1989-01-17 Pak Chong Il Wafer segment separator and method
JPS6329946A (ja) * 1986-07-23 1988-02-08 Nec Corp 半導体ペレツトのピツクアツプ方法
JPH0793517B2 (ja) * 1986-11-20 1995-10-09 松下電器産業株式会社 電子部品の装着方法
US4990051A (en) * 1987-09-28 1991-02-05 Kulicke And Soffa Industries, Inc. Pre-peel die ejector apparatus
JPH0744211B2 (ja) 1988-04-14 1995-05-15 三菱電機株式会社 ウエハブレーク装置
JPH0226044A (ja) * 1988-07-14 1990-01-29 Nec Corp 半導体のチップのピックアップ方法
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
US5291371A (en) * 1990-04-27 1994-03-01 International Business Machines Corporation Thermal joint
DD295049A5 (de) * 1990-06-01 1991-10-17 Mikroelektronik Erfurt,De Anordnung zum auseinanderziehen von halbleiterchips nach dem vereinzeln der halbleiterscheiben
JPH057097A (ja) * 1991-06-27 1993-01-14 Tenryu Technic:Kk チツプマウンタのチツプ部品供給装置
JPH0697214A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd ピックアップ装置
JPH06295930A (ja) 1993-04-08 1994-10-21 Fujitsu Ltd 半導体チップ剥離装置及び剥離方法
JPH06349934A (ja) * 1993-06-11 1994-12-22 Fujitsu Miyagi Electron:Kk チップ剥離の方法及び装置
DE4332564A1 (de) * 1993-09-24 1995-03-30 Peter Bechmann Verfahren und Vorrichtung zum Entstrippen von laminierten Folienzuschnitten
JPH07111254A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US5482899A (en) * 1994-03-21 1996-01-09 Texas Instruments Incorporated Leveling block for semiconductor demounter
US5575136A (en) * 1995-01-05 1996-11-19 Texas Instruments Incorporated De-reeler for tape and reel machine
KR0174773B1 (ko) * 1995-03-31 1999-04-01 모리시다 요이치 반도체장치의 검사방법
JP3737118B2 (ja) * 1995-08-31 2006-01-18 日東電工株式会社 半導体ウエハの保護粘着テープの剥離方法およびその装置
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
DE19536438A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
US5671530A (en) * 1995-10-30 1997-09-30 Delco Electronics Corporation Flip-chip mounting assembly and method with vertical wafer feeder
JPH09167779A (ja) * 1995-12-14 1997-06-24 Toshiba Corp 半導体製造装置
JPH09181150A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 半導体チップのピックアップ装置及びこれを用いたピックアップ方法
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
US5911850A (en) * 1997-06-20 1999-06-15 International Business Machines Corporation Separation of diced wafers
US6149758A (en) * 1997-06-20 2000-11-21 Lintec Corporation Sheet removing apparatus and method
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6039833A (en) * 1998-03-04 2000-03-21 Lucent Technologies Inc. Method and apparatus for component pickup
US6123800A (en) * 1998-08-04 2000-09-26 Lucent Technologies, Inc. Method and apparatus for handling element on an adhesive film
US6290805B1 (en) * 1999-09-17 2001-09-18 Agere Systems Optoelectronics Guardian Corp. System and method for using a pick and place apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826492B1 (ko) * 2000-06-30 2008-05-02 램 리써치 코포레이션 웨이퍼 프로세싱 제어 및 진단을 위한 집적 전자 하드웨어
KR100750526B1 (ko) * 2004-10-29 2007-08-21 에이에스엠 어쌤블리 오토메이션 리미티드 칩 분리 장치용 구동 메카니즘
KR101527184B1 (ko) * 2013-10-14 2015-06-09 도레이첨단소재 주식회사 전자 부품 공정용 양면 점착 백 테이프 및 이를 이용한 전자 부품의 분리방법

Also Published As

Publication number Publication date
KR100278137B1 (ko) 2001-01-15
US20020072202A1 (en) 2002-06-13
EP0901154A2 (en) 1999-03-10
US20020036895A1 (en) 2002-03-28
US20020046450A1 (en) 2002-04-25
US20020024883A1 (en) 2002-02-28
US6629553B2 (en) 2003-10-07
EP0901154A3 (en) 2002-09-11

Similar Documents

Publication Publication Date Title
KR19990029437A (ko) 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및 ic카드의 제조방법
JP3504543B2 (ja) 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
CN110544666B (zh) 用于半导体装置转印的方法
JP4401322B2 (ja) 支持板分離装置およびこれを用いた支持板分離方法
US6848162B2 (en) System and method of transferring dies using an adhesive surface
KR101164255B1 (ko) 보호 테이프 박리 방법 및 이것을 이용한 장치
JP5572353B2 (ja) 保護テープ剥離方法およびその装置
US20060180595A1 (en) Method and system for transferring dies between surfaces
JP2009503880A (ja) 電子的な構成素子を移載するための方法
JP2007317748A (ja) 半導体装置の製造方法
CN106981444B (zh) 热压键合装置
TWI734030B (zh) 半導體製造裝置及半導體裝置之製造方法
JPH11150133A (ja) 半導体素子の搭載方法及びそのシステム、半導体素子分離装置並びにicカードの製造方法
KR20200021537A (ko) 반송 장치, 기판 처리 시스템, 반송 방법 및 기판 처리 방법
JP3304295B2 (ja) ダイボンダ
US20220122868A1 (en) Alignment mechanism and alignment method of bonding machine
JP3618080B2 (ja) ダイボンディングシート貼着装置およびダイボンディングシートの貼着方法
JP2004153270A (ja) 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JPH1064958A (ja) ボンディング方法および装置
TWI810522B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
US7849897B2 (en) Apparatus and method for manufacturing semiconductor device
KR101404664B1 (ko) 반도체 패키지 제조장치
JP3592924B2 (ja) Icチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
JP2002270628A (ja) ボンディング方法および装置
JP7262008B2 (ja) Acf貼付装置及びacf貼付方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071018

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee