KR100830483B1

KR100830483B1 - 스위칭 레귤레이터 및 그 전압 제어 방법

Info

Publication number: KR100830483B1
Application number: KR1020067022805A
Authority: KR
Inventors: 준지 니시다
Original assignee: 가부시키가이샤 리코
Priority date: 2005-03-03
Filing date: 2006-03-02
Publication date: 2008-05-19
Also published as: WO2006093335A1; TWI314807B; JP2006246626A; CN1954480B; CN1954480A; US7605573B2; US20070285073A1; TW200701615A; KR20070063471A; JP4619822B2

Abstract

CMC형 스위칭 레귤레이터로서, 상기 입력 전압의 출력을 제어하도록 스위칭하는 스위칭 소자; 상기 스위칭 소자의 상기 평활 출력 전압을 출력하는 평활 회로; 상기 출력 전압을 분리하는 분압기; 상기 기준 전압과 상기 분압과의 전압차를 증폭하는 오차 증폭기; 상기 기준 전압에 따른 슬로프 전압을 생성하고, 상기 입력-출력 전압 차에 따라 상기 슬로프 전압의 슬로프를 보정하고, 상기 스위칭 소자에 흐르는 전류를 검출하여 검출된 전류에 따른 전압을 생성하며, 상기 생성된 전압과 상기 보정된 슬로프 전압을 출력하는 슬로프 전압 생성기; 상기 오차 증폭기의 출력 전압과 상기 슬로프 전압 생성기의 출력 전압들에 따른 시간 폭을 갖는 펄스 신호를 생성하여 출력하는 펄스 발생기; 및 상기 펄스 발생기의 상기 출력 신호에 따라 상기 스위칭 소자의 스위칭을 제어하는 스위칭 제어기를 포함한다.

Description

스위칭 레귤레이터 및 그 전압 제어 방법{SWITCHING REGULATOR AND VOLTAGE CONTROL METHOD THEREOF}

본 발명은 일반적으로 전류-모드 제어를 구비한 스위칭 레귤레이터에 관한 것으로서, 특히 입력 전압과 부하 변동에의 고속 응답이 가능한 전류-모드 제어형 스위칭 레귤레이터에 관한 것이다.

종래, 스위칭 레귤레이터는 전압-모드 제어(voltage-mode control, VMC) 방식이 일반적이었다. VMC-형 스위칭 레귤레이터에서는, 출력 전압과 기준 전압의 전압차에 따라 스위칭 소자에 대하여 PWM 제어를 행함으로써 출력 전압을 안정화한다. 그러나, VMC-형 스위칭 레귤레이터는 귀환 신호를 출력 전압으로부터 검출하고 있기 때문에, 출력 전압 변동에 대한 응답 속도가 느려, 출력 전압과 기준 전압의 전압차를 증폭하는 오차 증폭 회로의 위상 보상이 복잡해지는 문제가 있었다.

그래서, 이들 결점을 극복하는 기술로서 최근 전류-모드 제어(CMC) 방식의 스위칭 레귤레이터가 많이 이용되게 되었다. CMC-형 스위칭 레귤레이터에서는, PWM 제어의 온-듀티 사이클이 50%를 넘으면 저조파 발진을 일으켜, CMC-형 스위칭 레귤레이터가 제어 불가능하게 되는 것이 알려져 있다. 이 대책으로서 통상 PWM 제어에 슬로프 보상을 행하여 저조파 발진을 방지하고 있었다.

도 1은 이러한 슬로프 보상을 수행하는 회로를 구비한 CMC-형 스위칭 레귤레이터(100)를 도시한 회로도이다(예컨대, 일본 실용 신안 출원 공고 No. 7-39346).

도 1을 참조하면, 스위칭 레귤레이터(100)는 정전압 제어 귀환 루프와 정전류 제어 귀환 루프를 구비하고 있다. 부하(105)에 공급되는 출력 전압(Vo)과 기준 전압(Vr)과의 전압차를 오차 증폭 회로(109)에서 증폭한다. 오차 증폭 회로(109)의 출력 전압은 피크 전류 제어 회로(107)에 포함되어 있는 전압 비교 회로(108)의 반전 입력에 입력된다. 전압 비교 회로(108)의 비반전 입력에는 전류 검출기(106)의 출력 전압이 인가되어 있다. 전류 검출기(106)는 전류 트랜스포머를 포함한다. 전류 검출기(106)는 트랜스포머(102)의 2차측에 흐르는 슬로프를 갖는 전류 펄스를 검출하여 이 전류 펄스를 전압으로 변환하여, 전압 비교 회로(108)의 비반전 입력에 출력한다. 도면 부호 104는 정류 평활 회로를 나타낸다.

피크 전류 제어 회로(107)는 전압 비교 회로(108), 플립플롭 회로(110) 및 발진 회로(OSC)(112)를 포함한다. 플립플롭 회로(110)는 발진 회로(112)로부터 출력되는 클록 신호에 의해 세트되고, 전압 비교 회로(108)의 출력 신호에 의해 리셋된다. 플립플롭 회로(110)의 출력(Q)은 드라이버 회로(111)의 입력에 접속되고, 드라이버 회로(111)를 통해 스위칭 소자(103)의 게이트 전압을 제어하여 스위칭 소자(103)를 온/오프 제어한다. 드라이버 회로(111)는 NPN 트랜지스터(117)와 PNP 트랜지스터(118)의 이미터 팔로워 회로로 형성된다. 드라이버 회로(111)의 출력은 또한 슬로프 보상 회로(116)에도 접속되어 있다.

슬로프 보상 회로(116)는 저항(119)과 커패시터(120)의 적분 회로와, 커패시 터(120)의 전하를 급속 방전하기 위한 다이오드(121)와, 커패시터(120)에 걸친 전압을 전류 검출기(106)의 출력 전압에 가산하기 위한 저항(122)을 포함한다. 드라이버 회로(111)의 출력 신호가 HIGH(하이 레벨에서)이면, 스위칭 소자(103)가 온되고, 저항(119)을 통해 커패시터(120)를 충전하여 슬로프 전압을 생성한다. 드라이버 회로(111)의 출력 신호가 LOW(로우 레벨에서)이면, 스위칭 소자(103)가 오프되고, 다이오드(121)를 통해 커패시터(120)의 전하를 단시간에 방전하여 톱니파 전압을 생성한다. 슬로프 보상 회로(116)는 이 톱니파 전압을 전류 검출기(106)의 출력 전압에 가산하여 슬로프 보상을 행하고 있다.

그러나, 슬로프 보상 회로(116)에서의 보상 슬로프의 경사는 전원 전압(Vcc)과, 저항(119) 및 커패시터(120)의 고유값에 의해 결정된다. 따라서, 전원 전압(Vcc)이 일정하면, 생성되는 슬로프 전압은 레벨이 일정하며, 게다가 시간에 대하여 슬로프의 경사가 감소된다. 따라서, 출력 전압(Vo)을 변경한 경우에도, 슬로프 보상량이 변하지 않기 때문에, 출력 전압(Vo)과 부하 전류의 조합에 따라서는 슬로프 보상이 지나치게 되거나 또는 부족하게 되어, 저조파 발진을 유발될 수 있다. 또한, 저조파 발진은 PWM 제어의 온-듀티 사이클이 50% 이상인 경우에 발생한다. 따라서, 슬로프의 경사는 일정하거나, 시간에 대해 증가하는 것이 바람직하다. 그러나, 상기 종래예에서는 시간에 대하여 슬로프 경사가 감소된다. 따라서, 슬로프 보정이 불필요한 PWM 제어의 온-듀티가 50% 미만인 경우에, 슬로프 보상이 지나치게 되어 출력 전류가 적은 영역에서는 출력 전압(Vo)의 정밀도를 손상시키는 결과가 되고 있었다.

따라서, 본 발명의 일반적인 목적은 상기 문제점이 제거된 CMC-형 스위칭 레귤레이터를 제공하는 것이다.

본 발명의 다른 특정적인 목적은 직선성이 좋은 슬로프 전압을 생성하고, 입력 전압이나 출력 전압을 변경한 경우에도 적정한 슬로프 보상을 행할 수 있는 CMC-형 스위칭 레귤레이터를 제공하는 것이다.

본 발명의 또다른 목적은 이러한 CMC-형 스위칭 레귤레이터의 전압 제어 방법을 제공하는 것이다.

본 발명에 상기 하나 이상의 목적들은, 입력 단자에 입력된 입력 전압을 설정된 기준 전압에 비례하는 전압으로 변환하여 출력 단자로부터 상기 전압을 출력하는 전류-모드 제어형 스위칭 레귤레이터에 의하여 달성되며, 상기 스위칭 레귤레이터는: 제어 전극에 입력되는 제어 신호에 따라 스위칭을 행하여 상기 입력 전압의 출력 제어를 행하도록 구성된 스위칭 소자; 상기 스위칭 소자의 출력 전압을 평활하여 상기 출력 단자에 상기 평활 출력 전압을 출력하도록 구성된 평활 회로; 상기 출력 단자의 전압을 미리 결정된 비율로 분리하도록 구성된 분압 회로; 상기 기준 전압과 상기 분압 회로의 출력 분압과의 전압차를 증폭하도록 구성된 오차 증폭 회로; 상기 기준 전압에 따른 슬로프 전압을 생성하고, 상기 입력 전압과 상기 출력 단자의 전압과의 전압차에 따라 상기 슬로프 전압의 슬로프 경사를 보정하고, 상기 스위칭 소자에 흐르는 전류를 검출하여 상기 검출된 전류에 따른 전압을 생성하며, 상기 생성된 전압과 상기 보정된 슬로프 전압을 가산하여 출력하도록 구성된 슬로프 전압 생성 회로; 상기 오차 증폭 회로의 출력 전압과 상기 슬로프 전압 생성 회로의 출력 전압에 따른 시간 폭을 갖는 펄스 신호를 생성하여 출력하도록 구성된 펄스 발생 회로; 및 상기 펄스 발생 회로의 상기 출력 펄스 신호에 따라 상기 스위칭 소자의 스위칭을 제어하도록 구성된 스위칭 제어 회로를 포함한다.

본 발명의 일 실시예에 따른 스위칭 레귤레이터에 따르면, 상기 스위칭 소자에 흐르는 전류에 따른 전압이 생성되고; 기준 전압에 따른 슬로프 전압이 생성되고; 상기 입력 전압과 상기 출력 전압과의 전압차에 따라 슬로프 전압의 슬로프 경사가 보정되고; 상기 스위칭 소자에 흐르는 전류에 따른 전압과 상기 보정된 슬로프 전압이 가산되고; 상기 기준 전압과 상기 출력 전압을 분압함으로써 획득된 분압 간의 전압차가 증폭되고; 상기 가산된 전압과 상기 증폭된 전압에 따른 시간 폭을 갖는 펄스가 생성되고; 상기 스위칭 소자의 스위칭이 생성된 펄스에 따라 제어된다. 이것은 양호한 직선성의 슬로프 전압을 생성하여 입력 전압 또는 출력 전압이 변하는 경우에도 적절한 슬로프 보상을 수행하고, 입력 전압과 출력 전압의 변동에 대한 응답 속도를 증가시킨다.

본 발명의 상기 하나 이상의 목적은 전류-모두형 스위칭 레귤레이터의 전압 제어 방법에 의하여 또한 달성되며, 상기 스위칭 레귤레이터는, 출력 단자로부터 출력된 전압을 미리 결정된 비율로 분압하고, 상기 분압이 설정된 기준 전압과 동일하도록 스위칭 소자를 사용하여 입력 단자에 입력된 입력 전압의 출력 제어를 행하며, 상기 스위칭 소자로부터 출력된 전압을 평활하여 상기 출력 단자로부터 상기 평활 전압을 출력하며, 상기 전압 제어 방법은, (a) 상기 기준 전압과 상기 분압과의 전압차를 증폭하는 단계; (b) 상기 기준 전압에 따른 슬로프 전압을 생성하고, 상기 입력 전압과 상기 출력 단자의 전압과의 전압차에 따라 상기 슬로프 전압의 슬로프 경사를 보정하는 단계; (c) 상기 스위칭 소자에 흐르는 전류를 검출하여 상기 검출된 전류에 따른 전압을 생성하는 단계; (d) 상기 단계 (c)에서 생성된 전압과 상기 단계 (b)에서 보정된 슬로프 전압을 가산하는 단계; (e) 상기 단계 (a)에 의하여 획득된 전압과 상기 단계 (d)에 의하여 획득된 전압에 따른 시간 폭을 갖는 펄스를 생성하는 단계; 및 (f) 상기 단계 (e)에서 생성된 펄스에 따라 상기 스위칭 소자를 스위칭하는 단계를 포함한다.

본 발명의 일 실시예에 따른 스위칭 레귤레이터의 전압 제어 방법에 따르면, 상기 스위칭 소자에 흐르는 전류에 따른 전압이 생성되고; 기준 전압에 따른 슬로프 전압이 생성되고; 상기 입력 전압과 상기 출력 전압과의 전압차에 따라 슬로프 전압의 슬로프 경사가 보정되고; 상기 스위칭 소자에 흐르는 전류에 따른 전압과 상기 보정된 슬로프 전압이 가산되고; 상기 기준 전압과 상기 출력 전압을 분압함으로써 획득된 분압 간의 전압차가 증폭되고; 상기 가산된 전압과 상기 증폭된 전압에 따른 시간 폭을 갖는 펄스가 생성되고; 상기 스위칭 소자의 스위칭이 생성된 펄스에 따라 제어된다. 이것은 양호한 직선성의 슬로프 전압을 생성하여 입력 전압 또는 출력 전압이 변하는 경우에도 적절한 슬로프 보상을 수행하고, 입력 전압과 출력 전압의 변동에 대한 응답 속도를 증가시킨다.

본 발명의 다른 목적들, 특징 및 이점은 첨부된 도면을 참조하여 다음의 상 세한 설명으로부터 더욱 명백할 것이다.

도 1은 종래의 CMC-형 스위칭 레귤레이터를 도시하는 회로도이다.

도 2는 본 발명의 실시예에 따른 CMC-형 스위칭 레귤레이터를 도시하는 회로도이다.

도 3은 본 발명의 실시예에 따른 스위칭 레귤레이터에서 지점 A 내지 D(도 2)에서의 파형들을 도시하는 타이밍 챠트이다.

첨부된 도면을 참조하여, 이하에 본 발명의 실시예를 설명한다.

도 2는 본 발명의 실시예에 따른 CMC(current-mode control)-형 스위칭 레귤레이터(1)를 도시하는 회로도이다.

도 2를 참조하면, 스위칭 레귤레이터(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 결정된 전압으로 변환하여, 출력 전압(Vout)으로서 출력 단자(OUT)로부터 상기 미리 결정된 전압을 출력한다.

스위칭 레귤레이터(1)는 입력 단자(IN)로부터의 전류의 출력 제어를 행하는 PMOS 트랜지스터로 이루어진 스위칭 소자(M1)와, NMOS 트랜지스터로 이루어진 동기 정류용 스위칭 소자(M2)와, 평활용 인덕터(L1) 및 커패시터(C1)와, 출력 전압 검출용 저항(R1 및 R2)을 포함한다. 저항(R1 및 R2)은 출력 단자(OUT)로부터 출력되는 전압(Vout)을 분압함으로써 분압(Vd1)을 생성하여, 생성된 분압을 출력한다.

스위칭 레귤레이터(1)는 전류 검출 회로(2), 기준 전압 발생 회로(3), 오차 증폭 회로(4), 및 슬로프 전압 생성 회로(5)를 더 포함한다. 전류 검출 회로(2)는 저항(R1)과 스위칭 소자(M14)와의 직렬 회로로 형성된다. 전류 검출 회로(2)는 스위칭 소자(M1)와 병렬로 접속되고, 스위칭 소자(M1)에 흐르는 전류를 검출한다. 기준 전압 발생 회로(3)는 설정된 기준 전압(Vref)을 생성하여 출력한다. 오차 증폭 회로(4)는 상기 분압(Vd1)과 이 기준 전압(Vref)을 비교하고, 분압(Vd1)과 기준 전압(Vref) 간의 전압차를 증폭하여 전압(Ve)을 생성하여 생성된 전압(Ve)을 출력한다. 슬로프 전압 생성 회로(5)는 기준 전압(Vref)에 따른 슬로프 전압(Vc)을 생성한다.

또한, 스위칭 레귤레이터(1)는 PWM 비교 회로(6), 플립-플롭 회로(7) 및 드라이버 회로(8)를 포함한다. PWM 비교 회로(7)는 오차 증폭 회로(4)의 출력 전압(Ve)과 슬로프 전압(Vc)과의 전압 비교를 행하고, PWM 제어를 행하기 위한 펄스 신호(Spw)를 생성하여 출력하고, 상기 펄스 신호(Spw)는 출력 전압(Ve)에 대응하는 펄스 폭을 갖는다. 미리 결정된 클록 신호(CLK)와 PWM 비교 회로(6)로부터의 펄스 신호(Spw)가 각각 플립-플롭 회로(7)의 세트 입력(S)과 리셋 입력(R)에 입력된다6). 플립-플롭 회로(7)로부터의 출력 신호에 따라, 드라이버 회로(8)는 스위칭 소자(M1)의 스위칭 제어를 행하기 위한 제어 신호(PD)를 생성하여 스위칭 소자(M1)를 구동하고, 스위칭 소자(M2)의 스위칭 제어를 행하기 위한 제어 신호(ND)를 생성하여 동기 정류용 스위칭 소자(M2)를 구동한다.

스위칭 소자(M1)는 스위칭 소자를 형성한다. 스위칭 소자(M2), 인덕터(L1) 및 커패시터(C1)는 평활 회로를 형성한다. 전류 검출 회로(2)는 전류 검출 회로부를 형성한다. 저항(R1, R2)은 분압 회로를 형성한다. PWM 비교 회로(6)는 펄스 발 생 회로를 형성한다. 플립-플롭 회로(7) 및 드라이버 회로(8)는 스위칭 제어 회로를 형성한다.

입력 단말(IN)과 접지 사이에는 스위칭 소자(M1) 및 스위칭 소자(M2)가 직렬로 접속된다. 스위칭 소자(M1)의 드레인과 출력 단자(OUT) 사이에 인덕터(L1)가 접속된다. 출력 단자(OUT)와 접지 사이에 저항(R1)과 저항(R2)과의 직렬 회로 및 커패시터(C1)가 병렬로 접속되어 있다. 저항(R1)과 저항(R2)과의 접속부의 전압인 분압(Vd1)은 오차 증폭 회로(4)의 비반전 입력에 입력된다. 오차 증폭 회로(4)의 반전 입력에는 기준 전압(Vref)이 입력된다. PWM 비교 회로(6)의 반전 입력에는 오차 증폭 회로(4)의 출력 전압(Ve)이 입력된다. PWM 비교 회로(6)의 비반전 입력에는 슬로프 전압(Vc)이 입력되어 있다. 플립-플롭 회로(7)의 출력 신호는 드라이버 회로(8)에 입력된다. 드라이버 회로(8)는 제어 신호(PD)를 스위칭 소자(M1)의 게이트에 출력하는 동시에 제어 신호(ND)를 동기 정류용 스위칭 소자(M2)의 게이트에 출력한다.

한편, 전류 검출 회로(2)는 저항(R3)과 스위칭 소자(M14)의 직렬 회로로 형성되고, 이 직렬 회로는 스위칭 소자(M1)와 병렬로 접속되어 있다. 스위칭 소자(M14)의 게이트에는 드라이버 회로(8)로부터의 제어 신호(PD)가 입력된다. 저항(R3)과 스위칭 소자(M14)와의 접속부의 전압은 슬로프 전압 생성 회로(5)에 출력된다. 스위칭 소자(M14)는 스위칭 소자(M1)와 동형의 MOS 트랜지스터로 형성된다. 드라이버 회로(8)로부터의 제어 신호(PD)에 의해 스위칭 소자(M1)와 동기하여 온/오프된다.

전류 검출 회로(2)에 흐르는 검출 전류(is)는 이하와 같이 된다. 예컨대, 스위칭 소자(M1)의 온 저항을 0.1 Ω, 스위칭 소자(M14)의 온 저항을 5 Ω, 저항(R3)의 저항치를 5 Ω으로 하고, 스위칭 소자(M1) 및 소자(M14)가 온되어 있을 때의 출력 단자(OUT)로부터 출력되는 출력 전류를 io라고 하면, 검출 전류(is)는 하기 식 1과 같이 된다.

is = io×0.1/(0.1+5+5)

io/100

상기 식 1로부터, 검출 전류(is)는 출력 전류(io)에 비례한 전류인 것을 알 수 있다. 검출 전류(is)에 의한 저항(R3)의 전압 강하를 측정함으로써 출력 전류(io)를 결정할 수 있다. 그러나, 저항(R1, R2) 및 커패시터(C1)에 흐르는 전류 및 후술하는 연산 증폭 회로(AMP4)에 흐르는 전류는 무시할 수 있을 정도로 작은 것이다.

슬로프 전압 생성 회로(5)는 전압 생성 회로부(22), 슬로프 전압 생성 회로부(12), 전압 가산 회로부(13), 및 슬로프 보정 회로부(14)를 포함한다. 전압 생성 회로부(11)는 전류 검출 회로(2)에서 검출한 전류값을 미리 결정된 배율로 증폭한다. 슬로프 전압 생성 회로부(12)는 기준 전압(Vref)에 따른 슬로프 전압을 생성한다. 전압 가산 회로부(13)는 전압 생성 회로부(11)와 슬로프 전압 생성 회로부(12)의 각 출력 전압을 가산하여 가산된 출력 전압들을 슬로프 전압(Vc)으로서 출력한다. 슬로프 보정 회로부(14)는 입력 전압(Vin)과 출력 전압(Vout)과의 전압차에 따라 슬로프 전압 생성 회로부(12)에서 생성되는 슬로프 전압의 경사를 보정한다.

전압 생성 회로부(11)는 연산 증폭기(AMP1), PMOS 트랜지스터(M6) 및 저 항(R6, R7)을 포함한다. 연산 증폭 회로(AMP1)의 비반전 입력은 전류 검출 회로(2)의 출력인 저항(R3)과 스위칭 소자(M14)의 소스와의 접속부에 접속되어 있다. 입력 단말(IN)과 접지 전압 사이에는 저항(R6), PMOS 트랜지스터(M6) 및 저항(R7)이 직렬로 접속되어 있다. 연산 증폭 회로(AMP1)의 반전 입력은 PMOS 트랜지스터(M6)의 소스에 접속되어 있다. 연산 증폭 회로(AMP1)의 출력은 PMOS 트랜지스터(M6)의 게이트에 접속되어 있다. 이 결과, 저항(R7)에 걸친 전압은 검출 전류(is)에 비례한 전압, 즉 출력 전류(io)에 비례한 전압이 된다.

슬로프 전압 생성 회로부(12)는 연산 증폭 회로(AMP2), NMOS 트랜지스터(M7, M10), 전류 미러 회로를 형성하고 있는 PMOS 트랜지스터(M8, M9), 저항(R10) 및 커패시터(C2)를 포함한다. 연산 증폭 회로(AMP2)의 비반전 입력에는 기준 전압(Vref)이 입력된다. 연산 증폭 회로(AMP2)의 반전 입력은 NMOS 트랜지스터(M7)의 소스에 접속된다. 연산 증폭 회로(AMP2)의 출력은 NMOS 트랜지스터(M7)의 게이트에 접속되어 있다. NMOS 트랜지스터(M7)의 소스는 저항(R10)을 통해 접지되어 있다. NMOS 트랜지스터(M7)의 드레인은 PMOS 트랜지스터(M8)의 드레인에 접속되어 있다.

PMOS 트랜지스터(M8, M9)의 각 소스에는 입력 전압(Vin)이 입력된다. PMOS 트랜지스터(M8, M9)의 각 게이트는 서로 접속되며, 이 게이트의 접속부는 PMOS 트랜지스터(M8)의 드레인에 접속되어 있다. PMOS 트랜지스터(M9)의 드레인은 커패시터(C2)를 통해 접지된다. NMOS 트랜지스터(M10)의 드레인은 커패시터(C2)와 PMOS 트랜지스터(M9)의 드레인과의 접속부에 접속되어 있다. NMOS 트랜지스터(M10)의 소스는 접지되고, NMOS 트랜지스터(M10)의 게이트에는 드라이버 회로(8)로부터의 제 어 신호(PD)가 입력되어 있다.

전압 가산 회로부(13)는 연산 증폭 회로(AMP3), 전류 미러 회로를 형성하고 있는 PMOS 트랜지스터(M3, M4), NMOS 트랜지스터(M5), 전류원(i1) 및 저항(R4, R5, R8, R9)을 포함한다. 연산 증폭 회로(AMP3)의 비반전 입력은 저항(R8)을 통해 전압 생성 회로부(11)의 출력인 PMOS 트랜지스터(M6)의 드레인에 접속된다. 연산 증폭 회로(AMP3)의 비반전 입력은 또한 저항(R9)을 통해 슬로프 전압 생성 회로부(12)의 출력인 PMOS 트랜지스터(M9)의 드레인에 접속되어 있다. 또한, 연산 증폭 회로(AMP3)의 반전 입력은 NMOS 트랜지스터(M5)의 소스에 접속되어 있고, 연산 증폭 회로(AMP3)의 출력은 NMOS 트랜지스터(M5)의 게이트에 접속되어 있다.

NMOS 트랜지스터(M5)의 소스는 저항(R5)을 통해 접지되어 있다. NMOS 트랜지스터(M5)의 드레인은 PMOS 트랜지스터(M4)의 드레인에 접속되어 있다. PMOS 트랜지스터(M3, M4)의 각 게이트는 서로 접속되고, 이 게이트의 접속부는 PMOS 트랜지스터(M4)의 드레인에 접속되어 있다. PMOS 트랜지스터(M3, M4)의 각 소스에 입력 전압(Vin)이 입력된다. PMOS 트랜지스터(M3)의 드레인은 저항(R4)을 통해 접지되어 있다. 또한, PMOS 트랜지스터(M3)에 병렬로 전류원(i1)이 접속된다. 전류원(i1)은 저항(R4)에 미리 결정된 전류를 공급하여 오프셋 전압을 발생시키고 있다.

슬로프 보정 회로부(14)는 연산 증폭기(AMP4), 전류 미러 회로를 형성하고 있는 NMOS 트랜지스터(M11, M12), PMOS 트랜지스터(M13) 및 저항(R11)을 포함한다. 연산 증폭기(AMP4)의 비반전 입력에는 출력 전압(Vout)이 입력된다. 연산 증폭기(AMP4)의 반전 입력은 PMOS 트랜지스터(M13)의 소스에 접속된다. 입력 전압(Vin) 은 PMOS 트랜지스터(M13)의 소스에 저항(R11)을 통하여 입력된다. PMOS 트랜지스터(M13)의 드레인은 NMOS 트랜지스터(M12)의 드레인에 접속되어 있다. NMOS 트랜지스터(M11, M12)의 각 게이트는 서로 접속되고, 이 게이트의 접속부는 NMOS 트랜지스터(M12)의 드레인에 접속되어 있다. NMOS 트랜지스터(M11)의 드레인은 커패시터(C2)와 PMOS 트랜지스터(M9)의 드레인과의 접속부에 접속된다. NMOS 트랜지스터(M11, M12)의 각 소스는 접지되어 있다.

도 3은 상술된 바와 같이 구성된 스위칭 레귤레이터(1)에서 지점 A 내지 D(도 2)의 파형을 도시하는 타이밍 챠트이다. 도 3을 참조하면서 슬로프 전압 생성 회로(5)의 동작에 대해서 설명한다.

플립-플롭 회로(7)의 세트 입력(S)에는 클록 펄스 신호(CLK)가 입력되어 있다. 플립-플롭 회로(7)는 클록 펄스 신호(CLK)의 상승 또는 하강에 의해 세트되어, 출력(Q)을 HIGH로 한다. 플립-플롭 회로(7)의 리셋 입력(R)에는 PWM 비교 회로(6)의 출력이 접속되어 있다. 플립-플롭 회로(7)는 세트된 후, PWM 비교 회로(6)의 출력 신호(Spw)에 의해 리셋되어, 출력(Q)을 LOW로 되돌린다. 플립-플롭 회로(7)의 출력(Q)은 드라이버 회로(8)의 입력(I)에 접속된다. 드라이버 회로(8)는 플립-플롭 회로(7)로부터 입력된 신호의 레벨에 따른 펄스 신호인 제어 신호(PD)를 생성하여 출력하는 동시에, 제어 신호(PD)의 신호 레벨을 반전시킨 펄스 신호인 제어 신호(ND)를 생성하여 출력한다.

드라이버 회로(8)로부터의 제어 신호(PD)가 LOW일 때에는 스위칭 소자(M1, M14)가 모두 온된다. 그 결과, 저항(R3)에 검출 전류(is)가 흘러 전압 강하가 발생 하고, 이 전압이 전압 생성 회로부(11)에 입력된다. 전압 생성 회로부(11)는, 저항(R3)에 걸친 전압을 접지 기준의 전압으로 변환하고, 소정의 배율(m)로 증폭하여 증폭된 전압을 출력한다. 배율(m)은 저항(R6)과 저항(R7)과의 저항에 의하여 결정된다. 저항(R6, R7)의 저항을 각각 r6 및 r7이라고 하면, m = r7/r6으로 표시된다. 또한, 본 실시예에 따르면, r6은 r7로 하고 배율(m)은 1로 설정하고 있다. 도 3에서는, C점의 신호인 전압 생성 회로부(11)의 출력 신호를 신호(SC)로서 나타내고 있다.

슬로프 전압 생성 회로부(12)에서는, NMOS 트랜지스터(M7)의 소스와 접지 전압(Vref) 사이에 접속된 저항(R10)의 전압 강하가 기준 전압(Vref)과 동일해지도록 연산 증폭 회로(AMP2)가 NMOS 트랜지스터(M7)의 게이트 전압을 제어한다. 이 때문에, NMOS 트랜지스터(M7)의 드레인 전류(id7)는 저항(R10)의 저항을 r10으로 하면 Vref/r10으로 표시되고, 기준 전압(Vref)에 비례한 전류값을 갖는다. 이 전류가 PMOS 트랜지스터(M8, M9)로 구성된 전류 미러 회로에 의하여 반영되어 커패시터(C2)를 충전한다.

커패시터(C2)에는 게이트가 스위칭 소자(M1)의 게이트에 접속된 NMOS 트랜지스터(M10)가 병렬로 접속되어 있다. 이 때문에, 스위칭 소자(M1)가 오프되어 있는 기간은 NMOS 트랜지스터(M10)는 온되어, 커패시터(C2)를 충전하는 전류를 바이패스한다. 따라서, 커패시터(C2)의 전압은 상승하지 않는다. 스위칭 소자(M1)가 온되면, NMOS 트랜지스터(M10)는 오프되어, 커패시터(C2)는 PMOS 트랜지스터(M8, M9)로 구성된 전류 미러 회로에서 반영된 전류로 충전된다. 그 결과, 도 2의 B점의 신 호(SB)의 전압은 도 3에서 (b)에서 도시하는 바와 같이, 시간에 대하여 상승한다. 이 전압 상승의 슬로프 각도는 일정하여 기준 전압(Vref)에 비례하고 있다. 기준 전압(Vref)이 높아지면, 신호(SB)의 슬로프 각도는 일점쇄선으로 도시된 바와 같이 증가한다.

전압 생성 회로부(11)의 출력 신호(SC)와 슬로프 전압 생성 회로부(12)의 출력 신호(SB)는 대응하는 저항(R8)과 저항(R9)을 통해 전압 가산 회로부(13)의 연산 증폭 회로(AMP3)의 비반전 입력단에 입력된다. 연산 증폭 회로(AMP3)의 비반전 입력에 입력되는 신호(SD)의 파형을 도 3의 (d)에서는 실선으로 나타낸다. 도 3의 (d)에서 일점쇄선으로 도시된 파형은 슬로프 전압 생성 회로부(12)로부터의 출력 신호(SB)가 입력되지 않은 경우를 나타내고 있다. 도 2의 D점의 전압은 전압 생성 회로부(11)의 출력 신호(SC)와 슬로프 전압 생성 회로부(12)의 출력 신호(SD)의 전압의 합산이다. 연산 증폭 회로(AMP3)는 저항(R5)에 걸친 전압이 D점에 전압과 동일하게 되도록 NMOS 트랜지스터(M5)의 게이트 전압을 제어한다. 따라서, NMOS 트랜지스터(M5)의 드레인 전류(id5)는 D점의 전압에 비례한다.

드레인 전류(id5)는 PMOS 트랜지스터(M3, M4)로 형성된 전류 미러 회로를 통해 저항(R4)에 공급되어, 저항(R4)에 걸쳐 발생하는 전압도 D점의 전압에 비례한다. 본 실시예에 따르면, PMOS 트랜지스터(M3, M4)로 형성된 전류 미러 회로의 전류비를 1:1, 저항(R4)과 저항(R5)의 각 저항치가 같다. 따라서, 저항(R4)에 걸친 전압은 D점의 전압과 동일해지고, PWM 비교 회로(6)의 비반전 입력에 입력된다.

PWM 비교 회로(6)의 반전 입력에는 오차 증폭 회로(4)로부터의 출력 전 압(Ve)이 입력되어 있다. 오차 증폭 회로(4)는 기준 전압(Vref)과 분압(Vd1)과의 전압차를 증폭한다. PWM 비교 회로(6)는 전압 가산 회로부(13)로부터의 슬로프 전압(Vc)이 오차 증폭 회로(4)의 출력 전압(Ve)을 초과하면, 리셋 펄스를 플립-플롭 회로(7)의 리셋 입력(R)에 출력한다.

이와 같이, 클록 펄스 신호(CLK)에 의해 온된 스위칭 소자(M1)는 PWM 비교 회로(6)로부터의 출력 신호(Spw)에 의해 오프된다. 이 동작을 반복함으로써, 출력 전압(Vout)이 일정 전압이 되도록 제어된다.

한편, 전압 가산 회로부(13)에 설치된 전류원(i1)으로부터 저항(R4)에 미리결정된 전류가 공급되면, 신호(SD)에 오프셋 전압이 가해져, 신호(SD)의 전압 파형이 이 오프셋 전압만큼 상승한다. 이와 같이, 신호(SD)에 오프셋 전압을 가함으로써 PWM 비교 회로(6)의 동작을 안정시킬 수 있다. 또한, 오차 증폭 회로(4)는 주파수 진행 성분을 갖고 있기 때문에, 이 진행 성분만큼 출력 전압(Ve)에 오차가 생긴다. 이 출력 편차분에 해당하는 오프셋 전압을 가하여 보정함으로써, 출력 전압(Vout)의 정밀도 향상을 도모할 수 있다.

슬로프 전압 생성 회로부(12)는 기준 전압(Vref)에 기초하여 슬로프 전압(VB)를 생성한다. 따라서, 출력 전압(Vout)을 변경하는 경우는, 기준 전압(Vref)을 변경한다. 기준 전압(Vref)의 변경은 출력 전압(Vout)을 바꾸는 동시에, 슬로프 전압(VB)의 슬로프도 바꿀 수 있다. 따라서, 출력 전압(Vout)의 변경에 따라 슬로프 전압 생성 회로부(12)의 회로 정수를 변경할 필요가 없어져 출력 전압(Vout)의 변경을 용이하게 행할 수 있다.

다음에, 슬로프 보정 회로부(14)에 대해서 설명을 행한다.

슬로프 보정 회로부(14)에 있어서, 연산 증폭 회로(AMP4)는 PMOS 트랜지스터(M13)의 소스 전압이 출력 전압(Vout)과 동일한 전압이 되도록 PMOS 트랜지스터(M13)의 게이트 전압을 제어한다. PMOS 트랜지스터(M13)의 소스에 입력 전압(Vin)이 저항(R11)을 통하여 인가된다. 따라서, 저항(R11)에는 입력 전압(Vin)과 출력 전압(Vout)의 차전압이 인가된다. 그 결과, PMOS 트랜지스터(M13)의 드레인 전류(id13)는 입력 전압(Vin)과 출력 전압(Vout)과의 전압차에 비례한다.

드레인 전류(id13)는 NMOS 트랜지스터(M11, M12)로 형성된 전류 미러 회로에 의해 반영된다(reflect). NMOS 트랜지스터(M11)의 드레인은 PMOS 트랜지스터(M9)의 드레인에 접속된다. 따라서, NMOS 트랜지스터(M11)의 드레인 전류(id11)는 PMOS 트랜지스터(M9)의 바이패스된 드레인 전류(id9), 즉, 커패시터(C2)를 충전하기 위한 바이패스된 전류이다. 상술된 바와 같이, NMOS 트랜지스터(M11)의 드레인 전류(id11)는 입력 전압(Vin)과 출력 전압(Vout)과의 전압차에 따라 변화한다. 따라서, 커패시터(C2)의 충전 전류는 입력 전압(Vin)과 출력 전압(Vout)의 전압차에 따라 변화하게 된다.

입력 전압(Vin)과 출력 전압(Vout)과의 전압차가 작은 경우는, NMOS 트랜지스터(M11)의 드레인 전류(id11)가 작아진다. 따라서, 도 3의 (b)의 신호(SB)의 파형은 일점쇄선으로 도시된 바와 같이 높아진다. 이러한 슬로프 보정에 의해 입력 전압(Vin) 및 출력 전압(Vout)의 변동분이 즉시 신호(SB)의 파형에 반영된다. 따라서, 입력 전압의 변동에 대한 응답 특성을 대폭 개선할 수 있다. 또한, 기준 전 압(Vref)을 크게 한 경우도 도 3의 (b)의 신호(SB)의 파형은 일점쇄선으로 도시된 바와 같이 높아진다.

도 2에 있어서, 인덕터(L1) 및 커패시터(C1)를 제외한 각 회로는 하나의 IC에 집적하도록 하여도 좋다. 또한, 동기 정류용 스위칭 소자(M2) 대신에 플라이휠 다이오드를 사용하여도 좋다. 이 경우, 플라이휠 다이오드가 집적 가능성에 따라 인덕터(L1) 및 커패시터(C1)를 제외한 각 회로와 함께 하나의 IC에 집적하도록 하여도 좋다.

이와 같이, 본 실시예의 스위칭 레귤레이터에 따르면, 스위칭 소자(M1)에 흐르는 전류에 따른 전압을 생성하고; 기준 전압(Vref)에 따른 슬로프를 갖는 신호(SB)를 생성하고; 입력 전압(Vin)과 출력 전압(Vout)과의 전압차에 따라 이 신호(SB)의 슬로프 경사를 보정하고; 스위칭 소자(M1)에 흐르는 전류에 따른 전압의 신호(SC)와 이 보정한 슬로프를 갖는 신호(SB)를 가산하고; 기준 전압(Vref)과 출력 전압(Vout)을 분압한 분압(Vd1)과의 전압차를 증폭하고; 상기 가산한 전압과 이 증폭한 전압에 따른 시간 폭의 펄스를 생성하고; 이 생성한 펄스에 따라 스위칭 소자(M1)의 스위칭이 제어된다. 이것으로부터, 직선성이 좋은 슬로프 전압을 생성하고, 입력 전압이나 출력 전압을 변경한 경우에도 적정한 슬로프 보상을 행할 수 있다.

본 발명의 일 실시예에 따른 스위칭 레귤레이터에 따르면, 제1 스위칭 소자에 흐르는 전류에 따른 전압을 생성하고; 기준 전압에 따른 슬로프 전압을 생성하 고; 상기 입력 전압과 상기 출력 전압과의 전압차에 따라 이 슬로프 전압의 슬로프 경사를 보정하고; 제1 스위칭 소자에 흐르는 전류에 따른 전압과 이 보정한 슬로프 전압을 가산하고; 기준 전압과 출력 전압을 분압한 분압과의 전압차를 증폭하고; 상기 가산한 전압과 이 증폭한 전압에 따른 시간 폭을 갖는 펄스를 생성하고; 이 생성한 펄스에 따라 상기 제1 스위칭 소자의 스위칭 제어를 행하도록 하였다. 이것으로부터, 직선성이 좋은 슬로프 전압을 얻을 수 있고, 입력 전압이나 출력 전압을 변경한 경우에도 적정한 슬로프 보상을 행할 수 있는 동시에, 입력 전압 및 출력 전압 변동에 대한 응답 속도의 개선을 도모할 수 있다.

또한, 전압 가산 회로부의 출력 전압에 오프셋 전압이 제공될 수도 있다. 이것은 펄스 발생 회로의 동작을 안정화시키고, 이 오프셋 전압량에 의해 펄스 발생 회로의 정상 상태(steady-state) 편차 오차의 보정을 행할 수 있다.

또한, 전류 검출 회로부는 저항과 제2 스위칭 소자의 직렬 회로를 포함할 수도 있고, 상기 직렬 회로는 상기 제1 스위칭 소자에 병렬로 접속되고, 제2 스위칭 소자의 제어 전극은 상기 제1 스위칭 소자의 제어 전극에 접속된다. 전류 검출 회로부는 저항에 걸친 전압 강하로부터 상기 제1 스위칭 소자에 흐르는 전류의 검출한다. 따라서, 제1 스위칭 소자에 직렬로 전류 검출용 저항을 접속한 경우에 비하여 손실을 적게 할 수 있어 전력 효율을 향상시킬 수 있다.

또한, 슬로프 전압 생성 회로부는 상기 기준 전압에 비례한 전류를 생성하는 제1 전압-전류 변환 회로와, 이 제1 전압-전류 변환 회로의 출력 전류에 의해 충전되는 제1 커패시터를 포함하고, 이 제1 커패시터에 충전된 전압을 상기 슬로프 전 압으로서 출력하도록 한다. 따라서, 직선성이 좋은 슬로프 전압을 생성할 수 있다.

또한, 슬로프 전압 생성 회로부는 상기 제1 커패시터와 병렬로 접속한 제3 스위칭 소자를 포함할 수도 있다. 이 제3 스위칭 소자는 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 행할 수도 있고, 상기 제1 스위칭 소자가 오프되어 있는 기간에, 상기 제1 커패시터에 충전된 전하를 방전시킨다. 따라서, 제1 커패시터의 전하를 실질적으로 어떤 전하도 남아있지 않을때 까지 방전시킬 수 있다.

또한, 슬로프 보정 회로부는 상기 입력 전압과 상기 출력 단자의 전압과의 전압차를 전류로 변환하는 제2 전압-전류 변환 회로를 포함한다. 이 제2 전압-전류 변환 회로는 제1 전압-전류 변환 회로에 의해 상기 제1 커패시터가 충전되어 있는 기간에, 이 제1 커패시터로부터 전하를 방전시켜 슬로프 전압을 보정할 수도 있다. 따라서, 슬로프 전압의 슬로프의 직선성을 손상시키지 않고 슬로프 전압을 보정할 수 있고, 입력 전압의 변동에 대한 응답 속도를 개선할 수 있다.

기준 전압의 설정을 변경함으로써, 출력 단자로부터 출력하는 전압을 바꿀수도 있어서, 출력 전압의 변경에 따라 슬로프 전압의 슬로프도 변할 수도 있다. 따라서, 항상 최적의 슬로프 보상을 행할 수 있다.

또한, 본 발명의 일 실시예에 따른 스위칭 레귤레이터의 전압 제어 방법에 따르면, 스위칭 소자에 흐르는 전류에 따른 전압이 생성되고; 기준 전압에 따른 슬로프 전압이 생성되고; 상기 입력 전압과 상기 출력 전압과의 전압차에 따라 이 슬로프 전압의 슬로프 경사가 보정되고; 스위칭 소자에 흐르는 전류에 따른 전압과 이 보정한 슬로프 전압이 가산되고; 기준 전압과 출력 전압을 분압한 분압과의 전 압차가 증폭되고; 상기 가산한 전압과 이 증폭한 전압에 따른 시간 폭을 갖는 펄스가 생성되고; 이 생성한 펄스에 따라 상기 스위칭 소자의 스위칭이 제어된다. 이것으로부터, 직선성이 좋은 슬로프 전압을 생성할 수 있고, 입력 전압이나 출력 전압을 변경한 경우에도 적정한 슬로프 보상을 행할 수 있는 동시에 입력 전압 및 출력 전압 변동에 대한 응답 속도의 개선을 도모할 수 있다.

본 발명은 특정적으로 개시된 실시예에 제한되는 것이 아니며, 본 발명의 사상을 벗어나지 않고 변형 및 수정이 행해질 수도 있다.

본 출원은 2005년 3월 3일 출원된 일본 우선권 특허 출원 2005-059210에 기초하며, 그 전체 내용이 여기서 참조용으로 사용되었다.

Claims

입력 단자에 입력된 입력 전압을 설정된 기준 전압에 비례하는 전압으로 변환하여 출력 단자로부터 상기 전압을 출력하는 전류-모드 제어형 스위칭 레귤레이터로서,

제어 전극에 입력되는 제어 신호에 따라 스위칭을 행하여 상기 입력 전압의 출력 제어를 행하도록 구성된 스위칭 소자;

상기 스위칭 소자의 출력 전압을 평활하여 상기 출력 단자에 평활된 상기 출력 전압을 출력하도록 구성된 평활 회로;

상기 출력 단자의 전압을 미리 결정된 비율로 분압하도록 구성된 분압 회로;

상기 기준 전압과 상기 분압 회로의 출력 분압과의 전압차를 증폭하도록 구성된 오차 증폭 회로;

상기 기준 전압에 따른 슬로프 전압을 생성하고, 상기 입력 전압과 상기 출력 단자의 전압과의 전압차에 따라 상기 슬로프 전압의 슬로프 경사를 보정하고, 상기 스위칭 소자에 흐르는 전류를 검출하여 상기 검출된 전류에 따른 전압을 생성하며, 상기 생성된 전압과 상기 보정된 슬로프 전압을 가산하여 출력하도록 구성된 슬로프 전압 생성 회로;

상기 오차 증폭 회로의 출력 전압과 상기 슬로프 전압 생성 회로의 출력 전압에 따른 시간 폭을 갖는 펄스 신호를 생성하여 출력하도록 구성된 펄스 발생 회로; 및

상기 펄스 발생 회로로부터 출력된 상기 펄스 신호에 따라 상기 스위칭 소자의 스위칭을 제어하도록 구성된 스위칭 제어 회로

를 포함하는 스위칭 레귤레이터.
제1항에 있어서, 상기 슬로프 전압 생성 회로는 상기 입력 전압과 상기 출력 단자의 전압과의 전압차가 증가함에 따라 상기 슬로프 전압의 슬로프 경사를 감소시키는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 슬로프 전압 생성 회로는,

상기 스위칭 소자에 흐르는 전류를 검출하도록 구성된 전류 검출 회로부;

상기 전류 검출 회로부에서 검출된 전류에 따른 전압을 생성하도록 구성된 전압 생성 회로부;

상기 기준 전압에 따른 슬로프 전압을 생성하도록 구성된 슬로프 전압 생성 회로부;

상기 입력 전압과 상기 출력 단자의 전압과의 전압차가 증가함에 따라 상기 슬로프 전압의 슬로프 경사가 감소되도록, 상기 슬로프 전압의 슬로프 경사를 보정하도록 구성된 슬로프 보정 회로부; 및

상기 전압 생성 회로부의 출력 전압과 상기 슬로프 전압 생성 회로부의 출력 전압을 가산하여 출력하도록 구성된 전압 가산 회로부

를 포함하고,

상기 펄스 발생 회로는 상기 오차 증폭 회로의 출력 전압과 상기 전압 가산 회로부의 출력 전압에 따른 시간 폭을 갖는 펄스 신호를 생성하여 출력하는 것인 스위칭 레귤레이터.
제3항에 있어서, 상기 전압 가산 회로부는 상기 전압 생성 회로부와 상기 슬로프 전압 생성 회로부의 출력 전압들이 가산된 출력 전압에 오프셋을 제공하여 출력하는 것인 스위칭 레귤레이터.
제3항에 있어서, 상기 전류 검출 회로부는 저항과 부가적인 스위칭 소자의 직렬 회로를 포함하고, 상기 직렬 회로는 상기 스위칭 소자와 병렬로 접속되고, 상기 부가적인 스위칭 소자는 상기 스위칭 소자의 제어 전극에 접속된 제어 전극을 가지며,

상기 전류 검출 회로부는 상기 스위칭 소자에 흐르는 전류를 상기 저항 양단의 전압 강하로부터 검출하는 것인 스위칭 레귤레이터.
제3항에 있어서, 상기 슬로프 전압 생성 회로부는,

상기 기준 전압에 비례하는 전류를 생성하도록 구성된 전압-전류 변환 회로; 및

상기 전압-전류 변환 회로의 출력 전류에 의해 충전되도록 구성된 커패시터

를 포함하고,

상기 슬로프 전압 생성 회로부는 상기 커패시터에 충전된 전압을 상기 슬로프 전압으로서 출력하는 것인 스위칭 레귤레이터.
제6항에 있어서, 상기 슬로프 전압 생성 회로부는 상기 커패시터와 병렬로 접속된 부가적인 스위칭 소자를 포함하고, 상기 부가적인 스위칭 소자는 상기 스위칭 소자의 스위칭과 상반되는 스위칭을 행하여, 상기 스위칭 소자가 오프되어 있는 기간동안 상기 부가적인 스위칭 소자는 상기 커패시터에 충전된 전하를 방전시키는 것인 스위칭 레귤레이터.
제6항에 있어서, 상기 슬로프 보정 회로부는 상기 입력 전압과 상기 출력 단자의 전압과의 전압차를 전류로 변환하도록 구성된 부가적인 전압-전류 변환 회로를 포함하고,

상기 부가적인 전압-전류 변환 회로는 상기 전압-전류 변환 회로에 의해 상기 커패시터가 충전되는 기간 동안, 상기 커패시터로부터 전하를 방전시킴으로써 상기 슬로프 전압을 보정하는 것인 스위칭 레귤레이터.
제1항에 있어서,

상기 설정된 기준 전압을 생성하도록 구성된 기준 전압 발생 회로를 더 포함하고,

상기 기준 전압 발생 회로의 기준 전압의 설정을 변경함으로써 상기 출력 단 자로부터 출력되는 전압을 바꾸는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 스위칭 소자, 상기 분압 회로, 상기 오차 증폭 회로, 상기 슬로프 전압 생성 회로, 상기 펄스 발생 회로 및 상기 스위칭 제어 회로는 단일 IC에 집적되는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 평활 회로는,

상기 스위칭 소자의 출력과 상기 출력 단자 사이에 접속된 인덕터;

제어 전극에 입력된 제어 신호에 따라 상기 인덕터에 축적된 에너지를 방출하도록 구성된 동기 정류용 부가적인 스위칭 소자; 및

상기 출력 단자에 접속된 평활용 커패시터

를 포함하고,

상기 스위칭 소자, 상기 부가적인 스위칭 소자, 상기 분압 회로, 상기 오차 증폭 회로, 상기 슬로프 전압 생성 회로, 상기 펄스 발생 회로 및 상기 스위칭 제어 회로는 단일 IC에 집적되는 것인 스위칭 레귤레이터.
출력 단자로부터 출력된 전압을 미리 결정된 비율로 분압하고, 상기 분압이 설정된 기준 전압과 동일하도록 스위칭 소자를 사용하여 입력 단자에 입력된 입력 전압의 출력 제어를 행하며, 상기 스위칭 소자로부터 출력된 전압을 평활하여 상기 출력 단자로부터 상기 평활된 전압을 출력하는 전류-모드 제어형 스위칭 레귤레이터의 전압 제어 방법으로서,

(a) 상기 기준 전압과 상기 분압과의 전압차를 증폭하는 단계;

(b) 상기 기준 전압에 따른 슬로프 전압을 생성하고, 상기 입력 전압과 상기 출력 단자의 전압과의 전압차에 따라 상기 슬로프 전압의 슬로프 경사를 보정하는 단계;

(c) 상기 스위칭 소자에 흐르는 전류를 검출하여 상기 검출된 전류에 따른 전압을 생성하는 단계;

(d) 상기 단계 (c)에서 생성된 전압과 상기 단계 (b)에서 보정된 슬로프 전압을 가산하는 단계;

(e) 상기 단계 (a)에 의하여 획득된 전압과 상기 단계 (d)에 의하여 획득된 전압에 따른 시간 폭을 갖는 펄스를 생성하는 단계; 및

(f) 상기 단계 (e)에서 생성된 펄스에 따라 상기 스위칭 소자를 스위칭하는 단계

를 포함하는 스위칭 레귤레이터의 전압 제어 방법.
제12항에 있어서, 상기 단계 (b)는 상기 입력 전압과 상기 출력 단자의 전압과의 전압차가 증가함에 따라 상기 슬로프 전압의 슬로프 경사를 감소시키는 것인 스위칭 레귤레이터의 전압 제어 방법.