JP5130944B2 - Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路 - Google Patents

Description

本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータおよびその電源制御用半導体集積回路に関し、特に電圧入力端子側のスイッチング素子のオン時の電流を検出して制御を行なうカレントフィードバック型のＤＣ−ＤＣコンバータに適用して有効な技術に関する。

入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電源電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流用スイッチング素子を備え、駆動用スイッチング素子と整流用スイッチング素子と相補的にオン、オフさせることで、ダイオード整流型のＤＣ−ＤＣコンバータに比べて電力効率を高めた同期整流型のＤＣ−ＤＣコンバータがある。

同期整流型のＤＣ−ＤＣコンバータにおいては、出力電圧を誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする電圧フィードバック制御が一般に行われている。さらに、入力端子側のスイッチング素子（ハイサイドスイッチ）に流れる電流を検出して軽負荷時のピーク電流を制限するため、電流を検出して制御を行なうカレントモードと呼ばれる制御を併用することも行なわれている。カレントモード制御を適用したＤＣ／ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
特開２００６−０１４９０５６号公報 特開平０８−２９８７７１号公報

本出願人は、デューティ５０％以上の領域で生じるインダクタ電流のサブハーモニック発振を防止するため、図４に示すような構成を有するカレントフィードバック型のＤＣ−ＤＣコンバータを開発し、検討を行なった。図４のＤＣ−ＤＣコンバータは、出力電圧をフィードバックしてＰＷＭ制御を行なうとともに、スイッチング素子と直列に接続された電流検出用抵抗Ｒｓの電位を受けて電流を検出するアンプＡＭＰ１と、ＲＡＭＰ信号（三角波）を電圧−電流変換するアンプＡＭＰ２と、これらのアンプの電流を合成して図５（Ｂ）に示すような合成電圧に変換する抵抗Ｒ０およびその電圧を底上げするレベルシフト用の電源Ｖｂとを設け、底上げされた電圧をＰＷＭコンパレータ２２の非反転入力端子に参照電位として供給するようにしたものである。

図４のレギュレータは、ＲＡＭＰ波形と電流検出波形とを合成することで位相補償を行なうことによりサブハーモニック発振を防止することはできるが、ＲＡＭＰ信号と電流検出信号との合成後の信号の電流検出信号がなくなる図５（Ｂ）のｔ１〜ｔ５のようなポイントでスパイク状のノイズが発生して合成波形（三角波）が崩れ、デューティのリニアリティが低下するおそれがある。また、デューティ１００％の駆動が必要な場合、ＰＷＭコンパレータの応答遅れによって、次の周期の先頭のプリスタート信号にマスクがかかった状態となり、後段のフリップフロップ２５がセットされず次の周期のスイッチングが抜けてしまう場合がある。

さらに、電流検出用抵抗Ｒｓを使用しており損失を減らすにはこの抵抗の値は小さいほど良いが、製造ばらつきや面積を考慮すると１００ｍΩ以下にすることが困難である。そのため、プロセスの改良によりスイッチング素子のオン抵抗が小さくなると、検出抵抗Ｒｓの損失が相対的に大きくなって電力効率の悪化の原因となるなどの課題がある。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、カレントフィードバック型のＤＣ−ＤＣコンバータにおいて、デューティのリニアリティを向上させるとともに、ＰＷＭコンパレータの応答遅れによって次の周期の先頭のプリスタート信号にマスクがかかるような不所望な事態が発生するのを回避できる制御技術を提供することにある。

本発明の他の目的は、カレントフィードバック型のＤＣ−ＤＣコンバータにおいて、電力効率を向上させることができるような制御技術を提供することにある。

本発明は、上記目的を達成するため、電圧変換用のインダクタ（コイル）と、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、出力電圧がフィードバックされるＰＷＭコンパレータを有し前記駆動用スイッチング素子に流れる電流を検出して前記駆動用スイッチング素子のオン時間制御を行なうスイッチング制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
前記スイッチング制御回路は、前記駆動用スイッチング素子に流れる電流を検出して接地電位基準の電圧として出力する電流検出回路と、所定の波形信号を生成する波形合成手段とを備え、前記電流検出回路は、出力ノードに接続され前記駆動用スイッチング素子のオン期間を検出するとともに前記駆動用スイッチング素子に流れる電流を抽出して伝達するオン期間検出回路と、前記駆動用スイッチング素子と同一構造で所定のＷ／Ｌ比とされたダミー素子と、該ダミー素子と直列に接続されたトランジスタおよび抵抗と、前記オン期間検出回路から伝達される信号を受け前記トランジスタをバイアスする信号を出力する差動アンプと、前記トランジスタと前記抵抗との接続点の電位を持ち上げるレベルシフト手段と、を備え、前記波形合成手段は、前記レベルシフト手段の出力側に一方の端子が接続された容量素子と、該容量素子の他方の端子と電源電圧端子との間に接続された定電流源と、を備え、前記電流検出回路が電流を検出している間だけ前記定電流源による前記容量素子の充電を行って前記所定の波形信号を生成し、該波形信号を前記レベルシフト手段により持ち上げられた電位に加算して前記ＰＷＭコンパレータに供給するようにしたものである。

上記のような構成を有するＤＣ−ＤＣコンバータによれば、スイッチング素子に流れる電流を検出した波形とＲＡＭＰ波形との合成により位相補償することができるため、ハーモニック発振を防止しデューティのリニアリティを向上させることができるようになる。

また、駆動用スイッチング素子と直列に電流検出抵抗を設ける必要がなくなり、電力効率を向上させることができるようになる。なお、ダミー素子を使用する代わりに、前記駆動用スイッチング素子と直列に電流検出用抵抗を接続し、前記電流検出回路には、前記電流検出用抵抗で降下した電圧を入力とする差動アンプを設け、該差動アンプの出力が前記電流検出回路の出力とされるように構成してもよい。

また、前記電流検出回路は、前記トランジスタと前記抵抗との接続点の電位を持ち上げるレベルシフト手段を備え、前記波形合成手段は前記波形信号に前記レベルシフト手段により持ち上げられた電圧を加算するように構成したことにより、所望のレベルの波形信号をＰＷＭコンパレータに供給することができる。

また、前記電流検出回路は、前記電流検出回路の後段に接続されたローパスフィルタを備え、前記レベルシフト手段は前記ローパスフィルタを通過した信号の電位を持ち上げるようにする。ローパスフィルタを設けることにより、ＰＷＭコンパレータに供給される信号からノイズを除去することができる。

さらに、前記ＰＷＭコンパレータの前段には、出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプを設け、前記ＰＷＭコンパレータの後段には、該前記ＰＷＭコンパレータの出力がリセット端子に入力され、セット端子に所定の周期のプリスタート信号が入力されるフリップフロップを設けるように構成する。これにより、プリスタート信号によって正確にスイッチング素子のオンタイミングを与えることができるとともに、ＰＷＭコンパレータの出力がひげ状のパルスとなるためＰＷＭコンパレータの応答遅れによって次の周期の先頭のプリスタート信号にマスクがかかるような不所望な事態が発生するのを回避できる。

さらに、前記レベルシフト手段は、コレクタ端子が接地点に接続され、前記ローパスフィルタを通過した信号がベース端子に入力され、エミッタ端子からレベルシフトした電圧を出力するＰＮＰバイポーラトランジスタまたはＰチャネルＦＥＴを用いるようにしても良い。これにより、比較的簡単な回路によりレベルシフト手段を実現できるようになる。

本発明に従うと、カレントフィードバック型のＤＣ−ＤＣコンバータにおいて、デューティのリニアリティを向上させるとともに、ＰＷＭコンパレータの応答遅れによって次の周期の先頭のプリスタート信号にマスクがかかるような不所望な事態が発生するのを回避できる。また、電流検出用の抵抗を使用しないで済むためカレントフィードバック型のＤＣ−ＤＣコンバータにおいて、電力効率を向上させることができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの第１の実施形態を示す。

この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる駆動用スイッチトランジスタＳＷ１、ＮチャネルＭＯＳＦＥＴからなる整流用スイッチトランジスタＳＷ２、これらのスイッチトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。

特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、コイルＬ１および平滑用コンデンサＣ１以外の素子は半導体チップ上に形成されて制御回路２０およびスイッチング素子ＳＷ１，ＳＷ２は半導体集積回路（ＩＣ）として構成され、コイルＬ１およびコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。

この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅が出力電圧とスイッチトランジスタＳＷ１の電流に応じて制御されることで、直流入力電圧Ｖｉｎを降圧した直流出力電圧Ｖoutが発生される。

スイッチング制御回路２０は、電圧フィードバック端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２と、このブリーダ抵抗で分圧された電圧と参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が非反転入力端子に入力されるＰＷＭコンパレータ２２とを有し、該ＰＷＭコンパレータ２２の出力がＯＲゲート回路２４を介してリセット優先型のＲＳフリップフロップ２５のリセット端子に入力されるように構成されている。

上記ＰＷＭコンパレータ２２の反転入力端子には、検出電流に応じた波形信号を生成する後述の波形生成回路２３からの波形信号が入力される。また、上記ＯＲゲート回路２４の他方の入力端子にはリセット信号ＲＥＳが入力されている。これは、デューティ制限を行うための機能であり、最大オンデューティを規定して保護機能を持たせたい場合に使用し、ＳＷ１の１００％駆動が必要なシステムではリセット信号ＲＥＳを入力しないことでこの機能を使用しないようにすることができる。

上記ＲＳフリップフロップ２５のセット端子にはプリスタート信号ＰＳＴが入力されている。プリスタート信号ＰＳＴは発振器などから供給される所定の周波数のパルスであり、プリスタート信号ＰＳＴによりフリップフロップ２５がセットされることで、ロジック回路２６を介してドライバ２７ａがハイサイドのスイッチトランジスタＳＷ１の駆動信号Ｓ１を立ち下げてオンさせるトリガを与える。ロジック回路２６は、スイッチトランジスタＳＷ２をＳＷ１と相補的にオンさせる駆動信号Ｓ２を生成するとともに、スイッチトランジスタＳＷ１とＳＷ２が同時にオン状態になって貫通電流が流れるのを防止すべく、ＳＷ１の駆動信号Ｓ１のロウレベルの期間とＳＷ２の駆動信号Ｓ２のハイレベルの期間とが重ならないようにＳ１，Ｓ２を生成する機能を有する。

本実施形態の制御回路２０には、出力ノードＮ１に接続されハイサイドスイッチＳＷ１のオン期間を検出しその期間だけ出力ノードＮ１の電位Ｖ１を抜き出して伝達するとともに、オン期間を示す信号Ｓ３を出力するオン期間検出回路２８が設けられ、該検出回路２８により抽出された出力ノードＮ１の電位Ｖ１が前記波形生成回路２３にフィードバックされている。

波形生成回路２３は、ハイサイドスイッチＳＷ１と同一の構造を有し、ソースが電源電圧端子Ｖｄｄに、またゲートが接地点に接続されたＰチャネルＭＯＳＦＥＴからなるダミートランジスタＱ１、電源電圧端子Ｖｄｄと接地点との間にＱ１と直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ２および電流−電圧変換用の抵抗Ｒ３、オン期間検出回路２８を通過した電位に応じた電圧をＱ２のゲートに印加する差動アンプＡＭＰ１、トランジスタＱ２と抵抗Ｒ３との接続ノードＮ２に接続された抵抗Ｒ４と容量Ｃ４とからなるローパスフィルタＬＰＦ、抵抗Ｒ４と容量Ｃ４接続ノードＮ４にベースが接続されたレベルシフト用のＰＮＰバイポーラトランジスタＱ４、該トランジスタＱ４のエミッタと電源電圧端子Ｖｄｄとの間に直列に接続された容量Ｃ３および定電流源ＣＳ１、容量Ｃ３と並列に設けられたスイッチトランジスタＱ３などから構成されている。

ダミートランジスタＱ１は、ハイサイドスイッチＳＷ１とのサイズ比に比例した電流を流すためのものであり、例えばトランジスタＱ２にハイサイドスイッチＳＷ１の電流の１／１０００００の大きさの電流を流したい場合には、Ｑ１はそのＷ／Ｌ比（ゲート幅とゲート長の比）がＳＷ１のＷ／Ｌ比の１／１０００００の大きさになるようにサイズが設計される。Ｑ２からの電流が流れる抵抗Ｒ３により変換されたノードＮ２の電圧は接地電位基準の電圧であり、フィルタを通過してノイズが除去された電圧をトランジスタＱ４がエミッタ・ベース間電圧Ｖｆ分だけ底上げしてエミッタに伝える。接地電位基準の電圧を底上げすることにより、三角波状に変化する上記電圧ノードＮ４の波形の下側の頂点が潰れて誤差が生じるのを回避することができる。

スイッチトランジスタＱ３は、前記プリスタート信号ＰＳＴとオン期間検出回路２８から供給されるオン期間を示す信号とに基いて信号生成回路２９により形成される制御信号Ｓ３によってオン、オフ制御され、Ｑ３のオン期間にトランジスタＱ４のエミッタ電圧を容量Ｃ３と定電流源ＣＳ１との接続ノードＮ３に伝え、オフの期間に定電流源ＣＳ１からの電流により充電される容量Ｃ３の電位を加算する。これにより、レベルシフト用のトランジスタＱ４のエミッタに現われる電流検出波形に、定電流源ＣＳ１と容量Ｃ３とで生成されるＲＡＭＰ波形（鋸波）を加算した波形の電位が、ＰＷＭコンパレータ２２に供給される。

この第１実施形態では、前記オン期間検出回路２８と、差動アンプＡＭＰ１と、トランジスタＱ１，Ｑ２、抵抗Ｒ３，Ｒ４、容量Ｃ４およびレベルシフト用のトランジスタＱ４によって電流検出回路が構成され、前記レベルシフト用トランジスタＱ４のエミッタ側に接続された容量Ｃ３およびトランジスタＱ３と定電流源ＣＳ１によって波形合成手段が構成されている。
そして、本実施形態のコンバータでは、電流検出回路内の合成前の電流検出波形を生成する部位にローパスフィルタＬＰＦが設けられているため、図４のコンバータでは図５（Ｂ）のｔ１〜ｔ５のようなポイントで発生するおそれがあったスパイク状のノイズが発生しなくなる。また、電流検出用の抵抗を使用していないため、検出抵抗での損失がなくなって電力効率が向上するという利点がある。

さらに、プリスタート信号ＰＳＴとオン期間を示す信号とに基いて形成される制御信号Ｓ３に従ってＲＡＭＰ波形を生成するため誤差が少ないという利点がある。すなわち、駆動用スイッチトランジスタＳＷ１の電流を検出して生成されるオン期間を示す信号は、出力端子からフィードバック電圧に比べるとタイミングが早いがフィードバック信号であることに代わりはなく、また回路の寄生容量等の影響で遅れたりすることがある。しかし、実施形態のように、プリスタート信号ＰＳＴをトリガとしてＲＡＭＰ波形の生成をフィードフォワード方式で開始することにより遅れをなくし、合成波形に基いて生成されるスイッチング制御信号の位相余裕を大きくすることができる。

しかも、図４のコンバータでは、外部で生成されたＲＡＭＰ信号を用いて波形を合成しているため、複数のコンバータを備え、発振器を有しリセット信号やプリスタート信号、ＲＡＭＰ信号を生成する共通の波形生成回路を設けて、各コンバータの制御回路に分配する多出力のＤＣ／ＤＣコンバータにあっては、図４のコンバータを用いた場合、ＲＡＭＰ信号に周辺回路からのノイズがのって波形に歪みが生じるおそれがあったが、本実施形態のコンバータにおいては、内部でＲＡＭＰ信号を生成しているため、そのようなノイズがのりにくく波形に生じる歪みを減らすことができる。

図３には、本実施形態のＤＣ−ＤＣコンバータの動作タイミングが示されている。

図５に示す図４のコンバレータの動作タイミングと比較すると明らかなように、プリスタート信号ＰＳＴとリセット信号ＲＥＳのタイミングは同じである。ＰＷＭコンパレータ２２の反転入力端子に入力される波形生成回路２３からの波形信号は、図３（Ｂ）に示すように、検出された三角波状の電流波形に、ＲＡＭＰ波形を加算した波形となり、合成波形のピーク点が誤差アンプ２１の出力Ｖerrorに沿って変化する。また、本実施形態のコンバータでは、図３（Ｄ）に示すように、ＰＷＭコンパレータ２２の出力は常にヒゲ状のパルスとなり、このパルスによってフリップフロップ２５がリセットされ、ＳＷ１の駆動パルスの立下りタイミングを与える。

図５（Ｄ）は図４のコンバータにおけるＰＷＭコンパレータ２２の設計上の動作タイミングであるが、実際の製品では図５（Ｄ’）に示すように、寄生容量の影響によりＰＷＭコンパレータ２２の出力の波形が崩れ、立下りがプリスタート信号ＰＳＴのパルスよりも遅れて、フリップフロップ２４にセットがかからず、図５（Ｅ’）に一点鎖線で示す部位のように、出力パルスが抜けてしまうおそれがあった。これに対し、本実施形態のコンバータでは、ＰＷＭコンパレータ２２の出力は図３（Ｄ）のように常に幅の狭いヒゲ状のパルスになるため、プリスタート信号ＰＳＴによりフリップフロップ２５が確実にセットされ、出力パルスが抜けるおそれがないという利点がある。

図２には、本発明を適用したＤＣ−ＤＣコンバータの第２の実施形態が示されている。

この実施形態のＤＣ−ＤＣコンバータは、電圧入力端子ＩＮと駆動用スイッチトランジスタＳＷ１との間に、電流検出用の抵抗Ｒｓを設けるとともに、検出抵抗ＲｓとＳＷ１との接続ノードの電位を増幅する差動アンプＡＭＰ２を設け、さらにこの差動アンプＡＭＰ２の後段に抵抗Ｒ４と容量Ｃ４とからなるローパスフィルタＬＰＦと、レベルシフト用のＰＮＰバイポーラトランジスタＱ４と、容量Ｃ３および定電流源ＣＳ１、スイッチトランジスタＱ３からなるＲＡＭＰ信号合成手段とを設けたものである。
この第２実施形態では、前記検出抵抗Ｒｓと、差動アンプＡＭＰ２と、ローパスフィルタＬＰＦを構成する抵抗Ｒ４，容量Ｃ４と、レベルシフト用のトランジスタＱ４とによって電流検出回路が構成され、前記レベルシフト用トランジスタＱ４のエミッタ側に接続された容量Ｃ３およびトランジスタＱ３と定電流源ＣＳ１によって波形合成手段が構成されている。

この実施形態のコンバータにおいても、波形生成回路２３内の合成前の電流検出波形を生成する部位にローパスフィルタが設けられているため、合成後の波形にスパイク状のノイズが発生しないという利点がある。また、ＰＷＭコンパレータ２２の出力は常にヒゲ状のパルスとなるため、プリスタート信号ＰＳＴによりフリップフロップ２５が確実にセットされ、出力パルスが抜けるおそれがないという利点がある。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２として制御回路と同一の半導体チップ上に形成されたオンチップの素子を使用しているが、外付け素子を使用するようにしても良い。

また、前記第１の実施形態では、電流検出波形を生成する回路にダミートランジスタＱ１を使用しているが、このトランジスタの代わりに抵抗を用いても良い。ただし、駆動用スイッチトランジスタＳＷ１と同一構造のダミートランジスタを使用することにより、プロセスばらつきでＳＷ１の特性がずれた場合にダミートランジスタも同じようにばらつくことで検出誤差を小さくすることができる。さらに、前記実施形態では、レベルシフト用の素子Ｑ４としてＰＮＰバイポーラトランジスタを使用しているが、ＰチャネルＦＥＴを使用しても良い。

また、前記実施形態では、駆動用スイッチトランジスタＳＷ１と直列に整流用スイッチトランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用スイッチトランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。また、実施形態のような降圧型のＤＣ−ＤＣコンバータのみならず昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用できる。

以上の説明では、本発明を非絶縁型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、トランスを使用した絶縁型のＤＣ−ＤＣコンバータにおけるスイッチング素子を制御する回路に適用することができる。

図１は本発明を適用したＤＣ−ＤＣコンバータの第１実施形態を示す回路構成図である。 図２は本発明を適用したＤＣ−ＤＣコンバータの第２実施形態を示す回路構成図である。 図３は第１実施形態のＤＣ−ＤＣコンバータの各部の信号や電位の変化の様子を示すタイミングチャートである。 図４は本発明に先立って検討したＤＣ−ＤＣコンバータの一例を示すブロック構成図である。 図５は図４のＤＣ−ＤＣコンバータの各部の信号や電位の変化の様子を示すタイミングチャートである。

符号の説明

２０ スイッチング制御回路
２１ 誤差アンプ
２２ ＰＷＭコンパレータ
２３ 波形生成回路
２４ ＯＲゲート回路
２５ フリップフロップ
２６ ロジック回路
２７ａ，２７ｂ ドライバ
２８ オン期間検出回路
Ｌ１ コイル（インダクタ）
Ｃ１ 平滑容量
Ｑ１ ダミートランジスタ
ＳＷ１ コイル駆動用スイッチトランジスタ（駆動用スイッチング素子）
ＳＷ２ 同期整流用スイッチトランジスタ（整流用スイッチング素子）
ＬＰＦ ローパスフィルタ

Claims (8)

1. 電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、出力電圧がフィードバックされるＰＷＭコンパレータを有し前記駆動用スイッチング素子に流れる電流を検出して前記駆動用スイッチング素子のオン時間制御を行なうスイッチング制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
   前記スイッチング制御回路は、前記駆動用スイッチング素子に流れる電流を検出して接地電位基準の電圧として出力する電流検出回路と、所定の波形信号を生成する波形合成手段とを備え、
   前記電流検出回路は、出力ノードに接続され前記駆動用スイッチング素子のオン期間を検出するとともに前記駆動用スイッチング素子に流れる電流を抽出して伝達するオン期間検出回路と、前記駆動用スイッチング素子と同一構造で所定のＷ／Ｌ比とされたダミー素子と、該ダミー素子と直列に接続されたトランジスタおよび抵抗と、前記オン期間検出回路から伝達される信号を受け前記トランジスタをバイアスする信号を出力する差動アンプと、前記トランジスタと前記抵抗との接続点の電位を持ち上げるレベルシフト手段と、を備え、
   前記波形合成手段は、前記レベルシフト手段の出力側に一方の端子が接続された容量素子と、該容量素子の他方の端子と電源電圧端子との間に接続された定電流源と、を備え、前記電流検出回路が電流を検出している間だけ前記定電流源による前記容量素子の充電を行って前記所定の波形信号を生成し、該波形信号を前記レベルシフト手段により持ち上げられた電位に加算して前記ＰＷＭコンパレータに供給することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記波形合成手段は、前記容量素子と並列に接続されたスイッチング素子とを備え、該スイッチング素子は前記オン期間検出回路からのオン期間を示す信号によりオン、オフ制御されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記電流検出回路は、前記トランジスタと前記抵抗との接続点と前記レベルシフト手段との間に接続されたローパスフィルタを備え、前記レベルシフト手段は前記ローパスフィルタを通過した信号の電位を持ち上げることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
4. 電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、出力電圧がフィードバックされるＰＷＭコンパレータを有し前記駆動用スイッチング素子に流れる電流を検出して前記駆動用スイッチング素子のオン時間制御を行なうスイッチング制御回路と、を備えたＤＣ−ＤＣコンバータにおいて、
   前記スイッチング制御回路は、前記駆動用スイッチング素子に流れる電流を検出して接地電位基準の電圧として出力する電流検出回路と、所定の波形信号を生成する波形合成手段と、を備え、
   前記電流検出回路は、前記駆動用スイッチング素子と直列に接続された電流検出用抵抗と、該電流検出用抵抗で降下した電圧を入力とする差動アンプと、該差動アンプの出力電位を持ち上げるレベルシフト手段と、を備え、
   前記波形合成手段は、前記レベルシフト手段の出力側に一方の端子が接続された容量素子と、該容量素子の他方の端子と電源電圧端子との間に接続された定電流源と、を備え、前記差動アンプの出力に基づいて、前記電流検出回路が電流を検出している間だけ前記定電流源による前記容量素子の充電を行って前記所定の波形信号を生成し、該波形信号を前記レベルシフト手段により持ち上げられた電位に加算して前記ＰＷＭコンパレータに供給することを特徴とするＤＣ−ＤＣコンバータ。
5. 前記電流検出回路は、前記差動アンプの出力端子に接続されたローパスフィルタを備え、前記レベルシフト手段は前記ローパスフィルタを通過した信号の電位を持ち上げることを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記レベルシフト手段は、コレクタ端子が接地点に接続され、前記ローパスフィルタを通過した信号がベース端子に入力され、エミッタ端子からレベルシフトした電圧を出力するＰＮＰバイポーラトランジスタまたはＰチャネルＦＥＴであることを特徴とする請求項３または５のいずれかに記載のＤＣ−ＤＣコンバータ。
7. 前記ＰＷＭコンパレータの前段には、出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプが設けられ、前記ＰＷＭコンパレータの後段には、該前記ＰＷＭコンパレータの出力がリセット端子に入力され、セット端子に所定の周期のプリスタート信号が入力されるフリップフロップが設けられていることを特徴とする請求項１〜６のいずれかに記載のＤＣ−ＤＣコンバータ。
8. 電圧変換用のインダクタに流す電流を制御する駆動用スイッチング素子の制御信号を生成するスイッチング制御回路を有する電源制御用半導体集積回路であって、
   前記スイッチング制御回路は、
   出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプと、該誤差アンプの出力を一方の入力端子に受けるＰＷＭコンパレータと、
   該ＰＷＭコンパレータの出力がリセット端子に入力され、セット端子に所定の周期のプリスタート信号が入力されるフリップフロップと、
   前記駆動用スイッチング素子に流れる電流を検出して接地電位基準の電圧として出力する電流検出回路と、を備え、
   前記電流検出回路は、前記接地電位基準の電圧の電位を持ち上げるレベルシフト手段を備え、
   前記波形合成手段は、前記レベルシフト手段の出力側に一方の端子が接続された容量素子と、該容量素子の他方の端子と電源電圧端子との間に接続された定電流源と、を備え、前記プリスタート信号をトリガとして前記定電流源による前記容量素子の充電を開始し、前記電流検出回路が電流を検出しなくなった時点で前記容量素子の充電を終了して所定の波形信号を生成し、該波形信号を前記レベルシフト手段により持ち上げられた電位に加算して前記ＰＷＭコンパレータの他方の入力端子に供給するように構成されている電源制御用半導体集積回路。

Images