<第1実施形態>
図1は、スイッチング電源装置の第1実施形態(=第3実施形態以降の特長を理解するための第1参考例に相当)を示すブロック図である。本実施形態のスイッチング電源装置1は、入力電圧Viを降圧して所望の出力電圧Voを生成し、これを負荷Z1に供給する非絶縁方式の降圧型DC/DCコンバータであり、コントローラIC100と、これに外付けされる種々のディスクリート部品(出力インダクタL1、整流ダイオードD1、出力キャパシタC1、並びに、分圧抵抗R1及びR2)と、を有する。
なお、コントローラIC100は、IC外部との電気的な接続を確立するための手段として、外部端子(電源端子)T1、外部端子(スイッチ端子)T2、及び、外部端子(出力帰還端子)T3を有する。
まず、コントローラIC100外部の接続関係について説明する。外部端子T1は、入力電圧Viの入力端に接続されている。外部端子T2は、出力インダクタL1の第1端と整流ダイオードD1(例えばショットキーバリアダイオード)のカソードに接続されている。整流ダイオードD1のアノードは、接地端に接続されている。出力インダクタL1の第2端は、出力電圧Voの出力端(=負荷Z1の高電位端)に接続されている。負荷Z1の低電位端は、接地端に接続されている。出力キャパシタC1は、出力電圧Voの出力端と接地端との間に接続されている。
上記のように接続された出力インダクタL1、整流ダイオードD1、及び、出力キャパシタC1は、コントローラIC100に内蔵された出力トランジスタ108と共に、降圧型のスイッチング出力部を形成しており、外部端子T2に現れる矩形波状のスイッチ電圧Vswを整流及び平滑して出力電圧Voを生成する。
分圧抵抗R1は、出力電圧Voの出力端と外部端子T3との間に接続されている。分圧抵抗R2は、外部端子T3と接地端との間に接続されている。このように、出力電圧Voの出力端と接地端との間に直列接続された分圧抵抗R1及びR2は、相互間の接続ノードから出力電圧Voの分圧電圧Vd(=Vo×{R2/(R1+R2)})を出力する分圧回路として機能する。なお、本図では明示していないが、分圧抵抗R1の両端間には、スイッチング電源装置1がスムーズに起動するように、スピードアップキャパシタを並列接続してもよい。
次に、コントローラIC100の内部構成と動作について説明する。コントローラIC100は、外部端子T3に印加される帰還電圧Vfb(本実施形態では分圧電圧Vd)と所定の基準電圧Vrefとが一致するように、先述のスイッチング出力部(特に、出力トランジスタ108)を制御するモノリシック半導体集積回路装置であり、エラーアンプ101と、位相補償フィルタ102と、クロック信号生成回路103と、スロープ電圧生成回路104と、PWMコンパレータ105と、論理回路106と、ゲート駆動回路107と、出力トランジスタ108と、センストランジスタ109と、センス抵抗110と、センスアンプ111と、を有する。
なお、コントローラIC100には、上記した回路要素のほか、各種保護回路(低入力誤動作防止回路、温度保護回路、過電流保護回路、過電圧保護回路など)を適宜組み込んでも構わない。
エラーアンプ101は、反転入力端(−)に印加される帰還電圧Vfbと非反転入力端(+)に印加される基準電圧Vrefとの差分に応じた誤差電圧V1を生成する。誤差電圧V1は、帰還電圧Vfbが基準電圧Vrefよりも低いときに上昇し、帰還電圧Vfbが基準電圧Vrefよりも高いときに低下する。
位相補償フィルタ102は、エラーアンプ101の出力端(=誤差電圧V1の印加端)と接地端との間に直列接続された抵抗102a及びキャパシタ102bを含み、誤差電圧V1の位相を補償してエラーアンプ101の発振を防止する。
クロック信号生成回路103は、所定のスイッチング周波数fswでパルス駆動される矩形波状のクロック信号S1を生成する。
スロープ電圧生成回路104は、クロック信号S1に同期して、三角波状、鋸波状、または、n次スロープ波状(例えばn=2)のスロープ電圧V2を生成する。また、スロープ電圧生成回路104は、インダクタ電流検出電圧VL(=インダクタ電流ILの挙動を模擬した電圧信号)に応じてスロープ電圧V2にオフセットを与える機能も備えている。
PWMコンパレータ105は、反転入力端(−)に印加される誤差電圧V1と非反転入力端(+)に印加されるスロープ電圧V2とを比較して比較信号S2を生成する。比較信号S2は、スロープ電圧V2が誤差電圧V1よりも低いときにローレベルとなり、スロープ電圧V2が誤差電圧V1よりも高いときにハイレベルとなる。
論理回路106は、セット端(S)に入力されるクロック信号S1とリセット端(R)に入力される比較信号S2に応じてPWM信号S3を生成するRSフリップフロップである。PWM信号S3は、クロック信号S1のパルスエッジでハイレベルにセットされ、比較信号S2のパルスエッジでローレベルにリセットされる。
ゲート駆動回路107は、PWM信号S3の入力を受けてゲート信号G1を生成する。ゲート信号G1は、PWM信号S3がハイレベルであるときにローレベルとなり、PWM信号S3がローレベルであるときにハイレベルとなる。
出力トランジスタ108は、先述のスイッチング出力部を構成する半導体スイッチ素子であり、本図では、NMOSFET[N-channel type metal oxide semiconductor field effect transistor]が用いられている。出力トランジスタ108のドレインは、外部端子T1に接続されている。出力トランジスタ108のソースは、外部端子T2に接続されている。出力トランジスタ108のゲートは、ゲート駆動回路107の出力端(=ゲート信号G1の印加端)に接続されている。出力トランジスタ108は、ゲート信号G1がハイレベルであるときにオンして、ゲート信号G1がローレベルであるときにオフする。なお、出力トランジスタ108としては、PMOSFET[P-channel type MOSFET]を用いてもよい。また、出力トランジスタ108をコントローラIC100に内蔵せず、これをコントローラIC100に外付けしてもよい。
センストランジスタ109は、出力トランジスタ108とゲートを共通にして、これと並列接続された半導体スイッチ素子である。なお、センストランジスタ109としては、出力トランジスタ108と同じくNMOSFETが用いられている。従って、出力トランジスタ108とセンストランジスタ109は、共通のゲート信号G1に応じて同期的にオン/オフされる。なお、センストランジスタ109と出力トランジスタ108とのサイズ比は、1:m(例えばm=1000)に設計されている。従って、センストランジスタ109に流れるモニタ電流IMは、出力トランジスタ108に流れるインダクタ電流ILの1/mの大きさとなる。
センス抵抗110(抵抗値:R110)は、モニタ電流IMの流れる電流経路(本図では外部端子T1とセンストランジスタ109のドレインとの間)に設けられており、モニタ電流IMに応じた両端間電圧(=IM×R110)を生成する。
センスアンプ111は、センス抵抗110の両端間電圧を増幅してインダクタ電流検出電圧VLを生成し、これをスロープ電圧生成回路104に出力する。
このように、センストランジスタ109、センス抵抗110、及び、センスアンプ111を有する構成であれば、電流モード制御によりスイッチング出力部の出力帰還制御が行われるので、出力帰還ループの安定性を高めるとともに、負荷変動時の過渡応答特性を向上することが可能となる。
一方、電圧モード制御による出力帰還制御で足りる場合には、上記のセンストランジスタ109、センス抵抗110、及び、センスアンプ111を割愛して、コントローラIC100の回路構成をより簡略化することも可能である。
このように、本実施形態のスイッチング電源装置1は、定電圧電源回路としての設計例である。例えば、R1=51kΩ、R2=5.1kΩ、L1=22μH、C1=270μF、Vref=0.8Vとすることにより、入力電圧Vi=9〜18V、出力電圧Vo=8.8V、最大出力電流Io(max)=2.0Aの定電圧電源回路が実現される。
<第2実施形態>
図2は、スイッチング電源装置の第2実施形態(=第3実施形態以降の特長を理解するための第2参考例に相当)を示すブロック図である。本実施形態のスイッチング電源装置1は、第1実施形態をベースとしつつ、これが定電圧電源回路ではなく定電流電源回路として動作するように、コントローラIC100に外付けされるディスクリート部品の一部に変更を加えたものである。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。
本実施形態のスイッチング電源装置1では、先出の分圧抵抗R1及びR2に代えてセンス抵抗Rsが設けられている。センス抵抗Rsは、負荷Z1の低電位端と接地端との間に接続されており、負荷Z1から接地端に向けて流れる出力電流Ioをセンス電圧Vsに変換する。センス電圧Vsは、出力電流Ioに比例した電圧信号(=Io×Rs)であり、先出の分圧電圧Vdに代えてコントローラIC100の外部端子T3に印加されている。
このような変更を加えることにより、本実施形態のスイッチング電源装置1は、定電圧電源回路ではなく定電流電源回路として動作するようになる。
図3は、第2実施形態のスイッチング電源装置1において、Vi=12V、L1=22μH、C1=270μF、Rs=0.8Ω、Vref=0.8Vとしたときの出力特性図である。なお、本図の横軸は出力電流Io[A]を示しており、本図の縦軸は出力電圧Vo[V]を示している。
本図で示したように、出力電圧Voが2V〜11.5Vの範囲内(すなわち、負荷Z1が2Ω〜11.5Ωの範囲内)において、出力電流Ioが常に1A(=0.8V/0.8Ω)となる定電流電源回路が実現されている。なお、出力電圧Voが10Vであるときの効率ηは96%であり、非常に良好である。
ただし、本実施形態のスイッチング電源装置1では、出力電流Ioがゼロとなる無負荷状態(またはこれに準ずる軽負荷状態)になると、出力トランジスタ108のオンデューティを最大値(またはその近傍値)に維持し続けるように出力帰還制御が掛かる。その結果、出力電圧Voが入力電圧Vi(またはその近傍)まで上昇してしまうので、負荷Z1に悪影響を及ぼすおそれがある。
<第3実施形態>
図4は、スイッチング電源装置の第3実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置1は、先に説明した第1実施形態と第2実施形態の双方をベースとしつつ、無負荷状態(または軽負荷状態)であっても出力電圧Voの過剰な上昇が生じないように、コントローラIC100に外付けされるディスクリート部品の一部に変更を加えたものである。そこで、第1実施形態及び第2実施形態と同様の構成要素については、図1及び図2と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。
本実施形態のスイッチング電源装置1では、第1実施形態(図1)の分圧抵抗R1及びR2と、第2実施形態(図2)のセンス抵抗Rsが共に設けられているほか、さらに、ダイオードDxが別途新たに追加されている。なお、ダイオードDxのアノードは、センス電圧Vsの印加端に接続されている。また、ダイオードDxのカソードは、外部端子T3に接続されている。
すなわち、本実施形態のスイッチング電源装置1では、コントローラIC100の外部端子T3に印加される帰還電圧Vfbとして、出力電圧Voに応じた分圧電圧Vdと、出力電流Ioに応じたセンス電圧Vs(より正確にはVs−Vfx、ただし、VfxはダイオードDxの順方向降下電圧)のうち、より高い方が支配的となる。
例えば、出力電流Ioが所定値(=(Vd+Vfx)/Rs)よりも大きい重負荷状態では、センス電圧(Vs−Vfx)が分圧電圧Vdよりも高くなる。従って、コントローラIC100では、センス電圧(Vs−Vfx)が基準電圧Vrefと一致するように出力帰還制御が行われる。その結果、スイッチング電源装置1が定電流電源回路として動作するので、出力電流Ioが目標値(=(Vref+Vfx)/Rs)に維持される。
なお、上記の重負荷状態では、ダイオードDxが順バイアス状態となるので、負荷Z1からセンス抵抗Rsを介して接地端に至る電流経路とは別に、負荷Z1からダイオードD1と抵抗R2を介して接地端に至る電流経路が形成される。ただし、R2>>Rsが満たされるように、抵抗R2とセンス抵抗Rsそれぞれの抵抗値を設定しておけば、出力電流Ioのほぼ全てがセンス抵抗Rsを介する電流経路に流れるので、出力電流Ioの定電流制御に支障を来たすことはない。
一方、出力電流Ioが上記した所定値(=(Vd+Vfx)/Rs)よりも小さい無負荷状態または軽負荷状態では、分圧電圧Vdがセンス電圧(Vs−Vfx)よりも高くなる。従って、コントローラIC100では、分圧電圧Vdが基準電圧Vrefと一致するように、出力帰還制御が行われる。その結果、スイッチング電源装置1が定電圧電源回路として動作するので、出力電圧Voが目標値(=Vref×{(R1+R2)/R2})に維持される。
なお、上記の無負荷状態または軽負荷状態では、ダイオードDxが逆バイアス状態となる。従って、分圧電圧Vdの印加端からセンス電圧Vsの印加端に向けて電流が流れることはない。
このように、本実施形態のスイッチング電源装置1であれば、単一の出力帰還端子(外部端子T3)しか持たないコントローラIC100を用いて、定電流制御と定電圧制御の双方を実現することが可能となる。
特に、本実施形態のスイッチング電源装置1であれば、無負荷状態や軽負荷状態であっても、出力電圧Voが所定の上限値(=Vref×{(R1+R2)/R2})までしか上昇しなくなるので、負荷Z1への悪影響を軽減することが可能となる。
なお、負荷Z1として、定電流制御を必要とする電流駆動型発光素子(例えばLED素子)やバッテリが接続される場合には、高効率化や安全性向上の観点から、本実施形態を採用することが非常に有効であり、今後も益々利用範囲の拡大を期待することができる。
<第4実施形態>
図5は、スイッチング電源装置の第4実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置1は、先出の第3実施形態をベースとしつつ、さらに、ダイオードDyが追加されている点に特徴を有する。そこで、第3実施形態と同様の構成要素については、図4と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。
ダイオードDyのアノードは、抵抗R1及びR2相互間の接続ノード(=分圧電圧Vdの印加端)に接続されている。ダイオードDyのカソードは、外部端子T3に接続されている。このような構成とすることにより、出力電流Ioが所定値(=(Vd+Vfx)/Rs)よりも大きい重負荷状態では、ダイオードDxが順バイアス状態となり、ダイオードDyが逆バイアス状態となる。従って、抵抗R2に回り込む出力電流Ioを完全に遮断することができる。もちろん、先にも述べたように、R2>>Rsが満たされていれば、ほぼ全ての出力電流Ioがセンス抵抗Rsに流れるので、ダイオードDyは必ずしも必須の構成要素ではない。
また、本実施形態のスイッチング電源装置1では、分圧電圧(Vd−Vfy、ただし、VfyはダイオードDyの順方向降下電圧)と、センス電圧(Vs−Vfx)との比較結果に応じて、定電流制御と定電圧制御が切り替わる。従って、Vfx=Vfyとなるように、ダイオードDx及びDyのペア性を取っておけば、ダイオードOR動作時において、順方向降下電圧Vfx及びVfyを考慮する必要がなくなるので、分圧電圧Vdとセンス電圧Vsとを純粋に比較することが可能となる。
なお、ダイオードDyの追加に伴い、定電圧制御時における出力電圧Voの目標値には順方向降下電圧Vfyの項が含まれる形となる(=(Vref+Vfy)×{(R1+R2)/R2})となる。
<第5実施形態>
図6は、スイッチング電源装置の第5実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置1は、先出の第3実施形態をベースとしつつ、外付けのダイオードDxに代えて、これと等価のダイオード112がコントローラIC100に内蔵されている点に特徴を有する。そこで、第3実施形態と同様の構成要素については、図4と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。
ダイオード112のカソードは、コントローラIC100の内部において、外部端子T3に接続されている。一方、ダイオード112のアノードは、コントローラIC100の内部において、コントローラIC100に新設された外部端子(出力電流検出端子)T4に接続されている。なお、外部端子T4は、コントローラIC100の外部において、センス電圧Vsの印加端に接続されている。
このような構成とすることにより、外付けのダイオードDxが不要となるので、スイッチング電源装置1の小型化やコストダウンを図ることが可能となる。
<第6実施形態>
図7は、スイッチング電源装置の第6実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置1は、先出の第3実施形態をベースとしつつ、スイッチング出力部が降圧型から昇圧型に変更されている点に特徴を有する。そこで、第3実施形態と同様の構成要素については、図4と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。
本実施形態のスイッチング電源装置1は、入力電圧Viを昇圧して所望の出力電圧Voを生成し、これを負荷Z1に供給する非絶縁方式の昇圧型DC/DCコンバータであり、コントローラIC200と、これに外付けされる種々のディスクリート部品(出力トランジスタM1、出力インダクタL2、整流ダイオードD2、出力キャパシタC1、分圧抵抗R1及びR2、センス抵抗Rs及びR3)と、を有する。
なお、コントローラIC200は、IC外部との電気的な接続を確立するための手段として、外部端子(電流センス端子)T5、外部端子(ゲート端子)T6、及び、外部端子(出力帰還端子)T3を有する。
まず、コントローラIC200外部の接続関係について説明する。出力インダクタL2の第1端は、入力電圧Viの入力端に接続されている。出力インダクタL2の第2端は、出力トランジスタM1(ここではNMOSFET)のドレインに接続されている。出力トランジスタM1のソースは、外部端子T4とセンス抵抗R3の第1端(=インダクタ電流検出電圧VLの印加端)にそれぞれ接続されている。センス抵抗R3の第2端は、接地端に接続されている。出力トランジスタM1のゲートは、外部端子T6に接続されている。整流ダイオードD2(例えばショットキーバリアダイオード)のアノードは、出力トランジスタM1のドレインに接続されている。整流ダイオードD2のカソードは、出力電圧Voの出力端(=負荷Z1の高電位端)に接続されている。
このように接続された出力トランジスタM1、出力インダクタL2、整流ダイオードD2、及び、出力キャパシタC1は、昇圧型のスイッチング出力部を形成している。なお、その他の接続関係については、図4と同様である。
次に、コントローラIC200の内部構成と動作について説明する。コントローラIC200は、外部端子T3に印加される帰還電圧Vfbと所定の基準電圧Vrefとが一致するように、先述のスイッチング出力部(特に出力トランジスタM1)を制御するモノリシック半導体集積回路装置であり、エラーアンプ201と、位相補償フィルタ202と、クロック信号生成回路203と、スロープ電圧生成回路204と、PWMコンパレータ205と、論理回路206と、ゲート駆動回路207と、を有する。
なお、上記の各構成要素201〜207は、それぞれ、図4の各構成要素101〜107に相当するものであり、それぞれの動作は基本的に同一である。ただし、本実施形態のスイッチング電源装置1では、出力トランジスタM1がディスクリート部品とされていることから、出力トランジスタM1のゲート信号G1は、ゲート駆動回路207から外部端子T6を介して出力トランジスタM1のゲートに印加される形に変更されている。
また、本実施形態のスイッチング電源装置1では、外付けのセンス抵抗R3を用いてインダクタ電流検出電圧VL(=IL×R3)が生成されていることから、コントローラIC200には、インダクタ電流検出電圧VLの外部入力を受け付けるための外部端子T5が設けられている。
次に、上記構成から成るスイッチング電源装置1の基本動作(昇圧動作)について簡単に説明する。出力トランジスタM1がオン状態にされると、出力インダクタL2には、出力トランジスタM1を介して接地端に向けたインダクタ電流ILが流れ、その電気エネルギが蓄えられる。このとき、出力トランジスタM1のドレインに現れるスイッチ電圧Vswは、出力トランジスタM1を介してほぼ接地電位まで低下するので、整流バリアダイオードD2が逆バイアス状態となる。従って、出力キャパシタC1から出力トランジスタM1に向けて逆流電流が流れ込むことはない。
一方、出力トランジスタM1がオフ状態にされると、出力インダクタL2に生じた逆起力によって、そこに蓄積されていた電気エネルギが放出される。このとき、整流ダイオードD2は順バイアス状態となるので、整流ダイオードD2を介して流れる電流は、出力電圧Voの出力端から負荷Z1に流れ込むとともに、出力キャパシタC1を介して接地端にも流れ込み、出力キャパシタC1を充電する。上記の動作が繰り返されることにより、負荷Z1には、入力電圧Viを昇圧した出力電圧Voが供給される。
図8は、第6実施形態のスイッチング電源装置1において、Vi=12V、L2=47μH、C1=22μF、R1=33kΩ、R2=910Ω、R3=0.1Ω、Rs=2.7Ω、Vref=0.8Vとしたときの出力特性図である。なお、本図の横軸は出力電流Io[A]を示しており、本図の縦軸は出力電圧Vo[V]を示している。
本図で示したように、出力電圧Voが11V〜27Vの範囲内(すなわち、負荷Z1が37Ω〜90Ωの範囲内)において、出力電流Ioが常に0.3A(=0.8V/2.7Ω)となる定電流電源回路が実現されている。なお、本図の例では、センス抵抗Rsの抵抗値を算出するに際して、ダイオードDxの順方向降下電圧Vfxを無視しているが、より正確に出力電流Ioの目標値を設定したければ、ダイオードDxの順方向降下電圧Vfxも考慮に入れて、センス抵抗Rsの抵抗値(=(Vref+Vfx)/Io)を調整する必要がある。
一方、無負荷状態(Io=0A)では、定電圧制御が支配的となり、出力電圧Voがその上限値である30V(=0.8V×{(33kΩ+910Ω)/910Ω})に制限される。なお、出力電圧Voの上限値については、分圧抵抗R2の抵抗値を調整することにより任意に設定することができる。
なお、昇圧型のスイッチング電源装置1において、センス電圧Vsのみを外部端子T3に入力する構成(第2実施形態(図2)と同様の構成)を採用してしまうと、無負荷状態や軽負荷状態において、出力電圧Voが異常に高くなり、負荷Z1に異常を来たすおそれがある。一方、本実施形態の構成であれば、無負荷状態や軽負荷状態において、出力電圧Voが上限値以下に制限されるので、上記のような不具合は生じない。
<電子機器>
図9は、スマートフォンの外観図である。本図のスマートフォンXは、これまでに説明してきたスイッチング電源装置1と負荷Z1を有する電子機器の一例である。例えば、スマートフォンXのLEDバックライトやバッテリを負荷Z1とした場合、これらに電力供給を行う電源手段として、先述のスイッチング電源装置1を好適に用いることができる。
もちろん、本明細書中で提案したスイッチング電源装置は、上記のスマートフォンXに限らず、種々の電子機器に広く適用し得ることは言うまでもない。
<その他の変形例>
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。
また、上記実施形態では、コントローラICによるスイッチング駆動方式として、PWM駆動方式を例示して説明を行ったが、例えば、PFM駆動方式(オン時間固定方式、オフ時間固定方式、または、ウィンドウコンパレータ方式など)など、他のスイッチング駆動方式を採用することも任意である。
また、スイッチング出力部の出力形態については、降圧型(第1〜第5実施形態)や昇圧型(第6実施形態)に限らず、昇降圧型としてもよい。
また、スイッチング出力部の整流方式についても、上記実施形態のダイオード整流方式に限定されるものではなく、これに代えて同期整流方式を用いることもできる。なお、同期整流方式を採用する場合には、整流ダイオードを同期整流トランジスタに置き換えた上で、出力トランジスタと同期整流トランジスタを相補的にオン/オフさせてやればよい。なお、上記した「相補的」という文言は、出力トランジスタと同期整流トランジスタのオン/オフ状態が完全に逆転している場合だけでなく、両トランジスタの同時オフ期間(デッドタイム)が設けられている場合も含む。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<絶縁型スイッチング電源装置>
図10は、絶縁型スイッチング電源装置の全体構成を示すブロック図である。本構成例の絶縁型スイッチング電源装置1aは、一次回路系1p(GND1系)と二次回路系1s(GND2系)との間を電気的に絶縁しつつ、商用交流電源PWから供給される交流電圧Vacを直流の出力電圧Voに変換して負荷Zに供給するフライバック方式の絶縁型AC/DCコンバータであり、トランス10と、コントローラIC20と、出力トランジスタ30と、センス抵抗40と、AC/DC変換部50と、電源電圧生成部60と、出力電圧生成部70と、出力帰還部80と、フォトカプラ90と、を有する。
トランス10は、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ互いに逆極性で磁気結合された一次巻線11(巻数Np)と二次巻線12(巻数Ns)を含む。一次巻線11の第1端は、入力電圧Viの印加端に接続されている。一次巻線11の第2端は、出力トランジスタ30とセンス抵抗40を介して一次回路系1pの接地端GND1に接続されている。二次巻線12の第1端は、出力電圧生成部70を介して出力電圧Voの印加端(=負荷Zの高電位端)に接続されている。二次巻線12の第2端は、二次回路系1sの接地端GND2に接続されている。なお、巻数Np及びNsについては、所望の出力電圧Voが得られるように任意に調整すればよい。例えば、巻数Npが多いほど又は巻数Nsが少ないほど出力電圧Voは低くなり、逆に、巻数Npが少ないほど又は巻数Nsが多いほど出力電圧Voは高くなる。また、トランス10は、一次巻線11及び二次巻線12に加えて補助巻線13を含む。補助巻線13は、コントローラIC20の電源電圧Vccを生成する際に利用される。
コントローラIC20は、一次回路系1pに設けられたモノリシック半導体集積回路装置であり、トランス10の駆動主体となる。コントローラIC20は、帰還電流Ifb1とセンス電圧Vcsに応じて、出力トランジスタ30のゲート信号G11を生成する。また、コントローラIC20は、装置外部との電気的な接続を確立するための手段として外部端子T11〜T15を有する。本図では、出力トランジスタ30のゲートが接続される外部端子(ゲート駆動端子)T11、センス電圧Vcsが印加される外部端子(一次電流検出端子)T12、接地端GND1が接続される外部端子(接地端子)T13、電源電圧Vccが印加される外部端子(電源端子)T14、及び、帰還電流Ifb1が流される外部端子(出力帰還端子)T15の5本を代表的に描写したが、上記以外の外部端子を設けても構わない。
出力トランジスタ30は、一次回路系1pに設けられたスイッチ素子であり、入力電圧Viの印加端から一次巻線11を介して接地端GND1に至る電流経路をゲート信号G11に応じて導通/遮断することにより、一次巻線11に流れる一次電流Ipをオン/オフさせる。なお、本構成例では、出力トランジスタ30として、高耐圧のNチャネル型MOS[metal oxide semiconductor]電界効果トランジスタが用いられている。その接続関係について述べると、出力トランジスタ30のドレインは、一次巻線11の第2端に接続されている。出力トランジスタ30のソースは、センス抵抗40を介して接地端GND1に接続されている。出力トランジスタ30のゲートは、外部端子T11(=ゲート信号G11の印加端)に接続されている。出力トランジスタ30は、ゲート信号G11がハイレベルであるときにオンとなり、ゲート信号G11がローレベルであるときにオフとなる。
センス抵抗40(抵抗値:R40)は、出力トランジスタ30のソースと接地端GND1との間に接続されており、一次電流Ipに応じたセンス電圧Vcs(=Ip×R40)を生成する。
AC/DC変換部50は、一次回路系1pに設けられており、交流電圧Vacから直流(脈流)の入力電圧Viを生成する。例えば、AC/DC変換部50は、コモンモードフィルタ51と、ダイオードブリッジ52と、キャパシタ53及び54を含む。コモンモードフィルタ51は、交流電圧Vacのコモンモードノイズを除去する。ダイオードブリッジ52は、交流電圧Vacを全波整流して入力電圧Viを生成する。キャパシタ53は、交流電圧Vacの高調波ノイズを除去する。キャパシタ54は、入力電圧Viを平滑化する。なお、AC/DC変換部50には、フューズなどの保護素子を含めてもよい。
ただし、絶縁型スイッチング電源装置1aに対して直流の入力電圧Viが供給される場合には、AC/DC変換部50を割愛することができる。その場合、絶縁型スイッチング電源装置1aをフライバック方式の絶縁型DC/DCコンバータとして理解すればよい。
電源電圧生成部60は、一次回路系1pに設けられた整流平滑回路であり、整流用のダイオード61と平滑用のキャパシタ62を含む。その接続関係について述べると、ダイオード61のアノードは、補助巻線13の第1端に接続されている。ダイオード61のカソードとキャパシタ62の第1端は、いずれもコントローラIC20の外部端子T14に接続されている。キャパシタ62の第2端は、接地端GND1に接続されている。本構成から成る電源電圧生成部60は、補助巻線13に生じる誘起電圧Vauxを整流及び平滑してコントローラIC20の電源電圧Vccを生成し、これをコントローラIC20の外部端子T14に印加する。なお、一次巻線11と補助巻線13との巻線比については、コントローラIC20の動作に必要な電源電圧Vccを鑑みて適宜設定すればよい。
出力電圧生成部70は、二次回路系1sに設けられた整流平滑回路であり、整流用のダイオード71と平滑用のキャパシタ72を含む。その接続関係について述べると、ダイオード71のアノードは、二次巻線12の第1端に接続されている。ダイオード71のカソードとキャパシタ72の第1端は、いずれも出力電圧Voの印加端に接続されている。キャパシタ72の第2端は、接地端GND2に接続されている。本構成から成る出力電圧生成部70は、二次巻線12に生じる誘起電圧を整流・平滑して出力電圧Voを生成する。
出力帰還部80は、二次回路系1sに設けられており、出力電圧Voまたは出力電流Ioに応じた二次側の帰還電流Ifb2を生成して、これをフォトカプラ90に出力する。なお、出力帰還部80の内部構成及び動作については、後ほど詳細に説明する。
フォトカプラ90は、二次回路系1sに設けられた発光ダイオード91と、一次回路系1pに設けられたフォトトランジスタ92とを含み、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、二次回路系1sから一次回路系1pへの信号伝達を行う。より具体的に述べると、フォトカプラ90は、帰還電流Ifb2に応じた輝度で発光ダイオード91を発光することにより、帰還電流Ifb2を光信号に変換し、さらに、その光信号をフォトトランジスタ92で検出することにより、一次側の帰還電流Ifb1として再変換する。従って、帰還電流Ifb1は、帰還電流Ifb2と同様の挙動で変動する。
なお、上記構成から成る絶縁型スイッチング電源装置1aにおいて、トランス10、出力トランジスタ30、及び、出力電圧生成部70は、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、一次回路系1pからの電力供給を受けて二次回路系1sに設けられた負荷Zに出力電圧Vo及び出力電流Ioを供給するスイッチング出力部として機能する。
<基本動作>
次に、上記構成から成る絶縁型スイッチング電源装置1aの基本動作について、簡単に説明する。ゲート信号G11がハイレベルに立ち上がると、出力トランジスタ30がオンとなる。出力トランジスタ30のオン期間中には、入力電圧Viの印加端から一次巻線11、出力トランジスタ30、及び、センス抵抗40を介して接地端GND1に向けた一次電流Ipが流れるので、一次巻線11に電気エネルギが蓄えられる。
その後、ゲート信号G11がローレベルに立ち下げられると、出力トランジスタ30がオフとなる。出力トランジスタ30のオフ期間中には、一次巻線11と磁気結合された二次巻線12に誘起電圧が発生し、二次巻線12からダイオード71を介して接地端GND2に向けた二次電流Isが流れる。このとき、負荷Zには、二次巻線12の誘起電圧を半波整流した出力電圧Voが供給される。
以降も、所定のスイッチング周波数fswでゲート信号G11がパルス駆動されることにより、上記と同様のスイッチング動作が繰り返される。
このように、本構成例の絶縁型スイッチング電源装置1aによれば、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、交流電圧Vacから出力電圧Voを生成して負荷Zに供給することができる。
<コントローラIC>
図11は、コントローラIC20の一構成例を示すブロック図である。本構成例のコントローラIC20には、電流/電圧変換回路21と、クロック信号生成回路22と、スロープ電圧生成回路23と、PWM[pulse width modulation]コンパレータ24と、論理回路25と、ゲート駆動回路26と、が集積化されている。
なお、コントローラIC20には、上記した回路要素のほか、各種保護回路(低入力誤動作防止回路、温度保護回路、過電流保護回路、過電圧保護回路など)を適宜組み込んでも構わない。
電流/電圧変換回路21は、外部端子T15に流れる帰還電圧Ifb1に応じた帰還電圧V11を生成する。帰還電圧V11は、例えば、帰還電流Ifb1が大きいほど低くなり、帰還電流Ifb1が小さいほど高くなる。なお、上記動作を実現するための最もシンプルな回路構成としては、例えば、定電圧Vregの印加端と外部端子T15との間に抵抗(抵抗値:R)を接続しておき、外部端子T15に現れる端子電圧(=Vreg−Ifb1×R)を帰還電圧V11として出力する構成が考えられる。
クロック信号生成回路22は、所定のスイッチング周波数fswでパルス駆動される矩形波状のクロック信号S11を生成する。
スロープ電圧生成回路23は、クロック信号S11に同期して、三角波状、鋸波状、または、n次スロープ波状(例えばn=2)のスロープ電圧V12を生成する。また、スロープ電圧生成回路23は、外部端子T12に入力されるセンス電圧Vcs(=一次電流Ipの挙動を模擬した電圧信号)に応じてスロープ電圧V12にオフセットを与える機能も備えている。このようなオフセット機能を具備することにより、電流モード制御による出力帰還制御が行われるので、出力帰還ループの安定性を高めるとともに、負荷変動時の過渡応答特性を向上することが可能となる。ただし、電圧モード制御による出力帰還制御で足りる場合には、センス抵抗40や外部端子T12を割愛して、コントローラIC20の回路構成をより簡略化することも可能である。
PWMコンパレータ24は、反転入力端(−)に印加される帰還電圧V11と非反転入力端(+)に印加されるスロープ電圧V12とを比較して比較信号S12を生成する。比較信号S12は、スロープ電圧V12が帰還電圧V11よりも低いときにローレベルとなり、スロープ電圧V12が帰還電圧V11よりも高いときにハイレベルとなる。
論理回路25は、セット端(S)に入力されるクロック信号S11とリセット端(R)に入力される比較信号S12に応じて、PWM信号S13を生成するRSフリップフロップである。PWM信号S13は、クロック信号S11のパルスエッジでハイレベルにセットされ、比較信号S12のパルスエッジでローレベルにリセットされる。
ゲート駆動回路26は、PWM信号S13の入力を受け付けて、ゲート信号G11を生成する。ゲート信号G11は、PWM信号S13がハイレベルであるときにローレベルとなり、PWM信号S13がローレベルであるときにハイレベルとなる。
<出力帰還部(第1実施例)>
図12は、出力帰還部80の第1実施例を示す回路図である。本実施例の出力帰還部80は、シャントレギュレータ81と、抵抗r1〜r5と、キャパシタc1と、を含む。
シャントレギュレータ81のカソードCは、発光ダイオード91のカソードに接続されている。シャントレギュレータ81のアノードAは、接地端GND2に接続されている。抵抗r1は、出力電圧Voの出力端とシャントレギュレータ81のゲートG(=制御端子に相当)との間に接続されている。抵抗r2は、シャントレギュレータ81のゲートGと接地端GND2との間に接続されている。抵抗r3は、出力電圧Voの出力端と発光ダイオード91のアノードとの間に接続されている。抵抗r4は、発光ダイオード91のアノードとカソードとの間に接続されている。抵抗r5とキャパシタc1は、シャントレギュレータ81のゲートGとカソードCとの間に直列接続されている。
上記構成から成る出力帰還部80において、出力電圧Voの出力端と接地端GND2との間に直列接続された抵抗r1及びr2は、相互間の接続ノードから出力電圧Voの分圧電圧Vd(=Vo×{r2/(r1+r2)})を出力する分圧回路として機能する。
抵抗r3は、発光ダイオード91に流れる帰還電流Ifb2を制限するために設けられている。なお、抵抗r3の抵抗値は、1kΩ〜2kΩに設定すればよい。
抵抗r4は、シャントレギュレータ81に最低限のバイアス電流Ibを流し続けるために設けられている。なお、抵抗r4の抵抗値は、バイアス電流Ibの設定値(例えば1mA)と発光ダイオード91の順方向降下電圧Vf(例えば1V)を鑑みて、例えば1kΩ(=Vf/Ib=1V/1mA)に設定すればよい。
抵抗r5とキャパシタc1は、出力帰還ループの位相補償回路として設けられている。例えば、抵抗r5の抵抗値を10kΩ〜30kΩとし、キャパシタc1の容量値を0.1μFとすればよい。
シャントレギュレータ81は、ゲートGに印加される分圧電圧Vdに応じて、カソードCに流れるカソード電流Ic(延いては発光ダイオード91に流れる帰還電流Ifb2)を制御する。
図13は、シャントレギュレータ81の一構成例を示した回路図である。本構成例のシャントレギュレータ81は、オペアンプ81aと、npn型バイポーラトランジスタ81bと、ダイオード81cと、電圧源81dと、を含む。
オペアンプ81aの第1電源端(高電位側)は、シャントレギュレータ81のカソードCに相当する。オペアンプ81aの第2電源端(低電位側)は、シャントレギュレータ81のアノードAに相当する。オペアンプ81aの非反転入力端(+)は、シャントレギュレータ81のゲートGに相当する。
トランジスタ81bのコレクタは、オペアンプ81aの第1電源端に接続されている。トランジスタ81bのエミッタは、オペアンプ81aの第2電源端に接続されている。トランジスタ81bのベースは、オペアンプ81aの出力端に接続されている。
ダイオード81cのカソードは、オペアンプ81aの第1電源端に接続されている。ダイオード81cのアノードは、オペアンプ81aの第2電源端に接続されている。
電圧源81dの正極端は、オペアンプ81aの反転入力端(−)に接続されている。電圧源81dの負極端は、オペアンプ81aの第2電源端に接続されている。
上記構成から成るシャントレギュレータ81において、オペアンプ81aは、シャントレギュレータ81のゲートGに入力される分圧電圧Vdと、電圧源81dで生成される内部基準電圧VREF(例えば2.495V)とがイマジナリショートするように、トランジスタ81bの導通度を制御する。従って、トランジスタ81bのコレクタ電流(延いてはシャントレギュレータ81のカソード電流Ic)は、Vd>VREFであるときに増大し、Vd<VREFであるときに減少する。
すなわち、Vd>VREFであるときには、シャントレギュレータ81のカソード電流Icが増大して、発光ダイオード91に流れる帰還電流Ifb2が増大する。従って、フォトトランジスタ92に流れる帰還電流Ifb1も増大するので、コントローラIC20の内部で生成される帰還電圧V11が低下し、帰還電圧V11とスロープ電圧V12との交差タイミングが早まる。その結果、PWM信号S2の立上りタイミングが早くなり、出力トランジスタ30のオン時間が短くなるので、出力電圧Voが低下する。
逆に、Vd<VREFであるときには、シャントレギュレータ81のカソード電流Icが減少して、発光ダイオード91に流れる帰還電流Ifb2が減少する。従って、フォトトランジスタ92に流れる帰還電流Ifb1も減少するので、コントローラIC20の内部で生成される帰還電圧V11が上昇し、帰還電圧V11とスロープ電圧V12との交差タイミングが遅れる。その結果、PWM信号S2の立上りタイミングが遅くなり、出力トランジスタ30のオン時間が長くなるので、出力電圧Voが上昇する。
上記の出力帰還動作により、出力電圧Voは所定の目標値(=VREF×{(r1+r2)/r2}に維持されるようになる。このように、第1実施例の出力帰還部80を用いた場合には、絶縁型スイッチング電源装置1aが定電圧電源回路として機能する。
<出力帰還部(第2実施例)>
図14は、出力帰還部80の第2実施例を示す回路図である。本実施例の出力帰還部80は、第1実施例をベースとしつつ、絶縁型スイッチング電源装置1aが定電圧電源回路としてだけでなく定電流電源回路としても機能するように、出力帰還部80に新規の回路要素に追加したものである。そこで、第1実施例と同様の構成要素については、図12と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施例の特徴部分について重点的に説明する。
本実施例の出力帰還部80は、先出のシャントレギュレータ81と各種ディスクリート部品(=抵抗r1〜r5及びキャパシタc1)に加えて、センス抵抗rsと、定電圧生成回路82と、増幅回路83と、分圧回路84と、ダイオードdxと、をさらに含む。
センス抵抗rsは、負荷Zの低電位端と接地端GND2との間に接続されており、負荷Zから接地端GND2に向けて流れる出力電流Ioをセンス電圧Vsに変換する。なお、センス電圧Vsは、出力電流Ioに比例した電圧信号(=Io×rs)となる。例えば、Io=1A、rs=0.1Ωとした場合には、Vs=0.1Vとなる。
定電圧生成回路82は、出力電圧Voから所望の定電圧Vreg(例えば5V)を生成する電源回路であり、例えば3端子レギュレータICを好適に用いることができる。
増幅回路83は、センス電圧Vsをゲインα(>1)で増幅して増幅センス電圧Vs2(=α×Vs2)を生成する回路であり、オペアンプA1と抵抗R11〜R14を含む。オペアンプA1の第1電源端(高電位側)は、定電圧Vregの印加端(=定電圧生成回路82の出力端)に接続されている。オペアンプA1の第2電源端(低電位側)は、接地端GND2に接続されている。抵抗R11は、オペアンプA1の反転入力端(−)とセンス抵抗rsの低電位端との間に接続されている。抵抗R12は、オペアンプA1の非反転入力端(+)とセンス抵抗rsの高電位端との間に接続されている。抵抗R13は、オペアンプA1の反転入力端(−)と出力端との間に接続されている。抵抗R14は、オペアンプA1の非反転入力端(+)と接地端GND2との間に接続されている。
このような増幅回路83を設けることにより、センス電圧Vsがシャントレギュレータ81の内部基準電圧VREFに対して非常に低い電圧であっても、これを適切に増幅することにより、シャントレギュレータ81のゲート入力レンジに適合させることができる。
例えば、R11=R12=10kΩ、R13=R14=300kΩに設定すると、α=30(=R13/R11)となる。従って、0.1V程度のセンス電圧Vsを3V程度まで引き上げることができるので、内部基準電圧VREF(=2.495V)との比較参照に用いることが可能となる。
なお、センス抵抗rsの抵抗値を大きく設定して、センス電圧Vs自体を高めることにより、増幅回路83を割愛することも理論上は可能である。ただし、出力電流Ioが大きい場合には、電力ロスや発熱が問題となり得るので、十分に留意すべきである。
分圧回路84は、増幅センス電圧Vs2を任意の分圧比β(<1)で分圧して分圧センス電圧Vs3(=β×Vs2)を生成する回路ブロックであり、可変抵抗Ra及びRbを含む。可変抵抗Ra及びRbは、増幅センス電圧Vs2の印加端(=増幅回路83の出力端)と接地端GND2との間に直列接続されており、相互間の接続ノードから分圧センス電圧Vs3(=Vs2×{Rb/(Ra+Rb)})を出力する。
このような分圧回路84を設けることにより、可変抵抗Ra及びRbの抵抗値を任意に設定することにより、分圧センス電圧Vs3の電圧値を微調整することが可能となる。ただし、分圧回路84は、必須の構成要素ではなく、例えば、増幅回路83のゲインαを任意に設定することができるのであれば、分圧回路84を割愛することが可能である。
ダイオードdxのアノードは、分圧センス電圧Vs3の印加端(=分圧回路84の出力端)に接続されている。また、ダイオードdxのカソードは、シャントレギュレータ81のゲートGに接続されている。
すなわち、本実施例の出力帰還部80では、シャントレギュレータ81のゲートGに印加される制御電圧として、出力電圧Voに応じた分圧電圧Vdと、出力電流Ioに応じた分圧センス電圧Vs3(より正確にはVs3−Vfx、ただし、Vfxはダイオードdxの順方向降下電圧)のうち、より高い方が支配的となる。
例えば、出力電流Ioが所定値(=(Vd+Vfx)/(rs×α×β))よりも大きい重負荷状態では、分圧センス電圧(Vs3−Vfx)が分圧電圧Vdよりも高くなる。従って、シャントレギュレータ81では、分圧センス電圧(Vs3−Vfx)が内部基準電圧VREFと一致するように、カソード電流Icの生成制御が行われる。その結果、絶縁型スイッチング電源装置1aが定電流電源回路として動作するので、出力電流Ioが目標値(=(VREF+Vfx)/(rs×α×β))に維持される。
一方、出力電流Ioが上記の所定値(=(Vd+Vfx)/(rs×α×β))よりも小さい無負荷状態または軽負荷状態では、分圧電圧Vdが分圧センス電圧(Vs3−Vfx)よりも高くなる。従って、シャントレギュレータ81では、分圧電圧Vdが内部基準電圧VREFと一致するように、カソード電流Icの生成制御が行われる。その結果、絶縁型スイッチング電源装置1aが定電圧電源回路として動作するので、出力電圧Voが目標値(=VREF×{(r1+r2)/r2})に維持される。
なお、上記の無負荷状態または軽負荷状態では、ダイオードdxが逆バイアス状態となる。従って、分圧電圧Vdの印加端から分圧センス電圧Vs3の印加端に向けて電流が流れることはない。
このように、本実施例の出力帰還部80を備えた絶縁型スイッチング電源装置1aであれば、単一の出力帰還端子(外部端子T15)しか持たないコントローラIC20を用いて定電流制御と定電圧制御の双方を実現することが可能となる。
特に、本実施例の出力帰還部80を用いれば、無負荷状態や軽負荷状態であっても、出力電圧Voが所定の上限値(=VREF×{(r1+r2)/r2})までしか上昇しなくなるので、負荷Zへの悪影響を軽減することが可能となる。
なお、負荷Zとして、定電流制御を必要とする電流駆動型発光素子(LED素子など)やバッテリが接続される場合には、高効率化や安全性向上の観点から、本実施形態を採用することが非常に有効であり、今後も益々利用範囲の拡大を期待することができる。
図15は、第2実施例の出力帰還部80を備えた絶縁型スイッチング電源装置1aにおいて、出力電流Ioの目標値が1Aと設定されているとき(例えば、R11=R12=10kΩ、R13=R14=300kΩ、Ra=510Ω、Rb=2.7kΩ、rs=0.1Ω、VREF=2.495Vであるとき)の出力特性図である。なお、本図の横軸は出力電流Io[A]を示しており、本図の縦軸は出力電圧Vo[V]を示している。
本図で示したように、出力電圧Voが6V〜20Vの範囲内において、出力電流Ioが常に1Aとなる定電流電源回路が実現されている。また、本図では、出力電圧Voが5V以下になると、保護回路が働いて出力電流Ioがカットされる様子が描写されている。
<出力帰還部(第3実施例)>
図16は、出力帰還部80の第3実施例を示す回路図である。本実施例の出力帰還部80は、先出の第2実施例をベースとしつつ、さらに、ダイオードdyが追加されている点に特徴を有する。そこで、第2実施例と同様の構成要素については、図14と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施例の特徴部分について重点的に説明する。
ダイオードdyのアノードは、抵抗r1及びr2相互間の接続ノード(=分圧電圧Vdの印加端)に接続されている。ダイオードdyのカソードは、シャントレギュレータ81のゲートGに接続されている。このような構成とすることにより、分圧電圧(Vd−Vfy、ただし、Vfyはダイオードdyの順方向降下電圧)と、分圧センス電圧(Vs3−Vfx)との比較結果に応じて、定電流制御と定電圧制御が切り替わる。従って、Vfx=Vfyとなるように、ダイオードdx及びdyのペア性を取っておけば、ダイオードOR動作時において、順方向降下電圧Vfx及びVfyを考慮する必要がなくなるので、分圧電圧Vdと分圧センス電圧Vs3とを純粋に比較することが可能となる。
なお、ダイオードdyの追加に伴い、定電圧制御時における出力電圧Voの目標値には順方向降下電圧Vfyの項が含まれる形となる(=(VREF+Vfy)×{(r1+r2)/r2})となる。
<バッテリ充電装置>
図17は、バッテリ充電装置への適用例を示すブロック図である。本構成例のバッテリ充電装置BCは、商用交流電源PWから交流電圧Vac(例えばAC85V〜275V)の供給を受けて動作し、先述の絶縁型スイッチング電源装置1a(特に、出力帰還部80として第2実施例(図14)または第3実施例(図16)を採用したもの)を用いて、リチウムイオンバッテリBの充電制御(=出力電圧Vo及び出力電流Ioの供給)を行う。
なお、本図の例において、リチウムイオンバッテリBは、4つのバッテリセルB1〜B4を直列接続することにより構成されている。バッテリセルB1〜B4は、それぞれ、3V〜4.2Vの電圧範囲で使用される。より具体的に述べると、バッテリセルB1〜B4の放電完了電圧は3Vであり、放電完了電圧がこれより低くなることは禁止されている。一方、バッテリセルB1〜B4の満充電電圧は4.2Vであり、満充電電圧がこれより高くなることも禁止されている。
従って、4つのバッテリセルB1〜B4を直列接続して成るリチウムイオンバッテリBに供給される出力電圧Voは、12V〜16.8Vの電圧範囲で制御する必要がある。
図18は、出力電流Ioの目標値を1Aとし、出力電圧Voの上限値を16.8Vとして設定したとき(例えば、R11=R12=10kΩ、R13=R14=300kΩ、Ra=510Ω、Rb=2.7kΩ、rs=0.1Ω、r1=47.125kΩ、r2=8.2kΩ、VREF=2.495Vであるとき)の出力特性図である。なお、本図の横軸は出力電流Io[A]を示しており、本図の縦軸は出力電圧Vo[V]を示している。
本図で示したように、無負荷状態における出力電圧Voの上限値を16.8Vに設定しておけば、リチウムイオンバッテリBを一定の出力電流Ioで充電していき、これが満充電状態となった時点で、何ら複雑な処理を要することなく、自動的に出力電圧Voを所定の上限値(=16.8V)に制限することができる。
特に、AC/DC変換部50を備えた絶縁型スイッチング電源装置1aであれば、交流電力の供給を受けて、リチウムイオンバッテリBの充電制御を行うことができるので、非常に効率が良く、省電力化を実現することが可能となる。
<LED照明装置>
図19A〜図19Cは、それぞれ、LED照明装置への適用例を示す外観図である。図19Aには、電球形LEDランプY1、環形LEDランプY2、及び、直管形LEDランプY3が示されている。また、図19Bには、LEDシーリングライトY4が示されており、図19Cには、LEDダウンライトY5が示されている。これらのLED照明装置Y1〜Y5には、商用交流電源から交流電力の供給を受けてLEDの定電流制御を行うことのできる電源手段を設けることが望ましい。このような電源手段としては、正に、これまでに説明してきた絶縁型スイッチング電源装置a1が好適であると言える。
<その他の変形例>
なお、本明細書中で提案した絶縁型スイッチング電源装置1aは、上記したバッテリ充電装置Aや各種のLED照明装置Y1〜Y5にのみ適用されるものではなく、定電流制御を必要とする負荷を備えた電子機器全般に広く適用することができる。
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。
例えば、上記実施形態では、フライバック方式の絶縁型スイッチング電源装置を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、フォワード方式の絶縁型スイッチング電源装置にも本発明を適用することが可能である。
また、上記実施形態では、コントローラICによるスイッチング駆動方式として、PWM駆動方式を例示して説明を行ったが、例えば、PFM駆動方式(オン時間固定方式、オフ時間固定方式、または、ウィンドウコンパレータ方式など)など、他のスイッチング駆動方式を採用することも任意である。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。