以下、本発明を実施するための形態について、図面に基づいて説明する。なお、特に明示しない限り、「接続する」という場合には電気的に接続することを意味する。各図は、本発明を説明するために必要な要素を図示し、実際の全要素を図示しているとは限らない。上下左右等の方向を言う場合には、図面の記載を基準とする。英数字の連続符号は記号「〜」を用いて略記する。例えば、「スイッチング素子Q1〜Q4」は「スイッチング素子Q1,Q2,Q3,Q4」を意味する。
〔実施の形態1〕
実施の形態1は図1〜図7を参照しながら説明する。図1に示す電力変換装置10は、フルブリッジ型スイッチング電源装置(DC−DCコンバータ)の一例である。当該電力変換装置10は、入力電圧Vin(例えば288[V])を所要の出力電圧Vout(例えば14[V])に変換して出力する機能を担う。電力変換装置10の入力端子Tinには電力源Ebが接続され、出力端子Toutには負荷Zが接続される。電力源Ebは、例えばバッテリ(二次電池等)や燃料電池などが該当する。負荷Zは、例えばバッテリと回転電機(電動発電機,発電機,電動機等)、ヘッドランプなどが該当する。出力電圧Voutは任意の値で設定してよい。電力変換装置10内に設定してもよく、外部処理装置(例えばECUやコンピュータ等)から受ける信号やデータ等に基づいて設定してもよい。各種の計時にあたっては、図示しないタイマー等で行う。
図示する電力変換装置10は、コンデンサC10、スイッチ回路11A、整流部12A、平滑部LF、第1検出部13a,13b、ドライブ回路14A、パルス生成部15A、比較器16(コンパレータ)、信号演算部17、スロープ信号生成部18、フィードバック手段19、第2検出部1Aなどを有する。以下では、電力変換装置10の各構成要素について簡単に説明する。電力変換装置10内では検出された入力値(入力電圧Vinや入力電流Iin等)や出力値(出力電圧Voutや出力電流Iout等)のような各種信号は、特に明示しない限り、各構成要素で処理可能な形態(例えば電圧値やデータ等)で取り扱われる。
コンデンサC10は、入力端子Tinの両端間に接続され、電力源Ebから入力される入力電圧Vinを平滑化する。
スイッチ回路11Aは、スイッチング素子Q1〜Q4、ダイオードD1〜D4、トランスTr1などを有する。スイッチング素子Q1〜Q4は、フルブリッジ回路で構成され、ドライブ回路14Aから制御端子(例えばゲート端子等)に入力されるパルス幅変調信号PWM(制御信号に相当する)に基づいてオン/オフが駆動される。スイッチング素子Q1,Q2は上アームに相当し、スイッチング素子Q3,Q4は下アームに相当する。ダイオードD1〜D4は、それぞれ対応するスイッチング素子Q1〜Q4の入力端子(例えばドレイン端子等)と出力端子(例えばソース端子等)との間に並列接続される。これらのダイオードは、フリーホイールダイオードとして機能する。
トランスTr1はトランスTrの一例であり、一次コイルL1と、中間タップを備える二次コイルL2とを有する。一次コイルL1の一端側は、スイッチング素子Q1の出力端子とスイッチング素子Q2の入力端子との接続点に接続する。一次コイルL1の他端側は、スイッチング素子Q3の出力端子とスイッチング素子Q4の入力端子との接続点に接続する。二次コイルL2の両端は、ダイオードD12a,D12bおよびコイルLaを介して、出力端子Toutの一端側(プラス側)に接続される。二次コイルL2の中間タップは、出力端子Toutの他端側(マイナス側)に接続される。
整流部12Aは、整流部12の一例であり、交流を直流に変換する。図1に示す構成例の整流部12Aは、オン/オフ制御が行えるスイッチング素子Q5,Q6を少なくとも有する。さらに、必要に応じて(例えばスイッチング素子Q5,Q6にダイオードを内蔵しない場合など)、ダイオードD12a,D12bを別途に備えてもよい。スイッチング素子Q5,Q6およびダイオードD12a,D12bは、それぞれが「整流素子」に相当する。スイッチング素子Q5とダイオードD12aは並列接続され、スイッチング素子Q6とダイオードD12bは並列接続される。スイッチング素子Q5,Q6の各ドレインとダイオードD12a,D12bの各カソードは、それぞれコイルLaに接続される。
平滑部LFは、出力電圧Voutを平滑化するため、コイルLaとコンデンサCaを備えるLCフィルタである。整流部12AとコイルLaは直列接続され、出力端子Toutの一端側に接続される。コンデンサCaは、出力端子Toutの両端に接続される。出力端子Toutの一端側(特にコンデンサCaの一端側)には、後述する第2検出部1Aが接続される。
第1検出部13aは、スイッチ回路11Aに入力される入力電流Iin(入力値に相当する)を検出して出力する。第1検出部13bは、スイッチ回路11Aに入力される入力電圧Vin(入力値に相当する)を検出して出力する。第2検出部1Aは、スイッチ回路11Aから出力される出力電圧Vout(出力値に相当する)を検出して出力する。
一般的に、入力電流Iinや入力電圧Vinは波形信号のように変化し、出力電圧Voutは負荷Z等の状態に応じて変化する。入力電流Iin,入力電圧Vin,出力電圧Voutの各検出(タイミング)は、スイッチング素子Q1〜Q4がオン中に、1回以上で任意に設定してよい。例えば、オン時の最小値、オン時の平均値、オン時のピーク値(最大値)を含む。
ドライブ回路14Aおよびパルス生成部15Aは「スイッチ制御部」に相当する。パルス生成部15Aは、後述する比較器16から伝達される比較信号ΔIに基づいて、パルス波(本形態ではパルス幅変調信号PWM)を生成して出力する。ドライブ回路14Aは、対応するスイッチング素子Q1〜Q4が駆動するように、パルス生成部15Aから伝達されるパルス幅変調信号PWMを増幅して出力する。パルス幅変調信号PWMは、スイッチング素子Q1〜Q4を個別に駆動する「制御信号」に相当する。ドライブ回路14Aとパルス生成部15Aの構成例については後述する(図2を参照)。
スロープ信号生成部18は、対象となる信号(図1の例では入力電流Iin)を逓増(または逓減)させるためのスロープ信号Islpを生成して出力する。スロープ信号Islpは鋸波のように、時間の経過とともに変化し、所定周期ごとにリセットされる。信号演算部17は、入力電流Iinとスロープ信号Islpとを和算演算し、制御比較電流Id2として出力する。
比較器16は、信号演算部17から伝達される制御比較電流Id2と、後述するフィードバック手段19(具体的にはDAC19a)から伝達される指令電流Id1との大小を比較して比較信号ΔIを出力する。本形態では、制御比較電流Id2が指令電流Id1を超えると、比較器16が反応して図3や図5〜図7にそれぞれ示すような単パルス(「ラッチ信号」とも呼ぶ)である比較信号ΔIを出力するように構成している。
一点鎖線で示すフィードバック手段19は、DAC19a(デジタル・アナログ・コンバータ)、フィードバック演算部19b、指令値設定部19cなどを有する。なお、フィードバック手段19にかかる全部または一部の構成要素は、ハードウェアで構成してもよく、CPUがプログラムを実行するソフトウェアで構成してもよい。
指令値設定部19cは、設定されている出力電圧指令値Vrefを出力する。出力電圧指令値Vrefは、記録媒体に記録してもよく、電圧(電圧値)で設定してもよく、外部処理装置から伝達される値を設定してもよく、負荷Zに応じた値を設定してもよい。
フィードバック演算部19bは、指令値設定部19cから伝達される出力電圧指令値Vrefや、第2検出部1Aから伝達される出力値(出力電圧Voutなど)に基づいてフィードバック制御の演算を行い、出力値が出力電圧指令値Vrefになるように制御指令電流Irefを演算して出力する。制御指令電流Irefは「制御量」に相当し、「目標値」などとも呼ぶ。本形態では、制御指令電流Irefの算出には出力電圧指令値Vrefと出力電圧Voutとの誤差に対して比例制御(P制御)および積分制御(I制御)の演算を行う。さらに、必要に応じて微分制御(D制御)の演算を加えて行ってもよい。
DAC19aは、フィードバック演算部19bから伝達される制御指令電流Iref(データを含むデジタル信号)を、アナログ信号である指令電流Id1に変換して出力する。
次に、図2を参照しながらドライブ回路14Aとパルス生成部15Aの構成例について説明する。ドライブ回路14Aはドライブ回路14の一例であり、ドライブ回路部14a,14b,14c,14dなどを有する。パルス生成部15Aはパルス生成部15の一例であり、デッドタイム生成部15a,15b、フリップフロップ15c,15d、基準波生成部15e、論理否定回路15f,15g、トグル回路部15h、遅延信号生成部15iなどを有する。
基準波生成部15eは、基準となる基準クロック(マスタークロック)MCを生成して出力する。基準クロックMCの周期はスイッチング周期Tsと一致しており、デューティ比は一定値(例えば50[%]等)である。基準クロックMCは、デッドタイム生成部15aに直接的に伝達されるほか、論理否定回路15fによって信号反転された後にデッドタイム生成部15aに間接的に伝達される。デッドタイム生成部15aでは、基準クロックMCとその反転信号の立ち上がりがデッドタイムαだけローレベル(Low)にした信号が生成して出力される。このように同時オフ信号を設けるのは、スイッチング素子Q1,Q3が同時にオンして短絡状態になるのを回避するためである。基準クロックMCとその反転信号で遅延された信号は、ドライブ回路部14aによって個別に信号増幅され、それぞれスイッチング素子Q1,Q3の各制御端子に伝達される。なお図示しないが、スイッチング素子Q1,Q3を個別に駆動するため、対応するスイッチング素子ごとに個別のドライブ回路部14aを備える構成としてもよい。
トグル回路部15hは、比較器16の出力パルスに基づいてオンとオフの切り換えを行い、トグル信号TCとして出力する。例えばTフリップフロップ等が該当する。トグル信号TCは、デッドタイム生成部15bに直接的に伝達されるほか、論理否定回路15gによって信号反転された後にデッドタイム生成部15bに間接的に伝達される。デッドタイム生成部15bは、デッドタイム生成部15aと同様に、トグル信号TCとその反転信号の立ち上がりからデッドタイムβだけ遅延された信号が生成して出力される。デッドタイムβはデッドタイムαと同じ時間長(JIS X 0301に定義される時間の長さである)でもよく、異なる時間長でもよい。トグル信号TCと遅延された信号は、ドライブ回路部14bによって個別に信号増幅され、それぞれスイッチング素子Q2,Q4の各制御端子に伝達される。なお図示しないが、スイッチング素子Q2,Q4を個別に駆動するため、対応するスイッチング素子ごとに個別のドライブ回路部14bを備える構成としてもよい。
遅延信号生成部15iは、比較器16から出力されるラッチ信号に基づいて、遅延期間τ(τ≧0)だけ遅延させたラッチ信号を出力する。遅延期間τは、入力電圧Vin、出力電圧Vout、出力電流Iout、デューティ比Duty、周波数fs(=1/Ts)、制御指令電流Iref、入力電流Iinの少なくとも一つの条件に基づいて演算(算出)を行う。演算式は、fを境界条件式(関数式)とすると、τ=f(Vin,Vout,Iref,Duty,fs,…)である。制御指令電流Irefが閾値Xth以上の場合(連続モード)は、遅延期間τに最大値を設定する。但し、遅延期間τをどんなに大きくしても、スイッチング素子Q5のオフはスイッチング素子Q3を次回にオンする前までになるように設定し、スイッチング素子Q6のオフはスイッチング素子Q1を次回にオンする前までになるように設定する。一方、制御指令電流Irefが閾値Xth未満の場合(不連続モード)、遅延期間τには所定の時間長を設定してよい。一例として、スイッチング素子Q1をオンしてから比較器16がラッチするまでの時間の1/3を設定する。閾値Xthには、電力変換装置10の構成や負荷Z等に応じた適切な値(例えば電流閾値Ithや電圧閾値Vth等)を設定する。なお、連続モードと不連続モードは、いずれも電流モードの一種である。
上述した設定例のほか、検出値のピーク値、スイッチング周期Tsで最初のスイッチング素子Q1〜Q4がオンしてからオフするまでのオン期間Ton、入出力条件(入力値,出力値,出力電圧指令値Vref等)、境界条件式fのうちで一以上に基づいて、遅延期間τを導出(演算を含む)して設定してもよい。閾値Xth以下の場合は、一例として式「(((Vin/n)-Vo)×ton)/(2×La)−Vo/La×τ=0」を満たす遅延期間τ算出する。
一例として図3に示すように、パルス信号の立ち上がり(時刻t12,t15,…)から遅延期間τだけ遅延させたタイミング(時刻t13,t16,…)で遅延信号ΔIdを出力する。図3の例に示すスイッチング周期Tsは、時刻t11から時刻t17まで、時刻t17から時刻t19まで、…などが該当する。スイッチング周期Tsの半周期(Ts/2)は、時刻t11から時刻t14まで、時刻t14から時刻t17まで、時刻t17から時刻t18まで、…などが該当する。
図2に戻り、フリップフロップ15c,15dには、例えばRSフリップフロップを用いる。フリップフロップ15cのセット入力端子(S)には、スイッチング素子Q1の駆動信号(ゲート信号)を入力する。フリップフロップ15dのセット入力端子(S)には、スイッチング素子Q3の駆動信号(ゲート信号)を入力する。フリップフロップ15c,15dのリセット入力端子(R)には、遅延信号ΔIdを入力する。フリップフロップ15cの出力端子(Q)から出力される出力信号(論理状態)は、ドライブ回路部14cによって信号増幅され、スイッチング素子Q5の制御端子に伝達される。フリップフロップ15dの出力端子(Q)から出力される出力信号(論理状態)は、ドライブ回路部14dによって信号増幅され、スイッチング素子Q6の制御端子に伝達される。
上述した基準クロックMCやトグル信号TCに基づいてスイッチング素子Q1〜Q4のオン/オフ制御を行うと、図4のようになる。図4では上から順番に、スイッチング素子Q1,Q4,Q3,Q2、出力電流Ioutについて各々の経時的変化を示す。時刻t21から時刻t2bまでの周期は図3に示すスイッチング周期Tsに相当する。時刻t21から時刻t26まで、時刻t26からと時刻t2bまでの各周期は図3に示すスイッチング周期Tsの半周期(Ts/2)に相当する。コイルLaを流れる電流をチョークコイル電流ILとする。スイッチング素子Q5,Q6で整流を行う期間は「スイッチング素子整流期間」であり、上述した同期整流動作に相当する。ダイオードD12a,D12bで整流を行う期間は「ダイオード整流期間DR」である。なお、後者のダイオード整流期間DRについては、断面図ではないが分かり易くするためにクロスハッチを付して図示する(図6以降でも同様である)。
時刻t21から時刻t26まで半周期において、スイッチング素子Q3をオフしてからスイッチング素子Q1をオンするまでデッドタイムαを設け(時刻t21〜t22)、スイッチング素子Q4をオフしてからスイッチング素子Q2をオンするまでデッドタイムαを設ける(時刻t23〜t24)。チョークコイル電流ILはスイッチング素子Q1,Q4がオンになる時刻t22から増加し、スイッチング素子Q4がオフになる時刻t23にピークになった後に減少する。時刻t25に0[A]になるので、時刻t23から時刻t25までの期間を遅延期間τと一致するように設定する。時刻t25から時刻t26までのダイオード整流期間DRはチョークコイル電流ILが負になるので、逆流状態を阻止するためにスイッチング素子Q5をオフにし、ダイオードD12aによる整流を行う。よって、スイッチング素子Q5をオンにするのは時刻t21から時刻t25までの期間である。
時刻t26から時刻t2bまで半周期において、スイッチング素子Q1をオフしてからスイッチング素子Q3をオンするまでデッドタイムαを設け(時刻t26〜t27)、スイッチング素子Q2をオフしてからスイッチング素子Q4をオンするまでデッドタイムαを設ける(時刻t28〜t29)。チョークコイル電流ILはスイッチング素子Q3,Q2がオンになる時刻t26から増加し、スイッチング素子Q2がオフになる時刻t28にピークになった後に減少する。時刻t2aに0[A]になるので、時刻t28から時刻t2aまでの期間を遅延期間τと一致するように設定する。時刻t2aから時刻t2bまでのダイオード整流期間DRはチョークコイル電流ILが負になるので、逆流状態を阻止するためにスイッチング素子Q6をオフにし、ダイオードD12bによる整流を行う。よって、スイッチング素子Q5をオンにするのは時刻t26から時刻t2aまでの期間である。
上述したスイッチ制御部(ドライブ回路14Aおよびパルス生成部15A)による制御例について、図5〜図7を参照しながら説明する。図5〜図7では上から順番に、基準クロックMC、スイッチング素子Q1,Q3、入力電流Iin、チョークコイル電流IL、比較信号ΔI、スイッチング素子Q4,Q2、遅延信号ΔId、スイッチング素子Q5,Q6について各々の経時的変化を示す。
図5に示す連続モードにおいて、時刻t31から時刻t35までの期間、時刻t35から時刻t39までの期間、…はスイッチング周期Ts(1周期)に相当する。なお、連続モードはチョークコイル電流ILが0[A]になる期間を含まないモードである。
スイッチング素子Q1は、デッドタイム生成部15aによって基準クロックMCの立ち上がり(時刻t31,t35,t39,…)からデッドタイムαだけ遅れて立ち上がり、基準クロックMCの立ち下がり(時刻t33,t37,t3b,…)と同時に立ち下がる。スイッチング素子Q3は、デッドタイム生成部15aによって基準クロックMCの立ち上がりからデッドタイムαだけ遅れて立ち上がり、基準クロックMCの立ち上がりと同時に立ち下がる。すなわち、スイッチング素子Q1とスイッチング素子Q3とは互いにオン/オフが逆の関係となるように制御される。
スイッチング素子Q1,Q4がオンになっている期間と、スイッチング素子Q2,Q3がオンになっている期間は、それぞれ入力電流Iinが流れる。入力電流Iinの通電期間中はトランスTr1の一次コイルL1が入力電圧Vinにて励磁され、トランスTr1の二次コイルL2に電力が発生し、コイルLaにチョークコイル電流ILが流れる。チョークコイル電流ILの平均電流(平均値)は、点線で示す出力電流Ioutになる。
指令電流Id1(制御指令電流Irefに相当する。Id1=Iref)が制御比較電流Id2を超えるタイミング(すなわちId1>Id2;時刻t32,t34,t36,t38,t3a,…)には、比較器16が反応して比較信号ΔI(パルス信号)を出力する。当該比較信号ΔIに基づいて、スイッチング素子Q4,Q2のオン/オフを反転する。ただし、スイッチング素子Q4,Q2が同時にオンにして逆流状態になるのを回避するため、所定の時間長(間隔)を空けて(例えばオンするタイミングを遅らせて)オン/オフの切り換えを行う。
遅延信号生成部15iは、比較信号ΔI(時刻t32,t34,t36,t38,t3a,…)に基づいて遅延期間τだけ遅れて遅延信号ΔIdを出力する(時刻t33,t35,t37,t39,t3b,…)。当該遅延信号ΔIdに基づいて、スイッチング素子Q5,Q6のオン/オフをトグル状に反転する。スイッチング素子Q5とスイッチング素子Q6とは互いにオン/オフが逆の関係となるように制御される。ただし、スイッチング素子Q5,Q6が同時にオンにして逆流状態になるのを回避するため、デッドタイムαの間隔を空けてオン/オフの切り換えを行う。
要するに、スイッチング素子Q4,Q2をオフにするとともに、遅延期間τの計時を開始する。スイッチング素子Q4のオフから遅延期間τの経過後にスイッチング素子Q5をオフし、スイッチング素子Q2のオフから遅延期間τの経過後にスイッチング素子Q6をオフするように制御する。ただし、遅延期間τをどんなに大きく(長く)設定しても、スイッチング素子Q5はスイッチング素子Q3がオンする前に必ずオフし、スイッチング素子Q6はスイッチング素子Q1がオンする前に必ずオフするように制御を行う。
遅延信号生成部15iから出力される遅延信号ΔIdと、デッドタイム生成部15a,15bからスイッチング素子Q3,Q4に出力される制御信号とに基づいて、フリップフロップ15c,15dで論理状態の保持や反転が行われる。フリップフロップ15c,15dの論理状態に従い、ドライブ回路部14c,14dを経てスイッチング素子Q5,Q6のオン/オフが制御される。上述したように、遅延信号ΔIdは比較信号ΔIから遅延期間τだけ遅れて出力される。よってスイッチング素子Q5は、時刻t33,t37,t3b,…にオフし、時刻t35,t39,…からデッドタイムαだけ遅れてオンする。スイッチング素子Q6は、時刻t35,t39,…にオフし、時刻t33,t37,t3b,…からデッドタイムαだけ遅れてオンする。
図6に示す不連続モードにおいて、時刻t41から時刻t45までの期間、時刻t45から時刻t49までの期間、…はスイッチング周期Ts(1周期)に相当する。なお、不連続モードはチョークコイル電流ILが0[A]になる期間を含むモードである。以下では説明を簡単にするために、図5に示す連続モードと相違する点について説明する。
不連続モードは、出力電流Ioutが低下し、チョークコイル電流ILが1周期の間にゼロ[A]となる期間を有するモードである。そのため、入力電流Iinも連続モードよりも低い値で推移する。
不連続モードの遅延期間τは連続モードよりも短く設定される。スイッチング素子Q5は、時刻t42,t46,t4a,…にオフし、時刻t45,t49,…からデッドタイムαだけ遅れてオンする。スイッチング素子Q6は、時刻t45,t49,…にオフし、時刻t43,t47,t4b,…からデッドタイムαだけ遅れてオンする。チョークコイル電流ILが0[A]になる前にスイッチング素子Q5,Q6をオフして逆流状態を阻止するために、ダイオードD12a,D12bによる整流を行う(クロスハッチで図示するダイオード整流期間DR)。
図7に示す連続モードからの軽負荷への負荷急変時には、連続モードから不連続モードへの切り換えを行う。軽負荷への負荷急変時は、負荷Zの状態が大きく変化するような不測の事態が該当する。例えば、断線、回転電機の停止、負荷Zの停止などが該当する。図7の制御例では、時刻t55までが連続モードで制御され、時刻t55から時刻t5aまでは過渡モードで制御され、時刻t5aから不連続モードで制御される。連続モードは図5に示し、不連続モードは図6に示したので、以下では過渡モード(過渡時)について説明する。
時刻t45に負荷Zが急変すると、出力電流Ioutが低下しチョークコイル電流ILが0[A]になる期間を含むようになり、制御指令電流Irefや出力電流Ioutも大きく変化(減少)する。この場合には、入力電流Iinはスイッチング周期Tsの1周期間中ずっと電流閾値Ith以下になり、入力電圧Vinが電圧閾値Vth以下になる。
また、スイッチング周期Tsの1周期以上の間にわたって指令電流Id1が制御比較電流Id2を超えなければ、遅延期間τを初期値(例えばゼロ)で初期化し、過渡期間はスイッチング素子Q5,Q6を強制的にオフにする制御を行う。
その他、遅延期間τを初期値で設定する事態としては、比較器16の故障や誤動作などにより比較信号ΔIがスイッチング周期Tsの1周期内に発生しない場合がある。この場合は予めスイッチング素子Q2,Q4のオン時間を入力電圧Vin,出力電圧Vout,入力電流Iinなどから遅延期間τ演算して設定する。スイッチング素子Q2,Q4は、オン時間から一定期間たったら強制的にオフする回路または制御を追加している。このような場合においては位相が制限値を超えた場合(MaxPhase制限)が該当する。
スイッチング素子Q4,Q2のオフとともに、スイッチング素子Q5,Q6も強制的にオフにする(時刻t56,t58)。よって、スイッチング素子Q5がオフしてからスイッチング素子Q6がオンするまでの期間と、スイッチング素子Q6がオフしてからスイッチング素子Q5がオンするまでの期間は、いずれもダイオードD12a,D12bによる整流を行う(ダイオード整流期間DR)。このように制御することで、電流検出が不要になり、過渡時の高速応答性が向上する。
上述した連続モードおよび不連続モードについて、整流部12A(スイッチング素子Q5,Q6)とスイッチ回路11A(スイッチング素子Q1〜Q4)とに関連するオン/オフ制御についてまとめると次に示す表1のようになる。なお、表中の「同期」には、許容範囲内でオン/オフのタイミングがずれる非同期を含むものとする。
上述した実施の形態1によれば、以下に示す各効果を得ることができる。
(1)電力変換装置10において、スイッチ回路11Aの出力側に接続され、オン/オフ制御される整流部12A(スイッチング素子Q5,Q6)を有し、スイッチ制御部(ドライブ回路14Aおよびパルス生成部15A)は、スイッチ回路11Aに入力される入力値(入力電圧Vinや入力電流Iin)とスイッチ回路11Aから出力される出力値(出力電圧Voutや出力電流Iout)とのうちで一方または双方に基づいて、整流部12A(スイッチング素子Q5,Q6)のオン/オフ制御を行う構成とした(図1を参照)。この構成によれば、入力値や出力値に基づいて整流部12A(スイッチング素子Q5,Q6)のオン/オフ制御を行うので、軽負荷時の効率を従来よりも向上させることができる。本形態ではフルブリッジ型スイッチング電源装置に適用したが、ハーフブリッジ型スイッチング電源装置(スイッチング素子Q1,Q3またはスイッチング素子Q2,Q4に代えてコンデンサを適用する)に適用しても同様の作用効果が得られる。
(2)スイッチ回路11Aは、一次コイルL1と二次コイルL2とを有するトランスTr1を含み、スイッチ制御部(ドライブ回路14Aおよびパルス生成部15A)は、一次コイルL1側の検出値を入力値(入力電圧Vinや入力電流Iin)とし、二次コイルL2側の検出値を出力値(出力電圧Voutや出力電流Iout)とする構成とした(図1を参照)。この構成によれば、誘導性要素(トランスTr1)を含むスイッチ回路11Aであっても、軽負荷時の効率を従来よりも向上させることができる。
(3)スイッチ制御部は、スイッチ回路11A(スイッチング素子Q1〜Q4)を駆動してから遅延期間τを経過した後、整流部12A(スイッチング素子Q5,Q6)のオン/オフ制御を行う構成とした(図5〜図7を参照)。この構成によれば、整流部12Aのオン/オフ制御により、逆流状態になるのを阻止する。また、軽負荷においてスイッチング周期Tsの全区間がダイオード整流(ダイオード整流期間DR)とはならず、同期整流を適用できるため、軽負荷時の効率をさらに向上させることができる。なお、最初のスイッチング素子Q2,Q3がオンするタイミングでスイッチング素子Q6をオンし、最初のスイッチング素子Q2,Q3がオフするタイミングから遅延期間τを経過した後にスイッチング素子Q6をオフするように制御する構成でも同様の作用効果が得られる。
(4)スイッチ制御部は、入力値(入力電圧Vinや入力電流Iin)と出力値(出力電圧Voutや出力電流Iout)とのうちで一方または双方、検出値のピーク値、スイッチング周期Tsで最初のスイッチング素子Q1〜Q4がオンしてからオフするまでのオン期間Tonのうちで一以上に基づいて、遅延期間τを設定する構成とした(図5〜図7を参照)。この構成によれば、チョークコイル電流ILが負になる前にスイッチング素子Q5,Q6をオフして、ダイオードD12a,D12bによる整流を確実に行うことができる。なお、ダイオードD12a,D12bが無い構成では、スイッチング素子Q5,Q6の内蔵ダイオード(あるいは寄生ダイオード)による整流を行うことができる。
(5)スイッチ制御部は、入力電圧Vin、出力電圧Vout、出力電流Iout、デューティ比Duty、スイッチング周期Tsに基づいて定義される境界条件式fを演算することにより、遅延期間τを設定する構成とした。この構成によれば、スイッチング素子Q5,Q6による整流とダイオードD12a,D12bによる整流との使い分けが適切に行われるので、軽負荷時の効率をさらに向上させることができる。
(6)スイッチ制御部は、スイッチング周期Tsで最初のスイッチング素子Q1〜Q4がオンしてからオフするまでのオン期間Tonを、入力値(入力電圧Vinや入力電流Iin)と出力値(出力電圧Voutや出力電流Iout)とに基づいて演算される演算値で除算して得られた値によって、遅延期間τを設定する構成とした。この構成によれば、最適な遅延期間τを設定できるので、スイッチング素子Q5,Q6による整流とダイオードD12a,D12bによる整流との使い分けが適切に行われる。したがって、軽負荷時の効率をさらに向上させることができる。
(7)ドライブ回路14Aおよびパルス生成部15A(スイッチ制御部)は、スイッチ回路11Aに含まれるスイッチング素子Q1,Q4(あるいはスイッチング素子Q2,Q3)がオフになり、かつ、入力電圧Vinや入力電流Iin(入力値)がスイッチング周期Tsの1周期の期間ずっと閾値Iref以下になると、スイッチング素子Q5,Q6をオフにする制御を行う構成とした(図7を参照)。この構成によれば、例えば負荷Zが急変するような不測の事態が生じても、逆流状態を阻止することができる。また、電流検出が不要になり、過渡モード(過渡時)の高速応答性が向上する。
(11)フィードバック手段19によって演算される制御量Irefと、入力値(入力電圧Vinや入力電流Iin)と出力値(出力電圧Voutや出力電流Iout)とを比較して比較信号ΔIを出力する比較器16を有し、比較信号ΔIに基づいて、スイッチ回路11Aに含まれるスイッチング素子Q1〜Q4をオフにするとともに、遅延期間τの計時を開始する構成とした(図1,図5〜図7を参照)。この構成によれば、スイッチング素子Q1,Q3とスイッチング素子Q2,Q4との切り換え時に短絡電流が流れるのを防止できる。トランスTrの励磁インダクタンスや漏れインダクタンスを利用し、スイッチング素子Q1〜Q4の出力容量との共振によりソフトスイッチング(ZVS:ゼロボルトスイッチング)させることでスイッチング損失を低減することができる。
(12)スイッチ回路11Aはフルブリッジ型回路で構成され、比較信号ΔIに基づいて、フルブリッジの一方側アームに含まれるスイッチング素子Q1〜Q4のオン/オフ制御を行い、他方側アームに含まれるスイッチング素子Q1〜Q4を一方側アームに含まれるスイッチング素子Q1〜Q4とは逆のオン/オフ制御を行う構成とした(図1,図5〜図7を参照)。この構成によれば、直流を交流に確実に変換して、トランスTr1(特に一次コイルL1)を励磁させることができる。
(13)一方側アームに含まれるスイッチング素子Q1〜Q4と、他方側アームに含まれるスイッチング素子Q1〜Q4とは、同時にオンしないようにデッドタイムαを設ける構成とした(図5〜図7を参照)。この構成によれば、スイッチング素子Q1,Q3(あるいはスイッチング素子Q2,Q4)が同時にオンして短絡状態になるのを確実に阻止することができる。
(14)スイッチ制御部は、スイッチング周期Ts内の比較信号ΔIに基づいて、遅延期間τを初期値で初期化し、整流部12A(スイッチング素子Q5,Q6)をオフにする制御を行う構成とした(図1,図7を参照)。この構成によれば、例えば負荷Zが急変するような不測の事態が生じても、逆流状態を阻止することができ、過渡モード(過渡時)の高速応答性が向上する。
〔実施の形態2〕
実施の形態2は図8と図9を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態1で用いた要素と同一の要素には同一の符号を付して説明を省略する。
実施の形態2は、電圧モードで制御を行うため、フィードバック手段19の構成が実施の形態1と相違する。実施の形態2のフィードバック手段19は、図8に示すように、フィードバック演算部19bや指令値設定部19cなどを有する。
本形態のフィードバック演算部19bは、実施の形態1と同様に、指令値設定部19cから伝達される出力電圧指令値Vrefや、第2検出部1Aから伝達される出力電圧Voutなどに基づいてフィードバック制御の演算を行う。ただし、パルス生成部15Aに伝達するのは、制御指令電流Irefではなく位相差δである。位相差δは「制御量」に相当する。よって、パルス生成部15Aは位相差δに基づいてパルス幅変調信号PWMを生成する。
電圧モードでは、スイッチング素子Q1〜Q4のオン期間Tonを固定する。デューティ比は任意に設定してよいが、本形態では「50%−デッドタイムα」で設定する。実施の形態1に示す比較器16とは異なり、スイッチング素子Q2,Q4のオフが既知になるので、スイッチング素子Q5,Q6のオフはスイッチング素子Q2,Q4のオフに合わせて行う。ただし、スイッチング素子Q5,Q6のオフは、スイッチング素子Q2,Q4のオフから遅延期間τだけ遅らせて行う。
電圧モードにおける制御例を図9に示す。図9において、時刻t61から時刻t65までの期間、時刻t65から時刻t69までの期間、…はスイッチング周期Ts(1周期)に相当する。電圧モードでは、制御指令電流Irefによらず制御されるため、入力電流Iinは連続モードよりも低い値で推移する。そのため、チョークコイル電流ILは0[A]になる期間を含み、出力電流Ioutも電流モード(特に連続モード)よりも低い値になる。
電圧モードの場合は、スイッチング素子Q4,Q2のフェーズ量やオフタイミング等が分かっている。通常、遅延期間τは電流モードよりも短くなる。スイッチング素子Q4がオンになるのは、スイッチング素子Q1がオフになる時刻t63,t67,…から位相差δだけ遅れる。同様に、スイッチング素子Q2がオンになるのは、スイッチング素子Q3がオフになる時刻t61,t65,t69,…から位相差δだけ遅れる。
スイッチング素子Q5は、時刻t62,t66,t6a,…にオフし、時刻t65,t69,…からデッドタイムαだけ遅れてオンする。スイッチング素子Q6は、時刻t65,t69,…にオフし、時刻t63,t67,t6b,…からデッドタイムαだけ遅れてオンする。チョークコイル電流ILが0[A]になる前にスイッチング素子Q5,Q6をオフして逆流状態を阻止するために、ダイオードD12a,D12bによる整流を行う(ダイオード整流期間DR)。
上述した実施の形態2によれば、モードが相違するに過ぎず、同様に制御されるので、実施の形態1と同様の作用効果が得られる。
〔実施の形態3〕
実施の形態3は図10〜図13を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態1,2で用いた要素と同一の要素には同一の符号を付して説明を省略する。また使用可能な文字の制約上、要素の反転出力には「N」("Not"の意味)の接頭辞を用いて表記する。例えば、フリップフロップの反転出力信号は「NQ」(図面ではQの上にバーを記載)とし、スイッチング素子Q1の反転信号は「NQ1」(図面ではQ1の上にバーを記載)とする。
図10に示す電力変換装置10は、フォワード型スイッチング電源装置の一例であり、実施の形態1,2にかかるスイッチ回路,トランス,整流部の各変形例である。すなわち、スイッチ回路11Aに代えてスイッチ回路11Bを適用し、トランスTr1に代えてトランスTr2を適用し、整流部12Aに代えて整流部12Bを適用する。本形態では全て適用する例を説明するが、一以上を選択して適用してもよい。
スイッチ回路11Bは、スイッチング素子Q1やトランスTr2などを有する。トランスTr2はトランスTrの一例であり、一次コイルL1と二次コイルL2とを有する。ただし、二次コイルL2は中間タップを備えない点で、実施の形態1と相違する。トランスTr2は、一次コイルL1の一端側を入力端子Tinの一端側(プラス側)に接続し、他端側をスイッチング素子Q1の入力端子に接続する。スイッチング素子Q1の出力端子は入力端子Tinの他端側(マイナス側)に接続する。
整流部12Bは、整流部12の一例であり、整流部12Aと同じ要素で構成される。ただし、トランスTr2の二次コイルL2が中間タップを備えないために接続が相違する。具体的には、ダイオードD12a,D12bのカソードはコイルLaに接続され、ダイオードD12bのアノードが二次コイルL2および出力端子Toutに接続される点が相違する。これらの相違に伴って、図11に示すドライブ回路14Bとパルス生成部15Bを適用する。
図11において、ドライブ回路14Bは図2に示すドライブ回路14Aに代えて適用され、パルス生成部15Bは図2に示すパルス生成部15Aに代えて適用される。ドライブ回路14Bはドライブ回路14の一例であり、ドライブ回路部14a,14c,14dなどを有する。パルス生成部15Bはパルス生成部15の一例であり、フリップフロップ15d,15j、基準波生成部15e、遅延信号生成部15iなどを有する。
基準波生成部15eから出力される基準クロックMCは、フリップフロップ15jのセット入力端子(S)に入力される。比較器16から出力される比較信号ΔIは、フリップフロップ15jのリセット入力端子(R)と、遅延信号生成部15iに入力される。フリップフロップ15jの出力端子(Q)はドライブ回路部14a,14cに接続され、それぞれスイッチング素子Q1とスイッチング素子Q5の各制御端子に信号が増幅して伝達される。フリップフロップ15jの反転出力端子(NQ)は、フリップフロップ15dのセット入力端子(S)に接続される。フリップフロップ15dの出力端子(Q)はドライブ回路部14dに接続され、スイッチング素子Q6の制御端子に信号が増幅して伝達される。
上述したスイッチ制御部(ドライブ回路14Bおよびパルス生成部15B)による制御例について、図12と図13を参照しながら説明する。図12と図13では上から順番に、基準クロックMC、スイッチング素子Q1、スイッチング素子Q1の反転信号NQ1、入力電流Iin、チョークコイル電流IL、比較信号ΔI、遅延信号ΔId、スイッチング素子Q5,Q6について各々の経時的変化を示す。なお、電流閾値Ithには0を設定する。
図12に示す連続モードにおいて、時刻t71から時刻t75までの期間、時刻t75から時刻t79までの期間、…はスイッチング周期Ts(1周期)に相当する。
スイッチング素子Q1は、基準クロックMCの立ち上がり(時刻t71,t75,t79,…)からデッドタイムαだけ遅れて立ち上がり、入力電流Iinが制御指令電流Irefに達する同時に立ち下がる。反転信号NQ1は、スイッチング素子Q1とは逆のパターンになり、立ち上がりと立ち下がりにデッドタイムαだけ遅れる。
スイッチング素子Q1がオンの期間中に入力電流Iinが流れてトランスTr1の一次コイルL1が励磁され、コイルLaにチョークコイル電流ILが流れる。チョークコイル電流ILは0[A]になる期間を含まず、平均電流(平均値)は点線で示す出力電流Ioutになる。
遅延信号生成部15iは比較信号ΔI(時刻t72,t76,t7a,…)から遅延期間τだけ遅れた遅延信号ΔIdを出力する(時刻t75,t79,…)。当該遅延信号ΔIdに基づいて、スイッチング素子Q5,Q6のオン/オフをトグル状に反転する点と、デッドタイムαの間隔を空けてスイッチング素子Q5,Q6のオン/オフを切り換える点とは実施の形態1,2と同様である。
図13に示す不連続モードにおいて、時刻t81から時刻t85までの期間、時刻t85から時刻t89までの期間、…はスイッチング周期Ts(1周期)に相当する。なお、以下では図12に示す連続モードと相違する点について説明する。
不連続モードの遅延期間τは連続モードよりも短く設定される。スイッチング素子Q5は、時刻t82,t86,t8a,…にオフし、時刻t85,t89,…からデッドタイムαだけ遅れてオンする。スイッチング素子Q6は、時刻t85,t89,…にオフし、時刻t83,t87,t8b,…からデッドタイムαだけ遅れてオンする。チョークコイル電流ILが0[A]になる前にスイッチング素子Q5,Q6をオフして逆流状態を阻止するために、ダイオードD12a,D12bによる整流を行う(ダイオード整流期間DR)。
上述した連続モードおよび不連続モードについて、整流部12B(スイッチング素子Q5,Q6)とスイッチ回路11B(スイッチング素子Q1〜Q4)とに関連するオン/オフ制御についてまとめると次に示す表2のようになる。なお、表中の「同期」には、許容範囲内でオン/オフのタイミングがずれる非同期を含むものとする。
上述した実施の形態3によれば、以下に示す各効果を得ることができる。その他の点については、スイッチ回路,トランス,整流部の各変形例に過ぎないので、実施の形態1,2と同様の作用効果が得られる。
(10)スイッチ回路11Bはフォワード型回路で構成され、電流閾値Ithを0に設定する構成とした。この構成によれば、フォワード型回路スイッチング電源装置でも、フルブリッジ型スイッチング電源装置(あるいはハーフブリッジ型スイッチング電源装置)と同様に、軽負荷時の効率をさらに向上させることができる。
〔実施の形態4〕
実施の形態4は図14〜図19を参照しながら説明する。なお図示および説明を簡単にするため、特に明示しない限り、実施の形態1〜3で用いた要素と同一の要素には同一の符号を付して説明を省略する。
図14に示す電力変換装置10は、実施の形態1,2に示す電力変換装置10(フルブリッジ型スイッチング電源装置)の変形例である。実施の形態1,2とは、第1検出部13aの接続位置とパルス生成部が相違する。前者の第1検出部13aは、スイッチング素子Q1,Q3の接続点と、一次コイルL1の一端側との間に接続する。第1検出部13aで検出する入力電流Iinは一次コイルL1を流れる電流(すなわちトランス電流)を示し、信号演算部17に入力するとともに、パルス生成部15C(具体的には図16に示す比較器15m3)にも入力する。パルス生成部15Cは、図2に示すパルス生成部15Aに代えて適用する。
図15に示すドライブ回路14Aおよびパルス生成部15Cは「スイッチ制御部」に相当する。パルス生成部15Cはパルス生成部15の一例であり、遅延信号生成部15iに代えてマスク処理部15mを用いる点でパルス生成部15Aと相違する。パルス生成部15Cは、比較信号ΔI、入力電流Iin、入力電圧Vinや出力電圧Vout、励磁インダクタンスLm、オン期間Ton、基準クロックMC等に基づいて、励磁電流相当値ΔImを出力する。パルス生成部15Cの一構成例を図16に示す。
図16に示すパルス生成部15Cは、励磁電流演算部15m1、DAC15m2、比較器15m3、積算回路15m4、論理否定回路15m5、フリップフロップ15m6,15m8、和算回路15m7などを有する。
励磁電流演算部15m1は、入力電圧Vinや出力電圧Vout、トランスTr1の励磁インダクタンスLm、オン期間Ton、トランス励磁時間Tmagなどに基づいて、励磁電流相当値ΔImを演算して出力する。励磁電流相当値ΔImの演算式や演算方法等は任意に設定してよい。演算式の例は、ΔIm=(Vin/Lm)×Tonなどが該当する。
ただし、入力電圧Vinや入力電流Iin(入力値)の不定時や、出力電圧Voutや出力電流Iout(出力値)の不定時、起動時等の場合には、適切な励磁電流相当値ΔImを設定できない。これらの場合には、最大入力電圧Vin_Max(入力電圧Vinの最大値)、最大出力電圧Vout_Max(出力電圧Voutの最大値)、最大入力電流Iin_Min(励磁電流の最小値)に基づいて励磁電流相当値ΔImを演算するとよい。
また、検出部(第1検出部13や第2検出部1A)が故障したり誤検出が発生したりする場合でも、適切な励磁電流相当値ΔImを設定できない。これらの場合には、入力電圧Vinの最大入力電圧Vin_Max(あるいは出力電圧Voutの最大出力電圧Vout_Max)、入力電流Iin(励磁電流)の最大入力電流Iin_Min、励磁インダクタンスLmの最小インダクタンスLm_Min、デューティ比Dutyの最大デューティ比Duty_maxのうちで一以上を用いて演算される固定値としてもよい。
オン期間Tonはタイマー等で計測され、スイッチング素子Q1がオンしてからスイッチング素子Q4がオフになるまでの期間や、スイッチング素子Q2がオンしてからスイッチング素子Q3がオフになるまでの期間が該当する。演算方法の例は、図17に示す半周期(Ts/2;時刻t91から時刻t92まで、時刻t92から時刻t93まで)ごとにおいて、入力電流Iinとチョークコイル電流ILが同値(許容誤差範囲を含む)になる区間にかかる差分値が該当する。
図16に戻り、DAC15m2は励磁電流演算部15m1から伝達される励磁電流相当値ΔIm(データを含むデジタル信号)をアナログ信号に変換して出力する。比較器15m3は、入力電流Iinと、比較器15m3から伝達される信号(励磁電流相当値ΔIm)との大小を比較して比較信号ΔImsを出力する。フリップフロップ15m6は、論理否定回路15m5によって信号反転される基準クロックMCがセット入力端子(S)に入力され、比較器16から伝達される比較信号ΔIが入力される。フリップフロップ15m8は、基準波生成部15eから伝達される基準クロックMCがセット入力端子(S)に入力され、比較器16から伝達される比較信号ΔIが入力される。和算回路15m7は、フリップフロップ15m6,15m8の各出力端子(Q)から伝達される出力信号の論理和演算を行う。積算回路15m4は、比較器15m3から伝達される比較信号ΔImsと、和算回路15m7から伝達される信号との論理積演算を行い、マスク信号Imskとして出力する。
連続モードと不連続モードとにおけるマスク処理部15mから出力されるマスク信号Imskの変化例について、図18を参照しながら説明する。本形態では、励磁電流相当値ΔImを電流閾値Ithとし、入力電流Iinとの比較を比較器15m3で比較することで連続モードか不連続モードを判定する。その他、スイッチング素子Q4がオフしてからスイッチング素子Q3がオンするまでの間に入力電流Iinがある値(励磁電流)で一定となったら不連続モードと判定し、それ以外は連続モードと判定してもよい。
図18の上側に示す連続モードにおいて、入力電流Iinが電流閾値Ithよりも下回るのは、時刻ta3から時刻ta4までの期間に過ぎない。下側に示す不連続モードにおいて、入力電流Iinが電流閾値Ithよりも下回るのは、時刻ta2から時刻ta4までの期間と、時刻ta5から時刻ta6までの期間とがある。これらの期間においてマスク信号Imskがオンするため、フリップフロップ15c,15dはスイッチング素子Q5,Q6をオフにする信号を伝達する(図15を参照)。電流閾値Ithには、例えば励磁電流相当値ΔImの1/2以上の値を設定するとよい。
上述したスイッチ制御部(ドライブ回路14Bおよびパルス生成部15C)による制御例について、図19を参照しながら説明する。図19では上から順番に、基準クロックMC、スイッチング素子Q1,Q3、入力電流Iin、チョークコイル電流IL、比較信号ΔI、スイッチング素子Q4,Q2、マスク信号Imsk、スイッチング素子Q5,Q6について各々の経時的変化を示す。
図19に示す不連続モードにおいて、時刻tb1から時刻tb5までの期間、時刻tb5から時刻tb9までの期間、…はスイッチング周期Ts(1周期)に相当する。スイッチング素子Q5は、時刻tb2,tb6,tba,…にオフし、時刻tb5,tb9,…からデッドタイムαだけ遅れてオンする。スイッチング素子Q6は、時刻tb4,tb8,…にオフし、時刻tb3,tb7,tbb,…からデッドタイムαだけ遅れてオンする。チョークコイル電流ILが0[A]になる前にスイッチング素子Q5,Q6をオフして逆流状態を阻止するために、ダイオードD12a,D12bによる整流を行う(ダイオード整流期間DR)。なお、励磁電流相当値ΔImが精度よく計算されるならば、チョークコイル電流ILが0[A]になる時点でスイッチング素子Q5,Q6をオフしてもよい。
図16に示す比較器15m3が反応しない場合は故障とみなし、スイッチング素子Q5,Q6は停止もしくはオフタイミングを比較器16と同期させるとよい。言い換えると、比較信号ΔIに従ってスイッチング素子Q5,Q6のオン/オフをトグル状に反転させる。
比較器15m3の出力信号がローレベルで固定する場合は連続モードと判定される。図示しないが、スイッチング素子Q5,Q6のオフはスイッチング素子Q3,Q1のオフ信号に同期して行う。その他については、上記不連続モードと同様である。
上述した実施の形態4によれば、以下に示す各効果を得ることができる。その他の点については、第1検出部13aの接続位置とパルス生成部15Cの構成との相違を除いて、実施の形態1,2と同様の作用効果が得られる。図示しないが、スイッチング素子Q2,Q4の接続点と、一次コイルL1の他端側との間に第1検出部13aを接続しても、同様の作用効果が得られる。
(8)電流閾値Ith(閾値Xth)は、入力電圧Vin、出力電圧Vout、トランス励磁時間Tmag、励磁インダクタンスLmに基づいて演算される励磁電流相当値ΔImの1/2以上の値を設定する構成とした。電圧閾値Vthについても同様の設定を行ってよい。これらの構成によれば、スイッチング素子Q5,Q6による整流と、ダイオードD12a,D12bによる整流の切り換えを的確に行う閾値Xthを設定することができる。閾値Xthを設定によって整流を行う素子の切り換えが確実に行えるので、軽負荷時の効率をさらに向上し得る。
(9)電流閾値Ith(閾値Xth)は、入力電圧Vinや入力電流Iin(入力値)不定時、出力電圧Voutや出力電流Iout(出力値)の不定時、起動時のうちで一以上の期間において、最大入力電圧Vin_Max(入力電圧Vinの最大値)、最大出力電圧Vout_Max(出力電圧Voutの最大値)、最大入力電流Iin_Min(励磁電流の最小値)に基づいて演算される励磁電流相当値ΔImの1/2を設定する構成とした。電圧閾値Vthについても同様の設定を行ってよい。これらの構成によれば、軽負荷時の効率をさらに向上し得る。
〔他の実施の形態〕
以上では本発明を実施するための形態について実施の形態1〜4に従って説明したが、本発明は当該形態に何ら限定されるものではない。言い換えれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することもできる。例えば、次に示す各形態を実現してもよい。
上述した実施の形態1,2,4ではフルブリッジ型スイッチング電源装置(あるいはハーフブリッジ型スイッチング電源装置)に適用した(図1,図8,図14を参照)。実施の形態3ではフォワード型スイッチング電源装置に適用した(図10を参照)。これらの形態に代えて、プッシュプル型スイッチング電源装置やフライバック型スイッチング電源装置に適用してもよい。
プッシュプル型スイッチング電源装置におけるトランスTrの一次コイルL1は、実施の形態1,2に示すトランスTr1の二次コイルL2と同様に、中間タップを備える。また、実施の形態3に示す整流部12Bを用いる。プッシュプル型スイッチング電源装置を適用しても軽負荷時の効率をさらに向上し得る。
フライバック型スイッチング電源装置は、プッシュプル型スイッチング電源装置に類似する構成であるものの、整流部12Bを適用する際にダイオードD12bおよびスイッチング素子Q6を除く点が相違する。フライバック型スイッチング電源装置を適用しても、軽負荷時の効率をさらに向上し得る。
上述した実施の形態1〜4では、オン/オフ制御が可能な整流部12(12A,12B)として、スイッチング素子Q5,Q6(すなわちFET)を用いる構成とした(図1,図8,図10,図14を参照)。この形態に代えて、交流を直流に変換でき、かつ、オン/オフ制御が可能な他の制御素子を用いる構成としてもよい。他の制御素子は、例えばトランジスタ,サイリスタ,トライアックなどのようにオン/オフ制御が可能であればよい。他の制御素子を用いる構成としても、制御素子自体による整流(スイッチング素子整流期間)と、制御素子に内蔵されるか否かを問わず整流素子による整流(ダイオード整流期間DR)との使い分けをオン/オフ制御できるので、実施の形態1〜4と同様の作用効果が得られる。
上述した実施の形態1〜4では、スイッチ回路11にトランスTr(Tr1,Tr2)を含む構成とした(図1,図8,図10,図14を参照)。この形態に代えて、トランスTr以外の他の誘導性要素を含む構成としてもよい。例えば図20に示すスイッチ回路11Cは、実施の形態1〜4に示すスイッチング素子Q1,Q2のほかに、他の誘導性要素としてコイルL11(チョークコイルを含む)などを有する構成例を示す。コイルL11に代えてインダクタを用いてもよい。要するに、少なくともスイッチング素子を備えて電力変換を行うスイッチ回路11であればよい。このように構成しても、整流部12に含まれるスイッチング素子Q5,Q6(あるいは上記他の制御素子)のオン/オフ制御を適切に行うことにより、実施の形態1〜4と同様の作用効果が得られる。
上述した実施の形態1〜4では、スイッチング素子Q1〜Q4の駆動を制御する制御信号としてパルス幅変調信号PWMを適用する構成とした(図1,図8,図10,図14を参照)。この形態に代えて、スイッチング素子Q1〜Q4の駆動を制御可能な他の制御信号を適用してもよい。他の制御信号は、例えばパルス周波数変調信号(PFM;Pulse Frequency Modulation)などが該当する。パルス周波数変調信号は、軽負荷時においてスイッチング素子Q1〜Q4のスイッチング回数を減らせるので、実施の形態1〜4と同様の作用効果が得られる。