CN104143905A - 变换器的快速启动控制电路 - Google Patents

Abstract

本发明涉及一种变换器的快速启动控制电路，其特征在于，所述电路包括基准检测单元、采样保持单元、放大器、调制单元、输出单元和控制单元；所述控制单元的第一输入端输入反馈电压，第二输入端与所述基准检测单元的输出端相连接，第一输出端分别与所述采样保持单元和所述放大器相连；所述基准检测单元的输入端输入电源电压；所述采样保持单元的输入端输入所述反馈电压，其输出端与所述放大器相连；所述放大器的输出端与所述调制单元相连，所述调制单元的输出端与所述输出单元相连。本发明在不改变外部电阻和电容，保持较小静态功耗和较快启动速度的前提下，增加可用时间，来保证直流—交流变换器的正常启动。

Description

变换器的快速启动控制电路

技术领域

本发明涉及集成电路领域，特别是涉及一种变换器的快速启动控制电路。

背景技术

随着LED照明技术的发展，交流-直流LED驱动器需要支持更高的输出功率，实现更高的控制精度。在同等工艺的条件下，高速高精度控制以及更大的驱动能力，都会使驱动器本身的工作电流提高，功耗变大。如果保持芯片外部启动电路功耗不变，芯片的启动时间会大大延长；如果要保持较小启动时间，则需要提高外部启动电路电流，降低效率。

图1为现有技术的交流—直流变换器的一种实现架构。如图1所示，桥式整流器将输入的交流电压进行整形，整形后的电压称为母线电压，即把市电电压Vin·sin(wt)转化为可操作的电压Vin·|sin(wt)|。变压器T1的辅助绕组连接到交流—直流控制器的FB端，控制器通过FB端检测输出电压。母线电压VM通过电阻R₁连接到电容C₁，同时，辅助绕组通过二极管D₁连接到电容C₁。C₁连接控制器的VDD端，给控制器提供电源。

图2为现有技术的交流—直流控制器的实现方式。如图2所示，控制器的输入分别连接VDD和反馈电压FB，输出DRV连接功率开关M1。控制器包括基准&VDD检测模块、采样保持电路，EA放大器，PWM调制器和输出单元Driver。

基准&VDD检测模块用于产生基准电压，检测VDD电压，产生Enable信号控制其他电路是否工作，该模块消耗电流记为I_Q1。采样保持电路对反馈信号FB进行采样保持，送给EA放大器与参考电压Vref比较，产生误差放大信号，再通过PWM调制器产生PWM开关信号驱动功率开关，实现环路控制。其中，采样保持电路工作电流记为I_Q2，EA放大器工作电流记为I_Q3，PWM调制器和输出Driver的工作电流合并记为I_Q4。

图3为现有技术的交流—直流控制器的启动波形示意图。如图3所示，VDD电压和FB电压的初始电压都为0，当接通电源后，VDD从0V开始上升，此时FB电压仍为0，只有VM通过R1给C₁充电，充电电流为I_CHG，VDD从0V上升到V_start的时间记为t₁。

$I_{\mathrm{CHG}}\≈\frac{\mathrm{VM}}{R_1}$

$t_1=\frac{C_1{V}_{\mathrm{start}}}{I_{\mathrm{CHG}}-I_{Q1}}\≈\frac{C_1{V}_{\mathrm{start}}}{\frac{\mathrm{VM}}{R_1}-I_{Q1}}$

为保证电路能够启动，通常VM/R₁>>I_Q1，

$t_1=R_1{C}_1\frac{V_{\mathrm{start}}}{\mathrm{VM}}$

当VDD电压上升到V_start电压时，Enable信号变为高，采样保持单元、EA放大器、PWM调制单元和driver输出单元开始工作，DRV输出产生脉冲信号，输出能量，FB电压开始上升。FB上升到超过VDD电压之前，AB两部分电路消耗的I_Q1+I_Q2+I_Q3+I_Q4的电流完全由VDD电容C₁提供，VDD电压下降。如图3中虚线部分所示，如果VDD下降到V_UVLO电压，Enable信号由高变低，会关闭采样保持单元、EA放大器、PWM调制单元和driver输出单元，并停止输出，需要等VDD再次上升到V_start才能工作。VDD由V_start下降到V_UVLO所需时间记为t₂；芯片消耗总电流I_Qtot：

I_Qtot＝I_Q1+I_Q2+I_Q3+I_Q4

$t_2=\frac{C_1(V_{\mathrm{start}}-V_{\mathrm{UVLO}})}{I_{\mathrm{Qtot}}-I_{\mathrm{CHG}}}$

一般，好的设计希望有更快的启动速度，因此需要减小t₁。而芯片需要在t₂时间内将FB电压充到V_UVLO以上，才能保证正常工作。由公式可知，增大C₁可以增大t₂，但t₁也会增加，反之亦然。

因此，为了实现更高的控制精度，需要高速高精度的采样保持电路和高精度的EA放大器。在同等的工艺下，性能(速度和精度)与功耗的折中是集成电路设计人员的常识之一。I_Q2、I_Q3很大，因此t₂时间会显著缩短。另一方面为了驱动更大的负载，减小输出电压纹波，输出电容也会增大，导致FB电压上升变慢，需要更长的时间才能将FB电压充到V_UVLO以上为VDD供电。两个因素共同作用，可能导致芯片无法在t₂时间内将FB电压抬升到V_UVLO以上，芯片将重新启动，重复上述过程，进入不停重启的死循环而不能正常工作。

为保证芯片正常工作需要增大t₂，只能依靠增大C₁电容。而增大C₁电容可能会使t₁时间增大到无法接受的长度。缩短t₁时间可通过增大I_CHG即减小电阻R₁实现。而R₁上的静态功耗是VM²/R1，较小的R₁会消耗较大静态功耗，又会使交流—直流变换器的效率下降。

发明内容

本发明的目的是在保持较小的静态功耗和较快启动的前提下，增加可用时间来保证直流—交流变换器的正常启动。

为实现上述目的，本发明提供了一种变换器的快速启动控制电路，其特征在于，所述电路包括基准检测单元、采样保持单元、放大器、调制单元、输出单元和控制单元；

所述控制单元的第一输入端输入反馈电压，第二输入端与所述基准检测单元的输出端相连接，第一输出端分别与所述采样保持单元和所述放大器相连；所述基准检测单元的输入端输入电源电压；所述采样保持单元的输入端输入所述反馈电压，其输出端与所述放大器相连；所述放大器的输出端与所述调制单元相连，所述调制单元的输出端与所述输出单元相连；

当所述电源电压达到第一电压时，所述反馈电压小于参考电压，第一使能信号为第一电平，第二使能信号为第二电平，所述控制单元将所述反馈电压与所述参考电压的比较结果进行处理，并且处理后的结果送至所述调制单元。

进一步地，所述控制单元包括比较器和逻辑单元；

所述比较器的第一输入端输入所述参考电压，其第二输入端输入所述反馈电压，其输出端连接所述逻辑单元的输入端；所述逻辑单元的输出端分别与所述采样保持单元和所述放大器相连；

所述反馈电压与所述参考电压进行比较，并将比较结果送给所述逻辑单元，所述逻辑单元对所述比较结果进行处理；

所述比较结果在第一时间内，当所述反馈电压小于所述参考电压时，所述第二使能信号为所述第二电平；当所述反馈电压大于所述参考电压时，所述第二使能信号为所述第一电平；

所述比较结果不在第一时间内时，则所述反馈电压小于所述参考电压，所述第二使能信号为所述第二电平。

本发明的优点：在不改变外部电阻和电容，保持较小静态功耗和较快启动速度的前提下，增加可用时间，来保证直流—交流变换器的正常启动。

附图说明

图1为现有技术的交流—直流变换器的一种实现架构；

图2为现有技术的交流—直流控制器的实现方式；

图3为现有技术的交流—直流控制器的启动波形示意图；

图4为本发明实施例提供的变换器的快速启动控制电路的结构示意图；

图5为本发明实施例提供的变换器的快速启动控制电路的启动波形示意图；

图6为本发明实施例提供的变换器的快速启动控制电路的另一结构示意图；

图7是本发明实施例提供的变换器的快速启动控制电路的反馈电压波形示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图4为本发明实施例提供的变换器的快速启动控制电路的结构示意图。如图4所示，包括基准检测单元、采样保持单元、放大器、调制单元、输出单元、电源电压和反馈电压，还包括控制单元。其中，基准检测单元即为基准电路&VDD检测，控制电路A即为控制单元，采样保持即为采样保持单元，EA放大器即为放大器，脉冲宽度调制(Pulse Width Modulation，PWM)调制器即为调制单元，输出电压端口(Driver Output,DRV),Driver为输出单元，反馈电压(Feedback Voltage,FB)，Enable信号即为第一使能信号，Enable₂信号即为第二使能信号，参考电压(Reference Voltage,Vref)。

基准电路&VDD又称为基准检测单元，基准检测单元消耗的电流为I_Q1，采样保持单元消耗的电流为I_Q2，EA放大器即使为放大器，其消耗的电流为I_Q3，PWM调制器即为调制单元，其消耗的电流为I_Q4，控制电路A即为控制单元，其消耗的电流为I_Q5。

控制单元的第一输入端输入反馈电压，第二输入端与基准检测单元的输出端相连接，第一输出端分别与采样保持单元和放大器相连；基准检测单元的输入端输入电源电压；采样保持单元的输入端输入反馈电压，其输出端与放大器相连；放大器的输出端与调制单元相连，调制单元的输出端与所述输出单元相连；

控制单元接收基准检测单元产生的第一使能信号，其第一输出端将所述控制单元产生的第二使能信号输出。

图5为本发明实施例提供的变换器的快速启动控制电路的启动波形示意图。如图5所示，V_start电压为第一电压，V_UVLO电压为第二电压，I_QTOT为芯片消耗的总电流，第一电平为高电平，第二电平为低电平，Vref₂电压为参考电压。

在母线电压(rectified mains voltage,VM)通过电阻R₁给C₁充电后，并且当VDD上升到电压为V_start后,Enable信号变为高电平，而FB电压初始为0，Enable₂信号为低电平。基准&VDD检测模块、控制电路A、PWM调制器、输出driver开始工作，但采样保持电路和EA放大器保持不工作状态，不消耗电流，此时芯片消耗的总电流为I_Q1+I_Q4+I_Q5。I_Q5远小于I_Q2+I_Q3，从而减小启动过程中的电流消耗，延长时间t₂。

当FB电压上升到Vref₂时，输出电压已经超过电压V_UVLO，此时Enable₂电压变为高，芯片的采样保持和EA放大器开始工作，消耗总电流为I_Q1+I_Q2+I_Q3+I_Q4+I_Q5。

图6为本发明实施例提供的变换器的快速启动控制电路的另一结构示意图。如图6所示，控制单元包括比较器和逻辑单元。其中，CMP为比较器，Logic为逻辑单元。

比较器的第一输入端输入参考电压，其第二输入端输入反馈电压，其输出端连接逻辑单元的输入端；逻辑单元的输出端分别与采样保持单元和放大器相连；

反馈电压与参考电压进行比较，并将比较结果送给逻辑单元，逻辑单元对比较结果进行处理；

为了避免反馈电压信号上的噪声误触发第二使能信号，逻辑单元包含时序电路对比较结果进行处理，只有反馈电压信号稳定时比较结果才有效。

图7是本发明实施例提供的变换器的快速启动控制电路的反馈电压波形示意图。如图7所示，比较器的结果是在有效窗口时间内才有效，有效窗口时间即为第一时间，有效窗口时间是指反馈电压从低电平变为高电平，并且逐渐减小到参考电压Vref₂的一段时间。

(1)如果反馈电压FB的脉冲宽度很窄且不满足有效窗口时间时，则认为反馈电压低于参考电压Vref₂，第二使能信号Enable₂为低电平。

(2)如果有效窗口时间内检测到反馈电压FB低于参考电压Vref₂时，第二使能信号Enable₂为低电平。

(3)如果有效窗口时间内检测到反馈电压FB高于参考电压Vref₂时，第二使能信号Enable₂为高电平并锁存。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种变换器的快速启动控制电路，其特征在于，所述电路包括基准检测单元、采样保持单元、放大器、调制单元、输出单元和控制单元；

所述控制单元的第一输入端输入反馈电压，第二输入端与所述基准检测单元的输出端相连接，第一输出端分别与所述采样保持单元和所述放大器相连；所述基准检测单元的输入端输入电源电压；所述采样保持单元的输入端输入所述反馈电压，其输出端与所述放大器相连；所述放大器的输出端与所述调制单元相连，所述调制单元的输出端与所述输出单元相连；

当所述电源电压达到第一电压时，所述反馈电压小于参考电压，第一使能信号为第一电平，第二使能信号为第二电平，所述控制单元将所述反馈电压与所述参考电压的比较结果进行处理，并且处理后的结果送至所述调制单元。

2.根据权利要求1所述的变换器的快速启动控制电路，其特征在于，所述控制单元包括比较器和逻辑单元；

所述比较器的第一输入端输入所述参考电压，其第二输入端输入所述反馈电压，其输出端连接所述逻辑单元的输入端；所述逻辑单元的输出端分别与所述采样保持单元和所述放大器相连；

所述反馈电压与所述参考电压进行比较，并将比较结果送给所述逻辑单元，所述逻辑单元对所述比较结果进行处理；

所述比较结果在第一时间内，当所述反馈电压小于所述参考电压时，所述第二使能信号为所述第二电平；当所述反馈电压大于所述参考电压时，所述第二使能信号为所述第一电平；

所述比较结果不在第一时间内时，则所述反馈电压小于所述参考电压，所述第二使能信号为所述第二电平。