JP7502172B2 - 制御回路及びｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、制御回路及びＤＣ／ＤＣコンバータ、に関する。

ＬＥＤ等の発光素子を光源とする点灯装置として、所定の点滅パターンにしたがってＬＥＤの点灯／消灯を制御する種々の装置がある。この種の点灯装置において発光素子を駆動するための回路として、ＤＣ／ＤＣコンバータを用いた駆動回路が広く用いられている。駆動回路の従来例としては、例えば特許文献１に示されるように、複数のＬＥＤを点灯させるための十分な電圧を得るために、昇圧ＤＣ／ＤＣコンバータを用いた発光装置が開示されている。

近年、複数のＬＥＤが流れるように順次点灯するいわゆるシーケンシャル点灯ランプが普及しつつある。シーケンシャル点灯ランプを実現するための駆動回路として、例えば特許文献２、特許文献３、非特許文献１などに開示されているように、シーケンシャル点灯用の信号を発生させて複数のＬＥＤを駆動するものが提案されている。特許文献３の駆動方法では、シーケンシャル点灯させるために複数の駆動部を並列に動作させる必要があり、コストが高くなっていた。一方、非特許文献１のように、ＬＥＤに対して並列にスイッチを設け、スイッチをオンオフすることによってシーケンシャル点灯を実現する構成とすることにより、低コスト化が可能である。

特許第６１４６９８４号公報 特開昭５１－３６０９２号公報 特開２０１７－７４８０３号公報

Texas Instruments, TPS92661-Q1のデータシート"High-Brightness LED Matrix Manager for Automotive Headlight Systems", ［online］, 2016年2月, ［令和２年１１月１２日検索］, インターネット<http://www.tij.co.jp/jp/lit/gpn/TPS92661-Q1>

しかしながら、非特許文献１に記載された装置に、ＤＣ／ＤＣコンバータを用いてＬＥＤに電源供給を行った場合、以下の問題が生じる。例えば、スイッチを全てオフして全ＬＥＤを点灯させた状態からスイッチを全てオンして全ＬＥＤを消灯させた状態に切り替えた場合、ＤＣ／ＤＣコンバータの出力電圧の大幅な低下という動作点の大きな変更に伴い、位相余裕が損なわれてしまうという問題があった。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、位相余裕の改善を図った制御回路及びＤＣ／ＤＣコンバータを提供することにある。

前述した目的を達成するために、本発明に係る制御回路及びＤＣ／ＤＣコンバータは、下記［１］～［７］を特徴としている。
［１］
入力電圧を変換して定電流を出力する出力部を構成する第１スイッチング素子であって、オンオフ動作を行うことにより負荷に電流を供給する前記第１スイッチング素子のオンオフを制御する制御回路であって、
発振器と、
前記出力部から負荷に供給される電流に応じた第１検出電圧と、参照電圧との差に応じた誤差信号を生成するエラーアンプと、
前記発振器の周波数に同期したスロープ信号を生成するスロープ信号生成部と、
前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、
前記比較信号に応じたデューティの前記第１スイッチング素子の駆動信号を出力する第１スイッチ制御部と、
前記出力部の出力電圧を下げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記出力部の出力電圧を上げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行うエラーアンプ制御部と、を備えた、
制御回路であること。
［２］
［１］に記載の制御回路であって、
前記負荷に並列接続された第２スイッチング素子のオンオフを制御する第２スイッチ制御部をさらに備え、
前記エラーアンプ制御部は、前記第２スイッチ制御部が前記第２スイッチング素子をオン制御したときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記第２スイッチ制御部が前記第２スイッチング素子をオフ制御したときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行う、
制御回路であること。
［３］
［１］に記載の制御回路であって、
互いに直列接続された複数の前記負荷に、それぞれ並列接続された第２スイッチング素子のオンオフを制御する第２スイッチ制御部をさらに備え、
前記エラーアンプ制御部は、前記第２スイッチ制御部がオン制御する前記第２スイッチング素子の数に応じてトランスコンダクタンス値を制御する、
制御回路であること。
［４］
［１］～［３］の何れか１項に記載の制御回路であって、
前記エラーアンプは、出力に接続され、互いに並列接続された複数の出力段と、前記出力段と前記出力との間に設けた第３スイッチング素子と、を有する、
制御回路であること。
［５］
［１］～［４］の何れか１項に記載の制御回路であって、
前記エラーアンプは、前記第１検出電圧及び前記参照電圧が入力される２つのトランジスタと、前記２つのトランジスタに定電流を供給する定電流源と、を有する差動増幅回路を有し、
前記定電流が可変となるように、前記定電流源が設けられている、
制御回路であること。
［６］
［１］～［５］の何れか１項に記載の制御回路であって、
前記スロープ信号生成部は、前記第１スイッチング素子又は前記出力部を構成するコイルに流れる電流を検出した第２検出電圧を重畳した前記スロープ信号を生成する、
制御回路であること。
［７］
入力電圧を変換して定電流を出力する出力部と、
前記出力部を構成し、オンオフ動作を行うことにより負荷に電流を供給する第１スイッチング素子のオンオフを制御する制御回路と、を備えたＤＣ／ＤＣコンバータであって、
前記制御回路が、発振器と、
前記出力部から負荷に供給される電流に応じた第１検出電圧と、参照電圧との差に応じた誤差信号を生成するエラーアンプと、
前記発振器の周波数に同期したスロープ信号を生成するスロープ信号生成部と、
前記誤差信号と前記スロープ信号と比較して比較信号を生成するコンパレータと、
前記比較信号に応じたデューティの前記第１スイッチング素子の駆動信号を出力する第１スイッチ制御部と、
前記出力部の出力電圧を下げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記出力部の出力電圧を上げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行うエラーアンプ制御部と、を有する、
ＤＣ／ＤＣコンバータであること。

本発明によれば、位相余裕の改善を図った制御回路及びＤＣ／ＤＣコンバータを提供することができる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、本発明のＤＣ／ＤＣコンバータを組み込んだＬＥＤ発光装置の一実施形態を示す回路図である。 図２は、図１に示すエラーアンプの一例を示す回路図である。 図３は、図１に示すスイッチ制御部の動作を示すフローチャートである。

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

図１に示すＬＥＤ発光装置１は、複数のＬＥＤ２１～２ｎと、入力電圧ＶＩＮを昇圧して複数のＬＥＤ２１～２ｎに電流を供給するＤＣ／ＤＣコンバータ３と、を備えている。複数のＬＥＤ２１～２ｎは、互いに直列接続されている。また、複数のＬＥＤ２１～２ｎは、直列接続されている順に、一列に並べて配置されている。

ＤＣ／ＤＣコンバータ３は、スイッチングトランジスタＭ１（第１スイッチング素子）のオンオフにより直流の入力電圧ＶＩＮを昇圧して直流の出力電圧ＶＯＵＴに変換する出力部４と、電流検出用抵抗Ｒ１、Ｒ２と、出力部４を構成するスイッチングトランジスタＭ１のオンオフを制御する制御ＩＣ（制御回路）５と、位相補償回路６と、を備えている。

出力部４は、コイルＬ１と、整流用のダイオードＤ１と、スイッチングトランジスタＭ１と、出力コンデンサＣ１と、を備えている。コイルＬ１は、一端が入力に接続され、他端がダイオードＤ１のアノードに接続されている。ダイオードＤ１は、カソードが出力に接続されている。スイッチングトランジスタＭ１は、ＮチャンネルのＭＯＳＦＥＴから構成されている。スイッチングトランジスタＭ１は、コイルＬ１及びダイオードＤ１の接続点と電流検出用抵抗Ｒ２の一端との間に接続され、電流検出用抵抗Ｒ２の他端はグランドに接続されている。出力コンデンサＣ１は、ダイオードＤ１のカソードとグランドとの間に接続されている。

上述した出力部４によれば、スイッチングトランジスタＭ１がオンのときコイルＬ１にエネルギーが蓄積される。一方、スイッチングトランジスタＭ１がオフのときコイルＬ１に蓄積したエネルギーが放出されて入力電圧ＶＩＮに重畳し、入力電圧ＶＩＮよりも高い出力電圧ＶＯＵＴが出力される。

電流検出用抵抗Ｒ１は、複数のＬＥＤ２１～２ｎとグランドとの間に接続され、ＬＥＤ２１～２ｎに流れる電流ＩＬＥＤを検出するための抵抗であり、電流ＩＬＥＤに応じた検出電圧ＶＲ１（第１検出電圧）を出力する。電流検出用抵抗Ｒ２は、スイッチングトランジスタＭ１とグランドとの間に接続され、スイッチングトランジスタＭ１に流れる電流を検出するための抵抗であり、スイッチングトランジスタＭ１に流れる電流に応じた検出電圧ＶＲ２（第２検出電圧）を出力する。

制御ＩＣ５は、複数のＬＥＤ２１～２ｎの点灯／消灯を制御するＬＥＤ制御部５１と、電流ＩＬＥＤが目標値で定電流になるように、スイッチングトランジスタＭ１のオンオフを制御する電源制御部５２と、を有している。ＬＥＤ制御部５１は、複数のＬＥＤ２１～２ｎにそれぞれ並列接続されたスイッチＳＷ１～ＳＷｎ（第２スイッチング素子）と、スイッチＳＷ１～ＳＷｎのオンオフを制御するスイッチ制御部５１１と、を有している。スイッチＳＷ１～ＳＷｎは、例えば、Ｐチャンネル型のＭＯＳＦＥＴから構成され、ゲートがスイッチ制御部５１１に接続されている。スイッチ制御部５１１は、外部もしくは内部からの指令に応じてスイッチ制御を行うブロックとして構成されている。

スイッチ制御部５１１（第２スイッチ制御部）は、ＬＥＤ２１～２ｎの消灯指示の信号を受けると、Ｌレベルのオン信号をスイッチＳＷ１～ＳＷｎのゲートに出力し、スイッチＳＷ１～ＳＷｎをオンして、全ＬＥＤ２１～２ｎを消灯する。また、スイッチ制御部５１１は、ＬＥＤ２１～２ｎの点灯指示の信号を受けると、ＬＥＤ２１～２ｎの並び方向一端に配置されたＬＥＤ２１に並列接続されたスイッチＳＷ１から他端に配置されたＬＥＤ２ｎに並列接続されたスイッチＳＷｎに向けて、順番にＨレベルのオフ信号を出力する。これにより、並び方向の一端から他端に向けて順番にＬＥＤ２１～２ｎが点灯するシーケンシャル点灯が行われる。

電源制御部５２は、発振器５２１と、エラーアンプ５２２と、スロープ信号生成部５２３と、コンパレータ５２４と、スイッチ制御部５２５（第１スイッチ制御部）と、を有している。発振器５２１は、クロック信号Ｖｃｌｋを出力する。エラーアンプ５２２には、検出電圧ＶＲ１と、参照電圧ＶＲＥＦとが入力されている。参照電圧ＶＲＥＦは、予め定めた目標値の電流ＩＬＥＤが流れたときに電流検出用抵抗Ｒ１に発生する検出電圧ＶＲ１と同じ値に設定されている。エラーアンプ５２２は、本実施形態では、トランスコンダクタアンプであり、当該エラーアンプの出力電流が後述する位相補償回路６に流れることにより、検出電圧ＶＲ１と基準電圧ＶＲＥＦとの誤差を増幅してフィードバック電圧ＶＦＢ（誤差信号）としてコンパレータ５２４の反転入力に出力する。

スロープ信号生成部５２３は、電流モード制御のスロープ信号ＶＳＬＰを生成する。本実施形態では、スロープ信号生成部５２３には、スイッチングトランジスタＭ１に流れる電流に応じた検出電圧ＶＲ２が入力されている。スロープ信号生成部５２３は、検出電圧ＶＲ２を重畳した、クロック信号Ｖｃｌｋに同期したスロープ信号ＶＳＬＰを生成し、コンパレータ５２４の非反転入力に供給する。

コンパレータ５２４は、フィードバック信号ＶＦＢとスロープ信号ＶＳＬＰとを比較し、比較信号ＶＣＯＭＰをフリップフロップ５２５ＡのＲ端子に出力する。スイッチ制御部５２５は、比較信号ＶＣＯＭＰに応じたデューティのスイッチングトランジスタＭ１の駆動信号ＶＰを出力する。本実施形態では、スイッチ制御部５２５は、フリップフロップ５２５Ａと、ゲートドライバ５２５Ｂと、を有している。

フリップフロップ５２５Ａは、Ｓ端子にクロック信号Ｖｃｌｋが入力されている。フリップフロップ５２５Ａの出力はゲートドライバ５２５Ｂに入力され、ゲートドライバ５２５Ｂの出力がスイッチングトランジスタＭ１のゲートに接続されている。位相補償回路６は、コンデンサＣＦＢと抵抗ＲＦＢから構成されている。想定される出力電圧及び出力電流で安定動作させるために、位相補償回路６は、コンデンサＣＦＢと抵抗ＲＦＢにより適切な定数が設定されている。

上述した電源制御部５２によれば、クロック信号Ｖｃｌｋが立ち上がるとフリップフロップ５２５Ａがセットされ、フリップフロップ５２５ＡのＱ端子からＨレベルの信号が出力される。このＨレベルの信号は、ゲートドライバ５２５Ｂを介して駆動信号ＶＰとしてスイッチングトランジスタＭ１のゲートに入力され、スイッチングトランジスタＭ１のゲートがオンする。その後、スロープ信号ＶＳＬＰがフィードバック信号ＶＦＢを超えると、コンパレータ５２４がＨレベルの比較信号ＶＣＯＭＰを出力して、フリップフロップ５２５Ａをリセットする。

これにより、フリップフロップ５２５ＡのＱ端子からＬレベルの信号が出力される。Ｌレベルの信号は、ゲートドライバ５２５Ｂを介して駆動信号ＶＰとしてスイッチングトランジスタＭ１のゲートに入力され、スイッチングトランジスタＭ１のゲートがオフする。フィードバック信号ＶＦＢが大きいほど、フリップフロップ５２５Ａをリセットするタイミングが速くなり、スイッチングトランジスタＭ１のオン時間が短くなる。このように検出電圧ＶＲ１と参照電圧ＶＲＥＦとが一致するようにフィードバックがかかり、ＩＬＥＤ＝ＶＲＥＦ／Ｒ１となるようにＬＥＤ２１～２ｎが定電流駆動される。

上述したＤＣ／ＤＣコンバータ３は、スロープ電圧ＶＳＬＰにスイッチングトランジスタＭ１に流れる電流に応じた検出電圧ＶＲ２を重畳して、電流モード制御を行っている。電流モード制御は、位相補償を行うのが容易であるとの特徴がある。しかしながら、上述したＬＥＤ発光装置１は、ＬＥＤ２１～２ｎを直列接続させ、各ＬＥＤ２１～２ｎに並列接続されたスイッチＳＷ１～ＳＷｎを順番にオフさせている。これにより、オンしているスイッチＳＷ１～ＳＷｎの数に応じて出力部４の出力電圧ＶＯＵＴが変更されるため、全ての出力電圧ＶＯＵＴで安定となる位相補償回路６の定数を設定するのは困難であることが分かった。

そこで、本実施形態では、エラーアンプ５２２をトランスコンダクタンス値が調整可能な構成とする。また、スイッチ制御部５１１が、エラーアンプ制御部として機能し、出力電圧ＶＯＵＴを下げる制御を行ったとき（即ち、スイッチＳＷ１～ＳＷｎが１つまたは複数オンしたとき）に、エラーアンプ５２２を制御してトランスコンダクタンス値を下げる制御を行う。また、スイッチ制御部５１１が、出力電圧ＶＯＵＴを上げる制御を行ったとき（即ち、スイッチＳＷ１～ＳＷｎが全てまたは複数オフしたとき）に、エラーアンプ５２２を制御してトランスコンダクタンス値を上げる制御を行う。

このように、出力電圧ＶＯＵＴの変動に応じて、エラーアンプ５２２のトランスコンダクタンス値を調整することにより、出力電圧ＶＯＵＴの変動に伴うＤＣ／ＤＣコンバータ３の動作点の変動が生じても、ループゲインが調整されるため、位相余裕の改善を図ることができる。

これについて、詳しく述べると次のとおりである。図１の回路において出力電圧ＶＯＵＴが下がると、スイッチングトランジスタＭ１のオンデューティが小さくなり、検出電圧ＶＲ２として帰還される電流帰還量が減少する。そのため、ＤＣ／ＤＣコンバータ３は電流モード制御から電圧モード制御に近い挙動となり、電流制御のフィードバックループのループゲインが増大する。そこで、エラーアンプ５２２のトランスコンダクタンスを低下させてループゲインの増加を相殺して、位相余裕を改善する。

つまり、本実施形態においては、出力電圧ＶＯＵＴを下げる制御を行ったときにはエラーアンプ５２２のトランスコンダクタンス値を下げ、出力電圧ＶＯＵＴを上げる制御を行ったときにはエラーアンプ５２２のトランスコンダクタンス値を上げるようにしているので、出力電圧ＶＯＵＴの大きさの変動によるループゲインの変化を抑えることができるため、出力電圧ＶＯＵＴの大きさにかかわらず十分な位相余裕を有するように位相補償回路６の定数を設定することができる。

次に、エラーアンプ５２２のトランスコンダクタンス値が調整可能な構成の一例について図２を参照して説明する。エラーアンプ５２２は、検出電圧ＶＲ１及び参照電圧ＶＲＥＦがそれぞれ入力される２つのトランジスタＱ１、Ｑ２と、２つのトランジスタＱ１、Ｑ２に定電流を流す定電流源５２２Ａとが設けられた差動増幅回路５２２Ｂを有している。定電流源５２２Ａは、定電流が可変に設けられている。

具体的には、定電流源５２２Ａは、定電流Ｉ１を流す第１定電流源５２２Ａ－１と、第１定電流源５２２Ａ－１に並列接続され、定電流Ｉ２を流す第２定電流源５２２Ａ－２と、第２定電流源５２２Ａ－２に直列接続されたスイッチＳＷ２１と、から構成されている。このスイッチＳＷ２１をオンオフすることにより、トランジスタＱ１、Ｑ２に流れる定電流値を電流Ｉ１と電流（Ｉ１＋Ｉ２）との間で切り替えることにより、エラーアンプ５２２のトランスコンダクタンス値を変更できる。

また、エラーアンプ５２２は、出力に接続され、互いに並列接続された複数の出力段５２２Ｃ、５２２Ｄと、出力と出力段５２２Ｄとの間に接続されたスイッチＳＷ３１、ＳＷ３２（第３スイッチング素子）と、を備えている。出力段５２２Ｃは、直列接続されたトランジスタＱ２１、Ｑ２２から構成されている。出力段５２２Ｄは、直列接続されたトランジスタＱ３１、Ｑ３２から構成されている。スイッチＳＷ３１は、出力とトランジスタＱ３１との間に設けられ、スイッチＳＷ３２は、出力とトランジスタＱ３１との間に設けられている。

このスイッチＳＷ３１、ＳＷ３２をオンオフすることにより、出力段５２２Ｄの接続をオンオフする。これにより、出力段数を２つと１つとの間で切り替えることができ、エラーアンプ５２２のトランスコンダクタンス値を変更できる。

図２に示す実施例では、トランジスタＱ１、Ｑ２に流す定電流値の変更、出力段数の変更の双方により、エラーアンプ５２２のトランスコンダクタンス値を変更していたが、これに限ったものではない。トランジスタＱ１、Ｑ２に流す定電流値の変更、出力段数の変更の何れか一方により、エラーアンプ５２２のトランスコンダクタンス値を変更できるようにしてもよい。また、図２に示す実施例では、スイッチＳＷ２１と、スイッチＳＷ３１、ＳＷ３２と、のオンオフにより、トランスコンダクタンス値を４段階に調整することができるが、これに限ったものではない。定電流源の可変段数や出力段の数を変更することにより、４段階以上調整できるようにしてもよい。

次に、上記スイッチ制御部５１１の動作の具体的な一例について図３のフローチャートを参照して以下説明する。スイッチ制御部５１１は、ＬＥＤ発光装置１の起動時にトランスコンダクタンス値を初期化する（Ｓ１）。点灯命令を受信すると（Ｓ２）、スイッチ制御部５１１は、任意の整数ｍに１を代入する（Ｓ３）。次に、スイッチ制御部５１１は、スイッチＳＷｍをオフして出力電圧ＶＯＵＴを上げた後（Ｓ４）、ｍ＝ｎに達したか否かを判定する（Ｓ５）。ｍ＜ｎであり全てのスイッチＳＷ１～ＳＷｎがオフしていなければ（Ｓ５でＮ）、スイッチ制御部５１１は、ｍ＝１かどうかを判定し（Ｓ６）、ｍ＝１であれば（Ｓ６でＹ）、エラーアンプ５２２を制御してトランスコンダクタンス値を上げる（Ｓ７）。ｍ＝１でなければ（Ｓ６でＮ）、スイッチ制御部５１１は、ｍにｍ＋１を代入した後（Ｓ８）、Ｓ４に戻る。

これに対して、ｍ＝ｎであり全てのスイッチＳＷ１～ＳＷｎがオフしていれば（Ｓ５でＹ）、スイッチ制御部５１１は、全てのスイッチＳＷ１～ＳＷｎをオンして出力電圧ＶＯＵＴを下げた後（Ｓ９）、エラーアンプ５２２を制御してトランスコンダクタンス値を下げる（Ｓ１０）。上記Ｓ４～Ｓ１０を繰り返すことにより、スイッチ制御部５１１は、ＬＥＤ２１～２ｎをシーケンシャル点灯させる。また、スイッチ制御部５１１は、スイッチＳＷ１～ＳＷｎをオフする毎に、トランスコンダクタンス値を上げ、全スイッチＳＷ１～ＳＷｎをオンすると、トランスコンダクタンス値を下げる。

その後、スイッチ制御部５１１は、消灯信号を受信していなければ（Ｓ１１でＮ）、Ｓ３に戻りシーケンシャル点灯を継続させる。一方、スイッチ制御部５１１は、消灯信号を受信すると（Ｓ１１でＹ）、Ｓ２に戻る。

図３に示す例では、スイッチＳＷ１～ＳＷｎをオフする毎に、エラーアンプ５２２のトランスコンダクタンス値を上げていたが、これに限ったものではない。例えば、スイッチＳＷ１～ＳＷｎの半分がオフになるタイミングでトランスコンダクタンス値を上げるようにしてもよい。

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

上述した実施形態によれば、スイッチ制御部５１１は、ＬＥＤ２１～２ｎの一端から他端に向けて順番に点灯させていたが、これに限ったものではない。スイッチ制御部５１１は、ＬＥＤ２１～２ｎを全点灯させた後、一端から他端に向けて順番に消灯させるようにしてもよい。

例えば、上述した実施形態では、スイッチングトランジスタＭ１に流れる電流を検出した検出電圧ＶＲ２にスロープ信号ＶＳＬＰを重畳することにより、スロープ補償を行っていたが、これに限ったものではない。コイルＬ１に流れる平均電流に比例した検出電圧をフィードバック電圧ＶＦＢに重畳することによりスロープ補償を行わない手法を取ってもよい。

また、上述した実施形態では、スイッチ制御部５１１は、ＬＥＤ２１～２ｎの点灯を制御するスイッチＳＷ１～ＳＷｎのオンオフのタイミングによって、エラーアンプ５２２のトランスコンダクタンス値を変更していたが、これに限ったものではない。スイッチ制御部５１１は、例えば、出力電圧ＶＯＵＴを検出して、その検出値に応じてエラーアンプ５２２のトランスコンダクタンス値を変更するようにしてもよい。

また、上述した実施形態では、ＬＥＤ２１～２ｎは複数設けられていたが、これに限ったものではない。ＬＥＤ２１～２ｎは１つであってもよい。

３ ＤＣ／ＤＣコンバータ
４ 出力部
５ 制御ＩＣ（制御回路）
２１～２ｎ ＬＥＤ（負荷）
５１１ スイッチ制御部（第２スイッチ制御部、エラーアンプ制御部）
５２１ 発振器
５２２ エラーアンプ
５２２Ａ 定電流源
５２２Ｂ 差動増幅回路
５２２Ｃ、５２２Ｄ 出力段
５２３ スロープ信号生成部
５２４ コンパレータ
５２５ スイッチ制御部（第１スイッチ制御部）
ＩＬＥＤ 電流
Ｌ１ コイル
Ｍ１ スイッチングトランジスタ（第１スイッチング素子）
Ｑ１、Ｑ２ トランジスタ
ＳＷ１～ＳＷｎ スイッチ（第２スイッチング素子）
ＳＷ３１、ＳＷ３２ スイッチ（第３スイッチング素子）
ＶＣＯＭＰ 比較信号
ＶＦＢ フィードバック電圧（誤差信号）
ＶＩＮ 入力電圧
ＶＯＵＴ 出力電圧
ＶＲ１ 検出電圧（第１検出電圧）
ＶＲ２ 検出電圧（第２検出電圧）
ＶＲＥＦ 参照電圧
ＶＳＬＰ スロープ信号

Claims (7)

1. 入力電圧を変換して定電流を出力する出力部を構成する第１スイッチング素子であって、オンオフ動作を行うことにより負荷に電流を供給する前記第１スイッチング素子のオンオフを制御する制御回路であって、
   発振器と、
   前記出力部から負荷に供給される電流に応じた第１検出電圧と、参照電圧との差に応じた誤差信号を生成するエラーアンプと、
   前記発振器の周波数に同期したスロープ信号を生成するスロープ信号生成部と、
   前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、
   前記比較信号に応じたデューティの前記第１スイッチング素子の駆動信号を出力する第１スイッチ制御部と、
   前記出力部の出力電圧を下げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記出力部の出力電圧を上げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行うエラーアンプ制御部と、を備えた、
   制御回路。
2. 請求項１に記載の制御回路であって、
   前記負荷に並列接続された第２スイッチング素子のオンオフを制御する第２スイッチ制御部をさらに備え、
   前記エラーアンプ制御部は、前記第２スイッチ制御部が前記第２スイッチング素子をオン制御したときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記第２スイッチ制御部が前記第２スイッチング素子をオフ制御したときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行う、
   制御回路。
3. 請求項１に記載の制御回路であって、
   互いに直列接続された複数の前記負荷に、それぞれ並列接続された第２スイッチング素子のオンオフを制御する第２スイッチ制御部をさらに備え、
   前記エラーアンプ制御部は、前記第２スイッチ制御部がオン制御する前記第２スイッチング素子の数に応じてトランスコンダクタンス値を制御する、
   制御回路。
4. 請求項１～３の何れか１項に記載の制御回路であって、
   前記エラーアンプは、出力に接続され、互いに並列接続された複数の出力段と、前記出力段と前記出力との間に設けた第３スイッチング素子と、を有する、
   制御回路。
5. 請求項１～４の何れか１項に記載の制御回路であって、
   前記エラーアンプは、前記第１検出電圧及び前記参照電圧が入力される２つのトランジスタと、前記２つのトランジスタに定電流を供給する定電流源と、を有する差動増幅回路を有し、
   前記定電流が可変となるように、前記定電流源が設けられている、
   制御回路。
6. 請求項１～５の何れか１項に記載の制御回路であって、
   前記スロープ信号生成部は、前記第１スイッチング素子又は前記出力部を構成するコイルに流れる電流を検出した第２検出電圧を重畳した前記スロープ信号を生成する、
   制御回路。
7. 入力電圧を変換して定電流を出力する出力部と、
   前記出力部を構成し、オンオフ動作を行うことにより負荷に電流を供給する第１スイッチング素子のオンオフを制御する制御回路と、を備えたＤＣ／ＤＣコンバータであって、
   前記制御回路が、発振器と、
   前記出力部から負荷に供給される電流に応じた第１検出電圧と、参照電圧との差に応じた誤差信号を生成するエラーアンプと、
   前記発振器の周波数に同期したスロープ信号を生成するスロープ信号生成部と、
   前記誤差信号と前記スロープ信号と比較して比較信号を生成するコンパレータと、
   前記比較信号に応じたデューティの前記第１スイッチング素子の駆動信号を出力する第１スイッチ制御部と、
   前記出力部の出力電圧を下げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を下げる制御を行うと共に、前記出力部の出力電圧を上げる制御を行ったときに、前記エラーアンプのトランスコンダクタンス値を上げる制御を行うエラーアンプ制御部と、を有する、
   ＤＣ／ＤＣコンバータ。

Images