JP5225940B2 - 負荷駆動回路 - Google Patents

負荷駆動回路 Download PDF

Info

Publication number
JP5225940B2
JP5225940B2 JP2009148280A JP2009148280A JP5225940B2 JP 5225940 B2 JP5225940 B2 JP 5225940B2 JP 2009148280 A JP2009148280 A JP 2009148280A JP 2009148280 A JP2009148280 A JP 2009148280A JP 5225940 B2 JP5225940 B2 JP 5225940B2
Authority
JP
Japan
Prior art keywords
load
circuit
drive signal
voltage
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009148280A
Other languages
English (en)
Other versions
JP2011009253A (ja
Inventor
猛昭 横田
一之 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2009148280A priority Critical patent/JP5225940B2/ja
Publication of JP2011009253A publication Critical patent/JP2011009253A/ja
Application granted granted Critical
Publication of JP5225940B2 publication Critical patent/JP5225940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Led Devices (AREA)

Description

本発明は、LED等の発光素子からなる負荷を駆動する回路に係り、特に、負荷をPWMのパルス信号でオン/オフさせる場合の出力電圧を安定させると共に、負荷をパルス信号に応じで精度高く駆動し、且つこれらの動作を大幅な回路増加の必要が無く実現する負荷駆動回路に関するものである。
図6に従来の負荷駆動回路を示す。この負荷駆動回路は、負荷回路10と入力電圧VDDを出力電圧VOUTに昇圧する昇圧回路20とからなる。負荷回路10は、1又は2以上の直列接続の発光素子11と、該発光素子11に直列接続した定電流回路12からなり、その定電流回路12は外部入力する負荷駆動信号VCによって動作がオン/オフ制御される。昇圧回路20は、出力電圧制御回路21と、誤差増幅器22と、基準電圧源23と、容量24と、抵抗25からなる。容量24と抵抗25は、出力電圧制御回路21を制御する際の位相補償用である。そして、出力電圧制御回路21は、負荷駆動信号VCによっでその動作がオン/オフ制御されるパルス変換回路211、そのパルス変換回路211の出力信号によってオン/オフのスイッチングを行うNMOSのトランジスタ212、トランジスタ212がオンしたときにエネルギーを蓄積するインダクタ213、トランジスタ212がオフするときのインダクタ213に流れる電流を整流するダイオード214、およびダイオード214で整流された出力電圧VOUTを平滑・蓄積する容量215からなる。
誤差増幅器22は、反転入力端子に入力する定電流回路12に加わる電圧VIREFと非反転入力端子に入力する基準電圧VREFの差分を増幅し、昇圧回路20の出力電圧VOUTは、その誤差増幅器22の出力電圧VERRによって、最終的にVIREF=VREFとなるように制御される。このため、昇圧回路20の出力電圧VOUTは、負荷回路10の発光素子11の数をn、順方向電圧をVFとすると、
OUT=n・VF+VREF
となる。
一方、負荷回路10は、負荷駆動信号VCによって定電流回路12がオン/オフ制御されることで、発光素子11に流す定電流をオン/オフする。そして、負荷駆動信号VCのデューティ比によって発光素子11を駆動する時間が変化することで、発光素子11の明るさがPWM調光される。例えば、発光素子11の明るさを最大値の半分にする場合は、負荷駆動信号VCのデューティ比を50%にする。なお、これと類似の負荷駆動回路は、例えば特許文献1に記載されている。
特開2009−88426号公報
図7に図6の負荷駆動回路の各部の動作波形を示す。図6の負荷駆動回路では、誤差増幅器22は出力電圧VOUTに応じて出力電圧VERRを変化させ、パルス変換回路211に伝達する。通常、負荷駆動信号VCがハイレベルの区間Aでは、昇圧回路21が昇圧動作を行うとともに定電流回路12がオンすることにより、負荷である発光素子11に電流ILOADが流れる。このとき、パルス変換回路21が誤差増幅器22の出力電圧VERRで制御される。
次に、負荷駆動信号VCがロウレベルとなる区間Bでは、昇圧回路21と定電流回路12がともにオフとなり、昇圧動作が停止し、且つ発光素子11に流れる電流ILOADがゼロとなる。
このとき、仮に、出力電圧VOUTが基準電圧源23の電圧VREFで設定される電圧より高い場合(VIREF>VREF)は、誤差増幅器22の出力電圧VERRが下降する。なお、このときは、負荷電流ILOADはゼロであるため、出力電圧VOUTは容量215により保持される。
そして、負荷駆動信号VCが再度ハイレベルになる区間Cでは、誤差増幅器22の出力電圧VERRが徐々に上昇する。しかし、誤差増幅器22の出力電圧VERRが正常動作時必要な電圧値となるには時間がかかり、このとき、昇圧回路21の出力電圧VOUTは下降する。同時に定電流回路12に加わる電圧VIREFも低くなり、この結果、負荷電流ILOADが定電流にならない問題が生じる。特に、負荷駆動信号VCのデューティ比が低く、定電流回路12および昇圧回路21がオンしている時間が短い動作状態では、発光素子11に流れる電流ILOADが設定した電流値に達せず、所望の明るさを得ることができない問題がある。
また、図8の区間Bのように、仮に、出力電圧VOUTが基準電圧源23の電圧VREFで設定される電圧より低い場合(VIREF<VREF)は、誤差増幅器22の出力電圧VERRが上昇する。そして、負荷駆動信号VCが再びオンとなる期間Cでは、誤差増幅器22の出力電圧VERRが徐々に下降する。このとき、昇圧回路21は過剰昇圧動作中であるため、出力電圧VOUTが最大電圧となる。この結果、昇圧回路21に過電圧保護機能が内蔵されていれば、過電圧保護モードとなって昇圧動作が停止し、内蔵されていなければ、周辺部品の破壊に至る。
仮に、過電圧保護がかからず旦つ周辺部品の破壊に至らなかった場合でも、図7および図8の状態を繰り返すことで、負荷である発光素子11に流れる電流ILOADは負荷駆動信号VCに応じた制御状態ではなくなる。この結果、PWM調光による所望の明るさを得ることができな状態となるだけでなく、発光素子11の点灯が不安定となり、明るさのちらつきの原因となる。また、上記の過剰昇圧状態が発生した場合には、システムの消費電力増加となる。
本発明の目的は、負荷荷駆動信号のデューティ比に準じた出力電圧および負荷電流を精度高く生成すると共にそれらを安定に供給し、且つ消費電力低減を複雑化、大型化伴うことなく実現できるようにした負荷駆動回路を提供することである。
上記目的を達成するために、請求項1にかかる発明の負荷駆動回路は、1又は2以上の直列接続の発光素子からなる負荷および該負荷を定電流駆動する定電流回路が直列接続された負荷回路と、該負荷回路に所定の電圧を供給する出力電圧制御手段、前記定電流回路に加わる検出電圧と基準電圧の一方を選択する第1のスイッチ、および該第1のスイッチの出力電圧と前記基準電圧を比較して前記出力電圧制御手段を制御する誤差増幅器を有する昇圧回路とを備え、前記定電流回路は、外部入力する所定のデューティ比の負荷駆動信号が第1のレベルである期間中は動作をオンし、第2のレベルである期間中は動作をオフし、前記出力電圧制御手段は、前記負荷駆動信号が前記第1のレベルである期間中は動作をオンし、前記第2のレベルである期間中は動作をオフし、且つ動作がオンしている期間は前記誤差増幅器の出力電圧によって前記負荷回路に供給する電圧を制御し、前記第1のスイッチは、前記負荷駆動信号が前記第1のレベルである期間中は前記定電流回路に加わる前記検出電圧を選択し、前記第2のレベルである期間中は前記基準電圧を選択するようにしたことを特徴とする。
請求項2にかかる発明の負荷駆動回路は、請求項1に記載の負荷駆動回路において、前記定電流回路を、前記負荷回路に流れる電流を検出して前記検出電圧を生成する素子と、前記負荷駆動信号によりオン/オフする第3のスイッチを直列に接続した回路に置き換え、前記負荷駆動信号が前記第1のレベルである期間中は前記第3のスイッチをオンし、前記第2のレベルである期間中はオフするようにした ことを特徴とする。
請求項1にかかる発明によれば、負荷駆動信号の第1のレベル、第2のレベルにかかわらず、誤差増幅器の出力電圧をほぼ一定に保持することができるため、出力電圧制御手段の出力電圧を安定させ、負荷駆動信号のデューティ比に準じた負荷電流を、安定に供給することができる。よって、負荷が発光素子の場合は、その明るさを精度良く制御し、明るさのちらつきを抑え、旦つシステムの消費電力を低減することができる。また、請求項2にかかる発明によれば、負荷を駆動する定電流回路を、負荷電流を検出できる抵抗やその他の素子に置き換え、回路を簡素化した場合でも上記効果を得ることができる。
本発明の第1の実施例の負荷駆動回路の回路図である。 図1の負荷駆動回路の動作の波形図である。 本発明の参考例の負荷駆動回路の回路図である。 本発明の第の実施例の負荷駆動回路の回路図である。 本発明の第の実施例の負荷駆動回路の変形例の回路図である。 従来の負荷駆動回路の回路図である。 図6の負荷駆動回路の動作の波形図である。 図6の負荷駆動回路の動作の波形図である
<第1の実施例>
図1に本発明の第1の実施例の負荷駆動回路を示す。この負荷駆動回路は、負荷回路10と入力電圧VDDを出力電圧VOUTに昇圧する昇圧回路20Aとからなる。負荷回路10は、図6に示した回路と同様であり、n個の直列接続の発光素子11と、該発光素子11に直列接続の定電流回路12からなり、その定電流回路12は負荷駆動信号VCによって動作がオン/オフ制御される。昇圧回路20Aは、出力電圧制御回路21と、誤差増幅器22と、基準電圧源23と、容量24と、抵抗25と、負荷駆動信号VCによって切り替えられるスイッチ26とからなる。スイッチ26は、定電流回路12に加わる電圧VIREFを抵抗25を介して誤差増幅器22の反転入力端子に印加するか、基準電圧源23の電圧VREFを抵抗25を介して誤差増幅器22の反転入力端子に印加するかを切り替える。容量24と抵抗25は、出力電圧制御回路21を制御する際の位相補償用である。そして、出力電圧制御回路21は、図6と同様に、負荷駆動信号VCによってその動作がオン/オフされるパルス変換回路211、そのパルス変換回路211の出力信号によってオン/オフのスイッチングを行うトランジスタ212、トランジスタ212がオンしたときにエネルギーを蓄積するインダクタ213、トランジスタ212がオフするときのインダクタ213に流れる電流を整流するダイオード214、および出力電圧VOUTを平滑・蓄積する容量215からなる。
以下、図2を参照して動作を説明する。負荷駆動信号VCがハイレベルの区間A,Cでは、スイッチ26が接点b側に切り替わり、誤差増幅器22において、反転入力端子に定電流回路12に加わる電圧VIREFが入力し、非反転入力端子に基準電圧源23の基準電圧VREFが入力して、その差電圧を増幅した電圧VERRが、パルス変換回路211に出力する。これにより、負荷回路10の定電流回路12に加わる電圧VIREFが基準電圧VERRと等しくなるように、出力電圧VOUTが制御される。また、このとき、負荷回路10には定電流回路12で設定された電流ILOADが流れ、発光素子11が点灯する。この場合は、図6で説明した負荷駆動回路と全く変わらない動作となる。
次に、負荷駆動信号VCがロウレベルの区間B,Dでは、スイッチング26が接点a側に切り替わり、誤差増幅器22において、反転入力端子にも抵抗25を介して基準電圧VREFが入力して、その出力電圧VERRは区間A,C時と同等の電位を保つ。このとき、誤差増幅器22の反転入力端子と出力端子間に接続されている容量24はミラー容量として働き、等価的に反転入力端子−GND間に容量が接続されている場合と同様な動作をする。この結果、反転入力端子部分には、容量24と抵抗25によるフィルタが形成される。よって、負荷駆動信号VCがハイレベルのときにおける定電流回路12に加わる電圧VIREFと基準電圧VREFとの間に差が生じる場合でも、反転入力端子の電圧変化はフィルタリングされ、誤差増幅器22の出力電圧VERRの変化は緩やかとなる。
また、出力電圧制御回路21と定電流回路12は、負荷駆動信号VCがロウレベルとなることにより、その動作を停止するため、負荷回路10には電流ILOADが流れず、発光素子11は消灯する。なお、負荷駆動信号VCがロウレベルである期間、出力電圧VOUTは、容量215によって保持される。
以上のように、負荷駆動信号VCによってスイッチ26を制御すれば、誤差増幅器22は、負荷駆動信号VCのハイレベル時には負荷回路10の定電流回路12に加わる電圧VIREFによって制御され、負荷駆動信号VCのロウレベル時には基準電圧VREFによって制御される。そして、図2に示したように、負荷駆動信号VCのハイ/ロウに関わらず、誤差増幅器22の出力電圧VERRは常にほぼ一定(中点電位)となる。本実施例は、負荷駆動信号VCにより上記の動作状態を繰り返し、負荷駆動信号VCのデューティ比により負荷回路10の定電流駆動期間を制御する。この結果、発光素子11には負荷駆動信号VCに応じて定電流回路12で設定された電流ILOADが精度高く流れ、その明るさをPWM調光することができる。
本実施例によれば、負荷駆動信号VCによってスイッチ26を切り替えることで、負荷駆動信号VCのロウ/ハイにかかわらす誤差増幅器22の出力電圧VERRがほぼ一定値になるので、昇圧回路20Aの出力電圧VOUTもほぼ一定電圧を保つため、定電流回路12に加わる電圧VIREFが安定し、発光素子11を理想的に定電流駆動することができる。この結果、負荷駆動信号VCによりPWM調光された発光素子11の明るさを、ちらつき等なく精度高く制御することが可能となる。また、出力電圧制御回路21が過剰昇圧動作となることがないため、余分な消費電力損失をなくすることができる。
加えて、負荷駆動信号VCがロウレベルの時は、パルス変換回路211やトランジスタ212のスイッチング動作を停止させるので、消費電力損失を抑えることができるため、定常動作時(PWM調光時)の消費電力効率も向上させることができる。特に、負荷駆動信号VCのデューティ比が低く、大部分の時間が無負荷である状態においては、消費電力効率向上の効果が大きい利点がある。
参考例>
図3に参考例の負荷駆動回路を示す。本参考例は、昇圧回路20Bを、図1におけるスイッチ26を除去し、容量24に直列にスイッチ27を接続し、このスイッチ27が負荷駆動信号Vcがハイレベルのときオンし、ロウレベルのときオフするようにしたものであり、他は昇圧回路10Aと同じである。
さて、負荷駆動信号VCがハイレベルのときは、スイッチ27がオンして、容量24が誤差増幅器22の反転入力端子と出力端子との間に接続される。誤差増幅器22は、その反転入方端子に抵抗25を介して定電流回路12に加わる電圧VIREFが入力する。この場合、容量24と抵抗25は、出力電圧制御回路21を制御する際の位相補償用として働き、図6における負荷駆動信号VCがハイレベルのときと同じ動作となる。
次に、負荷駆動信号VCがロウレベルのときは、スイッチ27がオフとなり、容量24の誤差増幅器22の出力側はフローティングとなる。この結果、負荷駆動信号VCがロウレベルである間は、誤差増幅器22の出力端子と反転入力端子の間の直前の電圧がその容量24に保持される。このとき、定電流回路12はオフ状態であるため、負荷回路10内の発光素子11には電流IIREFが流れず、発光素子11は消灯する。また、発光素子11と定電流回路12の間のノードはフローティングとなり、その電圧は不定となる。よって、定電流回路12に加わる電圧VIREFが入力される誤差増幅器22の出力電圧VERRも、負荷駆動信号VCがハイレベルのときの通常動作時の値から外れたものとなる。
次に、負荷駆動信号VCがロウレベルからハイレベルに切り替わったときには、スイッチ27が再度オンとなり、誤差増幅器22の反転入力端子と出力端子との間に容量24が接続される。このとき、容量24には上記通常動作時の電圧が保持されでいるため、誤差増幅器22の反転入力端子の電圧と出力端子の電圧VERRは、それぞれ負荷駆動信号VCがハイレベルのときの状態に戻ろうとする。また、容量24と抵抗25は、定電流回路12に加わる電圧VIREFを入力とするフィルタを構成しており、容量24はミラー効果により大容量の素子として動作する。よって、仮に、定電流回路12に加わる電圧VIREFが前回の負荷駆動信号VCがハイレベルのときの電圧と異なる電圧であっても、上記フィルタにより、誤差増幅器22の反転入力端子の電圧は前回の負荷駆動信号VCがハイレベルのときの電圧から大きく変化せず、誤差増幅器22の出力電圧VERRの変動も抑制される。同時に定電流回路12および出力電圧制御回路21も動作し、発光素子11が点灯する。
以上の動作により、負荷駆動信号VCにより出力電圧制御回路21および定電流回路12の動作がオン/オフしても、誤差増幅器22の出力電圧VERRが不安定になることはなく、また出力電圧制御回路21の出力電圧VOUTも安定となる。
また、前記の第1の実施例では、誤差増幅器22の反転入力端子が定電流回路12に加わる電圧VIREFを参照した時及び基準電圧VREFを参照した時において、誤差増幅器22の出力電圧VERRは同じであることが前提条件であった。すなわち、誤差増幅器22の入力オフセット電圧がゼロである状態で有効であった。これに対し、本参考例では、負荷駆動信号VCがハイレベルである間、容量24には誤差増幅器22の入力オフセット電圧を含めた電圧が保持されるため、入力オフセット電圧が大きい場合でも、誤差増幅器22の出力電圧VERRが大きく変動することがなく、誤差増幅器22の出力電圧VERRおよび出力電圧制御回路21の出力電圧VOUTは、ともに安定となる。
本参考例によれば、誤差増幅器22に入力オフセット電圧が生じている場合でも、容量24に誤差増幅器22の反転入力端子と出力端子間の電圧および入力オフセット電圧が加算された電圧が保持されるため、上記第1の実施例と同様の効果を得ることができ、負荷の発光素子の明るさを精度高く制御することができる。
<第の実施例>
図4に本発明の第の実施例の負荷駆動回路を示す。本実施例は、第1の実施例(図1)の負荷回路10において、定電流回路12を、抵抗13とNMOSのトランジスタ14に置き換えて構成した負荷回路10Aを使用するものである。その他は、第1の実施例と同様である。
さて、負荷駆動信号VCがハイレベルのときは、負荷回路10Aのトランジスタ14がオンするとともに、昇圧回路20Aのスイッチ26が接点b側に切り替わり、誤差増幅器22の反転入力端子には、抵抗13に加わる電圧V13が印加される。これにより、その電圧V13が基準電圧VREFと等しくなるように、出力電圧制御回路21が動作する。発光素子11には、抵抗13、トランジスタ14を介しで負荷電流ILOADが流れ、発光素子11は点灯する。負荷電流ILOADは抵抗13と基準電圧VREFにより決まり、出力電圧制御回路21の帰還作用により、発光素子11は定電流駆動される。負荷電流は、ILOAD=VREF/R13となる。R13は抵抗13の抵抗値である。その他の動作は、第1の実施例と同様である。
次に、負荷駆動信号VCがロウレベルのときは、トランジスタ14がオフとなり、スイッチ26が接点a側に切り替わり、誤差増幅器22の反転入力端子には、抵抗25を介して基準電圧VREFが入力する。このとき、発光素子11に流れる負荷電流ILOADは、トランジスタ14により遮断され、発光素子11は消灯する。その他は、第1の実施例と同様である。
以上のように、トランジスタ14を負荷駆動信号VCにより制御することで、本実施例は第1の実施例と同様の動作となり、定電流回路12を抵抗13とトランジスタ14に置き扱えて回路を簡素化した場合でも、負荷である発光素子11を精度高く定電流駆動することが可能となる。なお、図5に示すように、トランジスタ14に代えて、発光素子11に直列にスイッチ15を挿入して、これを負荷駆動信号VCにより制御するようにした負荷回路10Bであっても、同様の効果を得ることができる。
10,10A,10B:負荷回路、11:発光素子、12:定電流回路、13:抵抗、14:トランジスタ、15:スイッチ
20,20A,20B:昇圧回路、21:出力電圧制御回路、22:誤差増幅器、23:基準電圧源、24:容量、25:抵抗、26:スイッチ、27:スイッチ、211:パルス変換回路、212:トランジスタ、213:インダクタ、214:ダイオード、215:容量

Claims (2)

  1. 1又は2以上の直列接続の発光素子からなる負荷および該負荷を定電流駆動する定電流回路が直列接続された負荷回路と、該負荷回路に所定の電圧を供給する出力電圧制御手段、前記定電流回路に加わる検出電圧と基準電圧の一方を選択する第1のスイッチ、および該第1のスイッチの出力電圧と前記基準電圧を比較して前記出力電圧制御手段を制御する誤差増幅器を有する昇圧回路とを備え、
    前記定電流回路は、外部入力する所定のデューティ比の負荷駆動信号が第1のレベルである期間中は動作をオンし、第2のレベルである期間中は動作をオフし、
    前記出力電圧制御手段は、前記負荷駆動信号が前記第1のレベルである期間中は動作をオンし、前記第2のレベルである期間中は動作をオフし、且つ動作がオンしている期間は前記誤差増幅器の出力電圧によって前記負荷回路に供給する電圧を制御し、
    前記第1のスイッチは、前記負荷駆動信号が前記第1のレベルである期間中は前記定電流回路に加わる前記検出電圧を選択し、前記第2のレベルである期間中は前記基準電圧を選択するようにした、
    ことを特徴とする負荷駆動回路。
  2. 請求項1に記載の負荷駆動回路において、
    前記定電流回路を、前記負荷回路に流れる電流を検出して前記検出電圧を生成する素子と、前記負荷駆動信号によりオン/オフする第3のスイッチを直列に接続した回路に置き換え、
    前記負荷駆動信号が前記第1のレベルである期間中は前記第3のスイッチをオンし、前記第2のレベルである期間中はオフするようにした、
    ことを特徴とする負荷駆動回路。
JP2009148280A 2009-06-23 2009-06-23 負荷駆動回路 Active JP5225940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009148280A JP5225940B2 (ja) 2009-06-23 2009-06-23 負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148280A JP5225940B2 (ja) 2009-06-23 2009-06-23 負荷駆動回路

Publications (2)

Publication Number Publication Date
JP2011009253A JP2011009253A (ja) 2011-01-13
JP5225940B2 true JP5225940B2 (ja) 2013-07-03

Family

ID=43565616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148280A Active JP5225940B2 (ja) 2009-06-23 2009-06-23 負荷駆動回路

Country Status (1)

Country Link
JP (1) JP5225940B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011055533A1 (ja) * 2009-11-04 2013-03-28 ローム株式会社 バックライト用ledストリングの駆動回路および駆動方法、ならびにそれを用いたバックライトおよびディスプレイ装置
JP5660936B2 (ja) * 2011-03-10 2015-01-28 新日本無線株式会社 発光素子駆動回路
JP5815387B2 (ja) * 2011-12-02 2015-11-17 新電元工業株式会社 Led点灯装置およびled点灯装置の制御方法
CN103177698B (zh) * 2013-03-27 2016-02-03 深圳市华星光电技术有限公司 一种led背光驱动电路及背光模组

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757622B2 (ja) * 1998-06-11 2006-03-22 富士ゼロックス株式会社 レーザダイオード駆動装置
JP4148746B2 (ja) * 2002-10-08 2008-09-10 株式会社小糸製作所 点灯回路
JP4890837B2 (ja) * 2005-11-07 2012-03-07 ローム株式会社 電源装置
JP4788400B2 (ja) * 2006-03-01 2011-10-05 パナソニック電工株式会社 照明用電源装置、及び照明器具
JP5085261B2 (ja) * 2007-10-03 2012-11-28 新日本無線株式会社 駆動回路

Also Published As

Publication number Publication date
JP2011009253A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
CN103687184B (zh) 用于驱动led的电路和方法
JP4588994B2 (ja) 照明装置
JP6262557B2 (ja) 車両用灯具およびその駆動装置、その制御方法
JP6114582B2 (ja) 光源制御装置
TWI509959B (zh) 電子電路及提供調節電壓給負載之方法
US10602577B2 (en) Control circuit, control method and switching power supply thereof
JP5853153B2 (ja) 昇降圧コンバータ
US8476888B1 (en) Switching regulator providing current regulation based on using switching transistor current to control on time
JP5050715B2 (ja) 発光ダイオード駆動回路
JP5415879B2 (ja) Pwm調光回路
JP5959785B2 (ja) 電源装置、光源点灯装置およびバッテリ充電装置
JP6767860B2 (ja) コンバータコントローラおよび車両用灯具
JP2016101085A (ja) Dc/dcコンバータのためのコントローラ
JP5225940B2 (ja) 負荷駆動回路
JP2016072245A (ja) ダイレクトled駆動装置
JP2008295237A (ja) スイッチングパルス生成回路およびスイッチングパルス生成回路を用いたレギュレータ
US8912724B2 (en) LED emitting device and driving method thereof
JP6134312B2 (ja) ダウンコンバータの制御回路および車両用灯具
JP2018019025A (ja) 電圧変換回路、led駆動回路及び電圧変換回路の制御方法
JP2014216320A (ja) 光源を駆動する回路および方法
JP6287429B2 (ja) Led点灯装置
JP2006351685A (ja) 発光素子駆動装置
JP6245506B2 (ja) 点灯装置
JP2009231644A (ja) 発光素子駆動回路
JP2010187496A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5225940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250