KR100624158B1 - 개인 통신장치 - Google Patents

Abstract

본 발명은 기판 사이즈를 최대한으로 활용하여 대면적 표시를 달성할 수 있는 전기광학장치에 관한 것이다. 액티브 매트릭스 기판이 반사형 전기광학장치를 위한 구동부로서 기능하고, 그 액티브 매트릭스 기판 상에 화소 매트릭스 회로와 논리회로가 형성되어 있다. 이때, 논리회로는 화소 매트릭스 회로의 사(死)공간을 이용하여 배치된다. 화소 매트릭스 회로, 즉, 화상표시영역이 차지하는 면적이 논리회로가 차지하는 면적에 의해 제한되지 않고 확대될 수 있다.

Description

개인 통신장치{A personal communication device}

도 1(A)∼도 1(D) 및 도 2(A)∼도 2(C)는 본 발명에 따른 TFT 제작공정을 나타내는 단면도.

도 3은 본 발명에 따른 전기광학장치의 구성을 개략적으로 나타내는 도면.

도 4(A) 및 도 4(B)는 반사형 액정 표시장치의 동작을 설명하기 위한 도면.

도 5는 본 발명에 따른 전기광학장치의 구성을 개략적으로 나타내는 도면.

도 6(A)∼도 6(C)는 본 발명에 따른 전기광학장치의 다른 예의 상면도.

도 7(A) 및 도 7(B)는 본 발명에 따른 전기광학장치의 또 다른 예의 상면도.

도 8(A) 및 도 8(B)는 본 발명에 따른 전기광학장치의 또 다른 예의 단면도.

도 9(A) 및 도 9(B)는 본 발명에 따른 전기광학장치의 또 다른 예의 단면도.

도 10(A)∼도 10(F)는 본 발명에 따른 전기광학장치를 이용한 응용제품을 나타내는 도면.

* 도면의 주요 부분에 대한 부호의 설명

101: 기판 102∼105: 활성층

106: 게이트 절연막 107∼110: 패터닝된 알루미늄 층

111∼114: 다공질 양극산화막 115∼118: 치밀한 양극산화막

119∼122: 게이트 전극 123: 레지스트 마스크

124: 소스 영역 125: 드레인 영역

126, 127: 저농도 불순물 영역 128: 채널 형성영역

145: 제1 층간절연막 146∼150: 배선

151: 제2 층간절연막 152∼155: 데이터 선

156: 제3 층간절연막 157, 158: 블랙 매트릭스

159: 제4 층간절연막 160, 161: 화소 전극

본 발명은, 박막 반도체를 사용한 반도체 장치로 구성된 구동회로를 가진 전기광학장치 및 그러한 전기광학장치의 제작방법에 관한 것이다. 더 구체적으로는, 본 발명은 화소 매트릭스 회로와 논리회로를 동일 패널 상에 일체화한 액티브 매트릭스형 전기광학장치(AMEOD)에 관한 것이다.

최근, 액티브 매트릭스형 전기광학장치의 수요가 증가하기 때문에, 저렴한 기판 상에 박막트랜지스터(TFT)를 제작하는 기술이 급속히 발달하여 왔다. 액티브 매트릭스형 전기광학장치에서는, 다수의 화소가 행렬로 배치되어 있고, 각각의 화소에 TFT가 배치되어 있다. 각각의 화소 전극에 출입하는 전하가 각각의 TFT의 스위칭 동작에 의해 제어된다.

전기광학장치로서는, 액정의 광학 특성을 이용하는 액정 표시장치, ZnS:Mn으로 대표되는 전계(電界) 발광(electroluminescent) 재료를 이용하는 전계 발광(EL) 표시장치, 일렉트로크로믹(electrochromic) 재료의 변색 특성을 이용하는 일렉트로크로믹(EC) 표시장치를 들 수 있다.

이들 전기광학장치는 매트릭스 어드레스 방식으로 구동될 수 있는 액티브형 장치이다. 이러한 액티브 매트릭스 구성을 활용하여 고선명 표시장치를 달성할 수 있다. 상기한 바와 같이, 액티브 매트릭스 구성의 큰 특징은 전기광학장치의 화상 표시 영역에서 행렬로 배치된 화소 전극에 출입하는 전하가 화소에 배치된 화소 전극을 온/오프함으로써 제어된다는 것이다.

액티브 매트릭스 구성의 다른 특징은 화소를 제어하기 위한 화소 TFT를 구동시키기 위해 구동회로가 필요하다는 것이다. 종래의 기술에서는, 유리 기판 상에 형성된 화소 매트릭스 회로가 별도로 준비된 구동 IC와 접속되어 액티브 매트릭스 회로를 구성하였다.

그러나, 최근, 구동회로를 구성하는 다수의 회로 TFT와 화소 매트릭스 회로를 동일 기판 상에 형성하여, 화소 매트릭스 회로 주변에 구동회로(주변 구동회로로 불림)들을 설치하는 것이 일반적으로 되어 있다.

더욱 최근에는, 화소 TFT를 구동하기 위한 구동회로(시프트 레지스터 회로 또는 버퍼 회로와 같은) 이외에, 제어회로(예를 들어, 프로세서 회로, 메모리 회로, A/D 또는 D/A 변환회로, 보정회로 및 펄스 발생 회로)를 동일 기판 상에 설치한 시스템-온-패널(SOP) 구조가 주목을 받고 있다.

전기광학장치의 일반적인 구성이 도 3에 나타내어져 있다. 이 도면은 액티브 매트릭스형 액정 표시장치의 일례를 나타낸다. 유리 기판(301) 상에 화소 매트 릭스 회로(302)가 형성되어 있고, 이 화소 매트릭스 회로(302)는 다수의 화소 영역들이 집적화된 구성으로 되어 있다. 화소 매트릭스 회로(302)의 일부분이 부호 303으로 나타낸 원 안에 확대되어 나타내어져 있다. 그 부분에서는, 다수의 화소 영역(이 예에서는 2개의 화소 영역)이 행렬로 배치되어 있고, 각각의 화소 영역에 적어도 한 쌍의 화소 TFT/화소 전극이 배치되어 있다.

데이터 선에 데이터 신호를 전달하기 위한 수평 주사용 구동회로(304)는 시프트 레지스터 회로, 레벨 시프터 회로, 버퍼 회로 및 샘플링 회로를 포함한다. 레벨 시프터 회로가 구동 전압을 증폭한다.

예를 들어, 시프트 레지스터 회로가 10 V로 동작하고 버퍼 회로가 16 V로 동작하는 것으로 가정하는 경우, 레벨 시프터 회로에 의해 전압 변환을 행하는 것이 필요하다. 종종, 디코더 회로와 카운터 회로의 조합에 의해 시프트 레지스터 회로가 구성될 수도 있다. 게이트 선에 게이트 신호를 전달하기 위한 수직 주사용 구동회로(305)는 시프트 레지스터 회로, 레벨 시프터 회로 및 버퍼 회로를 포함한다.

가까운 장래에는 제어회로(306)가 도 3에 나타낸 위치에 배치될 것으로 예상되고 있다. 제어회로(306)는 대면적을 차지하는 프로세서 회로와 같은 복잡한 논리회로 또는 메모리 회로로 구성되기 때문에, 전체 점유면적이 증가될 것으로 예상된다.

상기한 바와 같이, 일반적으로는, 하나의 유리 기판(301) 상에 화소 매트릭스 회로(302), 수평 주사용 구동회로(304), 수직 주사용 구동회로(305) 및 제어회로(306)가 배치되는 구성이 된다. 따라서, 주어진 사이즈의 유리 기판 상에 최대 의 표시면적을 확보하기 위해서는, 화소 매트릭스 회로 이외의 회로들이 차지하는 면적을 최소화하는 것이 필요하다.

그러나, 도 3에 도시된 바와 같은 가장자리 구성이 채택된다 하여도, 주변 구동회로의 고집적화에는 한계가 있다. 제어회로와 같은 부가가치가 가해져 있는 경우에는, 화소 매트릭스 회로의 면적을 증가시키는 것이 더욱 어렵다.

본 발명의 목적은, 상기한 문제를 해결함으로써, 표시영역을 제공하는 화소 매트릭스 회로의 면적이 극대화되어, 기판 사이즈를 최대로 활용한 대면적 표시가 실현되는 전기광학장치 또는 광학 표시장치를 제공하는데 있다.

본 발명에 따른 전기광학장치는 동일 기판 상에 형성된 화소 매트릭스 회로와 논리회로를 포함하고, 여기서, 화소 매트릭스 회로가 차지하는 영역 내에 논리회로의 일부 또는 전부가 배치되어 있는 것을 특징으로 한다.

본 발명은 또한, 화소 매트릭스 회로와 논리회로를 가지는 액티브 매트릭스 기판을 포함하고, 그 액티브 매트릭스 기판 상에 액정 층이 보유된 전기광학장치를 제공하고, 여기서, 화소 매트릭스 회로가 차지하는 영역 내에 논리회로의 일부 또는 전부가 배치되어 있는 것을 특징으로 한다.

본 발명의 요지는, 반사 모드 또는 발광 모드로 동작하는 전기광학장치에 있어서, 화소 전극의 뒤쪽에 위치된 화소 영역이 효과적으로 활용되는 것을 특징으로 한다. 즉, 종래에는 도 3에 도시된 바와 같이 화소 매트릭스 회로의 외측 프레임 에 배치되었던 논리회로가 화소 영역을 이용하여 구성되고, 그 논리회로의 일부 또는 전부를 화소 매트릭스 회로 내에 형성한 것을 특징으로 한다.

화소 매트릭스 회로와 논리회로를 집적화한 액티브 매트릭스 기판의 단면을 보았을 때, 논리회로의 일부 또는 전부가 화소 매트릭스 회로를 구성하는 화소 TFT와 접속된 화소 전극 아래에 배치된 구성으로 되어 있다.

여기서 말하는 논리회로란, 구동회로 및/또는 제어회로로 이루어진, 화소 매트릭스 회로 이외의 회로를 의미한다. 제어회로는 전기광학장치를 구동시키는데 필요한 모든 정보처리회로를 포함하고, 프로세서 회로, 메모리 회로, A/D 또는 D/A 변환회로, 보정회로, 및 펄스 발생 회로로 대표된다.

반사 모드로 동작하는 전기광학장치(대표적으로는, 반사형 액정 표시장치)는 광을 투과할 필요가 없기 때문에, 투과형 액정 표시장치와는 달리, 광로를 확보하기 위해 화소 전극을 투명으로 할 필요가 없다. 따라서, 투과형 액정 표시장치에서는 활용이 불가능하였던 화소 전극의 뒤쪽(상기한 단면에서 하측)이 논리회로를 배치하기 위한 영역으로 효과적으로 활용될 수 있다.

상기한 반사 모드로 동작하는 반사형 액정 표시장치에 대하여 도 4(A) 및 도 4(B)를 참조하여 이하 간단히 설명한다. 액티브 매트릭스 기판(401), 대향 기판(402) 및 액정 층(403)이 도 4(A)에 도시되어 있다. 액티브 매트릭스 기판(401)의 상부에는 화소 전극(404)이 형성되어 있다. 필요한 경우, 반사판이 형성될 수도 있다. 화소 전극(404)은 보호막(405)으로 보호되어 있다.

도 4(A)는 TFT가 오프(OFF) 상태인 때를 나타낸다. 즉, 액정 분자들이 입사 광의 편광 방향을 변화시키지 않도록 하는 상태로 배열되어 있다. 이러한 상태에서는, 편광자(406)에 의해 임의의 편광 방향(이 예에서는, 빔 스플리터(beam splitter)(408)에 의해 반사되는 방향)이 광(407)에 부여되어 있다. 그 광(407)은 편광 방향에 따라 광을 투과 또는 반사시키는 빔 스플리터(408)를 통하여 액정 층(403)으로 들어가게 된다.

상기한 바와 같이, 도 4(A)의 상태(즉, TFT가 오프 상태에 있는)에서는, 액정 층(403)에 입사하는 광(407)은 그의 편광 방향이 변하지 않은 채 화소 전극(404)에 의해 반사된 다음, 빔 스플리터(408)에 도달한다. 즉, 화소 전극(404)에서 반사된 광(407)이 입사광의 편광 방향과 동일한 편광 방향으로 복귀한다. 따라서, 빔 스플리터(408)에 들어간 광(407)이 반사되어, 관찰자의 눈에는 도달하지 않는다.

한편, 도 4(B)는 TFT가 온(ON) 상태인 때를 나타낸다. 액정 분자들이 화살표로 나타낸 광(409)을 편광하도록 하는 상태로 배열되어 있다. 빔 스플리터(408)에 의해 반사된 광(409)은 액정 층(410)에 의해 편광 방향이 바뀐 다음, 빔 스플리터(408)를 통과하여 관찰자의 눈에 도달한다.

이렇게 하여, 반사 모드로 동작하는 전기광학장치는 TFT가 온 상태인지 오프 상태인지에 따라 광을 차단하거나 통과시킨다. 반사형 액정 표시장치는 그러한 전기광학장치의 대표적인 예이다. 또한, 전기광학장치는, ECB(전계 제어 복굴절) 모드, PCGH(상 전이형 게스트-호스트) 모드, OCB 모드, HAN(하이브리드 얼라인먼트 네마틱) 모드, PDLC 게스트-호스트 모드와 같은 동작 모드에 따라 분류된다("LCD Intelligence" 8월호, 1996, pp. 51-63 참조).

그러나, 본 발명은 거울면 반사판이 액정 층 바로 뒤에 배치되는 타입이면 어떠한 타입의 동작 모드에도 적용될 수 있다. 또한, 본 발명은 발광 모드로 동작하는 액티브 매트릭스형 전계 발광(EL) 표시장치, 및 일렉트로크로믹 재료의 변색 특성을 이용하는 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치에도 적용될 수 있다. 즉, 본 발명은 투과형 전기광학장치를 제외한 어떠한 종류의 구조에도 적용될 수 있다.

여기에서 언급된 전기광학장치는 소위 표시 패널만을 가리키는 것이 아니고, 표시 패널을 구비한 응용제품들도 포함하는 것으로 한다. 본 발명자들은, 전기적 작용, 광학적 작용, 또는 그들의 조합에 의해 본래의 기능을 행하는 모든 장치를 가리켜 전기광학장치로 정의한다. 설명의 편의상, "전기광학장치"는 표시 패널 또는 그러한 표시 패널을 이용하는 응용제품을 칭한다.

본 발명은 또한, 동일 기판 상에 형성된 화소 매트릭스 회로와 논리회로를 가지는 전기광학장치를 제작하는 방법을 제공한다. 이 방법은, 화소 매트릭스 회로가 차지하는 영역 내에 논리회로의 일부 또는 전부가 배치되는 것을 특징으로 한다.

본 발명은 또한, 전기광학장치를 제작하는 다른 방법을 제공한다. 이 방법은 동일 기판 상에 화소 매트릭스 회로와 논리회로를 가진 액티브 매트릭스 기판을 형성하는 것으로 시작한다. 그 다음, 액티브 매트릭스 기판 상에 액정 층을 형성하고 보유시킨다. 이 방법은, 화소 매트릭스 회로가 차지하는 영역 내에 논리회로 의 일부 또는 전부가 배치되는 것을 특징으로 한다.

본 발명에 따른 전기광학장치가 도 5에 개략적으로 도시되어 있다. 여기서, 유리 기판(501)상에 화소 매트릭스 회로(502)와 논리회로(503, 504)가 집적화 되어 있다. 그 논리회로는 구동회로 및 제어회로를 포함한다. 논리회로(503, 504)는 화소 매트릭스 회로(502)와 겹쳐 있다.

이 구성은, 하기의 이유 때문에, 백라이트를 통과시키기 위한 광로 또는 개구부를 확보할 필요가 있는 투과형 전기광학장치에 의해서는 달성될 수 없다. 즉, 투과형 전기광학장치의 화소 매트릭스 회로의 대부분에는 개구부가 형성되어 있어, 투과 광량을 감소시키지 않고 화소 매트릭스 회로 내에 논리회로를 설치하는 것이 불가능하다.

따라서, 본 발명은 광로를 확보할 필요가 없는 반사형 전기광학장치에서 실시 가능한 기술이라고 말할 수 있다. 특히, 반사판으로 작용하는 화소 전극 아래에(그 화소 전극의 뒤쪽에) 논리회로가 형성된다.

도 2(A)에서, 도전성 배선(146∼150)이 첫번째, 두번째, ...., N번째 회로 TFT를 포함하는 회로 TFT들을 상호 접속하도록 작용하여, A/D 변환회로, 메모리 회로 등을 구성한다. 그리하여, 논리회로가 완성된다.

제1 및 제2 화소 TFT에 데이터 신호를 출입시키기 위해 데이터 선(152∼155)이 배치되어 있다. 데이터 선(153, 155)은 화소 전극(160, 161)을 위한 인출 전극이라고 말할 수 있다. 화소 전극(160, 161)의 표면은 입사광을 반사하는 반사판으로 작용하도록 거울면 상태로 유지된다. 필요한 경우, 거울로서 기능하는 반사막 이 화소 전극(160, 161) 위에 형성될 수도 있다.

이제까지 설명된 구성은, 도 5에 도시된 바와 같이, 화소 매트릭스 회로(502)를 구성하는 화소 영역에 논리회로(503, 504)를 설치할 수 있게 한다.

이하, 본 발명의 실시예를 설명한다.

[실시예 1]

이하, 본 발명에 따른 구성을 가지는 액티브 매트릭스 기판을 제작하는 공정 순서를 도 1(A)∼도 1(D) 및 도 2(A)∼도 2(D)를 참조하여 설명한다. 본 실시예는 본 발명의 일례를 나타내고, 이하 기재된 수치와 같은 공정 조건은 제조자에 의해 적절히 정해질 수 있다.

먼저, 절연 표면을 가진 기판(101)을 준비한다. 본 실시예에서는, 기판(101)으로서, 산화규소막을 퇴적한 유리 기판이 사용되었다. 유리 기판 대신에, 석영 기판이 사용될 수도 있다.

그 다음, 비정질 규소막(도시되지 않은)을 500 Å의 두께로 성막한 다음, 적절한 결정화 기술에 의해 결정성 규소막으로 전환시킨다. 그 결정화는 가열처리 또는 레이저 처리 또는 그들의 조합에 의해 실행될 수 있다. 가열처리가 행해지는 경우에는, 유리나 석영 기판의 최대 처리온도(내열 온도)를 고려하여 결정화 온도를 결정하는 것이 필요하다.

결정성 규소막(도시되지 않음)을 얻은 후, 패터닝을 행하여 섬 형상의 활성층(102∼105)을 형성하였다. 활성층(102)은 제1 화소 TFT를 형성하는 활성층이고, 활성층(105)은 제2 화소 TFT를 형성하는 활성층이다.

또한, 첫번째 내지 N번째 회로 TFT(중간의 회로 TFT는 도시되지 않음)가 제1 화소 TFT와 제2 화소 TFT 사이에 배치된다. 제1 및 제2 화소 TFT는 모두 P채널형 TFT이다. 활성층(103)이 첫번째 회로 TFT를 형성하는 활성층이고, 활성층(104)이 N번째 회로 TFT를 형성하는 활성층이다. 본 실시예에서는, 첫번째 회로 TFT는 N채널형이고, N번째 회로 TFT는 P채널형으로 되어 있다.

요구되는 회로 TFT의 수(N)는 논리회로의 구성에 따라 변경된다. 실제로는, 유리 기판(101)상에 수 백만개 이상의 화소 TFT가 행렬로 배치되어 있다. 회로 TFT가 이들 화소 TFT 사이에 논리회로를 구성한다.

물론, 첫번째 회로 TFT의 구성이 N번째 회로 TFT와 항상 동일한 것은 아니다. 본 실시예의 설명에서는, 그들 회로 TFT의 구성이 기본적으로 동일한 것으로 가정한다. 채널 길이 및 오프셋 영역의 존재 유무와 같은 논리회로의 설계 파라미터에 따라 구성이 변경되는 것은 분명하다.

섬 형상의 활성층(102∼105)을 형성한 후, 게이트 절연막(106)을 1200 Å의 두께로 성막한다. 이 게이트 절연막(106)은 플라즈마 CVD법 또는 LPCVD법에 의해 산화규소로 형성될 수 있다. 물론, 열 산화법이 이용될 수도 있다.

그 다음, 게이트 절연막(106) 상에 알루미늄을 주성분으로 하는 패터닝된 층(107∼110)을 형성한다. 본 실시예에서는, 패터닝된 층(107∼110)의 재료로서, 4000 Å의 두께를 가지고 0.2 중량%의 스칸듐을 함유하는 알루미늄 막을 사용하였다. 스칸듐은 알루미늄 막에 힐록이나 휘스커가 발생하는 것을 방지하는데 효과적이다.

패터닝된 층(107∼110)은, 후에 형성되는 게이트 전극/배선을 위한 원형(原型)을 제공한다. 이 패터닝된 층의 재료로서는, 알루미늄 이외에, 탄탈, 니오븀, 몰리브덴 또는 다른 금속 재료를 사용할 수도 있다. 또한, 패터닝된 층은 도전성이 부여된 결정성 규소막 또는 폴리실리콘 막일 수도 있다.

이렇게 하여, 도 1(A)의 상태가 얻어진다. 패터닝된 알루미늄 층(107∼110)상에는 레지스트 마스크(도시되지 않음)가 잔존하여 있다. 그 다음, 전해용액으로서 3% 주석산 수용액을 사용하여 양극산화를 행한다. 그 결과, 다공질 양극산화막(111∼114)이 형성된다. 본 실시예에서는, 2∼3 mA까지 전류를 증가시키고, 전압을 8 V까지 증가시켰다. 양극산화막은 0.7 ㎛의 두께로 성장하였다.

이때, 양극산화 반응이 기판에 평행한 방향으로 진행하는데, 그 이유는 패터닝된 알루미늄 층(107∼110)상에 잔존하는 레지스트 마스크(도시되지 않음)가 그 곳에서의 양극산화 반응을 방해하기 때문이다.

그 다음, 전용 박리액으로 레지스트 마스크를 제거한 후, 양극산화를 다시 행하여, 두께 1000 Å의 치밀하고 강고한 양극산화막(115∼118)을 형성한다. 이때, 전해용액으로서는, 3% 주석산을 함유한 에틸렌 글리콜 용액을 암모니아수로 중화하여 pH를 6.92로 조정한 것을 사용한다. 이 양극산화에서, 전류가 5∼6 mA까지 증가되고, 전압이 100 V까지 증가되었다.

전해용액이 다공질 양극산화막(111∼114)내로 침입하기 때문에, 양극산화막(115∼118)은 도 1(B)에 도시된 바와 같은 형태로 된다. 동시에, 제1 및 제2 화소 TFT과 첫번째 내지 N번째 회로 TFT의 동작을 제어하기 위한 게이트 전 극(119∼122)이 획정(劃定)된다.(도 1(B))

양극산화막(115∼118)은 치밀하고 단단하기 때문에, 후의 도핑 공정 중에 게이트 전극(119∼122)이 손상되는 것을 막고, 후의 가열공정 중에 발생되는 열에 대하여 게이트 전극을 보호한다.

도 1(B)에 나타낸 상태가 얻어진 후, 게이트 전극(119∼122) 및 다공질 양극산화막(111∼114)을 마스크로 하여 게이트 절연막(106)의 일부를 건식 에칭법에 의해 자기정합적으로 제거한다. 그 결과, 게이트 전극 및 다공질 양극산화막 아래에만 게이트 절연막(106)이 잔존하는 상태가 된다.

이어서, 다공질 양극산화막(111∼114)을 제거하고, P채널형 TFT가 되는 영역(즉, 제1 및 제2 화소 TFT와 N번째 회로 TFT가 되는 영역)을 레지스트 마스크(123)로 덮는다.

그 다음, 이온 주입법에 의해 활성층(103)에 대하여 N형을 부여하는 P(인) 이온을 대략 80 kV의 높은 가속전압으로 주입한다. 가속전압이 높기 때문에, 모든 P 이온이 잔존하는 게이트 절연막(106)을 통과하여 활성층(103) 속으로 주입된다.

그 후, 대략 10 kV의 감소된 가속전압으로 두번째 이온 주입을 행한다. 가속전압이 낮기 때문에, 게이트 절연막(106)의 잔존 부분 아래에는 P 이온이 주입되지 않는다.

두번째 P(인) 이온 주입에 의해, 제1 회로 TFT의 소스 영역(124) 및 드레인 영역(125)이 형성된다. 게이트 절연막(106)을 통과하여 P 이온이 주입된 영역들은 소스/드레인 영역(124, 125)보다 저농도로 도핑된 영역(126, 127)이 된다. 특히, 드레인 영역(125)에 인접하여 형성된 저농도 도핑 영역(127)은 저농도로 도핑된 드레인(LDD) 영역으로 불리고, 오프 전류 및 누설 전류를 억제하는 효과를 가진다.

게이트 전극(120) 바로 아래에는, P 이온이 주입되지 않은 진성 또는 실질적으로 진성의 채널 형성 영역(128)이 형성된다. 엄밀하게는, 양극산화막(116) 바로 아래에 위치한 채널 형성 영역(128)의 양 끝은 게이트 전압이 인가되지 않는 오프셋 영역으로서 기능한다.

이렇게 하여, 도 1(C)에 나타낸 상태가 얻어진다. 다음에, 레지스트 마스크(123)를 제거한 후, N채널형 TFT가 되는 영역을 레지스트 마스크(129)로 덮는다. 그리고, P형을 부여하는 붕소(B) 이온을 활성층(102, 104, 105)에 주입한다.

이 경우도, N채널형 TFT의 경우와 마찬가지로, 첫번째 이온 주입을 높은 가속전압으로 행하고, 두번째 이온 주입을 낮은 가속전압으로 행한다. 이러한 B(붕소) 이온 주입에 의해, 제1 및 제2 화소 TFT의 소스 영역(130, 131), 드레인 영역(132, 133), 저농도 도핑 영역(134∼137) 및 채널 형성 영역(138, 139)이 형성된다. 또한, N번째 회로 TFT의 소스 영역(140), 드레인 영역(141), 저농도 도핑 영역(142, 143) 및 채널 형성 영역(144)도 형성된다.

이들 공정 단계의 결과로, 도 1(D)에 나타낸 구성에서 N채널형 및 P채널형 TFT가 개별적으로 형성된다. 본 실시예가 단지 본 발명의 일례를 나타내기 때문에, N채널형 및 P채널형 TFT는 상기한 것과 다른 방법으로 제작될 수도 있다.

그 다음, 활성층에 주입된 도펀트(불순물 원소)를 가열처리, 레이저 처리 또 는 그들의 조합에 의해 활성화시킨다. 그 활성화와 동시에, 이온 주입으로 손상을 받은 활성층의 결정성이 개선된다.

레지스트 마스크(129)를 제거한 후, 제1 층간절연막(145)을 5000 Å의 두께로 형성한다. 이 층간절연막(145)은 산화규소막, 질화규소막 또는 그들의 적층 막으로 형성될 수 있다.

제1 층간절연막(145)의 형성에 이어서, 콘택트 홀을 형성하고, 회로 TFT들을 위한 도전성 배선(146∼150)을 형성한다. 이들 도전성 배선(146-150)은 회로 TFT들을 상호 접속하는 기능을 한다. 첫번째 내지 N번째 회로 TFT가 상호 접속되어 논리회로를 구성한다. 이 상태에서, 첫번째 내지 N번째 회로 TFT가 완성된다.

이렇게 하여, 도 2(A)에 나타낸 상태가 얻어진다. 그 다음, 투광성의 유기 수지재료인 폴리이미드로 제2 층간절연막(151)을 1 ㎛의 두께로 형성한다. 폴리이미드는 스피닝(spinning)법에 의해 두꺼운 막으로 쉽게 형성될 수 있다. 또한, 폴리이미드는 우수한 평탄성을 가진다. 또한, 그의 비유전율이 작기 때문에, 기생 용량이 감소될 수 있다.

그 다음, 제1 및 제2 화소 TFT에 접속되는 데이터 선(152∼155)을 형성한다. 소스 영역(130, 131)에 접속되는 데이터 선(152, 154)이 구동회로로부터 데이터 신호를 전달하고, 드레인 영역(132, 133)에 접속되는 데이터 선(153, 155)이 화소 전극(나중에 형성됨)을 TFT에 접속하기 위한 파이프라인으로서 기능한다.

데이터 선(152∼155)을 형성한 후에, 제3 층간절연막(156)을 5000 Å의 두께로 형성한다. 본 실시예에서는, 제3 층간절연막(156)도 폴리이미드로 만들어졌다.(도 2(B))

그 후, 광을 흡수하도록 기능하는 재료를 사용하여 블랙 매트릭스(157, 158)를 형성한다. 본 실시예에서는, 블랙 염료 또는 안료가 분산된 수지재료가 사용되었다. 질화티탄 등이 사용될 수도 있다. 그 수지재료는 아크릴계 재료, 폴리이미드, 폴리이미드아미드 및 폴리아미드로부터 선택될 수 있다.

블랙 매트릭스(157, 158)를 형성한 후, 그 블랙 매트릭스 상에 폴리이미드로 제4 층간절연막(159)을 3000의 Å 두께로 형성한다. 제4 층간절연막(159)은 산화규소 또는 질화규소와 같은 실리사이드로 형성될 수도 있다.

제4 층간절연막(159) 상의 화소 전극 또는 반사판은 광을 정확하게 반사하도록 충분히 평탄화된 표면상에 형성될 필요가 있다. 따라서, 제4 층간절연막(159)은 충분히 평탄한 것이 중요하다.

그 다음, 제4 층간절연막(159) 상에 화소 전극(160, 161)을 형성한다. 그 화소 전극(160, 161)은 금속 재료로 만들어질 수 있다. 전체 표면에 걸쳐 균일한 전계를 형성하기 위해, 그 재료가 낮은 저항의 알루미늄을 주성분으로 하는 것이 바람직하다. 또한, 입사광을 효과적으로 반사하기 위해, 화소 전극(160, 161)의 표면이 거울면 상태로 되는 것이 바람직하다.

도 2(C)에 도시된 바와 같이, 화소 전극(160, 161)들 사이의 간극을 채우기 위해 블랙 매트릭스(157, 158)를 패터닝한다. 도 2(C)에서 볼 수 있는 바와 같이, 화소 전극(160) 아래에 첫번째 내지 N번째 회로 TFT가 배치되어 논리회로를 구성한다.

통상적으로는, 화소 전극(160, 161)이 열화(劣化)되는 것을 방지하기 위해 화소 전극 위에 보호막이 형성된다. 화소 전극(160, 161)이 반사판으로 작용할 수 없는 경우에는, 반사판으로서 별도의 금속 박막이 형성될 수 있다.

이렇게 하여, 도 2(C)에 나타낸 것과 같은 액티브 매트릭스 기판이 제작된다. 본 실시예에서는, 트랜지스터들이 플레이너(planar)형 트랜지스터이다. 본 발명은 스태거형 및 역스태거형과 같은 다른 구성의 TFT에도 쉽게 적용될 수 있다.

본 실시예에서 제작된 액티브 매트릭스 기판과 대향 기판 사이에 액정을 삽입함으로써 액티브 매트릭스형 액정 표시장치가 구성될 수 있다. 발광 층으로서 액정 층 대신에 전계발광 재료가 삽입되는 경우에는, 액티브 매트릭스형 전계발광(EL) 표시장치가 제작될 수 있다. 일렉트로크로믹 색소, 염료 또는 전해질을 함유한 용액이 삽입되는 경우에는, 액티브 매트릭스형 EC 표시장치가 제작된다.

예를 들어, 이색성 염료가 첨가된 호스트 액정을 사용하여 게스트-호스트 방식의 액정 표시장치가 제작될 수 있다. 셀(cell)이 공지의 방법으로 조립될 수 있으므로, 그 조립작업에 관해서는 여기서 설명하지 않는다. 게스트-호스트 방식 중에서도, PCGH(상 전이형 게스트-호스트) 모드로 불리는 것은 편광자를 필요로 하지 않으므로, 높은 콘트라스트와 밝은 표시를 실현할 수 있다.

게스트-호스트 방식 이외에, ECB(전계 제어 복굴절) 효과 모드 및 PDLC(폴리머 분산형 액정) 모드가 사용될 수 있다. 이들 타입의 장치는 컬러 필터나 편광자를 필요로 하지 않으므로, 광 손실이 큰 경향이 있는 반사형 액정 표시장치에서 매 우 유리하다. 또한, PDLC 모드의 경우, 액정 패널이 액티브 매트릭스 기판만을 사용하여 구성될 수 있다.

전기광학장치가 본 발명에 따라 구성되는 경우, 액티브 매트릭스 기판과 대향 기판은 유리 또는 석영으로 만들어지는 것이 바람직하다. 액티브 매트릭스 기판을 제작하기 위해 실리콘 웨이퍼 등이 사용되는 경우에는, 완성된 전기광학장치는 응력 때문에 변형될 수 있다. 최악의 경우, 장치가 파손될 수 있다.

본 발명의 가장 큰 특징은, 회로 TFT가 도 2(C)에 도시된 바와 같이 화소 전극(160, 161) 아래에 형성된다는 점이다. 이러한 구성은 광을 투과하는 투과형 전기광학장치에 의해서는 달성될 수 없다.

즉, 투과형 전기광학장치에서는 광로를 형성하기 위해 화소 전극 아래 영역이 비워져 유지되어야 하지만, 본 발명의 반사형 및 발광형 전기광학장치의 경우에는, 구동회로 및 제어회로를 포함한 논리회로가 화소 전극 아래의 영역에 배치될 수 있다.

따라서, 본 발명에서는, 화소 매트릭스 회로의 주변 영역에 위치되어야 했던 구동회로 및 제어회로가, 화소 매트릭스 회로가 배치되는 영역 내에 설치될 수 있다. 따라서, 화상이 표시되는 화소 매트릭스 회로가 유리 기판의 사이즈를 최대한 활용하여 확장될 수 있다.

최근에는, 투과형 전기광학장치의 개구율이 점점 증가하는 경향이 있다. 이것은, 본 발명에 따라 논리회로가 배치될 수 있는 빈 영역이 증가된다는 것을 의미한다. 이러한 경향은 반도체장치가 급격히 소형화함에 따라 더욱 현저하게 된다. 따라서, 본 발명의 중요성이 더욱 커지는 것으로 고려될 수 있다.

본 발명의 기본적인 구성으로부터 이해될 수 있는 바와 같이, 전기광학장치의 설계자 또는 제조자의 요구에 따라 어떠한 고안도 행해질 수 있다. 즉, 본 발명의 개념은 "화소 매트릭스 회로가 배치되는 영역 내에 논리회로가 구성된다"는 데 있다. 논리회로를 어떻게 배치하는가는 설계자가 적절히 결정할 수 있다.

다음에, 본 발명에 따라 제작된 전기광학장치의 구성을 도 5에 의거하여 설명한다. 이 도면에는 유리 기판(501)과 화소 매트릭스 회로(502)가 도시되어 있다. 화소 매트릭스 회로(502)의 일부를 확대하여 보면, 논리회로(503, 504)가 화소영역에 배치된 것을 볼 수 있다. 하나의 화소영역에 2개의 논리회로(503, 504)가 설치된 이러한 구성은 단지 일례를 나타내는 것이다. 도전성 배선에 의해 다른 화소 영역과 접속함으로써 다수의 화소 영역에 걸쳐 하나의 기능 회로가 구성될 수도 있다.

논리회로(504)를 확대하여 보면, 부호 505로 나타낸 회로가 구성되어 있는 것을 볼 수 있다. 예를 들어, 부호 505로 나타낸 회로의 왼쪽 부분이 CMOS 회로이고, 오른쪽 부분은 NAND(또는 NOR) 회로이다.

지금까지 설명된 구성에 의해 논리회로가 화소 매트릭스 회로 내에 형성될 수 있다. 즉, 화소 매트릭스 회로(502)는 도 5에 나타낸 바와 같이 유리 기판(501)의 사이즈를 최대한 활용하여 구성될 수 있다.

본 발명이 적용되는 반사형 전기광학장치에서는, 화소 매트릭스 회로가 그대로 화상 표시 영역을 형성한다. 따라서, 논리회로가 배치되는 위치에 대하여 제한 이 없고 대화면 표시가 실현될 수 있다.

[실시예 2]

본 실시예에서는, 본 발명에 따른 회로 설계상의 유용성에 대하여 설명한다. 본 발명은, 화소 매트릭스 회로 및 논리회로가 유리 또는 석영 기판 상의 동일 영역에 배치될 수 있다는 것을 특징으로 한다.

도 6(A)는 본 발명을 따른 한가지 예의 장치를 나타낸다. 이 장치는, 실시예 1의 공정 순서로 유리 기판(601)상에 구동회로(602) 및 제어회로(603)가 형성되어 있다. 엄밀하게는, 부호 602로 나타낸 영역은 구동회로를 배치할 수 있는 영역이고, 부호 603으로 나타낸 영역은 제어회로를 배치할 수 있는 영역이다.

구동회로(602), 제어회로(603) 등이 논리회로를 구성한다. 이 논리회로 및 화소 매트릭스 회로(604)가 동일 영역에 배치되어 있다. 실제로는, 화소 매트릭스 회로(604)를 구성하는 화소 TFT와 회로 TFT가 동일 층에 형성되어 있다. 화소 TFT에 접속된 화소 전극이 회로 TFT와 겹쳐 있다(도 2(C)).

따라서, 도 6(A)에서는, 화소 매트릭스 회로(604)와 겹치는 논리회로의 영역이 점선으로 표시되어 있다. 도 6(A)에 나타낸 바와 같이 액티브 매트릭스 기판을 위에서 보면, 화소 전극만이 보이고, 그 아래의 논리회로는 보이지 않는다.

도 6(A)의 경우, 수직 주사용 구동회로(T자형 구동회로(602)의 수직 부분)가 화소 매트릭스 회로(604)의 중앙에 배치되어 있다. 신호를 주사하는 방식에는 제한이 없고, 통상의 방식이 사용될 수 있다. 그 외에도, 기판의 왼쪽 부분의 게이트 신호 전달 시스템은 오른쪽 부분의 게이트 신호 전달 시스템과 다를 수 있다. 왼쪽 부분과 오른쪽 부분은, 예를 들어, 수직 주사용 구동회로의 양쪽에 위치된다.

도 6(B)는 본 발명에 따른 다른 예의 장치를 나타낸다. 구동회로(605)가 유리 기판(601)의 끝에 위치되고, 제어회로(606∼608)가 중앙의 비어 있는 공간에 배치된다. 제어회로는 회로 구성이 복잡하기 때문에, 비교적 큰 면적을 필요로 할 것으로 예상된다. 따라서, 도 6(B)의 구성은 제어회로(606∼608)의 설계 자유도를 증대시켜, 양호한 결과를 제공한다.

도 6(B)에서, 제어회로(606, 607, 608)가 3개의 별개의 영역에 배치되고 단지 기능 면에서 블록으로 분할되어 있는 것을 나타내고 있다. 이들 제어회로를 상이한 블록으로 분할하는 것이 항상 필요한 것은 아니다.

도 6(B)의 예에서는, 구동회로(605)가 화소 매트릭스 회로(604) 내에 설치되어 있으나, 그 대신, 구동회로(605)만이 화소 매트릭스 회로(604) 바깥쪽에 배치될 수도 있다. 이것은 제어회로(606∼608)의 설계 자유도를 증가시킨다.

도 6(C)는 본 발명에 따른 또 다른 예의 장치를 나타낸다. 구동회로(609)가 십자형으로 되어 있다. 기판의 표면이 4개의 영역으로 분할되어 있고, 이들 4개의 영역 각각에 제어회로(610∼613)가 배치되어 있다.

도 6(C)의 구성을 구동하는 방식에는 제한이 없다. 4개의 영역이 하나의 단위로 구동될 수 있고, 또한, 4개의 영역이 별도의 시스템에 의해 구동될 수도 있다. 경우에 따라서는, 4개의 상이한 화면이 단일의 기판 상에 표시될 수도 있다.

[실시예 3]

본 실시예는 본 발명을 실시하는데 있어 화소 영역이 효과적으로 활용되는 일례를 나타낸다. 이하, 화소 전극을 배치하는 방법에 대하여 구체적으로 설명한다.

도 7(A)에서, 데이터 선(701∼704)이 평행하게 배치되어 있고, 게이트 선(705∼707)이 서로 평행하게 배치되고 데이터 선(701∼704)과 직각으로 교차하여 있다. 게이트 선(705)과 데이터 선(701∼704)의 교차점에 화소 TFT가 접속되어 있고, 마찬가지로, 게이트 선(706, 707)과 데이터 선(801∼704)의 교차점에도 화소 TFT가 접속되어 있다.

도 7(A)에 나타낸 구성에서는, 예를 들어, 게이트 선(705, 706)과 데이터 선(702, 703)에 의해 둘러싸인 하나의 화소 영역에 2세트의 화소 TFT 및 화소 전극(점선(708, 709)으로 표시됨)이 배치되어 있다. 이러한 구성은, 하나의 화소 영역에 한 세트의 화소 TFT 및 화소 전극이 배치되는 종래기술의 구성에 비하여 화소 영역의 면적이 대략 2배로 될 수 있게 한다. 즉, 논리회로(710)(빗금 영역)가 화소 영역 내에 설치된 때, 논리회로는 보다 적은 수의 위치에서 데이터 선과 교차하여, 금속 배선의 단선을 감소시킬 수 있다.

또한, 도 7(B)에서, 데이터 선(711∼714)이 평행하게 배치되어 있고, 게이트 선(715∼718)이 서로 평행하게 배치되고 데이터 선(711∼714)과 직각으로 교차한다. 게이트 선(715)과 데이터 선(711∼714)의 교차점에 화소 TFT가 접속되어 있고, 마찬가지로, 게이트 선(716∼718)과 데이터 선(711∼714)의 교차점에 화소 TFT가 접속되어 있다.

도 7(B)에 나타낸 구성에서는, 도 7(A)의 구성과 달리, 예를 들어, 게이트 선(716, 717)과 데이터 선(712, 713)에 의해 둘러싸인 하나의 화소 영역에 4 세트의 화소 TFT 및 화소 전극(점선(719∼722)으로 표시됨)이 배치되어 있다. 도 7(B)의 이러한 구성은 하나의 화소 영역의 면적이 더욱 확대될 수 있게 한다. 종래 장치의 영역보다 대략 4배 넓은 영역이 확보될 수 있다. 이 구성에서는, 논리회로(723)가 매우 적은 수의 위치에서 게이트 선 및 데이터 선과 교차하기 때문에, 전기광학장치가 높은 생산수율로 제작될 수 있다.

[실시예 4]

본 실시예에서는, 본 발명에 따라 제작된 전기광학장치의 실시예 1과 다른 구성을 나타낸다. 이 구성은 하기 차이점들 제외하고는, 도 2(C)에 나타낸 실시예 1의 구성과 유사하다. 따라서, 이들 차이점만을 도 8(A) 및 도 8(B)에 의거하여 설명한다.

도 8(A)에 나타낸 구성은 이중 게이트 구조의 화소 TFT를 포함한다. 즉, 2개의 게이트 전극이 활성층 상에 형성된다. 화소 TFT의 동작불량을 방지하기 위한 용장성이 얻어질 수 있다.

2개의 게이트 전극(801, 802)이 결정성 규소막으로 형성된다. 이들 게이트 전극(801, 802)을 마스크로 하여 이온 주입법에 의해 소스 영역(803), 저농도 도핑 영역(804∼807) 및 드레인 영역(808)이 형성될 수 있다. 특히, 드레인 영역 측에 배치된 저농도 도핑 영역(805, 807)이 LDD(저농도로 도핑된 드레인) 영역으로 불리고, 오프 전류 및 누설 전류를 효과적으로 억제하는 것으로 기대된다.

다음, 도 8(B)에 도시된 바와 같이, 인접한 데이터 선(809, 810)들 사이에 2 세트의 화소 TFT 및 화소 전극이 삽입되어 있다. 이 구성은 도 7(A)에 나타낸 구성과 동일하다. 도 8(B)에 나타낸 데이터 선(809, 810) 및 화소 전극(811, 812)은 도 7(A)에 나타낸 데이터 선(702, 703) 및 화소 전극(708, 709)에 각각 대응한다.

도 8(B)에 나타낸 구성의 다른 특징은 화소 TFT 및 회로 TFT가 살리사이드(salicide) 구조를 가지고 있다는 것이다. 예를 들어, 2개의 회로 TFT에 의해 CMOS 회로(인버터 회로)(813)가 형성되어 있다. 이 회로(813)에서는, 소스 영역, 드레인 영역 및 게이트 전극 위에 텅스텐 실리사이드 층(814∼816)이 형성되어, 오믹 콘택트(ohmic contact)를 만드는 것을 용이하게 한다.

살리사이드 구조를 형성하는 방법은 잘 알려져 있으므로, 여기서는 설명하지 않는다. 본 실시예에서는, 측벽(817)을 이용하여 살리사이드 구조가 형성된다. 살리사이드 구조에 이용되는 실리사이드 재료로서는, 텅스텐 이외에, 티탄, 몰리브덴, 코발트 및 백금이 사용될 수 있다.

[실시예 5]

본 실시예에서는, 블랙 매트릭스 구조에 특별한 기능이 주어진 예를 도 9(A) 및 도 9(B)를 참조하여 설명한다. 이 구성은 도 2(C)와 관련하여 설명된 실시예 1의 구성과 대략 동일하므로, 필요한 부분만을 도 9(A) 및 도 9(B)에 의거하여 설명한다.

도 9(A)에서는, 블랙 매트릭스(901)가 질화티탄으로 되어 있다. 질화티탄은 매우 적은 표면 반사를 나타내기 때문에, 블랙 매트릭스 및 전도성 재료로서 기능한다. 블랙 매트릭스(901)는 화소 전극(902)과 겹쳐 배치된다. 블랙 매트릭스와 각 화소 전극 사이에 보조 용량이 형성된다. 블랙 매트릭스(901)와 화소 전극(902) 사이에 절연층(903) 또는 제4 층간절연막이 위치한다. 절연층(903)은 폴리이미드와 같은 유기 수지재료, 산화규소 또는 질화규소로 만들어질 수 있다.

본 실시예의 구성에서는, 각 화소 영역과 거의 동등한 면적이 보조 용량으로 이용될 수 있으므로, 충분한 용량이 얻어질 수 있다. 따라서, 제4 층간절연막(903)의 재료 및 두께는 평탄화 효과에 역점을 두고 선택되어야 한다.

도 9(B)에서, 화소 전극(904)과 그것에 인접한 화소 전극(905) 사이의 공간을 블랙 매트릭스(906)가 채운다. 그 블랙 매트릭스(906)는 블랙 염료가 분산된 유기 수지재료로 만들어진다.

도 9(B)의 구성은 화소 전극(904, 905)들 사이에서 기판에 평행하게 생성될 수 있는 횡방향 전계를 억제하여 디스클리네이션 라인(disclination line), 즉, 액정의 배향 흐트러짐을 방지하는 것을 의도로 하고 있다. 이 목적을 위해, 액정의 것보다 비유전율이 매우 작은 재료가 화소 전극(904, 905)의 단부(특히, 모서리)들을 덮기 위해 사용된다. 그 결과, 화소 전극에 의해 발생된 전계는 비유전율이 높은 액정에 집중되어, 화소 전극들 사이에서의 횡방향 전계의 발생을 억제한다.

본 발명에 사용되는 액정재료는 3.5와 10 사이의 비유전율을 가지고 유전 이방성을 나타낸다. 전계가 액정에 가해질 때, 비유전율은 대략 10이다. 대조적으로, 블랙 매트릭스(906)를 형성하는 유기 수지재료의 비유전율은 대략 3.0∼3.5이다. 따라서, 본 실시예의 요건이 충족된다.

충분한 막 두께가 얻어질 수 없으면(즉, 차광 능력이 불충분하면), 블랙 매 트릭스(906)를 형성하기 전에 제3 층간절연막(907)에 트렌치(trench)가 형성될 수 있다. 즉, 화소 전극(904, 905)을 마스크로 하여 제3 층간절연막(907)을 자기정합적으로 에칭하고, 트렌치에 블랙 매트릭스(906)를 매립하여, 충분한 차광 능력을 얻는다.

도 2(C)에 나타낸 제4 층간절연막(159)은 생략될 수 있어, 층간절연막의 수가 하나 감소될 수 있다. 이것은 제작공정을 간략화하여, 생산수율을 향상시킨다.

[실시예 6]

본 실시예는 본 발명을 이용한 전기광학장치(또는 화상 표시 장치)를 구비한 완성된 전기광학장치의 몇몇 예를 나타낸다. 화상 표시 장치는 요구에 따라 직시(直視)형 또는 투영(投影)형으로 설계될 수 있다.

완성된 전기광학장치의 예로서는, TV 카메라, 헤드 장착형 표시장치, 자동차 네비게이션 시스템, 프런트(front)형 프로젝션 시스템, 리어(rear)형 프로젝션 시스템, 비디오 카메라 및 퍼스널 컴퓨터를 들 수 있다. 이하, 이들 응용제품의 몇몇 간단한 예를 도 10(A)∼도 10(F)를 참조하여 설명한다.

도 10(A)는 TV 카메라를 나타냈다. 이 카메라의 본체가 부호 2001로 나타내어져 있다. 이 TV 카메라는 본체(2001), 카메라부(2002), 표시장치(2003) 및 조작 스위치(2004)를 포함한다. 표시장치(2003)는 뷰파인더로서 사용된다.

도 10(B)는 헤드 장착형 표시장치를 나타낸다. 이 장치의 본체가 부호 2101로 나타내어져 있다. 이 표시장치는 본체(2101) 이외에, 2개의 비교적 작은 표시부(2102)와 밴드(2103)를 포함한다.

도 10(C)는 자동차 네비게이션 시스템을 나타냈다. 이 시스템의 본체가 부호 2201로 나타내어져 있다. 본체(2201)는 표시장치(2202), 조작 스위치(2203) 및 안테나(2204)를 포함한다. 표시장치(2201)는 모니터로서 사용된다. 이 시스템의 주된 목적이 지도를 표시하는 것이기 때문에, 해상도의 허용 범위는 비교적 넓다.

도 10(D)는 본 실시예에서는 휴대 전화기인 개인 통신장치를 나타냈다. 이 장치의 본체가 부호 2301로 나타내어져 있고, 음성 출력부(2302), 음성 입력부(2303), 표시장치(2304), 조작 버튼(2305) 및 안테나(2306)를 포함한다. 표시장치(2304)는 장래에는 동화상을 표시할 수 있는 TV 폰(phone)으로 기능할 필요가 있을 것으로 예상된다.

도 10(E)는 비디오 카메라를 나타냈다. 이 카메라의 본체가 부호 2401로 나타내어져 있다. 이 본체는 표시장치(2402), 접안부(2403), 조작 스위치(2404) 및 테이프 홀더(2405)를 포함한다. 촬영되어 표시장치(2402)에 표시되는 화상은 접안부(2403)를 통해 실시간으로 관찰될 수 있기 때문에, 사용자는 화상을 보면서 촬영할 수 있다.

도 10(F)는 프런트형 프로젝션 시스템을 나타낸다. 이 시스템은 본체(2501), 광원(2502), 표시장치(2503), 빔 스플리터와 편광자를 포함하는 광학계(2504), 및 스크린(2505)을 포함한다. 스크린(2505)은 회의나 학회 발표 등의 프레젠테이션에 이용되는 대화면 스크린이다. 따라서, 표시장치(2503)는 높은 해상도를 가질 필요가 있다.

본 발명은 리어형 프로젝션 시스템, 모바일 컴퓨터 및 핸디 단말기와 같은 각종 개인 통신장치에도 적용될 수 있다. 따라서, 본 발명은 응용범위가 매우 넓고, 모든 응용분야의 각종 표시 매체에 적용될 수 있다.

본 발명에 따르면, 화소 매트릭스 회로와 논리회로를 동일 영역에서 서로 겹치도록 배치하는 것이 가능하다. 즉, 논리회로가 차지하는 면적에 제한이 없기 때문에, 유리 기판의 사이즈를 최대한 활용하여 넓은 화상표시영역 또는 화소 매트릭스 회로를 확보할 수 있다. 또한, 논리회로가 배치될 수 있는 영역이 상당히 증대된다. 이것은 전기광학장치의 설계 자유도를 증가시킨다. 따라서, 매우 높은 성능의 전기광학장치가 달성될 수 있다.

Claims (24)

1. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

   상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

   상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

   상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

   프로세서 회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
2. 제 1 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
3. 제 1 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
4. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

   상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

   상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

   상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

   구동회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
5. 제 4 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
6. 제 4 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
7. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

   상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

   상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

   상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

   A/D 변환회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
8. 제 7 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
9. 제 7 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
10. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

    상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

    상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

    상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

    D/A 변환회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
11. 제 10 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
12. 제 10 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
13. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

    상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

    상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

    상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

    보정회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
14. 제 13 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
15. 제 13 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
16. 본체, 음성 출력부, 음성 입력부, 안테나, 조작 버튼, 및 디스플레이 유닛을 포함하는 개인 통신장치에 있어서,

    상기 디스플레이 유닛이 기판 위에 제공된 적어도 제1 및 제2 화소 영역을 포함하고,

    상기 제1 화소 영역이 제1 화소 전극에 접속된 제1 박막트랜지스터와, 제2 화소 전극에 접속된 제2 박막트랜지스터를 포함하고,

    상기 제2 화소 영역이 제3 화소 전극에 접속된 제3 박막트랜지스터와, 제4 화소 전극에 접속된 제4 박막트랜지스터를 포함하고,

    펄스 발생 회로가 상기 제1 화소 전극, 상기 제2 화소 전극, 상기 제3 화소 전극, 및 상기 제4 화소 전극으로 덮여 있는 것을 특징으로 하는 개인 통신장치.
17. 제 16 항에 있어서, 상기 디스플레이 유닛이, 반사형 액정표시장치와, 액티브 매트릭스형 전계 발광(EL) 표시장치 및 액티브 매트릭스형 일렉트로크로믹(EC) 표시장치로부터 선택된 표시장치인 것을 특징으로 하는 개인 통신장치.
18. 제 16 항에 있어서, 상기 개인 통신장치가 휴대 전화기인 것을 특징으로 하는 개인 통신장치.
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제

Images