KR100496170B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100496170B1
KR100496170B1 KR10-2002-0054061A KR20020054061A KR100496170B1 KR 100496170 B1 KR100496170 B1 KR 100496170B1 KR 20020054061 A KR20020054061 A KR 20020054061A KR 100496170 B1 KR100496170 B1 KR 100496170B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
electrode
semiconductor chip
substrate
hole
Prior art date
Application number
KR10-2002-0054061A
Other languages
English (en)
Other versions
KR20030022088A (ko
Inventor
아즈마고스케
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20030022088A publication Critical patent/KR20030022088A/ko
Application granted granted Critical
Publication of KR100496170B1 publication Critical patent/KR100496170B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

개재부는 절연기판의 표면상에 형성된 접속전극을 가지고, 반도체칩의 땜납범프는 이 접속전극과 접속된다. 절연기판의 표면은 요철이 형성된 거친면이 되게 만들어져, 계면저활성제의 도포에 의해 땜납범프에 연결된 영역에서 절연기판의 표면으로부터 쉽게 박리되는 구조를 가진다. 열응력이 열팽창계수의 차이에 의해 반도체칩과 개재부간에 발생하는 경우, 이 열응력은 접속전극이 땜납범프에 접속된 영역에서 그것이 부유상태가 되도록 절연기판의 표면으로부터 박리시킴으로써 열응력은 접속전극의 탄성변형에 의해 흡수된다. 열응력이 가해지지 않은 경우에는 접속전극이 절연기판에 밀착된 상태로 되기 때문에, 반도체칩은 안정되게 탑재될 수 있다. 이 구성으로, 반도체칩과 그것을 탑재하는 기판간에 발생한 열응력이 흡수되어, 반도체칩을 용이하게 제조하고 안정되게 고정할 수 있다.

Description

반도체장치 및 그 제조방법{Semiconductor device and manufacturing method of the same}
본 발명은 모기판과 같은 배선기판상에 반도체칩을 탑재하기 위한 탑재구조에 관한 것이고, 보다 상세하게는 탑재신뢰성을 향상시키기 위해 반도체칩과 모기판간에 발생하는 열응력이 흡수되는 반도체장치 및 그 제조방법에 관한 것이다.
실리콘으로 형성된 반도체칩이 주로 에폭시와 같은 수지로 형성된 모기판과 같은 배선기판상에 탑재되는 구조로서, 반도체칩에 구비된 땜납범프가 모기판에 구비된 배선랜드와 직접 접촉하도록 만들어진 플립칩접속구조가 있다. 플립칩구조는 단순한 구조를 가지며 탑재가 쉽다. 그러나, 열팽창계수가 서로 다른 실리콘과 수지가 직접 접속하기 때문에, 반도체칩과 모기판간에는 그것들의 열팽창계수의 차이로 인해 열응력이 발생하고, 이 열응력이 땜납범프나 배선랜드에 인가되어 땜납범프에 크랙을 야기하여 반도체칩의 접속을 파괴 하고, 결국 배선을 파괴한다.
이 열응력을 흡수하기 위해, 종래에는 실리콘과 수지 사이의 열팽창계수를 갖는 언더필수지가 반도체칩과 모기판간에 충전되는 구조가 제안되었다. 그러나, 이 언더필수지를 사용하는 기술은, 모기판상에 일단 탑재된 반도체칩이 교체를 위해 제거될 수 없기 때문에 고정보수에 문제를 일으킨다.
이 때문에, 반도체칩과 모기판간에 발생한 열응력을 언더필수지의 사용없이 흡수하는 기술이 개시되었고, 일본특개평2738711호는, 모기판의 배선랜드로서, 전극구조가 수평방향으로 자유변형특성과 스프링특성을 가지고, 열응력이 배선랜드를 변형시키는 방식으로 흡수되고, 그리고 땜납범프에서의 크랙이 방지되는 구조를 제안한다. 이 구조를 실현시키는 제조방법은 부유(lift off)막이 모기판의 표면에 형성되고, 배선랜드가 형성된 금속막이 이 부유막상에 형성되고, 패턴이 수평방향으로 굽은 형상이나 곡선형상을 가지도록 금속막상에 형성되는 것이다. 또, 패턴이 형성된 배선랜드는 그것의 일단부가 모기판에 고정되며, 그 후 부유막이 식각되고 제거되어 이 배선랜드는 타단부가 모기판의 표면 위쪽에서 부유상태에 있는 전극으로서 형성된 구조를 가진다. 따라서, 형성되는 배선랜드 즉, 전극은 일단부가 고정되고 타단부가 부유상태의 자유단인 외팔보(cantilever)전극이기 때문에, 발생된 열응력은 반도체칩의 땜납범프와 타단부를 접속시키면 전극의 자유 변형특성과 스프링특성으로 인한 변형에 의해 흡수되어, 땜납범프의 크랙이 방지된다. 유사기술이 일본특개S63-177434호, S64-50539호 및 일본특개평1-303731호 공보에 기재되어 있다.
그러나, 이 기술은 전극을 모기판상에 부유상태로 형성하기 위해 부유막을 형성하고 그것을 식각에 의해 제거하는 공정이 요구되어, 제조공정을 복잡하게 만든다. 게다가, 전극의 타단부가 모기판표면 위쪽에서 부유하기 때문에, 모기판표면상에 형성된 전극이 다른 부품들, 이물질 등에 접촉하는 경우 변형되거나 파괴될 수 있는 위험이 있다. 또한, 반도체칩이 땜납범프에 의해 부유구조의 전극과 접속된 상태에서는, 반도체칩은 전극의 탄성으로 인해 모기판에 대해 불안정한 상태가 되고 반도체칩이 외력에 의해 모기판에서 쉽게 떨어지는 문제도 있다.
더구나, 모기판의 배선랜드가 종래기술에서는 부유구조의 전극으로서 형성될지라도, 모기판의 큰 사이즈 때문에 배선랜드의 수는 매우 많고, 이는 모든 배선랜드들의 적절한 제조를 어렵게 하여, 제조수율이 낮아 모기판이 비싸지는 문제가 있다. 결과적으로, 종래의 배선랜드구조가 모기판에 그대로 사용되고, 반도체칩이 개재부라고 불리는 중간기판상에 탑재되어, 이 칩이 개재부를 개재하여 모기판상에 탑재되는 구조가 가능하다. 예컨대, 일본공개특허 제2000-164635호에는 반도체칩이 개재기판에 탑재되고 땜납볼과 같은 전극이 외부전극으로 사용된 구조가 기재되어 있다. 이 개재기판은 모기판의 열팽창계수와 동일한 열팽창계수를 갖는 재료를 사용하여 형성되고, 반도체칩과 중개기판간에는 열응력을 흡수하는 전극구조가 형성되어 모기판과 개재부간의 열응력을 제거한다. 이 기술에 의하면, 열응력을 흡수하는 구조가 개재부에만 채용될 수 있기 때문에, 제조수율이 증가하여 모기판의 고비용화를 막는다.
예컨대, 일본특개평1-155633호에 기재된 기술은 개재기판으로 열응력을 흡수할 수 있는 전극구조로서 가능하다. 이 기술에서는, 도체를 갖는 유기막이 반도체칩과 모기판간에 삽입되어, 유기막에 구비된 도체의 일단부가 반도체칩의 땜납볼에 접속되고, 도체의 타단부가 모기판의 배선랜드와 접속된다. 그 후, 이 도체는 스프링특성을 가지도록 외팔보구조로 형성됨으로써, 반도체칩과 배선기판간의 열응력이 흡수될 수 있다.
그러나, 이 공보에 기재된 기술에서, 유기막에 구비된 도체의 구조가 앞서의 공보에 기재된 모기판에 적용되었던 부유구조의 전극구조와 거의 동일하기 때문에, 부유막에 의한 제조방법이 요구되고 제조공정이 복잡해진다. 게다가, 도체가 부유구조를 갖기 때문에 파괴되기 쉽고, 반도체칩은 개재부상에 탑재되는 경우 도체의 탄성으로 인해 불안정한 상태가 되어, 반도체칩이 외부힘에 의해 쉽게 떨어지는 위험이 있다.
본 발명의 목적은 쉽게 제조될 수 있고 반도체칩과 이 칩을 탑재하는 기판간에 발생한 열응력이 흡수되는 동안 반도체칩을 안정하게 고정할 수 있는 반도체장치 및 그 제조방법을 제공하는 데 있다.
본 발명에 따른 반도체장치는 제1전극을 갖는 제1부재; 절연기판과, 절연기판의 표면상에 형성되고 제1전극에 접속된 제2전극을 갖는 제2부재를 포함한다. 제2전극은 다른 영역에서 보다 제1전극과의 접속영역에서 절연기판의 표면으로부터 쉽게 박리되는 접속전극으로서 구성된다.
본 발명의 반도체장치의 제1태양으로서, 반도체장치는 도체범프를 갖는 반도체칩; 절연기판과, 절연기판의 표면상에 형성되어 도체범프와 접속된 접속전극을 갖는 탑재기판을 포함한다. 이 접속전극은 다른 영역에서 보다 도체범프가 접속된 영역에서 절연기판의 표면으로부터 쉽게 박리되는 구조를 가진다.
본 발명의 반도체장치의 제2태양으로서, 반도체장치는 도체범프를 갖는 반도체칩; 이 반도체칩을 탑재한 개재부(interposer); 및 이 개재부를 탑재한 모기판을 포함한다. 이 개재부는 절연기판; 이 절연기판의 표면상에 형성되며, 일단부는 반도체칩의 도체범프와 접속되고 타단부는 상기 절연기판에 의해 일체로 지지된 접속전극; 및 상기 절연기판의 배면상에 형성되어 상기 접속전극의 타단부와 접속된 도체볼을 가진다. 모기판은 개재부의 도체볼에 접속된 배선랜드를 가진다. 개재부는 상기 모기판의 열팽창계수와 같거나 거의 동일한 열팽창계수를 갖는 재료로 형성되고, 상기 접속전극은 타단부보다, 상기 도체범프가 연결된 일단부에서 절연기판의 표면으로부터 쉽게 박리되는 구조를 가진다.
본 발명의 반도체장치의 제3태양으로서, 반도체장치는 도체범프를 갖는 반도체칩; 상기 반도체칩을 탑재하는 개재부; 및 상기 개재부를 탑재하는 모기판을 포함한다. 이 개재부는 절연기판; 상기 절연기판의 배면에 형성된 접속전극; 및 상기 모기판의 배선랜드에 접속되고 상기 접속전극의 일단부에 구비된 도체볼을 가진다. 절연기판의 표면상에 탑재된 반도체칩의 도체범프는 접속전극의 타단부에 연결된다. 개재부는 반도체칩의 열팽창계수와 같거나 거의 동일한 열팽창계수를 갖는 재료로 형성되고, 접속전극은 접속전극의 타단부보다 일단부가 절연기판의 저면으로부터 쉽게 박리되는 구조를 가진다.
여기서, 접속전극이 형성된 절연기판의 표면이 거친면으로 형성되어, 거친면의 볼록한 부분들과 접속전극이 밀착상태로 형성되는 구조가 바람직하다. 게다가, 접속전극은 일단부와 타단부를 접속시키는 상호접속부가 절연기판의 표면상의 굽은 패턴형상으로 형성되어, 일단부와 상호접속부가 절연기판의 표면으로부터 쉽게 박리되도록 형성되는 구조이다.
게다가, 반도체장치 제조방법의 제1태양은 제1전극을 갖는 제1부재; 및 절연기판의 표면상에 형성된 제2전극을 갖고 제1전극에 접속된 제2부재를 포함하고, 제2부재의 제조방법은 절연기판의 소망하는 영역에 관통홀을 형성하는 단계; 절연기판의 표면상의 관통홀의 영역과 다른 영역의 표면의 표면활성도를 감소시키는 처리를 행하는 단계; 및 절연기판의 표면상에 관통홀을 구비한 영역에서 소망하는 패턴의 접속전극으로 형성되고, 관통홀영역에서 절연기판에 접속되고 관통홀과 다른 영역에서 절연기판의 표면으로부터 쉽게 박리되는 상태로 형성된 제2전극을 형성하는 단계를 포함한다.
본 발명의 제조방법에 있어서, 절연기판의 표면상의 관통홀의 영역과는 다른 표면의 표면활성도를 감소시키는 처리를 행하는 단계는, 절연기판의 표면상의 영역이 미세한 오목부분들과 볼록부분들을 형성하는 거친 표면이 되게 만드는 단계; 및 절연기판의 표면에 계면저활성제를 도포하여 오목부분들내에 활성제를 남겨두는 단계를 더 포함하고, 제2전극을 형성하는 단계는 절연기판의 표면과 관통홀의 내면상에 도전성재료를 도금하여 도금막을 형성하는 단계; 및 관통홀의 내면과 절연기판의 표면상에 각각 관통홀전극과 접속전극을 형성하도록 소망하는 패턴으로 도금막을 형성하는 단계로서, 이 제2전극은 일부분에서 관통홀전극에 접속되고, 다른 부분에서 절연기판의 볼록부분들의 정점에서 절연기판과 밀착된 상태로 형성되는 단계를 더 포함한다.
대안으로는, 본 발명의 제조방법에서, 제1부재는 반도체칩이고, 제1전극은 반도체칩에 구비된 도체범프이고, 그리고 제2부재는 모기판상에서 모기판의 열팽창계수와 거의 동일한 열팽창계수를 갖는, 모기판상에 반도체칩을 탑재하기 위한 개재부가고, 두께방향으로 개재부의 절연기판을 관통하는 관통홀전극이 형성되고, 제2전극은 절연기판의 표면상에서 형성되어 타단부에서 관통홀전극에 연결된 접속전극으로 형성되고, 그리고 도체볼은 상기 절연기판의 배면상에 형성되어 상기 모기판에 접속되도록 상기 관통홀전극에 접속된다.
게다가, 본 발명의 제조방법에서, 제1부재는 반도체칩을 탑재하는 개재부로서, 반도체칩의 열팽창계수와 거의 동일한 열팽창계수를 가지며, 제1전극은 개재부에 구비된 도체볼이고, 제2부재는 모기판이고, 그리고 제2전극은 두께방향으로 개재부의 절연기판을 관통하는 관통홀전극이 형성된 모기판의 표면상에 구비된 배선랜드이고, 그리고 접속전극은 관통홀전극이 절연기판의 배면상에서 타단부에 접속되고 도체볼이 일단부에 배치되도록 형성된다.
본 발명의 반도체장치에 따르면, 열응력이 열팽창계수의 차이에 의해 제1부재와 제2부재간에 발생하고, 이 열응력이 제1전극과 제2전극에 적용되는 경우, 접속전극은 일부분에서 제2부재의 절연기판의 표면으로부터 박리되어 접속전극의 탄성변형에 의해 열응력을 흡수함으로써 제1전극과 제2전극의 파괴가 방지된다. 게다가, 접속전극은 열응력이 인가되지 않는 경우 제2부재와 밀착상태이기 때문에, 제1부재는 안정된 상태에서 탑재될 수 있다.
[실시예]
이하, 도면들을 참조하여 본 발명의 실시예들을 설명한다.
[제1실시예]
도 1은 본 발명의 제1실시예를 보여주는 단면도이고, 도 2는 그것의 일부를 보여주는 확대단면도이다. 복수의 반도체칩들(1)이 플립플롭접속에 의해 각 개재부(2)상에 각각 탑재되고, 이 반도체칩(1)과 개재부(2)가 반도체장치를 구성한다. 반도체칩(1)은 필요한 소자들(미도시)이 실리콘과 같은 반도체기판(11)상에 형성되며, 접속랜드들(12)이 그것의 주표면상에 배치되며, 땜납범프들(4)은 접속랜드들(12)의 표면상에 구비되고, 칩은 주표면이 아래로 향하여 개재부상에 탑재된다. 이 개재부(2)는 주로 절연기판으로 구성되며, 접속전극들(22)(후술)은 절연기판(21)의 상면상에 형성되고, 땜납범프들(4)은 접속전극들의 일단부와 연결된다. 게다가, 접속전극들(22)의 타단부는 두께방향으로 절연기판을 관통하는 관통홀전극들(23)의 상단면에 접속된다. 관통홀전극(23)의 하단면은 절연기판(21)의 저면에 노출되어 땜납볼들(5)들과 연결된다. 그 후, 개재부(2)의 저면상에 배치된 땜납볼들(5)은 도시된 바와 같이 모기판(3)의 절연기판(31)의 상면상에 구비된 배선랜드들(32)과 연결되어, 탑재가 완료된다.
개재부(2)에 대해 상세하게 설명한다. 도 3a 및 3b는 각각 개재부(2)의 일부의 평면도 및 저면도이다. 도 4는 개재부의 일부의 확대절개사시도이다. 개재부(2)는 에폭시수지와 같은 모기판과 동일한 재료 또는 모기판의 열팽창계수와 거의 동일한 열팽창계수를 갖는 절연기판(21)을 주로하여 형성되고, 관통홀전극(23)은 반도체칩(1)의 접속랜드들(12)로부터 약간 떨어진 평탄한 위치들에 제각기 배치된다. 관통홀전극(23)은 도체재료(23b)를 두께방향으로 절연기판(21)을 관통하는 개구(23a)에 채워서 구성된다. 게다가, 절연기판(21)의 상면상에 형성된 접속전극(22)에서, 일단부(22a)는 반도체칩(1)의 접속랜드(12)에 대응하는 영역상에 배치된 칩랜드부로서 형성되고, 타단부(22b)는 관통홀전극(23)의 상단면에 일체로 연결된 관통홀랜드부로서 형성되어, 양 랜드부들(22a 및 22b)이 상호접속부(22c)에 의해 동일 평면상에 굽은 패턴형상으로 상호접속된 구성이 만들어진다. 이 예에서, 상호접속부(22c)는 관통홀랜드부(22b)의 주위의 거의 3/4를 에워싸는 원호형상부(22ca)와 이 원호형상부(22ca)로부터 칩랜드부(22a)까지 연장하는 직선부(22cb)로 형성된다. 땜납볼들(5)은 개재부(2)의 저면에서 관통홀전극들(23)의 하단면에 직접 연결된다.
또한, 개재부(2)의 일부의 확대된 개략단면도인 도 5에 보인 바와 같이, 접속전극(22)은 관통홀랜드부(22b)와는 다른 영역, 즉, 관통홀전극(23)에 연결된 영역과는 다른 영역인 칩랜드부(22a)와 상호접속부(22c)가, 절연기판(21)의 표면으로부터 쉽게 박리되는 구조를 가지고, 이 영역은 특히 칩랜드부(22a)에 가해진 응력에 의해 절연기판(21)의 상면으로부터 비교적 쉽게 박리되도록 구성된다. 예컨대, 이 예에서는 비교적 거친 요철(24)이 절연기판(21)의 상면상에 형성되고 계면저활성제(25)(후술)가 요철(24)내에 도포되고, 접속전극(22)의 배면은 계면저활성제(25)가 도포되지 않은 요철의 정점에서만 절연기판(21)의 상면과 밀착된다. 그래서, 접속전극(22)에 가해진 응력은 절연기판(21)의 상면으로부터 접속전극(22)을 비교적 쉽게 박리시킨다.
다음으로, 접속전극(22)을 구비하는 개재부(2)의 제조방법의 일례를 설명한다. 도 6a에 도시된 바와 같이, 두께방향으로 관통하는 개구들, 즉, 관통홀들(23a)은 개재부(2)의 절연기판(21)의 요구된 위치들에 선택식각법이나 드릴링 및 펀칭과 같은 기계적홀개구법에 의해 개구된다. 그 후, 미세입자들을 포함하는 액체가 절연기판(21)의 상면상에 뿌려져, 미세한 요철(24)이 절연기판(21)의 상면상에 형성되어 소위 습식분사법(wet blasting method)에 의해 거칠게 된다. 그 후, 도 6b에 보인 바와 같이, 낮은 계면활성을 갖는 재료(계면저활성제)(25)가 절연기판(21)의 상면상에 얇게 도포된다. 이 도포에 의해, 계면저활성제(25)가 요철(24)의 오목부들의 내부에만 부착되고, 오목부들의 정점영역들에는 부착되지 않는다. 뒤이어, 구리와 같은 도체가 관통홀전극들(23)을 형성하기 위해 선택도금법에 의해 관통홀들(23a)의 내부에 채워진다. 그 후, 도 6c에 보인 바와 같이, 구리, 알루미늄, 니켈 등의 도금막(22a)이 도금법에 의해 절연기판(21)의 상면상에 형성된다. 그 후, 도 6d에 보인 바와 같이, 상면상의 도금막(22a)이 도 3a와 같은 패턴을 형성하도록 포토리소그래피법에 의해 선택식각되어, 접속전극들(22)이 절연기판(21)의 상면상에 형성된다. 전술한 방법으로 형성된 접속전극들(22)에서, 절연기판(21)의 상면은 거친표면이 되게 만들어지고 계면저활성제(25)가 요철(24)내에 도포된다. 따라서, 관통홀랜드부(22b)가 관통홀전극(23)과 일체로 되어 절연기판(21)과는 확실하게 접속된 상태로 되지만, 칩랜드부(22a)의 저면과 상호접속부(22c)는 요철(24)의 정점과만 밀착되기 때문에 비교적 약한 힘에 의해 절연기판(21)의 상면으로부터 쉽게 박리된다. 예컨대, 약 1.96 N/㎝(0.2 ㎏f/㎝)의 박리강도를 가진다.
상기 구조의 반도체장치에 의하면, 개재부(2)가 모기판(3)상에 탑재된 상태에서 열히스테리시스를 받는 경우, 열응력이 모기판(3)과 개재부(2)간에는 발생하지 않는데, 이는 그것들의 열팽창계수가 거의 동일하기 때문이며, 모기판(3)의 배선랜드(32)와 접합되는 땜납볼(5)에서의 크랙 등의 발생이 방지된다. 한편, 열팽창계수의 차이에 기인한 열응력은 반도체칩(1)과 개재부(2)간에 발생한다. 열응력이 땜납범프(4)에 가해져 땜납범프(4)가 접속된, 개재부(2)의 접속전극(22)에 가해진다. 따라서, 도 7에 보인 바와 같이, 땜납범프(4)가 접속된, 접속전극(22)의 칩랜드부(22a)는 개재부(2)의 절연기판(21)의 상면으로부터 박리된다. 더구나, 접속전극(22)의 칩랜드부(22a)로부터 상호접속부(22c)까지의 영역이 가해진 응력의 크기에 따라 박리되지만, 관통홀랜드부(22b)는 그것이 관통홀전극(23)의 상단면과 일체로 접속되기 때문에 박리되지 않는다. 그 후, 접속전극(22)이 이런 식으로 박리된 상태에서, 칩랜드부(22a)로부터 상호접속부(22c)까지의 영역은 접속전극 자체의 강성 및 탄성에 의해 절연기판(21)의 상면 위에서 부유하는 상태가 된다. 설명했듯이, 접속전극(22)은 절연기판(21)으로부터 박리되어 칩랜드부(22a)로부터 상호접속부(22c)까지의 영역은 탄성변형되고, 그래서 반도체칩(1)과 개재부(2)간에 발생한 열응력이 흡수된다.
결과적으로, 본 발명의 반도체장치의 제조공정에 있어서, 개재부(2)의 형성시에, 절연기판(21)의 표면은 거친면이 되게 가공되고, 거친면을 만드는 가공 후에, 이 상태에서 종래의 일반적인 도전막에 의해 전극을 형성하는 공정과 동일한 도금법 및 패턴형성이 수행되고, 그 후 본 발명의 접속전극(22)이 형성된다. 따라서, 접속전극을 미리 종래의 다양한 종류의 전극들과 같이 부유상태로 만드는 공정이 필요하지 않아, 제조공정이 단순화되고 제조비용을 낮출 수 있다. 게다가, 본 발명의 개재부(2)에서, 반도체칩(1)이 개재부(2)에 탑재되고 또 모기판(3)에도 탑재된 후에는, 열응력이 발생하는 시점으로부터 박리가 일어날 때까지 접속전극(22)은 절연기판(21)의 표면에 밀착상태로 있기 때문에, 반도체칩(1)이 탑재되기 전에는 접속전극(22)은 파괴되지 않는다. 게다가, 땜납범프들(4)과 접합되는 모든 접속전극들(22)은 열응력이 접속전극(22)을 박리하는 상태에서도 박리되지 않는다. 통상은, 반도체칩(1)의 중심영역이 주변영역과 달리 낮은 열응력을 갖기 때문에, 중심영역에서의 접속전극(22)은 박리가 자주 되지 않아, 접속전극(22)은 개재부(2)상에 반도체칩(1)을 안정하게 고정할 수 있다.
여기서, 개재부에서, 절연기판(21)의 상면상에 형성된 요철(24)의 거칠기를 도 6a 및 6b의 공정에서의 계면저활성제(25) 등의 도포량으로 적절하게 조정함으로써, 접속전극(22)의 절연기판(21)에의 밀착 강도, 즉, 박리 강도가 조절될 수 있다. 예컨대, 거친면을 더 거칠게 만듦으로써 접속전극(22)과 절연기판(21)이 밀착한 영역을 감소시켜 박리가 더 쉬워질 수 있다. 또한, 접속전극(22)의 형성 전에 계면저활성제(25)의 도포량을 증가시킴으로써 접속전극(22)과 절연기판(21)간의 밀착강도가 감소되어 박리가 쉬워진다. 대안으로는, 접속전극(22)의 형성 후, 접속전극(22)과 절연기판(21)간의 밀착강도를 감소시키기 위해 화학액체(chemical liquid)를 공급함으로써 박리를 쉽게 할 수 있다. 이런 방법들로써, 박리강도를 반도체칩(1)과 개재부(2)간의 열팽창계수의 차이, 반도체칩(1)의 크기차 등에 따라 적절한 레벨로 설정함으로써, 반도체칩(1)과 개재부(2)간에 발생한 열응력이 적절히 흡수되고, 접속전극(22)이 반도체칩(1)을 안정하게 고정하도록 쉽게 박리되지 않는 반도체장치를 얻을 수 있다. 개재부(2)가 반도체칩(1)과 모기판(3)의 열팽창계수값 사이의 값을 갖는 재료로 형성되는 경우에는 특히 효과적이다.
[제2실시예]
도 8a는 본 발명의 제2실시예의 주요 부분을 보여주는 단면도이다. 이후의 실시예들에서는 제1실시예의 참조부호들과 동일한 참조부호들이 적용된다. 이 실시예에서, 개재부(2)에 구비된 접속전극(22)은 2층구조이다. 특히, 접속전극(22)은 열팽창계수가 큰 금속재료로 된 저층(221)과 저층보다 열팽창계수가 작은 금속재료로 된 상층(222)으로 구성된다. 예컨대, 저층(221)은 구리로 형성되고 상층(222)은 구리합금으로 형성된다. 이 구성에서, 반도체장치가 접속전극(22)을 오목상태로 위쪽으로 휘게 하는 열히스테리시스를 받게 되면, 상하층(221 및 222)간의 열팽창계수차로 인해, 도 8b에 보인 바와 같이 바이메탈효과가 접속전극(22)에 발생한다. 이 휘게하는 힘은 절연기판(21)의 상면의 접속전극(22)의 박리를 용이하게 하여, 땜납범프(4)에서의 열응력을 완화시키는 효과가 개선될 수 있다.
[제3실시예]
도 9는 본 발명의 제3실시예의 주요 부분을 보여주는 단면도이다. 이 실시예에서는, 반도체칩(1)의 주표면상의 접속랜드(12)상에 형성된 땜납범프(4) 대신 복합땜납범프가 사용된다. 복합땜납범프(4A)는 그 안에 비교적 단단한 중심체(41)를 갖고 납땜막(42)이 중심체(41)의 둘레를 덮도록 배치된 구조이다. 내열성을 가진 경질의 수지나 고융점금속이 중심체로(41)로서 사용된다. 이 합성땜납범프(4A)의 사용으로, 개재부(2)상에 반도체칩(1)을 탑재하는 경우, 합성땜납범프(4A) 주위의 막상태의 땜납(42)만이 용융하여, 접속랜드(12)와 접속전극(22)은 그것들 사이에 중심체(41)를 끼운 상태로 접속된다. 이 시점에서 열처리에 의해 용융된 땜납량의 증가를 제어할 수 있어, 용융된 땜납(42)이 이웃한 전극으로 흘러 전극들간에 단락을 야기하는 것을 막는다. 게다가, 중심체(41)는 반도체칩(1)과 개재부(2)간에, 용융된 땜납에 의한 인접한 전극들간의 단락을 보다 효과적으로 방지할 수 있는 간격을 유지한다. 이 구성으로, 반도체칩(1)의 접속랜드(12) 및 개재부(2)의 접속전극(22)의 배열피치를 더욱 미세하게 할 수 있어 고집적화를 달성할 수 있다.
대안으로는, 도 10의 단면도와 같이, 제3실시예에서, 땜납(43, 44)이 반도체칩(1)의 접속랜드(12)의 표면과 개재부(2)의 접속전극(22)의 일단부(칩랜드부)(22a)의 표면에 프린트되고, 알루미늄 등이 금속도금된 금속볼이나 수지볼로 형성된 중심볼(45)이 반도체칩(1)의 접속랜드(12)상에 일시적으로 고정된다. 그 후, 납땜으로 접속랜드(12)와 접속전극(22)을 접속시키기 위해, 개재부(2)의 접속전극(22)상에 중심볼(45)이 위치한 상태에서 리플로우가 수행되어, 땜납(43, 44)이 용융되어 중심볼(45)의 표면을 따라 흐르게 하도록 구성될 수 있다. 접속상태는 도 9의 실시예의 경우와 동일하게 될 것이다. 이 구조에서도, 땜납량을 감소시켜 용융된 땜납에 의해 인접한 전극들이 단락되지 못하게 하여 고집적화를 이룰 수 있다.
이 경우, 도 11에 보인 바와 같이, 소망하는 높이로 구리 등으로 형성된 기둥모양의 포스트(46)가 개재부(2)의 접속전극(22)의 일단부(칩랜드부)(22a)상에 서 있는 방법으로 일체로 구비되는 반면, 땜납(43)은 상술한 실시예와 비슷하게 반도체칩(1)의 접속랜드(12)의 표면상에 인쇄되는 구성으로 될 수 있다. 이 포스트(46)는 예컨대 레지스트마스크 등을 사용하여 접속전극(22)의 표면상에 소망하는 두께로 선택도금함으로써 제조될 수 있다. 예컨대, 포스트(46)의 높이는 0.05㎜이다. 이 실시예에서, 반도체칩(1)의 접속랜드(12)가 포스트(46)에 배열되어, 이 포스트와 접촉한 상태에서 리플로우를 수행하면 포스트(46)의 상면이 접속랜드(12)에 납땜되고, 게다가 납땜량을 감소시켜 용융된 땜납이 접속전극(22)의 표면상에 흐르지 않게 하여, 인접한 전극들간의 단락이 방지된다.
[제4실시예]
도 12는 본 발명의 제4실시예의 주요 부분을 보여주는 단면도이다. 이 실시예는 절연기판(21)의 저면상에 형성된 땜납볼(5)이 개재부(2)에 관통홀전극을 형성하는 대신 관통홀전극과 동일한 기능을 제공하는 구성이다. 구체적으로, 절연기판(21)의 저면으로부터 돌출한 상태로 배치된 땜납볼(5)이 개재부(2)의 절연기판의 두께방향으로 열린 관통홀(23a)에 존재하도록 구성되어, 땜납볼(5)의 상단부에서 절연기판(21)의 상면상에 형성된 접속전극(22)의 타단부(관통홀랜드부)(22b)에 접속된 구성이다. 이 방법에 의하면, 개재부(2)를 형성할 때에, 절연기판(21)의 관통홀(23a)에 도금법으로 도전막을 형성할 필요가 없어, 도금공정이 필요 없게 된다. 그래서, 공정시간을 단축하고 도전재료를 감소시킬 수 있어, 공정을 용이하게 하고 생산비용을 감소시킬 수 있다. 상술한 실시예와 마찬가지로 칩랜드부(22a)로부터 상호접속부(22c)까지의 영역에서 접속전극(22)이 박리되는 경우에도, 접속전극(22)의 관통홀부(22b)는 땜납볼(5)과의 접속에 의해 박리되지 않는다.
[제5실시예]
상술한 실시예들의 각각은 본 발명에 따른 접속전극(22)이 반도체칩(1)과 개재부(2)를 접속시키는 땜납범프(4)에 연결된 영역에 적용되었던 예이지만, 개재부(2)와 모기판(3)을 연결하는 땜납볼(5)의 영역에 적용될 수도 있다. 예컨대, 제5실시예로 보인 도 13에서의 단면도와 같이, 반도체칩(1)은 반도체장치를 구성하기 위해 땜납범프(4)를 통해 실리콘의 열팽창계수와 거의 동일한 열팽창계수를 갖는 개재부(2)상에 탑재되어, 개재부(2)의 저면상에 구비된 땜납볼(5)을 통해 모기판(3)상에 탑재된다. 여기서, 관통홀전극(23)은 개재부(2)의 절연기판(21)상에 형성되어, 요철 등이 상술한 실시예들의 접속전극과 비슷하게 절연기판(21)의 저면상에 형성됨으로써, 절연기판(21)의 저면으로부터 쉽게 박리되는 접속전극(22)이 형성된다. 형성된 접속전극(22)에서, 땜납볼(5)은 일단부(22a)에 형성되고, 타단부(22b)는 관통홀전극(23)의 저단면에 접속된다. 게다가, 반도체칩(1)과 접속하게 하는 땜납범프(4)는 절연기판(21)의 상면상에서 관통홀(23)의 상단부와 접합된다.
이 실시예에서, 거의 동일한 열팽창계수를 갖는 반도체칩(1)과 개재부(2)가 열히스테리시스를 받을 때에 이것들 간에 열응력이 발생하지 않아, 크랙 등이 땜납범프(4)에 발생하지 않는다. 한편, 다른 열팽창계수를 갖는 개재부(2)와 모기판(3)간의 땜납볼(5)에 열응력이 가해지지만, 이 시점에서 절연기판(21)의 저면으로부터의 박리가 개재부(2)의 접속전극(22)의 일단부(22a)와 상호접속부(22c)에서 발생하여, 열응력을 흡수하므로 땜납볼(5)과 배선랜드(32)에서 크랙 등의 발생을 방지할 수 있다.
도 14A 및 14b에 보인 다양한 종류의 패턴들이 접속전극(22)의 패턴형상들로 채용될 수 있다. 이 패턴형상들에서, 도 14A 내지 14d는 상호접속부(22c)의 원호형상부(22ca)가 타단부(관통홀랜드부)(22b)를 둘러싸는 원형형상이기 때문에, 열응력이 평면방향들 중의 어느 방향에서 발생할 때에, 적절한 박리가 접속전극(22)에서 발생하여 이 응력을 흡수한다. 또한, 상호접속부(22c)는 도 14e 내지 14h에서는 짧게 형성되기 때문에, 접속전극(22)이 열응력에 의해 일단부(22a)에서 박리되는 경우에도, 접속전극의 변형정도를 제한하고 반도체칩을 안정하게 고정하는 데 효과적이다. 그러므로, 도면에 보인 패턴들 이외의 패턴들로 접속전극이 형성될 수 있음은 물론이다.
더구나, 상술한 실시예에서는 계면저활성제가 절연기판(21)의 표면상의 요철에 도포되었지만, 계면저활성제 대신 접속전극(22)에 낮은 접촉 특성을 갖는 재료가 사용될 수 있다. 또한, 요철이 절연기판(21)의 표면상에 형성된 경우에도, 계면저활성제나 다른 재료막이 절연기판(21)의 표면으로부터 접속전극(22)이 쉽게 박리되도록 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체장치 및 제조방법에 따르면, 반도체칩과 같은 제1부재; 및 제1부재를 탑재하는 개재부와 같은 제2부재를 포함하는 반도체장치에서, 제2전극은 제1전극과의 접속영역에서 제2부재의 절연기판의 표면으로부터 쉽게 박리되는 접속전극으로서 구성되어, 제1부재의 제1전극에 접속되게 제2부재에 제공된다. 그러므로, 열응력이 열팽창계수의 차이에 의해 제1부재와 제2부재간에 발생하고 이 열응력이 제1전극과 제2전극에 가해지는 경우, 접속전극의 탄성변형에 의해 열응력을 흡수하기 위해 제2부재의 절연기판의 표면으로부터 일단부에서 접속전극이 박리되어, 제1전극과 제2전극의 파괴가 방지된다. 게다가, 접속전극이 열응력이 가해지지 않는 경우에는 제2부재와 밀착되기 때문에, 제1부재는 안정한 상태로 탑재될 수 있다. 이 구성으로, 제1 및 제2전극들의 배열피치가 좁아져서, 고집적과 고신뢰성의 반도체장치가 얻어질 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체장치의 단면도,
도 2는 도 1의 부분확대도,
도 3a 및 3b는 각각 개재부의 평면도 및 저면도,
도 4는 개재부의 일부분의 절개확대사시도,
도 5는 개재부의 확대단면도,
도 6a 내지 6d는 개재부의 제조방법을 보여주는 공정단면도들,
도 7은 접속전극의 동작상태를 보여주는 도 2에 대응하는 단면도,
도 8a 및 8b는 본 발명의 제2실시예를 보여주는 단면도들,
도 9는 본 발명의 제3실시예의 단면도,
도 10은 도 9에 보인 실시예의 변형예의 단면도,
도 11은 도 9에 보인 실시예의 변형예의 다른 단면도,
도 12는 본 발명의 제4실시예의 단면도,
도 13은 본 발명의 제5실시예를 보여주는 단면도, 및
도 14A 내지 14h는 접속전극의 다른 패턴형상들을 보여주는 단면도들이다.
<도면의 주요부분에 대한 설명>
1:반도체칩 2:개재부
3:모기판 4:땜납범프
5:땜납볼 11:실리콘기판
12:접속랜드 21:절연기판
22:접속전극 23:관통홀전극
24:요철 25:계면저활성제
31:절연기판 32:배선랜드

Claims (13)

  1. 제1전극을 갖는 제1부재; 및
    절연기판과 상기 제1전극에 접속되는 제2전극을 갖는 제2부재를 포함하고,
    상기 절연기판은 표면이 거친면으로 형성되고 상기 거친면의 오목한 부분에는 계면저활성제가 도포되고,
    상기 제2전극은 상기 절연기판의 거친면의 볼록한 부분에 밀착상태로 형성되는 반도체장치.
  2. 도체범프를 갖는 반도체칩; 및
    절연기판과 상기 도체범프와 접속되는 접속전극을 갖는 탑재기판을 포함하고,
    상기 절연기판은 표면이 거친면으로 형성되고 상기 거친면의 오목한 부분에는 계면저활성제가 도포되고,
    상기 접속전극은 상기 절연기판의 거친면의 볼록한 부분에 밀착상태로 형성되는 반도체장치.
  3. 도체범프를 갖는 반도체칩;
    상기 반도체칩을 탑재한 개재부; 및
    상기 개재부를 탑재한 모기판을 포함하고,
    상기 개재부는, 절연기판; 일단부는 상기 반도체칩의 도체범프와 접속되고 타단부는 상기 절연기판에 의해 일체로 지지된 접속전극; 및 상기 절연기판의 배면상에 형성되어 상기 접속전극의 타단부에 접속된 도체볼을 가지며,
    상기 모기판은 상기 개재부의 도체볼에 접속된 배선랜드를 가지며,
    상기 개재부는 상기 모기판의 열팽창계수와 같거나 거의 동일한 열팽창계수를 갖는 재료로 형성되고, 상기 절연기판은 표면이 거친면으로 형성되고 상기 거친면의 오목한 부분에는 계면저활성제가 도포되고, 상기 접속전극은 상기 절연기판의 거친면의 볼록한 부분에 밀착상태로 형성되는 반도체장치.
  4. 도체범프를 갖는 반도체칩;
    상기 반도체칩을 탑재하는 개재부; 및
    상기 개재부를 탑재하는 모기판을 포함하고,
    상기 개재부는 절연기판; 접속전극; 및 상기 모기판의 배선랜드에 접속되고 상기 접속전극의 일단부에 구비된 도체볼을 갖고,
    상기 절연기판의 표면상에 탑재된 반도체칩의 상기 도체범프는 상기 접속전극의 타단부에 접속되고, 상기 개재부는 반도체칩의 열팽창계수와 같거나 거의 동일한 열팽창계수를 갖는 재료로 형성되고, 상기 절연기판은 배면이 거친면으로 형성되고 상기 거친면의 오목한 부분에는 계면저활성제가 도포되고, 상기 접속전극은 상기 절연기판의 거친면의 볼록한 부분에 밀착상태로 형성되는 반도체장치.
  5. 삭제
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접속전극은 상기 일단부와 타단부를 접속시키는 상호접속부가 상기 절연기판의 표면상에 굽은 패턴형상으로 형성되고, 상기 일단부와 상기 상호접속부는 상기 절연기판의 표면으로부터 쉽게 박리되도록 형성된 반도체장치.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 도전성범프는 높은 강성의 중심재료와 상기 중심재료 주위로 배열된 납땜으로 구성된 반도체장치.
  8. 제2항 내지 제4항 중 어느 한 항에 있어서, 기둥모양의 포스트는 상기 접속전극의 일단부에 서 있는 방식으로 일체로 구비된 반도체장치.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접속전극은 열팽창계수가 다른 복수의 금속층에 의한 다층구조인 반도체장치.
  10. 제1전극을 갖는 제1부재; 및 절연기판의 표면상에 형성된 제2전극을 갖고 상기 제1전극에 접속된 제2부재를 갖는 반도체장치의 제조방법에 있어서,
    상기 제2부재의 제조방법은, 상기 절연기판의 소망하는 위치에 관통홀을 형성하는 단계;
    상기 절연기판의 표면상의 관통홀의 영역과는 다른 영역의 표면의 표면활성도를 감소시키는 처리를 행하는 단계; 및
    상기 절연기판의 표면상의 상기 관통홀을 구비한 영역에서 소망하는 패턴의 접속전극으로 형성되고, 관통홀영역에서 절연기판에 접속되고, 관통홀과 다른 영역에서 상기 절연기판의 표면으로부터 쉽게 박리되는 상태로 형성된 제2전극을 형성하는 단계를 포함하는 반도체장치 제조방법.
  11. 제10항에 있어서, 상기 절연기판의 표면상에서 상기 관통홀의 영역과는 다른 표면의 표면활성도를 감소시키는 처리를 행하는 상기 단계는, 상기 절연기판의 표면상의 영역이 미세한 오목부분들과 볼록부분들을 형성하는 거친 표면이 되게 만드는 단계; 및 상기 절연기판의 표면상에 계면저활성제를 도포하여 상기 오목부분들내에 활성제를 남겨두는 단계를 더 포함하고,
    상기 제2전극을 형성하는 상기 단계는, 상기 절연기판의 표면과 관통홀의 내면상에 도전성재료를 도금하여 도금막을 형성하는 단계; 및 상기 관통홀의 내면과 상기 절연기판의 표면상에 각각 관통홀전극과 접속전극을 형성하도록 소망하는 패턴으로 상기 도금막을 형성하는 단계로서, 상기 제2전극은 일부분에서 상기 관통홀전극에 접속되고, 다른 부분에서 상기 절연기판의 볼록부분들의 정점에서 절연기판과 밀착된 상태로 형성되는 단계를 더 포함하는 반도체장치 제조방법.
  12. 제10항 또는 제11항에 있어서, 상기 제1부재는 반도체칩이고, 상기 제1전극은 상기 반도체칩에 구비된 도체범프이고, 그리고 상기 제2부재는 모기판상에 모기판의 열팽창계수와 거의 동일한 열팽창계수를 갖는 상기 반도체칩을 탑재하기 위한 개재부이고, 두께방향으로 상기 개재부의 절연기판을 관통하는 관통홀전극이 형성되고, 상기 제2전극은 상기 절연기판의 표면상에서 형성되어 타단부에서 상기 관통홀전극에 접속된 접속전극으로 형성되고, 그리고 상기 도체볼은 상기 절연기판의 배면상에 형성되어 상기 모기판에 접속되도록 상기 관통홀전극에 접속되는 반도체장치 제조방법.
  13. 제10항 또는 제11항에 있어서, 상기 제1부재는 반도체칩을 탑재하는 개재부로서 반도체칩의 열팽창계수와 거의 동일한 열팽창계수를 가지며, 상기 제1전극은 상기 개재부에 구비된 도체볼이고, 상기 제2부재는 모기판이고, 상기 제2전극은 두께방향으로 상기 개재부의 절연기판을 관통하는 관통홀전극이 형성된 모기판의 표면상에 구비된 배선랜드이고, 그리고 상기 접속전극은 상기 관통홀전극이 상기 절연기판의 배면상에서 타단부에 접속되고 상기 도체볼이 일단부에 배치되도록 형성되는 반도체장치 제조방법.
KR10-2002-0054061A 2001-09-07 2002-09-07 반도체장치 및 그 제조방법 KR100496170B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001271279A JP3860000B2 (ja) 2001-09-07 2001-09-07 半導体装置およびその製造方法
JPJP-P-2001-00271279 2001-09-07

Publications (2)

Publication Number Publication Date
KR20030022088A KR20030022088A (ko) 2003-03-15
KR100496170B1 true KR100496170B1 (ko) 2005-06-20

Family

ID=19096807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054061A KR100496170B1 (ko) 2001-09-07 2002-09-07 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6836011B2 (ko)
JP (1) JP3860000B2 (ko)
KR (1) KR100496170B1 (ko)
TW (1) TW556295B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
CN100477180C (zh) * 2003-09-24 2009-04-08 揖斐电株式会社 中继基板及多层印刷电路板
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
KR100513422B1 (ko) * 2003-11-13 2005-09-09 삼성전자주식회사 집적회로 모듈의 구조
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US8039959B2 (en) * 2003-12-23 2011-10-18 Tessera, Inc. Microelectronic connection component
US20050133915A1 (en) * 2003-12-23 2005-06-23 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid pattern
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP2007250712A (ja) * 2006-03-15 2007-09-27 Nec Corp 半導体装置及びその製造方法
JP4812686B2 (ja) * 2006-05-15 2011-11-09 パナソニック株式会社 回路基板とその製造方法及び半導体装置
JP4729438B2 (ja) * 2006-06-01 2011-07-20 富士通株式会社 半導体装置、およびその製造方法
JP5331371B2 (ja) * 2007-04-24 2013-10-30 パナソニック株式会社 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
JP5325440B2 (ja) * 2008-03-26 2013-10-23 株式会社フジクラ 電子部品実装用基板及びその製造方法と、電子回路部品
JP4852565B2 (ja) * 2008-04-01 2012-01-11 株式会社フジクラ 電子部品実装用基板及びその製造方法と電子回路部品
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5899575B2 (ja) 2008-11-25 2016-04-06 シン フィルム エレクトロニクス エーエスエー デバイスの製造方法、および、印刷アンテナを備えるデバイス
WO2010106703A1 (ja) 2009-03-19 2010-09-23 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8154119B2 (en) * 2010-03-31 2012-04-10 Toyota Motor Engineering & Manufacturing North America, Inc. Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
JP2011258835A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
JP5561190B2 (ja) * 2011-01-31 2014-07-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP2011211211A (ja) * 2011-05-11 2011-10-20 Nec Corp 配線基板、半導体装置及びその製造方法
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
KR101301838B1 (ko) * 2011-12-28 2013-08-29 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
KR101514636B1 (ko) * 2014-02-04 2015-04-23 재단법인 서울테크노파크 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
JP6702019B2 (ja) * 2016-06-22 2020-05-27 株式会社ジェイテクト 半導体装置
KR102515126B1 (ko) * 2021-05-06 2023-03-29 주식회사 지니틱스 카메라 모듈의 반도체 패키지
TWI778816B (zh) * 2021-09-28 2022-09-21 欣興電子股份有限公司 晶片互聯的封裝結構及其封裝方法
KR20230082266A (ko) * 2021-12-01 2023-06-08 엘지이노텍 주식회사 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JP2533511B2 (ja) 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPS6450539A (en) 1987-08-21 1989-02-27 Hitachi Ltd Connection of electronic component and transfer type microlead faceplate used therefor
JPH01155633A (ja) 1987-12-14 1989-06-19 Hitachi Ltd 半導体装置
JPH01303731A (ja) 1988-06-01 1989-12-07 Hitachi Ltd マイクロリード付配線基板とその製法
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
CN1182574C (zh) * 1997-03-21 2004-12-29 精工爱普生株式会社 半导体装置、薄膜载带及其制造方法
CN1971899B (zh) * 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
JP2000068408A (ja) 1998-08-25 2000-03-03 Noge Denki Kogyo:Kk 樹脂膜を用いた平面実装用回路基板の製造方法およびその回路基板
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
JP3147106B2 (ja) 1998-11-25 2001-03-19 日本電気株式会社 半導体装置
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
JP3180800B2 (ja) 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP4712940B2 (ja) 1999-07-12 2011-06-29 大日本印刷株式会社 電子部材の製造方法
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Also Published As

Publication number Publication date
US6836011B2 (en) 2004-12-28
JP3860000B2 (ja) 2006-12-20
JP2003086739A (ja) 2003-03-20
TW556295B (en) 2003-10-01
US20030047801A1 (en) 2003-03-13
US7064015B2 (en) 2006-06-20
US20030209813A1 (en) 2003-11-13
KR20030022088A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
KR100496170B1 (ko) 반도체장치 및 그 제조방법
JP3561934B2 (ja) 相互接続用ポストの製造方法
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
US6177636B1 (en) Connection components with posts
US7911805B2 (en) Multilayer wiring element having pin interface
US20110017704A1 (en) Method of electrically connecting a microelectronic component
TWI578475B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US20230230891A1 (en) Package and Printed Circuit Board Attachment
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US8274150B2 (en) Chip bump structure and method for forming the same
US20020000331A1 (en) Method for making an electronic circuit assembly
JP3804797B2 (ja) 半導体装置及びその製造方法
KR20030016167A (ko) 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
KR100336769B1 (ko) 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
JP2893634B2 (ja) 電子部品の接続構造
JP3889311B2 (ja) プリント配線板
US20220165653A1 (en) Wiring substrate
JPH10284846A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2008091774A (ja) 半導体装置
JP2001035872A (ja) 半導体素子の実装構造及びバンプの構造
JP3734715B2 (ja) 電子部品実装方法及び実装構造及び実装体
JP2000216179A (ja) 半導体集積回路装置およびその製造方法ならびに該製造方法に用いる金型

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee