JP2000068408A

JP2000068408A - 樹脂膜を用いた平面実装用回路基板の製造方法およびその回路基板

Info

Publication number: JP2000068408A
Application number: JP10238431A
Authority: JP
Inventors: Yasushi Umeda; 泰梅田
Original assignee: NOGE DENKI KOGYO KK; Noge Electric Industries Co Ltd
Current assignee: NOGE DENKI KOGYO KK; Noge Electric Industries Co Ltd
Priority date: 1998-08-25
Filing date: 1998-08-25
Publication date: 2000-03-03

Abstract

(57)【要約】【課題】平面実装パッケージ用の回路基板であって、安
定した性能を有するものを、容易に、かつ、歩留まりよ
く製造することのできる製造方法を提供する。【解決手段】樹脂膜１１に貫通孔１４をあける。その
後、樹脂膜１１の導体回路パターン１２を形成すべき部
分に、予め定めた元素を付着させる処理を行ってから、
導体回路パターン１２をめっきにより形成する。そし
て、貫通孔１４をめっきにより導体層１３で充填する。
前記予め定めた元素は、前記めっきのめっき浴中で、導
体回路を構成する金属のイオンに電子を供給する元素で
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平面実装用チップ
に用いられる回路基板であって、樹脂膜を用いたものの
製造方法に関する。

【０００２】

【従来の技術】従来、ポリイミド膜を用いた回路基板１
００（図１）を用いて、シリコンチップ２００を平面実
装し、図２のようなＩＣチップにすることが知られてい
る。回路基板１００は、ポリイミド膜１０１の下面に、
所望の回路形状にパターニングされた銅箔１０２を備え
ている。また、ポリイミド膜１０１には、シリコンチッ
プ２００のアルミパッド２０１に対応する位置に、貫通
孔１０４が設けられ、この貫通孔１０４には、導体層１
０３が充填されている。導体層１０３は、図３のよう
に、銅箔１０２上に成長させた銅めっき層３０１と、そ
の表面に形成された金めっき層３０２とからなる。

【０００３】シリコンチップ２００を回路基板１００上
に実装する場合には、回路基板１００上にシリコンチッ
プ２００を搭載し、図１の矢印方向に、導体層１０３を
針のようなもので突き上げ、導体層１０３とシリコンチ
ップ２００のアルミパッド２０１とを接合させる。その
後、上面全体を樹脂２０３でパッケージするとともに、
回路基板１０１の下面にはんだバンプ２０４をつける。

【０００４】このような回路基板１００を製造する手順
を説明する。まず、銅箔１０２が貼られたポリイミド膜
１０１を用意し、銅箔１０２をフォトリソグラフィの手
法により所望の回路形状にパターニングする。つぎに、
ポリイミド膜１０１の上面側からエキシマレーザ加工等
により貫通孔１０４をあける。この貫通孔１０４は、上
部の径が６０μｍ程度、底部の径が４０μｍ程度であ
る。この加工では、貫通孔１０４の底部の銅箔１０２に
も加工時のエネルギーがおよぶため、貫通孔１０４の底
部の銅箔１０２に、酸化や結晶変化した変質層３０３が
生じる。そこで、この変質層３０３を取り除くため、エ
ッチング液に浸して、貫通孔１０４側から銅箔１０２を
エッチングし、変質層３０３を取り除く。その後、硫酸
銅めっき等で、銅めっき層３０１を成長させ、さらに金
めっきにより金めっき層３０２を成長させ、これにより
銅層３０１と金めっき層３０２からなる導体層１０３を
形成する。

【０００５】

【発明が解決しようとする課題】上述の従来の回路基板
１００の製造方法では、変質層３０３が完全に取り除か
れていない場合には、図３のように導体層１０３と回路
状銅箔１０２との間に変質層３０３が残り、導通不良を
生じるため、変質層３０３のエッチングを完全に行う必
要がある。しかしながら、貫通孔１０４は、上部の径が
６０μｍ程度、底部の径が４０μｍ程度と非常に小さい
ため、変質層３０３をエッチングするためのエッチング
液を、貫通孔１０４内に十分に回り込ませることは非常
に難しく、導通不良の発生率を低下させることは困難で
あった。

【０００６】また、ポリイミド層１０１に貫通孔１０４
をあける加工の際には、銅箔１０２まで貫通孔があいて
しまうわないように、また、変質層３０３をなるべく生
じさせないように、加工条件を厳しく選択するする必要
があった。

【０００７】本発明は、平面実装パッケージ用の回路基
板であって、安定した性能を有するものを、容易に、か
つ、歩留まりよく製造することのできる製造方法を提供
することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、以下のような製造方法が提供され
る。

【０００９】一方の面上に導体回路パターンを備えた樹
脂膜を有する回路基板の製造方法であって、前記樹脂膜
に貫通孔をあける第１の工程と、前記樹脂膜の前記一方
の面の少なくとも前記導体回路パターンを形成すべき部
分に、予め定めた元素を付着させる第２の工程と、前記
導体回路パターンをめっきにより形成する第３の工程
と、前記貫通孔をめっきにより導体層で充填する第４工
程とを有し、前記予め定めた元素は、前記第３の工程の
めっきのめっき浴中で、前記導体回路を構成する金属の
イオンに電子を供給する元素であることを特徴とする回
路基板の製造方法である。

【００１０】

【発明の実施の形態】本発明の一実施の形態について図
面を用いて説明する。

【００１１】本実施の形態では、独自に開発した、ポリ
イミド膜に密着性のよい銅めっき層を形成する技術を用
いることにより、銅箔付きポリイミド膜を用いずに平面
実装パッケージ用の回路基板を製造する。以下、これに
ついて具体的に説明する。

【００１２】まず、銅箔の貼り付けられていない通常の
ポリイミド膜１１を用意し、このポリイミド膜１１に貫
通孔１４をあける（図７）。貫通孔１４をあける位置
は、後に図５のように実装されるシリコンチップ２００
のアルミパッド２０１の位置である。このポリイミド膜
１１には、銅箔が貼り付けられていないため、貫通孔１
４をあける方法としては、エキシマレーザや炭酸ガスレ
ーザを用いるレーザ加工方法の他に、プレス法を用いる
ことができる。また、レーザ加工を行う場合にも、従来
のように銅箔への影響を考慮する必要がないため、所望
の大きさの貫通孔１４があけられる条件のみを考えれば
よく、容易に貫通孔１４をあけることができる。本実施
の形態では、厚さ０．１〜０．０１ｍｍのポリイミド膜
１１を用い、貫通孔１４の大きさは、上部の径が６０μ
ｍ程度、底部の径が４０μｍ程度としている。

【００１３】つぎに、ポリイミド膜１１の下面側（後の
工程で回路状の銅めっきパターン１２を形成する側）の
表面を粗化し、表面粗さＲｍａｘ＝０．０００１〜０．
００１ｍｍ程度にする（図８）。表面粗化方法として
は、プラズマ処理または化学薬品による処理方法を用い
る。

【００１４】つぎに、レジスト膜２１により、貫通孔１
４を埋め込むとともに、ポリイミド膜１１の上面を被覆
する（図９）。これは、後の図１１の工程で、貫通孔１
４の底部に銅めっきパターン１２を形成しやすくするた
めであるのと同時に、ポリミド膜１１の上面に銅めっき
膜を成長させないためである。

【００１５】つぎに、ポリイミド膜１１の粗化した下面
側にレジスト膜２２を形成し、このレジスト膜２２をパ
ターニングして、銅めっきパターン１２を形成しない部
分がレジスト膜２２で覆われるようにする（図１０）。
図９、図１０の工程で用いるレジスト膜２１、２２とし
ては、本実施の形態では一般的に市販されているアルカ
リ現像用のドライフィルムを用いている。

【００１６】つぎに、銅めっきパターン１２を形成する
前処理をおこなう。まず第１工程として、図１０の状態
をポリイミド膜１１を、塩化パラジウム水溶液に浸漬す
る。これにより、塩化パラジウム水溶液中のパラジウム
イオンが、ポリイミド膜１１の表面に付着する（図
６）。このとき、本実施の形態では、図８の工程でポリ
イミド膜１１の表面を粗化しているため、粗化していな
い場合と比較して、パラジウムイオンを一様に高い密度
で付着させることができる。つぎに、ポリイミド膜１１
を塩酸等の酸に浸漬する。これにより、ポリイミド膜１
１に付着しているパラジウムイオンが電子を受け取り、
金属パラジウムに変化する。

【００１７】つぎに、銅めっきにより、銅めっきパター
ン１２を形成する（図１１）。銅めっき方法は、無電解
銅めっきでも電解硫酸銅めっきでもよい。この銅めっき
の初期の段階では、銅めっき浴中の銅イオンが、ポリイ
ミド膜１１に付着しているパラジウムから電子を受け取
り金属銅となってポリイミド膜１１に付着するという反
応が生じる。この反応が生じるために、形成される銅め
っき膜を、ポリイミド膜１１に強固に付着させることが
できる。一方、ポリイミド膜１１上のパラジウムは、パ
ラジウムイオンとなって、一部はめっき浴中に溶解し、
一部は形成される銅めっき膜中に埋め込まれる。このよ
うな現象によって、ポリイミド膜１１に薄い銅めっき層
が成長すると、電解硫酸銅めっきの場合は、この薄い銅
めっき膜に電流を流すことができるため、電解銅めっき
の反応により厚い銅めっき膜を形成できる。無電解銅め
っきで行う場合は、その後も続けて無電解銅めっきで厚
い銅めっき膜を形成することもできるが、薄い銅めっき
膜が形成された段階で電解硫酸銅めっきに切り換えても
よい。このようなめっき工程により、図１１のようにレ
ジスト膜２２に覆われていないポリイミド膜１１に銅め
っき膜を成長させることにより、所望の回路形状の銅め
っきパターン１２を形成することができる。

【００１８】ここで本実施の形態で用いることのできる
銅めっき浴の組成の一例を以下に示す。

【００１９】・無電解銅めっき浴硫酸銅９ｇ／ＬＥＤＴＡ（エチレンジアミン四酢酸）３０ｇ／Ｌホルムアルデヒド（３７％）４ｍＬ／ＬＮａＯＨ４ｇ／Ｌ安定剤適宜物性改質剤適宜界面活性剤適宜・電解硫酸銅めっき浴硫酸銅５０ｇ／Ｌ硫酸１５０ｇ／Ｌ光沢剤適宜界面活性剤適宜Ｃｌ^- ５０ｐｐｍつぎに、図１２のように、レジスト膜２１、２２を剥
離、洗浄し、貫通孔１４の内部を清浄な状態とする。そ
の後、貫通孔１４の内部に銅めっき層３１を電解硫酸銅
めっきにより成長させる（図１３）。貫通孔１４底部の
銅めっきパターン１２には、従来のような変質層が存在
しないため、銅めっきパターン１２と連続した銅めっき
層３１を良好に成長させることができる。さらに、シリ
コンチップのアルミパッド２０１と密着性のよい金めっ
き層３２を、銅めっき層３１の上に電解金めっきにより
成長させる。これにより、銅めっき層３１と金めっき層
３２からなる導体層１４で貫通孔１４を充填することが
できる。金めっき層３２を成長させるためのめっき浴の
組成の一例を以下に示す。

【００２０】・電解金めっき浴シアン化金カリ１５ｇ／Ｌクエン酸カリ５０ｇ／ＬＥＤＴＡ（エチレンジアミン四酢酸）３０ｇ／Ｌタリウム５ｐｐｍ以上の工程により、図４に示した構成の回路基板１０を
製造できる。この回路基板１０は、従来と異なり銅箔が
貼り付けられていないポリイミド膜１１を用いるため、
先にポリイミド膜１１に貫通孔１４を容易にあけること
ができ、その後めっきの手法により所望の形状の銅めっ
きパターン１２を形成することができる。また、従来の
ように、貫通孔１４の底部の銅めっきパターン１２に変
質層が形成されるおそれがないため、貫通孔１４内の導
体層１３と銅めっきパターン１２との導通がよく、導通
不良の発生率を極めて低く押さえることができる。した
がって、安定した性能の回路基板１０を歩留まりよく製
造することができる。

【００２１】このような製造方法が可能になったのは、
本発明独自の技術により、ポリイミド膜１１にめっきの
手法で回路状の銅めっきパターン１２を高い密着力で形
成できるようになったためである。この独自の技術は、
銅めっきパターン１２を形成すべき側のポリイミド膜１
１を粗化しておき、この粗化した面にパラジウムを付着
させ、このパラジウムから銅イオンに電子を受け渡す反
応を生じさせることにより、ポリイミド膜１１に銅を付
着させる技術である。

【００２２】なお、上述の製造工程において、導体層１
３の耐食性を向上させるために銅めっき層３１と金めっ
き層との間に、ニッケルめっき層を配置する工程を加え
ることが可能である。ニッケルめっき層を成長させるた
めの電解ニッケルめっき浴の組成の一例を以下に示す。

【００２３】・電解ニッケルめっき浴硫酸ニッケル３００ｇ／Ｌ塩化ニッケル５０ｇ／Ｌホウ酸５０ｇ／Ｌ界面活性剤適宜また、上述の製造工程では、図８の工程でポリイミド膜
１１の下面全体を粗化した後で、図１０のように所望の
形状のレジスト膜２２を形成しているが、ポリイミド膜
１１の下面全体を粗化するのではなく、図１０のように
レジスト膜２２を形成した後に、粗化する工程を行う手
順にすることも可能である。このような工程にした場
合、レジスト膜２２から露出されているポリイミド膜１
１のみが粗化される。銅めっきパターン１２を形成する
のは、レジスト膜２２から露出されているポリイミド膜
１１の部分であるから、このような工程にした場合で
も、銅めっきパターン１２を高い密着力で形成できると
いう効果は同じである。なお、この場合、図１０のレジ
スト膜２１、２２の表面も粗化処理を受けるため、粗化
処理工程によってレジストがダメージを受けて、剥離し
たり、変質したりすることがないように、レジスト膜２
１、２２の厚さを厚く形成したり、レジスト膜２１、２
２の材質を考慮して粗化処理を選ぶ必要がある。

【００２４】また、上述の製造工程では、ポリイミド膜
１１の下面に所望の回路パターン形状にレジスト膜２２
を形成してから銅めっきパターン１２を形成している
が、レジスト膜２２を形成せず、ポリイミド膜１１の下
面全体に銅めっき層を形成した後で銅めっき層をフォト
リソグラフィの手法により銅めっきパターン１２の形状
にパターニングする手順にすることも可能である。

【００２５】また、上述の製造工程において、銅めっき
パターン１２の前処理工程として、金属パラジウムをポ
リイミド膜に付着させておき、銅めっきの際に金属パラ
ジウムが銅イオンに電子を供給して銅を引き寄せる反応
を利用して、ポリイミド膜１１に銅を付着させている
が、パラジウム以外の元素であっても、めっき浴中で銅
イオンに電子を受け渡す元素であればその元素を付着さ
せておくことで同様の効果が得られる。例えば、Ｓｎを
パラジウムの代わりに用いることができる。

【００２６】また、銅めっきパターン１２を、銅に代え
てニッケルで形成することも可能である。パラジウム
は、ニッケルにも電子を供給する反応を生じる性質を有
するため、ニッケルを用いる場合にもめっきの前処理と
しては上記実施の形態と同様にパラジウムで処理すれば
よい。

【００２７】また、パラジウムを付着させる方法も、本
実施の形態ではポリイミド膜１１をパラジウムイオンを
含む溶液に浸す方法を用いているが、スパッタリング法
や真空蒸着法等の成膜法を利用することもできる。例え
ば、スパッタターゲットとしてパラジウムを用い、ポリ
イミド膜１１にパラジウムのスパッタ粒子を衝突させ
て、極薄い（数オングストローム〜数百オングストロー
ム程度）パラジウム膜をポリイミド膜１１に形成する方
法を用いることも可能である。この場合、同一のスパッ
タ装置で、逆スパッタによりポリイミド膜を粗化する工
程と、パラジウム膜を付着させる工程とを連続して行う
ことが可能である。また、スパッタリングでは、スパッ
タ粒子がポリイミド膜に衝突して付着するため、粗化の
工程を省略しても、同様の効果が得られると思われる。

【００２８】最後に、本実施の形態で製造した回路基板
１０を用いて、シリコンチップを実装し、パーケージン
グしたチップの構成を図５に示す。回路基板１０上にシ
リコンチップ２００を搭載し、回路基板１０の導体層１
３を針のようなもので突き上げることにより、導体層１
３とシリコンチップ２００のアルミパッド２０１とを接
合させている。また、回路基板１０およびシリコンチッ
プ２００の上面全体は、樹脂２０３でパッケージされて
いる。回路基板１０の下面には、はんだバンプ２０４が
取り付けられている。図５のチップは、本実施の形態の
回路基板１０を用いているため、導体層１３の導通不良
がほとんどなく、安定した性能を得ることができる。

【００２９】

【発明の効果】上述してきたように、本発明によれば、
平面実装パッケージ用の回路基板であって、安定した性
能を有するものを、容易に、かつ、歩留まりよく製造す
ることのできる製造方法を提供することができる。

【図面の簡単な説明】

【図１】従来のポリイミド膜を用いた平面実装用回路基
板の構成を示す断面図。

【図２】図１の回路基板を用いた平面実装用チップの構
成を示す断面図。

【図３】図１の回路基板の部分断面図。

【図４】本発明の一実施の形態のポリイミド膜を用いた
平面実装用回路基板の構成を示す断面図。

【図５】図４の回路基板を用いた平面実装用チップの構
成を示す断面図。

【図６】本発明の一実施の形態において、表面を粗化し
たポリイミド膜の表面に、めっきの前処理としてＰｄイ
オンを付着させた状態を説明する説明図。

【図７】本発明の一実施の形態のポリイミド膜を用いた
回路基板の製造方法の一工程を示す断面図。

【図８】本発明の一実施の形態のポリイミド膜を用いた
回路基板の製造方法の一工程を示す断面図。

【図９】本発明の一実施の形態のポリイミド膜を用いた
回路基板の製造方法の一工程を示す断面図。

【図１０】本発明の一実施の形態のポリイミド膜を用い
た回路基板の製造方法の一工程を示す断面図。

【図１１】本発明の一実施の形態のポリイミド膜を用い
た回路基板の製造方法の一工程を示す断面図。

【図１２】本発明の一実施の形態のポリイミド膜を用い
た回路基板の製造方法の一工程を示す断面図。

【図１３】本発明の一実施の形態のポリイミド膜を用い
た回路基板の製造方法の一工程を示す断面図。

【図１４】本発明の一実施の形態のポリイミド膜を用い
た回路基板の製造方法の一工程を示す断面図。

【符号の説明】

１０・・・回路基板、１１・・・ポリイミド膜、１２・
・・銅めっきパターン、１３・・・導体層、１４・・・
貫通孔、２１、２２・・・レジスト膜、３１・・・銅め
っき層、３２・・・金めっき層、１００・・・回路基
板、１０１・・・ポリイミド膜、１０２・・・回路状銅
箔、１０３・・・導体層、１０４・・・貫通孔、２００
・・・シリコンチップ、２０１・・・アルミパッド、２
０３・・・樹脂、２０４・・・はんだバンプ、３０１・
・・銅めっき層、３０２・・・金めっき層、３０３・・
・変質層。

Claims

【特許請求の範囲】

【請求項１】一方の面上に導体回路パターンを備えた樹
脂膜を有する回路基板の製造方法であって、前記樹脂膜に貫通孔をあける第１の工程と、前記樹脂膜の前記一方の面の少なくとも前記導体回路パ
ターンを形成すべき部分に、予め定めた元素を付着させ
る第２の工程と、前記導体回路パターンをめっきにより形成する第３の工
程と、前記貫通孔をめっきにより導体層で充填する第４工程と
を有し、前記予め定めた元素は、前記第３の工程のめっきのめっ
き浴中で、前記導体回路を構成する金属のイオンに電子
を供給する元素であることを特徴とする回路基板の製造
方法。
【請求項２】請求項１において、前記第２の工程は、前記樹脂膜の前記一方の面の少なくとも前記導体回路パ
ターンを形成すべき部分を粗化する工程と、前記樹脂膜を前記元素のイオンを含む溶液中に浸漬して
前記粗化した部分に前記元素のイオンを付着させる工程
と、前記元素のイオンを酸で処理して前記元素のイオンに電
子を供給し、前記元素にする工程とを有することを特徴
とする回路基板の製造方法。
【請求項３】請求項１において、前記第２の工程は、前
記樹脂膜の前記一方の面の少なくとも前記導体回路パタ
ーンを形成すべき部分に前記元素の膜を成膜する成膜工
程を有することを特徴とする回路基板の製造方法。
【請求項４】請求項３において、前記第２の工程は、前
記成膜工程の前に、前記樹脂膜の前記一方の面の少なく
とも前記導体回路パターンを形成すべき部分を粗化する
工程を有することを特徴とする回路基板の製造方法。
【請求項５】請求項１において、前記元素は、パラジウ
ムであり、前記導体回路を構成する金属は、銅またはニ
ッケルであることを特徴とする回路基板の製造方法。
【請求項６】請求項１において、前記元素は、錫であ
り、前記導体回路を構成する金属は、銅であることを特
徴とする回路基板の製造方法。
【請求項７】貫通孔を有する樹脂膜と、前記樹脂膜の少
なくとも一方の面上に形成された導体回路と、前記貫通
孔を充填する導体層とを有し、前記樹脂膜は、少なくとも前記導体回路と接する部分の
面粗さが、前記樹脂膜の他方の面の面粗さよりも粗いこ
とを特徴とする回路基板。
【請求項８】貫通孔を有する樹脂膜と、前記樹脂膜の少
なくとも一方の面上に形成された導体回路と、前記貫通
孔を充填する導体層とを有し、前記樹脂膜は、少なくとも前記導体回路と接する部分の
面粗さが、Ｒｍａｘで０．０００１ｍｍ以上であること
を特徴とする回路基板。
【請求項９】請求項７または８において、前記導体回路
は、銅およびニッケルのうちの少なくとも一方を含み、
前記樹脂膜と前記導体回路との間には、パラジウムが存
在していることを特徴とする回路基板。
【請求項１０】貫通孔を有する樹脂膜と、前記樹脂膜の
少なくとも一方の面上に形成された導体回路と、前記貫
通孔を充填する導体層とを有し、前記導体回路は、銅およびニッケルのうちの少なくとも
一方を含み、前記樹脂膜と前記導体回路との間には、パ
ラジウムが存在していることを特徴とする回路基板。
【請求項１１】回路基板と、前記回路基板上に搭載され
た半導体チップとを有し、前記回路基板は、貫通孔を有する樹脂膜と、前記樹脂膜
の少なくとも一方の面上に形成された導体回路と、前記
貫通孔を充填する導体層とを有し、前記樹脂膜は、少なくとも前記導体回路と接する部分の
面粗さが、Ｒｍａｘで０．０００１ｍｍ以上であること
を特徴とする平面実装用チップ。