JP3734715B2 - 電子部品実装方法及び実装構造及び実装体 - Google Patents
電子部品実装方法及び実装構造及び実装体 Download PDFInfo
- Publication number
- JP3734715B2 JP3734715B2 JP2001084978A JP2001084978A JP3734715B2 JP 3734715 B2 JP3734715 B2 JP 3734715B2 JP 2001084978 A JP2001084978 A JP 2001084978A JP 2001084978 A JP2001084978 A JP 2001084978A JP 3734715 B2 JP3734715 B2 JP 3734715B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- external terminal
- forming
- component mounting
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、一の面に外部端子を有する電子部品を外部端子形成面が部品実装面に対向するように基板に実装し、部品実装面と電子部品との間を樹脂封止する電子部品実装方法及び実装構造及び実装体に関するものである。
【0002】
【従来の技術】
従来、電子機器の製造において、一の面に外部端子を有する電子部品を配線基板上に実装するときは、半田バンプを用いたIBMのC4やAu(金)バンプを用いた超音波接合などの電子部品実装方法が用いられている。
【0003】
例えば、特開平5−055635号公報や特開平5−109824号公報、特開平9−186200号公報などに開示されるようなフリップチップ実装方法においては、図7に示すように、ICチップなどの電子部品21の一の面21aに形成されている複数の外部端子21bのそれぞれに球状の半田や金等からなるバンプ22を設けた後に、バンプ22を下にして配線基板23の部品実装面23a上に載置する。このとき、部品実装面23aに設けられている導体パターン24のランド電極24aにバンプ22が当接するように電子部品21が載置され、フラックス等を用いて電子部品21が仮止めされる。
【0004】
次いで、電子部品21が載置された配線基板23がリフロー炉内で加熱され、バンプ22が溶融された後に固化される。この後、フラックスの洗浄が行われる。これにより、外部端子21bはバンプ22を介してランド電極24aに導電接続される。
【0005】
この後、部品実装面23aと電子部品21との間の空隙25に封止樹脂26が充填されて各外部端子21b間が絶縁されると共に配線基板23への電子部品21の固定が強化される。
【0006】
【発明が解決しようとする課題】
しかしながら、前述したフリップチップ実装方法では、形状が小型化されると共に外部端子21bの数が増加して外部電極21b間のピッチが小さくなっている近年の電子部品を実装するときは、バンプ22の直径が小さくなるので、部品実装面23aと電子部品21との間の空隙すなわちバンプ22の高さが微小になってしまう。このため、フラックスを用いた場合にフラックスを洗浄し難くなると共に、部品実装面23aと電子部品21との間の空隙に封止樹脂を充填する際に空隙25内の全ての領域に封止樹脂を充填することができないこともあった。このように、フラックスの洗浄が不十分であったり、封止樹脂の充填が不十分であると製品の信頼性が低下してしまう。
【0007】
また、フラックスを完全に除去すると共に封止樹脂の充填を十分に行うためにフラックスの洗浄や封止樹脂の充填に時間をかけると、生産効率が低下して製造コストの増大を招くという問題が生じていた。
【0008】
本発明の目的は上記の問題点に鑑み、一の面に外部端子を有する電子部品を外部端子形成面が部品実装面に対向するように基板に実装し、部品実装面と電子部品との間に容易に封止樹脂を充填できる電子部品実装方法及び実装構造及び実装体を提供することである。
【0009】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項1では、一の面に複数の外部端子を有する電子部品を該外部端子形成面が部品実装面に対向するように基板上に搭載し、前記外部端子に対向して前記基板の部品実装面に設けられたランド電極に前記外部端子を導電接続する電子部品実装方法において、前記部品実装面の少なくとも前記電子部品の実装領域に前記ランド電極を覆うように所定厚さの接続部形成用樹脂層を形成する工程と、前記外部端子に対応して前記ランド電極に達する筒状の孔を前記接続部形成用樹脂層に形成する工程と、前記接続部形成用樹脂層に形成された筒状の孔に前記ランド電極に導電接続するように導電材料を充填して柱状の接続部を形成する工程と、前記接続部を形成した後に、該接続部よりも融点が低く前記樹脂層から露出され前記接続部の端面に設けられる接合部を形成する工程と、前記接合部を介して前記接続部に前記電子部品の外部端子を接合する工程と、前記外部端子を接合した後に前記接続部形成用樹脂層を除去する工程と、前記接続部形成用樹脂層を除去した後に、前記接続部と前記外部端子と前記ランド電極と前記接合部とを封止用樹脂で被覆する工程とを含む電子部品実装方法を提案する。
【0010】
該電子部品実装方法によれば、前記基板の部品実装面に前記電子部品を実装するときは、前記部品実装面上の少なくとも前記電子部品の実装領域に所定厚さの接続部形成用樹脂層が形成された後、該接続部形成用樹脂層に筒状の孔が形成される。該筒状の孔は前記電子部品の外部端子に対応する位置に形成される。さらに、前記筒状の孔に導電材料が充填されて前記ランド電極に導電接続された接続部が形成される。また、前記接続部は前記接続部形成用樹脂層の厚さにほぼ等しい高さを有する。次いで、前記接続部よりも融点が低く前記樹脂層から露出し前記接続部の端面に設ける接合部が形成され該接合部を介して前記接続部に電子部品の外部端子が接合された後に、前記接続部形成用樹脂層が除去される。以上の工程により、前記部品実装面と前記電子部品の外部端子形成面との間には前記接続部の高さにほぼ等しい間隙が形成される。次いで、前記接続部形成用樹脂層が除去された後に前記接続部と前記外部端子と前記ランド電極と前記接合部とが封止樹脂で被覆され、各接続部間が絶縁される。このとき、前記接続部の高さにほぼ等しい間隙が前記部品実装面と前記電子部品との間に形成されているので、前記接続部と前記外部端子への封止樹脂の被覆を容易に行うことができる。
【0011】
また、請求項2では、一の面に複数の外部端子を有する電子部品を前記外部端子形成面が部品実装面に対向するように基板上に搭載し、前記外部端子に対向して前記基板の部品実装面に設けられたランド電極に前記外部端子を導電接続する電子部品実装方法において、前記電子部品の外部端子が形成されている面に前記外部端子を覆うように所定厚さの接続部形成用樹脂層を形成する工程と、前記各外部端子毎に外部端子に達する筒状の孔を前記接続部形成用樹脂層に形成する工程と、前記接続部形成用樹脂層に形成された筒状の孔に前記外部端子に導電接続するように導電材料を充填して柱状の接続部を形成する工程と、前記接続部を形成した後に、該接続部よりも融点が低く前記樹脂層から露出され前記接続部の端面に設けられる接合部を形成する工程と、前記接合部を介して前記接続部に前記基板のランド電極を接合する工程と、前記ランド電極を接合した後に前記接続部形成用樹脂層を除去する工程と、前記接続部形成用樹脂層を除去した後に、前記接続部と前記外部端子と前記ランド電極と前記接合部とを封止用樹脂で被覆する工程とを含む電子部品実装方法を提案する。
【0012】
該電子部品実装方法によれば、前記基板の部品実装面に前記電子部品を実装するときは、前記電子部品の外部端子が形成されている面に接続部形成用の樹脂層が形成された後、該接続部形成用樹脂層に筒状の孔が形成される。該筒状の孔は前記外部端子に対応する位置に形成される。さらに、前記筒状の孔に導電材料が充填されて前記外部端子に導電接続された接続部が形成される。また、前記接続部は前記接続部形成用樹脂層の厚さにほぼ等しい高さを有する。次いで、前記接続部よりも融点が低く前記樹脂層から露出し前記接続部の端面に設ける接合部が形成され該接合部を介して前記接続部に前記基板の部品実装面に形成されているランド電極が接合された後に、前記接続形成用樹脂層が除去される。以上の工程により、前記部品実装面と前記電子部品の外部端子形成面との間には前記接続部の高さにほぼ等しい間隙が形成される。次いで、前記接続部形成用樹脂層が除去された後に前記接続部と前記外部端子と前記ランド電極と前記接合部とが封止樹脂で被覆され、各接続部間が絶縁される。このとき、前記接続部の高さにほぼ等しい間隙が前記部品実装面と前記電子部品との間に形成されているので、前記接続部と前記外部端子への封止樹脂の被覆を容易に行うことができる。
【0013】
また、請求項3では、一の面に複数の外部端子を有する電子部品が、部品実装面に前記電子部品の外部端子に対応して設けられた複数のランド電極を有する基板に実装され、前記各外部端子が個々に対応するランド電極に導電接続されている電子部品実装構造において、前記外部端子形成面が前記部品実装面と対向するように配置された電子部品と、前記外部端子と前記ランド電極とを導電接続する柱状の接続部と、前記接続部の端面に設けられ、前記接続部よりも融点が低い接合部と、前記接続部と前記外部端子と前記ランド電極と前記接合部とを覆うように前記部品実装面と前記電子部品との間の空隙に充填された封止樹脂とを含む電子部品実装構造を提案する。
【0014】
該電子部品実装構造によれば、前記基板の部品実装面に設けられたランド電極と前記電子部品の外部端子との間が端面に前記接続部よりも融点の低い接合部が設けられた前記柱状の接続部によって導電接続される。これにより前記部品実装面と電子部品との間には前記接続部の高さにほぼ対応した厚みの空隙が形成され、該空隙に封止樹脂が充填されて、前記接続部と外部端子と前記ランド電極と前記接合部とが封止樹脂によって被覆され、各接続部間が絶縁されている。
【0015】
また、請求項4では、請求項1または請求項2の一方に記載された電子部品実装方法により実装された電子部品実装体を提案する。
【0016】
該電子部品実装体によれば、前記基板の部品実装面に設けられたランド電極と前記電子部品の外部端子との間が前記柱状の接続部によって導電接続される。これにより前記部品実装面と電子部品との間には前記接続部の高さにほぼ対応した厚みの空隙が形成され、該空隙に封止樹脂が充填されて、前記接続部と外部端子と前記ランド電極と前記接合部とが封止樹脂によって被覆され、各接続部間が絶縁されている。
【0017】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
【0018】
図1は本発明の第1実施形態における電子部品の実装状態を示す側断面図、図2は第1実施形態に用いた電子部品の底面図、図3及び図4は第1実施形態における電子部品実装方法を説明する工程図である。尚、図面の明瞭化を考慮して、図4においては図1乃至図3に描いた電極数とは異なる電極数で描いてある。
【0019】
図において、11は電子部品で、例えば図2に示すようにほぼ正方形の底面11aの周縁部に外部端子電極11bが複数設けられている集積回路(IC)であり、底面11aを部品実装面13aに対向させて配線基板13に実装されている。
【0020】
配線基板13の部品実装面13aには電子部品11の外部端子電極11bに対向するように複数のランド電極14aが形成されている。ランド電極14aのそれぞれは図示せぬ印刷配線パターンに接続されている。
【0021】
また、電子部品11の各外部端子電極11bとランド電極14aとは、導電性を有する所定高さの柱状金属からなるカラム(接続部)16及び半田17によって接合されている。さらに、電子部品11の底面と配線基板13の部品実装面との間には封止樹脂18が充填され、外部端子電極11bとカラム16、ランド電極14aが封止樹脂18によって被覆されている。これにより、各外部端子電極11b間が絶縁されると共に配線基板13への電子部品11の固定が強化されている。
【0022】
上記構成によれば、配線基板13へ電子部品11を実装する際に、部品実装面13aと電子部品11の底面11aとの間にはカラム16の高さにほぼ等しい間隙が形成されるので、カラム16と外部端子電極11bへの封止樹脂18の被覆を容易に行うことができる。
【0023】
即ち、第1の実施形態では図3及び図4に示す工程で配線基板13へ電子部品11が実装される。まず、配線基板13へ電子部品11を実装する際に(図3の(a)、図4の(a))、配線基板13の部品実装面13aにカラム16の高さに等しい厚さの樹脂層15を形成する(図3の(b)、図4の(b))。このとき、少なくとも電子部品11を実装するランド電極14aが形成されている領域に樹脂層15を形成する。また、樹脂層15を形成する樹脂としては、後工程で容易に除去可能な樹脂を用いる。例えば、ケイ皮酸系樹脂、ゴム系(ポリイソプレン、ポリブタジエン系など)樹脂、光重合型樹脂(アクリル系共重合体、エポキシ樹脂など)、ポジ型樹脂(クレゾールノボラック系など)などを用いることができる。また、ケイ皮酸系樹脂を除去するには有機溶剤または塩素系溶剤を用い、ゴム系樹脂を除去するには有機溶剤を用いる。また、光重合型樹脂を除去するにはアルカリ水溶液や塩素系溶剤を用い、ポジ型樹脂を除去するにはアルカリ系溶剤を用いる。しかし、前述した樹脂とその除去有機溶剤の関係は一例であり、一般的にこの限りではない。
【0024】
次いで、電子部品11の各外部端子電極11bに接続されるランド電極14a上の樹脂層15に、ランド電極14aに到達する筒状の孔15aを形成する(図3の(c)、図4の(c))。筒状の孔15aの形成方法としては、フォトレジスト法を用いて孔15aの部分の樹脂のみを剥離する方法、及びレーザ或いはドリルを用いて樹脂層15に筒状の孔15aを形成する方法などがある。
【0025】
さらに、孔15aにランド電極14aを電極として電解メッキなどで導電性金属を充填して柱状のカラム16を形成する(図3の(d)、図4の(d))。これによりランド電極14aとカラム16は導電接合される。カラム16を形成する導電性金属としては、融点が高く且つ電気抵抗が低い金属が好ましく、本実施形態ではCu(銅)を用いている。尚、カラム16の形成方法としては、上記のランド電極14aを電極して用いた電解メッキ法や無電解メッキ法の他に、筒状孔15aの内面を含めた樹脂層15の表面にスパッタや蒸着によって電極層を形成した後に該電極層を電極として電解メッキ或いは無電解メッキによって孔15aの内部にカラムを形成し、不要な部分をエッチング処理によって除去する方法、導電性ペーストを印刷して筒状孔15aに充填した後に固化する方法もある。
【0026】
また、筒状孔15aへの金属充填後に、カラム16の高さを均一にするためにカラム16の上端を研磨する場合もある。
【0027】
さらに、カラム16の露出端面(図3におけるカラム16の上端面)に接合層となる半田層17を形成し(図3の(e))、各カラム16の半田層17の上に外部端子電極11bが重なるように電子部品11を載置して、リフロー処理によって電子部品11の各外部端子電極11bと各カラム16とを接合する(図3の(f)、図4の(e))。半田層17に用いる半田として、カラム16を形成する金属よりも融点が低い半田を用いる。
【0028】
この後、配線基板13上に形成した樹脂層15を化学薬品によって溶解させて除去する(図3の(g))。また、フラックスの洗浄処理が必要な場合はフラックス洗浄を行う。
【0029】
ここまでの工程によって、電子部品11の底面11aと配線基板13の部品実装面13aとの間には封止樹脂18を充填するために必要十分な間隙が形成されている。
【0030】
次いで、電子部品11の底面11aと部品実装面13aとの間の間隙に封止樹脂18を充填し(図3の(h))、カラム16と外部端子電極11bとランド電極14aとを封止樹脂18で被覆して各カラム16間を絶縁すると共に、部品実装面13aへの電子部品11の固定を強化する。
【0031】
前述した電子部品11の実装方法によれば、電子部品11の外部端子電極11bのピッチが狭くなっても、従来のフリップチップ実装方法に比べて封止樹脂18の充填に必要十分な間隙を容易に形成することができる。また、部品実装面13aから電子部品11の底面11aまでの高さも樹脂層15の厚さによって決まるので、部品実装面13aと底面11aとの間隔を高精度で設定することができる。
【0032】
尚、図5に示すような底面11aのほぼ全ての領域に外部端子電極11bがマトリクス状に配置された電子部品11Bを配線基板13に実装するときも上記実装方法を適用して同様の効果を得ることができることはいうまでもない。
【0033】
また、上記の電子部品実装方法はボールグリッドアレイ(BGA)やチップスケールパッケージ(CSP)のような端子に半田ボールを有するパッケージの実装にも適用できることはいうまでもない。
【0034】
次に、本発明の第2実施形態を説明する。
【0035】
図6は第2実施形態における電子部品実装方法を説明する工程図である。図において、前述した第1実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第2実施形態と第1実施形態の相違点は、第2実施形態では電子部品11の側にカラム36を形成してから配線基板13に実装するようにしたことである。
【0036】
即ち、配線基板13に電子部品11を実装する際に(図6の(a))、電子部品11の底面11aにカラム36の高さに等しい厚さの樹脂層35を形成する(図6の(b))。次いで、電子部品11の各外部端子電極11b上の樹脂層35に、外部端子電極11bに到達する筒状の孔35aを形成し(図6の(c))、この孔35aに外部端子電極11bを電極として無電解メッキによって導電性金属を充填して柱状のカラム36を形成する(図6の(d))。本実施形態では電子部品11の劣化や破壊を避けるために無電解メッキ法を用いた。カラム35の形成方法として、第1実施形態で述べた他の方法を用いることもできる。
【0037】
また、筒状孔35aに金属を充填した後にカラム36の高さを均一にするために、カラム36の上端を研磨する場合もある。
【0038】
次いで、樹脂層35から露出されているカラム36の端面に接合層となる半田層17を形成し(図6の(e))、各カラム36の半田層17がランド電極14aに重なるように電子部品11を配線基板13の部品実装面13aに載置して、リフロー処理によってカラム36とランド電極14aとを接合する(図6の(f))。
【0039】
この後、樹脂層35を化学薬品によって溶解させて除去する(図6の(g))。また、フラックスの洗浄が必要な場合はフラックス洗浄を行う。
【0040】
ここまでの工程によって配線基板13に実装された電子部品11の底面11aと部品実装面13aとの間には封止樹脂18を充填するために必要十分な間隙が形成されている。
【0041】
次いで、電子部品11の底面11aと部品実装面13aとの間の間隙に封止樹脂18を充填し(図6の(h))、カラム36と外部端子電極11bとランド電極14aとを封止樹脂18で被覆して各カラム36間を絶縁すると共に部品実装面13aへの電子部品11の固定を強化する。
【0042】
前述した電子部品の実装方法によれば、第1実施形態と同様に電子部品11の外部端子電極11bのピッチが狭くなっても、従来のフリップチップ実装方法に比べて封止樹脂18の充填に必要な間隙を容易に形成することができると共に、部品実装面13aから電子部品11の底面11aまでの高さも樹脂層35の厚さによって決まるので、部品実装面13aと底面11aとの間隔を高精度に設定することができる。
【0043】
【発明の効果】
以上説明したように本発明の請求項1及び請求項2に記載の電子部品実装方法によれば、接続部の高さにほぼ等しい間隙を部品実装面と電子部品との間に形成することができる。このため、電子部品実装時にフラックスを用いた場合に前記間隙内のフラックスを容易に洗浄することができると共に、部品実装面と電子部品との間の空隙に封止樹脂を充填する際に空隙内の全ての領域に封止樹脂を充填することができ、製品の信頼性を向上させることができる。さらに、前記接続部により前記間隙を形成することによって、短時間でフラックスを完全に除去すると共に封止樹脂の充填を十分に行うことができるため、生産効率の低下や製造コストの増大を抑制することができる。
【0044】
また、請求項3に記載の電子部品実装構造及び請求項4に記載の電子部品実装体によれば、電子部品実装時において、接続部の高さにほぼ等しい間隙が部品実装面と電子部品との間に形成されるので、フラックスを用いた場合に前記間隙内のフラックスを容易に洗浄することができると共に、部品実装面と電子部品との間の空隙に封止樹脂を充填する際に空隙内の全ての領域に封止樹脂を充填することができる。これにより、実装後の製品の信頼性を向上させることができると共に、フラックスの除去と封止樹脂の充填を短時間で行うことができるため、生産効率の低下や製造コストの増大を抑制することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態における電子部品実装構造を示す側断面図
【図2】 本発明の第1実施形態における電子部品を示す底面図
【図3】 本発明の第1実施形態における電子部品実装方法を説明する工程図
【図4】 本発明の第1実施形態における電子部品実装方法を説明する工程図
【図5】 本発明に係る他の電子部品を示す底面図
【図6】 本発明の第2実施形態における電子部品実装方法を説明する工程図
【図7】 従来例の電子部品実装方法を説明する工程図
【符号の説明】
11…電子部品、11a…底面、11b…外部端子電極、13…配線基板、13a…部品実装面、14a…ランド電極、15…樹脂層、15a…筒状の孔、16…カラム(接続部)、17…半田層、18…封止樹脂、35…樹脂層、35a…筒状の孔、36…カラム(接続部)。
Claims (4)
- 一の面に複数の外部端子を有する電子部品を該外部端子形成面が部品実装面に対向するように基板上に搭載し、前記外部端子に対向して前記基板の部品実装面に設けられたランド電極に前記外部端子を導電接続する電子部品実装方法において、
前記部品実装面の少なくとも前記電子部品の実装領域に前記ランド電極を覆うように所定厚さの接続部形成用樹脂層を形成する工程と、
前記外部端子に対応して前記ランド電極に達する筒状の孔を前記接続部形成用樹脂層に形成する工程と、
前記接続部形成用樹脂層に形成された筒状の孔に前記ランド電極に導電接続するように導電材料を充填して柱状の接続部を形成する工程と、
前記接続部を形成した後に、該接続部よりも融点が低く前記樹脂層から露出され前記接続部の端面に設けられる接合部を形成する工程と、
前記接合部を介して前記接続部に前記電子部品の外部端子を接合する工程と、
前記外部端子を接合した後に前記接続部形成用樹脂層を除去する工程と、
前記接続部形成用樹脂層を除去した後に、前記接続部と前記外部端子と前記ランド電極と前記接合部とを封止用樹脂で被覆する工程とを含む
ことを特徴とする電子部品実装方法。 - 一の面に複数の外部端子を有する電子部品を前記外部端子形成面が部品実装面に対向するように基板上に搭載し、前記外部端子に対向して前記基板の部品実装面に設けられたランド電極に前記外部端子を導電接続する電子部品実装方法において、
前記電子部品の外部端子が形成されている面に前記外部端子を覆うように所定厚さの接続部形成用樹脂層を形成する工程と、
前記各外部端子毎に外部端子に達する筒状の孔を前記接続部形成用樹脂層に形成する工程と、
前記接続部形成用樹脂層に形成された筒状の孔に前記外部端子に導電接続するように導電材料を充填して柱状の接続部を形成する工程と、
前記接続部を形成した後に、該接続部よりも融点が低く前記樹脂層から露出され前記接続部の端面に設けられる接合部を形成する工程と、
前記接合部を介して前記接続部に前記基板のランド電極を接合する工程と、
前記ランド電極を接合した後に前記接続部形成用樹脂層を除去する工程と、
前記接続部形成用樹脂層を除去した後に、前記接続部と前記外部端子と前記ランド電極と前記接合部とを封止用樹脂で被覆する工程とを含む
ことを特徴とする電子部品実装方法。 - 一の面に複数の外部端子を有する電子部品が、部品実装面に前記電子部品の外部端子に対応して設けられた複数のランド電極を有する基板に実装され、前記各外部端子が個々に対応するランド電極に導電接続されている電子部品実装構造において、
前記外部端子形成面が前記部品実装面と対向するように配置された前記電子部品と、
前記外部端子と前記ランド電極とを導電接続する柱状の接続部と、
前記接続部の端面に設けられ、前記接続部よりも融点が低い接合部と、
前記接続部と前記外部端子と前記ランド電極と前記接合部とを覆うように前記部品実装面と前記電子部品との間の空隙に充填された封止樹脂とを含む
ことを特徴とする電子部品実装構造。 - 請求項1または請求項2の一方に記載された電子部品実装方法により実装された
ことを特徴とする電子部品実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001084978A JP3734715B2 (ja) | 2001-03-23 | 2001-03-23 | 電子部品実装方法及び実装構造及び実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001084978A JP3734715B2 (ja) | 2001-03-23 | 2001-03-23 | 電子部品実装方法及び実装構造及び実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002289641A JP2002289641A (ja) | 2002-10-04 |
JP3734715B2 true JP3734715B2 (ja) | 2006-01-11 |
Family
ID=18940568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001084978A Expired - Fee Related JP3734715B2 (ja) | 2001-03-23 | 2001-03-23 | 電子部品実装方法及び実装構造及び実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3734715B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104460B2 (ja) * | 2008-03-28 | 2012-12-19 | 富士通株式会社 | 突起電極を有する基板の製造方法 |
-
2001
- 2001-03-23 JP JP2001084978A patent/JP3734715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002289641A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
US7294929B2 (en) | Solder ball pad structure | |
US6826827B1 (en) | Forming conductive posts by selective removal of conductive material | |
US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
KR101034161B1 (ko) | 반도체 패키지 기판 | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008141170A (ja) | 半導体装置およびその製造方法 | |
US6887778B2 (en) | Semiconductor device and manufacturing method | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
JP3734715B2 (ja) | 電子部品実装方法及び実装構造及び実装体 | |
JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
KR100439407B1 (ko) | 반도체소자 패키지 제조방법 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
JP4322903B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JPH08274211A (ja) | 半導体装置 | |
JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001085558A (ja) | 半導体装置およびその実装方法 | |
KR100415239B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법 및 기판 상에실장하기에 적합한 반도체 장치 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |