KR100263276B1 - 적층형 복합기능 소자 및 그의 제조방법 - Google Patents

적층형 복합기능 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100263276B1
KR100263276B1 KR1019970052229A KR19970052229A KR100263276B1 KR 100263276 B1 KR100263276 B1 KR 100263276B1 KR 1019970052229 A KR1019970052229 A KR 1019970052229A KR 19970052229 A KR19970052229 A KR 19970052229A KR 100263276 B1 KR100263276 B1 KR 100263276B1
Authority
KR
South Korea
Prior art keywords
varistor
layer
dielectric layer
capacitor
oxide
Prior art date
Application number
KR1019970052229A
Other languages
English (en)
Other versions
KR19980032769A (ko
Inventor
야스시 에노키도
도모히로 소가베
Original Assignee
사토 히로시
티디케이 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 히로시, 티디케이 가부시기가이샤 filed Critical 사토 히로시
Publication of KR19980032769A publication Critical patent/KR19980032769A/ko
Application granted granted Critical
Publication of KR100263276B1 publication Critical patent/KR100263276B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

적층되어 집적된 배리스터 부(2)와 축전기 부(3)를 가진 본체(10)로 구성되어 있는 적층형 복합기능 소자에 있어서, 배리스터층(22)이 주성분으로서 아연산화물과 보조성분으로서 적어도 하나의 란탄계 산화물을 포함하고 그리고 유전체층(32)이 주성분으로서 티타늄 산화물 또는 란탄늄/티타늄 산화물을 포함하고 있을 때, 배리스터층과 유전체층 사이의 접착은 향상된다. 본 소자는 유리를 유전체층에 첨가할 때 소성하면, 비틀림이 거의 나타나지 않는다. 배리스터와 축전기 부(2, 3) 사이에 배치된 높은 비저항의 중간층(5)은 배리스터와 축전기 부 사이의 원소의 내부확산에 의해 배리스터와 축전기 특성의 저하 또는 손실을 방지한다.

Description

적층형 복합기능 소자 및 그의 제조방법
본 발명은 과전압과 노이즈로부터 전자장비를 보호하는 장치에 관한 것이며, 보다 상세하게는 배리스터와 축전기가 함께 집적된 적층형 복합기능 소자와 준비하는 방법에 관한 것이다.
(종래기술)
MPU와 같은 회로와 반도체 소자의 근래의 급격한 발달로, 개인용 컴퓨터, 계량기, 가전기구, 통신장비 그리고 전원장치에서의 반도체 소자와 회로의 사용이 광범위하고, 이들 장비의 크기 축소와 성능 향상을 촉진시켰다. 이같은 발달과는 반대로, 이들 장비와 사용된 부품들은 전압, 서지저항, 그리고 노이즈 저항에 견디는 것이 완전히 만족스럽지 않다. 그러므로 이들 장비와 부품들을 비정상 서지와 노이즈로부터 보호하거나 회로전압을 안정시키는 것이 매우 중요한 과제이다. 이들 과제를 극복하기 위해서는 유효전압 비선형성, 대에너지 수용용량, 큰서지 저항, 그리고 긴수명을 가진 배리스터나 전압가변 비선형 저항소자의 발달이 요구되고, 비용이 싸야 한다.
일반적으로 사용된 종래기술의 배리스터는 주성분으로서 티탄산 스트론튬(SrTiO3), 산화아연(ZnO) 등등을 포함한다. 산화아연을 기본으로 한 배리스터들은 낮은 클램프 전압과 고전압 가변 비선형지수에 의해 일반적으로 특성화된다. 그러므로 산화아연 배리스터들은 낮은 고전류 수용 용량성을 가진 유사한 소자와 반도체에 의해 만들어진 장비를 과전압으로부터 보호하는데 적합하다.
그러나, 산화아연 배리스터 단독으로 모든 노이즈을 흡수할 수 없다. 배리스터는 그 특성을 기계를 통해서 발휘하기 때문에 그 산화아연 배리스터는 급격한 상승 노이즈, 예를들어 10ns 보다 적은 단파장을 가진 노이즈에는 비효과적이고, 그리고 정전기 방지 부품으로서는 불충분하다. 종래기술에서, 축전기와 저항기의 결합이 이런 단파장의 노이즈을 흡수하기 위해 사용된다. 그러나 그 축전기/저항기 결합은 전압 클램프 용량을 가지고 있지 않아, 축전기와 회로는 과전압으로 인해 약해질 수 있는 문제가 남는다. 서지 저지 용량의 결여 때문에, 축전기/저항기 결합 또한 낙뢰 서지와 같은 실제 서지 전류에 비효과적이다. 급격한 상승 노이즈와 과전류 모두에 융통성 있게 접근한 한 종래기술은 배리스터와 축전기 연결을 병렬로 장착하는 것이다. 이 유니트가 프린트 회로 보드상에 분리 장착되기 때문에, 전극형성, 리드 와이어 납땜 그리고 수지 캡슐화의 단계가 그 유니트 각각에 필요하다. 리드 와이어를 프린트 회로 보드에서의 구멍에 삽입하는 것 또한 필요하고 이것은 납땜이 따른다. 산화아연 배리스터와 축전기 모두를 이용하는 복합기능 소자를 필요로 한다.
그 상황에서, 예를들어 JP-A 32911/1988은 배리스터와 축전기가 함께 집적된 구조의 노이즈 흡수기를 개시하고 있다. 이 노이즈 흡수기에서, 배리스터 물질과 전극으로 구성되어 있는 제1적층체는 축전기 물질과 전극으로 구성되어 있는 제2적층체와 전체를 형성한다. 이 구조는 배리스터와 축전기 모두를 이용할 수 있다. 이 특허에서, 첨가된 소량의 Bi2O3을 가진 ZnO와, Sh2O3와 같은 소량의 반도체 요소를 가진 TiO2가 배리스터 물질로 개시된 반면, BaTiO3은 축전기 물질로 개시되어 있다. 여기에 개시된 배리스터 물질과 축전기 물질의 결합으로는 제1적층체와 제2적층체 사이의 접합이 만족스럽지 못하다. 상호연소에 의해 양물질로부터 형성된 하나의 적층체는 박리되기 쉽다. 양물질은 중요하게 상이한 열수축 곡선를 가지고 있으므로, 실체상의 비틀림이 상호연소상에서 발생될 수 있다. 결과적으로, 연소된 본체의 외관은 상업적인 제품으로 받아질 수 없게 된다. 근본적으로 약한 접합으로 결합되었을 때 비틀림은 박리를 또한 촉진시킨다. 부가적으로, 배리스터 부재와 축전기 부재 사이에 있는 요소의 내부확산은 배리스터와 유전체 특성을 저하시키거나 심지어 소멸시킬 수도 있다. 이러한 이유 때문에 축전기 부과 통합된 배리스터 부을 가진, 실용성 있게 받아들일 수 있는 복합 기능 소자를 제조하는 것이 어렵다.
(발명의 요약)
그러므로 발명의 첫 번째 목적은 축전기 부는 급격한 상승 노이즈을 흡수하고 배리스터 부는 실제 서지 전류를 흡수하는 배리스터 부와 축전기 부의 집적된 층구조로 구성된 적층형 복합 기능 소자를 제공하는 것이고 그 소자는 배리스터 부와 축전기 부 사이의 향상된 접합으로 인하여 높은 신뢰도의 특징을 나타낸다.
본 발명의 두 번째 목적은 최소의 비틀림을 나타내는 이러한 적층형 복합 기능 소자를 제공하는 것이다.
본 발명의 세 번째 목적은 배리스터와 유전체 특성이 배리스터 부와 축전기 부 사이에서의 요소 내부 확산에 의해 저하되고 소멸되는 것을 방지하는 이러한 적층형 복합 기능 소자를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 적층형 복합 기능 소자의 개략적인 교차 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 적층형 복합 기능 소자의 개략적인 교차 단면도이다.
도 3은 도 4와 5에 도시된 출력전압의 파형이 발생되는 인가전압의 파형을 도시하는 오실로그래프이다.
도 4는 도 3에 도시된 파형이 본 발명에 따른 적층형 복합기능 소자를 가로질러서 인가될 때 발생되는 출력전압의 파형을 도시하는 오실로 그래프이다.
도 5는 도 3에 도시된 파형이 산화아연 배리스터를 가로질러서 인가될 때 발생되는 출력전압의 파형을 도시하는 오실로그래프이다.
도 6은 유리가 없는 유전체층을 가진 소자본체의 SEM 현미경 사진이다.
도 7은 유리를 포함하는 유전체층을 가진 소자본체의 SEM 현미경 사진이다.
도 8은 도 7과 같은 본체의 고배율 SEM 현미경 사진이다.
도 9는 배리스터층 그린 쉬트, 유전체와 유리를 포함하는 유전체층 그린 쉬트, 그리고 단지 유전체만 포함하는 유전체층 그린 쉬트의 열수축 곡선을 도시하는 그래프이다.
본 발명에 따라서, 배지스터 부와 축전기 부가 배치된 본체와 그 본체의 외부 표면상에 형성된 한쌍의 단자 전극으로 구성되어 있는 적층형 복합 기능 소자가 제공되어 있다. 그 배리스터 부는 내부판 사이에 끼워진 적어도 하나의 배리스터 층을 포함하고, 그 축전기 부는 내부판 사이에 끼워진 적어도 하나의 유전체층을 포함하고 그리고 배리스터 부와 축전기 부는 단자전극에 의해 전기적으로 병렬 연결된다. 배리스터층은 주성분으로서 산화아연과 보조성분으로서 적어도 하나의 산화란탄늄을 포함한다. 유전체층은 주성분으로서 산화티타늄 또는 란탄늄과 티타늄을 포함하는 산화물을 포함한다.
바람직하게, 그 유전체층은 유리를 좀더 포함한다. 그 유리의 양은 그 유전체층의 0.1 내지 5중량%이다. 보다 바람직하게, 그 유전체층은 산화망간을 좀 더 포함한다. 그 망간의 양은 그 유전체 층의 0.1 내지 3중량%이다.
한 바람직한 실시예에서, 중간층은 배리스터 부와 축전기 부 사이에 배치되어 있고 그 중간층은 배리스터의 비저항과 유전체층의 비저항 중 더 낮은 하나 보다 더 높은 비저항을 가진다. 그 중간층은 주성분으로서 배리스터의 산화물 그리고/또는 유전체층의 산화물을 포함할 수 있다.
바람직하게, 배리스터 부와 축전기 부 사이에서 계면을 매개로 하여 상호 인접하게 배치된 배지스터 부의 내부판과 축전기 부의 내부판은 같은 전위를 받기 위해서 연결되어 있다.
본 발명의 다른 면에서, 상기에 규정된 적층형 복합기능 소자는 배리스터 층의 원료 분말을 포함하는 그린 쉬트와 유전체층의 원료분말을 포함하는 그린 쉬트로 구성되어 있는 그린 본체를 형성함으로써, 그리고 700℃ 보다 더 높은 범위의 온도에서, 공기중의 산소농도 보다 더 높은 산소 농도를 가진 대기중에서 그린 본체를 연소시킴으로써 준비된다.
(기능)
본 발명에 따라 배리스터 부가 축전기 부와 함께 집적된 적층형 복합 기능 소자는 산화아연 배리스터의 고전압 가변 비선형 특성과 고서지 저항을 제공하고, 급격한 상승 노이즈에 무응답하는 산화아연 배리스터의 결점을 제거하고, 그리고 10ns 보다 적은 상승 시간으로 노이즈을 흡수할 수 있다. 배리스터의 전압과 용량은 배리스터 층의 두께와 수 그리고 유전체층의 두께와 수를 적합하게 선택함으로써 제어될 수 있다. 배리스터 부는 축전기 부와 함께 집적되므로, 배리스터 칩과 축전기 칩의 병렬 연결과 비교하여 제조 비용은 감소한다.
산화아연을 기본으로 한 배리스터 층으로 밀결합을 형성하는 유전물질를 찾으면서, 배리스터 부와 축전기 부 사이의 박리는 유전체층의 주성분으로서 산화티타늄(TiO2) 또는 대표적으로 La2Ti2O7와 같은 La-Ti 산화물을 사용함으로써 저지될 수 있다는 것을 알았다. La2Ti2O7는 산화아연 배리스터층과 잘 결합할 수 있고, 좋은 유전체 특성, 특히, 고주파 응답을 가지고 있고, 그리고 급격한 상승 노이즈로부터 효과적인 보호를 제공하기 때문에 특히 바람직하다.
본 발명의 소자에서, 배리스터층과 유전체층은 상호연소에 의해 형성된다. 양층은 상이한 열수축 곡선을 가지고 있기 때문에, 그 집적된 본체는 비틀림에 민감하다. 본 발명의 한 실시예에서, 유리가 유전체층에 첨가되어 유전체층은 도 9에 도시된 바와 같이 배리스터 층에 근접한 열수축 곡선을 가진다. 그러면, 집적된 본체 또는 소자의 비틀림은 배리스터 부와 축전기 부 사이의 비틀림에 의한 박리를 방지하면서, 도 7과 도 8에 도시된 바와 같이 저지될 수 있다.
상대적으로 높은 비저항을 가진 중간층이 배리스터 부와 축전기 부 사이의 계면에 배치되어 있는 본 발명의 한 실시예에서, 중간층은 양부가 내부 확산에 의해 그들의 특성을 흐리게 하는 것을 방지하는데, 그리고 특히 배리스터 부의 전압가변 비선형 지수를 증가시키는데 쓸모 있다. 그 중간층은 누설전류를 억제하고 신뢰도를 향상시키는데 또한 효과적이다. 중간층이 주성분으로서 배리스터 층을 이루는 요소 그리고/또는 유전체층을 이루는 요소를 포함하고 있는 곳에서, 그 중간층은 배리스터 부와 축전기 부 모두에 잘 접착되고 배리스터 층과 유전체층의 상이한 열수축 곡선은 감소된다. 박리의 위험이 제거된다.
적층형 소자를 제조할 때, 상이한 구성의 배리스터층과 유전체층은 동시에 연소된다. 종래기술의 산화아연 배리스터에 사용된 바와 같은 조건하에 연소가 행해진다면, 그 배리스터 층은 산소가 부족하여 좋은 배리스터 특성을 제공하는데 실패한다. 반대로, 본 발명에 따라 상기 특정 온도 연소 지속 시간에서 주위 대기의 산소농도를 제어함으로써, 단독으로 연소되는 산화아연 배리스터와 같은 배리스터 특성을 얻는다.
(소자구조)
도 1을 참조하면, 본 발명에 따라 적층형 복합 기능 소자의 한 전형적인 구조를 도해하고 있다. 그 적층형 복합 기능 소자는 평행층 배열로 배치된 배리스터 부(2)와 축전기 부(3)를 가진 본체(10)를 포함하고 있다. 한쌍의 단자전극(41, 42)는 본체(10)의 외부표면부에 마주보게 형성된다.
배리스터 부(2)은 배리스터 내부판(21) 사이에 끼워진 적어도 하나의 배리스터 층(22)을 포함한다. 배리스터층(22)에 의해 나누어지는 한쌍의 내부판(21)은 본체(10)의 표면측면에서 마주보게 뻗고 단자전극(41, 42)에 각각 연결된다. 그 축전기 부(3)는 축전기 내부판(31) 사이에 끼워진 적어도 하나의 유전체층(32)을 포함한다. 유전체층(32)에 의해 나누어진 한쌍의 내부판(31)은 본체(10)의 표면측면에서 마주보게 뻗고 단자전극(41, 42)에 각각 연결된다. 그 배리스터 부(2)와 축전기 부(3)는 단자전극(41, 42)에 의해 전기적으로 병렬 연결된다.
배리스터 부와 축전기 부 사이의 계면을 매개로 하여 서로 인접하게 배치된 배리스터 부(2)의 내부판과 축전기 부(3)의 내부판은 같은 전위를 받기 위해 연결되어 있어서, 전기장은 계면을 가로 질러서 인가될 수 없다.
(배리스터층)
배리스터 층은 주성분으로서 산화아연과 보조성분으로서 적어도 하나의 란탄계 산화물을 포함한다. 그 란탄계는 La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, 그리고 Lu를 포함한다. 둘 또는 더 많은 란탄계가 어떤 바람직한 혼합 비율로 사용된다.
명세서 전체에 걸쳐서 배리스터층 또는 유전체층에서의 산화물의 함유량은 화학식 구성의 산화물로서 환산된다.
ZnO로서 환산된 산화아연의 함유량은 적어도 중량의 80%가 바람직하고, 배리스터 층의 85 내지 99중량%가 더 바람직하다. 산화아연의 함유량이 적은 배리스터 층은 고온다습한 대기에서의 시효 시험에서 열화될 수 있다.
란탄계 산화물의 함유량은 배리스터 층의 0.05 내지 8중량%가 바람직하다. 이런 범위를 넘어서, 함유량이 적은 란탄계 산화물은 전압 가변 비선형성이 악화될 수 있는 반면 함유량이 더 많은 란탄계 산화물은 에너지 처리 능력이 감소할 수 있다. 프라세오디뮴 산화물이 Pr6O11로서 환산된다는 개념으로, 란탄계 산화물의 양은 R2O3로서 환산되고 여기서 R는 란탄계인 것을 의미한다.
배리스터 층은 적어도 산화아연과 란탄계 산화물을 포함하여야 한다. 란탄계 산화물과는 상이한 보조성분이 바란다면 첨가된다. 산화아연을 기본으로 한 배리스터에 첨가될 수 있는 보조성분은 예를들어 본 출원인에 의한 JP-A 201531/1995에 개시되어 있다. 종래기술에 알려진 어떠한 바람직한 구성도 본 발명에 따라 배리스터 층에 사용될 수 있다.
다음에 설명된 것은 란탄계 산화물과 다른 보조성분의 설명예이다.
코발트는 보조성분으로서 바람직하게 포함되어 있다. 산화코발트의 함유량은 CO3O4로 환산된 0.1 내지 10중량%가 바람직하다.
양이 적은 산화 코발트는 전압가변 비선형성을 악화시킬 수 있는 반면, 양이 많은 산화 코발트는 에너지 처리능력을 감소시킬 수 있다.
또다른 바람직한 보조성분은 그룹 Ⅲb 원소중의 붕소(B), 알루미늄(Al), 갈륨(Ga) 그리고 인듐(In)중 적어도 하나의 산화물이다. 이들 산화물의 총 함유량은 B2O3, Al2O3, Ga2O3그리고 In2O3로 환산된 1×10-4내지 1×10-1중량%가 바람직하다. 적은 함유량은 클램프 전압이 증가하는 것을 허용하는 반면, 많은 함유량은 누설전류를 증가시킬 수 있다.
산화납은 보조성분으로서 또한 포함될 수 있다. 산화납은 에너지 처리능력을 향상시키는데 효과적이다. 산화납의 함유량은 2중량% 까지가 바람직하고, PbO로 환산된 1중량% 까지가 더욱 바람직하다. 더 많은 함유량은 최대 에너지 능력을 오히려 감소시킬 수 있다.
바나듐(V), 게르마늄(Ge), 니오브(Nb) 그리고 탄탈(Ta)의 산화물중 적어도 하나 및/또는 산화 비스무트(Bi)가 보조성분으로 또한 포함될 수 있다. V, Ge, Nb 그리고 Ta 산화물의 총함유량은 V2O5, GeO2, Nb2O5그리고 Ta2O5로서 환산된 0.2중량% 까지가 바람직하다. 비스무트 산화물의 함유량은 Bi2O5로서 환산된 0.5중량% 까지이다. 이들 산화물은 전압가변 비선형성을 향상시키는 반면 너무 많은 함유량은 전압가변 비선형성을 오히려 감소시킬 수 있다.
크롬(Cr) 그리고 실리콘(Si)의 산화물중 적어도 하나도 보조성분으로서 또한 포함될 수 있다. 크롬 산화물의 함유량은 Cr2O3로서 환산된 0.01 내지 1중량%가 바람직하고, 실리콘 산화물의 함유량은 SiO2로서 환산된 0.001 내지 0.5중량%가 바람직하다.
보다 바람직한 보조성분은 그룹 Ia 원소중의 칼륨(K), 루비듐(Rb) 그리고 세슘(Cs) 중 적어도 하나의 산화물이다. 이들 산화물의 총 함유량은 K2O, Rb2O 그리고 CS2O로서 환산된 중량의 0.01에서 1%가 바람직하다.
더욱 더 바람직한 보조성분은 그룹 Ⅱa 원소중의 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 그리고 바륨(Ba)중 적어도 하나의 산화물이다. 이들 산화물의 총함유량은 MgO, CaO, SrO 그리고 BaO로서 환산된 0.01 내지 4중량%가 바람직하다.
배리스터 층의 중량가 배리스터 층의 수(즉, 배리스터 내부판 사이에 끼워진 배리스터 층의 총수)는 정해져 있지 않고 바라는 배리스터 특성에 따라 적당하게 결정될 수 있다. 그 두께는 대개 5 내지 200㎛이고, 10 내지 100㎛가 바람직하다. 배리스터 층의 수는 대개 1에서 30이고, 10에서 20이 바람직하다.
(유전체층)
유전체층은 주성분으로서 티타늄 산화물을 포함한다. 선택적으로, 유전체층은 주성분으로서 란탄(La) 그리고 티타늄(Ti)을 포함하는 산화물을 포함한다. 더 상세히, TiO2가 중심이 되는 구성의 산화물 또는 La2Ti2O7이 중심이 되는 구성의 산화물이 바람직하다. 주성분이 La2O3와 TiO2로서 환산되었다면, TiO2의 함유량은 100중량% 까지이고, 1 내지 80중량%가 바람직하고, 주성분의 20 내지 50중량%가 더욱 바람직하다. La2Ti2O7은 TiO2의 28.17중량%와 La2O3의 71.83중량%로 구성되어 있다는 것을 의미한다. 주성분 산화물의 함유량은 적어도 70%가 바람직하고, 적어도 90%가 더욱 바람직하고, 그 유전체층의 적어도 97중량%가 가장 바람직하다.
그 유전체층은 주성분에 첨가된 여러 보조성분을 포함할 수 있다. 마그네슘 산화물은 바람직한 보조성분이다. 마그네슘 산화물은 축전기 부의 용량의 온도 특성을 향상시키는데 효과적이다. 이 점에 관해서, 발명의 소자는 -55℃ 내지 125℃ 사이의 온도범위에서 사용될 수 있다. 마그네슘 산화물의 함유량은 3중량% 까지가 바람직하고, MnO로 환산된 0.1 내지 3중량%가 더 바람직하다.
유리는 상기 주와 보조성분에 추가로, 유전체층에 바람직하게 포함된다. 연소상 유전체층의 열수축 곡선이 연소상 배리스터 층의 열수축 곡선에 근접하기 때문에 유리 분말은 유전원료와 혼합된다. 유전 원료와 유리 분말의 혼합물이 연소된 후, 유리는 유전체층에 남아 있다.
유리의 구성은 상기된 바와 같이 유전체층의 열수축 곡선을 제어할 수 있는 한, 정해져 있지 않는다. 붕규산염 유리가 바람직하다. 아연 산화물을 포함하는 아연 붕규산염 유리는 특히 바람직하다. 아연 산화물을 포함하는 유리의 사용은 인접 배리스터 또는 중간층과 유전체층 사이의 정합을 향상시킨다(중간층은 나중에 설명될 것이다). 유리내의 산화아연의 함유량은 ZnO로서 환산된 20 내지 70중량%가 바람직하다. 그 유리는 바람직하게 400 내지 800℃의 연화점을 가진다.
바람직하게 그 유전체층은 유리의 0.1 내지 5중량%를 포함한다. 함유량이 적은 유리는 그 목적에 비효과적일 수 있는 반면, 함유량이 너무 많은 유리는 용량성 특성에 불리하게 영향을 미칠 수 있다. 이러한 양으로 유전물질에 붕규산염 유리를 첨가함으로써, 유전체층의 열수축 곡선을 배리스터 층의 열수축 곡선에 완전히 근접할 수 있다.
유전체층의 두께와 유전체층의 수(즉, 축전기 내부판 사이에 끼워진 유전체층 각각의 총수는 정해져 있지 않고 바라는 축전기 특성에 따라 적당히 결정될 수 있다. 그 두께는 대개 1에서 20㎛이고, 5에서 10㎛가 바람직하다. 그 유전체층의 수는 대개 1에서 50이고, 10에서 20이 바람직하다.
(내부판)
배리스터와 축전기 내부판은 동시에 배리스터 층 그리고 축전기층과 연소된다. 그러면 내부판의 전도체는 은(Ag), 은합금, 팔라듐(Pd) 그리고 종래기술의 적층칩 축전기에 사용된 다른 물질에서 적당히 선택될 수 있다. 예시적인 은합금은 소수로 예를든 Ag-Pd, Ag-Pt 그리고 Ag-Pd-Pt이 있다. 종종, 같은 전도체가 배리스터와 축전기 내부판 모두에 사용된다.
그 내부판 각각은 대개 1 내지 5㎛의 두께를 가진다.
(단자전극)
단자전극은 내부판에 대해서 단지 상기 전도체로부터 선택된 적합한 물질로 형성될 수 있다. 단자전극은 일반적으로 소자본체의 연소후에 형성되므로, 낮은 온도에서 연소될 수 있다. 낮은 온도에서 연소되어야 하는 은 주류의 전도체는 단자 전극으로서 사용될 수 있다.
단자전극 각각은 대개 30 내지 60㎛의 두께를 가진다.
표면 장착부품으로 사용되는 본 발명 소자의 한가지 적용에서, 이것은 와이어보드에 땜납된다. 그러면 그 전극단자는 땜납 습윤성을 향상시키고 땜납으로의 용해를 방지하는 도금필름을 가진 그 표면부에 바람직하게 제공된다. 그 바람직한 도금필름은 주석(Sn) 또는 주석-납의 필름이다. 보다 바람직하게 그 표면부상의 단자전극은 단자전극의 은이 Sn 또는 Sn-Pb으로 용해되는 것을 방지하기 위해서 도금필름 아래의 초벌층으로서 니켈이나 구리의 도금 필름으로 초벌칠된다.
(중간층)
본 발명의 한 바람직한 실시예에서, 중간층(5)는 도 2에 도시된 바와 같이 배리스터 부(2)와 축전기 부(3) 사이에 배치된다. 그 중간층은 배리스터층(22)의 비저항과 유전체층(32)의 비저항중 낮은 하나 보다 더 높은, 바람직하게는 그 배리스터층과 유전체층의 비저항 모두 보다 더 높은 비저항을 가진다. 중간층은 다음 이유로 제공된다.
상기된 구성의 배리스터층과 유전체층이 상호 연소될 때, 원소의 내부 확산은 배리스터와 유전체층 사이의 계면을 가로 질러서 발생한다. 더 구체적으로, 보조성분 특히 마그네슘은 유전체층으로부터 주로 확산하고, 보조성분 특히 코발트, 크롬 그리고 란탄계(대표적으로 Pr)는 배리스터 층으로부터 주로 확산한다. 그 내부 확산은 배리스터와 유전체층 사이의 계면 근처의 비저항, 특히 계면 근처의 배리스터 층의 비저항을 감소시키고, 계면에 더 낮은 비저항 지역을 만든다. 이러한 낮은 비저항 지역은 배리스터층 보다 낮은 비저항을 가지고, 그러므로 누설전류의 증가와 더 낮은 전압가변 비선형 지수를 야기하면서 단락 회로를 허용한다. 반대로, 중간층의 공급은 원소의 내부확산이 발생할 때 조차도 더 낮은 비저항 지역이 만들어지는 것을 방지하고, 소자 특성의 저하를 막는다.
중간층을 구성하는 물질은 연소된 물질의 비저항이 상기 관계를 만족하는 한에 있어서는 정해져 있지 않다. 마그네시아, 멀라이트, 그리고 티타니아와 같은 여러 절연물질이 사용될 수 있다. 배리스터층과 유전체층에 중간층 접착과 열수축 곡선의 일치가 고려될 때, 주성분으로서 배리스터층 형성 산화물과 축전기층 형성 산화물을 포함하는 물질이 바람직하게 사용된다. 배리스터층은 일반적으로 유전체층 보다 더 낮은 비저항을 가지고 상기 원소의 내부 확산에 의해 더 큰 비저항 저하를 나타냄으로, 중간층은 주성분으로서 배리스터층 형성 산화물을 포함하는 산화물질로 바람직하게 형성된다.
주성분으로서 배리스터층 형성 산화물을 포함하는 중간층 형성 충전물(또는 원료)의 구성은 연소후 더 높은 비저항을 제공하기 위해 배리스터층 형성 물질에 보조성분의 양을 적당히 충전시킴으로써 얻을 수 있다. 더 상세하게, 그 충전은 보조성분 특히, 산화물로서 환산된 코발트, 크롬 그리고 란탄계(대표적으로 Pr)의 총 함유량이 바람직하게 1.2 내지 5배이고, 더 바람직하게 배리스터 층에서의 보조성분의 총 함유량의 1.5 내지 3배이고, 그리고 더욱 바람직하게 각 보조성분의 총 함유량은 이같은 요인에 의해 초과하는 구성을 가진다. 그러나 보조성분중 알루미늄은 비저항을 감소시키는 도너로서 작용하기 때문에 중간층에 첨가될 수 없다는 것을 알수 있다. 과도하게 첨가된 보조성분 원소는 연소상의 결정입자 성장을 억제하는 결정입자 경계에 주로 위치되어 있고, 비저항을 증가시키는 전위장벽을 구성한다. 충분한 보조성분은 원소의 확산을 야기하는 연소후에도 중간층에 남기 때문에, 연소되는 동안의 중간층은 배리스터 층보다 더 높은 비저항을 가질 수 있다. 또한 알루미늄의 결여는 중간층이 더 높은 비저항을 가지는 것을 허용한다.
그 중간층의 두께는 정해져 있지 않다. 대개, 중간층은 배리스터층과 유전체층에서의 원소 확산이 카운터층에 실질적인 영향을 주지 않는 두께를 가진다. 되도록이면 중간층은 적어도 1㎛ 두께, 특히 적어도 5㎛ 두께이다. 중간층의 두께가 100㎛를 초과할 필요는 없지만 중간층의 두께에 상한치가 부과되는 것은 아니다. 80㎛ 보다 적은 두께는 대부분의 경우를 만족시킨다. 중간층은 상이한 구성의 인접층으로부터 원소가 확산되는 지역(확산 지역으로 명칭한)을 어느 한쪽에 결국 포함시킨다. 그 확산지역은 대개 약 1에서 50㎛ 두께이다. 그 확산지역은 예를들면, 전자 프로머 마이크로 분석(EPMA)에 의해 확인될 수 있다. 중간층의 확산지역은 약 1010내지 1013Ω·㎝의 비저항을 바람직하게 가진다. 확산지역 사이에 위치한 중간층 지역은 더 높은 비저항을 가진다. 한편, 배리스터층은 약 108내지 1012Ω·㎝의 비저항을 대개 가지고, 유전체층은 약 1011에서 1013Ω·㎝의 비저항을 대개 가진다.
(준비)
본 발명의 적층형 복합 기능 소자는 적층형 세라믹 축전기와 같은 종래기술의 적층 칩 부품인 종래의 과정으로 준비될 수 있다. 본 발명 소자를 준비하는 바람직한 방법은 아래에 기술된다.
우선 대표적으로 종래기술의 적층 칩 부품을 준비하는데 사용된 쉬트 또는 프린트 기술에 의해 그린 칩이 준비된다. 쉬트기술에 있어서, 배리스터 물질, 유전물질, 내부판물질 그리고 임의의 중간층 원료분말가 먼저 제공된다. 유전물질용 원료분말로서, 개시원료의 석회된 제품이 사용된다. 원료분말은 반죽을 형성하기 위해 유기 매개물과 각각 혼합된다. 내부판 형성 반죽이 배제된 그 반죽은 쉬트, 즉 그린 쉬트로 형성된다. 내부판에 인접하는 층을 형성하는 각각의 그린 쉬트는 내부판 형성 반죽으로 프린트된다. 그 프린트된 그린 쉬트는 소정된 순서로 적층되고 성형된다. 그 적층은 소정된 치수로 절단되어 그린 칩을 얻는다. 그 다음, 그린 칩은 소자본체를 형성하기 위해 연소된다. 단자 전극 형성 반죽은 내부판이 노출된 본체의 표면부에 프린트되거나 이동되고 그 다음 구워진다. 바란다면, 도금 필름은 단자 전극의 표면부상에 형성된다. 그 소자는 이런 방식으로 완전해진다.
배리스터 층용 원료분말은 합성 산화물 또는 산화물의 혼합일 수 있다. 합성 산화물 또는 연소상 산화물, 예를들면, 탄산염, 옥살산염, 질산염, 수산화물 그리고 유기금속 화합물로 화학 변화시킬 수 있는 여러 화합물에서 선택된 화합물의 혼합을 사용하는 것이 또한 가능하다. 같은 것이 유전체층용 개시 원료에 적용된다. 유리분말은 유전체층용 유리원료로서 사용될 수 있다. 이들 원료분말의 바람직한 평균입자 크기에 관하여, 배리스터 층의 주성분용 분말은 약 0.1 내지 5㎛의 크기를 가지고, 배리스터층의 보조성분용 분말은 약 0.1 내지 3㎛의 크기를 가지고, 유전체층용 분말은 약 0.1 내지 3㎛의 크기를 가지고, 그리고 유전체층용 유리분말은 약 1 내지 10㎛의 크기를 가진다. 배리스터층의 보조성분용 원료는 용해 형태로 또한 첨가될 수 있다. 중간층용 원료분말로서, 배리스터 원료 또는 유전체층 원료와 비슷한 원료가 중간층의 원하는 구성에 따라서 사용될 수 있다.
여기서 사용된 유기 매개물은 유기용매에서 접합재의 용액이다. 여기서 사용된 접합재는 정해져 있지 않고 에틸 셀룰로오스와 같은 여러 종류의 접합재 중에서 선택될 수 있다. 여기서 사용된 유기용매는 정해져 있지 않고 프린트와 쉬트기술과 같은 특정 적용 기술에 따라서 테르피네올, 부틸카르비놀, 아세톤 그리고 톨루엔과 같은 여러 종래의 유기용매 중에서 선택될 수 있다.
바람직하게, 유전체층용 개시물질은 약 1 내지 4시간 동안 1,100 내지 1,300℃의 공기중에서 석회된다.
그린 칩의 연소 동안에, 배리스터층 구성, 유전체층 구성 그리고 내부판 구성에 따라서 최적의 조건이 선택될 수 있다. 연소과정은 가열, 유지 그리고 냉각 단계를 포함한다. 연소조건은 다음 범위에서 바람직하게 선택된다. 가열과 냉각 비율은 50 내지 400℃/hr가 바람직하다. 유지단계에서의 유지온도 또는 연소온도는 바람직하게 900 내지 1,400℃이고, 더 바람직하게 1,100 내지 1,300℃이다. 유지단계에서의 보존시간 또는 연소시간는 바람직하게 1에서 8시간이고, 더 바람직하게 2 내지 6시간이다. 연소대기는 공기와 산소 같은 산화대기, 또는 질소와 같은 비산화 대기중 하나일 수 있고, 공기 보다 더 높은 산소농도를 가진 대기가 바람직하다. 바람직하게 온도가 700℃ 이상인 전체 연소단계의 그 부분, 더 바람직하게 500℃ 이상인 공기 보다 더 높은 산소농도를 가진 대기에서 실행된다. 이러한 점에서, 산소농도가 높을수록 바람직하고, 100% 산소대기는 가장 바람직하다. 경제적인 이유로 더 낮은 온도 지역에서 사용되는 대기로 공기가 바람직할지라도, 비슷하게 높은 산소농도 대기는 더 낮은 온도지역에서 사용될 수 있다. 접합재 제거는 연소전에 실행된다는 것을 알수 있다. 접합재 제거는 공기중에서 실행하는 것이 바람직하다. 접합재 제거는 가열 단계에 편입될 수 있다. 더 상세하게, 그 접합재는 가열단계의 한 부분에서 가열비율을 낮추거나 가열을 중단시킴으로써 제거될 수 있다.
연소결과로 생기는 소자본체는 배럴 연마에 의한 것 같이 바람직하게 연마된다. 이런 연마는 에지에 있어서의 본체의 휨과 팽창부를 교정할 수 있고, 소정된 치수로 본체를 마무리한다.
단자 전극 형성 반죽이 연소되는 조건은 단자 전극의 특정 구성에 따라서 적당히 결정될 수 있다. 종종, 연소대기는 공기이고, 연소온도는 500 내지 1000℃이고 그리고 연소시간은 약 10 내지 60분이다.
앞서 언급된 바와 같이, 도금필름이 단자 전극의 표면부상에 형성되는 경우에, 단자전극 표면부를 제외한 표면부는 도금에 앞서 보호 코팅으로 바람직하게 씌워진다. 그 보호 코팅은 도금 용해로부터 본체를 보호하기 위한 것이다. 유리코팅이 대표적으로 사용되어도 보호 코팅의 구성은 정해져 있지 않다. 그 유리코팅은 유리분말가 유기 매개물을 포함하는 반죽을 적용시키고 그 다음 연소함으로써 형성될 수 있다. 이해할 수 있게, 그 보호코팅은 도금 필름이 단자 전극상에 형성된 후에도 소자표면부에서 제거될 필요가 없다.
(실시예)
본 발명의 예는 다음에 설명되고 제한되지는 않는다.
(중간층을 가진 소자)
중간층을 가진 적층형 복합기능 소자의 예는 다음 과정에 의해 준비된다.
ZrO2구로 장착된 단포트는 깨끗한 물과 분산제로 보충된다. 다음 구성의 배리스터층용 개시물질이 그속에 허용된다.
배리스터층 원료
ZnO 96.8중량%
Co3O40.8%
Pr6O112.0%
Cr2O30.2%
Al2O30.003%
SrCO30.2% (SrO로서 환산된)
그 포트는 회전테이블에 장착되고 이것에 의하여 합성분이 혼합된다. 그 혼합물은 증발접시에 이동되고, 드라이어에서 건조되고 그리고 연마된다. 그 연마된 혼합물은 유기 매개물과 결합하여 혼합되고 16시간 동안 분말로 만들어져서 반죽이 형성된다. 그 반죽은 닥터 브레이드에 의해 쉬트되고, 배리스터층 그린 쉬트를 얻는다.
다음 구성의 개시 물질이 사용되는 것을 제외하고 중간층 그린쉬트는 배리스터층 그린 쉬트와 같은 과정에 의해 얻는다.
중간층 원료
ZnO 92.3중량%
Co3O41.8%
Pr6O114.9%
Cr2O30.6%
SrCO30.4% (SrO로서 환산된)
다음 구성의 유전체층용 개시물질이 제공된다.
유전체층 원료
La2O366.3중량%
TiO233.5%
MnCO30.2% (MnO로서 환산된)
분산제는 1,200℃에서 2시간 동안 혼합되어 연마되고 건조되어서 석회된다. 그 석회된 제품은 유리분말가 결합하여 혼합되고 연마된다. 그 혼합물은 유리 중량의 1%를 포함한다. 그 속에 사용된 유리분말은 다음 구성을 가진다.
ZnO 59.70중량%
B2O321.72%
SiO29.64%
CaO 8.94%
유기 매개물은 그 혼합물에 첨가되고, 16시간 동안 혼합되고 분말로 만들어져서 반죽이 형성된다. 그 반죽은 닥터 브레이드에 의해 쉬트되고, 유전체층 그린 쉬트를 얻는다.
Ag-Pd 분말을 포함하고 있는 내부판 형성 반죽은 배리스터층 그린 쉬트와 유전체층 그린 쉬트상에 프린트된다. 중간층 그린 쉬트를 포함하고 있는 그 그린 쉬트는 저장되어 있고 도 1에 도시된 구조의 적층을 형성하기 위해 밀집된다. 더 상세하게, 배리스터층 그린 쉬트의 소정의 수가 저장되어 있고, 그 위에 중간층 그린 쉬트가 놓이고, 그리고 그 위에 유전체층 그린쉬트의 소정의 수가 좀더 저장된다. 그 그린 쉬트는 단지 하나의 배리스터 층이 내부판 사이에 끼워져 있고 (즉, 내부판 사이에 끼워진 배리스터층 각각의 수는 1이다) 그리고 내부판 사이에 끼워진 유전체층 각각의 수는 10일 정도로 겹쳐 쌓여 있다.
다음, 그 적층은 일정 치수로 절단되어 그린 칩을 형성하고, 이 칩은 연소되어 소자본체를 형성한다. 그린 칩은 표 1에 나타난 바와 같이 3가지 상이한 유지온도(안정대에서의 온도)에서 연소된다. 그 연소과정은 가열단계, 유지단계 그리고 냉각 단계를 포함한다. 600℃ 까지의 가열단계는 공기중에서 실행되고 다음 가열의 가열단계, 온도 유지 단계, 그리고 600℃까지 냉각의 냉각단계는 산소대기에서 실행되고; 그리고 600℃에서의 다음 냉각은 공기중에서 실행된다. 그 연소시간, 즉, 온도 유지 단계의 보존시간은 4시간이다. 가열단계에서, 접합재 제거는 2시간 동안 600℃의 온도를 유지함으로써 실행된다. 연소 후반에는 배리스터층은 110㎛ 두께이고 중간층은 100㎛ 두께이고 유전체층 각각은 7㎛ 두께이고 그리고 내부판 각각은 2에서 3㎛ 두께이다. 그 중간층은 각각이 10㎛ 두께인 확산 지역을 포함한다.
그 소자본체는 2㎜의 직경으로 ZrO2구와 함께 배럴 연마된다.
다음, 은의 단자전극은 내부판이 노출된 소자본체의 반대편 표면상에 파로마 방법에 의해 형성된다. 유리 보호 필름이 단자 전극을 제외하고 본체의 전체 표면부에 형성된다. 니켈 도금과 주석-납 도금이 연속적으로 실행되고 도금필름을 단자전극 표면부에 형성한다. 이런 방식으로 적층형 복합기능소자가 완성된다.
그러면 얻어진 샘플은 다음 테스트에 의해 조사된다.
(배리스터 특성)
케이틀레이 237을 사용하여, 샘플은 ㎜당 배리스터 전압(V1mA/㎜), 0.1에서 1mA 까지의 전압 비선형지수, 그리고 1에서 10mA 까지의 전압 비선형 지수에 대하여 측정된다. 비선형지수 α1과 α10는 다음 식에 따라서 환산된다.
α1= {log(I1/I0.1)/log(V1/V0.1)}
α10= {log(I10/I1)/log(V10/V1)}
여기서 V10, V1, 그리고 V0.1는 각각 10㎃(=I10), 1㎃(=I1), 그리고 0.1㎃(=I0.1)의 전류에 있어서의 배리스터 전압이다.
전자재료 공업협회 표준 EMAS-8302에 따라서, 8/20㎲의 임펄스 전류가 작용할 때 배리스터 전압의 퍼센트 변화가 ±10%내로 떨어지는 최대 피크 전류로서 서지 저항은 측정된다.
전자재료 공업협회 표준 EMAS-8302에 따라서, 2㎧의 사각파 임펄스 전류가 작용할 때, 배리스터 전압의 퍼센트 변화가 ±10%내로 떨어지는 최대 에너지(J)로서 최대 에너지 용량은 측정된다.
최대 정진용량은 IEC 1000-4-2의 테스트 방법에 의해 측정된다.
(축전기 특성)
LCR 계량기를 사용하여, 용량과 유전손실(tanδ)은 전압 1볼트, 주파수 1KHZ, 그리고 온도 25℃ 조건하에 측정된다.
그 측정 결과는 표 1에 나타나 있다.
목적을 비교하기 위해 산화아연 배리스터는 배리스터층 그린 쉬트와 내부판 반죽을 사용하여 준비된다. 배리스터 층의 두께는 표 1에 나타난 예에서와 같다. 이 배리스터는 표 2에 나타난 온도에서 연소된다. 그 배리스터는 표 1에서의 예와 같은 테스트에 의해 배리스터 특성에 대해서 조사된다.
또한 목적을 비교하기 위해, 적층 칩 축전기는 유전체층 그린 쉬트와 내부판 반죽을 사용하여 준비된다. 유전체층의 두께와 수는 표 1에 나타난 예에서와 같다. 이 축전기는 표 3에 나타난 온도에서 연소된다. 그 축전기는 표 1에서의 예와 같은 테스트에 의해 축전기 특성에 대해서 조사된다. 그 결과는 표 3에 나타나 있다.
적층형 복합기능 소자
샘플No. 연소온도(℃) 배리스터전압(V) α1 α10 피크전류(A/㎣) 최대에너지(J/㎣) 정전처리용량(kV/㎣) 용량(pF) tanδ(%)
1 1140 62.8 31.8 33.2 290 1.2 30 1367 2.09
2 1150 43.1 26.5 28.3 290 1.2 30 1392 1.26
3 1160 3.89 18.6 22.4 280 1.2 30 1608 4.41
산화아연 배리스터
배리스터No. 연소온도(℃) 배리스터전압(V) α1 α10 피크전류(A/㎣) 최대에너지(J/㎣) 정전처리용량(kV/㎣) 용량(pF) tanδ(%)
1 1150 101.5 43.2 35.6 250 1.0 15 65.8 1.03
2 1200 55.5 28.6 28.7 260 1.0 15 112.5 1.76
3 1250 27.7 23.0 25.5 260 1.0 15 249.0 3.48
적층 칩 축전기
축전기No. 연소온도(℃) 용량(pF) tanδ(%)
1 1150 1322 0.03
2 1200 1328 0.07
3 1250 1283 0.08
본 발명에 의한 적층형 복합 기능 소자 샘플의 배리스터와 축전기 특성을 나타내는 표 1을 단일 기능 배리스터의 특성을 나타내는 표 2와 단일 기능 축전기의 특성을 나타내는 표 3과의 비교는 본 발명에 의한 적층형 복합 기능 소자가 단일 기능 소자의 특성과 같은 배리스터와 축전기 특성을 나타내는 것을 보여주고 있다.
도 3에 도시된 파형의 전압은 표 1의 소자샘플 No.2를 가로질러 인가되고 그 결과 출력전압이 측정된다. 그 결과는 도 4에 도시되어 있다. 목적을 비교하기 위해 같은 파형의 전압이 산화아연 배리스터를 가로 질러서 인가되고 그 결과 출력전압이 측정된다. 그 결과는 도 5에 도시되어 있다. 그 산화아연 배리스터는 도 5에서 도시된 바와 같이 10㎱ 보다 적은 노이즈을 흡수할 수 없는 반면, 본 발명의 소자는 도 4에서 도시된 바와 같이 10㎱ 보다 적은 상승 시간을 가진 급격한 상승 노이즈을 흡수할 수 있다.
(유전체층 구성에 관한 비교)
원료 1(BaCO3+CaCO3+TiO2), 원료 2(SrCO3+CaCO3+TiO2) 또는 원료 3(BaCO3+Nd2O3+TiO2)이 유전체층용 개시 물질로서 사용된다는 것을 제외하고 적층형 복합 기능 소자 샘플은 표 1에서와 같은 과정에 의해 준비된다. 유전체층은 원료 1으로 개시될 때 (Ba, Ca) TiO3, 원료 2는 개시될 때 (Sr, Ca)TiO3, 그리고 원료 3으로 개시될 때 (Ba, Nd)TiO3를 기본으로 한 구성을 가진다.
이 샘플에서, 유전체층과 배리스터층 사이의 결합력은 낮아서 유전체층은 연소 또는 배럴링 상에서 박리된다.
적층형 복합기능 소자 샘플는 유전체층용 개시물질로서 다음 구성 1 또는 2를 사용하여 준비된다. 또한 준비된 것은 소자 샘플의 측정기 부와 같은 구조를 가진 적층 칩 축전기이다. 이 샘플의 특성은 측정되어 비교되고, 표 1의 소자샘플과 표 3의 축전기의 관계 처럼 동일한 축전기 특성을 가진다는 것을 발견한다.
유전체층 원료 구성 1
La2O370.0중량%
TiO229.8%
MnCO30.2% (MnO로서 환산된)
유전체층 원료 구성 2
La2O350.0중량%
TiO249.8%
MnCO30.2% (MnO로서 환산된)
(중간층이 없는 소자)
적층형 복합 기능 소자 샘플은 중간층이 생략된 것을 제외하고 표 1에서의 샘플로서 준비된다. 이 샘플은 조사되어 낮은 전압 비선형 지수와 5% 이상의 tanδ을 찾을 수 있다.
(유리 없는 유전체층을 가진 소자)
유전체층에 유리가 첨가되지 않는 것과 내부판 사이에 끼워진 유전체층 각각의 수가 1인 것을 제외하고 적층형 복합 기능 소자 샘플은 표 1에서 샘플 No.2로서 준비된다. 이 소자본체의 교차 단면은 주사전자 현미경(SEM)을 통해 찍힌 현미경 사진에 나타나 있다. 목적을 비교하기 위해 표 1에서의 샘플 No.2의 본체의 SEM 현미경 사진은 도 7과 도 8에 도시되어 있다. 도 8는 도 7의 확대도이다. 도 6 내지 도 8에 나타난 바와 같이, 유전체층에 유리의 첨가는 그 본체의 비틀림을 실질적으로 완전히 억제시킨다. 도 6 내지 도 8에서 축전기 부가 상부면상에 있다는 것을 알수 있다. 도 8의 아래 부분에서 관측된 두 개의 흰선은 배리스터 내부판이다.
(유전체층의 열수축 곡선)
도 9는 배리스터층 그린 쉬트, 표 1에서의 샘플을 준비하는데 사용하는 유전물질과 유리를 포함하는 유전체층 그린 쉬트, 그리고 단지 유전물질 만을 포함하는 유전체층 그린 쉬트의 열수축 곡선을 도시한다.
몇몇 바람직한 실시예가 설명되었지만, 많은 수정과 변경이 상기 기술의 관점에서 만들어질 수 있다. 그러므로, 첨부된 청구항의 범위내에서, 본 발명은 본질적으로 설명된 것보다 다른 방법으로 실시될 수 있다는 것을 알수 있다.

Claims (9)

  1. 배리스터 부와 그 배리스터 부상에 배치된 축전기 부를 가진 본체 그리고 상기 본체의 외면상에 형성된 한쌍의 단자 전극으로 구성된 적층형 복합기능 소자에 있어서,
    상기 배리스터 부가 내부판 사이에 끼워진 적어도 하나의 배리스터 층을 포함하고,
    상기 축전기 부가 내부판 사이에 끼워진 적어도 하나의 유전체층을 포함하고,
    상기 배리스터 부와 상기 축전기 부가 상기 단자 전극에 의해 전기적으로 병렬 연결되어 있고,
    상기 배리스터 층이 주성분으로서 산화아연과 보조성분으로서 적어도 하나의 란탄계 산화물을 포함하고 있고, 그리고
    상기 유전체층이 주성분으로서 란탄늄과 티타늄을 포함하는 산화물 또는 티타늄 산화물을 포함하고 있는 것을 특징으로 하는 적층형 복합 기능 소자.
  2. 제 1 항에 있어서, 상기 유전체층이 유리를 더 포함하고 있는 것을 특징으로 하는 소자.
  3. 제 2 항에 있어서, 상기 유전체층이 0.1 내지 5중량%의 유리를 포함하고 있는 것을 특징으로 하는 소자.
  4. 제 1 항에 있어서, 상기 유전체층이 산화망간을 더 포함하고 있는 것을 특징으로 하는 소자.
  5. 제 4 항에 있어서, 상기 유전체층이 산화망간 0.1 내지 3중량%의 산화망간을 포함하고 있는 것을 특징으로 하는 소자.
  6. 제 1 항에 있어서, 상기 배리스터 부와 상기 축전기 부 사이의 중간층으로서 상기 배리스터 층의 비저항과 상기 유전체층의 비저항중 낮은 하나 보다 더 높은 비저항을 가진 상기 중간층으로 더 구성되어 있는 것을 특징으로 하는 소자.
  7. 제 6 항에 있어서, 상기 중간층이 주성분으로서 상기 배리스터 층의 산화물 및/또는 상기 유전체층의 산화물을 포함하고 있는 것을 특징으로 하는 소자.
  8. 제 1 항에 있어서, 상기 배리스터 부와 상기 축전기 부 사이의 계면을 매개로 하여 서로 인접하게 배치된 상기 배리스터 부의 내부판과 상기 축전기 부의 내부판이 연결되어 같은 전위를 받는 것을 특징으로 하는 소자.
  9. 제 1 항에 따른 적층형 복합기능 소자를 준비하는 방법에 있어서,
    배리스터 층의 원료 분말을 포함하는 그린 쉬트와 유전체층의 원료 분말을 포함하는 그린 쉬트로 구성되어 있는 그린 본체를 형성하는 단계, 그리고
    700℃ 보다 더 높은 온도범위에서, 공기중의 산소농도 보다 더 높은 산소농도를 가진 대기에서 그린 본체를 연소시키는 단계로 구성되어 있는 것을 특징으로 하는 방법.
KR1019970052229A 1996-10-18 1997-10-13 적층형 복합기능 소자 및 그의 제조방법 KR100263276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29743896A JP3631341B2 (ja) 1996-10-18 1996-10-18 積層型複合機能素子およびその製造方法
JP96-297438 1996-10-18

Publications (2)

Publication Number Publication Date
KR19980032769A KR19980032769A (ko) 1998-07-25
KR100263276B1 true KR100263276B1 (ko) 2000-08-01

Family

ID=17846531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052229A KR100263276B1 (ko) 1996-10-18 1997-10-13 적층형 복합기능 소자 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5870273A (ko)
JP (1) JP3631341B2 (ko)
KR (1) KR100263276B1 (ko)
CN (1) CN1097271C (ko)
TW (1) TW345664B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072605A (ko) * 2014-12-15 2016-06-23 주식회사 아모텍 회로 보호 소자

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US5999398A (en) * 1998-06-24 1999-12-07 Avx Corporation Feed-through filter assembly having varistor and capacitor structure
JP4136113B2 (ja) * 1998-09-18 2008-08-20 Tdk株式会社 チップ型積層電子部品
EP1179826A1 (en) * 2000-07-12 2002-02-13 Littelfuse Ireland Development Company Limited An integrated passive device and a method for producing such a device
DE10064445A1 (de) * 2000-12-22 2002-07-11 Epcos Ag Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement
DE10064447C2 (de) * 2000-12-22 2003-01-02 Epcos Ag Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement
DE10110680A1 (de) * 2001-03-06 2002-10-02 Epcos Ag Elektrisches Bauelement
US8600519B2 (en) * 2001-04-13 2013-12-03 Greatbatch Ltd. Transient voltage/current protection system for electronic circuits associated with implanted leads
US20090163980A1 (en) * 2007-12-21 2009-06-25 Greatbatch Ltd. Switch for turning off therapy delivery of an active implantable medical device during mri scans
US20090163981A1 (en) * 2007-12-21 2009-06-25 Greatbatch Ltd. Multiplexer for selection of an mri compatible band stop filter or switch placed in series with a particular therapy electrode of an active implantable medical device
US7469558B2 (en) * 2001-07-10 2008-12-30 Springworks, Llc As-deposited planar optical waveguides with low scattering loss and methods for their manufacture
DE10144364A1 (de) * 2001-09-10 2003-04-03 Epcos Ag Elektrisches Vielschichtbauelement
JP2003101435A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101436A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101434A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
US7404877B2 (en) * 2001-11-09 2008-07-29 Springworks, Llc Low temperature zirconia based thermal barrier layer by PVD
DE10155594A1 (de) * 2001-11-13 2003-05-22 Philips Corp Intellectual Pty Verfrahren zum Herstellen eines aus mehreren Schichten bestehenden mikroelektronischen Substrats
US20030175142A1 (en) * 2002-03-16 2003-09-18 Vassiliki Milonopoulou Rare-earth pre-alloyed PVD targets for dielectric planar applications
US6884327B2 (en) 2002-03-16 2005-04-26 Tao Pan Mode size converter for a planar waveguide
US7378356B2 (en) * 2002-03-16 2008-05-27 Springworks, Llc Biased pulse DC reactive sputtering of oxide films
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
DE10218799A1 (de) * 2002-04-23 2003-11-13 Ihp Gmbh Halbleiterkondensator mit Praseodymoxid als Dielektrikum
US7307829B1 (en) 2002-05-17 2007-12-11 Daniel Devoe Integrated broadband ceramic capacitor array
US7075776B1 (en) * 2002-05-17 2006-07-11 Daniel Devoe Integrated broadband ceramic capacitor array
JP3908611B2 (ja) * 2002-06-25 2007-04-25 Tdk株式会社 電圧非直線性抵抗体磁器組成物および電子部品
US8431264B2 (en) * 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8021778B2 (en) * 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8445130B2 (en) * 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) * 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US7993773B2 (en) 2002-08-09 2011-08-09 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8394522B2 (en) * 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
AU2003261463A1 (en) * 2002-08-27 2004-03-19 Symmorphix, Inc. Optically coupling into highly uniform waveguides
EP1597408B1 (en) 2003-02-27 2012-12-05 Symmorphix, Inc. Method for forming dielectric barrier layers
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US8728285B2 (en) * 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
JP4432489B2 (ja) * 2003-12-25 2010-03-17 パナソニック株式会社 静電気対策部品の製造方法
CN1331790C (zh) * 2004-03-08 2007-08-15 华南理工大学 一种玻璃材料及其制备方法与应用
DE102004016146B4 (de) * 2004-04-01 2006-09-14 Epcos Ag Elektrisches Vielschichtbauelement
US20060034029A1 (en) * 2004-08-13 2006-02-16 Cyntec Company Current detector with improved resistance adjustable range and heat dissipation
DE102004045009B4 (de) * 2004-09-16 2008-03-27 Epcos Ag Elektrisches Bauelement und dessen Verwendung
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
US7959769B2 (en) * 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
US8636876B2 (en) * 2004-12-08 2014-01-28 R. Ernest Demaray Deposition of LiCoO2
US7782587B2 (en) 2005-03-01 2010-08-24 X2Y Attenuators, Llc Internally overlapped conditioners
JP4715248B2 (ja) * 2005-03-11 2011-07-06 パナソニック株式会社 積層セラミック電子部品
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
CN101156221B (zh) * 2005-04-01 2012-02-08 松下电器产业株式会社 变阻器和使用该变阻器的电子部件模块
JP4227597B2 (ja) * 2005-04-01 2009-02-18 Tdk株式会社 バリスタ
US7705708B2 (en) * 2005-04-01 2010-04-27 Tdk Corporation Varistor and method of producing the same
KR100691156B1 (ko) 2005-04-06 2007-03-09 삼성전기주식회사 적층형 유전체 필터
JP2006324555A (ja) * 2005-05-20 2006-11-30 Nec Tokin Corp 積層型コンデンサ及びその製造方法
US7838133B2 (en) * 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
JP2007091538A (ja) * 2005-09-29 2007-04-12 Tdk Corp 非磁性Znフェライトおよびこれを用いた複合積層型電子部品
JP4710560B2 (ja) * 2005-11-15 2011-06-29 Tdk株式会社 積層型チップバリスタの製造方法
JP2007242986A (ja) * 2006-03-10 2007-09-20 Tdk Corp 接合中間層および複合積層型電子部品
JP4577250B2 (ja) * 2006-03-27 2010-11-10 Tdk株式会社 バリスタ及び発光装置
KR20090069323A (ko) * 2006-09-29 2009-06-30 인피니트 파워 솔루션스, 인크. 가요성 기판의 마스킹 및 가요성 기판에 배터리 층을 증착하기 위한 재료의 구속
US8197781B2 (en) * 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
JP4893371B2 (ja) * 2007-03-02 2012-03-07 Tdk株式会社 バリスタ素子
TW200903530A (en) * 2007-03-30 2009-01-16 Tdk Corp Voltage non-linear resistance ceramic composition and voltage non-linear resistance element
DE102007020783A1 (de) * 2007-05-03 2008-11-06 Epcos Ag Elektrisches Vielschichtbauelement
DE102007031510A1 (de) * 2007-07-06 2009-01-08 Epcos Ag Elektrisches Vielschichtbauelement
DE102007046607A1 (de) * 2007-09-28 2009-04-02 Epcos Ag Elektrisches Vielschichtbauelement sowie Verfahren zur Herstellung eines elektrischen Vielschichtbauelements
US9334557B2 (en) * 2007-12-21 2016-05-10 Sapurast Research Llc Method for sputter targets for electrolyte films
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
EP2229706B1 (en) 2008-01-11 2014-12-24 Infinite Power Solutions, Inc. Thin film encapsulation for thin film batteries and other devices
JP5032351B2 (ja) * 2008-01-25 2012-09-26 Tdk株式会社 バリスタ
US8068328B2 (en) * 2008-03-12 2011-11-29 Intel Corporation Nanolithographic method of manufacturing an embedded passive device for a microelectronic application, and microelectronic device containing same
JP5163228B2 (ja) * 2008-03-28 2013-03-13 Tdk株式会社 バリスタ
KR101672254B1 (ko) * 2008-04-02 2016-11-08 사푸라스트 리써치 엘엘씨 에너지 수확과 관련된 에너지 저장 장치를 위한 수동적인 과전압/부족전압 제어 및 보호
JP5359587B2 (ja) * 2008-07-24 2013-12-04 Tdk株式会社 静電気対策素子
KR102155933B1 (ko) 2008-08-11 2020-09-14 사푸라스트 리써치 엘엘씨 전자기 에너지를 수확하기 위한 일체형 컬렉터 표면을 갖는 에너지 디바이스 및 전자기 에너지를 수확하는 방법
EP2332127A4 (en) * 2008-09-12 2011-11-09 Infinite Power Solutions Inc ENERGY DEVICE HAVING AN INTEGRATED CONDUCTIVE SURFACE FOR DATA COMMUNICATION VIA ELECTROMAGNETIC ENERGY AND ASSOCIATED METHOD
WO2010042594A1 (en) * 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
CN101503292B (zh) * 2009-03-07 2011-09-14 抚顺电瓷制造有限公司 直流氧化锌电阻片
CN102439778B (zh) * 2009-05-20 2016-02-10 萨普拉斯特研究有限责任公司 用于将电化学器件集成到固定设施之内或之上的方法
US8865028B2 (en) * 2009-08-27 2014-10-21 Amotech Co. Ltd. ZnO-based varistor composition
JP5492998B2 (ja) 2009-09-01 2014-05-14 インフィニット パワー ソリューションズ, インコーポレイテッド 薄膜バッテリを組み込んだプリント回路基板
JP5120406B2 (ja) * 2010-03-31 2013-01-16 Tdk株式会社 セラミック電子部品及びセラミック電子部品の製造方法
WO2011156392A1 (en) 2010-06-07 2011-12-15 Infinite Power Solutions, Inc. Rechargeable, high-density electrochemical device
KR101429034B1 (ko) * 2012-01-27 2014-08-11 티디케이가부시기가이샤 유전체 자기 조성물 및 전자 부품
GB2502971B (en) * 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
US9398683B2 (en) * 2013-03-26 2016-07-19 Apple Inc. Packaged capacitor component with multiple self-resonance frequencies
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법
KR101948164B1 (ko) * 2015-05-04 2019-04-22 주식회사 아모텍 바리스터 세라믹 및 이의 제조방법
CN106205912A (zh) * 2016-07-25 2016-12-07 上海长园维安电子线路保护有限公司 一种新型并联结构过流保护元件
CN106252004B (zh) * 2016-07-27 2019-05-14 肇庆鼎晟电子科技有限公司 一种新型阻容复合芯片及其制造方法
CN106783837A (zh) * 2017-01-20 2017-05-31 北京元六鸿远电子科技股份有限公司 一种lrc组件结构
US10607777B2 (en) * 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
CN110520951B (zh) * 2017-03-29 2022-01-25 阿莫技术有限公司 触电保护元件、其制造方法及具备其的便携式电子装置
CN106946562B (zh) * 2017-04-13 2020-11-10 贵州大学 In3+、Nb5+复合施主掺杂ZnO压敏陶瓷及制备方法
DE102017108384A1 (de) 2017-04-20 2018-10-25 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
KR102150552B1 (ko) * 2018-06-28 2020-09-01 삼성전기주식회사 복합 전자 부품
US10910163B2 (en) * 2018-06-29 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same mounted thereon
KR102150550B1 (ko) * 2018-10-10 2020-09-01 삼성전기주식회사 적층 세라믹 전자부품 집합체
US20200343051A1 (en) * 2019-04-25 2020-10-29 Avx Corporation Integrated Component Including a Capacitor and Discrete Varistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535510B2 (ja) * 1986-07-26 1996-09-18 ティーディーケイ株式会社 ノイズ吸収素子
US4811164A (en) * 1988-03-28 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Monolithic capacitor-varistor
JP2556151B2 (ja) * 1989-11-21 1996-11-20 株式会社村田製作所 積層型バリスタ
US5072329A (en) * 1991-04-01 1991-12-10 Avx Corporation Delamination resistant ceramic capacitor and method of making same
JP3102139B2 (ja) * 1992-05-28 2000-10-23 株式会社村田製作所 積層型電子部品の製造方法
US5548474A (en) * 1994-03-01 1996-08-20 Avx Corporation Electrical components such as capacitors having electrodes with an insulating edge
US5739742A (en) * 1995-08-31 1998-04-14 Matsushita Electric Industrial Co., Ltd. Zinc oxide ceramics and method for producing the same and zinc oxide varistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072605A (ko) * 2014-12-15 2016-06-23 주식회사 아모텍 회로 보호 소자
KR102315812B1 (ko) * 2014-12-15 2021-10-21 (주)아모텍 회로 보호 소자

Also Published As

Publication number Publication date
US5870273A (en) 1999-02-09
JPH10125557A (ja) 1998-05-15
KR19980032769A (ko) 1998-07-25
CN1180908A (zh) 1998-05-06
TW345664B (en) 1998-11-21
CN1097271C (zh) 2002-12-25
JP3631341B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
KR100263276B1 (ko) 적층형 복합기능 소자 및 그의 제조방법
EP0734031B1 (en) Multilayer varistor
JP3838457B2 (ja) セラミックス複合積層部品
KR930010421B1 (ko) 적층형 입계 절연형 반도체 세라믹콘덴서 및 그 제조방법
JP4030180B2 (ja) セラミックス複合積層部品
US5166859A (en) Laminated semiconductor ceramic capacitor with a grain boundary-insulated structure and a method for producing the same
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JPH1064704A (ja) 積層チップ型電子部品
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
EP0610516B1 (en) Method of producing ceramic component
JP2697095B2 (ja) セラミックコンデンサ及びその製造方法
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法
JP2715529B2 (ja) セラミックコンデンサ及びその製造方法
JP2707707B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2773309B2 (ja) セラミックコンデンサ及びその製造方法
JP2737280B2 (ja) セラミックコンデンサ及びその製造方法
JP2743448B2 (ja) セラミックコンデンサ及びその製造方法
JP2646734B2 (ja) セラミックコンデンサ及びその製造方法
JP2745656B2 (ja) セラミックコンデンサ及びその製造方法
JP2661246B2 (ja) セラミックコンデンサ及びその製造方法
JP2697123B2 (ja) セラミックコンデンサ及びその製造方法
JP2737244B2 (ja) セラミックコンデンサ及びその製造方法
JPH05291074A (ja) 積層型セラミック素子の製造方法
JPH02248018A (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090508

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee