JPH11317308A - 積層インダクタ及びその製造方法 - Google Patents

積層インダクタ及びその製造方法

Info

Publication number
JPH11317308A
JPH11317308A JP10121944A JP12194498A JPH11317308A JP H11317308 A JPH11317308 A JP H11317308A JP 10121944 A JP10121944 A JP 10121944A JP 12194498 A JP12194498 A JP 12194498A JP H11317308 A JPH11317308 A JP H11317308A
Authority
JP
Japan
Prior art keywords
coil
lead
insulating material
chip
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10121944A
Other languages
English (en)
Other versions
JP3351738B2 (ja
Inventor
Osamu Takahashi
修 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP12194498A priority Critical patent/JP3351738B2/ja
Priority to US09/299,742 priority patent/US6154114A/en
Priority to DE69910483T priority patent/DE69910483D1/de
Priority to KR10-1999-0015568A priority patent/KR100534169B1/ko
Priority to EP99108716A priority patent/EP0953994B1/en
Publication of JPH11317308A publication Critical patent/JPH11317308A/ja
Priority to HK00100104A priority patent/HK1021851A1/xx
Priority to US09/635,222 priority patent/US6675462B1/en
Application granted granted Critical
Publication of JP3351738B2 publication Critical patent/JP3351738B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】 コイルの磁束により外部端子電極に発生する
渦電流を低減し、さらにはインダクタンス値の調整・変
更が容易に可能な積層インダクタ及びその製造方法を提
供する。 【解決手段】 表面に内部導体21aが形成された絶縁
材料シートを積層し、内部導体21aを螺旋状に接続し
てなるコイル12と、コイル12端部と外部端子電極と
を接続する引出し内部導体22a〜25aが内部に形成
されたチップ11を備え、コイル12の周回中心線と平
行なチップ11の表面に外部端子電極13a,13bが
形成された積層チップインダクタ10を構成する。これ
により、コイルに発生する磁束が外部端子電極面に交差
しないので、外部端子電極における渦電流の発生を防止
できると共に、引き出し内部導体のコイル端部への接続
位置を変えることにより、インダクタンス値を容易に変
えることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子回路に用
いられる積層インダクタ及びその製造方法に関し、特に
チップ長手方向にコイルを形成する内部導体を積層した
積層インダクタに関するものである。
【0002】
【従来の技術】従来の積層インダクタにおいては、コイ
ルを形成する内部導体の積層方向とチップ外形との関係
は、大きく分けて2種類存在する。例えば、積層チップ
インダクタは、絶縁体材料やフェライト磁性体材料中に
銀若しくは銀−パラジウム合金等からなる内部導体をコ
イル状に形成し、その両端を外部端子電極に接続した構
造となっている。
【0003】この積層チップインダクタにおける内部導
体の積層方向とチップ外形との関係の一つは、図2に示
すように、積層チップインダクタ1の厚み方向Lt (若
しくは幅方向Lw )に内部導体2を積層したタイプで、
一般的な積層チップインダクタはこの構造をなしてい
る。ここで、コイル状の内部導体2の両端のそれぞれは
外部端子電極3a,3bに接続されている。
【0004】これに対して、図3に示すように、チップ
の長手方向Ll に内部導体4を積層し、内部導体4の両
端をチップ長手方向両端部に形成された外部端子電極5
a,5bに接続した構造の積層チップインダクタ6が知
られている(特開平8−55726号公報)。
【0005】この構造は、一般的に縦積層型と称されて
おり、比較的高いインダクタンス値が得られることや、
自己共振周波数を高くすることができるなどの特徴を有
している。
【0006】縦積層型の積層チップインダクタの積層構
造は、例えば図4に示すような構造となっている。即
ち、L字形状の内部導体パターン4a,4bを形成した
磁性体シート7a,7bを複数積層し、ビアホール8
a,8bによって内部導体パターン4a,4bをスパイ
ラル状に接続してコイルが形成されている。さらに、内
部導体パターン4a,4bによって形成されたコイルの
両端には、複数積層された磁性体シート7c,7dのそ
れぞれに形成されたビアホール8c,8dが接続されて
いる。
【0007】これにより、複数のビアホール8c,8d
が連結されてなる導体引出し部が形成され、両端の磁性
体シート7c,7dの表面に露出したビアホール8c,
8dが外部端子電極5a,5bに接続される。この外部
端子電極5a,5bは、チップの長手方向の両端面及び
これらの端面に隣接する面の一部にかけて形成されてい
る。
【0008】
【発明が解決しようとする課題】前述したように従来の
縦積層型の積層チップインダクタ6は、内部導体4によ
って形成されるコイルの周回中心線がほぼ直交するチッ
プ長手方向の両端面に外部端子電極5a,5bが形成さ
れている。
【0009】このため、コイルに通電されたときに発生
する磁束が外部端子電極5a,5b面を通過するとき
に、外部端子電極5a,5b内に渦電流が発生し、これ
が損失を大きくする要因の一つになっていた。
【0010】さらに、内部導体4と外部端子電極5a,
5bがほぼ平行に形成されているため、これらの間に浮
遊容量が発生し、この浮遊容量がインダクタの自己共振
周波数低下の要因の一つになっていた。
【0011】また、上記縦積層型の積層チップインダク
タの製造にあたって、インダクタンス値の調整を行うた
めには、コア面積を変える等の設計変更を行うしかな
く、インダクタンス値が異なる毎に設計内容を変える必
要があり、設計仕様の管理等が非常に複雑になってい
た。
【0012】本発明の目的は上記の問題点に鑑み、コイ
ルの磁束により外部端子電極に発生する渦電流を低減
し、さらにはインダクタンス値の調整・変更が容易に可
能な積層インダクタ及びその製造方法を提供することに
ある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項1では、コイルが埋設された積層構
造のチップと、該チップ表面に形成され前記コイルの端
に接続する外部端子電極とを備えた積層インダクタにお
いて、前記積層構造の所定層に形成され、前記コイルの
周回中心線にほぼ平行なチップ表面に露出すると共に前
記コイルの端部に接続された引き出し内部導体を有する
引き出し層を設け、前記外部端子電極は、前記コイルの
周回中心線にほぼ平行な面に形成され且つ前記引き出し
内部導体に接続されている積層インダクタを提案する。
【0014】該積層インダクタによれば、前記外部端子
電極が前記コイルの周回中心線にほぼ平行な面に形成さ
れているため、前記コイルに通電した際に該コイルに発
生する磁束は前記外部端子電極面に交差することがない
ので、外部端子電極における渦電流の発生を防止でき、
該渦電流の発生による損失の増大を抑制できる。
【0015】また、請求項2では、請求項1記載の積層
インダクタにおいて、前記引き出し内部導体は、前記コ
イルの周回中心線にほぼ平行な全ての面に露出している
積層インダクタを提案する。
【0016】該積層インダクタによれば、前記引き出し
内部導体が前記コイルの周回中心線にほぼ平行な全ての
面に露出しているので、製造時において前記引き出し内
部導体の露出面を選定する必要がない。
【0017】また、請求項3では、請求項1記載の積層
インダクタにおいて、前記チップは正方形の絶縁材料シ
ートを積層した直方体形状をなし、前記引き出し層は第
1引き出し内部導体が形成された絶縁材料シートと第2
引き出し内部導体が形成された絶縁シートとから構成さ
れると共に、前記第1引き出し内部導体は前記絶縁材料
シートの中央で交差し4つの端が絶縁材料シートの縁に
達する所定幅の十字形状をなし、前記第2引き出し内部
導体は所定幅の線形をなすと共に一端が前記絶縁材料シ
ートのほぼ中央で前記第1引き出し内部導体に接続し、
他端が前記コイル端部の所定箇所に接続する位置に形成
されている積層インダクタを提案する。
【0018】該積層インダクタによれば、前記第1及び
第2引き出し内部導体によってコイル端と外部端子電極
が導電接続される。これらの第1及び第2引き出し内部
導体は十字形状及び線形状に形成されているため、コイ
ルに発生する磁束との交差面積を最小限に設定可能であ
り、これらの第1及び第2引き出し内部導体における渦
電流の発生が抑制される。また、前記チップが直方体形
状をなし、前記絶縁材料シートが正方形であり、前記第
1引き出し内部導体は前記コイルの周回中心線に平行な
4つのチップ表面に露出されるので、該4つのチップ表
面の何れに外部端子電極を形成しても同等の積層インダ
クタとなる。さらに、製造の際に前記第2引き出し内部
導体の形成位置を変え、前記第2引き出し内部導体の前
記コイル端部への接続位置を変えることにより容易にイ
ンダクタンス値を変更できる。
【0019】また、請求項4では、請求項1記載の積層
インダクタにおいて、前記チップは正方形の絶縁材料シ
ートを積層した直方体形状をなし、前記引き出し層は第
1引き出し内部導体が形成された絶縁材料シートと第2
引き出し内部導体が形成された絶縁シートとから構成さ
れると共に、前記第1引き出し内部導体は前記絶縁材料
シートの対角線上に形成されると共に両端のそれぞれが
2つの辺に跨る所定幅の線形をなし、前記第2引き出し
内部導体は所定幅の線形をなすと共に一端が前記絶縁材
料シートのほぼ中央で前記第1引き出し内部導体に接続
し、他端が前記コイル端部の所定箇所に接続する位置に
形成されている積層インダクタを提案する。
【0020】該積層インダクタによれば、前記第1及び
第2引き出し内部導体によってコイル端と外部端子電極
が導電接続される。これらの第1及び第2引き出し内部
導体は線形状に形成されているため、コイルに発生する
磁束との交差面積を最小限に設定可能であり、これらの
第1及び第2引き出し内部導体における渦電流の発生が
抑制される。また、前記チップが直方体形状をなし、前
記絶縁材料シートが正方形であり、前記第1引き出し内
部導体は前記コイルの周回中心線に平行な4つのチップ
表面に露出されるので、該4つのチップ表面の何れに外
部端子電極を形成しても同等の積層インダクタとなる。
さらに、製造の際に前記第2引き出し内部導体の形成位
置を変え、前記第2引き出し内部導体の前記コイル端部
への接続位置を変えることにより容易にインダクタンス
値を変更できる。
【0021】また、請求項5では、請求項1記載の積層
インダクタにおいて、前記外部端子電極は、前記コイル
の周回中心線方向の両端部に形成されると共に一部が隣
接面の周縁部に連続して形成されている積層インダクタ
を提案する。
【0022】該積層インダクタによれば、2つの外部端
子電極間の距離を長く設定することができるので、基板
に実装した際の基板のたわみにより前記外部端子電極に
生じる応力を低減することができる。
【0023】また、請求項6では、請求項1記載の積層
インダクタにおいて、前記外部端子電極は、前記コイル
の周回中心線にほぼ平行な2つの面のそれぞれに前記コ
イルの周回中心線方向の両端部に形成されていると共
に、該外部端子電極が形成された2つの面は基板搭載時
に基板面に対向する前記コイルの周回中心線にほぼ平行
な面に隣接する積層インダクタを提案する。
【0024】該積層インダクタによれば、2つの外部端
子電極間の距離を長く設定することができるので、基板
に実装した際の基板のたわみにより前記外部端子電極に
生じる応力を低減することができる。さらに、外部端子
電極面が基板面に対して垂直になるように基板に実装可
能であり、基板面に垂直な2つのチップ表面のそれぞれ
に1対づつ外部端子電極が形成されているので、リフロ
ー時にチップが立ち上がるマンハッタン減少の発生を防
止することができる。
【0025】また、請求項7では、表面にI、L又はU
字形状の内部導体が形成されると共に該内部導体の端部
に接続されたビアホールが形成された複数の絶縁材料シ
ートを前記内部導体がコイルを形成するように積層して
なる周回層と、一端が前記コイルの端部に接続され他端
がシートの縁に達する引き出し内部導体が形成された1
枚以上の絶縁材料シートからなり、前記周回層の外側に
積層される引き出し層とを有するチップと、前記コイル
の周回中心線にほぼ平行なチップ表面に形成されると共
に前記引き出し内部導体に接続された外部端子電極とか
らなる積層インダクタの製造方法において、前記引き出
し層を構成する絶縁材料シートへの引き出し内部導体の
形成位置を変えて、該引き出し内部導体の前記コイル端
部への接続位置を変えることにより、異なるインダクタ
ンス値の積層インダクタを製造する積層インダクタの製
造方法を提案する。
【0026】該積層インダクタの製造方法によれば、前
記引き出し内部導体の前記コイル端部への接続位置を変
えることにより、前記コイル端部にはコイルとして機能
しない部分が生じるため、インダクタンス値を変えるこ
とができる。さらに、前記引き出し内部導体の形成位置
を変えるだけでインダクタンス値の変更あるいは調整が
可能であるので、製造時において引き出し内部導体の形
成位置が異なる絶縁材料シートを用意するだけで、外観
形状及び外部端子電極の形成位置を変えることなく、イ
ンダクタンス値の異なる積層チップインダクタを容易に
製造することができる。
【0027】また、請求項8では、請求項7記載の積層
インダクタの製造方法において、前記コイルの端部を構
成する内部導体と前記引き出し内部導体の少なくとも一
部が、絶縁材料シートを介在しないで対向し且つ接続す
るように、引き出し内部導体或いはコイル端部を構成す
る内部導体が形成された絶縁材料シートを他の絶縁材料
シートに対して表裏反転させて積層する積層インダクタ
の製造方法を提案する。
【0028】該積層インダクタの製造方法によれば、前
記引き出し内部導体の形成位置を変えることによりイン
ダクタンス値を変える際に、2枚以上の絶縁材料シート
にスルーホール加工等の変更を必要とする場合も、前記
引き出し内部導体或いはコイル端部を構成する内部導体
が形成された絶縁材料シートを他の絶縁材料シートに対
して表裏反転させて積層することにより、引き出し内部
導体が形成された1枚の絶縁材料シートの変更のみで可
能となる。
【0029】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図1は第1の実施形態の積層チッ
プインダクタ10を示す概略斜視図、図6はその積層構
造を示す図である。図において、11は磁性或いは非磁
性の絶縁材料からなる積層構造をなす直方体形状のチッ
プ、12はチップ11内に埋設された内部導体を螺旋状
に接続してなるコイルである。また、13a,13bは
外部端子電極で、コイル12の周回中心線12aに平行
な同一のチップ表面内に形成されている。
【0030】ここで、コイル12は、その周回中心線1
2aがチップ11の積層構造における積層方向に延びる
ように形成されている。
【0031】チップ11は、図6に示すように、正方形
状を有する所定厚さの絶縁材料シート21〜26を複数
積層して形成されている。以下の説明においては、図6
に対応して絶縁材料シート21〜26の積層方向を上下
方向として説明する。
【0032】即ち、チップ11は、周回層11a、引き
出し層11b,11c、ダミー層11d,11eとから
構成されている。
【0033】周回層11aはコイル12を形成する層
で、一端に導体が充填されたビアホール21bを有する
U字形状の内部導体21aが上面に形成された正方形の
絶縁材料シート21を複数積層して形成されてる。この
絶縁材料シート21を積層する際、上下層の内部導体2
1aの一端部と他端部がビアホール21b内の導体によ
って接続され、複数層に形成された内部導体21aによ
って螺旋状のコイル12が形成される。
【0034】以下の説明においては、導体が充填された
ビアホールを、単にビアホールと称し、「ビアホールに
接続される」「ビアホールによって接続される」は、そ
れぞれ「ビアホール内部に充填された導体に接続する」
「ビアホール内部に充填された導体によって接続され
る」の意味であるものとする。
【0035】引き出し層11bは、シート上面に引き出
し内部導体22aが形成された絶縁材料シート22と、
シート上面に引き出し内部導体23aが形成された絶縁
材料シート23とから構成され、周回層11aの上部に
配置されている。
【0036】また、一方の引き出し内部導体22aは、
一端がシート22のほぼ中央部に位置し、他端が所定位
置に形成されたビアホール22bに接続するように形成
され、ビアホール22bは周回層11aにおける最上層
の内部導体21aの他端21cに接続されている。
【0037】さらに、他方の引き出し内部導体23a
は、シート23のほぼ中央に形成されたビアホール23
bに接続するように必要最小限の幅を有する十字形に形
成され、4つの端部はシート23の4つの辺のそれぞれ
のほぼ中央に達している。また、ビアホール23bは上
記引き出し内部導体22aの一端22cに接続されてい
る。
【0038】これにより、引き出し内部導体23aは、
チップ11の4つの表面にのそれぞれに所定長さを有す
る線形状に露出する。
【0039】引き出し層11cは、シート上面に引き出
し内部導体24aが形成された絶縁材料シート24と、
シート上面に引き出し内部導体25aが形成された絶縁
材料シート25とから構成され、周回層11aの下部に
配置されている。
【0040】また、一方の引き出し内部導体24aは、
一端がシート24のほぼ中央部に形成されたビアホール
24bに接続し、他端が周回層11aにおける最下層の
ビアホール21bに接続するように形成されている。
【0041】さらに、他方の引き出し内部導体25a
は、シート25のほぼ中央で交差し、シート24に形成
されたビアホール24bに接続するように必要最小限の
幅を有する十字形に形成され、4つの端部のそれぞれは
シート25の4つの辺のほぼ中央に達している。
【0042】これにより、引き出し内部導体25aは、
チップ11の4つの表面のそれぞれに所定長さを有する
線形状に露出する。
【0043】ダミー層11d,11eのそれぞれは、内
部導体が形成されない複数の絶縁材料シ−ト26から構
成され、一方のダミー層11dは引き出し層11bの上
部に、また他方のダミー層11eは引き出し層11cの
下部にそれぞれ配置されている。
【0044】上記構成の積層チップインダクタによれ
ば、コイル12の周回中心線12aがほぼ直交するチッ
プ長手方向の両端面に外部端子電極が形成されていない
ので、図7に示すように、コイルに通電されたときに発
生する磁束φが外部端子電極13a,13bに交差する
ことがない。これにより、外部端子電極13a,13b
内に渦電流が発生することがないので、従来よりも損失
を低減することができる。
【0045】また、上記構成においては、コイル12に
発生した磁束が引き出し内部導体22a,23a,24
a,25aに交差するが、これらの引き出し内部導体の
面積は導通に必要最小限の面積とすることができるの
で、渦電流の発生は従来よりも大幅に低減され、損失の
発生を抑制できる。
【0046】さらに、コイルを形成する内部導体21a
と外部端子電極13a,13bは、それぞれの面がほぼ
直交するように形成されているため、これらの間に発生
する浮遊容量が従来よりも大幅に低減されるので、自己
共振周波数の低下を抑制できる。
【0047】また、上記構成の積層チップインダクタ
は、引き出し内部導体22aと周回層11a最上層の内
部導体21aとの接続位置を変えることによって、0〜
3/4ターン分のインダクタンス値を容易に変化させる
ことができる。
【0048】例えば、図8の(a)に示すように引き出
し内部導体22aの他端に形成されたビアホール22b
の位置を、周回層11aにおける最上層の内部導体21
aの他端21cに一致させた場合に、上記構成における
最大インダクタンス値となる。
【0049】また、図8の(b)〜(g)に示す位置に
引き出し内部導体22aの他端のビアホール22bが配
置されるように、これらを形成することによって、
(b)の場合には1/8ターン分のインダクタンス値が
減少し、(c)では1/4ターン分、(d)では3/8
ターン分、(e)では1/2ターン分、(f)では5/
8ターン分、(g)では3/4ターン分のインダクタン
ス値がそれぞれ減少する。
【0050】これにより、製造時において引き出し内部
導体22aの形成位置が異なる絶縁材料シート22を用
意するだけで、外観形状及び外部端子電極13a,13
bの形成位置を変えることなく、インダクタンス値の異
なる積層チップインダクタを容易に製造することができ
る。
【0051】従って、上記積層チップインダクタの製造
にあたって、インダクタンス値の調整を行うために、従
来のようにコア面積を変える等の大幅な設計変更を行う
ことなく、さらにインダクタンス値が異なる毎に大幅に
設計内容を変える必要がなく、設計仕様の管理等を非常
に簡単に行うことができる。
【0052】また、引き出し内部導体24aの形成位置
を変えると共に、周回層11aの最下層の絶縁材料シー
ト21におけるビアホール21bの形成位置を変え、こ
の最下層の内部導体21aと引き出し内部導体24aと
の接続点を変えることによっても、同様にインダクタン
ス値の変更が可能である。しかしこの場合、2枚の絶縁
材料シートの変更が必要になる。
【0053】次に、前述した積層チップインダクタの製
造方法を説明する。まず、低温焼成絶縁材料からなるス
ラリーをドクターブレード法によりグリーンシートにし
た。
【0054】さらに、グリーンシートの必要な位置に前
述したビアホールを形成し、銀を主成分とする導体ペー
ストを所定のパターンで、且つビアホール内部に充填さ
れるようにスクリーン印刷した後、導体ペーストがビア
ホールを通じて接合し、コイル12を形成するように積
層した。
【0055】尚、製造時においては、1枚のグリーンシ
ート上に複数の積層チップインダクタに対応する内部導
体を形成し、同様に内部導体を形成したグリーンシート
を複数枚積層して、複数個の積層チップインダクタを同
時に形成している。
【0056】次いで、上記積層体を熱圧着して一体化し
た後、一つ一つの積層チップインダクタに切断分離し、
大気中で加熱することにより、グリーンシートに含まれ
るバインダを除去(脱バインダ処理)した後、約900
℃の温度で大気中で1時間焼成した。
【0057】これにより得られた焼成体(チップ11)
は、図9に示すように、コイル12の周回中心線12a
にほぼ平行な4つのチップ表面に引き出し内部導体23
a,25aの端部が露出する。
【0058】この焼成体(チップ11)に、銀を主成分
としたガラスフリットを含んだ電極ペーストをスクリー
ン印刷して焼き付けることで、引き出し内部導体23
a,25aの露出部分に導電接続した外部端子電極13
a,13bを形成した。さらに、外部端子電極13a,
13bにニッケルメッキと半田メッキを施し、積層チッ
プインダクタを得た。
【0059】ここで、チップ11の4つの面のそれぞれ
に引き出し内部導体23a,25aが露出しているた
め、上記1対の外部端子電極13a,13bをチップ1
1の同一面内に形成する際にチップ11の方向選別を行
う必要がないので、生産性の向上を図ることができる。
【0060】尚、チップ11の表面に露出する引き出し
内部導体の形状は上記十字形状に限定されるものではな
い。例えば、上記十字形状の引き出し内部導体23a,
25aに代えて、図10に示すような引き出し内部導体
23a’,25a’を用いても同様の効果が得られる。
【0061】即ち、シート23,25の上面には、対角
線上に所定幅の引き出し内部導体23a’,25a’が
形成されている。これにより、引き出し内部導体23
a’,25a’のそれぞれは、その両端が隣接する2つ
の辺に跨った形状となり、図11に示すように、チップ
11の4つの表面のそれぞれに所定長さを有する線形状
に露出する。
【0062】従って、製造時に外部端子電極13a,1
3bを形成する際、上記同様に方向選別を行う必要がな
いので、生産性の向上を図ることができる。
【0063】次に、本発明の第2の実施形態を説明す
る。図12は第2の実施形態における積層チップインダ
クタの積層構造を示す図であり、外観は図1に示した第
1の実施形態と同じである。
【0064】図12において、前述した第1の実施形態
と同一構成部分は同一符号をもって表しその説明を省略
する。また、第1の実施形態と第2の実施形態との相違
点は、周回層11aにおけ最下層の内部導体21a’を
絶縁材料シート21の下面になるように配置して積層
し、引き出し内部導体24aの配置を変えることによっ
て、さらに0〜3/4ターン分のインダクタンス値を容
易に変化できるようにした点にある。
【0065】即ち、図12に示すように、周回層11a
の最下層の内部導体21a’は、第1の実施形態と同様
のU字形状を有し、絶縁材料シート21の下面に形成さ
れている。ここで、内部導体21a’の一端に形成され
たビアホール21bは、すぐ上の絶縁材料シート21に
形成されているビアホール21bに接続するように形成
されている。また、内部導体21a’は、周回層11a
の他の内部導体21aと接続してコイル12を形成する
ように配置されていることは言うまでもない。
【0066】さらに、引き出し層11cの引き出し内部
導体24aは、その他端が内部導体21a’の所定箇所
に接続するように形成されている。
【0067】上記構成によれば、図13の(a)に示す
ように引き出し内部導体24aの他端の位置を、周回層
11aにおける最下層の内部導体21a’の他端21
c’に一致させた場合に、第1の実施形態と比べた場合
の引き出し内部導体24aの形成位置によるインダクタ
ンス値の減少量は0になる。
【0068】また、図13の(b)〜(g)に示す位置
に引き出し内部導体24aの他端が配置されるように、
引き出し内部導体24aを形成することによって、
(b)の場合には1/8ターン分のインダクタンス値が
減少し、(c)では1/4ターン分、(d)では3/8
ターン分、(e)では1/2ターン分、(f)では5/
8ターン分、(g)では3/4ターン分のインダクタン
ス値がそれぞれ減少する。
【0069】これにより、製造時において引き出し内部
導体24aの形成位置が異なる絶縁材料シート24を用
意するだけで、インダクタンス値の異なる積層チップイ
ンダクタを製造することができる。これにより、外観形
状及び外部端子電極13a,13bの形成位置を変える
ことなく、引き出し内部導体22aの形成位置によるイ
ンダクタンス値の可変量と合わせて0〜3/2ターン分
のインダクタンス値を容易に変化させることができる。
【0070】従って、上記積層チップインダクタの製造
にあたって、インダクタンス値の調整を行うために、従
来のようにコア面積を変える等の大幅な設計変更を行う
ことなく、さらにインダクタンス値が異なる毎に大幅に
設計内容を変える必要がなく、設計仕様の管理等を非常
に簡単に行うことができる。
【0071】尚、第2の実施形態においても、第1の実
施形態と同様の効果が得られることは言うまでもない。
【0072】次に、本発明の第3の実施形態を説明す
る。図14は第3の実施形態における積層チップインダ
クタの積層構造を示す図であり、外観は図1に示した第
1の実施形態と同じである。
【0073】また、図14において、前述した第2の実
施形態と同一構成部分は同一符号をもって表しその節明
を省略する。第2の実施形態と第3の実施形態との相違
点は、引き出し層11b,11cの構成を変えたことに
ある。
【0074】即ち、引き出し層11bは、下面に所定幅
の線形の引き出し内部導体27aが形成された正方形状
を有する所定厚さの絶縁材料シート27によって構成さ
れている。この引き出し内部導体27aは、その一端が
絶縁材料シート27の縁に達し、他端が対向する内部導
体21aの所定箇所に接続される最小の長さに形成され
ている。
【0075】また、引き出し層11cは、上面に所定幅
の線形の引き出し内部導体28aが形成された正方形状
を有する所定厚さの絶縁材料シート28によって構成さ
れている。この引き出し内部導体28aは、その一端が
上記引き出し内部導体27aの一端と同じ側の絶縁材料
シート28の縁に達し、他端が対向する内部導体21
a’の所定箇所に接続される最小の長さに形成されてい
る。
【0076】上記構成の積層チップインダクタによれ
ば、コイル12の周回中心線12aがほぼ直交するチッ
プ長手方向の両端面に外部端子電極が形成されていない
ので、コイルに通電されたときに発生する磁束が外部端
子電極13a,13bに交差することがない。これによ
り、外部端子電極13a,13b内に渦電流が発生する
ことがないので、従来よりも損失を低減することができ
る。
【0077】さらに、コイルを形成する内部導体21a
と外部端子電極13a,13bは、それぞれの面がほぼ
直交するように形成されているため、これらの間に発生
する浮遊容量が従来よりも大幅に低減されるので、自己
共振周波数の低下を抑制できる。
【0078】さらに、上記構成においては、引き出し内
部導体27a,28bが絶縁材料シート27,28の周
縁部に形成されているため、コイル12に発生した磁束
が引き出し内部導体27a,28aとほとんど交差すこ
とが無いので、渦電流の発生は第1及び第2の実施形態
よりも低減され、損失の発生を抑制できる。
【0079】また、引き出し内部導体27aと周回層1
1a最上層の内部導体21aとの接続位置、或いは引き
出し内部導体28aと周回層11a最下層の内部導体2
1a’との接続位置を変えることによって、0〜1/2
ターン分のインダクタンス値を容易に変化させることが
できる。
【0080】これにより、製造時において引き出し内部
導体27a,28aの形成位置が異なる絶縁材料シート
27,28を用意するだけで、外観形状及び外部端子電
極13a,13bの形成位置を変えることなく、インダ
クタンス値の異なる積層チップインダクタを容易に製造
することができる。
【0081】従って、上記積層チップインダクタの製造
にあたって、インダクタンス値の調整を行うために、従
来のようにコア面積を変える等の大幅な設計変更を行う
ことなく、さらにインダクタンス値が異なる毎に大幅に
設計内容を変える必要がなく、設計仕様の管理等を非常
に簡単に行うことができる。
【0082】尚、本実施形態の積層チップインダクタ
は、前述した構成に限定されるものではない。例えば、
外部端子電極の形成位置を図15乃至図17に示すよう
な位置としても上記と同様の効果を得ることができる。
【0083】図15に示した積層チップインダクタ10
の外部端子電極14a,14bは、コイル12の周回中
心線12aに平行な同一のチップ表面に露出した引き出
し内部導体に接続され、さらに外部端子電極14a,1
4bはこの面の長手方向両端部に形成されると共にその
一部がこの面に隣接する他の3つの面の周縁部に連続し
て形成されている。これにより、2つの外部端子電極1
4a,14b間の距離を長く設定することができるた
め、基板に実装した際の基板のたわみにより外部端子電
極14a,14bに生じる応力を低減することができる
ので、接続不良の発生を低減できる。
【0084】また、図16に示した積層チップインダク
タ10の外部端子電極15a,15bは、コイル12の
周回中心線12aに平行な同一のチップ表面に露出した
引き出し内部導体に接続され、さらに外部端子電極15
a,15bはこの面の長手方向両端部に形成されると共
にその一部がチップ11の長手方向の端面の周縁部に連
続して形成されている。これによっても、2つの外部端
子電極15a,15bの距離を長く設定することができ
るので、基板に実装した際の基板のたわみによる接続不
良の発生を低減できる。
【0085】また、図17に示した積層チップインダク
タ10の外部端子電極16a,16bはコイル12の一
端側の引き出し内部導体に接続され、外部端子電極17
a,17bはコイル12の他端側の引き出し内部導体に
接続されている。さらに、これらの外部端子電極16
a,16b,17a,17bは、基板に実装する際に基
板面と対向するチップ面に隣接する2つの面のそれぞれ
に形成されている。即ち、外部端子電極16a,17a
は同一面内の長手方向両端部に形成され、この面に対向
する面内の長手方向両端部に外部端子電極16b,17
bが形成されている。
【0086】これによっても、チップ長手方向両端部の
外部端子電極間の距離を長く設定することができるの
で、基板に実装した際の基板のたわみによる接続不良の
発生を低減できる。さらに、基板面に対して垂直になる
ように外部端子電極をチップ11の長手方向両端部のそ
れぞれに1対づつ形成したので、リフロー時にチップが
立ち上がるマンハッタン現象の発生を防止することがで
きる。
【0087】さらに、前述した第1の実施形態の積層イ
ンダクタにおいて、図18に示すように、線形状の引き
出し内部導体22a,24aと十字形状の引き出し内部
導体23a,25aとの間を連続接続したビアホール3
1によって接続しても良い。これにより、コイル12と
十字形状引き出し内部導体23a,25aの間隔を広
め、外部端子電極13a,13bをコイル12から離し
て形成することができるので、コイル12と外部端子電
極13a,13bとの間に発生する浮遊容量を低減する
ことができる。
【0088】また、図19に示すようにコイル12の端
部を形成する内部導体32aを絶縁材料シート32の縁
まで延ばして、この縁の部分の内部導体32aを引き出
し内部導体33としてチップ11の表面に露出するよう
にしても、コイル12の周回中心線12aに平行なチッ
プ表面に外部端子電極を形成することができ、外部端子
電極に発生する渦電流を低減することができる。
【0089】さらに、図20に示すように、チップ11
の表面近傍において引き出し内部導体34a,34bの
厚みを厚く形成すれば、チップ11の表面に露出する面
積が増して外部端子電極35a,35bとの接続性が向
上する。この場合、製造時において引き出し内部導体3
4a,34bを形成する際に導電体ペーストを2回以上
重ねて塗る、或いは図21に示すように引き出し内部導
体34a,34bが形成されている絶縁材料シート34
に隣接する絶縁材料シート26,21の対向面にも引き
出し内部導体37a,37bを形成してこれらの導体面
を対向させて接続する等の方法により容易に引き出し内
部導体の厚みを厚く形成することができる。
【0090】また、上記の積層チップインダクタを製造
する際に使用する低温焼成絶縁材料として、Ni −Zn
系フェライト等の磁性体材料を用いても良く、内部導体
として銀−パラジウム合金、銀−白金合金、金などの他
の金属を用いても良く、外部端子電極も銀以外の金属を
用いて形成しても良い。
【0091】また、グリーンシートの成形には、リバー
スコーター等を用いても良く、積層方法もスラリービル
ド法などの他の方法でも良いし、内部導体も転写やスパ
ッタなどの他の方法で形成しても良い。
【0092】また、外部端子電極は、スパッタなどの方
法で形成しても良く、メッキに用いる金属も他の金属で
あっても良い。
【0093】
【発明の効果】以上説明したように本発明の請求項1記
載の積層インダクタによれば、外部端子電極がコイルの
周回中心線にほぼ平行な面に形成されているため、前記
コイルに通電した際に該コイルに発生する磁束は外部端
子電極面に交差することがないので、外部端子電極にお
ける渦電流の発生を防止でき、該渦電流の発生による損
失の増大を抑制することができる。
【0094】また、請求項2によれば、上記の効果に加
えて、コイル端部と外部端子電極とを接続する引き出し
内部導体が前記コイルの周回中心線にほぼ平行な全ての
面に露出しているので、製造時において前記引き出し内
部導体の露出面を選定する必要がなく、製造工程の簡略
化を図ることができる。
【0095】また、請求項3によれば、上記の効果に加
えて、第1及び第2引き出し内部導体は十字形状及び線
形状に形成されているため、コイルに発生する磁束との
交差面積を最小限に設定可能であり、これらの第1及び
第2引き出し内部導体における渦電流の発生が抑制され
る。また、チップが直方体形状をなし、絶縁材料シート
が正方形であり、前記第1引き出し内部導体は前記コイ
ルの周回中心線に平行な4つのチップ表面に露出される
ので、該4つのチップ表面の何れに外部端子電極を形成
しても同等形状の積層インダクタとなる。さらに、製造
の際に前記第2引き出し内部導体の形成位置を変え、前
記第2引き出し内部導体の前記コイル端部への接続位置
を変えることにより容易にインダクタンス値を変更でき
る。
【0096】また、請求項4によれば、上記の効果に加
えて、第1及び第2引き出し内部導体は線形状に形成さ
れているため、コイルに発生する磁束との交差面積を最
小限に設定可能であり、これらの第1及び第2引き出し
内部導体における渦電流の発生が抑制される。また、チ
ップが直方体形状をなし、絶縁材料シートが正方形であ
り、前記第1引き出し内部導体は前記コイルの周回中心
線に平行な4つのチップ表面に露出されるので、該4つ
のチップ表面の何れに外部端子電極を形成しても同等形
状の積層インダクタとなる。さらに、製造の際に前記第
2引き出し内部導体の形成位置を変え、前記第2引き出
し内部導体の前記コイル端部への接続位置を変えること
により容易にインダクタンス値を変更できる。
【0097】また、請求項5によれば、上記の効果に加
えて、チップ両端部の2つの外部端子電極間の距離を長
く設定することができるので、基板に実装した際の基板
のたわみにより前記外部端子電極に生じる応力を低減す
ることができ、基板面の電極と前記外部端子電極との接
続不良の発生を低減することができる。
【0098】また、請求項6によれば、上記の効果に加
えて、チップ両端部の2つの外部端子電極間の距離を長
く設定することができるので、基板に実装した際の基板
のたわみにより前記外部端子電極に生じる応力を低減す
ることができ、基板面の電極と前記外部端子電極との接
続不良の発生を低減することができる。さらに、前記外
部端子電極面が基板面に対して垂直になるように基板に
実装可能であり、基板面に垂直な2つのチップ表面のそ
れぞれに1対づつ外部端子電極が形成されているので、
リフロー時にチップが立ち上がるマンハッタン現象の発
生を防止することができる。
【0099】また、請求項7記載の積層インダクタの製
造方法によれば、引き出し内部導体のコイル端部への接
続位置を変えることにより、前記コイル端部にはコイル
として機能しない部分が生じるため、インダクタンス値
を容易に変えることができる。さらに、前記引き出し内
部導体の形成位置を変えるだけでインダクタンス値の変
更あるいは調整が可能であるので、製造時において引き
出し内部導体の形成位置が異なる絶縁材料シートを用意
するだけで、外観形状及び外部端子電極の形成位置を変
えることなく、インダクタンス値の異なる積層チップイ
ンダクタを容易に製造することができ、インダクタンス
値の調整を行うために従来のようにコア面積を変える等
の大幅な設計変更を行うことなく、さらにインダクタン
ス値が異なる毎に大幅に設計内容を変える必要がなく、
設計仕様の管理等を非常に簡単に行うことができる。
【0100】また、請求項8によれば、上記の効果に加
えて、引き出し内部導体の形成位置を変えることにより
インダクタンス値を変える際に、2枚以上の絶縁材料シ
ートにスルーホール加工等の変更を必要とする場合も、
引き出し内部導体或いはコイル端部を構成する内部導体
が形成された絶縁材料シートを他の絶縁材料シートに対
して表裏反転させて積層することにより、引き出し内部
導体が形成された1枚の絶縁材料シートの変更のみで可
能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の積層チップインダク
タを示す概略斜視図
【図2】従来例の一般的な積層チップインダクタを示す
概略斜視図
【図3】従来例の縦積層型の積層チップインダクタを示
す概略斜視図
【図4】従来例の縦積層型の積層チップインダクタの積
層構造を示す図
【図5】従来例の問題点を説明する図
【図6】本発明の第1の実施形態の積層チップインダク
タの積層構造を示す図
【図7】本発明の第1の実施形態における外部端子電極
と磁束の関係を示す図
【図8】本発明の第1の実施形態における引き出し内部
導体の形成位置とインダクタンス値との関係を説明する
【図9】本発明の第1の実施形態における引き出し内部
導体のチップ表面への露出状態を示す図
【図10】本発明の第1の実施形態における引き出し内
部導体の他の形状を示す図
【図11】本発明の第1の実施形態における引き出し内
部導体のチップ表面への他の露出状態を示す図
【図12】本発明の第2の実施形態における積層チップ
インダクタの積層構造を示す図
【図13】本発明の第2の実施形態における引き出し内
部導体の形成位置とインダクタンス値との関係を説明す
る図
【図14】本発明の第3の実施形態における積層チップ
インダクタの積層構造を示す図
【図15】本発明の実施形態における外部端子電極の他
の形成例を示す図
【図16】本発明の実施形態における外部端子電極の他
の形成例を示す図
【図17】本発明の実施形態における外部端子電極の他
の形成例を示す図
【図18】本発明の実施形態における引き出し内部導体
の他の形成例を示す図
【図19】本発明の実施形態における引き出し内部導体
の他の形成例を示す図
【図20】本発明の実施形態における引き出し内部導体
の他の形成例を示す図
【図21】本発明の実施形態における引き出し内部導体
の他の形成例を示す図
【符号の説明】
10…積層チップインダクタ、11…チップ、11a…
周回層、11b,11c…引き出し層、11d,11e
…ダミー層、12…コイル、13a,13b,14a,
14b,15a,15b,16a,16b,17a,1
7b…外部端子電極、21〜28…絶縁材料シート、2
1a…内部導体、21b,22b,23b,24b…ビ
アホール、22a,23a,24a,25a…引き出し
内部導体、31…ビアホール、32…絶縁材料シート、
32a…内部導体、33…引き出し内部導体、34…絶
縁材料シート、34a,34b…引き出し内部導体、3
5a,35b…外部端子電極、37a,37b…引き出
し内部導体。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 コイルが埋設された積層構造のチップ
    と、該チップ表面に形成され前記コイルの端に接続する
    外部端子電極とを備えた積層インダクタにおいて、 前記積層構造の所定層に形成され、前記コイルの周回中
    心線にほぼ平行なチップ表面に露出すると共に前記コイ
    ルの端部に接続された引き出し内部導体を有する引き出
    し層を設け、 前記外部端子電極は、前記コイルの周回中心線にほぼ平
    行な面に形成され且つ前記引き出し内部導体に接続され
    ていることを特徴とする積層インダクタ。
  2. 【請求項2】 前記引き出し内部導体は、前記コイルの
    周回中心線にほぼ平行な全ての面に露出していることを
    特徴とする請求項1記載の積層インダクタ。
  3. 【請求項3】 前記チップは正方形の絶縁材料シートを
    積層した直方体形状をなし、前記引き出し層は第1引き
    出し内部導体が形成された絶縁材料シートと第2引き出
    し内部導体が形成された絶縁シートとから構成されると
    共に、 前記第1引き出し内部導体は前記絶縁材料シートの中央
    で交差し4つの端が絶縁材料シートの縁に達する所定幅
    の十字形状をなし、 前記第2引き出し内部導体は所定幅の線形をなすと共に
    一端が前記絶縁材料シートのほぼ中央で前記第1引き出
    し内部導体に接続し、他端が前記コイル端部の所定箇所
    に接続する位置に形成されていることを特徴とする請求
    項1記載の積層インダクタ。
  4. 【請求項4】 前記チップは正方形の絶縁材料シートを
    積層した直方体形状をなし、前記引き出し層は第1引き
    出し内部導体が形成された絶縁材料シートと第2引き出
    し内部導体が形成された絶縁シートとから構成されると
    共に、 前記第1引き出し内部導体は前記絶縁材料シートの対角
    線上に形成されると共に両端のそれぞれが2つの辺に跨
    る所定幅の線形をなし、 前記第2引き出し内部導体は所定幅の線形をなすと共に
    一端が前記絶縁材料シートのほぼ中央で前記第1引き出
    し内部導体に接続し、他端が前記コイル端部の所定箇所
    に接続する位置に形成されていることを特徴とする請求
    項1記載の積層インダクタ。
  5. 【請求項5】 前記外部端子電極は、前記コイルの周回
    中心線方向の両端部に形成されると共に一部が隣接面の
    周縁部に連続して形成されていることを特徴とする請求
    項1記載の積層インダクタ。
  6. 【請求項6】 前記外部端子電極は、前記コイルの周回
    中心線にほぼ平行な2つの面のそれぞれに前記コイルの
    周回中心線方向の両端部に形成されていると共に、該外
    部端子電極が形成された2つの面は基板搭載時に基板面
    に対向する前記コイルの周回中心線にほぼ平行な面に隣
    接することを特徴とする請求項1記載の積層インダク
    タ。
  7. 【請求項7】 表面にI、L又はU字形状の内部導体が
    形成されると共に該内部導体の端部に接続されたビアホ
    ールが形成された複数の絶縁材料シートを前記内部導体
    がコイルを形成するように積層してなる周回層と、一端
    が前記コイルの端部に接続され他端がシートの縁に達す
    る引き出し内部導体が形成された1枚以上の絶縁材料シ
    ートからなり、前記周回層の外側に積層される引き出し
    層とを有するチップと、前記コイルの周回中心線にほぼ
    平行なチップ表面に形成されると共に前記引き出し内部
    導体に接続された外部端子電極とからなる積層インダク
    タの製造方法において、 前記引き出し層を構成する絶縁材料シートへの引き出し
    内部導体の形成位置を変えて、該引き出し内部導体の前
    記コイル端部への接続位置を変えることにより、異なる
    インダクタンス値の積層インダクタを製造することを特
    徴とする積層インダクタの製造方法。
  8. 【請求項8】 前記コイルの端部を構成する内部導体と
    前記引き出し内部導体の少なくとも一部が、絶縁材料シ
    ートを介在しないで対向し且つ接続するように、引き出
    し内部導体或いはコイル端部を構成する内部導体が形成
    された絶縁材料シートを他の絶縁材料シートに対して表
    裏反転させて積層することを特徴とする請求項7記載の
    積層インダクタの製造方法。
JP12194498A 1998-05-01 1998-05-01 積層インダクタ及びその製造方法 Expired - Lifetime JP3351738B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP12194498A JP3351738B2 (ja) 1998-05-01 1998-05-01 積層インダクタ及びその製造方法
US09/299,742 US6154114A (en) 1998-05-01 1999-04-27 Multi-laminated inductor and manufacturing method thereof
KR10-1999-0015568A KR100534169B1 (ko) 1998-05-01 1999-04-30 적층 인덕터 및 그 제조 방법
EP99108716A EP0953994B1 (en) 1998-05-01 1999-04-30 Multi-laminated inductor and manufacturing method thereof
DE69910483T DE69910483D1 (de) 1998-05-01 1999-04-30 Mehrschichtige Induktivität und Verfahren zu ihrer Herstellung
HK00100104A HK1021851A1 (en) 1998-05-01 2000-01-07 Multi-laminated inductor and manufacturing method thereof
US09/635,222 US6675462B1 (en) 1998-05-01 2000-08-10 Method of manufacturing a multi-laminated inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12194498A JP3351738B2 (ja) 1998-05-01 1998-05-01 積層インダクタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11317308A true JPH11317308A (ja) 1999-11-16
JP3351738B2 JP3351738B2 (ja) 2002-12-03

Family

ID=14823798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12194498A Expired - Lifetime JP3351738B2 (ja) 1998-05-01 1998-05-01 積層インダクタ及びその製造方法

Country Status (6)

Country Link
US (1) US6154114A (ja)
EP (1) EP0953994B1 (ja)
JP (1) JP3351738B2 (ja)
KR (1) KR100534169B1 (ja)
DE (1) DE69910483D1 (ja)
HK (1) HK1021851A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110422A (ja) * 2000-09-28 2002-04-12 Murata Mfg Co Ltd チップ型コイル部品
KR100384457B1 (ko) * 2000-07-25 2003-05-22 삼성전기주식회사 칩 인덕터
JP2010062502A (ja) * 2008-09-08 2010-03-18 Murata Mfg Co Ltd 電子部品及びこれを備えた電子装置
WO2010109936A1 (ja) * 2009-03-26 2010-09-30 株式会社村田製作所 電子部品及びその製造方法
WO2011132626A1 (ja) * 2010-04-21 2011-10-27 太陽誘電株式会社 積層インダクタ
JP2012060049A (ja) * 2010-09-13 2012-03-22 Murata Mfg Co Ltd 電子部品
JP2012104745A (ja) * 2010-11-12 2012-05-31 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法
WO2012105489A1 (ja) * 2011-01-31 2012-08-09 東光株式会社 面実装インダクタと面実装インダクタの製造方法
JP2012165017A (ja) * 2012-04-27 2012-08-30 Tdk Corp 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
CN102881403A (zh) * 2012-10-18 2013-01-16 深圳顺络电子股份有限公司 一种叠层电感器
JP2013211331A (ja) * 2012-03-30 2013-10-10 Toko Inc 面実装マルチフェーズインダクタ及びその製造方法
US8866579B2 (en) 2011-11-17 2014-10-21 Taiyo Yuden Co., Ltd. Laminated inductor
JP2015142124A (ja) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
JP2017005087A (ja) * 2015-06-09 2017-01-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
JP2017168472A (ja) * 2016-03-14 2017-09-21 株式会社村田製作所 多層基板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155938A (ja) * 1999-09-17 2001-06-08 Fdk Corp 積層インダクタおよびその製造方法
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3933844B2 (ja) * 2000-05-09 2007-06-20 株式会社村田製作所 積層セラミック電子部品の製造方法
TWI270195B (en) * 2003-07-30 2007-01-01 Innochips Technology Complex laminated chip element
JP4532167B2 (ja) * 2003-08-21 2010-08-25 コーア株式会社 チップコイルおよびチップコイルを実装した基板
JP4211591B2 (ja) 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
JP4408283B2 (ja) 2006-10-04 2010-02-03 日本碍子株式会社 インダクタ素子及びその製造方法
US8254142B2 (en) 2009-09-22 2012-08-28 Wintec Industries, Inc. Method of using conductive elastomer for electrical contacts in an assembly
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
WO2011155240A1 (ja) * 2010-06-09 2011-12-15 株式会社村田製作所 電子部品及びその製造方法
JP5482554B2 (ja) * 2010-08-04 2014-05-07 株式会社村田製作所 積層型コイル
JP2012064683A (ja) * 2010-09-15 2012-03-29 Murata Mfg Co Ltd 積層型コイル
KR101219006B1 (ko) * 2011-04-29 2013-01-09 삼성전기주식회사 칩형 코일 부품
KR20130058340A (ko) 2011-11-25 2013-06-04 삼성전기주식회사 인덕터 및 그 제조 방법
JP6048417B2 (ja) * 2012-01-06 2016-12-21 株式会社村田製作所 電子部品及びその製造方法
US20130214890A1 (en) 2012-02-20 2013-08-22 Futurewei Technologies, Inc. High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application
GB2513725B (en) * 2012-02-29 2016-01-13 Murata Manufacturing Co Multilayer inductor and power supply circuit module
JP5598492B2 (ja) * 2012-03-30 2014-10-01 Tdk株式会社 積層コイル部品
KR101792272B1 (ko) 2012-05-30 2017-11-01 삼성전기주식회사 반도체 기판 및 반도체 기판 제조 방법
KR101642578B1 (ko) * 2013-10-16 2016-08-10 삼성전기주식회사 코일부품, 그 실장기판 및 포장체
JP6048593B2 (ja) * 2013-11-05 2016-12-21 株式会社村田製作所 インピーダンス変換比設定方法
KR20150058869A (ko) * 2013-11-21 2015-05-29 삼성전기주식회사 적층형 인덕터
KR20160019265A (ko) * 2014-08-11 2016-02-19 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR20160024262A (ko) * 2014-08-25 2016-03-04 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
KR101762025B1 (ko) * 2015-11-19 2017-07-26 삼성전기주식회사 코일 부품 및 그 실장 기판
KR101813342B1 (ko) 2015-12-29 2017-12-28 삼성전기주식회사 적층 인덕터
JP6489097B2 (ja) * 2016-10-31 2019-03-27 株式会社村田製作所 電子部品
JP6569654B2 (ja) * 2016-12-14 2019-09-04 株式会社村田製作所 チップインダクタ
JP6648690B2 (ja) 2016-12-28 2020-02-14 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
JP6648689B2 (ja) 2016-12-28 2020-02-14 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
KR101952866B1 (ko) * 2017-02-22 2019-02-27 삼성전기주식회사 파워 인덕터, 그 실장 기판, 및 파워 인덕터를 이용한 전류 측정 방법
KR102494321B1 (ko) 2017-11-22 2023-02-01 삼성전기주식회사 코일 부품
JP2019096818A (ja) 2017-11-27 2019-06-20 株式会社村田製作所 積層型コイル部品
JP2020194804A (ja) * 2019-05-24 2020-12-03 株式会社村田製作所 積層型コイル部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812442A (en) * 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
US4801912A (en) * 1985-06-07 1989-01-31 American Precision Industries Inc. Surface mountable electronic device
JPH0693589B2 (ja) * 1989-03-23 1994-11-16 株式会社村田製作所 Lcフィルター
JPH0696953A (ja) * 1991-01-22 1994-04-08 Taiyo Yuden Co Ltd 積層インダクタ素子とその製造方法
JPH04352305A (ja) * 1991-05-29 1992-12-07 Murata Mfg Co Ltd 三層構造スパイラルインダクタのインダクタンスの調整方法
JP2602801B2 (ja) * 1991-06-29 1997-04-23 太陽誘電 株式会社 積層チップインダクタ
JP3099500B2 (ja) * 1992-01-31 2000-10-16 株式会社村田製作所 複合積層トランス及びその製造方法
JP2601666Y2 (ja) * 1992-05-08 1999-11-29 株式会社村田製作所 積層型コイル
JPH0766037A (ja) * 1993-08-25 1995-03-10 Tdk Corp 積層電子部品
JPH07320936A (ja) * 1994-05-24 1995-12-08 Taiyo Yuden Co Ltd 積層形チップインダクタ
JPH0855726A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層型電子部品及びその製造方法
JPH09129447A (ja) * 1995-11-02 1997-05-16 Murata Mfg Co Ltd 積層型インダクタ

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384457B1 (ko) * 2000-07-25 2003-05-22 삼성전기주식회사 칩 인덕터
JP4626041B2 (ja) * 2000-09-28 2011-02-02 株式会社村田製作所 チップ型コイル部品
JP2002110422A (ja) * 2000-09-28 2002-04-12 Murata Mfg Co Ltd チップ型コイル部品
JP2010062502A (ja) * 2008-09-08 2010-03-18 Murata Mfg Co Ltd 電子部品及びこれを備えた電子装置
JP5365689B2 (ja) * 2009-03-26 2013-12-11 株式会社村田製作所 電子部品及びその製造方法
WO2010109936A1 (ja) * 2009-03-26 2010-09-30 株式会社村田製作所 電子部品及びその製造方法
CN102362320A (zh) * 2009-03-26 2012-02-22 株式会社村田制作所 电子部件及其制造方法
US8618902B2 (en) 2010-04-21 2013-12-31 Taiyo Yuden Co., Ltd. Laminated inductor
WO2011132626A1 (ja) * 2010-04-21 2011-10-27 太陽誘電株式会社 積層インダクタ
JP2012060049A (ja) * 2010-09-13 2012-03-22 Murata Mfg Co Ltd 電子部品
JP2012104745A (ja) * 2010-11-12 2012-05-31 Tdk Corp 積層型電子部品及び積層型電子部品の製造方法
WO2012105489A1 (ja) * 2011-01-31 2012-08-09 東光株式会社 面実装インダクタと面実装インダクタの製造方法
JP2012160507A (ja) * 2011-01-31 2012-08-23 Toko Inc 面実装インダクタと面実装インダクタの製造方法
US8866579B2 (en) 2011-11-17 2014-10-21 Taiyo Yuden Co., Ltd. Laminated inductor
JP2013211331A (ja) * 2012-03-30 2013-10-10 Toko Inc 面実装マルチフェーズインダクタ及びその製造方法
JP2012165017A (ja) * 2012-04-27 2012-08-30 Tdk Corp 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
CN102881403A (zh) * 2012-10-18 2013-01-16 深圳顺络电子股份有限公司 一种叠层电感器
JP2015142124A (ja) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
JP2017005087A (ja) * 2015-06-09 2017-01-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップインダクタ
JP2017168472A (ja) * 2016-03-14 2017-09-21 株式会社村田製作所 多層基板

Also Published As

Publication number Publication date
KR100534169B1 (ko) 2005-12-06
EP0953994A2 (en) 1999-11-03
HK1021851A1 (en) 2000-07-07
US6154114A (en) 2000-11-28
JP3351738B2 (ja) 2002-12-03
KR19990087995A (ko) 1999-12-27
DE69910483D1 (de) 2003-09-25
EP0953994A3 (en) 2000-02-23
EP0953994B1 (en) 2003-08-20

Similar Documents

Publication Publication Date Title
JP3351738B2 (ja) 積層インダクタ及びその製造方法
JP6500992B2 (ja) コイル内蔵部品
JP6447751B2 (ja) コイル内蔵部品
JP4367487B2 (ja) コイル部品
JP4477345B2 (ja) 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
US6498555B1 (en) Monolithic inductor
US6675462B1 (en) Method of manufacturing a multi-laminated inductor
KR101843283B1 (ko) 코일 전자 부품
JP2012114363A (ja) 電子部品
JPH0582350A (ja) トランス
CN108695050B (zh) 线圈部件
JP2019079844A (ja) 積層コイル部品及びその製造方法
JP2001313212A (ja) 積層型コイル及びその製造方法
US20160042860A1 (en) Inductor
KR101338139B1 (ko) 파워 인덕터
JP2655657B2 (ja) 積層応用部品の構造
JP2012182286A (ja) コイル部品
CN113903546A (zh) 层叠线圈部件
JP2018125455A (ja) 積層コイル部品
JPH11162737A (ja) 積層チップ電子部品
JP3048593B2 (ja) 混成集積回路部品
WO2018047486A1 (ja) 積層トロイダルコイルおよびその製造方法
JPH11186084A (ja) 積層チップインダクタの製造方法
JP2022126115A (ja) 積層コイル部品
JP4325357B2 (ja) 積層コイル部品および積層コイル部品の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term