JP7395036B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7395036B2
JP7395036B2 JP2023004321A JP2023004321A JP7395036B2 JP 7395036 B2 JP7395036 B2 JP 7395036B2 JP 2023004321 A JP2023004321 A JP 2023004321A JP 2023004321 A JP2023004321 A JP 2023004321A JP 7395036 B2 JP7395036 B2 JP 7395036B2
Authority
JP
Japan
Prior art keywords
metal oxide
oxide film
insulating film
film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023004321A
Other languages
English (en)
Other versions
JP2023029647A (ja
Inventor
肇 中埜
舞 杉川
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023029647A publication Critical patent/JP2023029647A/ja
Priority to JP2023200790A priority Critical patent/JP2024019226A/ja
Application granted granted Critical
Publication of JP7395036B2 publication Critical patent/JP7395036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

本発明は、酸化物半導体を用いた半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。本明細書中のトランジスタは半導体装置であり、該トランジスタを含む電気
光学装置、半導体回路および電子機器は全て半導体装置に含まれる。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられ
ているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコ
ンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコ
ン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
上記シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技
術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を「酸化物半
導体」とも呼ぶ。例えば、酸化物半導体として、Ｚｎ－Ｏ系酸化物、又はＩｎ－Ｇａ－Ｚ
ｎ－Ｏ系酸化物を用いてトランジスタを作製し、該トランジスタを表示装置の画素のスイ
ッチング素子などに用いる技術が開示されている（特許文献１および特許文献２を参照。
）。
ところで、酸化物半導体においては、水素がキャリアの供給源となることが指摘されてい
る。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが求め
られる。また、酸化物半導体のみならず、酸化物半導体に接するゲート絶縁膜の水素を低
減することで、しきい値電圧の変動を低減している（特許文献３参照）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２００９－２２４４７９号公報
さらに、金属酸化物において、キャリアの供給源は水素のほかに、金属酸化物中の酸素欠
損が挙げられる。金属酸化物における酸素欠損の一部はドナーとなり、金属酸化物中にキ
ャリアである電子を生成する。トランジスタのチャネル形成領域を含む金属酸化物に酸素
欠損が多く存在すると、チャネル形成領域中に電子を生じさせてしまい、トランジスタの
しきい値電圧をマイナス方向に変動させる要因となる。
また、チャネル形成領域を含む金属酸化物膜と接して設けられている絶縁膜によっても、
トランジスタのしきい値電圧は左右される。例えば、不結合酸素の酸素イオンなどの負の
固定電荷が絶縁膜中に含まれることにより、トランジスタのしきい値電圧をプラスシフト
させることができる。しかし、該絶縁膜から酸素が脱離して外部に放出されてしまうと、
負の固定電荷が減少してしまい、トランジスタのしきい値電圧がマイナス方向に変動して
しまうおそれがある。
そこで、本発明の一態様は、チャネル形成領域を含む金属酸化物中の酸素欠損を低減し、
また、該金属酸化物と接する絶縁膜に含まれる酸素が外部へ放出されることを防ぐことに
よって、良好な電気的特性および電気的特性の安定した半導体装置を提供することを目的
の一とする。
金属酸化物を用いたトランジスタにおいて、金属酸化物中の酸素欠損を低減するために、
金属酸化物中に酸素を供給することが挙げられる。そこで、本発明の一態様では、チャネ
ル形成領域を含む金属酸化物膜に接して、熱処理により酸素が脱離する絶縁膜を設けるこ
ととした。これにより、熱処理時に脱離した酸素が金属酸化物中に供給され、酸素欠損を
低減することができる。
また、熱処理により酸素が脱離する絶縁膜（第１の絶縁膜とも記す）は、熱処理時に脱離
した酸素が外方拡散するため、金属酸化物に酸素を十分に供給することができない場合も
ある。そこで、本発明の一態様では、熱処理により酸素が脱離する絶縁膜に接して、チャ
ネル形成領域を含む金属酸化物膜（第１の金属酸化物膜とも記す）とは別の金属酸化物膜
（第２の金属酸化物膜とも記す）を設けることとした。第２の金属酸化物膜は、酸素の透
過を防止することができるため、第２の金属酸化物膜を設けることによって、熱処理時に
脱離した酸素が外方拡散することを防止することができる。そのため、第１の金属酸化物
膜へ酸素を十分に供給することができ、さらに絶縁膜中に含まれる酸素が、外部へ脱離す
ることを防ぐことができる。
また、酸素の透過を防止するための第２の金属酸化物膜に酸素欠損が生じている場合もあ
る。しかし、本発明の一態様では、第２の金属酸化物膜を、熱処理により酸素が脱離する
絶縁膜（第１の絶縁膜及び第２の絶縁膜）により挟んで設けることとしているため、十分
に第２の金属酸化物膜の酸素欠損を補償することができる。
本発明の一態様は、ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶
縁膜上に設けられた第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソー
ス電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられたパッシベーショ
ン膜と、を有し、パッシベーション膜は、第１の絶縁膜、第２の金属酸化物膜、第２の絶
縁膜とが順に積層された半導体装置である。
本発明の他の一態様は、ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲー
ト絶縁膜上に設けられた第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられた
ソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられたパッシベー
ション膜と、を有し、ゲート絶縁膜は、第２の絶縁膜と、第２の金属酸化物膜と、第１の
絶縁膜とが順に積層された半導体装置である。
上記各構成において、第１の絶縁膜は、第２の絶縁膜より厚い半導体装置である。
本発明の他の一態様において、半導体装置は、下地絶縁膜と、下地絶縁膜上に設けられた
第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソース電極及びドレイン
電極と、第１の金属酸化物膜、ソース電極、及びドレイン電極上に設けられたゲート絶縁
膜と、ゲート絶縁膜を介して第１の金属酸化物膜上に設けられたゲート電極と、を有し、
下地絶縁膜は、第１の絶縁膜、第２の金属酸化物膜、第２の絶縁膜とが順に積層されてい
る。
本発明の他の一態様において、半導体装置は、下地絶縁膜と、下地絶縁膜上に設けられた
第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソース電極及びドレイン
電極と、第１の金属酸化物膜、ソース電極、及びドレイン電極上に設けられたゲート絶縁
膜と、ゲート絶縁膜を介して第１の金属酸化物膜上に設けられたゲート電極と、を有し、
ゲート絶縁膜は、第２の絶縁膜、第２の金属酸化物膜、第１の絶縁膜とが順に積層されて
いる。
上記各構成において、第１の絶縁膜は、第２の絶縁膜より薄いことが好ましい。
また、上記各構成において、第１の金属酸化物膜は、第２の金属酸化物膜より厚い半導体
装置である。なお、金属酸化物膜は、５ｎｍ程度あれば酸素の透過を防止することができ
る。また、金属酸化物膜は比誘電率が高いため、チャネル形成領域を含む金属酸化物膜以
外に金属酸化物膜を用いる場合、膜厚が厚すぎると寄生容量が増加してしまうおそれがあ
る。したがって、第２の金属酸化物膜の膜厚は、５ｎｍ以上１５ｎｍ以下であることが好
ましい。
上記各構成において、第１の絶縁膜及び第２の絶縁膜は、熱処理により酸素が脱離する絶
縁膜を用いることが好ましい。
上記各構成において、第１の金属酸化物膜及び第２の金属酸化物膜は、Ｉｎ、Ｇａ、Ｓｎ
およびＺｎから選ばれた二種以上の元素を含んでいることが好ましい。また、上記各構成
において、第１の金属酸化物膜に含まれる元素と、第２の金属酸化物膜に含まれる元素と
が同じであってもよいし、異なっていてもよい。例えば、第１の金属酸化物膜及び第２の
金属酸化物膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の材料を用いてもよいし、第１の金属酸化
物膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の材料を用い、第２の金属酸化物膜として、Ｉｎ－
Ｇａ－Ｚｎ－Ｏ－Ｎ系の材料を用いてもよい。
また、金属酸化物膜は、水素や酸素欠損の量に応じて、導体であったり、半導体であった
り、絶縁体であったりする。例えば、金属酸化物膜の抵抗率は、金属酸化物膜に含まれる
水素や酸素欠損の量によって変化する。
金属酸化物膜を挟む絶縁膜の両方に、熱処理により酸素が脱離しない絶縁膜を用いて、熱
処理を行うと、金属酸化物膜は電気的に導体となる。また、金属酸化物膜を挟む絶縁膜の
両方に、熱処理により酸素が脱離する絶縁膜を用いて、熱処理を行うと、金属酸化物膜は
電気的に絶縁体となる。金属酸化物膜の抵抗率で示すと、抵抗率が１０［Ω・ｃｍ］以下
では導体となり、抵抗率が１×１０８［Ω・ｃｍ］以上だと絶縁体となる。
また、第１の金属酸化物膜を半導体とするためには、導体となる抵抗率と絶縁体となる抵
抗率の間の値をとればよいため、第１の金属酸化物膜は、抵抗率が、１０［Ω・ｃｍ］を
超えて１×１０８［Ω・ｃｍ］未満となるように形成すればよい。
なお、第１の金属酸化物膜及び第２の金属酸化物膜は、非晶質であってもよく、結晶性を
有していてもよい。例えば、第１の金属酸化物膜は、非単結晶であり、詳細には、該非単
結晶のａｂ面に垂直な方向から見て、三角形、六角形、正三角形、又は正六角形の原子配
列を有し、且つ、ｃ軸に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子
が層状に配列した相を含む金属酸化物とすることが好ましい。なお、本明細書では、該金
属酸化物膜をＣＡＡＣ－ＯＳ膜：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒとよぶこととする。
第１の金属酸化物膜をＣＡＡＣ－ＯＳ膜とすることで、可視光または紫外光の照射、およ
び熱やバイアスなどが加わることによるトランジスタの電気特性の変動を抑制し、半導体
装置の信頼性を向上させることができる。
本発明の一態様により、金属酸化物中の酸素欠損を低減し、また、該金属酸化物と接する
絶縁膜に含まれる酸素が外部へ放出されることを防ぐことによって、良好な電気的特性お
よび電気的特性の安定した半導体装置を提供することができる。
本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置を示す図。 本発明の一態様に係る半導体装置の作製方法を示す図。 本発明の一態様に係る半導体装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体装置を示す図。 本発明の一態様に係る半導体装置の一例を示す断面図および回路図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の作製方法を示す図。 電子機器を示す図。 耐圧測定の結果を示す図。 耐圧測定の結果を示す図。 耐圧測定の結果を示す図。 Ｃ－Ｖ測定の結果を示す図。 Ｃ－Ｖ測定の結果を示す図。 Ｃ－Ｖ測定の結果を示す図。 ＴＤＳの結果を示す図。 実施例３に係る試料の構造を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図
面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書等にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などに
は入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」
の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置、及びその作製方法について、図１
乃至図３を用いて説明する。
〈半導体装置の構成例〉
図１に、本発明の一態様に係る半導体装置の一例として、トランジスタ２００の平面図及
び断面図を示す。ここで、図１（Ａ）は平面図であり、図１（Ｂ）及び図１（Ｃ）はそれ
ぞれ図１（Ａ）におけるＡ１－Ａ２断面、Ｂ１－Ｂ２断面に係る断面図である。なお、図
１（Ａ）では、煩雑になることを避けるため、トランジスタ２００の構成要素の一部（例
えば、ゲート絶縁膜１０４など）を省略している。
図１に示すトランジスタ２００は、基板１００上に、ゲート電極１０２と、ゲート電極１
０２上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられた金属酸化
物膜１０６ａと、金属酸化物膜１０６ａに接して設けられたソース電極又はドレイン電極
１０８ａ、１０８ｂと、を有する。なお、金属酸化物膜１０６ａは、半導体特性を示すた
め、酸化物半導体とも記す。
また、図１に示すトランジスタ２００はボトムゲート構造のトランジスタであり、ソース
電極又はドレイン電極１０８ａ、１０８ｂは、金属酸化物膜１０６ａの上面に接するトッ
プコンタクト構造である。なお、ソース電極又はドレイン電極１０８ａ、１０８ｂは、金
属酸化物膜１０６ａの下面に接するボトムコンタクト構造であってもよい。
金属酸化物膜１０６ａとゲート電極１０２とが重畳する領域は、チャネル形成領域として
機能する。
金属酸化物膜１０６ａは、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた二種以上の元素を含
む金属酸化物である。なお、該金属酸化物は、バンドギャップが２ｅＶ以上６ｅＶ未満、
好ましくは２．５ｅＶ以上５．５ｅＶ以下、より好ましくは３ｅＶ以上５ｅＶ以下とする
とよい。このように、バンドギャップの広い金属酸化物を用いることで、トランジスタ２
００のオフ電流を低減することができる。
また、金属酸化物膜１０６ａ、ソース電極又はドレイン電極１０８ａ、１０８ｂ上には、
パッシベーション膜１１０が設けられている。パッシベーション膜１１０は、金属酸化物
膜１０６ａと接するように設けられている。図１に示すトランジスタ２００において、パ
ッシベーション膜１１０は、絶縁膜１１２、金属酸化物膜１１４、及び絶縁膜１１６を有
する。ここで、絶縁膜１１２及び絶縁膜１１６は、熱処理により酸素が脱離する絶縁膜が
用いられている。
本明細書等において、「熱処理により酸素が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ
Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸
素原子に換算した酸素の脱離量（又は放出量）が１．０×１０１８ｃｍ－３以上、好まし
くは３．０×１０２０ｃｍ－３以上であることをいう。また、「熱処理により酸素が脱離
しない」とは、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量（又は放出量）が１．
０×１０１８ｃｍ－３未満であることをいう。
以下、酸素の放出量をＴＤＳ分析で酸素原子に換算して定量する方法について説明する。
ＴＤＳ分析したときの気体の脱離量は、イオン強度の積分値に比例する。このため、測定
したイオン強度の積分値と、標準試料の基準値との比とにより、気体の脱離量を計算する
ことができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子
に相当するイオン強度の積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（ＮＯ２）は、数式１で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸
素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が
低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原
子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微
量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値であ
る。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関して
は、特開平６－２７５６９７公報を参照できる。なお、上記した酸素の脱離量の数値は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ－ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ｃｍ－３の水素原子を含むシリコンウェハを用いて測定した数値である
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の脱離量を評価することで、酸素原子の脱離量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの
酸素の脱離量は、酸素分子の脱離量の２倍となる。
熱処理により酸素が脱離する膜の一例として、酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ
＞２））がある。酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ＞２））とは、シリコン原子
数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコ
ン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
金属酸化物膜１０６ａは、ゲート絶縁膜１０４と絶縁膜１１２との間に設けられている。
絶縁膜１１２は、熱処理により酸素が脱離する絶縁膜が用いられ、ゲート絶縁膜１０４は
、熱処理により酸素が脱離しない絶縁膜が用いられている。熱処理を行うことより絶縁膜
１１２から、酸素が脱離し、金属酸化物膜１０６ａに供給される。
また、熱処理により酸素が脱離する絶縁膜には、不結合酸素の酸素イオンのような負の固
定電荷が多く含まれている。チャネル形成領域を含む金属酸化物膜に接して、熱処理によ
り酸素が脱離する絶縁膜を設けることにより、トランジスタのしきい値電圧をプラスシフ
トさせることができるため好ましい。
しかしながら、熱処理時に、絶縁膜から脱離する酸素は、外方拡散するため、金属酸化物
膜１０６ａに酸素を十分に供給することができない場合もある。さらに、酸素が外方拡散
することによって、絶縁膜中の負の固定電荷が減少してしまう。負の固定電荷が減少して
しまうことに伴い、トランジスタのしきい値電圧がマイナスシフトするおそれがある。
そこで、本発明の一態様では、絶縁膜１１２上に接して、金属酸化物膜１０６ａとは別の
金属酸化物膜１１４を設けることとする。金属酸化物膜は、酸素の透過を防止することが
できるため、熱処理時に絶縁膜１１２に含まれる酸素が脱離し、外方拡散されてしまうこ
とを防止することができる。
また、金属酸化物膜１１４に酸素欠損が生じている場合もある。本発明の一態様では、金
属酸化物膜１１４を、熱処理により酸素が脱離する絶縁膜（絶縁膜１１２及び絶縁膜１１
６）により挟んで設けることとする。
金属酸化物膜は、膜厚が５ｎｍ程度の極薄膜であっても、酸素の透過を防止することがで
きる。また、金属酸化物膜は、比誘電率が高い（例えば、１５）ため、チャネル形成領域
を含む金属酸化物膜以外に金属酸化物膜を用いる場合、膜厚が１５ｎｍを超えてしまうと
寄生容量が増加してしまうおそれがある。したがって、金属酸化物膜１１４の膜厚は、５
ｎｍ以上１５ｎｍ以下であることが好ましい。また、金属酸化物膜１１４を上記のように
極薄膜とすることで、パッシベーション膜の一部に金属酸化物膜１１４が用いられない場
合と比較しても寄生容量の顕著な増加を防止することができる。
酸素の外方拡散を防止するために設ける金属酸化物膜１１４が、熱処理により酸素が脱離
する絶縁膜１１２及び絶縁膜１１６によって挟まれることにより、熱処理時に、絶縁膜１
１２及び絶縁膜１１６から酸素が脱離し、金属酸化物膜１１４に供給され、酸素欠損が補
償されることによって絶縁化する（絶縁性を示す）。これにより、金属酸化物膜１１４が
パッシベーション膜１１０の一部として用いられる場合であっても、トランジスタ２００
の電気的特性に影響を与えなくて済む。
また、金属酸化物膜１０６ａに効率よく酸素を供給するためには、金属酸化物膜１０６ａ
と接する絶縁膜１１２の膜厚は、金属酸化物膜１１４に接する絶縁膜１１６の膜厚より厚
いことが好ましい。絶縁膜１１２及び絶縁膜１１６の膜厚は、パッシベーション膜１１０
の膜厚により適宜設定すればよい。
絶縁膜１１２として、熱処理により酸素が脱離する膜を用いることで、絶縁膜１１２から
金属酸化物膜１０６ａに酸素を供給し、絶縁膜１１２と金属酸化物膜１０６ａとの界面準
位を低減できる。従って、トランジスタ２００の動作に起因して生じうる電荷などが、絶
縁膜１１２と金属酸化物膜１０６ａとの界面に捕獲されることを抑制でき、トランジスタ
２００を電気特性の劣化の少ないトランジスタとすることができる。
また、絶縁膜１１２に接して金属酸化物膜１１４を設けることにより、酸素の外方拡散を
防止することができるため、チャネル形成領域を含む金属酸化物膜１０６ａの酸素欠損を
十分に補償することができる。これにより、トランジスタのしきい値電圧がマイナスシフ
トすることを抑制することができる。また、絶縁膜１１２中の負の固定電荷が減少するこ
とを防止することができる。これにより、負の固定電荷の減少に伴いトランジスタのしき
い値電圧がマイナスシフトすることを抑制することができる。
また、金属酸化物膜１０６ａおよび金属酸化物膜１１４の水素濃度は、１×１０２０ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは
１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。金属酸化物膜１０６ａからなるチャネル形
成領域において、水素濃度が低減されていることにより、光照射の前後およびＢＴ（熱・
バイアス）ストレス試験前後において、しきい値電圧の変動が小さいことから安定した電
気特性を有し、信頼性の高いトランジスタとすることができる。また、半導体ではなく、
絶縁体として用いる金属酸化物膜１１４の水素濃度は、より低い濃度であることが好まし
い。
金属酸化物膜１１４は、金属酸化物膜１０６ａと同様に、Ｉｎ、Ｇａ、ＳｎおよびＺｎか
ら選ばれた二種以上の元素を含む金属酸化物である。ここで、金属酸化物膜１１４に含ま
れる元素と、金属酸化物膜１０６ａに含まれる元素とが同じであってもよいし、異なって
いてもよい。例えば、金属酸化物膜１０６ａ及び金属酸化物膜１１４として、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ系の材料を用いてもよいし、金属酸化物膜１０６ａとして、Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系の材料を用い、金属酸化物膜１１４として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ－Ｎ系の材料を
用いてもよい。
〈半導体装置の応用例〉
図２（Ａ）乃至図２（Ｃ）に、トランジスタ２００とは異なる構成のトランジスタの断面
構造を示す。
図２（Ａ）に示すトランジスタ２１０は、基板１００上に、ゲート電極１０２、ゲート電
極１０２上に設けられたゲート絶縁膜１２０と、ゲート絶縁膜１２０上に設けられた金属
酸化物膜１０６ａと、金属酸化物膜１０６ａに接して設けられたソース電極又はドレイン
電極１０８ａ、１０８ｂと、を有する。
トランジスタ２００と、トランジスタ２１０との相違は、ゲート絶縁膜１２０の一部に、
酸素の外方拡散を防止するための金属酸化物膜が設けられている点にある。つまり、ゲー
ト絶縁膜１２０は、絶縁膜１２２、金属酸化物膜１２４、及び絶縁膜１２６の３層構造で
ある。また、金属酸化物膜１０６ａ、ソース電極又はドレイン電極１０８ａ、１０８ｂ上
には、パッシベーション膜として、絶縁膜１１８が設けられている。ここで、絶縁膜１２
２、絶縁膜１２６は、熱処理により酸素が脱離する絶縁膜が用いられている。また、絶縁
膜１１８は、熱処理により酸素が脱離しない絶縁膜が用いられている。
また、金属酸化物膜１０６ａに効率よく酸素を供給するためには、金属酸化物膜１０６ａ
と接する絶縁膜１２２は、金属酸化物膜１２４と接する絶縁膜１２６より厚いことが好ま
しい。絶縁膜１２２及び絶縁膜１２６の膜厚は、ゲート絶縁膜１２０の膜厚により適宜設
定すればよい。また、金属酸化物膜１２４も、少なくとも５ｎｍ以上あれば、酸素が透過
することを防止することができるため、ゲート絶縁膜１２０の膜厚に応じて適宜設定すれ
ばよい。
図２（Ｂ）に示すトランジスタ２２０は、基板１００上に、ゲート電極１０２、ゲート電
極１０２上に設けられたゲート絶縁膜１２０と、ゲート絶縁膜１２０上に設けられた金属
酸化物膜１０６ａと、金属酸化物膜１０６ａに接して設けられたソース電極又はドレイン
電極１０８ａ、１０８ｂと、を有する。また、金属酸化物膜１０６ａ、ソース電極又はド
レイン電極１０８ａ、１０８ｂ上には、パッシベーション膜１１０が設けられている。
トランジスタ２２０において、ゲート絶縁膜１２０及びパッシベーション膜１１０につい
ては、トランジスタ２００及びトランジスタ２１０の記載を参酌することができるため、
詳細な説明は省略する。
また、トランジスタ２００、トランジスタ２１０、及びトランジスタ２２０において、ソ
ース電極又はドレイン電極１０８ａ、１０８ｂが、金属酸化物膜１０６ａの上面に接する
トップコンタクト構造について説明した。本発明の一態様に係るトランジスタでは、ソー
ス電極又はドレイン電極１０８ａ、１０８ｂが、金属酸化物膜１０６ａの下面に接するボ
トムコンタクト構造も採用することができる。ボトムコンタクト構造の一例を図２（Ｃ）
に示す。
図２（Ｃ）に示すトランジスタ２３０は、基板１００上に、ゲート電極１０２と、ゲート
電極１０２上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられたソ
ース電極又はドレイン電極１０８ａ、１０８ｂと、ソース電極又はドレイン電極１０８ａ
、１０８ｂに接して設けられた金属酸化物膜１０６ａと、を有する。また、金属酸化物膜
１０６ａ上には、トランジスタ２００と同様にパッシベーション膜１１０が設けられてい
る。
パッシベーション膜１１０は、金属酸化物膜１０６ａの全体を覆うように設けられている
ため、金属酸化物膜１０６ａに効率よく酸素を供給することができる。
なお、ボトムコンタクト構造のトランジスタにおいても、ゲート絶縁膜の一部に酸素の外
方拡散を防止するための金属酸化物膜を設けてもよいし、ゲート絶縁膜の一部及びパッシ
ベーション膜の一部に酸素の外方拡散を防止するための金属酸化物膜を設けてもよい。
以上説明したように、本発明の一態様では、チャネル形成領域を含む金属酸化物膜（第１
の金属酸化物膜）の酸素欠損を低減するために、第１の金属酸化物膜に接して熱処理によ
り酸素が脱離する絶縁膜（第１の絶縁膜）を設けている。また、熱処理により酸素が脱離
する絶縁膜（第１の絶縁膜）に接して、第１の金属酸化物膜とは別の金属酸化物膜（第２
の金属酸化物膜）を設けている。さらに、第２の金属酸化物膜を、熱処理により酸素が脱
離する絶縁膜（第１の絶縁膜及び第２の絶縁膜）に挟んで設けている。
加熱により酸素が脱離する絶縁膜１１２（または絶縁膜１２２）を、金属酸化物膜１０６
ａと金属酸化物膜１１４（または金属酸化物膜１２４）とで挟んで設けることにより、熱
処理時に絶縁膜１１２（または絶縁膜１２２）から脱離した酸素が外部へ放出されること
を防ぐことができ、金属酸化物膜１０６ａの酸素欠損を十分に補償することができる。ま
た、絶縁膜１１２（または絶縁膜１２２）に含まれる負の固定電荷が減少することを防止
することができる。つまり、本発明の一態様により、金属酸化物膜１０６ａ中の酸素欠損
を低減し、また、金属酸化物膜１０６ａと接する絶縁膜１１２（または絶縁膜１２２）に
含まれる酸素が外部へ放出されることを防ぐことによって、良好な電気的特性および電気
的特性の安定した半導体装置を提供することができる。
〈半導体装置の作製方法〉
次に、本発明の一態様に係る半導体装置の作製方法の一例として、トランジスタ２００の
作製方法について、図３を参照して説明する。
まず、基板１００上にゲート電極に適用できる導電膜を成膜した後、フォトリソグラフィ
工程により、該導電膜上にレジストマスクを形成し、該レジストマスクを用いて導電膜を
所望の形状にエッチングし、ゲート電極１０２を形成する。その後、ゲート電極１０２上
にゲート絶縁膜１０４を成膜する（図３（Ａ）参照）。
基板１００として、絶縁表面を有する基板を用いることができる。例えば、ガラス基板、
セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶
縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも
可能であり、これらの基板に半導体素子が設けられていてもよい。基板１００に使用する
ことができる基板に大きな制限はないが、後の熱処理に耐えうる程度の耐熱性を有してい
ることが必要となる。本実施の形態では、基板１００として、ガラス基板を用いる。
また、基板１００として、可撓性基板を用いることもできる。基板１００として可撓性基
板を用いる場合、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板に
トランジスタ２００を作製し、その後、剥離、転置してもよい。なお、作製基板から可撓
性基板に剥離、転置するために、作製基板上に剥離層及び絶縁膜を設け、その上にトラン
ジスタ２００を作製すればよい。
ゲート電極１０２に適用できる導電材料として、アルミニウム、チタン、クロム、ニッケ
ル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステン
からなる単体金属、またはこれを主成分とする合金を用いることができる。また、ゲート
電極１０２に適用できる導電膜は、上述の導電材料を用いて、単層構造または積層構造と
して形成する。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上に
チタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅－マ
グネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン
膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造など
がある。なお、酸化インジウム、及び酸化インジウムに酸化錫または酸化亜鉛を含む透明
導電材料を用いてもよい。
ゲート電極１０２に適用できる導電膜は、スパッタリング法、プラズマＣＶＤ法等により
、膜厚５０ｎｍ以上３００ｎｍ以下として形成する。その後、フォトリソグラフィ工程に
より、導電膜上にレジストマスクを形成し、該レジストマスクを用いて、導電膜を所望の
形状にエッチングすることにより、ゲート電極１０２を形成する。なお、レジストマスク
として、フォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることが
できる。また、エッチング工程として、ドライエッチング、ウェットエッチング、または
ドライエッチング及びウェットエッチングを組み合わせて行うことができる。本実施の形
態では、導電膜として、スパッタリング法により、膜厚１５０ｎｍでタングステンを形成
する。
ゲート絶縁膜１０４として、酸化シリコン、酸化ガリウム、もしくは酸化アルミニウムな
どの酸化物絶縁膜、または窒化シリコン、もしくは窒化アルミニウムなどの窒化物絶縁膜
、または酸化窒化シリコン、酸化窒化アルミニウム、もしくは窒化酸化シリコンなどから
選ばれる絶縁膜を用いることができる。上述の材料に加えて、酸化ハフニウム、酸化イッ
トリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加され
たハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネ
ート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などのｈｉｇｈ－ｋ材料を用いることがで
きる。なお、ゲート絶縁膜１０４は、該ｈｉｇｈ－ｋ材料を単層構造で形成してもよいし
、上記の材料からなる絶縁膜との積層構造で形成してもよい。
ゲート絶縁膜１０４は、スパッタリング法、プラズマＣＶＤ法等により、膜厚５ｎｍ以上
３００ｎｍ以下として成膜する。ゲート絶縁膜１０４として、上述のｈｉｇｈ－ｋ材料を
用いることにより、電気的な（例えば、酸化シリコン膜換算の）ゲート絶縁膜の厚さを変
えないまま、物理的なゲート絶縁膜を厚くすることができるため、ゲートリーク電流を低
減できる。
本実施の形態では、ゲート絶縁膜１０４として、プラズマＣＶＤ法により、酸化窒化シリ
コン膜を成膜する。プラズマＣＶＤ法により成膜された酸化シリコン膜は、熱処理により
酸素が脱離しない膜である。
次に、ゲート絶縁膜１０４上に金属酸化物膜１０６を成膜する（図３（Ｂ）参照）。
金属酸化物膜１０６の材料として、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上を
含む金属酸化物材料を用いることができる。例えば、四元系金属酸化物であるＩｎ－Ｓｎ
－Ｇａ－Ｚｎ－Ｏ系の材料や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系の材料、
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系の材料、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系の材料、Ｓｎ－Ｇａ－Ｚｎ－Ｏ
系の材料、Ａｌ－Ｇａ－Ｚｎ－Ｏ系の材料、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系の材料や、二元系金
属酸化物であるＩｎ－Ｚｎ－Ｏ系の材料、Ｓｎ－Ｚｎ－Ｏ系の材料、Ａｌ－Ｚｎ－Ｏ系の
材料、Ｚｎ－Ｍｇ－Ｏ系の材料、Ｓｎ－Ｍｇ－Ｏ系の材料、Ｉｎ－Ｍｇ－Ｏ系の材料、Ｉ
ｎ－Ｇａ－Ｏ系の材料や、Ｉｎ－Ｏ系の材料、Ｓｎ－Ｏ系の材料、Ｚｎ－Ｏ系の材料など
を用いればよい。ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の材料とは、インジウム（Ｉ
ｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比
は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、金
属酸化物膜の化学量論比に対し、酸素を過剰にすることが好ましい。酸素を過剰にするこ
とにより金属酸化物膜の酸素欠損に起因するキャリアの生成を抑制することができる。
金属酸化物膜１０６の材料として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の材料を用いる場合、ターゲ
ットの一例として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成
比を有するものがある。さらに、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ
数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍ
ｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：
１：８［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
または、金属酸化物膜１０６の材料としてＩｎ－Ｚｎ－Ｏ系の材料を用いる場合、原子数
比で、Ｉｎ：Ｚｎ＝０．５以上５０以下：１、好ましくはＩｎ：Ｚｎ＝１以上２０以下：
１、さらに好ましくはＩｎ：Ｚｎ＝３以上３０以下：２とする。Ｚｎの原子数比を前述の
範囲とすることで、トランジスタ２００の電界効果移動度を向上させることができる。こ
こで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする
と好ましい。
金属酸化物膜１０６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数
の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧ
ａおよびＣｏなどを用いてもよい。
金属酸化物膜１０６は、スパッタリング法、分子線エピタキシー法、原子層堆積法または
パルスレーザー蒸着法により成膜することができる。また、金属酸化物膜１０６の膜厚は
、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする。なお、該金
属酸化物膜は、成膜した直後は半導体である。
また、金属酸化物膜１０６は、非晶質であってもよく、結晶性を有していてもよい。例え
ば、金属酸化物膜１０６は、非単結晶であり、詳細には、該非単結晶のａｂ面に垂直な方
向から見て、三角形、六角形、正三角形、又は正六角形の原子配列を有し、且つ、ｃ軸に
垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含
む金属酸化物である。なお、本明細書では、該金属酸化物膜をＣＡＡＣ－ＯＳ膜と呼ぶ。
また、トランジスタ２００のチャネル形成領域を含む膜として、ＣＡＡＣ－ＯＳ膜を用い
ることで、可視光または紫外光の照射、および熱やバイアスなどが加わることによるトラ
ンジスタ２００の電気特性の変動を抑制し、半導体装置の信頼性を向上させることができ
る。
金属酸化物膜１０６をＣＡＡＣ－ＯＳ膜とするには、例えば以下の２種類の方法がある。
１つの方法は、金属酸化物膜１０６の成膜を、基板を加熱しながら行う方法であり、もう
１つの方法は、金属酸化物膜１０６の成膜を２回に分け、１度目の成膜の後、２度目の成
膜の後のそれぞれに熱処理を行う方法である。
基板を加熱しながら金属酸化物膜１０６の成膜を１回で行う場合には、基板温度は、例え
ば、１５０℃以上４５０℃以下、好ましくは基板温度が２５０℃以上３５０℃以下とする
。なお、金属酸化物膜１０６の成膜時に、基板１００を加熱する温度を高くすることで、
非晶質な部分に対して結晶部分の占める割合の多いＣＡＡＣ－ＯＳ膜とすることができる
。
また、金属酸化物膜１０６の成膜を２回に分ける場合には、基板１００を基板温度１００
℃以上４５０℃以下に保ちながら、ゲート絶縁膜１０４の上に１層目の金属酸化物膜を形
成し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で、５５０℃以上基板の歪み点未
満の熱処理を行う。該熱処理によって、１層目の金属酸化物膜の表面を含む領域に結晶領
域（板状結晶を含む）が形成される。そして、２層目の金属酸化物膜を１層目の金属酸化
物膜よりも厚く形成する。その後、再び５５０℃以上基板の歪み点未満の熱処理を行い、
表面を含む領域に、結晶領域（板状結晶を含む）が形成された１層目の金属酸化物膜を結
晶成長の種として、上方に結晶成長させ、２層目の金属酸化物膜の全体を結晶化させる。
なお、１層目の酸化物半導体膜は１ｎｍ以上１０ｎｍ以下で成膜することが好ましい。
スパッタリング法を用いて、金属酸化物膜１０６を成膜する際、できる限り金属酸化物膜
１０６に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、ス
パッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基を含む化合
物または水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸
素、および希ガスと酸素との混合ガスを適宜用いる。さらには、該処理室の排気は、水の
排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオンポンプを組み
合わせて用いればよい。
上記のようにすることで、水素の混入が低減された金属酸化物膜１０６を成膜することが
できる。なお、上記スパッタリング装置を用いても、金属酸化物膜１０６には少なからず
窒素を含んで形成される。例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される金属酸化物膜１０６の
窒素濃度は、５×１０１８ｃｍ－３未満となる。
金属酸化物膜１０６を成膜する際または成膜後において、金属酸化物膜１０６の酸素欠損
に起因して電荷が生じる場合がある。一般に金属酸化物膜における酸素欠損は、その酸素
欠損の一部がドナーとなりキャリアである電子を生じる。つまり、トランジスタ２００に
おいても、金属酸化物膜１０６の酸素欠損の一部はドナーとなり、キャリアである電子が
生じることで、トランジスタ２００のしきい値電圧がマイナス方向に変動してしまう。そ
して、金属酸化物膜１０６において、該電子の生成は、金属酸化物膜１０６とゲート絶縁
膜１０４との界面近傍で生じる酸素欠損において顕著である。
そこで、金属酸化物膜１０６を成膜後に、第１の熱処理を行う。
第１の熱処理は、金属酸化物膜から水素（水、水酸基を含む化合物）を放出させるために
行う。つまり、第１の熱処理は金属酸化物膜１０６から、不安定なキャリア源である水素
を脱離させることによって、トランジスタ２００のしきい値電圧がマイナス方向へ変動す
ることを抑制させることができる。さらに、トランジスタ２００の信頼性を向上させるこ
とができる。
第１の熱処理の温度は、例えば、１５０℃以上基板歪み点温度未満、好ましくは２５０℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とし、酸化性雰囲気また
は不活性雰囲気で行う。ここで、酸化性雰囲気は、酸素、オゾンまたは窒化酸素などの酸
化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気は、前述の酸化性
ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。処
理時間は３分～２４時間とする。２４時間を超える熱処理は生産性の低下を招くため好ま
しくない。
第１の熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝
導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉
や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ
（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲン
ランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナ
トリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被
処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置で
ある。
次に、フォトリソグラフィ工程により金属酸化物膜１０６上にレジストマスクを形成し、
該レジストマスクを用いて、金属酸化物膜１０６を所望の形状にエッチングし、島状の金
属酸化物膜１０６ａを形成する（図３（Ｃ）参照）。なお、該レジストマスクは、フォト
リソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。該エッ
チングは、金属酸化物膜１０６ａの端部がテーパ形状となるようにエッチングすることが
好ましい。島状の金属酸化物膜１０６ａの端部をテーパ形状とすることで、本工程以降の
トランジスタ２００の作製において、形成される膜の被覆性を向上させることができ、該
膜の断切れを防止することができる。テーパ形状は、該レジストマスクを後退させつつエ
ッチングすることで形成することができる。
エッチング工程は、ドライエッチングまたはウェットエッチングを用いればよく、これら
を組み合わせて行ってもよい。ウェットエッチングに用いるエッチング液としては、燐酸
と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アン
モニア水：水＝５：２：２（体積比））などを用いることができる。また、ＩＴＯ－０７
Ｎ（関東化学社製）を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（
ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭
素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（Ｃ
ＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）
やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法を用いることができる。所望の形状に加工できるように、エ
ッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、
基板側の電極温度など）を適宜調節する。
次に、金属酸化物膜１０６ａ上にソース電極及びドレイン電極に適用できる導電膜を成膜
した後、フォトリソグラフィ工程により、該導電膜上にレジストマスクを形成し、該レジ
ストマスクを用いて導電膜を所望の形状にエッチングし、ソース電極又はドレイン電極１
０８ａ、１０８ｂを形成する（図３（Ｄ）参照）。ソース電極又はドレイン電極１０８ａ
、１０８ｂに適用できる導電材料として、ゲート電極１０２に適用できる導電材料と同様
の導電材料を用いることができる。
本実施の形態では、ソース電極又はドレイン電極１０８ａ、１０８ｂとして、スパッタリ
ング法により、膜厚５０ｎｍのチタン膜、膜厚１００ｎｍのアルミニウム膜、膜厚５０ｎ
ｍのチタン膜を成膜した後、フォトリソグラフィ工程及びエッチング工程を行うことによ
り形成する。
次に、金属酸化物膜１０６ａ、ソース電極又はドレイン電極１０８ａ、１０８ｂ上にパッ
シベーション膜１１０を成膜する（図３（Ｅ）参照）。本実施の形態では、パッシベーシ
ョン膜１１０として、絶縁膜１１２、金属酸化物膜１１４、絶縁膜１１６を順に成膜する
。
絶縁膜１１２及び絶縁膜１１６は、酸化シリコン、酸化ガリウム、もしくは酸化アルミニ
ウム、酸化窒化シリコン、酸化窒化アルミニウムなどから選ばれる絶縁膜を用いることが
できる。なお、絶縁膜１１２及び絶縁膜１１６の成膜方法は、ゲート絶縁膜１０４と同様
の成膜方法を適用すればよい。
金属酸化物膜１１４は、金属酸化物膜１０６と同様の材料及び成膜方法を用いることがで
きるため、詳細な説明は省略する。
パッシベーション膜１１０の膜厚は、５０ｎｍ以上１０００ｎｍ以下、好ましくは１００
ｎｍ以上３００ｎｍ以下とすればよい。
本実施の形態では、絶縁膜１１２として、スパッタリング法により、膜厚２００ｎｍで酸
化シリコン膜を成膜し、金属酸化物膜１１４として、スパッタリング法により、膜厚５ｎ
ｍで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜を成膜し、絶縁膜１１６として、膜厚５０
ｎｍでスパッタリング法により、酸化シリコン膜を成膜する。
なお、スパッタリング法を用いて、絶縁膜１１２、絶縁膜１１６を成膜する場合、できる
限り、絶縁膜１１２、絶縁膜１１６に含まれる水素濃度を低減することが好ましい。水素
濃度を低減させるには、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水
素、水、水酸基を含む化合物などの不純物が除去された高純度の希ガス（代表的にはアル
ゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。さらには、該処理室の排
気は、水の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオンポ
ンプを組み合わせて用いればよい。
第１の熱処理の際、金属酸化物膜１０６ａから水素を放出させると共に、金属酸化物膜１
０６ａの上面からは酸素が外部へ脱離してしまうおそれがある。これにより、金属酸化物
膜１０６ａにおいて、酸素欠損が生じる場合がある。新たに生じた酸素欠損を補償するた
めに、パッシベーション膜１１０を成膜した後に、第２の熱処理を行うことが好ましい。
第２の熱処理の条件及び装置は、第１の熱処理の条件及び装置を適宜用いればよいため、
詳細な説明は省略する。
第２の熱処理を行うことにより、絶縁膜１１２から酸素が脱離し、金属酸化物膜１０６ａ
に供給される。また、絶縁膜１１２上には、酸素の外方拡散を防止するための金属酸化物
膜１１４が設けられているため、第２の熱処理時に、絶縁膜１１２に含まれる酸素の外方
拡散を防止することができ、効率的に金属酸化物膜１０６ａに酸素を供給することができ
る。また、金属酸化物膜１１４は、絶縁膜１１２及び絶縁膜１１６から酸素が供給される
ことにより、酸素欠損が補償されることにより抵抗が上がるため、絶縁体となる（絶縁性
を示す）。これにより、金属酸化物膜１１４がパッシベーション膜１１０の一部として用
いられる場合であっても、トランジスタ２００の電気的特性に影響を与えなくて済む。
第１の熱処理及び第２の熱処理を行うことによって、金属酸化物膜１０６ａ及び金属酸化
物膜１１４は膜中の水素濃度が低減され、高純度化された金属酸化物となる。また、金属
酸化物膜１０６ａ及び金属酸化物膜１１４の水素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ
３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８
ａｔｏｍｓ／ｃｍ３以下となる。また、半導体ではなく、絶縁体として用いる金属酸化物
膜１１４の水素濃度は、より低い濃度であることが好ましい。なお、金属酸化物膜１０６
ａ及び金属酸化物膜１１４中の水素濃度は、ＳＩＭＳ分析で測定されるものである。
第１の熱処理及び第２の熱処理によって、水素濃度が十分に低減されて高純度化され、且
つ十分な酸素が供給されて酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減さ
れた金属酸化物膜１０６ａを用いることで、トランジスタ２００のオフ電流を低減させる
ことができる。具体的には、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（
１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０－２１Ａ）以
下、望ましくは１０ｚＡ以下となる。
また、リチウム（Ｌｉ）やナトリウム（Ｎａ）などのアルカリ金属は、金属酸化物膜１０
６ａ及び金属酸化物膜１１４にとっては、不純物であるため含有量を少なくすることが好
ましい。金属酸化物膜１０６ａ及び金属酸化物膜１１４に含まれるアルカリ金属の濃度は
、２×１０１６ｃｍ－３以下、好ましくは、１×１０１５ｃｍ－３以下とすることが好ま
しい。さらに、アルカリ土類金属も不純物であるため含有量を少なくすることが好ましい
。
また、金属酸化物膜は、水素や酸素欠損の量に応じて、導体であったり、半導体であった
り、絶縁体であったりする。例えば、金属酸化物膜の抵抗率は、金属酸化物膜に含まれる
水素や酸素欠損の量によって変化する。
金属酸化物膜を挟む絶縁膜の両方に、熱処理により酸素が脱離しない絶縁膜を用いて、熱
処理（例えば、３５０℃）を行うと、金属酸化物膜の抵抗率は、１０［Ω・ｃｍ］以下と
なるため、金属酸化物膜は導体となる。また、金属酸化物膜を挟む絶縁膜の両方に、熱処
理により酸素が脱離する絶縁膜を用いて、熱処理（例えば、３５０℃）を行うと、抵抗率
は１×１０８［Ω・ｃｍ］以上となるため、金属酸化物膜は絶縁体となる（絶縁性を示す
）。したがって、金属酸化物膜１１４を絶縁体とするためには、抵抗率が、１×１０８［
Ω・ｃｍ］以上となるように形成すればよい。
また、金属酸化物膜１０６ａを半導体とするためには、導体となる抵抗率と絶縁体となる
抵抗率の間の値をとればよいため、金属酸化物膜１０６ａは、抵抗率が、１０［Ω・ｃｍ
］を超えて１×１０８［Ω・ｃｍ］未満となるように形成すればよい。
以上の工程によって、トランジスタ２００を作製することができる（図３（Ｅ）参照）。
チャネル形成領域を含む金属酸化物膜（酸化物半導体）に接して、熱処理により酸素が脱
離する絶縁膜を設け、絶縁膜に接して、酸素の外方拡散を防止するための金属酸化物膜を
設けることにより、該絶縁膜から酸素の外方拡散を抑制し、チャネル形成領域を含む金属
酸化物膜に効率よく酸素を供給することができる。これにより、チャネル形成領域を含む
金属酸化物膜の酸素欠損を低減させることができるため、キャリアである電子の生成を抑
制し、トランジスタのしきい値電圧がマイナス方向に変動することを抑制することができ
る。
また、酸素の外方拡散を防止するための金属酸化物膜は、熱処理により酸素が脱離する絶
縁膜で挟み、熱処理を行うことで、酸素の外方拡散を防止するための金属酸化物膜につい
ても酸素欠損が低減し、絶縁化することが可能である。
〈半導体装置の応用例の作製方法〉
図２（Ａ）に示すトランジスタ２１０を作製する場合は、以下の通りに作製すればよい。
基板１００上にゲート電極１０２を形成した後、ゲート絶縁膜１２０を形成する。ゲート
絶縁膜１２０は、絶縁膜１２６、金属酸化物膜１２４、絶縁膜１２２の順で成膜する。
絶縁膜１２６及び絶縁膜１２２の材料及び成膜方法は、絶縁膜１１６及び絶縁膜１１２の
材料及び成膜方法と同様である。また、金属酸化物膜１２４の材料及び成膜方法は、金属
酸化物膜１１４と同様である。
次に、ゲート絶縁膜１２０を成膜した後、第１の熱処理を行うことが好ましい。ここで、
金属酸化物膜１２４は、熱処理により酸素が脱離する絶縁膜１２６及び絶縁膜１２２に挟
まれているため、金属酸化物膜１２４は絶縁体となる（絶縁性を示す）。その後、ゲート
絶縁膜１２０上に金属酸化物膜を形成し、該金属酸化物膜にフォトリソグラフィ工程及び
エッチング工程を行うことにより、金属酸化物膜１０６ａを形成する。
次に、金属酸化物膜１０６ａ上に導電膜を成膜した後、該導電膜にフォトリソグラフィ工
程及びエッチング工程を行うことにより、ソース電極又はドレイン電極１０８ａ、１０８
ｂを形成する。
次に、金属酸化物膜１０６ａ、ソース電極又はドレイン電極１０８ａ、１０８ｂ上に絶縁
膜１１８を形成する。絶縁膜１１８は、絶縁膜１１２の材料及び成膜方法と同様である。
その後、第２の熱処理を行っても良い。
以上により、トランジスタ２１０を作製することができる。
図２（Ｂ）に示すトランジスタ２２０を作製する場合は、以下の通りに作製すればよい。
基板１００上にゲート電極１０２を形成した後、ゲート絶縁膜１２０を形成する。
次に、ゲート絶縁膜１２０上に金属酸化物膜を成膜した後、該金属酸化物膜にフォトリソ
グラフィ工程及びエッチング工程を行うことにより、金属酸化物膜１０６ａを形成する。
その後、第１の熱処理を行う。これにより、絶縁膜１２６から脱離した酸素は、金属酸化
物膜１２４に供給され、絶縁膜１２２から脱離した酸素は、金属酸化物膜１２４及び１０
６ａに供給される。また、金属酸化物膜１０６ａに含まれる水素や水などを低減すること
ができる。
次に、金属酸化物膜１０６ａ上に、ソース電極又はドレイン電極１０８ａ、１０８ｂ、パ
ッシベーション膜１１０を形成する。その後、第２の熱処理を行う。
以上により、トランジスタ２２０を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、先の実施の形態で示すトランジスタとは異なる構造のトランジスタに
ついて説明する。
図４に、本発明の一態様に係る半導体装置の一例として、トランジスタ４００の平面図及
び断面図を示す。ここで、図４（Ａ）は平面図であり、図４（Ｂ）及び図４（Ｃ）はそれ
ぞれ図４（Ａ）におけるＡ１－Ａ２断面、Ｂ１－Ｂ２断面に係る断面図である。なお、図
４（Ａ）では、煩雑になることを避けるため、トランジスタ４００の構成要素の一部（例
えば、ゲート絶縁膜３０４など）を省略している。
図４（Ａ）に示すトランジスタ４００は、基板３００上に、下地絶縁膜３１０を介して金
属酸化物膜３０６ａと、金属酸化物膜３０６ａに接して設けられたソース電極又はドレイ
ン電極３０８ａ、３０８ｂと、金属酸化物膜３０６ａ、ソース電極又はドレイン電極３０
８ａ、３０８ｂ上に設けられたゲート絶縁膜３０４と、ゲート絶縁膜３０４上に金属酸化
物膜３０６ａと重畳するように設けられたゲート電極３０２と、を有する。
なお、基板３００は、基板１００と同様のものを用いればよい。また、金属酸化物膜３０
６ａは、金属酸化物膜１０６ａと同様の材料及び同様の方法により形成されたものを用い
ればよい。また、ソース電極又はドレイン電極３０８ａ、３０８ｂは、ソース電極又はド
レイン電極１０８ａ、１０８ｂと同様の材料及び同様の方法により形成されたものを用い
ればよい。また、ゲート絶縁膜３０４は、ゲート絶縁膜１０４と同様の材料及び同様の方
法により形成されたものを用いればよい。また、ゲート電極３０２は、ゲート電極１０２
と同様の材料及び同様の方法により形成されたものを用いればよい。
また、図４に示すトランジスタ４００は、トップゲート構造のトランジスタであり、ソー
ス電極又はドレイン電極３０８ａ、３０８ｂは、金属酸化物膜３０６ａの上面に接するト
ップコンタクト構造である。なお、ソース電極又はドレイン電極３０８ａ、３０８ｂは、
金属酸化物膜３０６ａの下面に接するボトムコンタクト構造であってもよい。
金属酸化物膜３０６ａと、ゲート電極３０２とが重畳する領域は、チャネル形成領域とし
て機能する。
また、基板３００上には、下地絶縁膜３１０が設けられている。下地絶縁膜３１０は、金
属酸化物膜３０６ａと接するように設けられている。図４に示すトランジスタ４００にお
いて、下地絶縁膜３１０は、絶縁膜３１２、金属酸化物膜３１４、及び絶縁膜３１６を有
する。ここで、絶縁膜３１２及び絶縁膜３１６は、熱処理により酸素が脱離する絶縁膜が
用いられている。なお、ゲート絶縁膜３０４については、熱処理により酸素が脱離しない
絶縁膜が用いられている。
金属酸化物膜３０６ａは、ゲート絶縁膜３０４と絶縁膜３１２との間に設けられている。
絶縁膜３１２は、熱処理により酸素が脱離する絶縁膜が用いられている。熱処理を行うこ
とにより、絶縁膜３１２から、酸素が脱離し、金属酸化物膜３０６ａに供給される。
また、本発明の一態様では、熱処理により酸素が脱離する絶縁膜３１２に接して酸素の外
方拡散を防止するための金属酸化物膜３１４が設けられている。これにより、熱処理時に
絶縁膜３１２に含まれる酸素が脱離し、外方拡散することを防止することができる。
さらに、本発明の一態様では、酸素の外方拡散を防止するために設ける金属酸化物膜３１
４は、熱処理により酸素が脱離する絶縁膜３１２、絶縁膜３１６によって挟まれている。
これにより、熱処理時に、絶縁膜３１６からも酸素が脱離し、金属酸化物膜３１４に供給
される。金属酸化物膜３１４は、絶縁膜３１２及び絶縁膜３１６から酸素が供給されるこ
とにより、酸素欠損が補償されるため絶縁体となる（絶縁性を示す）。これにより、金属
酸化物膜３１４が下地絶縁膜３１０の一部として用いられる場合であっても、トランジス
タ４００の電気的特性に影響を与えなくて済む。
また、金属酸化物膜３０６ａに効率良く酸素を供給するためには、金属酸化物膜３０６ａ
と接する絶縁膜３１２は、金属酸化物膜３１４に接する絶縁膜３１６より厚いことが好ま
しい。絶縁膜３１２及び絶縁膜３１６の膜厚は、下地絶縁膜３１０の膜厚により適宜設定
すればよい。
なお、絶縁膜３１２は、絶縁膜１１２と同様の材料及び同様の方法により形成されたもの
を用いればよい。また、金属酸化物膜３１４は、金属酸化物膜１１４と同様の材料及び同
様の方法により形成されたものを用いればよい。また、絶縁膜３１６は、絶縁膜１１６と
同様の材料及び同様の方法により形成されたものを用いればよい。
絶縁膜３１２として、熱処理により酸素が脱離する膜を用いることで、絶縁膜３１２から
金属酸化物膜３０６ａに酸素を供給し、絶縁膜３１２と金属酸化物膜３０６ａとの界面準
位を低減できる。従って、トランジスタ４００の動作に起因して生じうる電荷などが、絶
縁膜３１２と金属酸化物膜３０６ａとの界面に捕獲されることを抑制でき、トランジスタ
４００を電気特性の劣化の少ないトランジスタとすることができる。
金属酸化物膜３１４は、金属酸化物膜３０６ａと同様に、Ｉｎ、Ｇａ、ＳｎおよびＺｎか
ら選ばれた二種以上の元素を含む金属酸化物である。ここで、金属酸化物膜３１４に含ま
れる元素と、金属酸化物膜３０６ａに含まれる元素とが同じであってもよいし、異なって
いてもよい。例えば、金属酸化物膜３０６ａ及び金属酸化物膜３１４として、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ系の材料を用いてもよいし、金属酸化物膜３０６ａとして、Ｉｎ－Ｇａ－Ｚｎ
－Ｏ系の材料を用い、金属酸化物膜３１４として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ－Ｎ系の材料を
用いてもよい。
〈半導体装置の応用例〉
図５（Ａ）乃至図５（Ｃ）に、トランジスタ４００とは異なる構成のトランジスタの断面
構造を示す。
図５（Ａ）に示すトランジスタ４１０は、基板３００上に、下地絶縁膜として絶縁膜３１
８を設け、該絶縁膜３１８上の金属酸化物膜３０６ａと、金属酸化物膜３０６ａに接して
設けられたソース電極又はドレイン電極３０８ａ、３０８ｂと、金属酸化物膜３０６ａ、
ソース電極又はドレイン電極３０８ａ、３０８ｂ上に設けられたゲート絶縁膜３２０と、
ゲート絶縁膜３２０上に金属酸化物膜３０６ａのチャネル形成領域と重畳するように設け
られたゲート電極３０２と、を有する。
トランジスタ４００と、トランジスタ４１０との相違は、ゲート絶縁膜３２０の一部に、
酸素の外方拡散を防止するための金属酸化物膜が設けられている点にある。つまり、ゲー
ト絶縁膜３２０は、絶縁膜３２２、金属酸化物膜３２４、及び絶縁膜３２６の３層構造で
ある。また、下地絶縁膜として、絶縁膜３１８が設けられている。ここで、絶縁膜３２６
、３２２、及び絶縁膜３１８は、熱処理により酸素が脱離する絶縁膜が用いられている。
また、金属酸化物膜３０６ａに効率よく酸素を供給するためには、金属酸化物膜３０６ａ
と接する絶縁膜３２２は、金属酸化物膜３２４と接する絶縁膜３２６より厚いことが好ま
しい。絶縁膜３２２及び絶縁膜３２６の膜厚は、ゲート絶縁膜３２０の膜厚により適宜設
定すればよい。また、金属酸化物膜３２４も、少なくとも５ｎｍ以上あれば、酸素が透過
することを防止できるため、ゲート絶縁膜３２０の膜厚に応じて適宜設定すればよい。
図５（Ｂ）に示すトランジスタ４２０は、基板３００上に、下地絶縁膜３１０を介して金
属酸化物膜３０６ａと、金属酸化物膜３０６ａに接して設けられたソース電極又はドレイ
ン電極３０８ａ、３０８ｂと、金属酸化物膜３０６ａ、ソース電極又はドレイン電極３０
８ａ、３０８ｂ上に設けられたゲート絶縁膜３２０と、ゲート絶縁膜３２０上に金属酸化
物膜３０６ａのチャネル形成領域と重畳するように設けられたゲート電極３０２と、を有
する。
トランジスタ４２０において、下地絶縁膜３１０及びゲート絶縁膜３２０については、ト
ランジスタ４００及びトランジスタ４１０の記載を参酌することができるため、詳細な説
明は省略する。
また、トランジスタ４００、トランジスタ４１０、及びトランジスタ４２０において、ソ
ース電極又はドレイン電極３０８ａ、３０８ｂが、金属酸化物膜３０６ａの上面に接する
トップコンタクト構造について説明した。本発明の一態様に係るトランジスタでは、ソー
ス電極又はドレイン電極３０８ａ、３０８ｂが、金属酸化物膜３０６ａの下面に接するボ
トムコンタクト構造も採用することができる。ボトムコンタクト構造の一例を図５（Ｃ）
に示す。
図５（Ｃ）に示すトランジスタ４３０は、基板３００上に、設けられた下地絶縁膜３１０
と、下地絶縁膜３１０上に設けられたソース電極又はドレイン電極３０８ａ、３０８ｂと
、ソース電極又はドレイン電極３０８ａ、３０８ｂに接して設けられた金属酸化物膜３０
６ａと、ソース電極又はドレイン電極３０８ａ、３０８ｂ、及び金属酸化物膜３０６ａ上
に設けられたゲート絶縁膜３０４と、金属酸化物膜３０６ａのチャネル形成領域と重畳す
るように設けられたゲート電極３０２と、を有する。
以上のように、本発明の一態様に係るトランジスタは、様々な態様をとることが可能であ
る。
また、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態に示すトランジスタを用いた半導体装置及びその作製
方法、並びに回路構成および動作の例について、図６乃至図８を参照して説明する。また
、本実施の形態では、いわゆるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）に相当する構成の半導体装置の一例について説明する。なお、回路図に
おいては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併
せて付す場合がある。
〈半導体装置の断面構成〉
はじめに、半導体装置の断面構成の一例について、図６（Ａ）を参照して説明する。図６
（Ａ）に示す半導体装置は、トランジスタ４００と、容量素子４０２とを有する。
図６（Ａ）におけるトランジスタ４００は、本発明の一態様であるトランジスタが適用さ
れる。トランジスタ４００は、基板３００上に、下地絶縁膜３１０を介して金属酸化物膜
３０６ａと、ソース電極又はドレイン電極３０８ａ、３０８ｂと、ゲート絶縁膜３０４と
、ゲート電極３０２ａと、を有する。下地絶縁膜３１０は、絶縁膜３１２と、金属酸化物
膜３１４と、絶縁膜３１６と、を有する。
図６（Ａ）における容量素子４０２は、ゲート絶縁膜３０４、ソース電極又はドレイン電
極３０８ａ、電極３０２ｂと、を有する。ソース電極又はドレイン電極３０８ａは、容量
素子４０２の一方の電極として機能し、電極３０２ｂは、容量素子４０２の他方の電極と
して機能する。
また、トランジスタ４００および容量素子４０２を覆うように絶縁膜３３０が設けられて
いる。そして、絶縁膜３３０に設けられた開口を介してソース電極又はドレイン電極３０
８ｂと、配線３３２とが接続されている。
〈基本回路〉
次に、図６（Ａ）で示した半導体装置の基本的な回路構成およびその動作について、図６
（Ｂ）を参照して説明する。図６（Ｂ）に示す半導体装置において、第１の配線（１ｓｔ
Ｌｉｎｅ）とトランジスタ４００のソース電極またはドレイン電極とは、電気的に接続
され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ４００のゲート電極とは、電気的
に接続され、容量素子４０２の電極の一方とトランジスタ４００のドレイン電極またはソ
ース電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）と容量
素子４０２の電極の他方とは、電気的に接続されている。
ここで、トランジスタ４００には、例えば、酸化物半導体を用いたトランジスタが適用さ
れる。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ４００をオフ状態とすることで、容量素子４０２に与え
られた電位を、極めて長時間にわたって保持することが可能である。
図６（Ｂ）に示す半導体装置では、容量素子４０２に与えられた電位が保持可能という特
徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
次に、情報の書き込みおよび保持について説明する。ここでは簡単のため、第３の配線の
電位は固定されているものとする。まず、第２の配線の電位を、トランジスタ４００がオ
ン状態となる電位にして、トランジスタ４００をオン状態とする。これにより、第１の配
線の電位が、容量素子４０２の電極の一方に与えられる。すなわち、容量素子４０２には
、所定の電荷が与えられる（書き込み）。その後、第２の配線の電位を、トランジスタ４
００がオフ状態となる電位にして、トランジスタ４００をオフ状態とすることにより、容
量素子４０２に与えられた電荷が保持される（保持）。トランジスタ４００は上述のとお
り、極めてオフ電流が小さいので、長時間にわたって電荷を保持できる。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第２の配線の電位を、トランジスタ４００がオン状態となる電位にすると、容量素
子４０２に保持されている電荷量に応じて、第１の配線は異なる電位をとる。このため、
第１の配線の電位を検出することで、保持されている情報を読み出すことができる。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第２の配線の電位を、トランジスタ４００がオン状態と
なる電位にして、トランジスタ４００をオン状態とする。これにより、第１の配線の電位
（新たな情報に係る電位）が、容量素子４０２の電極の一方に与えられる。その後、第２
の配線の電位を、トランジスタ４００がオフ状態となる電位にして、トランジスタ４００
をオフ状態とすることにより、容量素子４０２は、新たな情報に係る電荷が与えられた状
態となる。
このように、本発明の一態様に係る半導体装置は、再度の情報の書き込みによって直接的
に情報を書き換えることが可能である。このため、半導体装置の高速動作が実現される。
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジスタ
）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キャリ
アとするｐ型トランジスタを用いることができるのはいうまでもない。
図７に、（ｍ×ｎ）個のメモリセル４５０を有する半導体装置の回路図の一例を示す。図
７中のメモリセル４５０の構成は、図６と同様である。すなわち、図６における第１の配
線が図７におけるビット線ＢＬに相当し、図６における第２の配線が図７におけるワード
線ＷＬに相当し、図６における第３の配線が図７におけるソース線ＳＬに相当する（図７
参照）。
図７に示す半導体装置は、ｎ本のビット線ＢＬと、ｍ本のワード線ＷＬと、メモリセル４
５０が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置されたメモリセルアレイと、ｎ
本のビット線ＢＬに接続する第１の駆動回路４６１と、ｍ本のワード線ＷＬに接続する第
２の駆動回路４６２と、を有する。
メモリセル４５０は、トランジスタ４００と、容量素子４０２と、から構成されている。
トランジスタ４００のゲート電極は、ワード線ＷＬと接続されている。また、トランジス
タ４００のソース電極またはドレイン電極の一方は、ビット線ＢＬと接続されており、ト
ランジスタ４００のソース電極またはドレイン電極の他方は、容量素子４０２の電極の一
方と接続されている。また、容量素子４０２の電極の他方はソース線ＳＬと接続され、一
定の電位が与えられている。トランジスタ４００には、先の実施の形態に示すトランジス
タが適用される。
本発明の一態様である半導体装置は、酸化物半導体をチャネル形成領域に用いるトランジ
スタであるため、単結晶シリコンをチャネル形成領域に用いたトランジスタに比べてオフ
電流が小さいという特徴を有する。このため、いわゆるＤＲＡＭとして認識されている図
７に示す半導体装置に当該トランジスタを適用する場合、リフレッシュ期間のきわめて長
いメモリを得ることが可能である。
〈半導体装置の作製方法〉
次に、図６に示す半導体装置の作製方法について、図８を参照して説明する。
まず、基板３００上に、下地絶縁膜３１０として機能する絶縁膜３１２、金属酸化物膜３
１４、絶縁膜３１６を順に成膜する（図８（Ａ）参照）。なお、基板３００は、基板１０
０と同様の材料を用いることができるため詳細な説明は省略する。また、絶縁膜３１２及
び絶縁膜３１６はそれぞれ、絶縁膜１１２及び絶縁膜１１６の記載を参酌することができ
る。
次に、下地絶縁膜３１０上に、金属酸化物膜３０６ａを形成する（図８（Ｂ）参照）。金
属酸化物膜３０６ａは、金属酸化物膜１０６ａの記載を参酌することができる。
次に、金属酸化物膜３０６ａと接するソース電極又はドレイン電極３０８ａ、３０８ｂを
形成した後、金属酸化物膜３０６ａ、ソース電極又はドレイン電極３０８ａ、３０８ｂ上
にゲート絶縁膜３０４を成膜する。その後、ゲート絶縁膜３０４上に、金属酸化物膜３０
６ａのチャネル形成領域と重畳する領域にゲート電極３０２ａを形成すると共に、ソース
電極又はドレイン電極３０８ａと重畳する領域に電極３０２ｂを形成する（図８（Ｃ）参
照）。ソース電極又はドレイン電極３０８ａ、３０８ｂは、ソース電極又はドレイン電極
１０８ａ、１０８ｂの記載を参酌することができる。
次に、ゲート絶縁膜３０４、ゲート電極３０２ａ、及び電極３０２ｂを覆うように層間絶
縁膜として機能する絶縁膜３３０を成膜する。その後、絶縁膜３３０及びゲート絶縁膜３
０４に開口を形成し、絶縁膜３３０上に配線３３２を形成することで、ソース電極又はド
レイン電極３０８ｂと配線３３２とを電気的に接続する。
層間絶縁膜として機能する絶縁膜３３０として、無機材料（酸化シリコン、窒化シリコン
、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポ
リアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、珪素（Ｓｉ）と酸素
（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフ
ッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシ
ロキサン、及びそれらの積層構造を用いることができる。
また、配線３３２は、スパッタリング法、プラズマＣＶＤ法などを用いて導電膜を成膜し
た後、当該導電膜にフォトリソグラフィ工程及びエッチング工程を行うことにより形成さ
れる。導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウム
のいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ゲート電極
１０２などと同様である。
以上の工程により、トランジスタ４００及び容量素子４０２を有する半導体装置を作製す
ることができる（図８（Ｄ）参照）。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態１及び
２に示す半導体装置を表示部３００３に適用することができる。また、実施の形態３に示
す半導体装置を、筐体３００２の内部に含まれるメモリ回路に適用することができる。実
施の形態１乃至３に係る半導体装置は、電気的特性の変動が抑制されているため、信頼性
の高いノート型のパーソナルコンピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態１及び２に示す半導体装置を表示部
３０２３に適用することができる。また、実施の形態３に示す半導体装置を、本体３０２
１の内部に含まれるメモリ回路に適用することができる。実施の形態１乃至３に係る半導
体装置は、電気的特性の変動が抑制されているため、信頼性の高い携帯情報端末（ＰＤＡ
）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１および
筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部
２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができ
る。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１及
び２に示す半導体装置を表示部２７０５、表示部２７０７に適用することができる。また
、実施の形態３に示す半導体装置を、筐体２７０１、２７０３の内部に含まれるメモリ回
路に適用することができる。実施の形態１乃至３に係る半導体装置は、電気的特性の変動
が抑制されているため、信頼性の高い電子書籍とすることができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル
２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０
１内部に内蔵されている。実施の形態１及び２に示す半導体装置を表示パネル２８０２に
適用することができる。また、実施の形態３の示す半導体装置を、筐体２８００、２８０
１の内部に含まれるメモリ回路に適用することができる。実施の形態１乃至３に係る半導
体装置は、電気的特性の変動が抑制されているため、信頼性の高い携帯電話とすることが
できる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図９（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態１及び２に示す半導体装置を表示部（Ａ）３０５７
、表示部（Ｂ）３０５５に適用することができる。また、実施の形態３に示す半導体装置
を、本体３０５１の内部に含まれるメモリ回路に適用することができる。実施の形態１乃
至３に係る半導体装置は、電気的特性の変動が抑制されているため、信頼性の高いデジタ
ルビデオカメラとすることができる。
図９（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態１及び２に示す半導体装置を表示部９６０３に適用するこ
とができる。また、実施の形態３に示す半導体装置を、筐体９６０１の内部に含まれるメ
モリ回路に適用することができる。実施の形態１乃至３に係る半導体装置は、電気的特性
の変動が抑制されているため、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）基板を
作製し、耐圧測定及びＣ－Ｖ（Ｃａｐａｃｉｔａｎｃｅ－Ｖｏｌｔａｇｅ）測定を行った
結果について、図１０乃至図１５を参照して説明する。
まず、本実施例で用いた試料の作製方法について説明する。
試料Ａとして、シリコン基板上に、第１の絶縁膜として、スパッタリング法により、膜厚
５０ｎｍで酸化シリコン膜を成膜した。次に、該酸化シリコン膜上に、金属酸化物膜とし
て、スパッタリング法により、膜厚１０ｎｍでＩｎ－Ｇａ－Ｚｎ－Ｏ－Ｎ系の金属酸化物
膜を成膜した。次に、該Ｉｎ－Ｇａ－Ｚｎ－Ｏ―Ｎ系の金属酸化物膜上に、第２の絶縁膜
として、スパッタリング法により、膜厚５０ｎｍで酸化シリコン膜を成膜した。
試料Ｂは、試料Ａにおける金属酸化物膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ－Ｎ系の金属酸化
物膜に換えて、スパッタリング法により、膜厚１０ｎｍでＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属
酸化物膜を成膜した。その他の構成及び作製方法については試料Ａと同じである。
試料Ｃとして、シリコン基板上に、第１の絶縁膜として、プラズマＣＶＤ法により、膜厚
５０ｎｍで酸化窒化シリコン膜を形成した。次に、該酸化窒化シリコン膜上に、スパッタ
リング法により、膜厚１０ｎｍでＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜を形成した。そ
の後、該Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜上に、第２の絶縁膜として、プラズマＣ
ＶＤ法により、膜厚５０ｎｍで酸化窒化シリコン膜を形成した。
試料Ｄは、試料Ａにおける酸化シリコン膜（第１の絶縁膜及び第２の絶縁膜）に換えて、
プラズマＣＶＤ法により、膜厚５０ｎｍで酸化窒化シリコン膜を成膜した。その他の構成
及び作製方法については試料Ａと同様である。
試料Ｅとして、シリコン基板上に、スパッタリング法により、膜厚１００ｎｍで酸化シリ
コン膜を形成した。
次に、試料Ａ乃至試料Ｅに対し熱処理を行った。熱処理の条件として、窒素雰囲気、温度
３００℃にて１時間で行った。
次に、試料Ａ乃至試料Ｅのそれぞれについて、第２の絶縁膜上に、スパッタリング法によ
り、膜厚４００ｎｍでアルミニウムチタン合金膜からなる電極（電極面積０．７８５ｍｍ
２）を形成した。
最後に、試料Ａ乃至試料Ｅに対し、窒素雰囲気、温度２５０℃にて、１時間の熱処理を行
った。
以上により得られた試料Ａ乃至試料ＥのＭＯＳ基板の構造について、表１に示す。
Figure 0007395036000001
次に、試料Ａ乃至試料Ｅについて、電流－電圧（Ｉ－Ｖ）特性を測定した。各試料につい
て１３点ずつ測定を行った。
耐圧測定の結果を、図１０乃至図１２に示す。図１０（Ａ）は試料Ａの結果であり、図１
０（Ｂ）は試料Ｂの結果であり、図１１（Ａ）は試料Ｃの結果であり、図１１（Ｂ）は試
料Ｄの結果であり、図１２は試料Ｅの結果である。図１０乃至図１２において、横軸は電
圧を示し、縦軸は電流を示す。
図１１（Ａ）に示す試料Ｃ及び図１１（Ｂ）に示す試料Ｄにおいては、電流の立ち上がり
が早く、耐圧が悪いことがわかった。これに対し、図１０（Ａ）に示す試料Ａ及び図１０
（Ｂ）に示す試料Ｂにおいては、試料Ｃ及び試料Ｄと比較して、電流の立ち上がりが遅く
、耐圧が良いことがわかった。また、図１２に示す試料Ｅは、試料Ａ及び試料Ｂと同等の
耐圧を有することがわかった。
つぎに、試料Ａ乃至試料ＥについてＣ－Ｖ測定を行った。各試料について４点ずつ測定を
行った。
Ｃ－Ｖ測定の結果を、図１３乃至図１５に示す。図１３（Ａ）は試料Ａの結果であり、図
１３（Ｂ）は試料Ｂの結果であり、図１４（Ａ）は、試料Ｃの結果であり、図１４（Ｂ）
は試料Ｄの結果であり、図１５は試料Ｅの結果である。図１３乃至図１５において、横軸
は電圧を示し、縦軸は容量値を示す。
図１４（Ａ）に示す試料Ｃ及び図１４（Ｂ）に示す試料Ｄにおいては，Ｃ－Ｖカーブを得
ることはできなかった。これは、図１１の結果からもわかるように、試料Ｃ及び試料Ｄに
おける絶縁膜の耐圧が十分で無く、容量を保つことができなかったためであると考えられ
る。これに対し、図１３（Ａ）に示す試料Ａ、図１３（Ｂ）に示す試料Ｂ及び図１５に示
す試料Ｅにおいては、良好なＣ－Ｖカーブを得ることができた。
さらに、試料Ａ及び試料ＢのＣＶカーブは、試料ＥのＣ－Ｖカーブと比較して、プラス方
向にシフトしていることがわかった。これは、試料Ｅに比べて、試料Ａ及び試料Ｂに負の
固定電荷が多く存在しているためであり、このような絶縁膜をトランジスタのチャネル形
成領域を含む金属酸化物膜と接して形成することによって、トランジスタのしきい値電圧
をプラス方向にシフトさせることができることが示唆された。
試料Ｃ及び試料Ｄは、金属酸化物膜を間に挟む絶縁膜に、プラズマＣＶＤ法による酸化窒
化シリコン膜が用いられている。プラズマＣＶＤ法に成膜された酸化窒化シリコン膜から
は、熱処理による酸素脱離が無い。そのため、絶縁膜から金属酸化物膜に酸素が供給され
ず、金属酸化物膜を絶縁化できなかったと考えられる。これに対し、試料Ａ及び試料Ｂは
、金属酸化物膜を挟む絶縁膜に、スパッタリング法による酸化シリコン膜が用いられてい
る。スパッタリング法により成膜された酸化シリコン膜は、熱処理により酸素が脱離し、
金属酸化物膜に酸素が十分に供給され、金属酸化物膜を絶縁化できたと考えられる。これ
により、試料Ａ及び試料Ｂの耐圧が向上したものと考えられる。
以上の結果から、熱処理により酸素が脱離する絶縁膜の間に金属酸化物膜を設ける場合、
金属酸化物膜は絶縁膜として機能することが示された。
本実施例では、ＴＤＳ分析により、熱処理により酸素放出する絶縁膜上に金属酸化物膜を
形成させる構造において、該絶縁膜から酸素が金属酸化物膜を透過して外方拡散する量に
ついて調べた結果について説明する。
まず、本実施例で用いた試料Ｆ乃至試料Ｉについて説明する。
試料Ｆとして、ガラス基板上に、スパッタリング法により、膜厚１００ｎｍで酸化シリコ
ン膜を形成した。次に、該酸化シリコン膜上に、スパッタリング法により、膜厚５ｎｍで
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜を形成した。
試料Ｇとして、ガラス基板上に、スパッタリング法により、膜厚１００ｎｍで酸化シリコ
ン膜を形成した。次に、該酸化シリコン膜上に、スパッタリング法により、膜厚１０ｎｍ
でＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜を形成した。
試料Ｈとして、ガラス基板上に、スパッタリング法により、膜厚１００ｎｍで酸化シリコ
ン膜を形成した。次に、該酸化シリコン膜上に、スパッタリング法により、膜厚１５ｎｍ
でＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物膜を形成した。
試料Ｉとして、ガラス基板上に、スパッタリング法により、膜厚１００ｎｍで酸化シリコ
ン膜を形成した。
次に、試料Ｆ乃至試料Ｉに対してＴＤＳ分析を行った。本実施例では、酸素の脱離量の数
値は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ－ＷＡ１０００Ｓ／Ｗを使用した。
図１６に、試料Ｆ乃至試料ＩのＴＤＳ分析結果について示す。
図１６に示すように、酸化シリコン膜のみが成膜された試料Ｉについては、２００℃付近
でピークが高くなった。これに対し、酸化シリコン膜上に金属酸化物膜が成膜された試料
Ｆ乃至試料Ｈについては、ピークがほぼ検出されなかった。
図１６の結果より、酸化シリコン膜上に金属酸化物膜が形成されていることによって、酸
化シリコン膜に含まれる酸素が外に放出されないことがわかった。また、金属酸化物膜が
少なくとも５ｎｍ成膜されていれば、酸化シリコン膜に含まれる酸素が外に放出されない
ことが示された。以上の結果から、金属酸化物膜は、酸素の透過を防止できることが証明
された。
本実施例では、金属酸化物膜の抵抗率について調査した結果について、図１７を参照して
説明する。
まず、本実施例で用いた試料について、図１７を参照して説明する。
（条件１）
金属酸化物膜５０６を挟む絶縁膜の両方に、熱処理により、酸素が脱離しない絶縁膜を用
いた場合を、条件１とする。
まず、ガラス基板５００上に、絶縁膜５０２として、プラズマＣＶＤ法により、膜厚１０
０ｎｍで酸化窒化シリコン膜を成膜した。
次に、スパッタリング法により、膜厚１００ｎｍでタングステン膜を成膜した。その後、
タングステン膜にフォトリソグラフィ工程及びエッチング工程を行い、電極５０４ａ、５
０４ｂを形成した。
次に、金属酸化物膜５０６として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の
金属酸化物膜を成膜した。金属酸化物膜の成膜条件は、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１のターゲットを用い、Ａｒ／Ｏ２＝３０／１５ｓｃｃｍ、圧力０．４Ｐａ、電源０．
５ｋＷ、基板温度２００℃、膜厚３０ｎｍとした。その後、金属酸化物膜５０６に、窒素
雰囲気下、４５０℃、１時間として熱処理を行った。
次に、絶縁膜５０８として、プラズマＣＶＤ法により、膜厚１００ｎｍで酸化窒化シリコ
ン膜を成膜した。
次に、絶縁膜５０８及び金属酸化物膜５０６にフォトリソグラフィ工程及びエッチング工
程を行うことにより電極５０４ａ及び電極５０４ｂが露出するように開口を形成した。
最後に、試料に対して、窒素雰囲気下、３５０℃、１時間として熱処理を行った。
（条件２）
金属酸化物膜５０６を挟む絶縁膜の両方に、熱処理により、酸素が脱離する絶縁膜を用い
た場合を、条件２とする。
まず、ガラス基板５００上に、絶縁膜５０２として、スパッタリング法により、膜厚１０
０ｎｍで酸化シリコン膜を成膜した。
次に、スパッタリング法により、膜厚１００ｎｍでタングステン膜を成膜した。その後、
タングステン膜にフォトリソグラフィ工程及びエッチング工程を行い、電極５０４ａ、５
０４ｂを形成した。
次に、金属酸化物膜５０６として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の
金属酸化物膜を成膜した。金属酸化物膜の成膜条件は、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１のターゲットを用い、Ａｒ／Ｏ２＝３０／１５ｓｃｃｍ、圧力０．４Ｐａ、電源０．
５ｋＷ、基板温度２００℃、膜厚３０ｎｍとした。その後、金属酸化物膜５０６に、窒素
雰囲気下、４５０℃、１時間として熱処理を行った。
次に、絶縁膜５０８として、スパッタリング法により、膜厚１００ｎｍで酸化シリコン膜
を成膜した。
次に、絶縁膜５０８及び金属酸化物膜５０６にフォトリソグラフィ工程及びエッチング工
程を行うことにより電極５０４ａ及び電極５０４ｂが露出するように開口を形成した。
最後に、試料に対して、窒素雰囲気下、３５０℃、１時間として熱処理を行った。
（条件３）
絶縁膜５０２に、熱処理により、酸素が脱離する絶縁膜を用い、絶縁膜５０８に熱処理に
より、酸素が脱離しない絶縁膜を用いた場合を、条件３とする。
まず、ガラス基板５００上に、絶縁膜５０２として、スパッタリング法により、膜厚１０
０ｎｍで酸化シリコン膜を成膜した。
次に、スパッタリング法により、膜厚１００ｎｍでタングステン膜を成膜した。その後、
タングステン膜にフォトリソグラフィ工程及びエッチング工程を行い、電極５０４ａ、５
０４ｂを形成した。
次に、金属酸化物膜５０６として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の
金属酸化物膜を成膜した。金属酸化物膜の成膜条件は、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１のターゲットを用い、Ａｒ／Ｏ２＝３０／１５ｓｃｃｍ、圧力０．４Ｐａ、電源０．
５ｋＷ、基板温度２００℃、膜厚３０ｎｍとした。その後、金属酸化物膜５０６に、窒素
雰囲気下、４５０℃、１時間として熱処理を行った。
次に、絶縁膜５０８として、プラズマＣＶＤ法により、膜厚１００ｎｍで酸化窒化シリコ
ン膜を成膜した。
次に、絶縁膜５０８及び金属酸化物膜５０６にフォトリソグラフィ工程及びエッチング工
程を行うことにより電極５０４ａ及び電極５０４ｂが露出するように開口を形成した。
最後に、試料に対して、窒素雰囲気下、３５０℃、１時間として熱処理を行った。
（条件４）
絶縁膜５０２に、熱処理により、酸素が脱離しない絶縁膜を用い、絶縁膜５０８として、
熱処理により、酸素が脱離する絶縁膜を用いた場合を、条件４とする。
まず、ガラス基板５００上に、絶縁膜５０２として、プラズマＣＶＤ法により、膜厚１０
０ｎｍで酸化窒化シリコン膜を成膜した。
次に、スパッタリング法により、膜厚１００ｎｍでタングステン膜を成膜した。その後、
タングステン膜にフォトリソグラフィ工程及びエッチング工程を行い、電極５０４ａ、５
０４ｂを形成した。
次に、金属酸化物膜５０６として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の
金属酸化物膜を成膜した。金属酸化物膜の成膜条件は、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１のターゲットを用い、Ａｒ／Ｏ２＝３０／１５ｓｃｃｍ、圧力０．４Ｐａ、電源０．
５ｋＷ、基板温度２００℃、膜厚３０ｎｍとした。その後、金属酸化物膜５０６に、窒素
雰囲気下、４５０℃、１時間として熱処理を行った。
次に、絶縁膜５０８として、スパッタリング法により、膜厚１００ｎｍで酸化シリコン膜
を成膜した。
次に、絶縁膜５０８及び金属酸化物膜５０６にフォトリソグラフィ工程及びエッチング工
程を行うことにより電極５０４ａ及び電極５０４ｂが露出するように開口を形成した。
最後に、試料に対して、窒素雰囲気下、３５０℃、１時間として熱処理を行った。
次に、条件１乃至条件４で説明した試料それぞれについて４点ずつ、導電率σを測定した
。測定した導電率σから抵抗率ρを求めた結果について、４点の平均値を算出したものを
、表２に示す。
Figure 0007395036000002
表２に示すように、条件１における金属酸化物膜の抵抗率ρは、１．４×１０―２［Ω・
ｃｍ］と求めることができた。また、条件２における金属酸化物膜の抵抗率ρは、７．４
×１０９［Ω・ｃｍ］と求めることができた。また、条件３における金属酸化物膜の抵抗
率ρは、８．６×１０３［Ω・ｃｍ］と求めることができた。また、条件４における金属
酸化物膜の抵抗率ρは、８．５×１０６［Ω・ｃｍ］と求めることができた。
条件１の結果より、金属酸化物膜５０６の成膜後の熱処理によって下がった金属酸化物膜
５０６の抵抗は、絶縁膜５０８の成膜後に熱処理を行っても変化せず、低いままとなるこ
とがわかった。その結果、金属酸化物膜５０６は導体の特性となることがわかった。
また、条件２の結果より、金属酸化物膜５０６成膜後の熱処理によって下がった金属酸化
物膜５０６の抵抗は、絶縁膜５０８成膜後の熱処理を行うことによって上がることがわか
った。これは、絶縁膜５０２及び絶縁膜５０８からの酸素供給によって、金属酸化物膜に
生成した酸素欠損が補償されるためであると考えられる。その結果、金属酸化物膜５０６
は絶縁体となる（絶縁性を示す）ことがわかった。
また、条件３及び条件４の結果より、絶縁膜５０８の成膜後の熱処理によって、金属酸化
物膜５０６の抵抗は、条件１よりも高く、条件２よりも低い値となる。その結果、金属酸
化物膜５０６は半導体となることがわかった。
以上の結果から、金属酸化物膜と接する絶縁膜の種類（または絶縁膜から脱離する酸素の
量）によって、金属酸化物膜の抵抗を調整できることが示された。
１００ 基板
１０２ ゲート電極
１０４ ゲート絶縁膜
１０６ 金属酸化物膜
１０６ａ 金属酸化物膜
１０８ａ ソース電極又はドレイン電極
１０８ｂ ソース電極又はドレイン電極
１１０ パッシベーション膜
１１２ 絶縁膜
１１４ 金属酸化物膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ ゲート絶縁膜
１２２ 絶縁膜
１２４ 金属酸化物膜
１２６ 絶縁膜
２００ トランジスタ
２１０ トランジスタ
２２０ トランジスタ
２３０ トランジスタ
３００ 基板
３０２ ゲート電極
３０４ ゲート絶縁膜
３０６ａ 金属酸化物膜
３０８ａ ソース電極又はドレイン電極
３０８ｂ ソース電極又はドレイン電極
３１０ 下地絶縁膜
３１２ 絶縁膜
３１４ 金属酸化物膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ ゲート絶縁膜
３２２ 絶縁膜
３２４ 金属酸化物膜
３２６ 絶縁膜
３３０ 絶縁膜
３３２ 配線
４００ トランジスタ
４０２ 容量素子
４１０ トランジスタ
４２０ トランジスタ
４３０ トランジスタ
４５０ メモリセル
４６１ 駆動回路
４６２ 駆動回路
５００ ガラス基板
５０２ 絶縁膜
５０４ａ 電極
５０４ｂ 電極
５０６ 金属酸化物膜
５０８ 絶縁膜
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０２ａ ゲート電極
３０２ｂ 電極
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (2)

  1. ゲート電極と、
    前記ゲート電極上方のゲート絶縁膜と、
    前記ゲート絶縁膜上方の第１の金属酸化物膜と、
    前記第１の金属酸化物膜上方のソース電極及びドレイン電極と、
    前記ソース電極上方及び前記ドレイン電極上方の酸化珪素を含む第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の金属酸化物膜と、
    前記第２の金属酸化物膜上方の第２の絶縁膜と、を有し、
    前記ソース電極及び前記ドレイン電極は、インジウムを含む金属酸化物を有し、
    前記第１の絶縁膜は、前記第２の絶縁膜より厚い領域を有し、
    前記第１の絶縁膜は、前記ソース電極と前記ドレイン電極の間の領域において前記第１の金属酸化物膜と接する領域を有し、
    前記第１の金属酸化物膜は、インジウム、ガリウム、スズ、及び亜鉛から選ばれた二種以上の元素を有し、
    前記第２の金属酸化物膜は、インジウム、ガリウム、スズ、及び亜鉛から選ばれた二種以上の元素を有し、
    前記第１の金属酸化物膜は、ｃ軸に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含み、
    前記第２の金属酸化物膜は、前記第１の金属酸化物膜のチャネル形成領域と重なりを有し、
    前記第１の金属酸化物膜の前記ゲート電極と重なりを有する周縁は、前記第２の金属酸化物膜と重なりを有し、
    前記第１の金属酸化物膜の前記ゲート電極と重なりを有する周縁は、前記ソース電極及び前記ドレイン電極と重なりを有さない半導体装置。
  2. ゲート電極と、
    前記ゲート電極上方のゲート絶縁膜と、
    前記ゲート絶縁膜上方の第１の金属酸化物膜と、
    前記第１の金属酸化物膜上方のソース電極及びドレイン電極と、
    前記ソース電極上方及び前記ドレイン電極上方の酸化珪素を含む第１の絶縁膜と、
    前記第１の絶縁膜上方の第２の金属酸化物膜と、
    前記第２の金属酸化物膜上方の第２の絶縁膜と、を有し、
    前記ソース電極及び前記ドレイン電極は、インジウム及び亜鉛を含む金属酸化物を有し、
    前記第１の絶縁膜は、前記第２の絶縁膜より厚い領域を有し、
    前記第１の絶縁膜は、前記ソース電極と前記ドレイン電極の間の領域において前記第１の金属酸化物膜と接する領域を有し、
    前記第１の金属酸化物膜は、インジウム、ガリウム、スズ、及び亜鉛から選ばれた二種以上の元素を有し、
    前記第２の金属酸化物膜は、インジウム、ガリウム、スズ、及び亜鉛から選ばれた二種以上の元素を有し、
    前記第１の金属酸化物膜は、ｃ軸に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含み、
    前記第２の金属酸化物膜は、前記第１の金属酸化物膜のチャネル形成領域と重なりを有し、
    前記第１の金属酸化物膜の前記ゲート電極と重なりを有する周縁は、前記第２の金属酸化物膜と重なりを有し、
    前記第１の金属酸化物膜の前記ゲート電極と重なりを有する周縁は、前記ソース電極及び前記ドレイン電極と重なりを有さない半導体装置。
JP2023004321A 2011-03-31 2023-01-16 半導体装置 Active JP7395036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200790A JP2024019226A (ja) 2011-03-31 2023-11-28 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011078111 2011-03-31
JP2011078111 2011-03-31
JP2020108752A JP6925485B2 (ja) 2011-03-31 2020-06-24 半導体装置
JP2021127481A JP7213312B2 (ja) 2011-03-31 2021-08-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021127481A Division JP7213312B2 (ja) 2011-03-31 2021-08-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200790A Division JP2024019226A (ja) 2011-03-31 2023-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2023029647A JP2023029647A (ja) 2023-03-03
JP7395036B2 true JP7395036B2 (ja) 2023-12-08

Family

ID=46926029

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2012079460A Active JP5986776B2 (ja) 2011-03-31 2012-03-30 半導体装置
JP2016154393A Active JP6255069B2 (ja) 2011-03-31 2016-08-05 半導体装置
JP2017231412A Withdrawn JP2018032882A (ja) 2011-03-31 2017-12-01 半導体装置
JP2020108752A Active JP6925485B2 (ja) 2011-03-31 2020-06-24 半導体装置
JP2021127481A Active JP7213312B2 (ja) 2011-03-31 2021-08-03 半導体装置
JP2023004321A Active JP7395036B2 (ja) 2011-03-31 2023-01-16 半導体装置
JP2023200790A Pending JP2024019226A (ja) 2011-03-31 2023-11-28 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2012079460A Active JP5986776B2 (ja) 2011-03-31 2012-03-30 半導体装置
JP2016154393A Active JP6255069B2 (ja) 2011-03-31 2016-08-05 半導体装置
JP2017231412A Withdrawn JP2018032882A (ja) 2011-03-31 2017-12-01 半導体装置
JP2020108752A Active JP6925485B2 (ja) 2011-03-31 2020-06-24 半導体装置
JP2021127481A Active JP7213312B2 (ja) 2011-03-31 2021-08-03 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200790A Pending JP2024019226A (ja) 2011-03-31 2023-11-28 半導体装置

Country Status (4)

Country Link
US (3) US9082860B2 (ja)
JP (7) JP5986776B2 (ja)
KR (5) KR101971290B1 (ja)
TW (3) TWI529937B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013084846A1 (ja) * 2011-12-05 2013-06-13 シャープ株式会社 半導体装置
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
WO2015159183A2 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016063160A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and display module
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI695415B (zh) 2015-03-30 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010114413A (ja) 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3777857B2 (ja) * 1999-03-08 2006-05-24 セイコーエプソン株式会社 電気光学装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
KR100563066B1 (ko) * 2004-06-10 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102321565B1 (ko) * 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011065208A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102089200B1 (ko) * 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105789321B (zh) * 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010114413A (ja) 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR102267380B1 (ko) 2021-06-21
TWI529937B (zh) 2016-04-11
TW201620140A (zh) 2016-06-01
TWI577024B (zh) 2017-04-01
JP7213312B2 (ja) 2023-01-26
JP2012216834A (ja) 2012-11-08
JP6255069B2 (ja) 2017-12-27
TW201717406A (zh) 2017-05-16
KR101971290B1 (ko) 2019-04-22
KR102103972B1 (ko) 2020-04-23
TW201301516A (zh) 2013-01-01
KR102660906B1 (ko) 2024-04-26
KR102429561B1 (ko) 2022-08-05
KR20190041446A (ko) 2019-04-22
US9917204B2 (en) 2018-03-13
TWI609493B (zh) 2017-12-21
JP2024019226A (ja) 2024-02-08
US9082860B2 (en) 2015-07-14
US20120248433A1 (en) 2012-10-04
KR20220113652A (ko) 2022-08-16
KR20200043354A (ko) 2020-04-27
JP2023029647A (ja) 2023-03-03
JP2020155788A (ja) 2020-09-24
KR20210075936A (ko) 2021-06-23
JP2016192579A (ja) 2016-11-10
US20160163874A1 (en) 2016-06-09
US20150255617A1 (en) 2015-09-10
JP6925485B2 (ja) 2021-08-25
KR20120112228A (ko) 2012-10-11
JP2018032882A (ja) 2018-03-01
JP5986776B2 (ja) 2016-09-06
JP2021180328A (ja) 2021-11-18
US9293590B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP7395036B2 (ja) 半導体装置
JP6630779B2 (ja) 半導体装置の作製方法
JP6357261B2 (ja) 半導体装置の作製方法
US9472676B2 (en) Semiconductor device and manufacturing method thereof
KR102257045B1 (ko) 트랜지스터 및 반도체 장치
KR20240063070A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7395036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150