TWI529937B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI529937B
TWI529937B TW101109857A TW101109857A TWI529937B TW I529937 B TWI529937 B TW I529937B TW 101109857 A TW101109857 A TW 101109857A TW 101109857 A TW101109857 A TW 101109857A TW I529937 B TWI529937 B TW I529937B
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide film
film
insulating film
oxygen
Prior art date
Application number
TW101109857A
Other languages
English (en)
Other versions
TW201301516A (zh
Inventor
中林土肇
杉川舞
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201301516A publication Critical patent/TW201301516A/zh
Application granted granted Critical
Publication of TWI529937B publication Critical patent/TWI529937B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

半導體裝置
本發明係關於一種使用氧化物半導體的半導體裝置。
在本說明書中，半導體裝置係指任何能利用半導體特性來運作的裝置。本說明書所述之電晶體係為半導體裝置，且各包括電晶體的光電裝置、半導體電路、和電子裝置都包括在半導體裝置的範疇中。
用於大部份以液晶顯示裝置或發光顯示裝置為典型的平板顯示器之電晶體係使用如設置在玻璃基板上的非晶矽、單晶矽、或多晶矽之矽半導體來形成。再者，使用這種矽半導體的這類電晶體係使用在積體電路(IC)之類中。
一種取代上述矽半導體之對電晶體使用顯示半導體特性的金屬氧化物的技術已受到矚目。在本說明書中，這種顯示半導體特性的金屬氧化物亦稱為氧化物半導體。例如，已揭露一種技術，其中係使用Zn-O基氧化物或In-Ga-Zn-O基氧化物作為應用於顯示裝置之像素中的開關元件之類的氧化物半導體來製造電晶體(請參見專利文件1和2)。
同時，已指出氫當作氧化物半導體中的載子來源。因此，必須採用一些措施來防止在形成氧化物半導體時，氫進入氧化物半導體中。此外，已藉由減少不只氧化物半導體，還有接觸氧化物半導體的閘絕緣膜中含有的氫量來抑 制臨界電壓的偏移(請參見專利文件3)。
〔參考〕
專利文件1：日本公開專利申請第2007-123861號。
專利文件2：日本公開專利申請第2007-096055號。
專利文件3：日本公開專利申請第2009-224479號。
此外，不只氫，還有氧空缺係當作金屬氧化物中的載子來源。金屬氧化物中的一些氧空缺係當作施體以產生為金屬氧化物中的載子之電子。包括電晶體的通道形成區之金屬氧化物中的許多氧空缺導致在通道形成區中產生電子，其使電晶體的臨界電壓往負方向偏移。
接觸包括通道形成區的金屬氧化物膜之絕緣膜也會影響電晶體的臨界電壓。例如，如絕緣膜中包含的游離氧原子之氧離子的負固定電荷能使電晶體的臨界電壓往正方向偏移。相比之下，若將氧從絕緣膜排除到外部，則會減少其中的負固定電荷量，如此電晶體的臨界電壓可往負方向偏移。
鑒於上述，本發明之一實施例的目的在於提出一種具有極佳和穩定的電子特性之半導體裝置，其減少包括通道形成區之金屬氧化物中的氧空缺，並防止接觸金屬氧化物之絕緣膜中包含的氧被釋放到外部。
為了減少電晶體中之金屬氧化物中的氧空缺，提出一種將氧供應至金屬氧化物中的技術。在本發明之一實施例 中，藉由加熱處理從中排除氧的絕緣膜係設置以接觸包括通道形成區的金屬氧化物膜。於是，藉由加熱處理所排除的氧被供應至金屬氧化物以減少其中的氧空缺。
由於加熱處理所排除的氧向外擴散，因此這種藉由加熱處理從中排除氧的絕緣膜(亦稱為第一絕緣膜)在一些情況中無法充分地將氧供應至金屬氧化物。為了避免那些情況，在本發明之一實施例中，除了包括通道形成區的金屬氧化物膜(亦稱為第一金屬氧化物膜)之外，設置另一金屬氧化物膜(亦稱為第二金屬氧化物膜)以接觸藉由加熱處理從中排除氧的絕緣膜。由於第二金屬氧化物膜能防止氧穿過其中，因此第二金屬氧化物膜能防止加熱處理所排除的氧向外擴散。藉此，能充分地將氧供應至第一金屬氧化物膜，此外，能防止絕緣膜中包含的氧向外擴散。
也有一種情況係第二金屬氧化物膜中存在氧空缺以防止氧穿過其中。為了避免這種情況，在本發明之一實施例中，第二金屬氧化物膜係夾在藉由加熱處理而從中排除氧的絕緣膜(第一絕緣膜和第二絕緣膜)之間，藉此能充分地修復第二金屬氧化物膜中的氧空缺。
本發明之一實施例係一種半導體裝置，包括一閘極、一在閘極上的閘絕緣膜、一在閘絕緣膜上的第一金屬氧化物膜、接觸第一金屬氧化物膜的一源極和一汲極、及一在源極和汲極上的鈍化膜。一第一絕緣膜、一第二金屬氧化物膜、和一第二絕緣膜會依序疊在鈍化膜中。
本發明之一實施例係一種半導體裝置，包括一閘極、 一在閘極上的閘絕緣膜、一在閘絕緣膜上的第一金屬氧化物膜、接觸第一金屬氧化物膜的一源極和一汲極、及一在源極和汲極上的鈍化膜。一第二絕緣膜、一第二金屬氧化物膜、和一第一絕緣膜會依序疊在閘絕緣膜中。
在每個上述結構中，第一絕緣膜的厚度可大於第二絕緣膜的厚度。
本發明之一實施例係一種半導體裝置，包括一基底絕緣膜、一在基底絕緣膜上的第一金屬氧化物膜、接觸第一金屬氧化物膜的一源極和一汲極、一在第一金屬氧化物膜、源極和汲極上的閘絕緣膜、及設置在第一金屬氧化物膜上的閘極，其中閘絕緣膜係夾在閘極與第一金屬氧化物膜之間。一第一絕緣膜、一第二金屬氧化物膜、和一第二絕緣膜會依序疊在基底絕緣膜中。
本發明之一實施例係一種半導體裝置，包括一基底絕緣膜、一在基底絕緣膜上的第一金屬氧化物膜、接觸第一金屬氧化物膜的一源極和一汲極、一在第一金屬氧化物膜、源極和汲極上的閘絕緣膜、及設置在第一金屬氧化物膜上的閘極，其中閘絕緣膜係夾在閘極與第一金屬氧化物膜之間。一第二絕緣膜、一第二金屬氧化物膜、和一第一絕緣膜會依序疊在閘絕緣膜中。
在每個上述結構中，第一絕緣膜的厚度最好大於第二絕緣膜的厚度。
在每個上述結構中，第一金屬氧化物膜的厚度可大於第二金屬氧化物膜的厚度。就這種金屬氧化物膜而論，需 要5 nm大的厚度以防止氧穿過其中，但太大的厚度也許會導致寄生電容增加，因為寄生電容在使用除了包括通道形成區的金屬氧化物膜以外的金屬氧化物之情況下有相對高的電容率。因此，第二金屬氧化物膜的厚度最好大於或等於5 nm且小於或等於15 nm。
在每個上述結構中，最好使用藉由加熱處理而從中排除氧的絕緣膜作為第一絕緣膜和第二絕緣膜。
在每個上述結構中，第一金屬氧化物膜和第二金屬氧化物膜最好各包含至少兩種從In、Ga、Sn、和Zn中選出的元素。此外，在每個上述結構中，第一金屬氧化物膜中包含的元素可與第二金屬氧化物膜中包含的元素相同或不同。例如，可對第一金屬氧化物膜和第二金屬氧化物膜使用In-Ga-Zn-O基材料；替代地，可對第一金屬氧化物膜使用In-Ga-Zn-O基材料，且對第二金屬氧化物膜使用In-Ga-Zn-O-N基材料。
再者，金屬氧化物膜會依據氫量或氧空缺數量而決定為導體、半導體、或絕緣體。例如，金屬氧化物膜的電阻率係依據金屬氧化物膜中包含的氫量或氧空缺數量而變化。
對夾有金屬氧化物膜之未藉由加熱處理而從中排除氧的絕緣膜之結構進行加熱處理來使金屬氧化物膜變成電導體。另一方面，對夾有金屬氧化物之藉由加熱處理而從中排除氧的絕緣膜之結構進行加熱處理來使金屬氧化物膜變成電絕緣體。依照金屬氧化物膜的電阻率，電阻率小於或 等於10Ω‧cm的金屬氧化物膜即為導體，反之，電阻率大於或等於1x108Ω‧cm的金屬氧化物膜即為絕緣體。
為了使第一金屬氧化物膜成為半導體，第一金屬氧化物膜的電阻率必須落在超過導體之最大電阻率且低於絕緣體的最小電阻率之範圍內，於是第一金屬氧化物膜可形成而具有大於10Ω‧cm且小於1x108Ω‧cm的電阻率。
第一金屬氧化物膜和第二金屬氧化物膜可以是非晶、或可具有結晶狀態。例如，當從垂直於非單晶的a-b平面的方向看時，第一金屬氧化物膜最好是包括具有三角形、六角形、正三角形、或正六角形的原子排列之相位的非單晶金屬氧化物，且其中金屬原子係以疊層方式來排列，或當從垂直於非單晶的c軸方向的方向看時，金屬原子和氧原子係以疊層方式來排列；在本說明書中，這種金屬氧化物膜係稱為CAAC-OS膜(c軸對齊結晶氧化物半導體膜)。
作為第一金屬氧化物膜的CAAC-OS膜能夠抑制由於可見光或紫外光輻射或施加熱、偏壓之類所造成的電子特性改變，致使增進半導體裝置的可靠度。
根據本發明之一實施例，能提出一種具有極佳和穩定的電子特性之半導體裝置，其減少金屬氧化物中的氧空缺，且防止接觸金屬氧化物的絕緣膜中所含的氧向外擴散。
以下將參考附圖來說明本發明之實施例。然而，本發 明並不受限於下列敘述，且那些本領域之熟知技藝者將了解到可以各種方式修改本發明之模式與細節而不背離本發明之精神及範疇。因此，本發明不應解釋為受限於接下來的實施例之說明。請注意在所有附圖中，係使用相同的參考數字來表示以下所述之本發明之結構中的相同部份或具有類似功能的部份，且不再重覆其說明。
在本說明書的每個圖中，為了容易了解而在一些例子中過於放大每個元件的大小、膜厚度、或範圍。因此，本發明之實施例不必受限於上述規模。
再者，在本說明書中使用如「第一」、「第二」、和「第三」之序數等等是為了避免元件之間的混淆，而不在數值上限制元件。因此，例如，序數「第一」能適當地以任何其他如「第二」或「第三」之序數來替換。
又，例如當在電路運作中改變電流方向時，「源極」與「汲極」之個別功能可互換。因此，在本說明書中，「源極」和「汲極」之名稱可互換。
(實施例1)
在本實施例中，將參考第1A至1C圖、第2A至2C圖、及第3A至3E圖來說明根據本發明之一實施例之半導體裝置及其製造方法。
<半導體裝置之結構實例>
第1A至1C圖係作為根據本發明之一實施例之半導體 裝置之實例的電晶體200之平面圖和剖面圖。第1A圖係平面圖，第1B圖係沿著第1A圖之A1-A2的剖面圖，且第1C圖係沿著第1A圖之B1-B2的剖面圖。在第1A圖中，為了避免複雜，省略了電晶體200的部份元件(例如，閘絕緣膜104)。
第1A至1C圖所示之電晶體200在基板100上包括閘極102、在閘極102上的閘絕緣膜104、在閘絕緣膜104上的金屬氧化物膜106a、及接觸金屬氧化物膜106a的源極和汲極108a和108b。金屬氧化物膜106a亦稱為氧化物半導體，係來自於其半導體特性。
第1A至1C圖所示之電晶體200係底部閘極電晶體，並具有頂部接觸結構，其中源極和汲極108a和108b係接觸金屬氧化物膜106a的頂部表面。替代地，可使用底部接觸結構，其中源極和汲極108a和108b係接觸金屬氧化物膜106a的底部表面。
金屬氧化物膜106a與閘極102重疊的區域係當作通道形成區。
金屬氧化物膜106a係含有至少兩種從In、Ga、Sn、和Zn中選出的元素之金屬氧化物。金屬氧化物可具有大於或等於2 eV且小於6 eV，最好大於或等於2.5 eV且小於或等於5.5 eV，更好是大於或等於3 eV且小於或等於5 eV的能帶隙。這種具有寬能帶隙的金屬氧化物能使電晶體200的開路電流很低。
此外，鈍化膜110係設置在金屬氧化物膜106a以及 源極和汲極108a和108b上，以便接觸金屬氧化物膜106a。在第1A至1C圖所示之電晶體200中，鈍化膜110包括絕緣膜112、金屬氧化物膜114、及絕緣膜116。在本實施例中，係對絕緣膜112和116使用藉由加熱處理而從中排除氧的絕緣膜。
在本說明書中，根據熱脫附分析儀(TDS)，「藉由加熱處理排除氧」意指被轉換成氧原子之已排除的氧量(或已釋放出的氧)係大於或等於1.0x1018 atoms/cm3，最好是大於或等於3.0x1020 atoms/cm3。相比之下，根據TDS，「未藉由加熱處理排除氧」意指被轉換成氧原子之已排除的氧量(或已釋放出的氧)係小於1.0x1018 atoms/cm3。
以下說明一種藉由使用TDS分析來將已釋放出的氧轉換成氧原子的數量量化的方法。
在TDS分析中的氣體排除量係與其離子密度的整數值成比例。因此，氣體排除量能由所測量的離子密度與標準樣本的參考值之間的比例來計算出。標準樣本的參考值係指在樣本中所含的預定原子密度與對應於原子的離子密度整數值之間的比例。
例如，從絕緣膜中排除的氧分子(NO2)數量能以標準樣本之包含在預定密度下的氫之矽晶圓的TDS分析結果與絕緣膜的TDS分析結果根據公式1來得到。這裡，在不考慮質量數為32的CH3OH下(其不太可能存在於自然中)，假設所有根據TDS分析具有質量數為32之氣體係源 於氧分子。亦不考慮包含具有質量數為17或18的氧原子(為氧原子之同位素)之氧分子，因為這種分子在自然中的比例係極小的。
NO2=NH2/SH2×SO2×α (公式1)
在公式中，NH2係將從標準樣本排除的氫分子數量轉成密度所得到的值，而SH2係根據TDS分析之標準樣本的離子密度之整數值。因此，標準樣本的參考值係以NH2/SH2來表示。此外，SO2係根據TDS分析之絕緣膜的離子密度之整數值，而α係影響TDS分析中之離子密度的係數。關於公式1的更多細節可參見日本公開專利申請第H6-275697號。請注意上述已排除氧量值係藉由使用ESCO Ltd.所製造的熱脫附分析儀設備EMD/WA1000S/W、以及使用包含1x1016 atoms/cm3的氫原子之矽晶圓作為標準樣本來得到。
另外，在TDS分析中，檢測出部份的氧為氧原子。氧分子與氧原子之間的比例可由氧分子的游離率計算出。由於上述的α包括氧分子的游離率，因此已排除之氧原子數量亦能透過估計氧分子的排除數量來估算出。
如上所述，NO2係氧分子的排除數量。關於絕緣膜，被轉換成氧原子之氧的排除數量係氧分子的排除數量的兩倍。
藉由加熱處理而從中排除氧的膜之實例係包含過量氧 的氧化矽之膜(SiOx(X>2))。在過氧氧化矽氧化物(SiOx(X>2))中，每單位體積的氧原子數量大於每單位體積之矽原子數量的兩倍。每單位體積的矽原子數量和氧原子數量係根據拉塞福背向散射分析法(RBS)所測量的數量。
金屬氧化物膜106a係設置在閘絕緣膜104與絕緣膜112之間。使用藉由加熱處理而從中排除氧的絕緣膜作為絕緣膜112，而使用未藉由加熱處理而從中排除氧的絕緣膜作為閘絕緣膜104。藉由加熱處理，從絕緣膜112排除氧以供應至金屬氧化物膜106a。
此外，如游離氧原子的氧離子之許多負固定電荷係包含在藉由加熱處理而從中排除氧的絕緣膜中。因此，藉由加熱處理而從中排除氧的絕緣膜係設置以接觸包括通道形成區的金屬氧化物膜，能夠將電晶體的臨界電壓往正方向偏移，其係較佳的。
然而，已排除的氧向外擴散也會發生於在加熱處理時的絕緣膜，如此在一些情況中無法將氧充分地供應至金屬氧化物膜106a。另外，氧向外擴散會導致絕緣膜中的負固定電荷之數量減少。電晶體的臨界電壓會依據負固定電荷的數量減少而往負方向偏移。
鑒於上述情況，在本發明之實施例中，除了金屬氧化物膜106a以外的金屬氧化物膜114係設置在並接觸於絕緣膜112上。由於金屬氧化物膜能防止氧經過其中，因此能防止在加熱處理時從絕緣膜112排除的氧向外擴散。
再者，氧空缺可存在於金屬氧化物膜114中。鑒於上述情況，在本發明之實施例中，金屬氧化物膜114係夾在藉由加熱處理而從中排除氧的絕緣膜(絕緣膜112和116)之間。
金屬氧化物膜能防止氧穿過甚至於5 nm超薄厚度的金屬氧化物膜。另外，超過15 nm之太大厚度的金屬氧化物膜也許會導致寄生電容增加，因為在使用除了包括通道形成區的金屬氧化物膜以外的金屬氧化物之情況下有相對高的電容率(例如，15)。因此，金屬氧化物膜114的厚度最好大於或等於5 nm且小於或等於15 nm。甚至相較於在鈍化膜中沒有金屬氧化物膜114之情況，藉由抑制金屬氧化物膜114變得如上所述地超薄，能防止寄生電容顯著地增加。
由於用來防止氧向外擴散的金屬氧化物膜114係夾在藉由加熱處理而從中排除氧的絕緣膜112和116之間，藉由加熱處理從絕緣膜112和116中排除氧以供應至金屬氧化物膜114以修復其中的氧空缺，藉此使金屬氧化物膜114轉變成絕緣體(顯示絕緣特性)。於是，作為部份鈍化膜110的金屬氧化物膜114不會影響電晶體200的電子特性。
為了增進供應氧至金屬氧化物膜106a的效率，接觸金屬氧化物膜106a之絕緣膜112的厚度最好大於接觸金屬氧化物膜114之絕緣膜116的厚度。可依據鈍化膜110的厚度適當地設定絕緣膜112和116的個別厚度。
透過設置藉由加熱處理而從中排除氧的膜作為絕緣膜112，從絕緣膜112供應氧至金屬氧化物膜106a，藉此可減少絕緣膜112與金屬氧化物膜106a之間的介面狀態。因此，能避免由於電晶體200運作所產生的電荷或之類在絕緣膜112與金屬氧化物膜106a之間的介面上受到俘獲，其能使電晶體200成為具有極少電子特性退化的電晶體。
又，藉由設置與絕緣膜112接觸的金屬氧化物膜114，能防止氧向外擴散，如此能充分地修復包括通道形成區之金屬氧化物膜106a中的氧空缺。藉此，能抑制電晶體的臨界電壓往負方向偏移。此外，能避免絕緣膜112中的負固定電荷減少；因而，能抑制由於負固定電荷量減少而導致電晶體的臨界電壓往負方向偏移。
金屬氧化物膜106a、114的氫濃度係小於或等於1×1020atoms/cm3，最好小於或等於1×1019atoms/cm3時，更好是小於或等於1×1018atoms/cm3。因為金屬氧化物膜106a中之通道形成區內的氫濃度很低，所以能抑制由於光照射或BT(偏置溫度)壓力測試而改變臨界電壓，以產生具有穩定電子特性的高可靠度電晶體。關於並非作為半導體而係作為絕緣體的金屬氧化物膜114，氫濃度最好是盡可能地低。
金屬氧化物膜114係包含至少兩種從In、Ga、Sn、和Zn中選出的元素之金屬氧化物，就如同金屬氧化物膜106a一般。金屬氧化物膜114中所含的元素可與金屬氧化 物膜106a中所含的元素相同或不同。例如，可對金屬氧化物膜106a和金屬氧化物膜114之各者使用In-Ga-Zn-O基材料；替代地，可對金屬氧化物膜106a使用In-Ga-Zn-O基材料，且可對金屬氧化物膜114使用In-Ga-Zn-O-N基材料。
<半導體裝置之應用實例>
第2A至2C圖繪示具有與電晶體200不同的結構之電晶體之剖面結構。
第2A圖所示之電晶體210在一基板100上包括一閘極102、一在閘極102上的閘絕緣膜120、一在閘絕緣膜120上的金屬氧化物膜106a、及接觸金屬氧化物膜106a的源極和汲極108a和108b。
電晶體210與電晶體200之不同處在於用來防止氧向外擴散的金屬氧化物膜係設置在閘絕緣膜120中。亦即，閘絕緣膜120具有包括絕緣膜122、金屬氧化物膜124、及絕緣膜126的三層結構。此外，絕緣膜118係設置作為在金屬氧化物膜106a以及源極和汲極108a和108b上的鈍化膜。在本實施例中，係對絕緣膜122和126使用藉由加熱處理而從中排除氧的絕緣膜，且使用未藉由加熱處理而從中排除氧的絕緣膜作為絕緣膜118。
為了增進供應氧至金屬氧化物膜106a的效率，接觸金屬氧化物膜106a之絕緣膜122的厚度最好大於接觸金屬氧化物膜124之絕緣膜126的厚度。可依照閘絕緣膜 120的厚度來設定絕緣膜122和126的個別厚度。另外，具有等於或大於5 nm的厚度之金屬氧化物膜124能防止氧經過其中，且可依照閘絕緣膜120的厚度來設定金屬氧化物膜124的厚度。
第2B圖所示之電晶體220在基板100上包括閘極102、在閘極102上的閘絕緣膜120、在閘絕緣膜120上的金屬氧化物膜106a、及接觸金屬氧化物膜106a的源極和汲極108a和108b。此外，鈍化膜110係設置在金屬氧化物膜106a以及源極和汲極108a和108b上。
關於電晶體220的閘絕緣膜120和鈍化膜110，可參見電晶體200和電晶體210的說明，因此略過其詳細的說明。
本文中上述之電晶體200、210、220具有頂部接觸結構，其中源極和汲極108a和108b係接觸金屬氧化物膜106a的頂部表面。替代地，在本發明之一實施例之電晶體中可使用底部接觸結構，其中源極和汲極108a和108b係接觸金屬氧化物膜106a的底部表面。上述底部接觸結構之實例係繪示在第2C圖中。
第2C圖所示之電晶體230在基板100上包括閘極102、在閘極102上的閘絕緣膜104、在閘絕緣膜104上的源極和汲極108a和108b、及接觸源極和汲極108a和108b的金屬氧化物膜106a。此外，鈍化膜110係設置在金屬氧化物膜106a上，就如同電晶體200一般。
因為鈍化膜110係設置以覆蓋整個金屬氧化物膜106a ，所以能有效率地將氧供應至金屬氧化物膜106a。
同樣在底部接觸電晶體中，用來防止氧向外擴散的金屬氧化物膜可設置在閘絕緣膜中或在閘絕緣膜和鈍化膜之各者中。
如上所述，在本發明之一實施例中，藉由加熱處理而從中排除氧的絕緣膜(第一絕緣膜)係設置以接觸包括通道形成區的金屬氧化物膜(第一金屬氧化物膜)以減少第一金屬氧化物膜中的氧空缺。此外，除了第一金屬氧化物膜以外的金屬氧化物膜(第二金屬氧化物膜)係設置以接觸第一金屬氧化物膜。第二金屬氧化物膜係設置在藉由加熱處理而從中排除氧的絕緣膜(第一絕緣膜)與藉由加熱處理而從中排除氧的絕緣膜(第二絕緣膜)之間。
藉由加熱處理而從中排除氧的絕緣膜112(或絕緣膜122)係夾在金屬氧化物膜106a與金屬氧化物膜114(或金屬氧化物膜124)之間，藉此能防止由於加熱處理而從絕緣膜112(或絕緣膜122)中排除的氧向外擴散，如此能充分地修復金屬氧化物膜106a中的氧空缺。此外，能避免絕緣膜112(或絕緣膜122)中所含的負固定電荷減少。亦即，根據本發明之一實施例，會減少金屬氧化物膜106a中的氧空缺，且防止接觸金屬氧化物膜106a之絕緣膜112(或絕緣膜122)中所含的氧被釋放到外部，藉此提供具有極佳和穩定的電子特性之半導體裝置。
<半導體裝置的製造方法>
接下來，參考第3A至3E圖來說明電晶體200的製造方法作為本發明之一實施例之半導體裝置的製造方法實例。
首先，在基板100上形成可作為閘極的導電膜，且接著藉由光刻製程在導電膜上形成光阻遮罩，並藉由使用光阻遮罩將導電膜蝕刻成適當的形狀，於是形成了閘極102。之後，在閘極102上形成閘絕緣膜104(參見第3A圖)。
能使用任何具有絕緣表面的基板作為基板100。例如，可使用玻璃基板、陶製基板、石英基板、或藍寶石基板。可使用單晶半導體基板或矽、矽化碳或之類的多晶半導體基板；鍺化矽或之類的複合半導體基板；及SOI基板等等作為基板100，只要是具有絕緣表面的基板即可，且亦能使用這種具備半導體元素的基板。雖然沒有特別限制可用來作為基板100的基板，但基板必須具有耐熱性以禁得起之後進行的加熱處理。在本實施例中，係使用玻璃基板作為基板100。
也可使用彈性基板作為基板100。在使用彈性基板的情況下，電晶體可直接地在彈性基板上形成，或替代地，電晶體200可在另一基板上形成且接著與基板分開並轉移至彈性基板。為了與另一基板分開並轉移至彈性基板，可在另一基板上設置分隔層和絕緣膜且可在其上設置電晶體200。
對於閘極102，可使用任何如鋁、鈦、鉻、鎳、銅、 釔、鋯、鉬、銀、鉭、和鎢的單一金屬、或內含任何金屬作為其主要成份的合金作為導電材料。閘極102能由具有使用上述導電材料的單層結構或疊層結構的導電膜組成。例如，可使用含矽之鋁膜的單層結構、鈦膜疊在鋁膜上的兩層結構、鈦膜疊在鎢膜上的兩層結構、銅膜疊在銅-鎂-鋁合金膜上的兩層結構、或依鈦膜、鋁膜、與鈦膜的順序所堆疊之三層結構。此外，可使用如氧化銦或包括氧化錫或氧化鋅的氧化銦作為透明導電材料。
可透過濺射法、電漿增強CVD法等來形成大於或等於50 nm且小於或等於300 nm之厚度的導電膜作為閘極102。接著，藉由光刻製程在導電膜上形成光阻遮罩，且藉由使用光阻遮罩將導電膜蝕刻成適當的形狀，於是形成了閘極102。光阻遮罩可適當地透過噴墨法、印刷法、或之類來形成，以取代光刻製程。能藉由乾式蝕刻、濕式蝕刻、或結合乾式蝕刻和濕式蝕刻來進行蝕刻。在本實施例中，係藉由濺射法堆疊成150 nm厚的鎢作為導電膜。
可使用從如氧化矽膜、氧化鎵膜、或氧化鋁膜的氧化絕緣膜；如氮化矽膜或氮化鋁膜的氮化絕緣膜；氮氧化矽膜；氧氮化鋁膜；及氧化氮矽膜中選出的絕緣膜作為閘絕緣膜104。如氧化鉿、氧化釔、鉿矽酸鹽(HfSixOy(x>0，y>0))、添加氮的鉿矽酸鹽(HfSiOxNy(x>0，y>0))、或鉿鋁酸鹽(HfAlxOy(x>0，y>0))的高介電常數材料也可與上述材料一起使用。閘絕緣膜104可具有高介電常數材料的單層結構或高介電常數材料與上述材料的絕 緣膜之疊層結構。
閘絕緣膜104係透過濺射法、電漿增強CVD法等來形成大於或等於5 nm且小於或等於300 nm之厚度。藉由高介電常數材料，可以實際厚度形成閘絕緣膜104，而不會改變閘絕緣膜的電子厚度(例如，等量氧化矽厚度)，藉此能降低閘極漏電流。
在本實施例中，透過電漿增強CVD法來形成氧氮化矽膜作為閘絕緣膜104。透過電漿增強CVD法形成的氧化矽膜係未藉由加熱處理而從中排除氧的膜。
接著，在閘絕緣膜104上形成金屬氧化物膜106(參見第3B圖)。
作為金屬氧化物膜106的材料，能使用含有兩種或更多從In、Ga、Zn、和Sn中選出的金屬氧化物材料。例如，如In-Sn-Ga-Zn-O基材料的四成分金屬氧化物；如In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料、或Sn-Al-Zn-O基材料的三成分金屬氧化物；如In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、In-Mg-O基材料、或In-Ga-O基材料的兩成分金屬氧化物；In-O基材料；Sn-O基材料；Zn-O基材料；或之類。這裡，例如，In-Ga-Zn-O基材料係表示包含銦(In)、鎵(Ga)、和鋅(Zn)的氧化物，且沒有特別限定成分比例。此外，In-Ga-Zn-O基材料可包含除了In、Ga、和Zn之外的另一元素。在金屬氧化物膜中的氧量最好 超過化學計量比，藉此能抑制由於金屬氧化物膜中的氧空缺而產生載子。
在使用In-Ga-Zn-O基材料作為金屬氧化物膜106的材料之例子中，靶材的例子具有In2O3：Ga2O3：ZnO=1：1：1之成分比(莫耳比)。替代地，可使用具有In2O3：Ga2O3：ZnO=1：1：2之成分比(莫耳比)的靶材、具有In2O3：Ga2O3：ZnO=1：1：4之成分比(莫耳比)的靶材，或具有In2O3：Ga2O3：ZnO=2：1：8之成分比(莫耳比)的靶材。
在使用In-Zn-O基材料作為金屬氧化物膜106的材料之例子中，設定原子比使In/Zn大於或等於0.5且小於或等於50，最好大於或等於1且小於或等於20，更好是大於或等於3/2且小於或等於30/2。上述In對Zn的原子比範圍能增進電晶體200的場效移動率。這裡，化合物的原子比為In：Zn：O=X：Y：Z，最好滿足Z>1.5X+Y。
以InMO3(ZnO)m(m>0)表示的材料可用於金屬氧化物膜106。在公式中，M代表一或更多從Ga、Al、Mn、和Co中選出的金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co或之類。
金屬氧化物膜106可透過濺射法、分子束磊晶法、及原子層沉積法、脈衝雷射沉積法等來形成。金屬氧化物膜106的厚度係大於或等於5 nm且小於或等於100 nm，最好大於或等於10 nm且小於或等於30 nm。沉積中的金屬氧化物膜即為半導體。
金屬氧化物膜106可為非晶或可具有結晶性。例如，金屬氧化物膜106係非單晶的，具體來說，係當從垂直於非單晶的a-b平面的方向看時，具有原子排列成三角形、六角形、正三角形、或正六角形，且當從垂直於c軸的方向看時，金屬原子或金屬原子和氧原子以疊層方式排列之相位的金屬氧化物。在本說明書中，這種金屬氧化物膜係稱為CAAC-OS膜。使用CAAC-OS膜作為包括電晶體200之通道形成區的膜能夠抑制由於可見光或紫外光輻射或施加熱、偏壓或之類所造成電晶體200的電子特性改變，而增進半導體裝置的可靠度。
例如，以下有兩種方法係用來形成CAAC-OS膜作為金屬氧化物膜106的方法。其中一種方法係當加熱基板時沉積金屬氧化物膜106；另一種方法係進行兩次膜沉積且在每次膜沉積之後，對每個膜進行加熱處理。
在當加熱基板時沉積金屬氧化物膜106的方法中，基板溫度係例如高於或等於150℃且低於或等於450℃，最好是高於或等於250℃且低於或等於350℃。當加熱基板100的溫度在沉積金屬氧化物膜106期間很高時，能沉積結晶部份比非晶部份的比例更高的CAAC-OS膜。
另一方面，在進行兩次膜沉積的方法中，當保持基板100的溫度在高於或等於100℃且低於或等於450℃的溫度時，在閘絕緣膜104上形成第一層金屬氧化物膜，且接著在氮、氧、稀有氣體、或乾空氣的氣圍下，以高於或等於550℃且低於基板的應變點之溫度在其上進行加熱處理 。藉由加熱處理，在包括第一層金屬氧化物膜的頂表面之區域中形成結晶區(包括片狀晶體)。接著，形成比第一層金屬氧化物膜厚的第二層金屬氧化物膜。之後，以高於或等於550℃且低於基板的應變點之溫度來進行加熱處理，藉此在包括頂表面的區域中使用包括結晶區(包括片狀晶體)的第一層金屬氧化物膜繼續向上增長晶體作為晶體增長的晶種；於是，結晶化整個第二層金屬氧化物膜。第一層金屬氧化物膜的厚度最好是大於或等於1 nm且小於或等於10 nm。
在金屬氧化物膜106係透過濺射法來沉積的情況下，進入金屬氧化物膜106中的氫最好盡可能地少。為了防止氫進入，適當地使用高純度的稀有氣體(典型的是氬)、高純度的氧、或高純度之氧和稀有氣體的混合氣體，其中已移除如化合物或含有氫、水、或羥基的氫化物之雜質，來作為供應至濺射設備之處理室中的氣圍氣體。再者，為了排空處理室，可合併使用具有高度排水能力的低溫泵及具有高度排氫能力的濺射離子泵。
以上述方式，金屬氧化物膜106能在較少氫進入的情況下沉積。即便是使用濺射設備，金屬氧化物膜106中仍多少含有些氮。例如，藉由二次離子質譜儀(SIMS)所測出之金屬氧化物膜106的氮濃度小於5×1018atoms/cm3。
在沉積金屬氧化物膜106期間或之後，在一些情況下會因金屬氧化物膜106中的氧空缺而產生電荷。一般來說，金屬氧化物膜中部份的氧空缺會變成施體以產生作為載 子的電子。亦即，同樣在電晶體200中，金屬氧化物膜106中部份的氧空缺會變成施體以產生作為載子的電子，而將電晶體200的臨界電壓往負方向偏移。此外，金屬氧化物膜106中電子的產生更可能發生於金屬氧化物膜106與閘絕緣膜104之間的介面附近之氧空缺中。
因此，沉積金屬氧化物膜106之後，便在其上進行第一加熱處理。
進行第一加熱處理以從金屬氧化物膜中釋放出氫(包括水或羥基的化合物)。亦即，作為不穩定之載子來源的氫係藉由第一加熱處理從金屬氧化物膜106中排除，以抑制電晶體200的臨界電壓往負方向偏移。此外，能增進電晶體200的可靠度。
在氧化氣圍或惰性氣圍中，以高於或等於150℃且低於基板的應變點，最好是高於或等於250℃且低於或等於450℃，更好是高於或等於300℃且低於或等於450℃之溫度來進行第一加熱處理。氧化氣圍係指濃度為10ppm以上之包括如氧、臭氧、或氧化氮之氧化氣體的氣圍。惰性氣圍係指濃度為小於10ppm之包括氧化氣體的氣圍並充滿氮或稀有氣體。加熱處理的處理時間為3分鐘至24小時。超過24小時的加熱處理較不適合，因為降低了生產力。
沒有特別限制用於第一加熱處理的加熱處理設備，且設備可裝設用來藉由來自如電阻加熱元件的加熱元件之熱傳導或熱輻射來加熱物體的裝置。例如，可使用電爐或如 LRTA(燈快速熱退火)設備或GRTA(氣體快速熱退火)設備的RTA(快速熱退火)設備。LRTA設備係為一種用來藉由如鹵素燈、金屬鹵素燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈的燈所發射出的光輻射(電磁波)來加熱物件的設備。GRTA設備係為一種使用高溫氣體來進行加熱處理的設備。
接下來，藉由光刻製程在金屬氧化物膜106上形成光阻遮罩，並透過光阻遮罩將金屬氧化物膜106蝕刻成希望的形狀，於是形成了島型的金屬氧化物膜106a(參見第3C圖)。光阻遮罩可適當地透過噴墨法、印刷法、或之類以及光刻製程來形成。最好蝕刻金屬氧化物膜106使得金屬氧化物膜106a的端點部份變成錐形，藉此能增進覆蓋任何在接下來電晶體200之製程中形成的膜以防止膜被一步驟切斷。金屬氧化物膜106a的端點部份能在退去光阻遮罩時透過蝕刻而形成錐形。
蝕刻步驟可以藉由乾式蝕刻、濕式蝕刻、或其兩者來進行。可使用磷酸、醋酸、及硝酸的混合溶劑、氨-過氧化氫之混合物(31wt%的過氧化氫：28wt%的氨水：水=5：2：2(容積比))等來作為用於濕性蝕刻的蝕刻劑。替代地，可使用ITO-07N(由KANTO CHEMICAL CO.,INC.所製造)。
最好使用含有氯的氣體(如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4)的氯基氣體)來作為用於乾式蝕刻的蝕刻氣體。替代地，可使用 含有氟之氣體(如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)的氟基氣體)、溴化氫(HBr)、氧氣(O2)、添加如氦(He)或氬(Ar)之稀有氣體之這些氣體之任一者等。
可使用平行板反應性離子蝕刻法(RIE)、電感耦合電漿(ICP)蝕刻法或之類作為乾式蝕刻。為了將膜處理成希望的形狀，會適當調整蝕刻條件(施加到盤繞電極的電力量、施加到基板端上電極的電力量、基板端上的電極溫度等)。
接著，在金屬氧化物膜106a上沉積可用於源極和汲極的導電膜，藉由光刻製程在導電膜上形成光阻遮罩，並以光阻遮罩將導電膜蝕刻成希望的形狀，於是形成了源極和汲極108a和108b(參見第3D圖)。可對源極和汲極108a和108b使用與用於閘極102的導電材料類似的導電材料。
在本實施例中，源極和汲極108a和108b係形成如下：透過濺射法形成50nm厚的鈦膜、100nm厚的鋁膜、和50nm厚的鈦膜，且接著受到光刻製程及蝕刻製程。
然後，在金屬氧化物膜106a以及源極和汲極108a和108b上形成鈍化膜110(參見第3E圖)。在本實施例中，係依絕緣膜112、金屬氧化物膜114、和絕緣膜116的順序形成以形成鈍化膜110。
可使用從氧化矽膜、氧化鎵膜、氧化鋁膜、氮氧化矽膜、氧氮化鋁膜之類中選出的絕緣膜作為絕緣膜112和 116。能藉由與閘絕緣膜104類似的方法來形成絕緣膜112和116之任一者。
金屬氧化物膜114能使用與金屬氧化物膜106類似的材料和方法來形成，因此略過其詳細的說明。
鈍化膜110的厚度可大於或等於50 nm且小於或等於1000 nm，最好大於或等於100 nm且小於或等於300 nm。
在本實施例中，透過濺射法沉積200 nm厚的氧化矽膜作為絕緣膜112，透過濺射法沉積5 nm厚的In-Ga-Zn-O基金屬氧化物膜作為金屬氧化物膜114，且透過濺射法沉積50 nm厚的氧化矽膜作為絕緣膜116。
在透過濺射法沉積絕緣膜112和絕緣膜116的情況下，進入絕緣膜112和絕緣膜116中的氫最好盡可能地少。為了防止氫進入，適當地使用高純度的稀有氣體(典型的是氬)、高純度的氧、或高純度之氧和稀有氣體的混合氣體，其中已移除如含有氫、水、或羥基的化合物之雜質，來作為供應至濺射設備之處理室中的氣圍氣體。再者，為了排空處理室，可合併使用具有高度排水能力的低溫泵及具有高度排氫能力的濺射離子泵。
藉由第一加熱處理，除了從金屬氧化物膜106a中釋放出氫之外，亦可能從金屬氧化物膜106a的頂表面上排除氧。因此，可能在金屬氧化物膜106a中產生氧空缺。為了修復上述產生的氧空缺，最好在沉積鈍化膜110之後進行第二加熱處理。
可適當地將第一加熱處理的條件和設備應用於第二加熱處理上，因此略過其詳細的說明。
藉由第二加熱處理，將從絕緣膜112排除的氧供應至金屬氧化物膜106a。由於用來防止氧向外擴散的金屬氧化物膜114係設置在絕緣膜112上，因此能防止絕緣膜112中包含的氧在第二加熱處理時向外擴散，藉此能有效率地將氧供應至金屬氧化物膜106a。絕緣膜112和116也同樣供應氧至金屬氧化物膜114，如此可修復金屬氧化物膜114中的氧空缺，藉此增加金屬氧化物膜114中的阻抗；於是，金屬氧化物膜114轉變成絕緣體(顯示絕緣特性)。因此，在本實施例之鈍化膜110中使用的金屬氧化物膜114不會影響電晶體200的電子特性。
透過第一加熱處理和第二加熱處理，金屬氧化物膜106a和114藉由降低其中的氫濃度而變得高純度。金屬氧化物膜106a和金屬氧化物膜114之任一者的氫濃度係小於或等於1×1020atoms/cm3，最好是小於或等於1×1019atoms/cm3時，更好是小於或等於1×1018atoms/cm3。關於並非作為半導體而係作為絕緣體的金屬氧化物膜114，氫濃度最好是盡可能地低。金屬氧化物膜106a和金屬氧化物膜114的氫濃度係藉由SIMS測得。
金屬氧化物膜106a係透過充分地降低其中的氫濃度而變得高純度，且其中藉由透過第一加熱處理和第二加熱處理供應足夠的氧量來降低由於氧空缺而產生能隙中的缺陷狀態，藉此能夠減少電晶體200的開路電流。具體來說 ，將在室溫(25℃)下的開路電流(在本實施例中是每單位通道寬度(1μm))抑制到100 zA(1zA(zeptoampere)為1×10-21A)以下，最好是10 zA以下。
再者，如鋰(Li)或鈉(Na)之鹼金屬係金屬氧化物膜106a和金屬氧化物膜114的雜質，因此最好包含盡可能地少。在金屬氧化物膜106a和金屬氧化物膜114之任一者中的鹼金屬濃度最好是2×1016atoms/cm3以下，更好是1×1015atoms/cm3以下。同樣地，鹼土金屬也是一種雜質，因此最好包含盡可能地少。
再者，金屬氧化物膜會依據氫量或氧空缺數量而決定為導體、半導體、或絕緣體。例如，金屬氧化物膜的電阻率係依據金屬氧化物膜中包含的氫量或氧空缺數量而變化。
對夾有金屬氧化物之未藉由加熱處理而從中排除氧的絕緣膜之結構進行加熱處理(例如以350℃)來使金屬氧化物膜的電阻率減少至10Ω‧cm以下，藉此使金屬氧化物膜轉變成導體。另一方面，對夾有金屬氧化物之藉由加熱處理而從中排除氧的絕緣膜之結構進行加熱處理(例如以350℃)來使金屬氧化物膜的電阻率增加至1x108Ω‧cm以上，藉此使金屬氧化物膜轉變成絕緣體。因此，為了使金屬氧化物膜114成為絕緣體，可形成具有大於或等於1x108Ω‧cm的電阻率之金屬氧化物膜114。
為了使金屬氧化物膜106a成為半導體，金屬氧化物膜106a的電阻率必須落在超過導體的最大電阻率且低於 絕緣體的最小電阻率之範圍內，於是可形成具有大於10Ω‧cm且小於1x108Ω‧cm的電阻率之金屬氧化物膜106a。
經過上述製程，能製造出電晶體200(參見第3E圖)。
藉由加熱處理而從中排除氧的絕緣膜係設置以接觸包括通道形成區的金屬氧化物膜(氧化物半導體)，且用來防止氧向外擴散的金屬氧化物膜係設置以接觸絕緣膜，藉此能抑制絕緣膜的氧向外擴散並能有效率地將氧供應至包括通道形成區的金屬氧化物膜。於是，能減少包括通道形成區的金屬氧化物膜中的氧空缺，藉此能抑制產生為載子的電子，以致於能抑制電晶體的臨界電壓往負方向偏移。
此外，用來防止氧向外擴散的金屬氧化物膜係被藉由加熱處理而從中排除氧的絕緣膜夾著，並在其上進行加熱處理，藉此能減少防止氧向外擴散的金屬氧化物膜中的氧空缺，如此金屬氧化物膜可轉變成絕緣體(顯示絕緣特性)。
<半導體裝置的應用實例之製造方法>
第2A圖所示之電晶體210可以下列方式製造。
在基板100上形成閘極102，且接著，在其上形成閘絕緣膜120。在閘絕緣膜120中依順序堆疊絕緣膜126、金屬氧化物膜124、和絕緣膜122。
絕緣膜126和122的材料和形成方法係類似於絕緣膜 112和116的材料和形成方法。又，金屬氧化物膜124的材料和形成方法係類似於金屬氧化物膜114的材料和形成方法。
接著，最好在其上進行第一加熱處理。因此，夾在藉由加熱處理而從中排除氧的絕緣膜126和112之間的金屬氧化物膜124轉變成絕緣體(顯示絕緣特性)。然後，金屬氧化物膜在閘絕緣膜120上形成，並受到光刻製程及蝕刻製程以形成金屬氧化物膜106a。
之後，導電膜在金屬氧化物膜106a上形成，並受到光刻製程及蝕刻製程以形成源極和汲極108a和108b。
然後，在金屬氧化物膜106a以及源極和汲極108a和108b上形成絕緣膜118。絕緣膜118的材料和形成方法係類似於絕緣膜112的材料和形成方法。接著，可在其上進行第二加熱處理。
經過上述製程，能製造出電晶體210。
第2B圖所示之電晶體220可以下列方式製造。
在基板100上形成閘極102，且接著，在閘極102上形成閘絕緣膜120。
然後，金屬氧化物膜在閘絕緣膜120上形成，並受到光刻製程及蝕刻製程以形成金屬氧化物膜106a。之後，在其上進行第一加熱處理。因此，從絕緣膜126排除的氧被供應至金屬氧化物膜124，且從絕緣膜122排除的氧被供應至金屬氧化物膜124和106a。再者，可減少金屬氧化物膜106a中的氫、水等等。
然後，在金屬氧化物膜106a上形成源極和汲極108a和108b以及鈍化膜110。之後，在其上進行第二加熱處理。
經過上述製程，能製造出電晶體220。
實施例1能適當地結合其他實施例所述之結構來實作。
(實施例2)
在本實施例中，說明具有不同於實施例1所述之結構的電晶體。
第4A至4C圖係作為根據本發明之一實施例之半導體裝置實例的電晶體400之平面圖和剖面圖。第4A圖係平面圖，第4B圖係沿著第4A圖之A1-A2的剖面圖，且第4C圖係沿著第4A圖之B1-B2的剖面圖。在第4A圖中，為了避免複雜，省略了電晶體400的部份元件(例如，閘絕緣膜304)。
第4A至4C圖所示之電晶體400在基板300上包括一基底絕緣膜310、一在基底絕緣膜310上的金屬氧化物膜306a、接觸金屬氧化物膜306a的源極和汲極308a和308b、一在金屬氧化物膜306a及源極和汲極308a和308b上的閘絕緣膜304、及一設置在閘絕緣膜304上以便與金屬氧化物膜306a重疊的閘極302。
可使用與基板100類似的基板作為基板300。可使用與金屬氧化物膜106a類似的材料和方法來形成金屬氧化 物膜306a。可使用與源極和汲極108a和108b類似的材料和方法來形成源極和汲極308a和308b。可使用與閘絕緣膜104類似的材料和方法來形成閘絕緣膜304。可使用與閘極102類似的材料和方法來形成閘極302。
第4A至4C圖所示之電晶體400係頂部閘極電晶體，並具有頂部接觸結構，其中源極和汲極308a和308b係接觸金屬氧化物膜306a的頂部表面。替代地，可使用底部接觸結構，其中源極和汲極308a和308b係接觸金屬氧化物膜306a的底部表面。
金屬氧化物膜306a與閘極302重疊的區域係當作通道形成區。
基底絕緣膜310係設置在基板300上以便接觸金屬氧化物膜306a。在第4A至4C圖所示之電晶體400中，基底絕緣膜310包括絕緣膜312、金屬氧化物膜314、及絕緣膜316。在本實施例中，對絕緣膜312和316係使用藉由加熱處理而從中排除氧的絕緣膜，且對閘絕緣膜304係使用未藉由加熱處理而從中排除氧的絕緣膜。
金屬氧化物膜306a係夾在閘絕緣膜304與絕緣膜312之間。由於使用藉由加熱處理而從中排除氧的絕緣膜作為絕緣膜312，因此將藉由加熱處理從絕緣膜312中排除的氧供應至金屬氧化物膜306a。
此外，在本發明之一實施例中，用來防止氧向外擴散的金屬氧化物膜314係設置以接觸藉由加熱處理而從中排除氧的絕緣膜312。藉此，可防止藉由加熱處理從絕緣膜 312中排除的氧向外擴散。
再者，在本發明之一實施例中，用來防止氧向外擴散的金屬氧化物膜314係夾在藉由加熱處理而從中排除氧的絕緣膜312和316之間。於是，將同樣藉由加熱處理從絕緣膜316中排除的氧供應至金屬氧化物膜314。金屬氧化物膜314中的氧空缺係藉由從絕緣膜312和316供應的氧來修復，藉此金屬氧化物膜314轉變成絕緣體(顯示絕緣特性)。因此，作為基底絕緣膜310之一部份的金屬氧化物膜314不會影響電晶體400的電子特性。
為了增進供應氧至金屬氧化物膜306a的效率，接觸金屬氧化物膜306a之絕緣膜312的厚度最好大於接觸金屬氧化物膜314之絕緣膜316的厚度。可依照基底絕緣膜310的厚度來設定絕緣膜312和316的個別厚度。
可使用與絕緣膜112類似的材料和方法來形成絕緣膜312。可使用與金屬氧化物膜114類似的材料和方法來形成金屬氧化物膜314。此外，可使用與絕緣膜116類似的材料和方法來形成絕緣膜316。
透過設置藉由加熱處理而從中排除氧的膜作為絕緣膜312，供應來自絕緣膜312的氧至金屬氧化物膜306a，藉此可減少絕緣膜312與金屬氧化物膜306a之間的介面狀態。因此，能抑制由於電晶體400運作產生的電荷或之類在絕緣膜312與金屬氧化物膜306a之間的介面上受到俘獲，其能使電晶體400成為具有極少電子特性退化的電晶體。
金屬氧化物膜314係包含至少兩種從In、Ga、Sn、和Zn中選出的元素之金屬氧化物，就如同金屬氧化物膜306a一般。金屬氧化物膜314中包含的元素可與金屬氧化物膜306a中包含的元素相同或不同。例如，可對金屬氧化物膜306a和金屬氧化物膜314之各者使用In-Ga-Zn-O基材料；替代地，可對金屬氧化物膜306a使用In-Ga-Zn-O基材料，且對金屬氧化物膜314使用In-Ga-Zn-O-N基材料。
<半導體裝置之應用實例>
第5A至5C圖繪示具有不同於電晶體400之結構的電晶體之剖面結構。
第5A圖所示之電晶體410在基板300上包括作為基底絕緣膜的絕緣膜318、在絕緣膜318上的金屬氧化物膜306a、接觸金屬氧化物膜306a的源極和汲極308a和308b、在金屬氧化物膜306a以及源極和汲極308a和308b上的閘絕緣膜320、及設置在閘絕緣膜320上以便與金屬氧化物膜306a之通道形成區重疊的閘極302。
電晶體410與電晶體400之不同處在於用來防止氧向外擴散的金屬氧化物膜係設置在閘絕緣膜320中。亦即，閘絕緣膜320具有包括絕緣膜322、金屬氧化物膜324、及絕緣膜326的三層結構。此外，絕緣膜318係設置作為基底絕緣膜。在本實施例中，對絕緣膜322、326、和318係使用藉由加熱處理而從中排除氧的絕緣膜。
為了增進供應氧至金屬氧化物膜306a的效率，接觸金屬氧化物膜306a之絕緣膜322的厚度最好大於接觸金屬氧化物膜324之絕緣膜326的厚度。可依照基底絕緣膜320的厚度來設定絕緣膜322和326的個別厚度。另外，具有等於或大於5 nm之厚度的金屬氧化物膜324能防止氧穿過其中，且可依照閘絕緣膜320的厚度來設定金屬氧化物膜324的厚度。
第5B圖所示之電晶體420在基板300上包括基底絕緣膜310、在基底絕緣膜310上的金屬氧化物膜306a、接觸金屬氧化物膜306a的源極和汲極308a和308b、在金屬氧化物膜306a以及源極和汲極308a和308b上的閘絕緣膜320、及設置在閘絕緣膜320上以便與金屬氧化物膜306a之通道形成區重疊的閘極302。
關於電晶體420的基底絕緣膜310和閘絕緣膜320，可參見電晶體400和電晶體410的說明，因此略過其詳細的說明。
本文中上述之電晶體400、410、420具有頂部接觸結構，其中源極和汲極308a和308b係接觸金屬氧化物膜306a的頂部表面。替代地，在本發明之一實施例之電晶體中，可使用底部接觸結構，其中源極和汲極308a和308b係接觸金屬氧化物膜306a的底部表面。上述底部接觸結構之實例係繪示在第5C圖中。
第5C圖所示之電晶體430在基板300上包括基底絕緣膜310、在基底絕緣膜310上的源極和汲極308a和 308b、設置以接觸源極和汲極308a和308b的金屬氧化物膜306a、在源極和汲極308a和308b以及金屬氧化物膜306a上的閘絕緣膜304、及設置以便與金屬氧化物膜306a之通道形成區重疊的閘極302。
如上所述，根據本發明之一實施例之電晶體可具有各種實施例。
再者，本實施例所述之結構、方法等可適當地結合其他實施例所述之任何結構、方法等。
(實施例3)
在本實施例中，參考第6A及6B圖、第7圖、及第8A至8D圖來說明使用以上實施例所述之電晶體的半導體裝置及其製造方法之實例，以及半導體裝置的電路配置及其運作之實例。在本實施例中，說明具有符合所謂的動態隨機存取記憶體(DRAM)之結構的半導體裝置之實例。在一些情況中，在每個電路圖中以「OS」標記使用氧化物半導體的電晶體。
<半導體裝置之剖面結構>
首先，參考第6A圖來說明半導體裝置的剖面結構之實例。第6A圖所示之半導體裝置包括電晶體400和電容器402。
使用根據本發明之一實施例之電晶體作為第6A圖中的電晶體400。電晶體400在基板300上包括基底絕緣膜 310、在基底絕緣膜310上的金屬氧化物膜306a、源極和汲極308a和308b、閘絕緣膜304、及閘極302a。基底絕緣膜310包括絕緣膜312、金屬氧化物膜314、及絕緣膜316。
第6A圖之電容器402包括閘絕緣膜304、源極或汲極308a、及電極302b。源極或汲極308a當作電容器402之其一電極，而電極302b當作電容器402之另一電極。
設置絕緣膜330以覆蓋電晶體400和電容器402。此外，佈線332係經由在絕緣膜330中形成的開口來連接源極或汲極308b。
<基本電路1>
接下來，參考第6B圖來說明第6A圖所示之半導體裝置之基本電路配置及其運作。在第6B圖所示之半導體裝置中，第一佈線(第一線路)係電性連接電晶體400的源極和汲極之其一者，第二佈線(第二線路)係電性連接電晶體400的閘極，且電容器402之其一電極係電性連接電晶體400的源極和汲極之另一者。再者，第三佈線(第三線路)係電性連接電容器402之另一電極。
例如，使用氧化物半導體的電晶體係作為電晶體400。這種使用氧化物半導體的電晶體具有極小開路電流之特徵。因此，藉由關閉電晶體400，能很長時間保持供應到電容器402的電位。
第6B圖所示之半導體裝置利用其能保持供應到電容 器402的電位之特徵，藉此能以下述方式來進行資料的寫入、保持、並讀取。
以下說明資料的寫入和保持。為求簡單起見，假設第三線路的電位係固定的。首先，將第二佈線的電位設定成能夠打開電晶體400的電位以打開電晶體400。因此，將第一佈線的電位供應到電容器402之其一電極。亦即，將預定電荷供應到電容器402(資料寫入)。之後，改變第二線路的電位成能夠關閉電晶體400的電位以關閉電晶體400，以保持給予電容器402的電荷(資料保持)。如上所述之具有極低之開路電流的電晶體400能長時間保持電荷。
接著，說明資料的讀取。將第二線路的電位變成在供應預定電位(固定電位)給第一佈線時能夠打開電晶體400的電位，使得第一佈線的電位依據電容器402中保持的電荷量而改變。因此，可藉由偵測第一佈線的電位來讀取所保持的資料。
然後，說明資料的複寫。資料複寫係以類似於寫入和保持資料的方式來進行。亦即，將第二佈線的電位設定成能夠打開電晶體400的電位以打開電晶體400。因此，供應第一佈線的電位(關於新資料的電位)到電容器402之其一電極。之後，改變第二佈線的電位成能夠關閉電晶體400的電位以關閉電晶體400，如此在電容器402中保持關於新資料的電荷。
如上所述，在根據本發明之一實施例之半導體裝置中 ，可藉由寫入資料來直接複寫資料。藉此，可實現半導體裝置的高速運作。
在上述說明中係使用電子為載子的n型通道電晶體(n型電晶體)，但將了解到可替代地使用電洞為多數載子的p型通道電晶體來取代n型通道電晶體。
第7圖繪示包括m x n個記憶格450的半導體裝置之電路圖實例。第7圖之記憶格450的配置係類似於第6A及6B圖之記憶格450的配置。換言之，第6B圖之第一佈線相當於第7圖之位元線BL；第6B圖之第二佈線相當於第7圖之字組線WL；且第6B圖之第三佈線相當於第7圖之源極線SL(參見第7圖)。
第7圖所示之半導體裝置包括n個位元線BL、m個字組線WL、具有一排成m(列)(在垂直方向上)x n(行)(在水平方向上)的矩陣之記憶格450的記憶格陣列、一連接n個位元線BL的第一驅動電路461、及一連接m個字組線WL的第二驅動電路462。
記憶格450包括電晶體400和電容器402。電晶體400的閘極係連接字組線WL。此外，電晶體400之源極和汲極之其一者係連接位元線BL，且電晶體400之源極和汲極之另一者係連接電容器402之其一電極。電容器402之另一電極係連接源極線SL且被供應預定電位。使用上面實施例所述之電晶體作為電晶體400。
為本發明之一實施例之半導體裝置係在氧化物半導體層中形成通道形成區的電晶體，且因此具有開路電流小於 在單晶矽中形成通道形成區之電晶體的開路電流之特徵。於是，藉由將電晶體應用在第7圖所示之半導體裝置上(其被視為所謂的DRAM)，可提出具有很長之更新週期之間的間距的記憶體。
<半導體裝置的製造方法>
接下來，參考第8A至8D圖來說明第6A及6B圖所示之半導體裝置的製造方法。
首先，在基板300上，依順序堆疊絕緣膜312、金屬氧化物膜314、和絕緣膜316以形成基底絕緣膜310(參見第8A圖)。對基板300可使用類似於基板100的材料，因此略過其詳細的說明。關於絕緣膜312和316，可分別參考絕緣膜112和116的說明，因此略過其詳細的說明。
接著，在基底絕緣膜310上形成金屬氧化物膜306a(參見第8B圖)。關於金屬氧化物膜306a，可參考金屬氧化物膜106a的說明。
然後，形成源極和汲極308a和308b以接觸金屬氧化物膜306a，且在源極和汲極308a和308b上形成閘絕緣膜304。接著，在閘絕緣膜304上，在與金屬氧化物膜306a中的通道形成區重疊的區域中形成閘極302a，且在與源極或汲極308a重疊的區域中形成電極302b(參見第8C圖)。關於源極和汲極308a和308b，可參考源極和汲極108a和108b的說明。
之後，形成當作層間絕緣膜的絕緣膜330以覆蓋閘絕緣膜304、閘極302a、和電極302b。然後，在絕緣膜330和閘絕緣膜304中形成開口，且在絕緣膜330上形成佈線332，使得源極或汲極308b電性連接佈線332。
作為當作層間絕緣膜的絕緣膜330，可使用無機材料(例如，氧化矽、氮化矽、或氧氮化矽)、感光或非感光有機材料(聚亞醯胺、丙烯酸樹脂、聚醯胺、聚醯胺醯亞胺、光阻、或苯環丁烯)、稱為矽氧烷的材料，其係以透過結合矽(Si)和氧(O)所構成的構架組成，並包含至少氫或氟、烷基、和芳族烴之至少一者作為取代基、或其堆疊。
佈線332係形成如下：透過濺射法、電漿增強CVD法或之類形成導電膜，並受到光刻製程及蝕刻製程。可使用從鋁、鉻、銅、鉭、鈦、鉬、和鎢中選出之元素、和含有這些元素作為成分的合金等作為導電膜的材料。同樣亦可使用從錳、鎂、鋯、鈹、釹、和鈧中選出的一或更多材料。其細節係類似於閘極102等的細節。
經過上述製程，能製造出包括電晶體400和電容器402的半導體裝置(參見第8D圖)。
本實施例所述之結構、方法等可適當地結合其他實施例所述之任何結構、方法等。
(實施例4)
根據本發明之一實施例之半導體裝置可應用在各種電 子裝置上(包括遊戲機)。電子裝置的實例為電視組(亦稱為電視或電視接收器)、電腦螢幕或之類、如數位相機或數位攝影機的相機、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資料助理、聲頻再生裝置、如柏青哥遊戲機的大型遊戲機等。以下說明這種具有上面實施例所述之半導體裝置的電子裝置之實例。
第9A圖係膝上型個人電腦，其包括一主體3001、一外殼3002、一顯示部3003、一鍵盤3004等。實施例1和2所述之任何半導體裝置可應用在顯示部3003上。再者，實施例3所述之半導體裝置可應用在外殼3002中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的膝上型個人電腦。
第9B圖係可攜式資料助理(PDA)，其包括提供給主體3021的一顯示部3023、一外部介面3025、一操作鍵3024等。指示筆3022係裝備作為用於操作的配件。實施例1和2所述之任何半導體裝置可應用在顯示部3023上。此外，實施例3所述之半導體裝置可應用在主體3021中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的可攜式資料助理。
第9C圖繪示一電子書閱讀器之實例。例如，電子書閱讀器包括兩個外殼，外殼2701和外殼2703。外殼2701 和外殼2703係以樞紐2711結合，如此電子書閱讀器2700可以樞紐2711作為轉軸來打開和關閉。藉由這種結構，電子書閱讀器2700可如同紙本書籍般操作。
顯示部2705和顯示部2707係分別合併在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示一構成一螢幕的影像或不同影像。在顯示部2705和顯示部2707顯示不同影像的情況下，例如，右側上的顯示部(第9C圖之顯示部2705)可顯示文字，而左側上的顯示部(第9C圖之顯示部2707)可顯示圖形。實施例1和2所述之任何半導體裝置可應用在顯示部2705、2707上。此外，實施例3所述之半導體裝置可應用在外殼2701、2703中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的電子書閱讀器。
另外，第9C圖繪示外殼2701裝設有操作部等的實例。例如，外殼2701裝設有電源開關2721、操作鍵2723、揚聲器2725等。藉由操作鍵2723，可轉動頁面。鍵盤、指向裝置或之類也可設置在與顯示部相同的外殼表面上。再者，在外殼的背面或側面上可設置外部連接端(例如，耳機端、或USB端)、記錄媒體插入部等。又，電子書閱讀器可裝備電子辭典的功能。
電子書閱讀器係配置以能夠無線傳送和接收資料。透過無線通訊，可從電子書伺服器購買並下載想要的書籍資料。
第9D圖繪示行動電話，其包括兩個外殼，外殼2800和外殼2801。外殼2801裝設有一顯示面板2802、一揚聲器2803、一麥克風2804、一指向裝置2806、一相機鏡頭2807、一外部連接端2808等。外殼2800裝設有用來充電行動電話的太陽能電池2810、外部記憶體槽2811等。另外，天線係合併在外殼2801中。實施例1和2所述之任何半導體裝置可應用在顯示面板2802上。此外，實施例3所述之半導體裝置可應用在外殼2800、2801中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的行動電話。
顯示面板2802也裝設有觸控面板，其中由第9D圖之虛線來顯示複數個被顯示成影像的操作鍵2805。再者，也提供一種增強電路，藉此將從太陽能電池2810輸出的電壓增加到足夠高給每個電路。
在顯示面板2802中，顯示方向適當地依據使用模式來改變。此外，顯示裝置在與顯示面板2802相同之表面上裝設相機鏡頭2807，因此能夠視訊通話。揚聲器2803和麥克風2804可用於視訊通話、記錄和播放聲音、以及聲音通話。又，在發展成第9D圖之狀態中的外殼2800和2801可藉由滑動來位移，以便彼此重疊，藉此能減少行動電話的大小，以適合用於攜帶。
外部連接端2808可連接AC配接器及各種類型之如USB電纜的電纜，其能充電並與個人電腦或之類通訊。此外，大筆資料量可藉由將其儲存媒體插入外部記憶體槽 2811中來儲存並可移動。
又，除了上述功能，可具備紅外線傳輸功能、電視接收功能或之類。
第9E圖繪示數位攝影機，其包括一主體3051、一顯示部A 3057、一接目鏡3053、一操作開關3054、一顯示部B 3055、一電池3056等。實施例1和2所述之任何半導體裝置可應用在顯示部A 3057、顯示部B 3055上。此外，實施例3所述之半導體裝置可應用在主體3051中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的數位攝影機。
第9F圖繪示電視組之實例。在電視組9600中，顯示部9603係合併在外殼9601中。顯示部9603可顯示影像。在本實施例中，由立架9605來支撐外殼9601。實施例1和2所述之任何半導體裝置可應用在顯示部9603上。此外，實施例3所述之半導體裝置可應用在外殼9601中的記憶體電路上。由於抑制實施例1至3所述之任何半導體裝置的電子特性改變，故可提供具有高可靠度的電視組。
電視組9600可藉由外殼9601之操作開關或分開的遙控器來操作。此外，遙控器可裝設用來顯示從遙控器中輸出的資料之顯示部。
電視組9600裝設有接收器、數據機等。藉由使用接收器，可接收一般的電視廣播。此外，顯示裝置可以有線或無線經由數據機來連接通訊網路，藉此可進行單向(從 發送器到接收器)或雙向(在發送器和接收器之間或在接收器之間)的資料通訊。
實施例4可適當地結合其他實施例所述之結構來實作。
〔實例1〕
在本實例中，製造了MOS(金屬氧化物半導體)基板，並使用第10A、10B、11A、和11B圖、第12圖、第13A、13B、14A、和14B圖、和第15圖來說明在其上所進行之耐電壓測量和CV(電容vs.電壓)測量的結果。
首先，說明本實例中使用的樣本之製造方法。
在樣本A中，透過濺射法形成50 nm厚的氧化矽(SiOx)膜作為在矽(Si)基板上的第一絕緣膜。接著，透過濺射法形成10 nm厚的In-Ga-Zn-O-N基金屬氧化物(IGZON)膜作為在氧化矽膜上的金屬氧化物膜。然後，透過濺射法形成50 nm厚的氧化矽膜作為在In-Ga-Zn-O-N基金屬氧化物膜上的第二絕緣膜。
在樣本B中，將樣本A之金屬氧化物膜從In-Ga-Zn-O-N基金屬氧化物膜換成透過濺射法形成之10 nm厚的In-Ga-Zn-O基金屬氧化物(IGZO)膜。樣本B的其他結構及其他製造方法與樣本A的相同。
在樣本C中，透過電漿增強CVD法形成50 nm厚的氧氮化矽(SiON)膜作為在矽基板上的第一絕緣膜。接著，透過濺射法在氧氮化矽膜上形成10 nm厚的In-Ga-Zn-O 基金屬氧化物膜。然後，透過電漿增強CVD法形成50 nm厚的氧氮化矽膜作為在In-Ga-Zn-O基金屬氧化物膜上的第二絕緣膜。
在樣本D中，以透過電漿增強CVD法形成之50 nm厚的氧氮化矽膜代替了樣本A中氧化矽膜(第一絕緣膜和第二絕緣膜之各者)。樣本D的其他結構及其他製造方法與樣本A的相同。
透過濺射法在矽基板上形成100 nm厚的氧化矽膜作為樣本E。
接著，對樣本A至E進行加熱處理。以300℃在氮氣圍下進行加熱處理達一小時。
之後，在樣本A至E之各者中，藉由濺射法在第二絕緣膜上形成由鋁和鈦(AL-Ti)之合金組成的400 nm厚的電極(具有0.785 mm2的面積)。
最後，以250℃在氮氣圍下對樣本A至E進行加熱處理達一小時。
由此得到樣本A至E的MOS基板之結構係顯示在表格1中。請注意FIF、MOF、SIF和EL係分別代表第一絕緣膜、金屬氧化物膜、第二絕緣膜和電極。
接下來，測量出樣本A至E之電流vs.電壓(I-V)特性。在每樣本中的13個點上進行測量。
耐電壓測量之結果係顯示在第10A、10B、11A、11B、和12圖中。第10A圖顯示樣本A之結果；第10B圖顯示樣本B之結果；第11A圖顯示樣本C之結果；第11B圖顯示樣本D之結果；且第12圖顯示樣本E之結果。在第10A、10B、11A、11B、和12圖中，水平軸表示電壓且垂直軸表示電流。
發現到第11A及11B圖所示之樣本C及D分別顯示電流快速上升且具有低耐電壓。相比之下，發現到第10A及10B圖所示之樣本A及B分別顯示電流上升較慢且具有比樣本C及D高的耐電壓。也發現到第12圖所示之樣本E具有與樣本A及B等量的耐電壓。
接下來，對樣本A至E進行CV(電容vs.電壓)測量。在每樣本中的4個點上進行測量。
CV測量之結果係顯示在第13A、13B、14A、14B、和15圖。第13A圖顯示樣本A之結果；第13B圖顯示樣本B之結果；第14A圖顯示樣本C之結果；第14B圖顯示樣本D之結果；且第15圖顯示樣本E之結果。在第13A、13B、14A、14B、和15圖中，水平軸表示電壓且垂直軸表示電容值。
分別在第14A及14B圖所示之樣本C及D之任一者中無法得到CV曲線。這似乎是因為樣本C及D中的絕緣膜之耐電壓不夠高到足以保持如第11A及11B圖之結果中 所見的電容。相比之下，第13A圖所示之樣本A、第13B圖所示之樣本B、和第15圖所示之樣本E顯示出良好的CV曲線。
再者，發現到相較於樣本E之CV曲線，樣本A及B的CV曲線係往正方向偏移。這是因為樣本A及B中比樣本E存在較多負固定電荷，建議提供這種絕緣膜以便接觸包括電晶體的通道形成區之金屬氧化物膜，使得電晶體的臨界電壓往正方向偏移。
在樣本C及D中，使用透過電漿增強CVD法形成的氧氮化矽膜作為夾住金屬氧化物膜的絕緣膜。並未藉由加熱處理從透過電漿增強CVD法所形成的氧氮化矽膜中排除氧。似乎沒有供應來自絕緣膜的氧至金屬氧化物膜，以致於不能隔絕金屬氧化物膜。另一方面，在樣本A及B中，使用透過濺射法形成的氧化矽膜作為夾住金屬氧化物膜的絕緣膜。似乎有藉由加熱處理從透過濺射法所形成的氧化矽膜中排除氧，且充分地供應至金屬氧化物膜，以致於能隔絕金屬氧化物膜；這似乎是因為增進了樣本A及B的耐電壓。
上述結果揭示出藉由加熱處理而從中排除氧的絕緣膜所夾住的金屬氧化物膜係當作絕緣膜。
〔實例2〕
本實例所述係在金屬氧化物膜於絕緣膜上形成的結構中，從藉由加熱處理而從中釋放出氧的絕緣膜通過金屬氧 化物膜的氧之向外擴散量的TDS分析結果。
首先，說明本實例中使用的樣本F至I。
在樣本F中，透過濺射法在玻璃基板上形成100 nm厚的氧化矽膜。接著，透過濺射法在氧化矽膜上形成5 nm厚的In-Ga-Zn-O基金屬氧化物膜。
在樣本G中，透過濺射法在玻璃基板上形成100 nm厚的氧化矽膜。接著，透過濺射法在氧化矽膜上形成10 nm厚的In-Ga-Zn-O基金屬氧化物膜。
在樣本H中，透過濺射法在玻璃基板上形成100 nm厚的氧化矽膜。接著，透過濺射法在氧化矽膜上形成15 nm厚的In-Ga-Zn-O基金屬氧化物膜。
在樣本I中，透過濺射法在玻璃基板上形成100 nm厚的氧化矽膜。
然後，對樣本F至I進行TDS分析，在本實例中，係使用ESCO Ltd.所製造的熱脫附分析儀設備EMD-WA1000S/W來偵測氧的排除量之值。
第16圖顯示樣本F至I之TDS分析的結果。
如第16圖所示，只有形成氧化矽膜的樣本I在約200℃時具有峰值。另一方面，在氧化矽膜上形成金屬氧化物膜的樣本F至H幾乎偵測不到峰值。
第16圖所示之結果顯示可藉由在氧化矽膜上形成金屬氧化物膜來防止氧化矽膜中包含的氧向外擴散。同樣亦指示出具有至少5 nm厚的金屬氧化物膜防止氧化矽膜中包含的氧向外擴散。透過上述結果，證明了金屬氧化物膜 能防止氧穿過金屬氧化物膜。
〔實例3〕
在本實例中，使用第17圖來說明金屬氧化物膜的電阻性之測量結果。
首先，使用第17圖來說明本實例中所使用的樣本。
(條件1)
使用未藉由加熱處理而從中排除氧的絕緣膜作為夾住金屬氧化物膜506的絕緣膜之情況係稱為條件1。
首先，透過電漿增強CVD法在玻璃基板500上形成100 nm厚的氧氮化矽膜作為絕緣膜502。
接著，透過濺射法在其上形成100 nm厚的鎢膜。之後，鎢膜受到光刻製程及蝕刻製程以形成電極504a和504b。
然後，透過濺射法在鎢膜上形成In-Ga-Zn-O基金屬氧化物膜作為金屬氧化物膜506。形成金屬氧化物膜的條件如下：靶材的成分比為In：Ga：Zn=1：1：1；Ar/O2=30/15sccm；壓力為0.4Pa、功率為0.5kW；基板溫度為200℃；且膜厚度為30nm。之後，以450℃在氮氣圍下對金屬氧化物膜506進行加熱處理達一小時。
接著，透過電漿增強CVD法在其上形成100 nm厚的氧氮化矽膜作為絕緣膜508。
然後，絕緣膜508和金屬氧化物膜506受到光刻製程 及蝕刻製程以形成到達電極504a、504b的開口。
最後，以350℃在氮氣圍下對樣本進行加熱處理達一小時。
(條件2)
使用藉由加熱處理而從中排除氧的絕緣膜作為夾住金屬氧化物膜506的絕緣膜之情況係稱為條件2。
首先，透過濺射法在玻璃基板500上形成100 nm厚的氧化矽膜作為絕緣膜502。
接著，透過濺射法在其上形成100 nm厚的鎢膜。之後，鎢膜受到光刻製程及蝕刻製程以形成電極504a和504b。
然後，透過濺射法在鎢膜上形成In-Ga-Zn-O基金屬氧化物膜作為金屬氧化物膜506。形成金屬氧化物膜的條件如下：靶材的成分比為In：Ga：Zn=1：1：1；Ar/O2=30/15sccm；壓力為0.4Pa、功率為0.5kW；基板溫度為200℃；且膜厚度為30 nm。之後，以450℃在氮氣圍下對金屬氧化物膜506進行加熱處理達一小時。
接著，透過濺射法在其上形成100 nm厚的氧化矽膜以作為絕緣膜508。
然後，絕緣膜508和金屬氧化物膜506受到光刻製程及蝕刻製程以形成到達電極504a、504b的開口。
最後，以350℃在氮氣圍下對樣本進行加熱處理達一小時。
(條件3)
使用藉由加熱處理而從中排除氧的絕緣膜作為絕緣膜502，且使用未藉由加熱處理而從中排除氧的絕緣膜作為夾住金屬氧化物膜506的絕緣膜508之情況係稱為條件3。
首先，透過濺射法在玻璃基板500上形成100 nm厚的氧化矽膜以作為絕緣膜502。
接著，透過濺射法在其上形成100 nm厚的鎢膜。之後，鎢膜受到光刻製程及蝕刻製程以形成電極504a和504b。
然後，透過濺射法在鎢膜上形成In-Ga-Zn-O基金屬氧化物膜作為金屬氧化物膜506。形成金屬氧化物膜的條件如下：靶材的成分比為In：Ga：Zn=1：1：1；Ar/O2=30/15sccm；壓力為0.4Pa、功率為0.5kW；基板溫度為200℃；且膜厚度為30 nm。之後，以450℃在氮氣圍下對金屬氧化物膜506進行加熱處理達一小時。
接著，透過電漿增強CVD法在其上形成100 nm厚的氧氮化矽膜以作為絕緣膜508。
然後，絕緣膜508和金屬氧化物膜506受到光刻製程及蝕刻製程以形成到達電極504a、504b的開口。
最後，以350℃在氮氣圍下對樣本進行加熱處理達一小時。
(條件4)
使用未藉由加熱處理而從中排除氧的絕緣膜作為絕緣膜502，且使用藉由加熱處理而從中排除氧的絕緣膜作為夾住金屬氧化物膜506的絕緣膜508之情況係稱為條件4。
首先，透過電漿增強CVD法在玻璃基板500上形成100 nm厚的氧氮化矽膜作為絕緣膜502。
接著，透過濺射法在其上形成100 nm厚的鎢膜。之後，鎢膜受到光刻製程及蝕刻製程以形成電極504a和504b。
然後，透過濺射法在鎢膜上形成In-Ga-Zn-O基金屬氧化物膜以作為金屬氧化物膜506。形成金屬氧化物膜的條件如下：靶材的成分比為In：Ga：Zn=1：1：1；Ar/O2=30/15sccm；壓力為0.4Pa、功率為0.5kW；基板溫度為200℃；且膜厚度為30 nm。之後，以450℃在氮氣圍下對金屬氧化物膜506進行加熱處理達一小時。
接著，透過濺射法在其上形成100 nm厚的氧化矽膜以作為絕緣膜508。
然後，絕緣膜508和金屬氧化物膜506受到光刻製程及蝕刻製程以形成到達電極504a、504b的開口。
最後，以350℃在氮氣圍下對樣本進行加熱處理達一小時。
接下來，在條件1至4下之各自樣本之每一者中的4個點上測量導電度σ。從所測量的導電度σ計算出的4個 點之平均電阻率ρ係列在表格2中。
如表格2所示，條件1中的金屬氧化物膜之電阻率ρ係1.4x10-2Ω‧cm；條件2中的金屬氧化物膜之電阻率ρ係7.4x109Ω‧cm；條件3中的金屬氧化物膜之電阻率ρ係8.6x103Ω‧cm；且條件4中的金屬氧化物膜之電阻率ρ係8.5x106Ω‧cm。
根據條件1之結果，金屬氧化物膜506之電阻一旦在形成金屬氧化物膜506之後藉由加熱處理而降低，則即使在形成絕緣膜508之後藉由進行加熱處理，電阻也不會改變以保持得很低藉此將金屬氧化物膜506轉變為導體。
根據條件2之結果，金屬氧化物膜506之電阻一旦在形成金屬氧化物膜506之後藉由加熱處理而降低，則在形成絕緣膜508之後藉由進行加熱處理會增加。這似乎是因為金屬氧化物膜中產生的氧空缺係藉由從絕緣膜502和508中供應的氧來修復。於是，金屬氧化物膜506轉變成絕緣體(顯示絕緣特性)。
根據條件3和4之結果，金屬氧化物膜506之電阻在形成絕緣膜508之後藉由加熱處理會變得比條件1之電阻 高且比條件2之電阻低，藉此金屬氧化物膜506保持為半導體不變。
透過上述結果，顯示出金屬氧化物膜之電阻可藉由一種接觸金屬氧化物膜的絕緣膜(或從絕緣膜中排除的氧量)來調整。
本申請書係基於2011/3/31向日本專利局申請的日本專利申請書第2011-078111號，特此須合併參考其全部內容。
200‧‧‧電晶體
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘絕緣膜
106a‧‧‧金屬氧化物膜
108a‧‧‧源極
108b‧‧‧汲極
110‧‧‧鈍化膜
112‧‧‧絕緣膜
114‧‧‧金屬氧化物膜
116‧‧‧絕緣膜
210‧‧‧電晶體
120‧‧‧閘絕緣膜
122‧‧‧絕緣膜
124‧‧‧金屬氧化物膜
126‧‧‧絕緣膜
118‧‧‧絕緣膜
220‧‧‧電晶體
230‧‧‧電晶體
400‧‧‧電晶體
300‧‧‧基板
302‧‧‧閘極
304‧‧‧閘絕緣膜
306a‧‧‧金屬氧化物膜
308a‧‧‧源極
308b‧‧‧汲極
310‧‧‧基底絕緣膜
312‧‧‧絕緣膜
314‧‧‧金屬氧化物膜
316‧‧‧絕緣膜
318‧‧‧絕緣膜
320‧‧‧閘絕緣膜
410‧‧‧電晶體
322‧‧‧絕緣膜
324‧‧‧金屬氧化物膜
326‧‧‧絕緣膜
420‧‧‧電晶體
430‧‧‧電晶體
302a‧‧‧閘極
402‧‧‧電容器
302b‧‧‧電極
330‧‧‧絕緣膜
332‧‧‧佈線
450‧‧‧記憶格
BL‧‧‧位元線
WL‧‧‧字組線
SL‧‧‧源極線
461‧‧‧第一驅動電路
462‧‧‧第二驅動電路
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧指示筆
3023‧‧‧顯示部
3024‧‧‧操作鍵
3025‧‧‧外部介面
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧樞紐
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3051‧‧‧主體
3053‧‧‧接目鏡
3054‧‧‧操作開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
9600‧‧‧電視組
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧立架
500‧‧‧玻璃基板
502‧‧‧絕緣膜
504a‧‧‧電極
504b‧‧‧電極
506‧‧‧金屬氧化物膜
508‧‧‧絕緣膜
在附圖中：第1A至1C圖係繪示根據本發明之一實施例之半導體裝置的實例之上視圖和剖面圖；第2A至2C圖係繪示根據本發明之實施例之半導體裝置之圖示；第3A至3E圖係繪示根據本發明之一實施例之半導體裝置的製造方法之圖示；第4A至4C圖係繪示根據本發明之一實施例之半導體裝置的實例之上視圖和剖面圖；第5A至5C圖係繪示根據本發明之實施例之半導體裝置之圖示；第6A及6B圖係繪示根據本發明之一實施例之半導體裝置的實例之剖面圖和電路圖；第7圖係繪示根據本發明之一實施例之半導體裝置之 電路圖；第8A至8D圖係繪示根據本發明之一實施例之半導體裝置的製造方法之圖示；第9A至9F圖係繪示電子裝置之圖示；第10A及10B圖顯示耐電壓測量之結果；第11A及11B圖顯示耐電壓測量之結果；第12圖顯示耐電壓測量之結果；第13A及13B圖顯示CV(電容vs.電壓)測量之結果；第14A及14B圖顯示CV(電容vs.電壓)測量之結果；第15圖顯示CV(電容vs.電壓)測量之結果；第16圖顯示TDS之結果；及第17圖係繪示根據實例3之樣本結構之圖示。
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘絕緣膜
106a‧‧‧金屬氧化物膜
108a‧‧‧源極
108b‧‧‧汲極
110‧‧‧鈍化膜
112‧‧‧絕緣膜
114‧‧‧金屬氧化物膜
116‧‧‧絕緣膜
200‧‧‧電晶體

Claims (7)

  1. 一種半導體裝置，包含：一閘極；一閘絕緣膜；一第一金屬氧化物膜；一源極和一汲極，其接觸該第一金屬氧化物膜；及一鈍化膜，其在該第一金屬氧化物膜、該源極和該汲極上，其中該鈍化膜包含一第一絕緣膜、一第二金屬氧化物膜及一第二絕緣膜，其中該閘絕緣膜係夾在該閘極與該第一金屬氧化物膜之間，其中該第一金屬氧化物膜與該第二金屬氧化物膜之各者包含至少兩種從In、Ga、Sn、和Zn中選出的元素，其中該第一金屬氧化物膜具有半導體特性且該第二金屬氧化物膜具有絕緣特性，其中該第二金屬氧化物膜係夾在該第一絕緣膜與該第二絕緣膜之間，且其中該第一絕緣膜接觸該第一金屬氧化物膜。
  2. 一種半導體裝置，包含：一基底絕緣膜；一第一金屬氧化物膜，其在該基底絕緣膜上；一源極和一汲極，其接觸該第一金屬氧化物膜；一閘絕緣膜，其在該第一金屬氧化物膜、該源極和該 汲極上；及一閘極，設置在該第一金屬氧化物膜上，其中該閘絕緣膜係夾在該閘極與該第一金屬氧化物膜之間，其中該閘絕緣膜包含一第一絕緣膜、一第二金屬氧化物膜及一第二絕緣膜，其中該第一金屬氧化物膜與該第二金屬氧化物膜之各者包含至少兩種從In、Ga、Sn、和Zn中選出的元素，其中該第一金屬氧化物膜具有半導體特性且該第二金屬氧化物膜具有絕緣特性，其中該第一絕緣膜接觸該第一金屬氧化物膜，且其中該第二金屬氧化物膜係夾在該第一絕緣膜與該第二絕緣膜之間。
  3. 一種半導體裝置，包含：一基底絕緣膜；一第二金屬氧化物膜，其在該基底絕緣膜上；一源極和一汲極，其接觸該第二金屬氧化物膜；一閘絕緣膜，其在該第二金屬氧化物膜、該源極和該汲極上；及一閘極，設置在該第二金屬氧化物膜上，其中該閘絕緣膜係夾在該閘極與該第二金屬氧化物膜之間，其中該基底絕緣膜包含一第一絕緣膜、一第一金屬氧化物膜及一第二絕緣膜，其中該第一絕緣膜接觸該第二金屬氧化物膜，其中該第一金屬氧化物膜與該第二金屬氧化物膜之各 者包含至少兩種從In、Ga、Sn、和Zn中選出的元素，其中該第二金屬氧化物膜具有半導體特性且該第一金屬氧化物膜具有絕緣特性，且其中該第一金屬氧化物膜係夾在該第一絕緣膜與該第二絕緣膜之間。
  4. 如申請專利範圍第1至3項中任一項所述之半導體裝置，其中該第一絕緣膜的厚度大於該第二絕緣膜的厚度。
  5. 如申請專利範圍第1至3項中任一項所述之半導體裝置，其中該第一金屬氧化物膜的厚度大於該第二金屬氧化物膜的厚度。
  6. 如申請專利範圍第1至3項中任一項所述之半導體裝置，其中該第二金屬氧化物膜的厚度大於或等於5nm且小於或等於15nm。
  7. 如申請專利範圍第1至3項中任一項所述之半導體裝置，其中該第一金屬氧化物膜中包含的所有元素與該第二金屬氧化物膜中包含的所有元素相同。
TW101109857A 2011-03-31 2012-03-22 半導體裝置 TWI529937B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011078111 2011-03-31

Publications (2)

Publication Number Publication Date
TW201301516A TW201301516A (zh) 2013-01-01
TWI529937B true TWI529937B (zh) 2016-04-11

Family

ID=46926029

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105102870A TWI577024B (zh) 2011-03-31 2012-03-22 半導體裝置
TW101109857A TWI529937B (zh) 2011-03-31 2012-03-22 半導體裝置
TW106100059A TWI609493B (zh) 2011-03-31 2012-03-22 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105102870A TWI577024B (zh) 2011-03-31 2012-03-22 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106100059A TWI609493B (zh) 2011-03-31 2012-03-22 半導體裝置

Country Status (4)

Country Link
US (3) US9082860B2 (zh)
JP (7) JP5986776B2 (zh)
KR (6) KR101971290B1 (zh)
TW (3) TWI577024B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103988288B (zh) * 2011-12-05 2016-10-12 夏普株式会社 半导体装置
JP2013182992A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102475812B1 (ko) 2012-07-20 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
DE112013006214T5 (de) 2012-12-25 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
WO2015159183A2 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016063160A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and display module
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW202316486A (zh) 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3777857B2 (ja) * 1999-03-08 2006-05-24 セイコーエプソン株式会社 電気光学装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
KR100563066B1 (ko) * 2004-06-10 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010053060A1 (en) * 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR20220100086A (ko) * 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI746064B (zh) 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102009813B1 (ko) 2009-09-16 2019-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102345456B1 (ko) * 2009-11-27 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102089200B1 (ko) * 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130062919A (ko) * 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
CN104465408B (zh) 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20120248433A1 (en) 2012-10-04
JP2021180328A (ja) 2021-11-18
JP2012216834A (ja) 2012-11-08
US9293590B2 (en) 2016-03-22
US20160163874A1 (en) 2016-06-09
KR20120112228A (ko) 2012-10-11
KR102660906B1 (ko) 2024-04-26
JP2020155788A (ja) 2020-09-24
KR102429561B1 (ko) 2022-08-05
TW201301516A (zh) 2013-01-01
KR20210075936A (ko) 2021-06-23
TWI577024B (zh) 2017-04-01
JP2018032882A (ja) 2018-03-01
KR20220113652A (ko) 2022-08-16
JP6255069B2 (ja) 2017-12-27
KR102103972B1 (ko) 2020-04-23
JP2016192579A (ja) 2016-11-10
US9082860B2 (en) 2015-07-14
KR101971290B1 (ko) 2019-04-22
KR20190041446A (ko) 2019-04-22
US9917204B2 (en) 2018-03-13
TW201620140A (zh) 2016-06-01
US20150255617A1 (en) 2015-09-10
KR20200043354A (ko) 2020-04-27
JP2024019226A (ja) 2024-02-08
KR20240063070A (ko) 2024-05-09
JP2023029647A (ja) 2023-03-03
JP7213312B2 (ja) 2023-01-26
TWI609493B (zh) 2017-12-21
TW201717406A (zh) 2017-05-16
JP7395036B2 (ja) 2023-12-08
JP5986776B2 (ja) 2016-09-06
JP6925485B2 (ja) 2021-08-25
KR102267380B1 (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
TWI529937B (zh) 半導體裝置
JP6469797B2 (ja) 半導体装置の作製方法
CN102598247B (zh) 半导体器件
KR20210013271A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP5926992B2 (ja) 半導体装置の作製方法