JP6357261B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6357261B2
JP6357261B2 JP2017074458A JP2017074458A JP6357261B2 JP 6357261 B2 JP6357261 B2 JP 6357261B2 JP 2017074458 A JP2017074458 A JP 2017074458A JP 2017074458 A JP2017074458 A JP 2017074458A JP 6357261 B2 JP6357261 B2 JP 6357261B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxide
oxygen
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017074458A
Other languages
English (en)
Other versions
JP2017120935A (ja
Inventor
裕己 井本
裕己 井本
裕平 佐藤
裕平 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017120935A publication Critical patent/JP2017120935A/ja
Application granted granted Critical
Publication of JP6357261B2 publication Critical patent/JP6357261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

技術分野は半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは
、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例
えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表
示装置も半導体装置に含まれる。
近年、酸化物半導体膜をチャネル形成領域に用いた半導体装置が大変注目されている（
例えば、特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体膜をチャネル形成領域に用いた半導体装置は、シリコン膜をチャネル形成
領域に用いた半導体装置と比較して、非常に高い電界効果移動度を有するなどの良好な電
気的特性を有する。しかし、信頼性の面において課題がある。酸化物半導体膜をチャネル
形成領域に用いた半導体装置の信頼性を低下させる要因の一つとして、酸化物半導体膜に
含まれる水及び水素が挙げられる。従って、酸化物半導体膜における水及び水素の含有量
は少なくすることが肝要である。
一方、酸化物半導体膜をチャネル形成領域に用いた半導体装置では、酸化物半導体膜に
含まれる酸素欠損が多いと、酸素欠損の存在する領域が低抵抗化し、ソースとドレインの
間にリーク電流を生じさせる原因となる。従って、酸化物半導体膜の酸素欠損を低減する
ことが好ましく、酸素欠損を低減するためには外部から酸素を供給すればよい。
酸化物半導体膜における水及び水素の含有量を少なくし、酸素欠損を低減するために酸
素を供給する手段の一つとして、酸化物半導体膜に接して酸素を含む下地膜が設けられた
状態で行う加熱処理が挙げられる。下地膜における水及び水素の含有量を少なくし、酸素
の含有量を多くして加熱処理すると、酸化物半導体膜への水及び水素の混入を抑制しつつ
、酸化物半導体膜に酸素を供給することができる。
下地膜における水及び水素の含有量を少なくするためには、ＣＶＤ法またはスパッタリ
ング法などにより下地膜を形成した後酸化物半導体膜を形成する前に、加熱処理を行えば
よい。しかし、単純に加熱処理を行うと、水及び水素とともに酸素も脱離してしまうとい
う問題がある。
そこで、本発明の一態様は、酸化物半導体膜に接して設けられる下地膜における水及び
水素の含有量を少なくし、酸素の含有量を多くすることで、酸化物半導体膜における水及
び水素の含有量を少なくし、前記下地膜から前記酸化物半導体膜に酸素欠損を低減するた
めの酸素を供給することが可能な半導体装置の作製方法を提供することを課題とする。
本発明の一態様は、酸化物半導体膜をチャネル形成領域に用いた半導体装置の作製方法
である。本発明の一態様である半導体装置の作製方法は、積層下地膜を形成し、第１の加
熱処理を行い、前記積層下地膜上に接して酸化物半導体膜を形成し、第２の加熱処理を行
い、前記積層下地膜では、第１の下地膜と第２の下地膜がこの順に積層されており、前記
第１の下地膜は、前記第２の加熱処理により酸素を放出する絶縁性の酸化物膜であり、前
記第２の下地膜における酸素の拡散係数は、前記第１の下地膜における酸素の拡散係数よ
りも小さいことを特徴とする。ここで、前記第１の加熱処理は、前記積層下地膜からの酸
素の脱離を抑制しつつ水及び水素を脱離させる工程であり、前記第２の加熱処理は、前記
第１の下地膜を酸素の供給源として前記第２の下地膜に酸素を供給する工程である。
本発明の一態様は、基板上に酸素を含む第１の下地膜を形成し、前記第１の下地膜上に
第２の下地膜を形成し、前記基板に第１の加熱処理を行って前記第１の下地膜及び前記第
２の下地膜中の水及び水素を除去し、前記第２の下地膜上に酸化物半導体膜を形成し、前
記基板に第２の加熱処理を行って前記第１の下地膜から前記第２の下地膜を介して前記酸
化物半導体膜に酸素を供給し、前記酸化物半導体膜を加工することで島状の酸化物半導体
膜を形成し、前記島状の酸化物半導体膜を覆ってゲート絶縁膜を形成し、前記島状の酸化
物半導体膜の一部と重畳して前記ゲート絶縁膜上にゲート電極を形成し、前記島状の酸化
物半導体膜に接続されたソース電極及びドレイン電極を形成し、前記第２の下地膜におけ
る酸素の拡散係数が、前記第１の下地膜における酸素の拡散係数よりも小さいことを特徴
とする半導体装置の作製方法である。
本発明の一態様は、基板上に酸素を含む第１の下地膜を形成し、前記第１の下地膜上に
第２の下地膜を形成し、前記基板に２５０℃以上３５０℃以下で第１の加熱処理を行い、
前記第２の下地膜上に酸化物半導体膜を形成し、前記基板に前記第１の加熱処理よりも高
温且つ４５０℃以下の温度で第２の加熱処理を行い、前記酸化物半導体膜を加工すること
で島状の酸化物半導体膜を形成し、前記島状の酸化物半導体膜を覆ってゲート絶縁膜を形
成し、前記島状の酸化物半導体膜の一部と重畳して前記ゲート絶縁膜上にゲート電極を形
成し、前記島状の酸化物半導体膜に接続されたソース電極及びドレイン電極を形成し、前
記第２の下地膜における酸素の拡散係数が、前記第１の下地膜における酸素の拡散係数よ
りも小さいことを特徴とする半導体装置の作製方法である。
前記構成において、前記第２の下地膜の厚さが、１ｎｍ以上２０ｎｍ以下、３ｎｍ以上
１０ｎｍ以下であることが好ましい。
前記構成において、前記第１の下地膜としては、酸化シリコン膜を用いることができる
。
前記構成において、前記第２の下地膜としては、例えば、絶縁性の金属酸化物膜を用い
ることができる。前記金属酸化物膜は、酸化イットリウム膜、酸化ジルコニウム膜、酸化
アルミニウム膜、酸化イットリウムが添加された酸化ジルコニウム膜のいずれかであるこ
とが好ましい。
本発明の一態様により、酸化物半導体膜における水及び水素の含有量を少なくし、酸化
物半導体膜に酸素欠損を低減するための酸素を供給することができるため、信頼性の高い
半導体装置を作製することができる。
本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 基板温度に対するＴＤＳにおけるイオン強度を説明する図。 図１０乃至図１２を補足する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について説明する。
まず、基板１００上に、第１の下地膜１０２及び第２の下地膜１０４からなる積層下地
膜を形成する（図１（Ａ））。そして、第２の下地膜１０４を形成した後に第１の加熱処
理を行う。第１の加熱処理は、積層下地膜からの酸素の脱離を抑制しつつ水及び水素を脱
離させる工程である。
基板１００としては、ガラス基板（好ましくは、無アルカリガラス基板）、石英基板、
セラミック基板またはプラスチック基板などを適宜用いることができる。または、基板１
００として、可とう性を有するガラス基板または可とう性を有するプラスチック基板を用
いることができる。プラスチック基板の材料としては、屈折率異方性の小さい材料を用い
ることが好ましい。例えば、ポリエーテルサルフォン（ＰＥＳ）、ポリイミドフィルム、
ポリエチレンナフタレート（ＰＥＮ）、ポリビニルフルオライド（ＰＶＦ）、ポリエステ
ル、ポリカーボネート（ＰＣ）、アクリル樹脂または半硬化した有機樹脂中に繊維体を含
むプリプレグなどを用いることができる。
第１の下地膜１０２は、少なくとも表面に酸素を含み、酸素の一部が加熱処理により脱
離する絶縁性酸化物により形成する。酸素の一部が加熱処理により脱離する絶縁性酸化物
としては、化学量論比よりも多くの酸素を含むものを用いることが好ましい。これは、加
熱処理により、第１の下地膜１０２に接する酸化物半導体膜に酸素を拡散させることがで
きるためである。
化学量論比よりも多くの酸素を含む絶縁性酸化物としては、例えば、ＳｉＯｘにおいて
ｘ＞２である酸化シリコンが挙げられる。ただし、これに限定されず、第１の下地膜１０
２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒
化アルミニウム、酸化ガリウム、酸化ハフニウムまたは酸化イットリウムなどで形成して
もよい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いも
のをいう。
なお、第１の下地膜１０２は、積層膜であってもよい。第１の下地膜１０２としては、
例えば、窒化シリコン膜上に酸化シリコン膜が設けられた積層膜が挙げられる。
ところで、化学量論比よりも多くの酸素を含む絶縁性酸化物では、酸素の一部が加熱処
理により脱離しやすい。化学量論比よりも多くの酸素を含む絶縁性酸化物のＴＤＳ分析に
よる酸素の脱離量（酸素原子に換算した値）は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以
上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０
２０ａｔｏｍｓ／ｃｍ３以上であるとよい。
ここで、ＴＤＳ分析の方法について説明する。ＴＤＳ分析における気体の脱離量は、イ
オン強度の時間積分値に比例する。このため、絶縁性酸化物におけるこの時間積分値と、
リファレンスとなる標準試料の基準値から、気体の脱離量を計算することができる。標準
試料の基準値は、ある特定の原子を含む試料（標準試料）におけるイオン強度の時間積分
値に対する原子密度の割合である。
例えば、所定の密度の水素を含むシリコンウェハ（標準試料）のイオン強度の時間積分
値と絶縁性酸化物のイオン強度の時間積分値から、絶縁性酸化物の酸素分子（Ｏ２）の脱
離量（ＮＯ２）は、以下の式（１）で求めることができる。
（数１）
ＮＯ２＝（ＮＨ２／ＳＨ２）×ＳＯ２×α （１）
ＮＨ２は、標準試料から脱離した水素分子（Ｈ２）を密度に換算した値である。ＳＨ２
は、標準試料の水素分子（Ｈ２）のイオン強度の時間積分値である。すなわち、ＮＨ２／
ＳＨ２を標準試料の基準値とする。ＳＯ２は、絶縁性酸化物の酸素分子（Ｏ２）のイオン
強度の時間積分値である。αは、イオン強度に影響する係数である。前記式（１）の詳細
に関しては、特開平０６−２７５６９７号公報を参照されたい。
なお、以下の説明において、ＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）
は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試
料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いたとき
の値である。
なお、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素
原子の比率は、酸素分子のイオン化率から算出することができる。なお、前記係数αは酸
素分子のイオン化率を含んでいるため、酸素分子の放出量を評価することで、酸素原子の
放出量についても算出することができる。
なお、ＮＯ２は酸素分子（Ｏ２）の脱離量である。そのため、酸素原子で換算した酸素
の脱離量は、酸素分子（Ｏ２）の脱離量の２倍である。
以上説明したように、酸素原子の脱離量を明らかにすることができる。
ところで、第１の下地膜１０２は、スパッタリング法またはＣＶＤ法などにより形成す
ればよいが、好ましくはスパッタリング法を用いる。第１の下地膜１０２として酸化シリ
コン膜を形成する場合には、ターゲットとして石英（好ましくは合成石英）ターゲット、
スパッタリングガスとしてアルゴンガスを用いればよい。または、ターゲットとしてシリ
コンターゲット、スパッタリングガスとして酸素を含むガスを用いてもよい。なお、酸素
を含むガスとしては、アルゴンガスと酸素ガスの混合ガスでもよいし、酸素ガスのみであ
ってもよい。
第１の下地膜１０２の厚さは、５０ｎｍ以上６００ｎｍ以下、好ましくは１５０ｎｍ以
上５００ｎｍ以下とするとよい。
第２の下地膜１０４は、酸素を含む絶縁膜（好ましくは絶縁性の金属酸化物膜）であり
、第２の下地膜１０４における酸素の拡散係数は、第１の下地膜１０２における酸素の拡
散係数よりも小さい。ここで、拡散係数は、第２の加熱処理時の温度における値とする。
後に説明するように、第２の加熱処理時の温度における酸素の拡散係数が大きい第１の
下地膜１０２（後の説明では酸化シリコン膜）上に第２の加熱処理時の温度における酸素
の拡散係数が第１の下地膜１０２より小さい第２の下地膜１０４（後の説明では酸化アル
ミニウム膜）が設けられていることで、第１の下地膜１０２のみが設けられている場合よ
りも高温で、第２の下地膜１０４から酸素が放出されるようにすることができる。ここで
、仮に、第２の加熱処理時の温度において、第２の下地膜１０４における酸素の拡散係数
が第１の下地膜１０２における酸素の拡散係数よりも大きい場合には、第２の加熱処理時
の温度よりも低温で第２の下地膜１０４中の酸素が放出されてしまうことになる。
第２の下地膜１０４を形成する材料膜としては、例えば、酸化クロム膜、酸化ハフニウ
ム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化タンタル膜、酸化マグネシウム膜
、酸化アルミニウム膜、酸化イットリウムが添加された酸化ジルコニウム（ＹＳＺ）膜の
いずれかを挙げることができるが、酸化イットリウム膜、酸化ジルコニウム膜、酸化アル
ミニウム膜、酸化イットリウムが添加された酸化ジルコニウム膜のいずれかであることが
好ましい。
第２の下地膜１０４は、スパッタリング法またはＣＶＤ法などにより形成すればよいが
、好ましくはスパッタリング法を用いる。
第２の下地膜１０４の厚さは、１ｎｍ以上２０ｎｍ以下、好ましくは３ｎｍ以上１０ｎ
ｍ以下とすればよい。
第１の加熱処理は、第１の下地膜１０２及び第２の下地膜１０４からの酸素の脱離を抑
制しつつ、水及び水素を脱離させる工程である。第１の加熱処理の温度は、２５０℃以上
３５０℃以下とするとよい。
なお、本実施の形態においては、第１の下地膜１０２を酸化シリコン膜とし、第２の下
地膜１０４を酸化アルミニウム膜とすることが特に好ましい。すなわち、第１の下地膜１
０２と第２の下地膜１０４が積層して設けられた積層下地膜は、酸化シリコン膜上に酸化
アルミニウム膜が設けられた積層膜であることが特に好ましい。
ここで、特に好ましい形態である酸化シリコン膜上に酸化アルミニウム膜が設けられた
積層膜について、実験データを参照しつつ説明する。
まず、基板１００上に第１の下地膜１０２として酸化シリコン膜を形成し、第２の下地
膜１０４として酸化アルミニウム膜を形成し、第１の加熱処理を行った。
基板１００としては無アルカリガラス基板を用いた。
第１の加熱処理としては、チャンバー内に基板１００を搬入し、チャンバー内を真空と
し、基板１００を４００℃で１０分間加熱した。
第１の下地膜１０２である酸化シリコン膜は、スパッタリング法により形成した。スパ
ッタリングターゲットとしては、酸化シリコンターゲットを用いた。チャンバー内にアル
ゴンガスを２５ｓｃｃｍ、酸素ガスを２５ｓｃｃｍで導入し、チャンバー内の圧力を０．
４Ｐａとし、電力を２．０ｋＷとし、基板１００の温度を１００℃としてスパッタリング
を行い、基板１００上に第１の下地膜１０２である酸化シリコン膜を３００ｎｍの厚さで
形成した。
第２の下地膜１０４である酸化アルミニウム膜も、スパッタリング法により形成した。
スパッタリングターゲットとしては、酸化アルミニウムターゲットを用いた。チャンバー
内にアルゴンガスを２５ｓｃｃｍ、酸素ガスを２５ｓｃｃｍで導入し、チャンバー内の圧
力を０．４Ｐａとし、電力を１．５ｋＷとし、基板１００の温度を２５０℃としてスパッ
タリングを行い、基板１００上に第２の下地膜１０４である酸化アルミニウム膜を形成し
た。
ここで、第１の試料には、第２の下地膜１０４である酸化アルミニウム膜を形成しなか
った。
第２の試料には、第２の下地膜１０４である酸化アルミニウム膜を５ｎｍの厚さで形成
した。
第３の試料には、第２の下地膜１０４である酸化アルミニウム膜を１０ｎｍの厚さで形
成した。
第４の試料には、第２の下地膜１０４である酸化アルミニウム膜を３０ｎｍの厚さで形
成した。
これら第１乃至第４の試料の基板１００を室温から４００℃まで、３０℃／分で昇温し
て加熱していき、ＴＤＳ分析を行った。ＴＤＳ分析結果を図７（Ａ）乃至図９（Ｂ）に示
す。図７（Ａ）乃至図９（Ｂ）では、横軸は基板温度（セルシウス温度）を示し、縦軸は
イオン強度（ＡはＡｂｓｏｌｕｔｅの略であり、絶対値を示す。）、すなわち脱離量を示
す。なお、Ｍ／ｚ値＝１を水素原子、Ｍ／ｚ値＝１８を水分子、Ｍ／ｚ値＝１７を水酸基
、Ｍ／ｚ値＝１６を酸素原子、Ｍ／ｚ値＝３２を酸素分子とする。
図７（Ａ）は、水素原子についての基板温度に対するイオン強度を示す。
図７（Ｂ）は、水分子についての基板温度に対するイオン強度を示す。
図８は、水酸基についての基板温度に対するイオン強度を示す。
図９（Ａ）は、酸素原子についての基板温度に対するイオン強度を示す。
図９（Ｂ）は、酸素分子についての基板温度に対するイオン強度を示す。
なお、図７（Ａ）乃至図９（Ｂ）において、第１の試料はＳｉＯｘ＝３００ｎｍと表記
する。第２の試料はＳｉＯｘ＼ＡｌＯｘ＝３００＼５ｎｍと表記する。第３の試料はＳｉ
Ｏｘ＼ＡｌＯｘ＝３００＼１０ｎｍと表記する。第４の試料はＳｉＯｘ＼ＡｌＯｘ＝３０
０＼３０ｎｍと表記する。
図７（Ａ）、図７（Ｂ）及び図８では、第１乃至第４の試料に大きな違いは見られない
。一方で、図９（Ａ）（酸素原子のイオン強度）では、第１の試料は２００〜２５０℃に
ピークを有し、第２の試料は約３００℃にピークを有し、第３の試料は約４００℃にピー
クを有し、第４の試料はピークを有していない。図９（Ｂ）（酸素分子のイオン強度）で
も同様に、第１の試料は２００〜２５０℃にピークを有し、第２の試料は約３００℃にピ
ークを有し、第３の試料は約４００℃にピークを有し、第４の試料は測定範囲（４００℃
まで）にピークを有していない。
このように、酸化シリコン膜上に酸化アルミニウム膜が設けられていることで、水素原
子、水分子、水酸基の脱離量を変化させることなく、酸素分子及び酸素原子の脱離量を調
整することができる。例えば、第２の試料では、２５０〜３００℃で第１の加熱処理を行
うことで、積層下地膜中の酸素の脱離を抑制しつつ水素原子、水分子、水酸基を脱離させ
ることができるといえる。第３の試料では、２５０〜３５０℃で第１の加熱処理を行うこ
とで、積層下地膜中の酸素の脱離を抑制しつつ水素原子、水分子、水酸基を脱離させるこ
とができるといえる。第４の試料では、２５０〜４００℃で（場合によっては４００℃を
越えてもよい。）第１の加熱処理を行うことで、積層下地膜中の酸素の脱離を抑制しつつ
水素原子、水分子、水酸基を脱離することができるといえる。第２の下地膜１０４が設け
られ、その厚さが厚くなることで、水素原子、水分子、水酸基を脱離する温度を変化させ
ずに酸素が多量に放出される温度を高温側にシフトさせることができる。
ただし、第４の試料のように第２の下地膜１０４を厚くしすぎると、後の工程で積層下
地膜から酸化物半導体膜に酸素を供給する際に、積層下地膜から酸素を引き抜くために４
００℃よりも高温にする必要があり、後の第２の加熱処理において酸化物半導体膜への酸
素の供給が困難になる。従って、第２の下地膜１０４である酸化アルミニウム膜の厚さは
、好ましくは試料３のように１０ｎｍ以下、最も好ましくは５ｎｍ程度とする。
ところで、第２の下地膜１０４である酸化アルミニウム膜の厚さを最も好ましい５ｎｍ
程度とした場合には、第１の加熱処理は２５０〜３００℃で行うことができる。ここで、
第１の加熱処理を行わずにＴＤＳ分析を行った試料（試料Ａとする。）について比較する
。ＴＤＳ分析結果を図１０（Ａ）乃至図１２（Ｂ）に示す。図１０（Ａ）乃至図１２（Ｂ
）では、横軸は基板温度（セルシウス温度）を示し、縦軸はイオン強度（ＡはＡｂｓｏｌ
ｕｔｅの略であり、絶対値を示す。）、すなわち脱離量を示す。なお、Ｍ／ｚ値＝１を水
素原子、Ｍ／ｚ値＝１８を水分子、Ｍ／ｚ値＝１７を水酸基、Ｍ／ｚ値＝１６を酸素原子
、Ｍ／ｚ値＝３２を酸素分子とする。
図１０（Ａ）は、水素原子についての基板温度に対するイオン強度を示す。
図１０（Ｂ）は、水分子についての基板温度に対するイオン強度を示す。
図１１は、水酸基についての基板温度に対するイオン強度を示す。
図１２（Ａ）は、酸素原子についての基板温度に対するイオン強度を示す。
図１２（Ｂ）は、酸素分子についての基板温度に対するイオン強度を示す。
なお、図１０（Ａ）乃至図１２（Ｂ）において、第１の加熱処理を行わなかった試料Ａ
はＳｉＯｘ＼ＡｌＯｘ＝３００＼５ｎｍと表記する。第１の加熱処理を３００℃で行った
試料ＢはＳｉＯｘ＼ＡｌＯｘ（３００℃ベーク）＝３００＼５ｎｍと表記する。
ここで、試料Ａは第２の下地膜１０４である酸化アルミニウム膜を厚さ５ｎｍで形成し
た後に第１の加熱処理を行わなかった試料である。試料Ｂは第２の下地膜１０４である酸
化アルミニウム膜を厚さ５ｎｍで形成した後に第１の加熱処理を３００℃で行った試料で
ある。
ここで、脱離量の定量は次のように行った。すなわち、イオン強度を表す曲線２００と
２点（第１の接点２０４と第２の接点２０６）で接する直線２０８を描き、曲線２００と
直線２０８によって囲まれた閉領域２０２を脱離量とした（図１３）。
図１０（Ｂ）によれば、試料Ｂでは試料Ａよりも、昇温による水分子の脱離量が小さい
。これは、第１の加熱処理（加熱温度３００℃）によって、試料Ｂから水分子が予め除去
されているからである。図１２（Ａ）及び（Ｂ）（酸素原子及び酸素分子の脱離量）によ
れば、第１の加熱処理後でも試料Ｂの酸素原子及び酸素分子の脱離量は十分に存在する。
従って、第１の加熱処理により第２の加熱処理時における水などの放出量を抑制するこ
とができ、第２の加熱処理において供給する酸素も十分に確保することができるといえる
。本実施の形態において、最も好ましくは、第２の下地膜１０４である酸化アルミニウム
膜を５ｎｍで形成し、第１の加熱処理を３００℃で行う。
次に、第１の加熱処理を行った第２の下地膜１０４上に酸化物半導体膜１０６を形成す
る（図１（Ｂ））。更には、第２の加熱処理を行う。第２の加熱処理は、第１の下地膜１
０２を酸素の供給源として第２の下地膜１０４に酸素を供給する工程である。ただし、第
２の加熱処理を行うタイミングはこれに限定されず、酸化物半導体膜１０６を加工した後
に第２の加熱処理を行ってもよい。
酸化物半導体膜１０６は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸
化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、
または二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化
物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属
酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物若しくはＩｎ−Ｇａ−Ｏ系金属酸化物などを用いて
形成されていればよい。または、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−
Ｏ系金属酸化物などを用いて形成されていてもよい。なお、「ｎ元系金属酸化物」はｎ種
類の金属酸化物で構成されるものである。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物という
意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素が含まれて
いてもよい。
なお、前記金属酸化物では、これらの化学量論比に対し、酸素（Ｏ）を過剰に含ませる
ことが好ましい。酸素（Ｏ）を過剰に含ませると、形成される酸化物半導体膜１０６の酸
素欠損によるキャリアの生成を抑制することができる。
なお、一例として、酸化物半導体膜１０６をＩｎ−Ｚｎ−Ｏ系金属酸化物により形成す
る場合には、ターゲットの組成を原子数比で、Ｉｎ／Ｚｎ＝１〜１００、好ましくはＩｎ
／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１〜１０とする。Ｚｎに対するＩｎの
原子数比を好ましい前記範囲とすることで、電界効果移動度を向上させることができる。
ここで、酸素（Ｏ）を過剰に含ませるために、化合物の原子数比Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ
：Ｚを、Ｚ＞１．５Ｘ＋Ｙとすることが好ましい。
なお、酸化物半導体膜１０６に適用することができる金属酸化物は、エネルギーギャッ
プが２ｅＶ以上、好ましくは２．５ｅＶ以上、更に好ましくは３ｅＶ以上であるとよい。
このように、バンドギャップの広い金属酸化物を用いると、トランジスタのオフ電流を低
減することができる。
なお、酸化物半導体膜１０６には、水素が含まれる。この水素は、水素原子の他、水素
分子、水、水酸基、またはその他の水素化物として含まれる場合もある。酸化物半導体膜
１０６に含まれる水素は、極力少ないことが好ましい。
なお、酸化物半導体膜１０６のアルカリ金属及びアルカリ土類金属の濃度は小さくする
ことが好ましく、これらの濃度は、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、更
に好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。アルカリ金属及びアルカリ土
類金属が酸化物半導体と結合すると、キャリアが生成することがあり、トランジスタのオ
フ電流を増大させる原因となるからである。
なお、酸化物半導体膜１０６の形成方法及び厚さは特に限定されず、作製するトランジ
スタのサイズなどに応じて決めればよい。酸化物半導体膜１０６の形成方法としては、例
えば、スパッタリング法、塗布法、印刷法またはパルスレーザー蒸着法などが挙げられる
。酸化物半導体膜１０６の厚さは、３ｎｍ以上５０ｎｍ以下とすればよい。
ここでは、好ましい一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用い
たスパッタリング法により酸化物半導体膜１０６を形成する。ここで、スパッタリングガ
スとしては、希ガス（例えばアルゴン）、酸素ガスまたは希ガスと酸素ガスの混合ガスを
用いればよい。
なお、酸化物半導体膜１０６を形成する際に用いるスパッタリングガスとしては、水素
、水、水酸基または水素化物などが除去された高純度ガスを用いることが好ましい。また
、基板１００を高温に保持した状態で酸化物半導体膜１０６を形成すると酸化物半導体膜
１０６に含まれる不純物濃度を低減することができる。ここで、基板１００の温度は、１
００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とすればよい。
なお、酸化物半導体膜１０６は、非晶質構造であってもよいし、結晶構造を有していて
もよい。酸化物半導体膜１０６が結晶構造を有する場合には、ｃ軸方向に配向した結晶性
の（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ：ＣＡＡＣ）酸化物半導体
膜とすることが好ましい。酸化物半導体膜１０６をＣＡＡＣ酸化物半導体膜とすることで
、トランジスタの信頼性を高めることができる。
なお、ＣＡＡＣ酸化物半導体膜とは、結晶がｃ軸配向し、且つａｂ面、表面または界面
の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が
層状に配列し、または金属原子と酸素原子が層状に配列し、ａｂ面（あるいは表面または
界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む
酸化物半導体膜をいう。
なお、広義には、ＣＡＡＣ酸化物半導体膜とは、非単結晶であって、そのａｂ面に垂直
な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を
有し、且つｃ軸方向に垂直な方向から見て金属原子が層状に配列した相、または金属原子
と酸素原子が層状に配列した相を含む酸化物半導体膜をいう。
なお、ＣＡＡＣ酸化物半導体膜は単結晶ではないが、非晶質のみから形成されているも
のでもない。また、ＣＡＡＣ酸化物半導体膜は結晶化した部分（結晶部分）を含むが、一
つの結晶部分と他の結晶部分の境界を明確に判別できなくてもよい。
また、ＣＡＡＣ酸化物半導体膜を構成する酸素の一部が窒素で置換されていてもよい。
また、ＣＡＡＣ酸化物半導体膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、
ＣＡＡＣ酸化物半導体膜を支持する基板面またはＣＡＡＣ酸化物半導体膜の表面、若しく
は界面などに垂直な方向）に揃えられていてもよい。または、ＣＡＡＣ酸化物半導体膜を
構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、若しくは
界面などに垂直な方向）であってもよい。
なお、ＣＡＡＣ酸化物半導体膜は、その組成などに応じて、導体であってもよいし、半
導体であってもよいし、絶縁体であってもよい。また、ＣＡＡＣ酸化物半導体膜は、その
組成などに応じて、可視光に対して透明であってもよいし、不透明であってもよい。
ここで、ＣＡＡＣ酸化物半導体膜の形成方法について説明する。
まず、酸化物半導体膜をスパッタリング法、分子線エピタキシー法、原子層堆積法また
はパルスレーザー蒸着法によって形成する。なお、基板１００を高温に保持しつつ酸化物
半導体膜の形成を行うことで、非晶質部分よりも結晶部分の占める割合を大きくすること
ができる。このとき、基板１００の温度は、例えば、１５０℃以上４５０℃以下とすれば
よく、好ましくは２００℃以上３５０℃以下とする。
ここで、形成された酸化物半導体膜に対して加熱処理を行ってもよい。この加熱処理に
よって、非晶質部分よりも結晶部分の占める割合を大きくすることができる。この加熱処
理時の基板１００の温度は、例えば、２００℃以上基板１００の歪み点未満とすればよく
、好ましくは２５０℃以上４５０℃以下とすればよい。この加熱処理の時間は３分以上と
すればよく、２４時間以下とすることが好ましい。この加熱処理の時間を長くすると非晶
質部分よりも結晶部分の占める割合を大きくすることができるが、生産性の低下を招くこ
とになるからである。なお、ここでの加熱処理は、酸化性雰囲気または不活性雰囲気で行
えばよいが、これらに限定されるものではない。また、ここでの加熱処理は減圧下で行わ
れてもよい。
本実施の形態において、酸化性雰囲気は、酸化性ガスを含む雰囲気である。酸化性ガス
としては、例えば、酸素、オゾンまたは亜酸化窒素などを例示することができる。酸化性
雰囲気からは、酸化物半導体膜に含まれないことが好ましい成分（例えば、水及び水素）
が極力除去されていることが好ましい。例えば、酸素、オゾンまたは亜酸化窒素の純度を
、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上
とすればよい。
なお、酸化性雰囲気には、希ガスなどの不活性ガスが含まれていてもよい。ただし、酸
化性雰囲気には、１０ｐｐｍ以上の酸化性ガスが含まれているものとする。
なお、不活性雰囲気には、不活性ガス（窒素ガスまたは希ガスなど）が含まれ、酸化性
ガスなどの反応性ガスが１０ｐｐｍ未満で含まれているものとする。
なお、本実施の形態における加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いて行えばよい。ＲＴＡ装置を用いることで、短時間であれば、基板
１００の歪み点以上の温度で熱処理を行うこともできる。そのため、非晶質部分よりも結
晶部分の占める割合の大きい酸化物半導体膜を形成することができ、生産性の低下を抑制
することができる。
ただし、本実施の形態における加熱処理に用いられる装置はＲＴＡ装置に限定されず、
例えば、抵抗発熱体などからの熱伝導または熱輻射によって、被処理物を加熱する機構が
備えられた装置を用いればよい。本実施の形態における加熱処理に用いられる加熱処理装
置としては、例えば、電気炉を挙げることができる。または、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置などを用いることもできる。なお、ＬＲＴＡ装置は、ハロゲンランプ、メタルハ
ライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプま
たは高圧水銀ランプなどのランプから発せられる光（電磁波）の輻射により、被処理物を
加熱する装置である。ＧＲＴＡ装置は、高温のガスを熱媒体として用いて被処理物を加熱
する装置である。ここで、高温のガスは、被処理物の加熱温度よりも高いことが好ましい
。
なお、窒素の濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いると、ｃ軸配向した六方晶の結
晶構造を含む金属酸化物膜が形成され、一または複数のＧａ及びＺｎを有する層が、二層
のＩｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）の間に配される。
以上説明したようにＣＡＡＣ酸化物半導体膜を形成することができる。
ＣＡＡＣ酸化物半導体膜は、非晶質構造の酸化物半導体膜と比較して、金属と酸素の結
合の秩序性が高い。すなわち、酸化物半導体膜が非晶質構造の場合には、隣接する金属原
子に配位する酸素原子の数が異なるが、ＣＡＡＣ酸化物半導体膜では金属原子に配位する
酸素原子の数はほぼ一定となる。そのため、微視的なレベルにおいても酸素欠損がほぼ見
られず、水素原子（水素イオンを含む）やアルカリ金属原子などによる電荷の移動や電気
伝導性の不安定さを抑制することができる。
従って、ＣＡＡＣ酸化物半導体膜を用いたチャネル形成領域によってトランジスタを作
製すると、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）試験を行った後
に生じる、トランジスタのしきい値電圧の変化を抑制することができ、安定した電気的特
性を有するトランジスタを作製することができる。
次に、酸化物半導体膜１０６の所定の位置に第１のマスク１０８を形成する（図１（Ｃ
））。
第１のマスク１０８は、レジスト材料により形成すればよい。ただし、これに限定され
ず、酸化物半導体膜１０６を加工する際にマスクとして機能するものであればよい。
次に、第１のマスク１０８を用いて酸化物半導体膜１０６を加工して島状の酸化物半導
体膜１１０を形成し、その後第１のマスク１０８を除去する（図２（Ａ））。
ここで、酸化物半導体膜１０６の加工は、ドライエッチングにより行えばよい。ドライ
エッチングに用いるエッチングガスとしては、例えば、塩素ガス、または三塩化ホウ素ガ
スと塩素ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエットエッチン
グを用いてもよいし、酸化物半導体膜１０６を加工することができる他の手段を用いても
よい。
なお、第１のマスク１０８がレジスト材料により形成されている場合には、第１のマス
ク１０８はレジスト剥離液により除去すればよいが、アッシングのみで除去してもよい。
次に、島状の酸化物半導体膜１１０を覆ってゲート絶縁膜１１２を形成し、ゲート絶縁
膜１１２上に第１の導電膜１１４を形成し、第１の導電膜１１４上に第２のマスク１１６
を形成する（図２（Ｂ））。
ゲート絶縁膜１１２は、少なくとも島状の酸化物半導体膜１１０に接する部分に酸素を
含み、酸素の一部が加熱により脱離する絶縁性酸化物により形成することが好ましい。す
なわち、第１の下地膜１０２の材料として例示した前記材料により形成することが好まし
い。ゲート絶縁膜１１２の島状の酸化物半導体膜１１０と接する部分を酸化シリコンによ
り形成すると、島状の酸化物半導体膜１１０に酸素を拡散させることができ、トランジス
タの低抵抗化を防止することができる。
なお、ゲート絶縁膜１１２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムア
ルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムまたは酸化イットリウムなどのｈｉ
ｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。ここで、ゲートリ
ーク電流とは、ゲート電極とソース電極またはドレイン電極の間に流れるリーク電流をい
う。更には、前記ｈｉｇｈ−ｋ材料により形成される層と、酸化シリコン、酸化窒化シリ
コン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム及び
酸化ガリウムにより形成される層が積層された積層膜であってもよい。ただし、ゲート絶
縁膜１１２を積層膜とする場合であっても、島状の酸化物半導体膜１１０に接する部分は
、絶縁性酸化物であることが好ましい。
ゲート絶縁膜１１２は、スパッタリング法により形成すればよい。また、ゲート絶縁膜
１１２の厚さは、１ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすれ
ばよい。ゲート絶縁膜１１２の厚さを５ｎｍ以上とすると、ゲートリーク電流を特に小さ
くすることができる。
なお、ゲート絶縁膜１１２を形成する前に、島状の酸化物半導体膜１１０の表面を酸化
性ガスのプラズマに曝して島状の酸化物半導体膜１１０の表面の酸素欠損を少なくするこ
とが好ましい。
第１の導電膜１１４は、導電性材料により単層で、または複数の層を積層して形成すれ
ばよい。ここで、導電性材料としては、アルミニウム、クロム、銅、タンタル、チタン、
モリブデン、タングステン、マンガン、マグネシウム、ベリリウム若しくはジルコニウム
などの金属、または前記金属の一種または複数種を成分として含む合金を挙げることがで
きる。例えば、シリコンを含むアルミニウム膜の単層膜、アルミニウム膜上にチタン膜が
設けられた二層の積層膜、窒化チタン膜上にチタン膜が設けられた二層の積層膜、窒化チ
タン膜上にタングステン膜が設けられた二層の積層膜、窒化タンタル膜上にタングステン
膜が設けられた二層の積層膜、または、アルミニウム膜をチタン膜で挟持した三層の積層
膜などが挙げられる。
なお、第１の導電膜１１４を銅により形成すると、第１の導電膜１１４を加工して形成
される配線を低抵抗にすることができるため、好ましい。ここで、第１の導電膜１１４が
積層膜である場合には、第１の導電膜１１４のうち少なくとも一層が銅により形成されて
いればよい。
または、第１の導電膜１１４は、インジウム錫酸化物、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物または酸化シリ
コンを添加したインジウム錫酸化物などの透光性を有する導電性材料により形成されてい
ていてもよい。
または、第１の導電膜１１４は、前記透光性を有する導電性材料膜と前記金属膜が積層
して形成されていてもよい。
なお、第１の導電膜１１４の形成方法及び厚さは特に限定されず、作製するトランジス
タのサイズなどに応じて決めればよい。第１の導電膜１１４の形成方法としては、例えば
、スパッタリング法またはＣＶＤ法などが挙げられる。第１の導電膜１１４の厚さは、例
えば１００ｎｍ以上３００ｎｍ以下とすればよい。
第２のマスク１１６は、レジスト材料により形成すればよい。ただし、これに限定され
ず、第１の導電膜１１４を加工する際にマスクとして機能するものであればよい。
次に、第２のマスク１１６を用いて第１の導電膜１１４を加工してゲート電極１１８を
形成し、その後第２のマスク１１６を除去する（図２（Ｃ））。
ここで、第１の導電膜１１４の加工は、ドライエッチングにより行えばよい。ドライエ
ッチングに用いるエッチングガスとしては、例えば塩素ガス、または三塩化ホウ素ガスと
塩素ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエットエッチングを
用いてもよいし、第１の導電膜１１４を加工することができる他の手段を用いてもよい。
なお、第２のマスク１１６がレジスト材料により形成されている場合には、第２のマス
ク１１６はレジスト剥離液により除去すればよいが、アッシングのみで除去してもよい。
なお、図示していないが、第２のマスク１１６を除去した後にゲート電極１１８をマス
クとして、島状の酸化物半導体膜１１０にドーパントを添加してソース領域及びドレイン
領域を形成することが好ましい。
ここで、ドーパントの添加は、イオンインプランテーション法またはイオンドーピング
法により行えばよい。または、ドーパントを含むガス雰囲気中でプラズマ処理を行うこと
でドーパントの添加を行ってもよい。また、添加するドーパントとしては、水素、希ガス
、窒素、リンまたはヒ素などを用いればよい。
次に、ゲート絶縁膜１１２上及びゲート電極１１８を覆って第１の保護膜１２０を形成
し、第１の保護膜１２０上に第２の保護膜１２２を形成する（図３（Ａ））。
第１の保護膜１２０は、第１の下地膜１０２及びゲート絶縁膜１１２と同様の材料及び
同様の方法により形成すればよく、絶縁性酸化膜であることが好ましい。
第１の保護膜１２０は、少なくともパッシベーション膜として機能する。なお、第１の
保護膜１２０は設けられていなくてもよい。
第２の保護膜１２２は、例えば、感光性ポリイミド、アクリルまたはエポキシ樹脂など
の有機樹脂材料により形成すればよく、表面が概略平坦になる方法（例えば、スピンコー
ト法）などにより形成される膜であることが好ましい。ここで「概略平坦」とは、第２の
保護膜１２２上に形成される膜の形成不良を防止することができる程度のものであればよ
く、高い平坦性が要求されるわけではない。
第２の保護膜１２２は、少なくとも平坦化膜として機能する。なお、第２の保護膜１２
２は設けられていなくてもよい。
次に、第２の保護膜１２２の所定の位置において、第１の保護膜１２０及びゲート絶縁
膜１１２を加工することで開口部１２４ａ及び開口部１２４ｂを形成し、開口部１２４ａ
及び開口部１２４ｂを介して島状の酸化物半導体膜１１０に接続されるように第２の導電
膜１２６を形成し、第２の導電膜１２６上の所定の位置に第３のマスク１２８を形成する
（図３（Ｂ））。
ここで、開口部１２４ａ及び開口部１２４ｂの形成は、特定の方法に限定されず、例え
ば、所定の位置にマスクを形成してドライエッチングを行ってもよいし、第２の保護膜１
２２が感光性材料により形成されている場合には、第２の保護膜１２２の所定の位置を露
光して現像し、第２の保護膜１２２をマスクとして用いてドライエッチングを行ってもよ
い。ドライエッチングに用いるエッチングガスとしては、例えば塩素ガス、または三塩化
ホウ素ガスと塩素ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエット
エッチングを用いてもよい。
第２の導電膜１２６は、第１の導電膜１１４と同様の材料及び同様の方法により形成す
ればよいし、第１の導電膜１１４と同程度の厚さとすればよい。
第３のマスク１２８は、レジスト材料により形成すればよい。ただし、これに限定され
ず、第２の導電膜１２６を加工する際にマスクとして機能するものであればよい。
次に、第３のマスク１２８を用いて第２の導電膜１２６を加工してソース電極１３０ａ
及びドレイン電極１３０ｂを形成し、その後第３のマスク１２８を除去する（図３（Ｃ）
）。
本実施の形態にて説明した本発明の一態様である半導体装置の作製方法により、島状の
酸化物半導体膜に接して設けられる下地膜の水及び水素の含有量を少なくし、酸素の含有
量を多くすることで、酸化物半導体膜における水及び水素の含有量を少なくし、酸化物半
導体膜に酸素欠損を低減するための酸素を供給することができるため、信頼性の高い半導
体装置を得ることができる。
（実施の形態２）
実施の形態１で説明した半導体装置（トランジスタ）は、表示装置の画素トランジスタ
として用いることができる。
本実施の形態の画素トランジスタの作製方法は、実施の形態１にて説明した作製方法を
適用して作製したトランジスタの少なくともソース電極１３０ａ及びドレイン電極１３０
ｂの一方と接続されるように、画素電極として機能する島状の透明導電膜を位置選択的に
形成すればよい。
ただし、これに限定されず、ソース電極１３０ａ及びドレイン電極１３０ｂの一方と接
続されるように、インクジェット法により島状の透明導電膜を位置選択的に形成してもよ
い。
透明導電膜は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電
性組成物を用いて形成することができる。導電性組成物を用いて形成された透明導電膜で
は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７
０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が
０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができ
る。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリ
チオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上
の共重合体若しくはその誘導体などがあげられる。
透明導電膜は、例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物または酸化シリコンを添
加したインジウム錫酸化物などにより形成されていればよい。
（実施の形態３）
実施の形態１及び実施の形態２の半導体装置を応用した本発明の一態様である半導体装
置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであれば
あらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電
子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆ
ｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード
などの各種カードにおける表示部などに適用することができる。電子機器の一例を図４に
示す。
図４は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０１及び筐
体３０３の２つの筐体で構成されている。筐体３０１及び筐体３０３は、軸部３１１によ
り一体とされており、該軸部３１１を軸として開閉動作を行うことができる。このような
構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体３０１には表示部３０５及び光電変換装置３０６が組み込まれ、筐体３０３には表
示部３０７及び光電変換装置３０８が組み込まれている。表示部３０５及び表示部３０７
は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。
異なる画面を表示する構成とすることで、例えば右側の表示部（図４では表示部３０５）
に文章を表示し、左側の表示部（図４では表示部３０７）に画像を表示することができる
。
また、図４では、筐体３０１に操作部などを備えた例を示している。例えば、筐体３０
１において、電源３２１、操作キー３２３、スピーカ３２５などを備えている。操作キー
３２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポイ
ンティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接
続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各
種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さ
らに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態４）
実施の形態１及び実施の形態２の半導体装置を応用した本発明の一態様である半導体装
置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、
携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図５（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置４００は、筐
体４０１に表示部４０３が組み込まれている。表示部４０３により、映像を表示すること
が可能である。また、ここでは、スタンド４０５により筐体４０１を支持した構成を示し
ている。
テレビジョン装置４００の操作は、筐体４０１が備える操作スイッチや、別体のリモコ
ン操作機４１０により行うことができる。リモコン操作機４１０が備える操作キー４０９
により、チャンネルや音量の操作を行うことができ、表示部４０３に表示される映像を操
作することができる。また、リモコン操作機４１０に、当該リモコン操作機４１０から出
力する情報を表示する表示部４０７を設ける構成としてもよい。
なお、テレビジョン装置４００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図５（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム４２０は、筐体４２１に表示部４２３が組み込まれている。表示部４２３は、各
種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを
表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム４２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部４２３に表示させることができる。
また、デジタルフォトフレーム４２０は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図６は携帯型のコンピュータの一例を示す斜視図である。
図６の携帯型のコンピュータは、上部筐体４４１と下部筐体４４２とを接続するヒンジ
ユニットを閉状態として表示部４４３を有する上部筐体４４１と、キーボード４４４を有
する下部筐体４４２とを重ねた状態とすることができ、持ち運ぶことが便利であるととも
に、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部４４
３を見て入力操作を行うことができる。
また、下部筐体４４２はキーボード４４４の他に入力操作を行うポインティングデバイ
ス４４６を有する。また、表示部４４３をタッチ入力パネルとすれば、表示部の一部に触
れることで入力操作を行うこともできる。また、下部筐体４４２はＣＰＵやハードディス
クなどの演算機能部を有している。また、下部筐体４４２は他の機器、例えばＵＳＢの通
信規格に準拠した通信ケーブルが差し込まれる外部接続ポート４４５を有している。
上部筐体４４１には更に上部筐体４４１内部にスライドさせて収納可能な表示部４４７
を有しており、広い表示画面を実現することができる。また、収納可能な表示部４４７の
画面の向きを使用者は調節できる。また、収納可能な表示部４４７をタッチ入力パネルと
すれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部４４３または収納可能な表示部４４７は、液晶表示パネル、有機発光素子または
無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図６の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を
受信して映像を表示部に表示することができる。また、上部筐体４４１と下部筐体４４２
とを接続するヒンジユニットを閉状態としたまま、表示部４４７をスライドさせて画面全
面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合に
は、ヒンジユニットを閉状態として表示部４４３を表示させず、さらにテレビ放送を表示
するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー
容量の限られている携帯型のコンピュータにおいて有用である。
１００ 基板
１０２ 第１の下地膜
１０４ 第２の下地膜
１０６ 酸化物半導体膜
１０８ 第１のマスク
１１０ 島状の酸化物半導体膜
１１２ ゲート絶縁膜
１１４ 第１の導電膜
１１６ 第２のマスク
１１８ ゲート電極
１２０ 第１の保護膜
１２２ 第２の保護膜
１２４ａ 開口部
１２４ｂ 開口部
１２６ 第２の導電膜
１２８ 第３のマスク
１３０ａ ソース電極
１３０ｂ ドレイン電極
２００ 曲線
２０２ 閉領域
２０４ 第１の接点
２０６ 第２の接点
２０８ 直線
３００ 電子書籍
３０１ 筐体
３０３ 筐体
３０５ 表示部
３０６ 光電変換装置
３０７ 表示部
３０８ 光電変換装置
３１１ 軸部
３２１ 電源
３２３ 操作キー
３２５ スピーカ
４００ テレビジョン装置
４０１ 筐体
４０３ 表示部
４０５ スタンド
４０７ 表示部
４０９ 操作キー
４１０ リモコン操作機
４２０ デジタルフォトフレーム
４２１ 筐体
４２３ 表示部
４４１ 上部筐体
４４２ 下部筐体
４４３ 表示部
４４４ キーボード
４４５ 外部接続ポート
４４６ ポインティングデバイス
４４７ 表示部

Claims (3)

  1. 基板上に酸素を含む第１の絶縁膜を形成し、
    前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜形成後に、第１の加熱処理を行い、
    前記第１の加熱処理後に、前記第２の絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜形成後に、第２の加熱処理を行い、
    前記第２の加熱処理後に、前記酸化物半導体膜上に第３の絶縁膜を形成し、
    前記第３の絶縁膜を介して、前記酸化物半導体膜に部分的にドーパントを添加し、
    前記ドーパントを添加した後に、前記第３の絶縁膜上に、表面が平坦な第４の絶縁膜を形成し、
    前記第４の絶縁膜に開口部を形成し、
    前記開口部を介して前記酸化物半導体膜と電気的に接続される電極を形成することを特徴とする半導体装置の作製方法。
  2. 基板上に酸素を含む第１の絶縁膜を形成し、
    前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜形成後に、第１の加熱処理を行い、
    前記第１の加熱処理後に、前記第２の絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜形成後に、第２の加熱処理を行い、
    前記第２の加熱処理の温度は、前記第１の加熱処理の温度よりも高く、
    前記第２の加熱処理後に、前記酸化物半導体膜上に第３の絶縁膜を形成し、
    前記第３の絶縁膜を介して、前記酸化物半導体膜に部分的にドーパントを添加し、
    前記ドーパントを添加した後に、前記第３の絶縁膜上に、表面が平坦な第４の絶縁膜を形成し、
    前記第４の絶縁膜に開口部を形成し、
    前記開口部を介して前記酸化物半導体膜と電気的に接続される電極を形成することを特徴とする半導体装置の作製方法。
  3. 基板上に酸素を含む第１の絶縁膜を形成し、
    前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜形成後に、第１の加熱処理を行い、
    前記第１の加熱処理後に、前記第２の絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜形成後に、第２の加熱処理を行い、
    前記第１の絶縁膜の膜厚は、前記第２の絶縁膜の膜厚よりも大きく、
    前記第２の加熱処理後に、前記酸化物半導体膜上に第３の絶縁膜を形成し、
    前記第３の絶縁膜を介して、前記酸化物半導体膜に部分的にドーパントを添加し、
    前記ドーパントを添加した後に、前記第３の絶縁膜上に、表面が平坦な第４の絶縁膜を形成し、
    前記第４の絶縁膜に開口部を形成し、
    前記開口部を介して前記酸化物半導体膜と電気的に接続される電極を形成することを特徴とする半導体装置の作製方法。
JP2017074458A 2011-03-30 2017-04-04 半導体装置の作製方法 Expired - Fee Related JP6357261B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011074049 2011-03-30
JP2011074049 2011-03-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016087133A Division JP6125072B2 (ja) 2011-03-30 2016-04-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017120935A JP2017120935A (ja) 2017-07-06
JP6357261B2 true JP6357261B2 (ja) 2018-07-11

Family

ID=46927774

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012064035A Active JP5926992B2 (ja) 2011-03-30 2012-03-21 半導体装置の作製方法
JP2016087133A Active JP6125072B2 (ja) 2011-03-30 2016-04-25 半導体装置の作製方法
JP2017074458A Expired - Fee Related JP6357261B2 (ja) 2011-03-30 2017-04-04 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012064035A Active JP5926992B2 (ja) 2011-03-30 2012-03-21 半導体装置の作製方法
JP2016087133A Active JP6125072B2 (ja) 2011-03-30 2016-04-25 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US8927329B2 (ja)
JP (3) JP5926992B2 (ja)
KR (2) KR101979568B1 (ja)
TW (3) TWI626691B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2015049818A1 (ja) * 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102164941B1 (ko) 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
US11354617B1 (en) 2018-03-12 2022-06-07 Amazon Technologies, Inc. Managing shipments based on data from a sensor-based automatic replenishment device
CN108766972B (zh) 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
JP7253853B1 (ja) 2022-05-13 2023-04-07 株式会社オーツボ 海苔剥ぎ装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100356473B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5216201B2 (ja) * 2005-09-27 2013-06-19 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5193542B2 (ja) * 2007-09-20 2013-05-08 パナソニック株式会社 半導体装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5250321B2 (ja) * 2008-07-04 2013-07-31 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法並びに炭化珪素単結晶の製造方法
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20110084368A (ko) * 2008-11-18 2011-07-22 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5499529B2 (ja) * 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101944656B1 (ko) 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same

Also Published As

Publication number Publication date
US20120252173A1 (en) 2012-10-04
JP2017120935A (ja) 2017-07-06
TWI626691B (zh) 2018-06-11
US10008588B2 (en) 2018-06-26
TWI595559B (zh) 2017-08-11
KR20120112098A (ko) 2012-10-11
KR102113027B1 (ko) 2020-05-20
JP5926992B2 (ja) 2016-05-25
TWI543258B (zh) 2016-07-21
US8927329B2 (en) 2015-01-06
TW201631662A (zh) 2016-09-01
JP6125072B2 (ja) 2017-05-10
JP2016154261A (ja) 2016-08-25
US20150162421A1 (en) 2015-06-11
TW201732933A (zh) 2017-09-16
TW201306129A (zh) 2013-02-01
JP2012216796A (ja) 2012-11-08
KR101979568B1 (ko) 2019-05-17
KR20190053165A (ko) 2019-05-17

Similar Documents

Publication Publication Date Title
JP6357261B2 (ja) 半導体装置の作製方法
KR102660906B1 (ko) 반도체 장치
JP6630779B2 (ja) 半導体装置の作製方法
JP2012009845A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180615

R150 Certificate of patent or registration of utility model

Ref document number: 6357261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees