TWI543258B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI543258B
TWI543258B TW101110391A TW101110391A TWI543258B TW I543258 B TWI543258 B TW I543258B TW 101110391 A TW101110391 A TW 101110391A TW 101110391 A TW101110391 A TW 101110391A TW I543258 B TWI543258 B TW I543258B
Authority
TW
Taiwan
Prior art keywords
film
base film
oxygen
oxide semiconductor
oxide
Prior art date
Application number
TW101110391A
Other languages
English (en)
Other versions
TW201306129A (zh
Inventor
井本裕己
佐藤裕平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201306129A publication Critical patent/TW201306129A/zh
Application granted granted Critical
Publication of TWI543258B publication Critical patent/TWI543258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置的製造方法
本發明的技術領域係關於半導體裝置的製造方法。注意，在本說明書中，半導體裝置是指半導體元件本身或者包括半導體元件的裝置，並且，作為這種半導體元件，例如可以舉出電晶體(薄膜電晶體等)。此外，液晶顯示裝置等顯示裝置也包括在半導體裝置中。
近年來，將氧化物半導體膜用於通道形成區的半導體裝置受到極大的注目(例如，專利文獻1及專利文獻2)。
〔專利文獻1〕日本專利申請公開第2007-123861號公報
〔專利文獻2〕日本專利申請公開第2007-96055號公報
與將矽膜用於通道形成區的半導體裝置相比，將氧化物半導體膜用於通道形成區的半導體裝置有場效應遷移率非常高等的良好電特性。但是，在可靠性的方面仍有課題。作為使將氧化物半導體膜用於通道形成區的半導體裝置的可靠性降低的主要原因之一，可以舉出包含在氧化物半導體膜中的水及氫。從而，重要的是減少氧化物半導體膜中的水及氫的含量。
另一方面，在將氧化物半導體膜用於通道形成區的半 導體裝置中，當包含在氧化物半導體膜中的氧缺損多時，有氧缺損的區域低電阻化，且成為在源極和汲極之間產生洩漏電流的原因。從而，較佳為降低氧化物半導體膜中的氧缺損，而要降低氧缺損，可以從外部供應氧。
作為減少氧化物半導體膜中的水及氫的含量，且為了降低氧缺損而供應氧的手段之一，可以舉出在以接觸於氧化物半導體膜的方式設置包含氧的基底膜的狀態下進行的加熱處理。藉由可以減少基底膜中的水及氫的含量且增加氧的含量的加熱處理，可以抑制水及氫混入到氧化物半導體膜中，同時可以將氧供應到氧化物半導體膜中。
為了減少基底膜中的水及氫的含量，可以在利用CVD法或濺射法等形成基底膜之後且在形成氧化物半導體膜之前進行加熱處理。但是，當只是進行加熱處理時，有氧也跟水及氫一起脫離的問題。
於是，本發明的一個實施例的目的是提供一種半導體裝置的製造方法，其中可以藉由減少以接觸於氧化物半導體膜的方式設置的基底膜中的水及氫的含量且增大氧的含量，減少氧化物半導體膜中的水及氫的含量，且從所述基底膜將用來降低氧缺損的氧供應到所述氧化物半導體膜中。
本發明的一個實施例是一種將氧化物半導體膜用於通道形成區的半導體裝置的製造方法。本發明的一個實施例 的半導體裝置的製造方法包括如下步驟：形成疊層基底膜；進行第一加熱處理；以接觸於所述疊層基底膜上的方式形成氧化物半導體膜；以及進行第二加熱處理，其中在所述疊層基底膜中，按順序層疊第一基底膜和第二基底膜，所述第一基底膜是藉由所述第二加熱處理釋放出氧的絕緣氧化物膜，所述第二基底膜中的氧的擴散係數小於所述第一基底膜中的氧的擴散係數。在此，所述第一加熱處理是抑制氧從所述疊層基底膜脫離同時使水及氫脫離的製程，所述第二加熱處理是將所述第一基底膜用作氧的供應源來將氧供應到所述第二基底膜的製程。
本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成包含氧的第一基底膜；在所述第一基底膜上形成第二基底膜；對所述基板進行第一加熱處理來去除所述第一基底膜及所述第二基底膜中的水及氫；在所述第二基底膜上形成氧化物半導體膜；對所述基板進行第二加熱處理，藉由所述第二基底膜從所述第一基底膜將氧供應到所述氧化物半導體膜中；藉由處理所述氧化物半導體膜形成島狀氧化物半導體膜；覆蓋所述島狀氧化物半導體膜地形成閘極絕緣膜；重疊於所述島狀氧化物半導體膜的一部分地在所述閘極絕緣膜上形成閘極電極；以及形成連接到所述島狀氧化物半導體膜的源極電極及汲極電極，其中，所述第二基底膜中的氧的擴散係數小於所述第一基底膜中的氧的擴散係數。
本發明的一個實施例是一種半導體裝置的製造方法， 包括如下步驟：在基板上形成包含氧的第一基底膜；在所述第一基底膜上形成第二基底膜；在250℃以上且350℃以下對所述基板進行第一加熱處理；在所述第二基底膜上形成氧化物半導體膜；在高於所述第一加熱處理且450℃以下的溫度下對所述基板進行第二加熱處理；藉由處理所述氧化物半導體膜形成島狀氧化物半導體膜；覆蓋所述島狀氧化物半導體膜地形成閘極絕緣膜；重疊於所述島狀氧化物半導體膜的一部分地在所述閘極絕緣膜上形成閘極電極；以及形成連接到島狀氧化物半導體膜的源極電極及汲極電極，其中，所述第二基底膜中的氧的擴散係數小於所述第一基底膜中的氧的擴散係數。
在所述結構中，所述第二基底膜的厚度較佳為1nm以上且20nm以下，3nm以上且10nm以下。
在所述結構中，作為所述第一基底膜可以使用氧化矽膜。
在所述結構中，作為所述第二基底膜，例如可以使用絕緣金屬氧化物膜。所述金屬氧化物膜較佳為氧化釔膜、氧化鋯膜、氧化鋁膜、添加有氧化釔的氧化鋯膜中的任何一個。
根據本發明的一個實施例，因為可以減少氧化物半導體膜中的水及氫的含量且可以將用來降低氧缺損的氧供應到氧化物半導體膜，所以可以製造可靠性高的半導體裝置。
以下，參照圖式對實施例進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
實施例1
在本實施例中，說明本發明的一個實施例的半導體裝置的製造方法。
首先，在基板100上形成由第一基底膜102及第二基底膜104構成的疊層基底膜(參照圖1A)。然後，在形成第二基底膜104之後進行第一加熱處理。第一加熱處理是抑制氧從疊層基底膜脫離同時使水及氫脫離的製程。
作為基板100，可以適當地使用玻璃基板(較佳的是，無鹼玻璃基板)、石英基板、陶瓷基板、塑膠基板等。此外，還可以將撓性玻璃基板或撓性塑膠基板用作基板100。作為塑膠基板的材料，較佳為使用具有低的折射率各向異性的材料。例如，可以使用聚醚碸(PES)、聚醯亞胺、聚萘二甲酸乙二酯(PEN)、聚氟乙烯(PVF)、聚酯、聚碳酸酯(PC)、丙烯酸樹脂膜、在部分固化的有機樹脂中含有纖維體的預浸料等。
第一基底膜102利用其表面至少包含氧，並藉由加熱 處理氧的一部分脫離的絕緣氧化物形成。作為藉由加熱處理氧的一部分脫離的絕緣氧化物，較佳為使用包含多於化學計量比的氧的絕緣氧化物。這是因為可以藉由加熱處理將氧擴散到接觸於第一基底膜102的氧化物半導體膜的緣故。
作為包含多於化學計量比的氧的絕緣氧化物，例如可以舉出在SiOx中x>2的氧化矽。但是，不限於此，第一基底膜102可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿或氧化釔等形成。
注意，“氮氧化矽”是指在其組成中氮含量多於氧含量。
注意，“氧氮化矽”是指在其組成中氧含量多於氮含量。
此外，第一基底膜102可以是疊層膜。作為第一基底膜102，例如可以舉出在氮化矽膜上設置有氧化矽的疊層膜。
另外，在包含多於化學計量比的氧的絕緣氧化物中，氧的一部分由於加熱處理而容易脫離。利用TDS分析的包含多於化學計量比的氧的絕緣氧化物中的氧的脫離量(換算為氧原子的值)較佳為1.0×1018atoms/cm3以上，更佳為1.0×1020atoms/cm3以上，進一步佳為3.0×1020atoms/cm3以上。
在此，說明TDS分析的方法。TDS分析中的氣體的脫離量與離子強度的時間積分值成正比。因此，從絕緣氧化 物中的該時間積分值和成為參考的標準樣品的基準值可以計算出氣體的脫離量。標準樣品的基準值是指在含有所定的原子的樣品(標準樣品)中的在離子強度的時間積分值中原子密度所占的比例。
例如，從包含所定密度的氫的矽晶片(標準樣品)的離子強度的時間積分值和絕緣氧化物的離子強度的時間積分值，使用算式(1)可以算出絕緣氧化物中的氧分子(O2)的脫離量(No2)。
(算式1)NO2=(NH2/SH2)×SO2×α (算式1)
NH2是從標準樣品脫離的氫分子(H2)的換算為密度的值。SH2是標準樣品的氫分子(H2)的離子強度的時間積分值。就是說，將NH2/SH2設定為標準樣品的基準值。SO2是絕緣氧化物的氧原子(O2)的離子強度的時間積分值。α是影響離子強度的係數。關於所述算式(1)的詳細情況，可以參照日本專利申請公開06-275697號公報。
另外，在以下說明中，利用TDS分析的氧的脫離量(換算為氧原子的值)是當使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W以包含1×1016 atoms/cm3的氫原子的矽晶片為標準樣品時的值。
此外，在TDS分析中，氧的一部作為氧原子而被檢出。氧分子和氧原子的比率可以從氧分子的離子化比率算出 。另外，因為所述係數α包括氧分子的離子化比率，所以藉由評估氧分子的釋放量，可以算出氧原子的釋放量。
注意，NO2是氧分子(O2)的脫離量。因此，用氧原子換算的氧脫離量是氧分子(O2)的脫離量的2倍。
如上所說明那樣，可以知道氧原子的脫離量。
此外，第一基底膜102可以利用濺射法或CVD法等形成，但是較佳為利用濺射法。當作為第一基底膜102形成氧化矽膜時，可以使用石英(較佳為為合金石英)靶材作為靶材，使用氬氣體作為濺射氣體。或者，可以使用矽靶材作為靶材，使用包含氧的氣體作為濺射氣體。另外，作為包含氧的氣體，既可以是氬氣體和氧氣體的混合氣體，又可以只是氧氣體。
將第一基底膜102的厚度較佳為設定為50nm以上且600nm以下，較佳為150nm以上且500nm以下。
第二基底膜104是包含氧的絕緣膜(較佳為絕緣金屬氧化物膜)，第二基底膜104中的氧的擴散係數小於第一基底膜102中的氧的擴散係數。在此，擴散係數為在第二加熱處理時的溫度下的值。
如後面說明那樣，藉由將在第二加熱處理時的溫度下的氧的擴散係數小於第一基底膜102的第二基底膜104(在後面說明中為氧化鋁膜)設置於在第二加熱處理時的溫度下的氧的擴散係數大的第一基底膜102(在後面說明中為氧化矽膜)上，可以在高於只設置有第一基底膜102時的溫度下，使氧從第二基底膜104釋放出。在此，如果在 第二加熱處理時的溫度下第二基底膜104中的氧的擴散係數大於第一基底膜102中的氧的擴散係數，則在低於第二加熱處理時的溫度下第二基底膜104中的氧被釋放出。
作為形成第二基底膜104的材料膜，例如，可以舉出選自氧化鉻膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鉭膜、氧化鎂膜、氧化鋁膜和添加有氧化釔的氧化鋯(YSZ)膜中的任何一個，但是較佳為選自氧化釔膜、氧化鋯膜、氧化鋁膜以及添加有氧化釔的氧化鋯膜中的任何一個。
第二基底膜104可以利用濺射法或CVD法等形成，但是較佳為利用濺射法。
將第二基底膜104的厚度可以設定為1nm以上且20nm以下，較佳為3nm以上且10nm以下。
第一加熱處理是抑制氧從第一基底膜102及第二基底膜104脫離，同時使水及氫脫離的製程。較佳將第一加熱處理的溫度設定為250℃以上且350℃以下。
注意，在本實施例中，特別較佳將第一基底膜102設定為氧化矽膜，並且將第二基底膜104設定為氧化鋁膜。就是說，將第一基底膜102和第二基底膜104層疊而製造的疊層基底膜特別較佳為在氧化矽膜上設置有氧化鋁膜的疊層膜。
在此，一邊參照實驗資料一邊說明作為特別較佳的方式的在氧化矽膜上設置有氧化鋁膜的疊層膜。
首先，在基板100上作為第一基底膜102形成氧化矽膜，作為第二基底膜104形成氧化鋁膜，然後進行第一加 熱處理。
作為基板100使用無鹼玻璃基板。
作為第一加熱處理，將基板100搬入處理室內，使處理室內成為真空，以400℃對基板100進行10分鐘的加熱。
第一基底膜102的氧化矽膜利用濺射法形成。作為濺射靶材利用氧化矽靶材。對處理室內導入25sccm的氬氣體以及25sccm的氧氣體，將處理室內的壓力設定為0.4Pa，電力設定為2.0kW，將基板100的溫度設定為100℃而進行濺射，由此在基板100上形成300nm的第一基底膜102的氧化矽膜。
第二基底膜104的氧化鋁膜也利用濺射法形成。作為濺射靶材利用氧化鋁靶材。對處理室內引入25sccm的氬氣體以及25sccm的氧氣體，將處理室內的壓力設定為0.4Pa，電力設定為1.5kW，將基板100的溫度設定為250℃而進行濺射，由此在基板100上形成第二基底膜104的氧化鋁膜。
在此，在第一樣品中沒有形成第二基底膜104的氧化鋁膜。
在第二樣品中形成有5nm的第二基底膜104的氧化鋁膜。
在第三樣品中形成有10nm的第二基底膜104的氧化鋁膜。
在第四樣品中形成有30nm的第二基底膜104的氧化 鋁膜。
在室溫到400℃之間，使這些第一至第四樣品的基板100以30℃/分升溫而進行加熱，來進行TDS分析。圖7A至圖9B示出TDS分析結果。在圖7A至圖9B中，橫軸表示基板溫度(攝式溫度)，縱軸表示離子強度(A是Absolute的簡寫，表示絕對值)，就是表示脫離量。另外，M/z值=1是氫原子，M/z值=18是水分子，M/z值=17是羥基，M/z值=16是氧原子，M/z值=32是氧分子。
圖7A示出氫原子的相對於基板溫度的離子強度。
圖7B示出水分子的相對於基板溫度的離子強度。
圖8示出羥基的相對於基板溫度的離子強度。
圖9A示出氧原子的相對於基板溫度的離子強度。
圖9B示出氧原子的相對於基板溫度的離子強度。
此外，在圖7A至圖9B中，將第一樣品記為SiOx=300nm。將第二樣品記為SiOx\AlOx=300\5nm。將第三樣品記為SiOx\AlOx=300\10nm。將第四樣品記為SiOx\AlOx=300\30nm。
在圖7A、圖7B及圖8中，在第一至第四樣品中都觀察不到大的差異。另一方面，在圖9A(氧原子的離子強度)中，第一樣品在200至250℃具有峰值，第二樣品在300℃左右具有峰值，第三樣品在400℃左右具有峰值，第四樣品沒有峰值。在圖9B的(氧分子的離子強度)中也相同，第一樣品在200至250℃具有峰值。第二樣品在300℃左右具有峰值，第三樣品在400℃左右具有峰值，第 四樣品在測量範圍(至400℃)內沒有峰值。
這樣，藉由在氧化矽膜上設置有氧化鋁膜，可以不使氫原子、水分子、羥基的脫離量變化，調整氧分子及氧原子的脫離量。例如，可以說在第二樣品中，藉由以250至300℃進行第一加熱處理，可以抑制疊層基底膜中的氧的脫離，同時可以使氫原子、水分子、羥基脫離。可以說在第三樣品中，藉由以250至350℃進行第一加熱處理，可以抑制疊層基底膜中的氧的脫離，同時可以使氫原子、水分子、羥基脫離。可以說在第四樣品中，藉由以250℃至400℃(有時可以超過400℃)進行第一加熱處理，可以抑制疊層基底膜中的氧的脫離，同時可以使氫原子、水分子、羥基脫離。藉由設置第二基底膜104且使其厚度為厚，可以在不使氫原子、水分子、羥基脫離的溫度變化的情況下，使釋放出大量的氧的溫度向高溫度一側漂移。
注意，如果如第四樣品那樣使第二基底膜104過厚，則當在後面的製程中從疊層基底膜將氧供應到氧化物半導體膜中時，為了從疊層基底膜抽出氧，需要將溫度設定為高於400℃，這樣在後面的第二加熱處理中就難以將氧供應到半導體膜中。從而，將第二基底膜104的氧化鋁膜的厚度較佳為設定為如樣品3那樣的10nm以下，最佳為5nm左右。
此外，當將第二基底膜104的氧化鋁膜的厚度設定為最佳的5nm左右時，可以以250至300℃進行第一加熱處理。在此，與不進行第一加熱處理而進行TDS分析的樣品 (設定為樣品A)進行比較。圖10A至圖12B示出TDS分析結果。在圖10A至圖12B中，橫軸表示基板溫度(攝式溫度)，縱軸表示離子強度(A是Absolute的簡寫，表示絕對值)，就是表示脫離量。另外，M/z值=1是氫原子，M/z值=18是水分子，M/z值=17是羥基，M/z值=16是氧原子，M/z值=32是氧分子。
圖10A示出氫原子的相對於基板溫度的離子強度。
圖10B示出水分子的相對於基板溫度的離子強度。
圖11示出羥基的相對於基板溫度的離子強度。
圖12A示出氧原子的相對於基板溫度的離子強度。
圖12B示出氧分子的相對於基板溫度的離子強度。
此外，在圖10A至圖12B中，將不進行第一加熱處理的樣品A記為SiOx\AlOx=300\5nm。將以300℃進行第一加熱處理的樣品B記為SiOx\AlOx(300℃焙烤)=300\5nm。
在此，樣品A是在將第二基底膜104的氧化鋁膜形成為5nm之後不進行第一加熱處理的樣品。樣品B是在將第二基底膜104的氧化鋁膜形成為5nm之後以300℃進行第一加熱處理的樣品。
在此，如下所述那樣進行脫離量的定量。就是說，畫了與表示離子強度的曲線200在兩點(第一觸點204和第二觸點206)接觸的直線208，將由曲線200和直線208圍繞的閉區域202設定為脫離量(圖13)。
根據圖10B可知，在樣品B中由於升溫的水分子的脫離量小於樣品A。這是因為藉由第一加熱處理(加熱溫度 為300℃)從樣品B預先除去了水分子的緣故。根據圖12A及圖12B(氧原子及氧分子的脫離量)可知，在第一加熱處理之後，也充分存在有樣品B的氧原子及氧分子的脫離量。
從而，可以說藉由第一加熱處理能夠抑制第二加熱處理時的水等的釋放量，且能夠充分確保在第二加熱處理中供應的氧。在本實施例中，最佳的是形成5nm的作為第二基底膜104的氧化鋁膜，並且以300℃進行第一加熱處理。
接著，在進行了第一加熱處理的第二基底膜104上形成氧化物半導體膜106(圖1B)。並且，進行第二加熱處理。第二加熱處理是將第一基底膜102用作氧的供應源來將氧供應到第二基底膜104的製程。但是，進行第二加熱處理的時序不限於此，也可以在處理氧化物半導體膜106之後進行第二加熱處理。
氧化物半導體膜106可以使用四元類金屬氧化物的In-Sn-Ga-Zn-O類金屬氧化物；三元類金屬氧化物的In-Ga-Zn-O類金屬氧化物、In-Sn-Zn-O類金屬氧化物、In-Al-Zn-O類金屬氧化物、Sn-Ga-Zn-O類金屬氧化物、Al-Ga-Zn-O類金屬氧化物、Sn-Al-Zn-O類金屬氧化物；以及二元類金屬氧化物In-Zn-O類金屬氧化物、Sn-Zn-O類金屬氧化物、Al-Zn-O類金屬氧化物、Zn-Mg-O類金屬氧化物、Sn-Mg-O類金屬氧化物、In-Mg-O類金屬氧化物或In-Ga-O類金屬氧化物等形成。或者也可以使用In-O類金屬 氧化物、Sn-O類金屬氧化物、Zn-O類金屬氧化物等形成。注意，“n元類金屬氧化物”包含n種金屬氧化物。在此，例如In-Ga-Zn-O類金屬氧化物意味著包含銦(In)、鎵(Ga)、鋅(Zn)的氧化物，對其組成比沒有特別的限制。此外，也可以包含In、Ga及Zn之外的元素。
此外，在所述金屬氧化物中，較佳相對於這些化學計量比，包含過剩的氧(O)。藉由包含過剩的氧(O)，可以抑制由形成的氧化物半導體膜106的氧缺損所導致的載子的產生。
此外，作為一個例子，當使用In-Zn-O類金屬氧化物形成氧化物半導體膜106時，將靶材的組成設定為原子數比為In/Zn=1至100，較佳為In/Zn=1至20，更佳為In/Zn=1至10。藉由將相對於Zn的In的原子數比設定為較佳的所述範圍內，可以提高場效應遷移率。在此，為了包含過剩的氧(O)，較佳將化合物的原子數比In：Zn：O=X：Y：Z設定為Z>1.5X+Y。
另外，可以應用於氧化物半導體膜106的金屬氧化物的能隙較佳為2eV以上，更佳為2.5eV以上，進一步佳為3eV以上。這樣，藉由使用能隙寬的金屬氧化物，可以降低電晶體的截止電流。
此外，氧化物半導體膜106包含氫。氫除了作為氫原子以外，有時作為氫分子、水、羥基或其他氫化物被包含。包含在氧化物半導體膜106中的氫較佳為盡可能地少。
另外，較佳為使氧化物半導體膜106中的鹼金屬及鹼 土金屬的濃度低，將它們的濃度較佳為設定為1×1018atoms/cm3以下，更佳為2×1016atoms/cm3。這是因為有時鹼金屬及鹼土金屬與氧化物半導體接合而產生載子，而導致電晶體的截止電流增大的緣故。
此外，對氧化物半導體膜106的形成方法及厚度沒有特別的限制，可以根據製造的電晶體的大小決定。作為氧化物半導體膜106的形成方法，例如可以舉出濺射法、塗敷法、印刷法、脈衝雷射蒸鍍法等。可以將氧化物半導體膜106的厚度設定為3nm以上且50nm以下。
在此，作為較佳的一個例子，藉由利用In-Ga-Zn-O類金屬氧化物靶材的濺射法，形成氧化物半導體膜106。在此，作為濺射氣體，可以使用稀有氣體(例如，氬)、氧氣氣體或稀有氣體與氧氣氣體的混合氣體。
另外，作為形成氧化物半導體膜106時使用的濺射氣體，較佳為使用氫、水、羥基或氫化物等雜質被去除的高純度氣體。另外，藉由在使基板100保持為高溫度的狀態下形成氧化物半導體膜106，可以降低包含在氧化物半導體膜106中的雜質濃度。在此，將基板100的溫度可以設定為100℃以上且600℃以下，較佳為設定為200℃以上且400℃以下。
此外，氧化物半導體膜106既可以具有非晶結構，又可以具有結晶結構。當氧化物半導體膜106具有結晶結構時，較佳為向c軸方向配向的結晶性的(C Axis Aligned Crystalline：CAAC)氧化物半導體膜。藉由採用CAAC 氧化物半導體膜作為氧化物半導體膜106，可以提高電晶體的可靠性。
CAAC氧化物半導體膜是指如下一種氧化物半導體膜，其中結晶進行c軸配向，且從ab面、表面或介面的方向來看時具有三角形或六角形的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，在ab面(或者表面或介面)上包括a軸或b軸的方向不同(以c軸為中心旋轉)的結晶。
此外，從更廣義來理解，CAAC氧化物半導體膜是指非單晶，並是指包括如下相的氧化物半導體膜，在該相中在從垂直於ab面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
另外，雖然CAAC氧化物半導體膜不是單晶，但是也不是只由非晶形成。另外，雖然CAAC氧化物半導體膜包括晶化部分(結晶部分)，但是也可以不能明確辨別一個結晶部分與其他結晶部分的邊界。
此外，可以用氮取代構成CAAC氧化物半導體膜的氧的一部分。另外，構成CAAC氧化物半導體膜的各結晶部分的c軸也可以在固定的方向上(例如，垂直於支撐CAAC氧化物半導體膜的基板面或者CAAC氧化物半導體膜的表面及介面等的方向)一致。或者，構成CAAC氧化物半導體膜的各結晶部分的ab面的法線也可以朝向固定 的方向(例如，垂直於基板面、表面或介面等的方向)。
此外，CAAC氧化物半導體膜根據其組成等可以是導體，也可以是半導體，還可以是絕緣體。另外，CAAC氧化物半導體膜根據其組成等既可以對可見光具有透明性又可以對可見光不具有透明性。
在此，說明CAAC氧化物半導體膜的形成方法。
首先，藉由濺射法、分子束外延法、原子層沉積法或脈衝雷射蒸鍍法形成氧化物半導體膜。另外，藉由在使基板100保持為高溫度的情況下形成氧化物半導體膜，可以使結晶部分的比例高於非晶部分的比例。此時，例如，將基板100的溫度設定為150℃以上且450℃以下即可，較佳為設定為200℃以上且350℃以下。
在此，也可以對形成的氧化物半導體膜進行加熱處理。由該加熱處理，使結晶部分所占的比例大於非晶部分所占的比例。將該加熱處理時的基板100的溫度例如設定為200℃以上且小於基板100的應變點，較佳為250℃以上且450℃以下。可以將該加熱處理的時間設定為3分以上，但較佳為24小時以下。這是因為如果延長該加熱處理的時間雖然可以使結晶部分所占的比例大於非晶部分所占的比例，但是會使生產性降低的緣故。此外，可以在氧化氛圍下或惰性氛圍下進行這裏的加熱處理，但是不限於此。此外，也可以在減壓下進行這裏的加熱處理。
在本實施例中，氧化氛圍是包含氧化氣體的氛圍。作為氧化氣體，例如可以例示氧、臭氧、一氧化二氮等。較 佳從氧化氛圍儘量去除不希望包含在氧化物半導體膜中的成分(例如，水及氫)。例如，可以將氧、臭氧或一氧化二氮的純度設定為8N(99.999999%)以上，較佳為設定為9N(99.9999999%)以上。
此外，在氧化氛圍中可以包含有稀有氣體等惰性氣體。但是，在氧化氣體中包含有10ppm以上的氧化氣體。
在此，在惰性氛圍中，包含惰性氣體(氮氣氣體或稀有氣體等)，且包含小於10ppm的氧化氣體等反應氣體。
另外，本實施例中的加熱處理可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置。藉由利用RTA裝置，如果在短時間內，則也可以在基板100的應變點以上的溫度下進行熱處理。因此，可以形成結晶部分所占的比例比非晶部分所占的比例大的氧化物半導體膜，可以抑制生產性的降低。
但是用於本實施例中的加熱處理的裝置不限於RTA裝置，例如可以使用具備有利用電阻發熱體等所產生的熱傳導或熱輻射對被處理物進行加熱的機構的裝置。作為用於本實施例中的加熱處理的加熱處理裝置，例如可以舉出電爐。或者，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置等。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。 GRTA裝置是將高溫氣體用作熱媒體來加熱被處理物的裝置。在此，高溫氣體較佳高於被處理物的加熱溫度。
此外，當使用氮濃度為1×1017atoms/cm3以上且5×1019atoms/cm3以下的In-Ga-Zn-O類金屬氧化物時，形成包括c軸配向的六方晶的結晶結構的金屬氧化物膜，包含一個或多個Ga及Zn的層配置在兩層的In-O結晶面(包含銦和氧的結晶面)之間。
如上所說明那樣，可以形成CAAC氧化物半導體膜。
CAAC氧化物半導體膜與非晶結構的氧化物半導體膜相比，金屬和氧的接合的秩序性高。就是說，雖然當氧化物半導體膜為非晶結構時，配位在相鄰的金屬原子的周圍的氧原子的數目不同，但是在CAAC氧化物半導體膜中配位在金屬原子周圍的氧原子的數目大致恆定。因此，在微觀水準上也幾乎觀察不到氧缺損，可以抑制由氫原子(包括氫離子)及鹼金屬原子等導致的電荷的遷移及導電性的不穩定。
從而，當由利用CAAC氧化物半導體膜的通道形成區製造電晶體時，可以抑制在對電晶體進行光照射或偏壓-熱壓力試驗(BT)試驗之後產生的電晶體的臨界電壓的變化，而可以製造具有穩定的電特性的電晶體。
接著，在氧化物半導體膜106的所定的位置上形成第一掩模108(圖1C)。
第一掩模108可以使用抗蝕劑材料形成。但是，不限於此，可以使用當處理氧化物半導體膜106時具有掩模的 功能的任何材料。
接著，使用第一掩模108處理氧化物半導體膜106，來形成島狀氧化物半導體膜110，然後去除第一掩模108(圖2A)。
在此，可以使用乾蝕刻對氧化物半導體膜106進行處理。作為用於乾蝕刻的蝕刻氣體，例如可以使用氯氣體、或三氯化硼氣體和氯氣體的混合氣體。但是，不限於此，既可以使用濕蝕刻，又可以使用能夠處理氧化物半導體膜106的其他方法。
此外，當第一掩模108使用抗蝕劑材料形成時，可以利用抗蝕劑剝離液去除第一掩模108，但是也可以僅利用灰化去除第一掩模108。
接著，覆蓋島狀氧化物半導體膜110地形成閘極絕緣膜112，在閘極絕緣膜112上形成第一導電膜114，在第一導電膜114上形成第二掩模116(圖2B)。
閘極絕緣膜112較佳為使用至少在接觸於島狀氧化物半導體膜110的部分中包含氧且藉由加熱氧的一部分脫離的絕緣氧化物形成。就是說，作為第一基底膜102的材料較佳為使用例示的所述材料形成。藉由使用氧化矽形成閘極絕緣膜112中的接觸於島狀氧化物半導體膜110的部分，可以將氧擴散到島狀氧化物半導體膜110中，來可以防止電晶體的低電阻化。
此外，藉由作為閘極絕緣膜112使用矽酸鉿(HfSiOx)、添加氮的矽酸鉿(HfSixOyNz)、添加氮的鋁酸鉿( HfAlxOyNz)、氧化鉿或氧化釔等high-k材料可以降低閘極洩漏電流。在此，閘極洩漏電流是指流過在閘極電極與源極電極或汲極電極之間的洩漏電流。並且，可以是利用所述high-k材料形成的層與利用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁及氧化鎵形成的層層疊的疊層膜。但是，即使作為閘極絕緣膜112採用疊層膜，接觸於島狀氧化物半導體膜110的部分較佳為絕緣氧化物。
閘極絕緣膜112可以利用濺射法形成。此外，將閘極絕緣膜112的厚度可以設定為1nm以上且300nm以下，較佳為設定為5nm以上且50nm以下。當將閘極絕緣膜112的厚度設定為5nm以上，可以尤其使閘極洩漏電流小。
此外，較佳在形成閘極絕緣膜112之前，將島狀氧化物半導體膜110的表面暴露於氧化氣體的電漿，來降低島狀氧化物半導體膜110的表面的氧缺損。
第一導電膜114可以利用導電材料以單層或以層疊多個層形成。在此，作為導電材料，可以舉出鋁、鉻、銅、鉭、鈦、鉬、鎢、錳、鎂、鈹或鋯等金屬；或者包含所述金屬的一種或多種作為成分的合金。例如，可以舉出包含矽的鋁膜的單層膜；在鋁膜上設置有鈦膜的兩層的疊層膜；在氮化鈦上設置有鈦膜的兩層的疊層膜；在氮化鈦膜上設置有鎢膜的兩層的疊層膜；在氮化鉭膜上設置有鎢膜的兩層的疊層膜；或者由鈦膜夾持鋁膜的三層的疊層膜等。
另外，因為當利用銅形成第一導電膜114時，可以使藉由處理第一導電膜114形成的佈線低電阻化，所以是較佳的。在此，當第一導電膜114是疊層膜時，第一導電膜114中的至少一層可以利用銅形成。
此外，第一導電膜114利用具有透光性的導電材料諸如銦錫氧化物；包含氧化鎢的銦氧化物；包含氧化鎢的氧化銦鋅；包含氧化鈦的銦氧化物；包含氧化鈦的銦錫氧化物；銦鋅氧化物；或者添加有氧化矽的銦錫氧化物等來形成。
或者，第一導電膜114可以層疊所述具有透光性的導電材料膜和所述金屬膜來形成。
此外，對第一導電膜114的形成方法及厚度沒有特別的限制，可以根據製造的電晶體的大小決定。作為第一導電膜114的形成方法，例如可以舉出濺射法或CVD法等。可以將第一導電膜114的厚度例如設定為100nm以上且300nm以下。
第二掩模116可以使用抗蝕劑材料形成。但是，不限於此，可以使用當處理第一導電膜114時起掩模的作用的材料。
接著，使用第二掩模116處理第一導電膜114，來形成閘極電極118，然後去除第二掩模116(圖2C)。
在此，可以使用乾蝕刻對第一導電膜114進行處理。作為用於乾蝕刻的蝕刻氣體，例如可以使用氯氣體、或三氯化硼氣體和氯氣體的混合氣體。但是，不限於此，既可 以使用濕蝕刻，又可以使用能夠處理第一導電膜114的其他方法。
此外，當第二掩模116使用抗蝕劑材料形成時，可以利用抗蝕劑剝離液去除第二掩模116，但是也可以僅利用灰化去除第二掩模116。
另外，雖然未圖示，但是較佳在去除第二掩模116之後將閘極電極118用作掩模，對島狀氧化物半導體膜110添加摻雜劑而形成源極區及汲極區。
在此，摻雜劑的添加可以藉由離子植入法或離子摻雜法進行。此外，也可以藉由在包含摻雜劑的氣體氛圍中進行電漿處理進行摻雜劑的添加。此外，作為添加的摻雜劑可以使用氫、稀有氣體、氮、磷或砷。
接著，覆蓋閘極絕緣膜112上及閘極電極118地形成第一保護膜120，在第一保護膜120上形成第二保護膜122(圖3A)。
第一保護膜120可以使用與第一基底膜102及閘極絕緣膜112同樣的材料及同樣的方法形成，較佳為絕緣氧化膜。
第一保護膜120至少具有鈍化膜的功能。此外，也可以不設置第一保護膜120。
第二保護膜122例如可以使用感光性聚醯亞胺、丙烯酸或環氧樹脂等有機樹脂材料形成，較佳為利用使其表面成為大致平坦的方法(例如，旋塗法)等形成的膜。在此，“大致平坦”可以是能夠抑制形成在第二保護膜122上 的膜的形成不良的平坦程度，不被要求高的平坦性。
第二保護膜122至少具有平坦化膜的功能。此外，也可以不設置第二保護膜122。
接著，在第二保護膜122的所定位置中，藉由處理第一保護膜120及閘極絕緣膜112形成開口部124a及開口部124b，以藉由開口部124a及開口部124b連接到島狀氧化物半導體膜110的方式形成第二導電膜126，在第二導電膜126上的所定位置上形成第三掩模128(圖3B)。
在此，開口部124a及開口部124b的形成不限於特定方法，例如，既可以在所定位置上形成掩模進行乾蝕刻，又可以當第二保護膜122使用感光材料形成時，將第二保護膜122的所定位置暴露而顯影，而將第二保護膜122用作掩模進行乾蝕刻。作為用於乾蝕刻的蝕刻氣體，例如可以使用氯氣體、或三氯化硼氣體和氯氣體的混合氣體。但是，不限於此，也可以使用濕蝕刻。
第二導電膜126可以利用與第一導電膜114同樣的材料及同樣的方法形成，且可以將其厚度設定為與第一導電膜114幾乎相同。
第三掩模128可以使用抗蝕劑材料形成。但是，不限於此，可以使用當處理第二導電膜126時起掩模的作用的材料。
接著，使用第三掩模128處理第二導電膜126而形成源極電極130a及汲極電極130b，然後去除第三掩模128(圖3C)。
根據本實施例中所說明的本發明的一個實施例的半導體裝置的製造方法，藉由減少接觸於島狀氧化物半導體膜而設置的基底膜的水及氫的含量且增大氧的含量，可以減少氧化物半導體膜中的水及氫的含量，且可以將用來降低氧缺損的氧供應到氧化物半導體膜中，因此可以得到可靠性高的半導體裝置。
實施例2
可以將實施例1中所說明的半導體裝置(電晶體)用作顯示裝置的像素電晶體。
在本實施例的像素電晶體的製造方法中，可以以至少連接到應用實施例1中所說明的製造方法製造的電晶體的源極電極130a和汲極電極130b中的一方的方式選擇性地形成用作像素電極的島狀透明導電膜。
但是，不限於此，可以以連接到源極電極130a和汲極電極130b中的一方的方式利用噴墨法選擇性地形成島狀透明導電膜。
透明導電膜可以使用包含具有透光性的導電高分子(也稱為導電聚合物)的導電組成物而形成。較佳的是，在使用導電組成物形成的透明導電膜中，薄層電阻為10000Ω/□以下，並且波長為550nm時的透光率為70%以上。此外，包含在導電組成物中的導電高分子的電阻率較佳為0.1Ω．cm以下。
另外，作為導電高分子，可以使用所謂的π電子共軛 導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者苯胺、吡咯及噻吩中的兩種以上的共聚物或其衍生物等。
透明導電膜例如可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物或添加有氧化矽的銦錫氧化物等而形成。
實施例3
作為應用實施例1及實施例2所示的半導體裝置的本發明的一個實施例的半導體裝置，可以舉出電子紙。電子紙可以用於用來顯示資訊的所有領域的電子裝置。例如，電子紙能夠應用到電子書閱讀器(電子書)、海報、數位標牌、PID(Public Information Display：公眾資訊顯示器)、諸如電車等交通工具中的車廂廣告、諸如信用卡等各種卡的顯示部等。圖4示出電子裝置的一例。
圖4示出電子書閱讀器的一例。例如，電子書閱讀器300由兩個外殼，即外殼301及外殼303構成。外殼301及外殼303由軸部311形成為一體，且可以以該軸部311為軸進行開閉動作。藉由採用這種結構，可以如紙張書籍那樣使用。
外殼301組裝有顯示部305及光電轉換裝置306，而外殼303組裝有顯示部307及光電轉換裝置308。顯示部305及顯示部307的結構既可以是顯示連屏畫面的結構， 又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右側的顯示部(圖4中的顯示部305)中顯示文章，而在左側的顯示部(圖4中的顯示部307)中顯示影像。
此外，在圖4中示出外殼301具備操作部等的例子。例如，在外殼301中，具備電源開關321、操作鍵323、揚聲器325等。利用操作鍵323可以翻頁。另外，也可以採用在與外殼的顯示部同一個面上具備鍵盤、指向裝置等的結構。此外，也可以採用在外殼的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及各種電纜如USB電纜等連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器300也可以具有電子詞典的功能。
此外，電子書閱讀器300也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
實施例4
作為應用實施例1及實施例2的半導體裝置的本發明的一個方式的半導體裝置，除了電子紙以外，還可以舉出各種各樣的電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲 機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。
圖5A示出電視機的一例。在電視機400中，外殼401組裝有顯示部403。利用顯示部403可以顯示影像。此外，在此示出使用支架405支撐外殼401的結構。
可以藉由利用外殼401所具備的操作開關或另行提供的遙控器410進行電視機400的操作。藉由利用遙控器410所具備的操作鍵409，可以進行頻道及音量的操作，並可以對顯示在顯示部403上的影像進行操作。此外，也可以採用在遙控器410中設置顯示從該遙控器410輸出的資訊的顯示部407的結構。
另外，電視機400採用具備接收機、資料機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由資料機連接到利用有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖5B示出數位相框的一例。例如，在數位相框420中，外殼421組裝有顯示部423。顯示部423可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框420採用具備操作部、外部連接用端子(USB端子、可以與諸如USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。上述零部件可以組裝到與顯示部同一個面上，但是藉由將它們設置在側面 或背面上可以提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的影像資料的儲存體並提取影像資料，然後將所提取的影像資料顯示於顯示部423。
此外，數位相框420也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的影像資料並進行顯示的結構。
圖6是示出可攜式電腦的一例的立體圖。
圖6所示的可攜式電腦可以使連接上部外殼441與下部外殼442的鉸鏈裝置成為關閉狀態來使具有顯示部443的上部外殼441與具有鍵盤444的下部外殼442成為重疊狀態，而便於攜帶，並且，當使用者利用鍵盤進行輸入時，使鉸鏈裝置成為打開狀態，而可以看著顯示部443進行輸入操作。
此外，下部外殼442除了鍵盤444之外還包括進行輸入操作的指向裝置446。此外，當顯示部443為觸屏輸入面板時，可以藉由觸摸顯示部的一部分來進行輸入操作。此外，下部外殼442還包括CPU、硬碟等的演算功能部。此外，下部外殼442還具有外部連接埠445，該外部連接埠445用來插入其他的裝置，例如符合USB的通信標準的通信電纜。
上部外殼441還具有藉由滑動到上部外殼441內部而可以收納的顯示部447，因此可以實現寬顯示畫面。此外，使用者可以調節可以收納的顯示部447的畫面的方向。 此外，當可以收納的顯示部447為觸屏輸入面板時，藉由觸摸可以收納的顯示部的一部分來可以進行輸入操作。
作為顯示部443或可以收納的顯示部447，使用如液晶顯示面板、諸如有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。
此外，圖6所示的可攜式電腦安裝有接收機等，而可以接收電視廣播並將影像顯示於顯示部。此外，使用者可以在使連接上部外殼441與下部外殼442的鉸鏈裝置處於關閉狀態的狀態下滑動顯示部447而使其整個面露出並調整畫面角度來觀看電視廣播。此時，由於使鉸鏈裝置成為關閉狀態而不使顯示部443進行顯示，並且僅啟動只用於顯示電視廣播的電路，所以可以將耗電量控制為最少，這對於電池容量有限的可攜式電腦而言是十分有利的。
100‧‧‧基板
102‧‧‧第一基底膜
104‧‧‧第二基底膜
106‧‧‧氧化物半導體膜
108‧‧‧第一掩模
110‧‧‧島狀氧化物半導體膜
112‧‧‧閘極絕緣膜
114‧‧‧第一導電膜
116‧‧‧第二掩模
118‧‧‧閘極電極
120‧‧‧第一保護膜
122‧‧‧第二保護膜
124a‧‧‧開口部
124b‧‧‧開口部
126‧‧‧第二導電膜
128‧‧‧第三掩模
130a‧‧‧源極電極
130b‧‧‧汲極電極
200‧‧‧曲線
202‧‧‧閉區域
204‧‧‧第一觸點
206‧‧‧第二觸點
208‧‧‧直線
300‧‧‧電子書閱讀器
301‧‧‧外殼
303‧‧‧外殼
305‧‧‧顯示部
306‧‧‧光電轉換裝置
307‧‧‧顯示部
308‧‧‧光電轉換裝置
311‧‧‧軸部
321‧‧‧電源開關
323‧‧‧操作鍵
325‧‧‧揚聲器
400‧‧‧電視機
401‧‧‧外殼
403‧‧‧顯示部
405‧‧‧支架
407‧‧‧顯示部
409‧‧‧操作鍵
410‧‧‧遙控器
420‧‧‧數位相框
421‧‧‧外殼
423‧‧‧顯示部
441‧‧‧上部外殼
442‧‧‧下部外殼
443‧‧‧顯示部
444‧‧‧鍵盤
445‧‧‧外部連接介面
446‧‧‧指向裝置
447‧‧‧顯示部
在圖式中：圖1A至圖1C是說明本發明的一個實施例的半導體裝置的製造方法的圖；圖2A至圖2C是說明本發明的一個實施例的半導體裝置的製造方法的圖；圖3A至圖3C是說明本發明的一個實施例的半導體裝置的製造方法的圖；圖4是說明本發明的一個實施例的半導體裝置的圖；圖5A和圖5B是說明本發明的一個實施例的半導體裝 置的圖；圖6是說明本發明的一個實施例的半導體裝置的圖；圖7A和圖7B是說明TDS分析中的相對於基板溫度的離子強度的圖；圖8是說明TDS分析中的相對於基板溫度的離子強度的圖；圖9A和圖9B是說明TDS分析中的相對於基板溫度的離子強度的圖；圖10A和圖10B是說明TDS分析中的相對於基板溫度的離子強度的圖；圖11是說明TDS分析中的相對於基板溫度的離子強度的圖；圖12A和圖12B是說明TDS分析中的相對於基板溫度的離子強度的圖；以及圖13是補充圖10A至圖12B的圖。
106‧‧‧氧化物半導體膜

Claims (9)

  1. 一種半導體裝置的製造方法，包含：在基板上形成包含比化學計量比例更多的氧的第一基底膜；在該第一基底膜上形成第二基底膜；對該基板進行第一加熱處理以去除包含在該第一基底膜及該第二基底膜中的水及氫；在該第二基底膜上形成氧化物半導體膜；以及對該基板進行第二加熱處理以從該第一基底膜經由該第二基底膜將氧供應到該氧化物半導體膜；其中，該第一基底膜是藉由該第二加熱處理釋放出氧的絕緣氧化物膜，以及其中，該第二基底膜的氧的擴散係數小於該第一基底膜的氧的擴散係數。
  2. 一種半導體裝置的製造方法，包含：在基板上形成含有氧的第一基底膜；在該第一基底膜上形成第二基底膜；對該基板進行第一加熱處理以去除包含在該第一基底膜及該第二基底膜中的水及氫；在該第二基底膜上形成氧化物半導體膜；對該基板進行第二加熱處理以從該第一基底膜經由該第二基底膜將氧供應到該氧化物半導體膜；將該氧化物半導體膜處理以形成島狀氧化物半導體膜； 形成閘極絕緣膜以覆蓋該島狀氧化物半導體膜；在該閘極絕緣膜上形成閘極電極；以及形成連接到該島狀氧化物半導體膜的源極電極及汲極電極；其中，該第二基底膜的氧的擴散係數小於該第一基底膜的氧的擴散係數。
  3. 一種半導體裝置的製造方法，包含：在基板上形成包含氧的第一基底膜；在該第一基底膜上形成第二基底膜；對該基板以大於或等於250℃且小於或等於350℃的溫度進行第一加熱處理；在該第二基底膜上形成氧化物半導體膜；對該基板以高於該第一加熱處理的溫度且小於或等於450℃的溫度進行第二加熱處理；將該氧化物半導體膜處理以形成島狀氧化物半導體膜；形成閘極絕緣膜以覆蓋該島狀氧化物半導體膜；在該閘極絕緣膜上形成閘極電極；以及形成連接到該島狀氧化物半導體膜的源極電極及汲極電極，其中，該第二基底膜的氧的擴散係數小於該第一基底膜的氧的擴散係數。
  4. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第二基底膜的厚度為大於或等於 1nm且小於或等於20nm。
  5. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第一基底膜為氧化矽膜。
  6. 根據申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第二基底膜為氧化釔膜、氧化鋯膜、氧化鋁膜、以及添加有氧化釔的氧化鋯膜中的任何一個。
  7. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第二加熱處理在比該第一加熱處理的溫度高的溫度且等於或低於450℃的溫度下進行。
  8. 根據申請專利範圍第2或3項之半導體裝置的製造方法，其中該第一基底膜包含比化學計量比例更多的氧。
  9. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第一加熱處理在高於或等於250℃的溫度且低於或等於350℃的溫度下進行。
TW101110391A 2011-03-30 2012-03-26 半導體裝置的製造方法 TWI543258B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011074049 2011-03-30

Publications (2)

Publication Number Publication Date
TW201306129A TW201306129A (zh) 2013-02-01
TWI543258B true TWI543258B (zh) 2016-07-21

Family

ID=46927774

Family Applications (3)

Application Number Title Priority Date Filing Date
TW101110391A TWI543258B (zh) 2011-03-30 2012-03-26 半導體裝置的製造方法
TW106117663A TWI626691B (zh) 2011-03-30 2012-03-26 半導體裝置的製造方法
TW105114131A TWI595559B (zh) 2011-03-30 2012-03-26 半導體裝置的製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106117663A TWI626691B (zh) 2011-03-30 2012-03-26 半導體裝置的製造方法
TW105114131A TWI595559B (zh) 2011-03-30 2012-03-26 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US8927329B2 (zh)
JP (3) JP5926992B2 (zh)
KR (2) KR101979568B1 (zh)
TW (3) TWI543258B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9627515B2 (en) * 2013-10-03 2017-04-18 Joled Inc. Method of manufacturing thin-film transistor substrate
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102164941B1 (ko) 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
US11354617B1 (en) 2018-03-12 2022-06-07 Amazon Technologies, Inc. Managing shipments based on data from a sensor-based automatic replenishment device
CN108766972B (zh) 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
JP7253853B1 (ja) 2022-05-13 2023-04-07 株式会社オーツボ 海苔剥ぎ装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100356473B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5216201B2 (ja) * 2005-09-27 2013-06-19 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5193542B2 (ja) * 2007-09-20 2013-05-08 パナソニック株式会社 半導体装置の製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5250321B2 (ja) * 2008-07-04 2013-07-31 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法並びに炭化珪素単結晶の製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5499529B2 (ja) * 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20120031026A (ko) 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US20150162421A1 (en) 2015-06-11
KR20120112098A (ko) 2012-10-11
JP2016154261A (ja) 2016-08-25
TW201732933A (zh) 2017-09-16
US10008588B2 (en) 2018-06-26
TW201306129A (zh) 2013-02-01
KR20190053165A (ko) 2019-05-17
US20120252173A1 (en) 2012-10-04
JP6357261B2 (ja) 2018-07-11
JP2012216796A (ja) 2012-11-08
KR101979568B1 (ko) 2019-05-17
KR102113027B1 (ko) 2020-05-20
TW201631662A (zh) 2016-09-01
JP6125072B2 (ja) 2017-05-10
TWI626691B (zh) 2018-06-11
JP2017120935A (ja) 2017-07-06
JP5926992B2 (ja) 2016-05-25
TWI595559B (zh) 2017-08-11
US8927329B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
TWI543258B (zh) 半導體裝置的製造方法
JP7364765B2 (ja) 表示装置
KR102660906B1 (ko) 반도체 장치
JP7496455B2 (ja) 液晶表示装置
TWI595565B (zh) 半導體裝置及其製造方法