JP7194791B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7194791B2
JP7194791B2 JP2021142892A JP2021142892A JP7194791B2 JP 7194791 B2 JP7194791 B2 JP 7194791B2 JP 2021142892 A JP2021142892 A JP 2021142892A JP 2021142892 A JP2021142892 A JP 2021142892A JP 7194791 B2 JP7194791 B2 JP 7194791B2
Authority
JP
Japan
Prior art keywords
layer
film
oxide semiconductor
oxide
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021142892A
Other languages
English (en)
Other versions
JP2021192448A (ja
Inventor
舜平 山崎
裕介 野中
貴嗣 小俣
達也 本田
昭治 宮永
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021192448A publication Critical patent/JP2021192448A/ja
Priority to JP2022197939A priority Critical patent/JP2023017090A/ja
Application granted granted Critical
Publication of JP7194791B2 publication Critical patent/JP7194791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用
する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いる
トランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これら
の酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装
置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電
極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボ
トムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、
ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を
意図的に設けることによってオーミック性のコンタクトを形成している。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１０－０５６５３９号公報
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されてい
る。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒
体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセ
ンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表
示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求
められている。
また、表示装置に用いられるトランジスタは、ゲート電圧が０Ｖにできるだけ近い正のし
きい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマ
イナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、
所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路
を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右
する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電
界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御すること
が困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジス
タは、回路に用いるトランジスタとしては不向きである。
本発明の一形態は、上記課題に鑑み、新規な構造の半導体装置あるいはその作製方法を
提供することを課題とする。
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッ
チング素子を実現できる構造の半導体装置を提供することを課題の一つとする。
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない
場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値が
マイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づ
ける構成およびその作製方法を提供することも課題の一つとする。
また、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題の
一つとする。
本発明の一形態は、酸化物半導体層と、酸化物半導体層と接するバッファ層と、バッファ
層を介して酸化物半導体層と重なるソース電極層またはドレイン電極層と、酸化物半導体
層と接するゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重なるゲート電極層
と、を有し、ゲート電極層は積層構造であり、ゲート絶縁層と接するゲート電極層の一層
は、窒素を含む金属酸化物であり、バッファ層は、窒素を含む金属酸化物であることを特
徴とする半導体装置である。
ゲート絶縁層と接するゲート電極層の一層として、窒素を含む金属酸化物、具体的には、
窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜や、窒素を含むＩｎ
－Ｇａ－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－Ｏ膜や、窒素を含む
Ｉｎ－Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。これらの膜は５電子ボルト
、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、
トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフ
のスイッチング素子を実現できる。
また、トランジスタの信頼性向上を図るため、バッファ層の端部をドレイン電極層（また
はソース電極層）の側面から突出させた断面形状とし、それにより電界集中を緩和する。
酸化物半導体層に用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚ
ｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用
いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓ
ｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有する
ことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ま
しい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物（ＩＴＺＯ（登録商標）とも表記する）、Ｓｎ－Ｇａ
－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－
Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚ
ｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ
系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系
酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸
化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であ
るＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇ
ａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物
、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
バッファ層は、単層又は複数の層からなる積層で構成し、例えば窒素を含むＩｎ－Ｇａ－
Ｚｎ－Ｏ膜、窒素を含むＩｎ－Ｓｎ－Ｏ膜、ＳｉＯｘを含むＩｎ－Ｓｎ－Ｏ膜などを用い
る。バッファ層の抵抗値は、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜であれば、窒素の含有量
を調節することで適宜設定することができ、ＳｉＯｘを含むＩｎ－Ｓｎ－Ｏ膜であれば、
ＳｉＯｘの含有量を調節することで適宜設定することができる。また、バッファ層は、チ
ャネル形成領域を形成する酸化物半導体層と積層される構造を有するので、バッファ層の
厚さを調整することによっても、バッファ層の抵抗値を調整することができる。
また、バッファ層の光透過率は、酸化物半導体層よりも低くする。バッファ層として、窒
素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜を用いる場合は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜よりも光透過
率が低く遮光性を有するため、バッファ層と重なる酸化物半導体層の領域への光照射を防
止することができる。また、バッファ層として、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜を用
いる場合は、バッファ層に含まれる窒素濃度を、バッファ層と接する酸化物半導体層より
も高い濃度とする。
また、バッファ層は、酸化物半導体層及びゲート絶縁層を介してゲート電極層と少なくと
も一部重なる。
ゲート電極層としては、少なくとも一層にアルミニウム、銅などを用いる積層とすること
が好ましい。銅をゲート電極層の一層として用いる場合、ゲート電極層形成後のプロセス
温度は４５０℃以下とする。
また、アルミニウムをゲート電極層の一層として用いる場合、ゲート電極層形成後のプロ
セス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。ま
た、アルミニウムをゲート電極層の材料として用いる場合、酸化膜と接するアルミニウム
表面に酸化物（アルミナなど）が形成される恐れがあるため、バリア層として窒化タンタ
ルや窒化チタンを用いる。
ゲート電極層の一層として、さらに、バリア層とゲート絶縁層の間に窒素を含むＩｎ－Ｇ
ａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜や、窒素を含むＩｎ－Ｇａ－Ｏ膜や、窒
素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－Ｏ膜や、窒素を含むＩｎ－Ｏ膜や、金属
窒化膜（ＩｎＮ、ＳｎＮなど）を積層させたゲート電極層とすることが好ましい。積層で
あるゲート電極層のうち、一層はバッファ層と同じ材料とすることで、同じ共通のスパッ
タリングターゲットを使用でき、製造コストを低減することができる。
ゲート絶縁層は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化
シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒
化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又は
これらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジ
スタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸
化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニ
ウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウム
シリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採
用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好
適である。
酸化物半導体層を結晶化させる場合には、酸化物半導体層と接するゲート絶縁層や酸化物
半導体層と接するパッシべーション層の材料として酸化物半導体層に含まれる結晶構造と
整合する材料が好ましく、Ｇａ－Ｚｎ－Ｏ膜や、六方晶構造をとるα－Ｇａ２Ｏ３膜を用
いると、酸化物半導体層の結晶と、ゲート絶縁層あるいはパッシべーション層の結晶とを
連続的に整合することができるため好ましい。例えば、第１のＧａ－Ｚｎ－Ｏ膜上に接し
て酸化物半導体層を有し、該酸化物半導体層上に接して第２のＧａ－Ｚｎ－Ｏ膜を有する
積層構造を含むトランジスタとすることが好ましい。
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッ
チング素子を実現できる。また、トランジスタがノーマリーオンであっても、トランジス
タのしきい値をゼロに近づけることができる。また、高電圧若しくは大電流で駆動される
トランジスタの信頼性向上を図ることができる。
本発明の一態様を示す工程断面図である。 光透過率を示すグラフである。 ＴＤＳ測定結果を示すグラフである。 本発明の一態様を示す画素平面図である。 本発明の一態様を示す画素断面図である。 本発明の一態様を示す工程断面図である。 電子機器の一態様を示す図である。 ＸＲＤ測定結果を示すグラフである。 ホール測定結果を示すグラフである。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、基板上にトランジスタを作製する一例を図１（Ａ）、図１（Ｂ）、及
び図１（Ｃ）を用いて説明する。
まず、基板１０１上に材料の異なる３層の導電膜を形成し、それらの導電膜上に第１のフ
ォトマスクを用いてレジストマスクの形成を行い、選択的にエッチングしてゲート電極層
を形成する。その後レジストマスクを除去する。なお、必要であれば、導電膜を形成する
前に酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの下地絶縁
膜を設けてもよい。
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２
１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０
ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを
用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮
するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００
℃以下、好ましくは４５０℃以下とすることが望ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用
いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる
導電性の基板の表面に絶縁層を形成したものを用いることもできる。
第１の電極層１０２ａは、低抵抗な導電膜、具体的にはアルミニウム膜や銅膜、またはこ
れらの膜にチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数
、又は複数組み合わせた合金膜を用いる。
第２の電極層１０２ｂは、バリア層として機能する窒化金属膜、例えば窒化チタン、窒化
タンタル、窒化タングステン、窒化モリブデン、窒化クロムなどを用いる。
第３の電極層１０２ｃは、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ
－Ｏ膜や、窒素を含むＩｎ－Ｇａ－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含む
Ｓｎ－Ｏ膜や、窒素を含むＩｎ－Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。
第３の電極層１０２ｃとして、これらの膜は５電子ボルト、好ましくは５．５電子ボルト
以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることがで
き、所謂ノーマリーオフのスイッチング素子を実現できる。このことは、シリコンを用い
たトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与
する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にド
ープすることでしきい値をプラスにする。一方、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を半導体層に用
いたトランジスタは、窒素を含むゲート電極とすることでしきい値電圧をプラスにするこ
とができる。
本実施の形態では、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜を用いる。成膜条件は、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］の酸化物ターゲット（三井金属製）
を用い、基板とターゲットの間の距離（Ｔ－Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ
以下、圧力０．４～０．６Ｐａ、アルゴンガス流量０～１７５ｓｃｃｍ、窒素ガス流量２
５～２００ｓｃｃｍ、電力１ｋＷ～５ｋＷ、基板温度８０℃以上４５０℃未満とする。ま
た、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必
要であれば加熱処理を行って抵抗を小さくしてもよい。ただし、第１の電極層１０２ａと
してアルミニウムを用いる場合は、３８０℃以下、第１の電極層１０２ａとして銅を用い
る場合は、４５０℃以下の加熱処理とする。なお、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜は
、ｃ軸配向を有する多結晶であり、結晶性が高い。また、窒素ガス流量４０ｓｃｃｍとし
てスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜
の仕事関数は、５．６電子ボルトである。
また、石英基板上に膜厚３００ｎｍの成膜を行い、成膜後のサンプルと、窒素雰囲気下４
５０℃、１時間の加熱処理を行った後のサンプルの窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜の
ホール効果測定（ホール効果装置：ＲｅｓｉＴｅｓｔ８３００シリーズ、（株）東陽テク
ニカ製を使用）を行った。その結果を図９に示す。図９に示すグラフの縦軸はキャリア濃
度を示し、横軸は成膜ガス全体に対する窒素ガスの割合を示している。成膜ガス全体に対
する窒素ガスの割合が多くなるにつれて、キャリア濃度が増加していることが図９から読
み取れる。また、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜のキャリアタイプはＮ型となった。
また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果
、窒素を含むＩｎ－Ｏ膜の仕事関数は、５．４電子ボルトである。また、窒素ガス流量４
０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ－Ｓ
ｎ－Ｏ膜の仕事関数は、５．５電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとし
てスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ－Ｇａ－Ｏ膜の仕事
関数は、５．４電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリン
グ法で成膜した単膜を測定した結果、窒素を含むＩｎ－Ｚｎ－Ｏ膜の仕事関数は、５．５
電子ボルトである。窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を
測定した結果、窒素を含むＳｎ－Ｏ膜の仕事関数は、５．１電子ボルトである。
次いで、ゲート電極層を覆うゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、膜
厚１０ｎｍ以上３００ｎｍ以下とする。
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリ
ウム（ＧＺＯとも呼ぶ）、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム
、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積
層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用い
てプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
次いで、ゲート絶縁層１０３上に酸化物半導体膜を形成する。
酸化物半導体膜は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲット
を用い、酸素のみ、又はアルゴン及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５
０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属酸化物であるＩ
ｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－
Ｏ系金属酸化物、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系金属酸化物、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系金属酸化
物、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物、Ａｌ－Ｇａ－Ｚｎ－Ｏ系金属酸化物、Ｓｎ－Ａ
ｌ－Ｚｎ－Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系金属酸化物、Ｓ
ｎ－Ｚｎ－Ｏ系金属酸化物などのターゲットを用いることができる。
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化
物半導体膜に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。ただし、酸化
物半導体膜に窒素を微量に含ませる場合、酸化物半導体膜の窒素濃度は、後に形成するバ
ッファ層の窒素濃度よりも低い濃度とする。
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下
とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減
することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水
酸基、または水素化物として含まれる場合もある。
また、酸化物半導体膜の形成時に、ターゲットの間の距離（Ｔ－Ｓ間距離）を４０ｍｍ以
上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
また、スパッタリング法による酸化物半導体膜の形成時において、被成膜面の温度は２５
０℃以上好ましくは基板の熱処理上限温度以下とする。２５０℃は、水、水素などの不純
物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。ま
た、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限
温度、或いは成膜物の上限温度（その温度を超えると大きく成膜中の成分が変化する温度
）とする。
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室のリークレートを１×１
０－１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸
化物半導体膜中への、アルカリ金属、水素化物等の不純物の混入を低減することができる
。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで
、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純
物の逆流を低減することができる。
ゲート絶縁層１０３、及び酸化物半導体膜は大気に曝さずに連続的に形成することが好ま
しい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されるこ
となく各積層界面を形成することができる。
酸化物半導体膜の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒
素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点－４０℃以下、好
ましくは露点－６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を
行ってもよい。この加熱処理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化
または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含
む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化
処理とも呼べる。
次いで、酸化物半導体膜上に、第２のフォトマスクを用いてレジストマスクの形成を行い
、選択的にエッチングして島状の酸化物半導体層１０４を形成する。その後レジストマス
クを除去する。
次いで、島状の酸化物半導体層１０４上にバッファ層１０５、第１の導電膜１０６ａ、第
２の導電膜１０６ｂ、第３の導電膜１０６ｃを形成する。この段階の断面図が図１（Ａ）
である。
バッファ層１０５は、窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜、または窒素を含むＩｎ－Ｓｎ
－Ｏ膜などを用いることができる。
窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜はバッファ層１０５やゲート電極層の一部に用いられ
、酸化物半導体層に用いられるＩｎ－Ｇａ－Ｚｎ－Ｏ膜とは膜特性が大きく異なる。本明
細書では、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体用ターゲットを用いる成膜時に酸素ガス
をチャンバーに導入して得られる膜をＩｎ－Ｇａ－Ｚｎ－Ｏ膜と呼ぶ。
図２（Ａ）及び図２（Ｂ）に実際に成膜して得られたＩｎ－Ｇａ－Ｚｎ－Ｏ膜及び窒素を
含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜の光透過率を示す。
図２（Ａ）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２
：２：２［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ－Ｓ距離を６０
ｍｍ、圧力０．４Ｐａ、電力５００Ｗとし、基板温度を２００℃とし、０．５ｍｍ厚の石
英ガラス上に膜厚１００ｎｍ成膜した。成膜ガス流量の条件を振った結果が図２（Ａ）で
ある。サンプル１は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり、
サンプル２はアルゴンガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプ
ル３は窒素ガス流量４０ｓｃｃｍであり、サンプル４は酸素ガス流量４０ｓｃｃｍであり
、サンプル５は、酸素ガス流量３０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍであり、サンプ
ル６は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプル７は、酸
素ガス流量１０ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍである。
また、図２（Ｂ）は成膜時の基板温度を４００℃とした光透過率の結果である。図２（Ｂ
）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：２
［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ－Ｓ距離を６０ｍｍ、圧
力０．４Ｐａ、電力５００Ｗとし、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍ成膜し
た。サンプル１’ は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり
、サンプル３’ は窒素ガス流量４０ｓｃｃｍであり、サンプル４’ は酸素ガス流量４
０ｓｃｃｍであり、サンプル６’ は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃ
ｃｍである。
図２（Ａ）及び図２（Ｂ）に示したように、成膜時に酸素ガスをチャンバーに導入して得
られるＩｎ－Ｇａ－Ｚｎ－Ｏ膜は光透過率が高くほぼ透明の膜である。一方、成膜時に酸
素ガスをチャンバーに導入せずに窒素を導入して得られる窒素を含むＩｎ－Ｇａ－Ｚｎ－
Ｏ膜は褐色の膜であり、遮光性を有している。
また、これらのサンプルをそれぞれ窒素雰囲気下で４５０℃、１時間の熱処理を行ったと
ころ、光透過率にほとんど変化はなかった。また、サンプル１と同じ成膜条件のサンプル
を昇温脱離分析装置ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）測定で測定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３
（Ａ）に示す。測定条件は、昇温約３０℃／分とし、１×１０－８（Ｐａ）から測定を開
始して、測定中は約１×１０－７（Ｐａ）の真空度である。
また、サンプル８として、酸素ガス流量１５ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍとして
基板温度２００℃として得られるＩｎ－Ｇａ－Ｚｎ－Ｏ膜（膜厚：５０ｎｍ）をＴＤＳ測
定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３（Ｂ）に示す。
図３（Ａ）及び図３（Ｂ）から同じ基板温度においてほぼ同等のＨ２Ｏ含有量であり、ど
ちらの膜も熱安定性は同程度であると言える。また、ここでは図示しないが、同じサンプ
ル１をＴＤＳ測定してＮ２分子を検出した結果と、サンプル１の窒素を含むＩｎ－Ｇａ－
Ｚｎ－Ｏ膜を窒素雰囲気下、４５０℃、１時間の熱処理を行った後でＴＤＳ測定してＮ２
分子を検出した結果はほぼ同じであった。
また、成膜条件を基板温度４００℃、窒素ガス流量４０ｓｃｃｍとして石英基板上に３０
０ｎｍの成膜を行ったサンプル９と、成膜条件を基板温度４００℃、酸素ガス流量４０ｓ
ｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプル１０と、をそれぞれＯＵＴ
ＯＦ ＰＬＡＮＥでのＸＲＤ測定を行い、その結果を図８（Ａ）及び図８（Ｂ）に示す
。窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜（サンプル９）は成膜直後で結晶性が高く、図８（
Ａ）に示すように鋭いピークが確認できる。また、スパッタガスとして酸素ガスのみを用
いて成膜したＩｎ－Ｇａ－Ｚｎ－Ｏ膜（サンプル１０）はサンプル９に比べて結晶性が低
いことが分かる。このように成膜直後でＩｎ－Ｇａ－Ｚｎ－Ｏ膜と窒素を含むＩｎ－Ｇａ
－Ｚｎ－Ｏ膜は、大きく膜質が異なっている。
次いで、第３の導電膜１０６ｃ上に、第３のフォトマスクを用いてレジストマスク１１１
の形成を行い、選択的にエッチングしてソース電極層１０８ａ～ｃまたはドレイン電極層
１０９ａ～ｃを形成する。このエッチングで、断面においてレジストマスク１１１の側面
と、ソース電極層１０８ａ～ｃの側面またはドレイン電極層１０９ａ～ｃの側面が一致し
ないエッチング条件とする。
そして、そのままレジストマスク１１１を用いて、バッファ層を選択的にエッチングして
、第１のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。なお、同じエッ
チング工程によって凹部を有する酸化物半導体層１０７が形成される。
この段階の断面図が図１（Ｂ）である。ソース電極層１０８ａ～ｃの側面よりも突出した
断面形状を有する第１のバッファ層１１２ａと、ドレイン電極層１０９ａ～ｃの側面より
も突出した断面形状を有する第２のバッファ層１１２ｂとが形成される。なお、図１（Ｂ
）と同じ断面が得られるのであればエッチングの順序等は問わない。
その後レジストマスク１１１を除去する。
次いで絶縁層１１０を形成する。絶縁層１１０は、パッシべーション層として機能する。
この段階の断面図が図１（Ｃ）である。
絶縁層１１０は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒
化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリウム、
酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、
酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができ
る。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により
酸化窒化珪素層を形成すればよい。
こうして、フォトマスクを３枚用いて図１（Ｃ）に示すトランジスタを作製することがで
きる。表示装置のスイッチング素子として図１（Ｃ）に示すトランジスタを作製する場合
には、さらにゲート電極層またはドレイン電極層に達するコンタクトホールを絶縁層１１
０に形成し、絶縁層１１０上に画素電極の形成を行えばよい。この場合、コンタクトホー
ルのための第４のフォトマスクを用い、画素電極の形成のための第５のフォトマスクを用
いるため、合計５枚のフォトマスクを用いる。
トランジスタは、ソース電極層１０８ａ～ｃの側面よりも突出している第１のバッファ層
１１２ａと、ドレイン電極層１０９ａ～ｃの側面から突出している第２のバッファ層１１
２ｂとを有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている
。
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領
域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概
バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ～ｃ（あるいは
ソース電極層１０８ａ～ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバ
ッファ層１１２ａ）の下端部までの水平距離とする。
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル
長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定
、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少な
くともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１０７のチャネル形成領域よ
りも低い値とする。
（実施の形態２）
本実施の形態では、実施の形態１よりも１枚少ない合計フォトマスク数４枚でトランジス
タ及び画素電極を作製する一例を図４、図５を用いて説明する。なお、トランジスタの作
製において、実施の形態１と一部異なるだけであるため、同一の部分の詳細な説明はここ
では省略する。
図４は、画素３１０の平面構成を示す上面図であり、図５は、画素３１０の積層構成を示
す断面図である。なお、図４におけるＡ１－Ａ２、Ｂ１－Ｂ２、Ｃ１－Ｃ２、Ｄ１－Ｄ２
の鎖線は、図５（Ａ）乃至図５（Ｄ）における断面Ａ１－Ａ２、断面Ｂ１－Ｂ２、断面Ｃ
１－Ｃ２、断面Ｄ１－Ｄ２に相当する。
本実施の形態に示すトランジスタ３１１は、ドレイン電極層２０６ｂを、Ｕ字型（Ｃ字型
、コの字型）のソース電極層２０６ａで囲む形状としている。このような形状とすること
で、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、
トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能となる
。
配線２０３は、容量電極または容量配線として機能する。本実施の形態では、配線２０３
とドレイン電極層２０６ｂを重畳させて容量素子３１３を形成している。
また、本実施の形態で説明する半導体装置は、工程簡略化のため実施の形態１における第
２のフォトマスクを使用せず、島状酸化物半導体層を形成するためのフォトリソグラフィ
工程やエッチング工程を行わないため、画素領域の全てに酸化物半導体層２０５が残る構
成となる。その結果、配線２１２－ｉが３層構造のゲート電極層として機能し、配線２１
６－ｊがソース電極層またはドレイン電極層の一方として機能し、配線２１６－ｊ＋１が
ソース電極層またはドレイン電極層の他方として機能する寄生トランジスタが生じる。
そこで、本実施の形態では、画素３１０に酸化物半導体層２０５が除去された溝部２３０
を設け、上述の寄生トランジスタが生じない構成とする。溝部２３０を、配線２１２－ｉ
の線幅方向の両端部を越えて横切る様に設けることで、寄生トランジスタの生成を防ぐこ
とができる。また、溝部２３０を、配線２０３の線幅方向の両端部を越えて横切る様に設
けることで、他の寄生トランジスタの生成を防ぐことができる。なお、配線２１２－ｉ上
の溝部２３０もしくは、配線２０３上の溝部２３０は、それぞれ複数設けてもよい。なお
、溝部２３０は、配線２１６－ｊまたは配線２１６－ｊ＋１と平行に設けられている必要
はなく、また、屈曲部または湾曲部を有していてもよい。
断面Ａ１－Ａ２は、トランジスタ３１１及び容量素子３１３の積層構造を示している。ト
ランジスタ３１１は、ボトムゲート構造のトランジスタである。断面Ｂ１－Ｂ２は、画素
電極２１０及び溝部２３０を含む、配線２１６－ｊから配線２１６－ｊ＋１までの積層構
造を示している。また、断面Ｃ１－Ｃ２は、配線２１６－ｊと、配線２１２－ｉの交差部
における積層構造を示している。また、断面Ｄ１－Ｄ２は、配線２１６－ｊ＋１と、配線
２１２－ｉの交差部と、溝部２３０の積層構造を示している。
図５（Ａ）に示す断面Ａ１－Ａ２において、基板２００上に下地絶縁層２０１が形成され
、下地絶縁層２０１上にゲート電極層２０２及び配線２０３が形成されている。また、ゲ
ート電極層２０２及び配線２０３上に、ゲート絶縁層２０４と酸化物半導体層２０５が形
成されている。また、酸化物半導体層２０５上にバッファ層３１２ａ、３１２ｂ、ソース
電極層２０６ａ及びドレイン電極層２０６ｂが形成されている。また、酸化物半導体層２
０５の一部に接し、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に絶縁層２０７
が形成されている。絶縁層２０７上には画素電極２１０が形成され、絶縁層２０７に形成
されたコンタクトホール２０８を介してドレイン電極層２０６ｂに電気的に接続されてい
る。
図５（Ｂ）に示す断面Ｂ１－Ｂ２において、基板２００上に下地絶縁層２０１が形成され
、下地絶縁層２０１上にゲート絶縁層２０４が形成され、ゲート絶縁層２０４上に酸化物
半導体層２０５が形成されている。酸化物半導体層２０５上にバッファ層３１２ａ、３１
２ｃが形成され、バッファ層３１２ａ上に配線２１６－ｊが形成され、バッファ層３１２
ｃ上に配線２１６－ｊ＋１が形成され、酸化物半導体層２０５と、バッファ層３１２ａ、
３１２ｃ、配線２１６－ｊ及び配線２１６－ｊ＋１上に絶縁層２０７が形成されている。
また、絶縁層２０７上に画素電極２１０が形成されている。
図５（Ｃ）に示す断面Ｃ１－Ｃ２において、基板２００上に下地絶縁層２０１が形成され
、下地絶縁層２０１上に配線２１２－ｉが形成されている。また、配線２１２－ｉ上に、
ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２
０５上にバッファ層３１２ａが形成され、バッファ層３１２ａ上に配線２１６－ｊが形成
され、配線２１６－ｊ上に絶縁層２０７が形成されている。
図５（Ｄ）に示す断面Ｄ１－Ｄ２において、基板２００上に下地絶縁層２０１が形成され
、下地絶縁層２０１上に配線２１２－ｉが形成されている。配線２１２－ｉは３層構造で
あり、本実施の形態では、銅膜、該銅膜上に窒化タングステン膜、該窒化タングステン膜
上に窒素を含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜の積層構造とする。また、配線２１２－ｉ上に、
ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２
０５上にバッファ層３１２ｃが形成され、バッファ層３１２ｃ上に配線２１６－ｊ＋１が
形成され、配線２１６－ｊ＋１上に絶縁層２０７が形成されている。本実施の形態では、
バッファ層３１２ｃとして、ＳｉＯｘを含むＩｎ－Ｓｎ－Ｏ膜を用いる。また、ゲート絶
縁層２０４の一部、酸化物半導体層２０５の一部、及び絶縁層２０７の一部が除去された
溝部２３０が形成されている。
溝部２３０の形成は、絶縁層２０７に形成されたコンタクトホール２０８の形成と同じフ
ォトマスクを用いて形成する。また、ここでは図示しないが、ゲート電極層に達するコン
タクトホールも同じフォトマスクを用いて形成する。
また、酸化物半導体層２０５は十分な透光性を有しており、画素電極２１０と重なってい
ても特に透過型液晶表示装置において問題とならない。例えば、酸素ガスを導入して成膜
して得られるＩｎ－Ｇａ－Ｚｎ－Ｏ膜は、図２（Ａ）及び図２（Ｂ）に示すように高い透
光性を有しており、酸化物半導体層２０５の材料として適している。
本実施の形態で説明する半導体装置は、ゲート電極層の形成用の第１のフォトマスク、バ
ッファ層、ソース電極層、及びドレイン電極層の形成用の第２のフォトマスク、コンタク
トホール及び溝部の形成用の第３のフォトマスク、画素電極の形成用の第４のフォトマス
クの合計４枚のフォトマスクを用いて作製することができる。
図４及び図５に示すトランジスタを含む画素を用いて液晶表示装置を作製する場合、対向
基板を基板２００と貼り合わせ、それらの間に液晶層を設ける。液晶表示装置がカラーフ
ィルタ方式であれば、カラーフィルタやブラックマトリクスを画素電極とバックライトの
間に設ける。また、液晶表示装置がフィールドシーケンシャル方式であれば、異なる色を
呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を用い、特定色を呈する光
毎に時間分割することで所望の色を形成する。
また、液晶層として、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は
液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方
相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、
カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイ
ラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい
。
図４及び図５に示すトランジスタを用いて有機発光表示装置を作製する場合、画素に２つ
以上のトランジスタを設け、少なくとも一つのトランジスタと電気的に接続する画素電極
を陰極または陽極とする有機発光素子を形成する。なお、隣り合う画素電極の間に絶縁物
からなる隔壁を設けるため、さらに隔壁をパターニングするためのフォトマスクを１枚用
い、合計５枚のフォトマスク数で有機発光表示装置を作製することができる。
（実施の形態３）
実施の形態１、及び実施の形態２はボトムゲート型のトランジスタの例を示したが、ここ
ではトップゲート型のトランジスタの作製例を示す。なお、図６（Ａ）、（Ｂ）、（Ｃ）
において、図１（Ａ）、図１（Ｂ）、図１（Ｃ）と同じ箇所には同じ符号を用いて説明す
る。
また、本実施の形態では、酸化物半導体層を２回に分けて成膜する作製例である。
まず、基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する
。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素より
も多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出
する酸化物絶縁膜は、加熱により結晶性酸化物半導体膜に酸素を拡散させることができる
。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化
イットリウム等で形成することができる。
酸化物絶縁膜１６０は、Ｇａ－Ｚｎ－Ｏ膜や、六方晶構造をとるα－Ｇａ２Ｏ３膜を用い
ると、後に形成する酸化物半導体層の結晶と、下地絶縁層である酸化物絶縁膜１６０の結
晶とを連続的に整合することができるため好ましい。
酸化物絶縁膜１６０は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする
。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加さ
せることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化
物半導体膜との界面における欠陥を低減することが可能である。
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱によ
り酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすい
ため好ましい。
次いで、酸化物絶縁膜１６０上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を
形成する。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１
の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点－５０℃以下、好
ましくは露点－６０℃以下）、または乾燥空気（水分については露点－５０℃以下、好ま
しくは露点－６０℃以下）とし、第１の加熱処理を行う。第１の加熱処理の温度は、３５
０℃以上７５０℃以下とする。また、第１の加熱処理の加熱時間は１分以上２４時間以下
とする。第１の加熱処理によって第１の結晶性酸化物半導体層１６４を形成する（図６（
Ａ）参照）。
次いで、第１の結晶性酸化物半導体層１６４上に１０ｎｍよりも厚い第２の酸化物半導体
膜を形成する。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体用
ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第
２の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点－５０℃以下、好
ましくは露点－６０℃以下）、または乾燥空気（水分については露点－５０℃以下、好ま
しくは露点－６０℃以下）とし、第２の加熱処理を行う。第２の加熱処理の温度は、３５
０℃以上７５０℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下
とする。第２の加熱処理によって第２の結晶性酸化物半導体層１６５を形成する（図６（
Ｂ）参照）。図６（Ｂ）では、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物
半導体層１６５の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が
存在しているのではなく、あくまで分かりやすく説明するために図示している。
こうして得られた第１の結晶性酸化物半導体層１６４、及び第２の結晶性酸化物半導体層
１６５は、単結晶構造ではなく、非晶質構造でもない構造であり、少なくとも一部が結晶
化してｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ－ＯＳとも呼ぶ
）である。
また、酸化物絶縁膜１６０の形成から第２の加熱処理までの工程を大気に触れることなく
連続的に行うことが好ましい。また、酸化物半導体積層の結晶化を助長するため、第１の
酸化物半導体膜、或いは第２の酸化物半導体膜の成膜の際、微量の窒素を含む酸素ガスボ
ンベまたは微量の窒素を含むアルゴンガスボンベを用いて成膜チャンバーに導入してもよ
い。
次いで、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物半導体層１６５からな
る酸化物半導体積層を加工して島状の酸化物半導体積層を形成する。
酸化物半導体積層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半
導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うこと
ができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができ
る。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
次いで、酸化物半導体積層上にバッファ層、第１の導電膜、第２の導電膜、及び第３の導
電膜を形成する。バッファ層、第１の導電膜、第２の導電膜、及び第３の導電膜は実施の
形態１に従って作製する。
次いで、第３の導電膜上に、第２のフォトマスクを用いてマスクの形成を行い、選択的に
エッチングしてソース電極層１０８ａ～ｃまたはドレイン電極層１０９ａ～ｃを形成する
。このエッチングで、断面においてレジストマスクの側面と、ソース電極層１０８ａ～ｃ
の側面またはドレイン電極層１０９ａ～ｃの側面が一致しないエッチング条件とする。
そして、そのままレジストマスクを用いて、バッファ層を選択的にエッチングして、第１
のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。その後レジストマスク
を除去する。
次いで、ソース電極層１０８ａ～ｃまたはドレイン電極層１０９ａ～ｃを覆い、且つ、酸
化物半導体積層と接するゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、Ｇａ－
Ｚｎ－Ｏ膜や、六方晶構造をとるα－Ｇａ２Ｏ３膜を用いると、酸化物半導体積層の結晶
と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
次いで、ゲート絶縁層１０３上に第３の電極層１０２ｃを形成し、その上に、第２の電極
層１０２ｂを形成し、さらにその上に第１の電極層１０２ａを形成する。なお、本実施の
形態では図１（Ａ）のゲート電極層の積層と対応させるために同じ材料には同じ呼称を用
いて説明する。
ゲート絶縁層１０３上に接する第３の電極層１０２ｃは、実施の形態１と同様に、窒素を
含むＩｎ－Ｇａ－Ｚｎ－Ｏ膜や、窒素を含むＩｎ－Ｓｎ－Ｏ膜や、窒素を含むＩｎ－Ｇａ
－Ｏ膜や、窒素を含むＩｎ－Ｚｎ－Ｏ膜や、窒素を含むＳｎ－Ｏ膜や、窒素を含むＩｎ－
Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）などを用いる。
以上の工程でトップゲート型のトランジスタが形成される（図６（Ｃ）参照）。トランジ
スタは、ソース電極層１０８ａ～ｃの側面よりも突出している第１のバッファ層１１２ａ
と、ドレイン電極層１０９ａ～ｃの側面から突出している第２のバッファ層１１２ｂとを
有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている。
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領
域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概
バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ～ｃ（あるいは
ソース電極層１０８ａ～ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバ
ッファ層１１２ａ）の下端部までの水平距離とする。
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル
長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定
、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少な
くともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１６６ａ及び酸化物半導体層
１６６ｂのチャネル形成領域よりも低い値とする。
なお、本実施の形態で得られる酸化物半導体積層は、積層全体が単結晶になっているので
はなく、酸化物半導体積層の表面に対して垂直方向にｃ軸配向をしている非単結晶層であ
り、層内に複数の結晶を含んでいるが、それぞれのａ－ｂ面は一致していない。
また、本実施の形態で得られるバッファ層は、バッファ層の表面に対して垂直方向にｃ軸
配向をしている多結晶であり、酸化物半導体積層よりも結晶性が高い。
なお、本実施の形態ではトップゲート構造の例を示したが特に限定されず、酸化物半導体
積層を間に挟んで上下にゲート電極層を設ける構造としてもよい。
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることがで
きる。例えば、本実施の形態で２回に分けて成膜を行い、ｃ軸配向を有する酸化物半導体
積層を実施の形態１の酸化物半導体層として用いることもできる。また、本実施の形態で
２回に分けて成膜を行った酸化物半導体積層を実施の形態２の酸化物半導体層として用い
、画素領域の全てに酸化物半導体層が残る構成としてもよい。
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明
する。
図７（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３
ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチ入力機能を有す
るパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れ
ることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチ入
力機能を有するパネルとして構成してもよい。実施の形態１で示した半導体装置をスイッ
チング素子として液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂ
に適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図７（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレン
ダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集
する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有する
ことができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子
など）、記録媒体挿入部などを備える構成としてもよい。
また、図７（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよ
い。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードす
る構成とすることも可能である。
また、図７（Ａ）に示す携帯型の情報端末は、２つの表示部３００３ａ、３００３ｂのう
ち、一方を取り外すことができ、取り外した場合の図を図７（Ｂ）に示している。表示部
３００３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図る
ことができ、片手で筐体３００２をもってもう片方の手で操作することができ、便利であ
る。
さらに、図７（Ｂ）に示す筐体３００２にアンテナやマイク機能や無線機能を持たせ、携
帯電話として用いてもよい。
図７（Ｃ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９
６０１を支持した構成を示している。実施の形態１で示した半導体装置を表示部９６０３
に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６
０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表
示部９６０３に映し出すことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１０１ 基板
１０２ａ～１０２ｃ ゲート電極層
１０３ ゲート絶縁層
１０４ 酸化物半導体層
１０５ バッファ層
１０６ａ～１０６ｃ 導電膜
１０７ 酸化物半導体層
１０８ａ～１０８ｃ ソース電極層
１０９ａ～１０９ｃ ドレイン電極層
１１０ 絶縁層
１１１ レジストマスク
１１１ 後レジストマスク
１１２ａ バッファ層
１１２ｂ バッファ層
１６０ 酸化物絶縁膜
１６４ 結晶性酸化物半導体層
１６５ 結晶性酸化物半導体層
１６６ａ、１６６ｂ 酸化物半導体層
２００ 基板
２０１ 下地絶縁層
２０２ ゲート電極層
２０３ 配線
２０４ ゲート絶縁層
２０５ 酸化物半導体層
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２０７ 絶縁層
２０８ コンタクトホール
２１０ 画素電極
２１２ 配線
２１６ 配線
２３０ 溝部
３１０ 画素
３１１ トランジスタ
３１２ａ バッファ層
３１２ｂ バッファ層
３１２ｃ バッファ層
３１３ 容量素子
３００１ 本体
３００２ 筐体
３００３ａ 表示部
３００３ｂ 表示部
３００４ キーボードボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０２ 記憶媒体再生録画部
９６０３ 表示部
９６０４ 外部接続端子
９６０５ スタンド
９６０６ 外部メモリ

Claims (3)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる、インジウムと、スズと、ガリウムと、亜鉛と、を含む酸化物半導体層と、
    前記酸化物半導体層と接し、インジウムと、ガリウムと、亜鉛と、を含む金属酸化物層と、
    前記金属酸化物層に接する電極と、を有し、
    前記ゲート電極層は積層構造を有し、
    前記積層構造のうち、前記ゲート絶縁層と接する側の層は、窒素を含む金属を有し、
    前記電極は、前記金属酸化物層を介して前記酸化物半導体層と電気的に接続され、
    前記金属酸化物層は、前記電極と重ならない領域において、前記酸化物半導体層を介して前記ゲート電極層と重なる領域を有し、
    前記金属酸化物層の膜厚と前記酸化物半導体層の膜厚とは異なり、
    前記金属酸化物層の有する結晶は、前記金属酸化物層の表面に対して垂直方向又は概略垂直方向にｃ軸が配向している半導体装置。
  2. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる、インジウムと、スズと、ガリウムと、亜鉛と、を含む酸化物半導体層と、
    前記酸化物半導体層と接し、インジウムと、ガリウムと、亜鉛と、を含む金属酸化物層と、
    前記金属酸化物層に接する電極と、を有し、
    前記ゲート電極層は積層構造を有し、
    前記積層構造のうち、前記ゲート絶縁層と接する側の層は、窒素を含む金属を有し、
    前記電極は、前記金属酸化物層を介して前記酸化物半導体層と電気的に接続され、
    前記金属酸化物層は、前記電極と重ならない領域において、前記酸化物半導体層を介して前記ゲート電極層と重なる領域を有し、
    前記金属酸化物層の膜厚と前記酸化物半導体層の膜厚とは異なり、
    前記金属酸化物層の有する結晶は、前記金属酸化物層の表面に対して垂直方向又は概略垂直方向にｃ軸が配向し、
    前記ゲート絶縁層は、酸化シリコンと、窒化シリコンの積層である半導体装置。
  3. 請求項１または請求項２において、
    前記窒素を含む金属は、５電子ボルト以上の仕事関数を有する半導体装置。
JP2021142892A 2010-11-05 2021-09-02 半導体装置 Active JP7194791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022197939A JP2023017090A (ja) 2010-11-05 2022-12-12 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010248840 2010-11-05
JP2010248840 2010-11-05
JP2019229063A JP2020047953A (ja) 2010-11-05 2019-12-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019229063A Division JP2020047953A (ja) 2010-11-05 2019-12-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022197939A Division JP2023017090A (ja) 2010-11-05 2022-12-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2021192448A JP2021192448A (ja) 2021-12-16
JP7194791B2 true JP7194791B2 (ja) 2022-12-22

Family

ID=46018748

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011241761A Expired - Fee Related JP5837393B2 (ja) 2010-11-05 2011-11-03 半導体装置
JP2015217423A Active JP6089086B2 (ja) 2010-11-05 2015-11-05 半導体装置
JP2017019273A Withdrawn JP2017076825A (ja) 2010-11-05 2017-02-06 半導体装置
JP2018161349A Active JP6826572B2 (ja) 2010-11-05 2018-08-30 半導体装置
JP2019229063A Withdrawn JP2020047953A (ja) 2010-11-05 2019-12-19 半導体装置
JP2021142892A Active JP7194791B2 (ja) 2010-11-05 2021-09-02 半導体装置
JP2022197939A Pending JP2023017090A (ja) 2010-11-05 2022-12-12 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011241761A Expired - Fee Related JP5837393B2 (ja) 2010-11-05 2011-11-03 半導体装置
JP2015217423A Active JP6089086B2 (ja) 2010-11-05 2015-11-05 半導体装置
JP2017019273A Withdrawn JP2017076825A (ja) 2010-11-05 2017-02-06 半導体装置
JP2018161349A Active JP6826572B2 (ja) 2010-11-05 2018-08-30 半導体装置
JP2019229063A Withdrawn JP2020047953A (ja) 2010-11-05 2019-12-19 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022197939A Pending JP2023017090A (ja) 2010-11-05 2022-12-12 半導体装置

Country Status (3)

Country Link
US (2) US8569754B2 (ja)
JP (7) JP5837393B2 (ja)
KR (3) KR101436117B1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856827B2 (ja) 2010-12-09 2016-02-10 株式会社半導体エネルギー研究所 半導体装置
US8575678B2 (en) 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI451575B (zh) * 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI633668B (zh) 2013-09-23 2018-08-21 半導體能源研究所股份有限公司 半導體裝置
JP6067532B2 (ja) * 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
US9660100B2 (en) * 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6705810B2 (ja) * 2015-04-13 2020-06-03 株式会社半導体エネルギー研究所 半導体装置
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI605587B (zh) 2015-11-02 2017-11-11 聯華電子股份有限公司 半導體元件及其製造方法
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
WO2017175731A1 (ja) * 2016-04-04 2017-10-12 株式会社神戸製鋼所 薄膜トランジスタ
CN108886060A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
JP6281145B2 (ja) * 2016-12-21 2018-02-21 株式会社Flosfia 半導体装置
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
KR20210108508A (ko) 2020-02-24 2021-09-03 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치 및 이의 제조 방법
KR20220014346A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
CN113380896B (zh) * 2021-05-20 2023-04-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
EP4350611A1 (en) 2021-05-26 2024-04-10 Canon Kabushiki Kaisha Image processing device and image processing method for performing facial authentication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006332A (ja) 2002-04-24 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2010056540A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010199566A (ja) 2009-01-30 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE68927637T2 (de) 1988-02-08 1997-06-26 I Stat Corp Metalloxid-elektrode
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11195711A (ja) 1997-10-27 1999-07-21 Seiko Epson Corp 半導体装置およびその製造方法
KR100320661B1 (ko) 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JPH11345974A (ja) * 1998-06-01 1999-12-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法並びにアクティブマトリックス基板及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7301279B2 (en) 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4244126B2 (ja) * 2001-09-28 2009-03-25 株式会社半導体エネルギー研究所 発光装置の作製方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7002179B2 (en) 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4434644B2 (ja) * 2003-07-18 2010-03-17 東芝モバイルディスプレイ株式会社 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7368045B2 (en) 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100753152B1 (ko) 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1933293A4 (en) * 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US8487344B2 (en) 2005-12-16 2013-07-16 Samsung Display Co., Ltd. Optical device and method of fabricating the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP4614148B2 (ja) * 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
TW200743676A (en) * 2006-05-30 2007-12-01 Jinn P Chu Copper seed layer for barrier-free metallization and the method for making the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008128725A (ja) * 2006-11-17 2008-06-05 Fujifilm Corp 放射線画像読方法および放射線画像検出器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101157854B (zh) 2007-07-02 2010-10-13 北京宇极科技发展有限公司 一种氮氧化合物发光材料、其制备方法及其应用
CN101803028B (zh) * 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
JP2009135419A (ja) 2007-10-31 2009-06-18 Panasonic Corp 半導体装置及びその製造方法
JPWO2009072365A1 (ja) * 2007-12-07 2011-04-21 出光興産株式会社 窒化ガリウム系化合物半導体発光素子用非晶質透明導電膜
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101774212B1 (ko) 2008-09-19 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
US7989325B2 (en) 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102108943B1 (ko) * 2009-10-08 2020-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG179111A1 (en) 2009-10-29 2012-05-30 Semiconductor Energy Lab Semiconductor device
KR102233958B1 (ko) 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
US8546892B2 (en) 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006332A (ja) 2002-04-24 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2010056540A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010199566A (ja) 2009-01-30 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP2021192448A (ja) 2021-12-16
KR20120048506A (ko) 2012-05-15
KR20140053937A (ko) 2014-05-08
JP2016048791A (ja) 2016-04-07
JP6826572B2 (ja) 2021-02-03
KR101436117B1 (ko) 2014-09-01
US9054205B2 (en) 2015-06-09
KR20180042832A (ko) 2018-04-26
JP2012114426A (ja) 2012-06-14
US8569754B2 (en) 2013-10-29
JP2017076825A (ja) 2017-04-20
KR101924422B1 (ko) 2018-12-03
JP6089086B2 (ja) 2017-03-01
US20120112184A1 (en) 2012-05-10
JP2023017090A (ja) 2023-02-02
KR101986280B1 (ko) 2019-09-30
JP5837393B2 (ja) 2015-12-24
JP2020047953A (ja) 2020-03-26
US20140048801A1 (en) 2014-02-20
JP2019004172A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
JP7194791B2 (ja) 半導体装置
US10453964B2 (en) Semiconductor device and method for manufacturing the same
US9634082B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7364721B2 (ja) 半導体装置
JP5715814B2 (ja) 半導体装置の作製方法
JP5802009B2 (ja) 半導体装置の作製方法
JP6199581B2 (ja) 金属酸化物膜、及び半導体装置
TW201138113A (en) Semiconductor device
JP6392955B2 (ja) 金属酸化物膜
JP2024010113A (ja) 金属酸化物膜
JP2019176183A (ja) 金属酸化物膜及び半導体装置
JP2018197399A (ja) 金属酸化物膜及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7194791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150