JP6746768B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6746768B2 JP6746768B2 JP2019187470A JP2019187470A JP6746768B2 JP 6746768 B2 JP6746768 B2 JP 6746768B2 JP 2019187470 A JP2019187470 A JP 2019187470A JP 2019187470 A JP2019187470 A JP 2019187470A JP 6746768 B2 JP6746768 B2 JP 6746768B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrically connected
- source
- drain
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
- H03K19/01735—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、パルス出力回路、シフトレジスタ、および表示装置に関する。なお本明細書
中、表示装置とは、画素に液晶素子を用いてなる液晶表示装置および、エレクトロルミネ
ッセンス(ＥＬ)素子を始めとした自発光素子を用いてなる自発光表示装置を含むものとす
る。表示装置の駆動回路とは、表示装置に配置された画素に映像信号を入力し、映像の表
示を行うための処理を行う回路を指し、シフトレジスタ、インバータ等を始めとするパル
ス出力回路や、アンプ等を始めとする増幅回路を含むものとする。
中、表示装置とは、画素に液晶素子を用いてなる液晶表示装置および、エレクトロルミネ
ッセンス(ＥＬ)素子を始めとした自発光素子を用いてなる自発光表示装置を含むものとす
る。表示装置の駆動回路とは、表示装置に配置された画素に映像信号を入力し、映像の表
示を行うための処理を行う回路を指し、シフトレジスタ、インバータ等を始めとするパル
ス出力回路や、アンプ等を始めとする増幅回路を含むものとする。
近年、ガラス基板等の絶縁体上に半導体薄膜を形成した表示装置、特に薄膜トランジス
タ(以下、ＴＦＴと表記)を用いたアクティブマトリクス型表示装置は、多くの製品に利用
され、普及している。ＴＦＴを使用したアクティブマトリクス型表示装置は、マトリクス
状に配置された数十万から数百万の画素を有し、各画素に配置されたＴＦＴによって各画
素の電荷を制御することによって映像の表示を行っている。
タ(以下、ＴＦＴと表記)を用いたアクティブマトリクス型表示装置は、多くの製品に利用
され、普及している。ＴＦＴを使用したアクティブマトリクス型表示装置は、マトリクス
状に配置された数十万から数百万の画素を有し、各画素に配置されたＴＦＴによって各画
素の電荷を制御することによって映像の表示を行っている。
さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺領域にＴＦ
Ｔを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴに関する技術が発展して
きており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分
野の拡大が著しいモバイル情報端末の表示部等に、表示装置は不可欠なデバイスとなって
きている。
Ｔを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴに関する技術が発展して
きており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分
野の拡大が著しいモバイル情報端末の表示部等に、表示装置は不可欠なデバイスとなって
きている。
一般的に、表示装置の駆動回路を構成する回路としては、Ｎチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴを組み合わせたＣＭＯＳ回路が一般的に使用されている。このＣＭＯＳ回路
の一例として、シフトレジスタを例に挙げる。図１１(Ａ)は、シフトレジスタの一例であ
り、点線枠１１００で囲まれた部分が１段分のパルスを出力する回路である。図１１(Ａ)
は３段分を抜き出して示している。１段分の回路は、クロックドインバータ１１０１、１
１０３、およびインバータ１１０２によって構成されている。図１１(Ｂ)に詳細な回路構
造を示す。図１１(Ｂ)において、ＴＦＴ１１０４〜１１０７によって、クロックドインバ
ータ１１０１が構成され、ＴＦＴ１１０８、１１０９によって、インバータ１１０２が構
成され、ＴＦＴ１１１０〜１１１３によって、クロックドインバータ１１０３が構成され
る。
ネル型ＴＦＴを組み合わせたＣＭＯＳ回路が一般的に使用されている。このＣＭＯＳ回路
の一例として、シフトレジスタを例に挙げる。図１１(Ａ)は、シフトレジスタの一例であ
り、点線枠１１００で囲まれた部分が１段分のパルスを出力する回路である。図１１(Ａ)
は３段分を抜き出して示している。１段分の回路は、クロックドインバータ１１０１、１
１０３、およびインバータ１１０２によって構成されている。図１１(Ｂ)に詳細な回路構
造を示す。図１１(Ｂ)において、ＴＦＴ１１０４〜１１０７によって、クロックドインバ
ータ１１０１が構成され、ＴＦＴ１１０８、１１０９によって、インバータ１１０２が構
成され、ＴＦＴ１１１０〜１１１３によって、クロックドインバータ１１０３が構成され
る。
回路を構成するＴＦＴは、ゲート電極、ソース電極、ドレイン電極の３電極を有するが
、ソース領域とドレイン領域とは、ＴＦＴの構造上区別が出来ない。一般的なＣＭＯＳ回
路において、Ｎチャネル型ＴＦＴについては、ソース領域とドレイン領域のうち電位の低
い方をソース電極、電位の高い方をドレイン電極として用い、Ｐチャネル型ＴＦＴについ
ては、電位の高い方をソース電極、電位の低い方をドレイン電極として用いることが多い
が、本明細書においてＴＦＴの接続を説明する際、ソース電極とドレイン電極との混同を
避けるため、いずれか一方を第１の電極、他方を第２の電極として表記している。
、ソース領域とドレイン領域とは、ＴＦＴの構造上区別が出来ない。一般的なＣＭＯＳ回
路において、Ｎチャネル型ＴＦＴについては、ソース領域とドレイン領域のうち電位の低
い方をソース電極、電位の高い方をドレイン電極として用い、Ｐチャネル型ＴＦＴについ
ては、電位の高い方をソース電極、電位の低い方をドレイン電極として用いることが多い
が、本明細書においてＴＦＴの接続を説明する際、ソース電極とドレイン電極との混同を
避けるため、いずれか一方を第１の電極、他方を第２の電極として表記している。
回路の動作について説明する。なお、ＴＦＴの動作については、ゲート電極に電位が与
えられて不純物領域間にチャネルが形成され、導通している状態をＯＮ、不純物領域のチ
ャネルが消失して非導通となった状態をＯＦＦと表記する。
えられて不純物領域間にチャネルが形成され、導通している状態をＯＮ、不純物領域のチ
ャネルが消失して非導通となった状態をＯＦＦと表記する。
図１１(Ａ)(Ｂ)、および図１１(Ｃ)に示したタイミングチャートを参照する。ＴＦＴ１
１０７、１１０４にはそれぞれクロック信号(以後ＣＫと表記)、クロック反転信号(以後
ＣＫＢと表記)が入力される。ＴＦＴ１１０５、１１０６にはスタートパルス(以後ＳＰと
表記)が入力される。ＣＫがＨレベル、ＣＫＢがＬレベル、ＳＰがＨレベルのとき、ＴＦ
Ｔ１１０６、１１０７がＯＮし、Ｌレベルが出力されてＴＦＴ１１０８、１１０９にて構
成されるインバータに入力され、反転されて出力ノード(ＳＲｏｕｔ１)にＨレベルが出力
される。その後、ＳＰがＨレベルの状態でＣＫがＬレベル、ＣＫＢがＨレベルになると、
インバータ１１０２およびクロックドインバータ１１０３によって構成されたループにお
いて、保持動作を行う。よって出力ノードにはＨレベルが出力され続ける。次にＣＫがＨ
レベル、ＣＫＢがＬレベルになると、再びクロックドインバータ１１０１で書き込み動作
を行う。このとき、既にＳＰはＬレベルとなっているので、出力ノードにはＬレベルが出
力される。以後、ＣＫがＬレベル、ＣＫＢがＨレベルとなると再び保持動作を行い、この
ときの出力ノードのＬレベルは、インバータ１１０２およびクロックドインバータ１１０
３によって構成されたループにおいて保持される。
１０７、１１０４にはそれぞれクロック信号(以後ＣＫと表記)、クロック反転信号(以後
ＣＫＢと表記)が入力される。ＴＦＴ１１０５、１１０６にはスタートパルス(以後ＳＰと
表記)が入力される。ＣＫがＨレベル、ＣＫＢがＬレベル、ＳＰがＨレベルのとき、ＴＦ
Ｔ１１０６、１１０７がＯＮし、Ｌレベルが出力されてＴＦＴ１１０８、１１０９にて構
成されるインバータに入力され、反転されて出力ノード(ＳＲｏｕｔ１)にＨレベルが出力
される。その後、ＳＰがＨレベルの状態でＣＫがＬレベル、ＣＫＢがＨレベルになると、
インバータ１１０２およびクロックドインバータ１１０３によって構成されたループにお
いて、保持動作を行う。よって出力ノードにはＨレベルが出力され続ける。次にＣＫがＨ
レベル、ＣＫＢがＬレベルになると、再びクロックドインバータ１１０１で書き込み動作
を行う。このとき、既にＳＰはＬレベルとなっているので、出力ノードにはＬレベルが出
力される。以後、ＣＫがＬレベル、ＣＫＢがＨレベルとなると再び保持動作を行い、この
ときの出力ノードのＬレベルは、インバータ１１０２およびクロックドインバータ１１０
３によって構成されたループにおいて保持される。
以上が１段分の動作である。次段は、ＣＫ、ＣＫＢの接続が逆になっており、上記とは
クロック信号の極性が逆の状態で同様の動作をする。これが交互に繰り返され、以後同様
に、図１１(Ｃ)に示すようにサンプリングパルスが順次出力される。
クロック信号の極性が逆の状態で同様の動作をする。これが交互に繰り返され、以後同様
に、図１１(Ｃ)に示すようにサンプリングパルスが順次出力される。
ＣＭＯＳ回路の特徴としては、論理が変わる(ＨレベルからＬレベルへ、あるいはＬレ
ベルからＨレベルへ)瞬間にのみ電流が流れ、ある論理の保持中には電流が流れない(実際
には微小なリーク電流の存在があるが)ため、回路全体での消費電流を低く抑えることが
可能な点が挙げられる。
ベルからＨレベルへ)瞬間にのみ電流が流れ、ある論理の保持中には電流が流れない(実際
には微小なリーク電流の存在があるが)ため、回路全体での消費電流を低く抑えることが
可能な点が挙げられる。
ところで、液晶や自発光素子を用いた表示装置の需要は、モバイル電子機器の小型化、
軽量化に伴って急速にその需要が増加しているが、歩留まり等の面から、その製造コスト
を十分に低く抑えることが難しい。今後の需要はさらに急速に増加することは容易に予測
され、そのため表示装置をより安価に供給できるようにすることが望まれている。
軽量化に伴って急速にその需要が増加しているが、歩留まり等の面から、その製造コスト
を十分に低く抑えることが難しい。今後の需要はさらに急速に増加することは容易に予測
され、そのため表示装置をより安価に供給できるようにすることが望まれている。
絶縁体上に駆動回路を作製する方法としては、複数のフォトマスクを用いて、活性層、
配線等のパターンを露光、エッチングを行って作りこんでいく方法が一般的であるが、こ
のときの工程数の多さが製造コストに直接影響しているため、可能な限り少ない工程数で
製造出来ることが理想的である。そこで、従来ＣＭＯＳ回路によって構成されていた駆動
回路を、Ｎチャネル型もしくはＰチャネル型のいずれか一方の導電型のみのＴＦＴを用い
て構成することが出来れば、イオンドーピング工程の一部を省略することが出来、さらに
フォトマスクの枚数も削減することが出来る。
配線等のパターンを露光、エッチングを行って作りこんでいく方法が一般的であるが、こ
のときの工程数の多さが製造コストに直接影響しているため、可能な限り少ない工程数で
製造出来ることが理想的である。そこで、従来ＣＭＯＳ回路によって構成されていた駆動
回路を、Ｎチャネル型もしくはＰチャネル型のいずれか一方の導電型のみのＴＦＴを用い
て構成することが出来れば、イオンドーピング工程の一部を省略することが出来、さらに
フォトマスクの枚数も削減することが出来る。
図９(Ａ)は、一般的に用いられているＣＭＯＳインバータ(I)と、一極性のみのＴＦＴ
を用いて構成したインバータ(II)(III)の例を示している。(II)はＴＦＴを負荷に用いた
インバータ、(III)は抵抗を負荷に用いたインバータである。以下に、それぞれの動作に
ついて述べる。
を用いて構成したインバータ(II)(III)の例を示している。(II)はＴＦＴを負荷に用いた
インバータ、(III)は抵抗を負荷に用いたインバータである。以下に、それぞれの動作に
ついて述べる。
図９(Ｂ)は、インバータに入力する信号の波形を示している。ここで、入力信号振幅は
、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ(ＶＳＳ＜ＶＤＤ)とする。ここではＶＳＳ＝０[
Ｖ]として考える。
、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ(ＶＳＳ＜ＶＤＤ)とする。ここではＶＳＳ＝０[
Ｖ]として考える。
回路動作について説明する。なお、説明を明確かつ簡単にするため、回路を構成するＮ
チャネル型ＴＦＴのしきい値電圧は、そのばらつきがないものとして一律(ＶｔｈＮ)とす
る。また、Ｐチャネル型ＴＦＴについても同様に、一律(ＶｔｈＰ)とする。
チャネル型ＴＦＴのしきい値電圧は、そのばらつきがないものとして一律(ＶｔｈＮ)とす
る。また、Ｐチャネル型ＴＦＴについても同様に、一律(ＶｔｈＰ)とする。
ＣＭＯＳインバータに図９(Ｂ)のような信号が入力されると、入力信号の電位がＨレベ
ルのとき、Ｐチャネル型ＴＦＴ９０１はＯＦＦし、Ｎチャネル型ＴＦＴ９０２がＯＮする
ことにより、出力ノードの電位はＬレベルとなる。逆に、入力信号の電位がＬレベルのと
き、Ｐチャネル型ＴＦＴ９０１がＯＮし、Ｎチャネル型ＴＦＴ９０２がＯＦＦすることに
より、出力ノードの電位はＨレベルとなる(図９(Ｃ))。
ルのとき、Ｐチャネル型ＴＦＴ９０１はＯＦＦし、Ｎチャネル型ＴＦＴ９０２がＯＮする
ことにより、出力ノードの電位はＬレベルとなる。逆に、入力信号の電位がＬレベルのと
き、Ｐチャネル型ＴＦＴ９０１がＯＮし、Ｎチャネル型ＴＦＴ９０２がＯＦＦすることに
より、出力ノードの電位はＨレベルとなる(図９(Ｃ))。
続いて、ＴＦＴを負荷に用いたインバータ(II)の動作について説明する。同じく図９(
Ｂ)に示すような信号が入力される場合を考える。まず、入力信号がＬレベルのとき、Ｎ
チャネル型ＴＦＴ９０４はＯＦＦする。一方、負荷ＴＦＴ９０３は常に飽和動作している
ことから、出力ノードの電位はＨレベル方向に引き上げられる。一方、入力信号がＨレベ
ルのとき、Ｎチャネル型ＴＦＴ９０４はＯＮする。ここで、負荷ＴＦＴ９０３の電流能力
よりも、Ｎチャネル型ＴＦＴ９０４の電流能力を十分に高くしておくことにより、出力ノ
ードの電位はＬレベル方向に引き下げられる。
Ｂ)に示すような信号が入力される場合を考える。まず、入力信号がＬレベルのとき、Ｎ
チャネル型ＴＦＴ９０４はＯＦＦする。一方、負荷ＴＦＴ９０３は常に飽和動作している
ことから、出力ノードの電位はＨレベル方向に引き上げられる。一方、入力信号がＨレベ
ルのとき、Ｎチャネル型ＴＦＴ９０４はＯＮする。ここで、負荷ＴＦＴ９０３の電流能力
よりも、Ｎチャネル型ＴＦＴ９０４の電流能力を十分に高くしておくことにより、出力ノ
ードの電位はＬレベル方向に引き下げられる。
抵抗を負荷に用いたインバータ(III)についても同様に、Ｎチャネル型ＴＦＴ９０６の
ＯＮ抵抗値を、負荷抵抗９０５の抵抗値よりも十分に低くしておくことにより、入力信号
がＨレベルのときは、Ｎチャネル型ＴＦＴ９０６がＯＮすることにより、出力ノードはＬ
レベル方向に引き下げられる。入力信号がＬレベルのときは、Ｎチャネル型ＴＦＴ９０６
はＯＦＦし、出力ノードはＨレベル方向に引き上げられる。
ＯＮ抵抗値を、負荷抵抗９０５の抵抗値よりも十分に低くしておくことにより、入力信号
がＨレベルのときは、Ｎチャネル型ＴＦＴ９０６がＯＮすることにより、出力ノードはＬ
レベル方向に引き下げられる。入力信号がＬレベルのときは、Ｎチャネル型ＴＦＴ９０６
はＯＦＦし、出力ノードはＨレベル方向に引き上げられる。
ただし、ＴＦＴを負荷に用いたインバータや抵抗を負荷に用いたインバータを用いる際
、以下のような問題点がある。図９(Ｄ)は、ＴＦＴを負荷に用いたインバータの出力波形
を示したものであるが、出力がＨレベルのときに、９０７で示す分だけＶＤＤよりも電位
が低くなる。負荷ＴＦＴ９０３において、出力ノード側の端子をソース、電源ＶＤＤ側の
端子をドレインとすると、ゲート電極とドレイン領域が接続されているので、このときの
ゲート電極の電位はＶＤＤである。また、この負荷ＴＦＴがＯＮしているための条件は、
(ＴＦＴ９０３のゲート・ソース間電圧＞ＶｔｈＮ)であるから、出力ノードの電位は、最
大でも(ＶＤＤ−ＶｔｈＮ)までしか上昇しない。つまり、９０７はＶｔｈＮに等しい。さ
らに、負荷ＴＦＴ９０３とＮチャネル型ＴＦＴ９０４の電流能力の比によっては、出力電
位がＬレベルのとき、９０８で示す分だけＶＳＳよりも電位が高くなる。これを十分にＶ
ＳＳに近づけるためには、負荷ＴＦＴ９０３に対し、Ｎチャネル型ＴＦＴ９０４の電流能
力を十分に大きくする必要がある。同様に、図９(Ｅ)は抵抗を負荷に用いたインバータの
出力波形を示したものであるが、負荷抵抗９０５の抵抗値とＮチャネル型ＴＦＴ９０６の
ＯＮ抵抗の比によっては、９０９で示す分だけ電位が高くなる。つまり、ここに示した一
極性のみのＴＦＴを用いて構成したインバータを用いると、入力信号の振幅に対し、出力
信号の振幅減衰が生ずることになる。
、以下のような問題点がある。図９(Ｄ)は、ＴＦＴを負荷に用いたインバータの出力波形
を示したものであるが、出力がＨレベルのときに、９０７で示す分だけＶＤＤよりも電位
が低くなる。負荷ＴＦＴ９０３において、出力ノード側の端子をソース、電源ＶＤＤ側の
端子をドレインとすると、ゲート電極とドレイン領域が接続されているので、このときの
ゲート電極の電位はＶＤＤである。また、この負荷ＴＦＴがＯＮしているための条件は、
(ＴＦＴ９０３のゲート・ソース間電圧＞ＶｔｈＮ)であるから、出力ノードの電位は、最
大でも(ＶＤＤ−ＶｔｈＮ)までしか上昇しない。つまり、９０７はＶｔｈＮに等しい。さ
らに、負荷ＴＦＴ９０３とＮチャネル型ＴＦＴ９０４の電流能力の比によっては、出力電
位がＬレベルのとき、９０８で示す分だけＶＳＳよりも電位が高くなる。これを十分にＶ
ＳＳに近づけるためには、負荷ＴＦＴ９０３に対し、Ｎチャネル型ＴＦＴ９０４の電流能
力を十分に大きくする必要がある。同様に、図９(Ｅ)は抵抗を負荷に用いたインバータの
出力波形を示したものであるが、負荷抵抗９０５の抵抗値とＮチャネル型ＴＦＴ９０６の
ＯＮ抵抗の比によっては、９０９で示す分だけ電位が高くなる。つまり、ここに示した一
極性のみのＴＦＴを用いて構成したインバータを用いると、入力信号の振幅に対し、出力
信号の振幅減衰が生ずることになる。
本発明は、以上のような課題を鑑みてなされたものであり、一極性のみのＴＦＴを用い
て回路を構成することにより、製造工程を削減して低コストで作製が可能であり、かつ振
幅減衰のない出力を得ることが出来るパルス出力回路およびシフトレジスタを提供するこ
とを目的とする。
て回路を構成することにより、製造工程を削減して低コストで作製が可能であり、かつ振
幅減衰のない出力を得ることが出来るパルス出力回路およびシフトレジスタを提供するこ
とを目的とする。
先程の図９(Ａ)の(II)に示したＴＦＴを負荷に用いたインバータにおいて、出力信号の
振幅が正常にＬレベル／Ｈレベル＝ＶＳＳ／ＶＤＤを取るための条件を考える。第１に、
図１０(Ａ)のような回路において、出力信号の電位がＬレベルとなるとき、その電位を十
分にＶＳＳに近づけるためには、電源ＶＤＤ・出力ノード(Ｏｕｔ)間の抵抗値に対し、電
源ＶＳＳ・出力ノード(Ｏｕｔ)間の抵抗値が十分に低くなっていればよい。すなわち、Ｎ
チャネル型ＴＦＴ１００２がＯＮしている期間、Ｎチャネル型ＴＦＴ１００１がＯＦＦし
ていればよい。
振幅が正常にＬレベル／Ｈレベル＝ＶＳＳ／ＶＤＤを取るための条件を考える。第１に、
図１０(Ａ)のような回路において、出力信号の電位がＬレベルとなるとき、その電位を十
分にＶＳＳに近づけるためには、電源ＶＤＤ・出力ノード(Ｏｕｔ)間の抵抗値に対し、電
源ＶＳＳ・出力ノード(Ｏｕｔ)間の抵抗値が十分に低くなっていればよい。すなわち、Ｎ
チャネル型ＴＦＴ１００２がＯＮしている期間、Ｎチャネル型ＴＦＴ１００１がＯＦＦし
ていればよい。
第２に、出力信号の電位がＨレベルとなるとき、その電位がＶＤＤに等しくなるには、Ｎ
チャネル型ＴＦＴ１００１のゲート・ソース間電圧の絶対値がＶｔｈＮを常に上回り、か
つＴＦＴ１００２が確実にＯＦＦしていればよい。つまり、出力ノードのＨレベルがＶＤ
Ｄとなる条件を満たすには、Ｎチャネル型ＴＦＴ１００１のゲート電極の電位は(ＶＤＤ
＋ＶｔｈＮ)よりも高くなる必要がある。
チャネル型ＴＦＴ１００１のゲート・ソース間電圧の絶対値がＶｔｈＮを常に上回り、か
つＴＦＴ１００２が確実にＯＦＦしていればよい。つまり、出力ノードのＨレベルがＶＤ
Ｄとなる条件を満たすには、Ｎチャネル型ＴＦＴ１００１のゲート電極の電位は(ＶＤＤ
＋ＶｔｈＮ)よりも高くなる必要がある。
そこで、本発明では以下のような手段を講じた。図１０(Ｂ)に示すように、Ｎチャネル
型ＴＦＴ１００１のゲート・ソース間に容量１００３を設ける。Ｎチャネル型ＴＦＴ１０
０１のゲート電極がある電位をもって浮遊状態となったとき、出力ノードの電位を上昇さ
せると、この容量１００３による容量結合によって、出力ノードの電位上昇分に伴って、
Ｎチャネル型ＴＦＴ１００１のゲート電極の電位も持ち上げられる。この効果を利用すれ
ば、Ｎチャネル型ＴＦＴ１００１のゲート電極の電位をＶＤＤよりも高く(正確には(ＶＤ
Ｄ＋ＶｔｈＮ)よりも高く)することが可能となる。よって出力ノードの電位を十分にＶＤ
Ｄまで引き上げることが可能となる。
型ＴＦＴ１００１のゲート・ソース間に容量１００３を設ける。Ｎチャネル型ＴＦＴ１０
０１のゲート電極がある電位をもって浮遊状態となったとき、出力ノードの電位を上昇さ
せると、この容量１００３による容量結合によって、出力ノードの電位上昇分に伴って、
Ｎチャネル型ＴＦＴ１００１のゲート電極の電位も持ち上げられる。この効果を利用すれ
ば、Ｎチャネル型ＴＦＴ１００１のゲート電極の電位をＶＤＤよりも高く(正確には(ＶＤ
Ｄ＋ＶｔｈＮ)よりも高く)することが可能となる。よって出力ノードの電位を十分にＶＤ
Ｄまで引き上げることが可能となる。
なお、図１０(Ｂ)において示した容量１００３は、ＴＦＴ１００１のゲート・ソース間
に寄生する容量を利用するようにしても良いし、実際に容量部分を作製しても良い。容量
部分を独立して作製する場合は、活性層材料、ゲート材料、および配線材料のうちいずれ
か２つを用いて、間に絶縁層を挟んだ構成として作製するのが簡単であり、望ましいが、
他の材料を用いて作製しても構わない。このとき、活性層を用いる場合は、活性層中に不
純物添加等を行って抵抗を下げておくのが望ましい。
に寄生する容量を利用するようにしても良いし、実際に容量部分を作製しても良い。容量
部分を独立して作製する場合は、活性層材料、ゲート材料、および配線材料のうちいずれ
か２つを用いて、間に絶縁層を挟んだ構成として作製するのが簡単であり、望ましいが、
他の材料を用いて作製しても構わない。このとき、活性層を用いる場合は、活性層中に不
純物添加等を行って抵抗を下げておくのが望ましい。
本発明の構成を以下に示す。
本発明のパルス出力回路は、
第１のトランジスタ乃至第３のトランジスタと、第１の信号入力部乃至第３の信号入力
部と、信号出力部と、電源とを有するパルス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記第２の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第３の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有することを特徴としている。
第１のトランジスタ乃至第３のトランジスタと、第１の信号入力部乃至第３の信号入力
部と、信号出力部と、電源とを有するパルス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記第２の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第３の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有することを特徴としている。
本発明のパルス出力回路は、第１のトランジスタ乃至第３のトランジスタと、第１の信
号入力部乃至第４の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパル
ス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記入力切替回路と電気的に接続され、
前記入力切替回路は、第２の信号入力部および第３の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第４の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有することを特徴としている。
号入力部乃至第４の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパル
ス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記入力切替回路と電気的に接続され、
前記入力切替回路は、第２の信号入力部および第３の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第４の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有することを特徴としている。
本発明のパルス出力回路は、第１のトランジスタ乃至第３のトランジスタと、第１の信
号入力部乃至第４の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパル
ス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記入力切替回路と電気的に接続され、
前記入力切替回路は、第２の信号入力部および第３の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第４の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有し、
前記入力切替回路が第１の状態のとき、前記第１のトランジスタの第１の電極は、前記
第２の信号入力部と導通し、かつ前記第３の信号入力部と非導通となり、
前記入力切替回路が第２の状態のとき、前記第１のトランジスタの第１の電極は、前記
第３の信号入力部と導通し、かつ前記第２の信号入力部と非導通となることを特徴として
いる。
号入力部乃至第４の信号入力部と、信号出力部と、電源と、入力切替回路とを有するパル
ス出力回路であって、
前記第１乃至第３のトランジスタはいずれも同一導電型であり、
前記第１のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第１のトランジスタの第１の電極は、前記入力切替回路と電気的に接続され、
前記入力切替回路は、第２の信号入力部および第３の信号入力部と電気的に接続され、
前記第１のトランジスタの第２の電極は、前記第２のトランジスタのゲート電極と電気
的に接続され、
前記第２のトランジスタの第１の電極は、前記第４の信号入力部と電気的に接続され、
前記第２のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第１の信号入力部と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記電源と電気的に接続され、
前記第３のトランジスタの第２の電極は、前記信号出力部と電気的に接続され、
前記第２のトランジスタのゲート電極と第１の電極との間、あるいは前記第２のトラン
ジスタのゲート電極と第２の電極との間に容量手段を有し、
前記入力切替回路が第１の状態のとき、前記第１のトランジスタの第１の電極は、前記
第２の信号入力部と導通し、かつ前記第３の信号入力部と非導通となり、
前記入力切替回路が第２の状態のとき、前記第１のトランジスタの第１の電極は、前記
第３の信号入力部と導通し、かつ前記第２の信号入力部と非導通となることを特徴として
いる。
本発明のパルス出力回路において、
前記入力切替回路は、
第４のトランジスタと、第５のトランジスタと、第５の信号入力部と、第６の信号入力
部とを有し、
前記第４のトランジスタと、前記第５のトランジスタとは、いずれも前記第１のトラン
ジスタ乃至前記第３のトランジスタと同一導電型であり、
前記第４のトランジスタのゲート電極は、前記第５の信号入力部と電気的に接続され、
前記第４のトランジスタの第１の電極は、前記第２の信号入力部と電気的に接続され、
前記第４のトランジスタの第２の電極は、前記第１のトランジスタの第１の電極と電気
的に接続され、
前記第５のトランジスタのゲート電極は、前記第６の信号入力部と電気的に接続され、
前記第５のトランジスタの第１の電極は、前記第３の信号入力部と電気的に接続され、
前記第５のトランジスタの第２の電極は、前記第１のトランジスタの第１の電極と電気
的に接続され、
前記第５の信号入力部に、入力切替信号が入力され、かつ前記第６の信号入力部に、入
力切替反転信号が入力されるとき、前記第４のトランジスタが導通し、かつ前記第５のト
ランジスタが非導通となり、
前記入力切替信号の極性が反転し、かつ前記入力切替反転信号の極性が反転するとき、
前記第４のトランジスタが非導通となり、かつ前記第５のトランジスタが導通することを
特徴としている。
前記入力切替回路は、
第４のトランジスタと、第５のトランジスタと、第５の信号入力部と、第６の信号入力
部とを有し、
前記第４のトランジスタと、前記第５のトランジスタとは、いずれも前記第１のトラン
ジスタ乃至前記第３のトランジスタと同一導電型であり、
前記第４のトランジスタのゲート電極は、前記第５の信号入力部と電気的に接続され、
前記第４のトランジスタの第１の電極は、前記第２の信号入力部と電気的に接続され、
前記第４のトランジスタの第２の電極は、前記第１のトランジスタの第１の電極と電気
的に接続され、
前記第５のトランジスタのゲート電極は、前記第６の信号入力部と電気的に接続され、
前記第５のトランジスタの第１の電極は、前記第３の信号入力部と電気的に接続され、
前記第５のトランジスタの第２の電極は、前記第１のトランジスタの第１の電極と電気
的に接続され、
前記第５の信号入力部に、入力切替信号が入力され、かつ前記第６の信号入力部に、入
力切替反転信号が入力されるとき、前記第４のトランジスタが導通し、かつ前記第５のト
ランジスタが非導通となり、
前記入力切替信号の極性が反転し、かつ前記入力切替反転信号の極性が反転するとき、
前記第４のトランジスタが非導通となり、かつ前記第５のトランジスタが導通することを
特徴としている。
本発明のパルス出力回路においては、
前記容量手段は、前記第２のトランジスタのゲート電極と、前記第２のトランジスタの
活性層との間で形成されていても良いし、活性層材料、ゲート電極を形成する材料、ある
いは配線材料のうちいずれか２つの材料の間で形成されていても良い。
前記容量手段は、前記第２のトランジスタのゲート電極と、前記第２のトランジスタの
活性層との間で形成されていても良いし、活性層材料、ゲート電極を形成する材料、ある
いは配線材料のうちいずれか２つの材料の間で形成されていても良い。
本発明のパルス出力回路を用いて、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴とするシフトレジスタが提供される。
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴とするシフトレジスタが提供される。
本発明のシフトレジスタは、
第１のクロック信号線乃至第４のクロック信号線と、スタートパルス入力線とを有し、
４ｎ−３段目(ｎは自然数、１≦ｎ)の前記パルス出力回路において、
前記第１の信号入力部は、前記第１のクロック信号線と電気的に接続され、
前記第２の信号入力部は、ｎ＝１のとき、前記スタートパルス入力線と電気的に接続さ
れ、ｎ≠１のとき、４(ｎ−１)段目の前記パルス出力回路の前記信号出力部と電気的に接
続され、
前記第３の信号入力部は、前記第３のクロック信号線と電気的に接続され、
４ｎ−２段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第２のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−３段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第４のクロック信号線と電気的に接続され、
４ｎ−１段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第３のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−２段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第１のクロック信号線と電気的に接続され、
４ｎ段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第４のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−１段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第２のクロック信号線と電気的に接続され、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴としている。
第１のクロック信号線乃至第４のクロック信号線と、スタートパルス入力線とを有し、
４ｎ−３段目(ｎは自然数、１≦ｎ)の前記パルス出力回路において、
前記第１の信号入力部は、前記第１のクロック信号線と電気的に接続され、
前記第２の信号入力部は、ｎ＝１のとき、前記スタートパルス入力線と電気的に接続さ
れ、ｎ≠１のとき、４(ｎ−１)段目の前記パルス出力回路の前記信号出力部と電気的に接
続され、
前記第３の信号入力部は、前記第３のクロック信号線と電気的に接続され、
４ｎ−２段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第２のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−３段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第４のクロック信号線と電気的に接続され、
４ｎ−１段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第３のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−２段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第１のクロック信号線と電気的に接続され、
４ｎ段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第４のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−１段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記第２のクロック信号線と電気的に接続され、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴としている。
本発明のシフトレジスタは、
第１のクロック信号線乃至第４のクロック信号線と、スタートパルス入力線とを有し、
４ｎ−３段目(ｎは自然数、１≦ｎ)の前記パルス出力回路において、
前記第１の信号入力部は、前記第１のクロック信号線と電気的に接続され、
前記第２の信号入力部は、ｎ＝１のとき、前記スタートパルス入力線と電気的に接続さ
れ、ｎ≠１のとき、４(ｎ−１)段目の前記パルス出力回路の前記信号出力部と電気的に接
続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ−２段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第３のクロック信号線と電気的に接続され、
４ｎ−２段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第２のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−３段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ−１段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第４のクロック信号線と電気的に接続され、
４ｎ−１段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第３のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−２段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ段目の前記パルス
出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第１のクロック信号線と電気的に接続され、
４ｎ段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第４のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−１段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ＋１段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第２のクロック信号線と電気的に接続され、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴としている。
第１のクロック信号線乃至第４のクロック信号線と、スタートパルス入力線とを有し、
４ｎ−３段目(ｎは自然数、１≦ｎ)の前記パルス出力回路において、
前記第１の信号入力部は、前記第１のクロック信号線と電気的に接続され、
前記第２の信号入力部は、ｎ＝１のとき、前記スタートパルス入力線と電気的に接続さ
れ、ｎ≠１のとき、４(ｎ−１)段目の前記パルス出力回路の前記信号出力部と電気的に接
続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ−２段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第３のクロック信号線と電気的に接続され、
４ｎ−２段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第２のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−３段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ−１段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第４のクロック信号線と電気的に接続され、
４ｎ−１段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第３のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−２段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ段目の前記パルス
出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第１のクロック信号線と電気的に接続され、
４ｎ段目の前記パルス出力回路において、
前記第１の信号入力部は、前記第４のクロック信号線と電気的に接続され、
前記第２の信号入力部は、前記４ｎ−１段目の前期パルス出力回路の前期信号出力部と
電気的に接続され、
前記第３の信号入力部は、前記スタートパルス入力線、もしくは４ｎ＋１段目の前記パ
ルス出力回路の前記信号出力部のいずれか一方と電気的に接続され、
前記第４の信号入力部は、前記第２のクロック信号線と電気的に接続され、
第１のクロック信号乃至第４のクロック信号と、スタートパルスとにしたがって順次サ
ンプリングパルスを出力することを特徴としている。
本発明のパルス出力回路は、Ｎチャネル型のトランジスタのみを用いて構成されていて
も良いし、Ｐチャネル型のトランジスタのみを用いて構成されていても良い。
も良いし、Ｐチャネル型のトランジスタのみを用いて構成されていても良い。
本発明のシフトレジスタは、Ｎチャネル型のトランジスタのみを用いて構成されていて
も良いし、Ｐチャネル型のトランジスタのみを用いて構成されていても良い。
も良いし、Ｐチャネル型のトランジスタのみを用いて構成されていても良い。
本発明によって、表示装置の駆動回路および画素部を、一導電型のＴＦＴのみによって
構成した場合にも、ＴＦＴのしきい値に起因した出力パルスの振幅減衰を生ずることなく
、正常な振幅の出力パルスを得ることが可能となり、表示装置の作製工程を削減すること
によって、低コスト化、歩留まりの向上に寄与し、より安価に表示装置の供給が可能とな
る。
構成した場合にも、ＴＦＴのしきい値に起因した出力パルスの振幅減衰を生ずることなく
、正常な振幅の出力パルスを得ることが可能となり、表示装置の作製工程を削減すること
によって、低コスト化、歩留まりの向上に寄与し、より安価に表示装置の供給が可能とな
る。
図１(Ａ)は、本発明のシフトレジスタの概略図である。図１(Ａ)のブロック図中、１０
０で示されるブロックが１段分のサンプリングパルスを出力するパルス出力回路であり、
このパルス出力回路を複数段連続に接続して、図１(Ａ)に示すシフトレジスタが構成され
る。図１(Ａ)に示したシフトレジスタは、第１のクロック信号線〜第４のクロック信号線
、およびスタートパルス入力線を有している。第１のクロック信号線〜第４のクロック信
号線より、それぞれ第１のクロック信号〜第４のクロック信号(ＣＫ１〜ＣＫ４)が入力さ
れ、スタートパルス入力線より、スタートパルス(ＳＰ)が入力される。
０で示されるブロックが１段分のサンプリングパルスを出力するパルス出力回路であり、
このパルス出力回路を複数段連続に接続して、図１(Ａ)に示すシフトレジスタが構成され
る。図１(Ａ)に示したシフトレジスタは、第１のクロック信号線〜第４のクロック信号線
、およびスタートパルス入力線を有している。第１のクロック信号線〜第４のクロック信
号線より、それぞれ第１のクロック信号〜第４のクロック信号(ＣＫ１〜ＣＫ４)が入力さ
れ、スタートパルス入力線より、スタートパルス(ＳＰ)が入力される。
図１(Ｂ)に、ブロック１００の詳細な回路構成を示す。ＴＦＴ１０１のゲート電極およ
びＴＦＴ１０３のゲート電極は、第１の信号入力部(ＣＫＡ)と接続されている。ＴＦＴ１
０１の入力電極は、第２の信号入力部(Ｉｎ)と接続され、出力電極はＴＦＴ１０２のゲー
ト電極および、容量１０４の電極の一端と接続されている。ＴＦＴ１０２の入力電極は、
第３の信号入力部(ＣＫＢ)と接続されている。ＴＦＴ１０２の出力電極と、ＴＦＴ１０３
の出力電極、および容量１０４の他の一端は、信号出力部(Ｏｕｔ)と接続されている。Ｔ
ＦＴ１０３の入力電極は、低電位側電源(ＶＳＳ)と接続されている。
びＴＦＴ１０３のゲート電極は、第１の信号入力部(ＣＫＡ)と接続されている。ＴＦＴ１
０１の入力電極は、第２の信号入力部(Ｉｎ)と接続され、出力電極はＴＦＴ１０２のゲー
ト電極および、容量１０４の電極の一端と接続されている。ＴＦＴ１０２の入力電極は、
第３の信号入力部(ＣＫＢ)と接続されている。ＴＦＴ１０２の出力電極と、ＴＦＴ１０３
の出力電極、および容量１０４の他の一端は、信号出力部(Ｏｕｔ)と接続されている。Ｔ
ＦＴ１０３の入力電極は、低電位側電源(ＶＳＳ)と接続されている。
なお、本実施形態で示す回路は。Ｎチャネル型ＴＦＴのみを用いて構成したものである
が、Ｐチャネル型ＴＦＴのみを用いて同様の回路を構成することも可能である。
が、Ｐチャネル型ＴＦＴのみを用いて同様の回路を構成することも可能である。
第１の信号入力部(ＣＫＡ)に入力されるクロック信号と、第３の信号入力部(ＣＫＢ)に
入力されるクロック信号とは、互いの極性が反転した信号である。また、第１のクロック
信号に対し、第２のクロック信号はその位相が１／４周期遅れたものであり、第３のクロ
ック信号は、第２のクロック信号に対してさらに位相が１／４周期遅れている。第４のク
ロック信号は、第３のクロック信号に対してさらに位相が１／４周期遅れている。つまり
、第３のクロック信号は第１のクロック信号に対して、１／２周期の遅れをもっており、
ちょうど極性が反転したものに等しい。同様に、第４のクロック信号は第２のクロック信
号に対して、１／２周期の遅れをもっており、ちょうど極性が反転したものに等しい。
入力されるクロック信号とは、互いの極性が反転した信号である。また、第１のクロック
信号に対し、第２のクロック信号はその位相が１／４周期遅れたものであり、第３のクロ
ック信号は、第２のクロック信号に対してさらに位相が１／４周期遅れている。第４のク
ロック信号は、第３のクロック信号に対してさらに位相が１／４周期遅れている。つまり
、第３のクロック信号は第１のクロック信号に対して、１／２周期の遅れをもっており、
ちょうど極性が反転したものに等しい。同様に、第４のクロック信号は第２のクロック信
号に対して、１／２周期の遅れをもっており、ちょうど極性が反転したものに等しい。
図１(Ｂ)に示したパルス出力回路を複数段連続に用いてなるシフトレジスタにおいて、
第２の信号入力部(Ｉｎ)には、前段からの出力パルスが入力される。ここで、第１段目に
おいては、第２の信号入力部(Ｉｎ)には、スタートパルスが入力される。
第２の信号入力部(Ｉｎ)には、前段からの出力パルスが入力される。ここで、第１段目に
おいては、第２の信号入力部(Ｉｎ)には、スタートパルスが入力される。
また、表１に示すように、４ｎ−３段目(ｎは自然数、１≦ｎ)において、第１の信号入
力部(ＣＫＡ)には、第１のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には、第
３のクロック信号が入力される。４ｎ−２段目(ｎは自然数、１≦ｎ)において、第１の信
号入力部(ＣＫＡ)には、第２のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には
、第４のクロック信号が入力される。４ｎ−１段目において、第１の信号入力部(ＣＫＡ)
には、第３のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には、第１のクロック
信号が入力される。４ｎ段目において、第１の信号入力部(ＣＫＡ)には、第４のクロック
信号が入力され、第３の信号入力部(ＣＫＢ)には、第１のクロック信号が入力される。
力部(ＣＫＡ)には、第１のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には、第
３のクロック信号が入力される。４ｎ−２段目(ｎは自然数、１≦ｎ)において、第１の信
号入力部(ＣＫＡ)には、第２のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には
、第４のクロック信号が入力される。４ｎ−１段目において、第１の信号入力部(ＣＫＡ)
には、第３のクロック信号が入力され、第３の信号入力部(ＣＫＢ)には、第１のクロック
信号が入力される。４ｎ段目において、第１の信号入力部(ＣＫＡ)には、第４のクロック
信号が入力され、第３の信号入力部(ＣＫＢ)には、第１のクロック信号が入力される。
つまり、本実施形態のシフトレジスタは、連続した４段のパルス出力回路を含む部分を
構成単位とし、この構成単位が繰り返されてなる。また、仮にパルス出力回路の接続段数
が４段以下の場合であっても、クロック信号の入力順序は、表１にしたがう。
構成単位とし、この構成単位が繰り返されてなる。また、仮にパルス出力回路の接続段数
が４段以下の場合であっても、クロック信号の入力順序は、表１にしたがう。
図１に示す回路図および、図２に示すタイミングチャートを用いて、回路の動作につい
て説明する。ここで、クロック信号およびスタートパルスの電圧振幅は、Ｌレベル／Ｈレ
ベル＝ＶＳＳ／ＶＤＤとし、このとき、ＶＳＳ＜ＶＤＤであるものとして説明する。
て説明する。ここで、クロック信号およびスタートパルスの電圧振幅は、Ｌレベル／Ｈレ
ベル＝ＶＳＳ／ＶＤＤとし、このとき、ＶＳＳ＜ＶＤＤであるものとして説明する。
＜１＞１段目のパルス出力回路において、ＴＦＴ１０１、１０３のゲート電極には第１の
クロック信号(ＣＫ１)が入力されてＨレベルとなり、ＴＦＴ１０１、１０３がＯＮする。
このとき、スタートパルス(ＳＰ)はまだ入力されていないので、ＴＦＴ１０２のゲート電
極の電位はＬレベルである。よって、信号出力部(Ｏｕｔ)の電位がＬレベルに確定される
。
クロック信号(ＣＫ１)が入力されてＨレベルとなり、ＴＦＴ１０１、１０３がＯＮする。
このとき、スタートパルス(ＳＰ)はまだ入力されていないので、ＴＦＴ１０２のゲート電
極の電位はＬレベルである。よって、信号出力部(Ｏｕｔ)の電位がＬレベルに確定される
。
＜２＞次に、信号入力部(Ｉｎ)より入力されるスタートパルス(ＳＰ)がＨレベルになる
と、ＴＦＴ１０２のゲート電極の電位は、(ＶＤＤ−ＶｔｈＮ)まで上昇した後、浮遊状態
となる。これにより、ＴＦＴ１０２がＯＮするが、信号入力部(ＣＫＢ)に入力される第３
のクロック信号(ＣＫ３)はこの時点ではＬレベルであり、信号出力部(Ｏｕｔ)の電位変化
はない。
と、ＴＦＴ１０２のゲート電極の電位は、(ＶＤＤ−ＶｔｈＮ)まで上昇した後、浮遊状態
となる。これにより、ＴＦＴ１０２がＯＮするが、信号入力部(ＣＫＢ)に入力される第３
のクロック信号(ＣＫ３)はこの時点ではＬレベルであり、信号出力部(Ｏｕｔ)の電位変化
はない。
＜３＞次に、第１のクロック信号(ＣＫ１)がＬレベルとなり、ＴＦＴ１０１、１０３が
ＯＦＦする。同時に第３のクロック信号(ＣＫ３)がＨレベルとなる。ＴＦＴ１０２はすで
にＯＮしているので、信号出力部(Ｏｕｔ)の電位は上昇する。ここで、ＴＦＴ１０１はす
でにＯＦＦしていることから、ＴＦＴ１０２のゲート電極は、その電位が(ＶＤＤ−Ｖｔ
ｈＮ)のまま浮遊状態となっているが、信号出力部(Ｏｕｔ)の電位が上昇するのに伴い、
容量１０４の働きによって、ＴＦＴ１０２のゲート電極の電位は、(ＶＤＤ−ＶｔｈＮ)か
らさらに上昇し、(ＶＤＤ＋ＶｔｈＮ)よりも高い電位を取る。よって、信号出力部(Ｏｕ
ｔ)がＨレベルとなったとき、その電位はＶＤＤに等しくなる。
ＯＦＦする。同時に第３のクロック信号(ＣＫ３)がＨレベルとなる。ＴＦＴ１０２はすで
にＯＮしているので、信号出力部(Ｏｕｔ)の電位は上昇する。ここで、ＴＦＴ１０１はす
でにＯＦＦしていることから、ＴＦＴ１０２のゲート電極は、その電位が(ＶＤＤ−Ｖｔ
ｈＮ)のまま浮遊状態となっているが、信号出力部(Ｏｕｔ)の電位が上昇するのに伴い、
容量１０４の働きによって、ＴＦＴ１０２のゲート電極の電位は、(ＶＤＤ−ＶｔｈＮ)か
らさらに上昇し、(ＶＤＤ＋ＶｔｈＮ)よりも高い電位を取る。よって、信号出力部(Ｏｕ
ｔ)がＨレベルとなったとき、その電位はＶＤＤに等しくなる。
＜４＞やがて、スタートパルス(ＳＰ)がＬレベルとなる。続いて第１のクロック信号(
ＣＫ１)が再びＨレベルとなると、ＴＦＴ１０１、１０３がＯＮして、ＴＦＴ１０２のゲ
ート電極の電位はＬレベルとなってＯＦＦする。一方、ＴＦＴ１０３がＯＮしているので
、信号出力部(Ｏｕｔ)の電位はＬレベルとなる。
ＣＫ１)が再びＨレベルとなると、ＴＦＴ１０１、１０３がＯＮして、ＴＦＴ１０２のゲ
ート電極の電位はＬレベルとなってＯＦＦする。一方、ＴＦＴ１０３がＯＮしているので
、信号出力部(Ｏｕｔ)の電位はＬレベルとなる。
以上の動作が最終段まで行われ、順次サンプリングパルスが出力される。本発明のパル
ス出力回路を用いて構成したシフトレジスタは、一導電型のＴＦＴのみによって構成され
ているが、ＴＦＴのしきい値に起因した出力パルスの振幅減衰を生ずることなく、正常な
振幅の出力パルスを得ることが出来る。また、サンプリングパルスを出力しない期間にお
いても、信号入力部(ＣＫＡ)より入力されるクロック信号がＨレベルとなるたびにＴＦＴ
１０３がＯＮし、信号出力部(Ｏｕｔ)の電位をＬレベルに確定する。よって信号出力部が
長い期間浮遊状態とならないため、比較的動作周波数の低い回路、例えばゲート信号線駆
動回路等においても用いることが出来る。
ス出力回路を用いて構成したシフトレジスタは、一導電型のＴＦＴのみによって構成され
ているが、ＴＦＴのしきい値に起因した出力パルスの振幅減衰を生ずることなく、正常な
振幅の出力パルスを得ることが出来る。また、サンプリングパルスを出力しない期間にお
いても、信号入力部(ＣＫＡ)より入力されるクロック信号がＨレベルとなるたびにＴＦＴ
１０３がＯＮし、信号出力部(Ｏｕｔ)の電位をＬレベルに確定する。よって信号出力部が
長い期間浮遊状態とならないため、比較的動作周波数の低い回路、例えばゲート信号線駆
動回路等においても用いることが出来る。
以下に、本発明の実施例について記載する。
図３(Ａ)は、本発明の実施形態にて示したシフトレジスタに、走査方向反転機能を付加
したものの例である。図１(Ａ)に示した回路と比較して、入力切替信号(ＬＲ)および入力
切替反転信号(ＲＬ)を追加している。
したものの例である。図１(Ａ)に示した回路と比較して、入力切替信号(ＬＲ)および入力
切替反転信号(ＲＬ)を追加している。
図３(Ｂ)は、図３(Ａ)において、ブロック３００で示される１段分のパルス出力回路の
構成を詳細に示したものである。ＴＦＴ３０１〜３０３および容量３０４で構成されるパ
ルス出力回路は、図１(Ｂ)に示したものと同様であるが、ＴＦＴ３０５、３０６でなるス
イッチ、第５の信号入力部、および第６の信号入力部とを用いて構成される入力切替回路
３１０を有する。
構成を詳細に示したものである。ＴＦＴ３０１〜３０３および容量３０４で構成されるパ
ルス出力回路は、図１(Ｂ)に示したものと同様であるが、ＴＦＴ３０５、３０６でなるス
イッチ、第５の信号入力部、および第６の信号入力部とを用いて構成される入力切替回路
３１０を有する。
ＴＦＴ３０５、３０６の出力電極は、いずれもＴＦＴ３０１の入力電極と接続されてい
る。ＴＦＴ３０５の入力電極は、第２の信号入力部(ＩｎＬ)と接続され、ゲート電極は第
５の信号入力部(Ｌ)と電気的に接続されている。ＴＦＴ３０６の入力電極は、第３の信号
入力部(ＩｎＲ)と接続され、ゲート電極は第６の信号入力部(Ｒ)と電気的に接続されてい
る。第５の信号入力部(Ｌ)には入力切替信号(ＬＲ)が入力され、第６の信号入力部(Ｒ)に
は入力切替反転信号(ＲＬ)が入力されている。ＬＲおよびＲＬは、互いに排他的にＨレベ
ルもしくはＬレベルをとり、したがって本実施例の入力切替回路３１０は、次の２つの状
態をとる。
る。ＴＦＴ３０５の入力電極は、第２の信号入力部(ＩｎＬ)と接続され、ゲート電極は第
５の信号入力部(Ｌ)と電気的に接続されている。ＴＦＴ３０６の入力電極は、第３の信号
入力部(ＩｎＲ)と接続され、ゲート電極は第６の信号入力部(Ｒ)と電気的に接続されてい
る。第５の信号入力部(Ｌ)には入力切替信号(ＬＲ)が入力され、第６の信号入力部(Ｒ)に
は入力切替反転信号(ＲＬ)が入力されている。ＬＲおよびＲＬは、互いに排他的にＨレベ
ルもしくはＬレベルをとり、したがって本実施例の入力切替回路３１０は、次の２つの状
態をとる。
第１に、ＬＲがＨレベル、ＲＬがＬレベルのとき、ＴＦＴ３０５がＯＮし、かつＴＦＴ
３０６がＯＦＦする。したがってＴＦＴ３０１の入力電極には、第２の信号入力部(Ｉｎ
Ｌ)から、前段のサンプリングパルスが入力される。第２に、ＬＲがＬレベル、ＲＬがＨ
レベルのとき、ＴＦＴ３０５がＯＦＦし、ＴＦＴ３０６がＯＮする。したがってＴＦＴ３
０１の入力電極には、第３の信号入力部(ＩｎＲ)から、前段のサンプリングパルスが入力
される。
３０６がＯＦＦする。したがってＴＦＴ３０１の入力電極には、第２の信号入力部(Ｉｎ
Ｌ)から、前段のサンプリングパルスが入力される。第２に、ＬＲがＬレベル、ＲＬがＨ
レベルのとき、ＴＦＴ３０５がＯＦＦし、ＴＦＴ３０６がＯＮする。したがってＴＦＴ３
０１の入力電極には、第３の信号入力部(ＩｎＲ)から、前段のサンプリングパルスが入力
される。
図３(Ａ)のシフトレジスタにおいては、ＬＲがＨレベル、ＲＬがＬレベルのとき、サン
プリングパルスの出力は１段目、２段目、・・・、最終段の順となり、ＬＲがＬレベル、
ＲＬがＨレベルのとき、サンプリングパルスの出力は最終段、・・・、２段目、１段目の
順となる。
プリングパルスの出力は１段目、２段目、・・・、最終段の順となり、ＬＲがＬレベル、
ＲＬがＨレベルのとき、サンプリングパルスの出力は最終段、・・・、２段目、１段目の
順となる。
また走査方向を切り替える際は、クロック信号の入力タイミングを変更する必要がある
。図２に示したタイミングチャートは、順方向走査のときのものである。図４に、逆方向
走査のときのタイミングチャートを示す。それぞれのクロック信号は、図２の時とは逆に
、第４のクロック信号から１／４周期遅れて第３のクロック信号が入力され、さらに１／
４周期遅れて第２のクロック信号が入力され、さらに１／４周期遅れて第１のクロック信
号が入力される。このとき、スタートパルスの入力タイミングは、シフトレジスタに用い
ているパルス出力回路の段数、つまり、最初にサンプリングパルスを出力すべきパルス出
力回路が、どのクロック信号によって駆動されるかによって決定する。図４は、端部のパ
ルス出力回路において、信号入力部(ＣＫＡ)には第４のクロック信号が、信号入力部(Ｃ
ＫＢ)には第２のクロック信号が入力される場合を例としている。
。図２に示したタイミングチャートは、順方向走査のときのものである。図４に、逆方向
走査のときのタイミングチャートを示す。それぞれのクロック信号は、図２の時とは逆に
、第４のクロック信号から１／４周期遅れて第３のクロック信号が入力され、さらに１／
４周期遅れて第２のクロック信号が入力され、さらに１／４周期遅れて第１のクロック信
号が入力される。このとき、スタートパルスの入力タイミングは、シフトレジスタに用い
ているパルス出力回路の段数、つまり、最初にサンプリングパルスを出力すべきパルス出
力回路が、どのクロック信号によって駆動されるかによって決定する。図４は、端部のパ
ルス出力回路において、信号入力部(ＣＫＡ)には第４のクロック信号が、信号入力部(Ｃ
ＫＢ)には第２のクロック信号が入力される場合を例としている。
本実施例においては、一極性のみのＴＦＴを用いて表示装置を作製した例について説明
する。
する。
図１２は、表示装置の全体概略図である。基板１２００上に、ソース信号線駆動回路１
２０１、ゲート信号線駆動回路１２０２、および画素部１２０３を一体形成している。画
素部１２０３において、点線枠１２１０で囲まれた部分が１画素である。図１２の例では
、液晶表示装置の画素を示しており、１個のＴＦＴ(以下、画素ＴＦＴと表記する)によっ
て液晶素子の一方の電極に電荷を印加する際のＯＮ、ＯＦＦ制御を行っている。ソース信
号線駆動回路１２０１およびゲート信号線駆動回路１２０２を駆動する信号(クロック信
号、スタートパルス等)は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ
)１２０４を介して、外部より入力される。
２０１、ゲート信号線駆動回路１２０２、および画素部１２０３を一体形成している。画
素部１２０３において、点線枠１２１０で囲まれた部分が１画素である。図１２の例では
、液晶表示装置の画素を示しており、１個のＴＦＴ(以下、画素ＴＦＴと表記する)によっ
て液晶素子の一方の電極に電荷を印加する際のＯＮ、ＯＦＦ制御を行っている。ソース信
号線駆動回路１２０１およびゲート信号線駆動回路１２０２を駆動する信号(クロック信
号、スタートパルス等)は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ
)１２０４を介して、外部より入力される。
図５は、図１２に示した表示装置における、ソース信号線駆動回路１２０１の全体構成
を示した図である。このソース信号線駆動回路は、クロック信号用レベルシフタ５０１、
スタートパルス用レベルシフタ５０２、シフトレジスタを構成するパルス出力回路５０３
、ＮＡＮＤ回路５０４、バッファ５０５、サンプリングスイッチ５０６を有しており、外
部より入力される信号は、第１〜第４のクロック信号(ＣＫ１〜ＣＫ４)、スタートパルス
(ＳＰ)、入力切替信号(ＬＲ)および入力切替反転信号(ＲＬ)、アナログ映像信号(Ｖｉｄ
ｅｏ１〜Ｖｉｄｅｏ１２)である。この中で、第１〜第４のクロック信号(ＣＫ１〜ＣＫ４
)およびスタートパルス(ＳＰ)に関しては、外部から低電圧振幅の信号として入力された
直後、レベルシフタによって振幅変換を受け、高電圧振幅の信号として駆動回路に入力さ
れる。また、本実施例の表示装置におけるソース信号線駆動回路は、シフトレジスタ中の
１段のパルス出力回路より出力されるサンプリングパルスが、サンプリングスイッチ５０
６を駆動することによって、ソース信号線１２列分のアナログ映像信号を同時にサンプリ
ングしている。
を示した図である。このソース信号線駆動回路は、クロック信号用レベルシフタ５０１、
スタートパルス用レベルシフタ５０２、シフトレジスタを構成するパルス出力回路５０３
、ＮＡＮＤ回路５０４、バッファ５０５、サンプリングスイッチ５０６を有しており、外
部より入力される信号は、第１〜第４のクロック信号(ＣＫ１〜ＣＫ４)、スタートパルス
(ＳＰ)、入力切替信号(ＬＲ)および入力切替反転信号(ＲＬ)、アナログ映像信号(Ｖｉｄ
ｅｏ１〜Ｖｉｄｅｏ１２)である。この中で、第１〜第４のクロック信号(ＣＫ１〜ＣＫ４
)およびスタートパルス(ＳＰ)に関しては、外部から低電圧振幅の信号として入力された
直後、レベルシフタによって振幅変換を受け、高電圧振幅の信号として駆動回路に入力さ
れる。また、本実施例の表示装置におけるソース信号線駆動回路は、シフトレジスタ中の
１段のパルス出力回路より出力されるサンプリングパルスが、サンプリングスイッチ５０
６を駆動することによって、ソース信号線１２列分のアナログ映像信号を同時にサンプリ
ングしている。
図６(Ａ)は、クロック信号用レベルシフタ５０１の構成を示している。これは、互いに
逆の極性を有するクロック信号(ＣＫ１とＣＫ３、あるいはＣＫ２とＣＫ４)を１組とし、
１入力型レベルシフタ回路を並列に配置してそれぞれ振幅変換を行い(Ｓｔａｇｅ１)、以
後のバッファ段(Ｓｔａｇｅ２〜Ｓｔａｇｅ４)では、互いの出力をそれぞれの反転入力と
して用いる構成をとっている。
逆の極性を有するクロック信号(ＣＫ１とＣＫ３、あるいはＣＫ２とＣＫ４)を１組とし、
１入力型レベルシフタ回路を並列に配置してそれぞれ振幅変換を行い(Ｓｔａｇｅ１)、以
後のバッファ段(Ｓｔａｇｅ２〜Ｓｔａｇｅ４)では、互いの出力をそれぞれの反転入力と
して用いる構成をとっている。
図６(Ａ)に示した回路の動作について説明する。なお、ここで用いている電源の電位は
、ＶＳＳ、ＶＤＤ１、ＶＤＤ２の３電位であり、ＶＳＳ＜ＶＤＤ１＜ＶＤＤ２である。本
実施例では、ＶＳＳ＝０[Ｖ]、ＶＤＤ１＝５[Ｖ]、ＶＤＤ２＝１６[Ｖ]とした。また、図
６(Ａ)において、ＴＦＴ６０１、６０３、６０６、６０８はダブルゲート構造をとってい
るが、これらはシングルゲートでも良いし、３つ以上のゲート電極を有するマルチゲート
構造であっても良い。その他のＴＦＴに関しても、ゲート電極の数による制限は特に設け
ない。
、ＶＳＳ、ＶＤＤ１、ＶＤＤ２の３電位であり、ＶＳＳ＜ＶＤＤ１＜ＶＤＤ２である。本
実施例では、ＶＳＳ＝０[Ｖ]、ＶＤＤ１＝５[Ｖ]、ＶＤＤ２＝１６[Ｖ]とした。また、図
６(Ａ)において、ＴＦＴ６０１、６０３、６０６、６０８はダブルゲート構造をとってい
るが、これらはシングルゲートでも良いし、３つ以上のゲート電極を有するマルチゲート
構造であっても良い。その他のＴＦＴに関しても、ゲート電極の数による制限は特に設け
ない。
信号入力部(ＣＫ ｉｎ１)より、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ１の振幅を有す
る第１のクロック信号(ＣＫ１)が入力される。ＣＫ１がＨレベルのとき、ＴＦＴ６０２、
６０４がＯＮし、ＴＦＴ６０３のゲート電極の電位がＬレベルとなってＯＦＦする。ここ
で、ＴＦＴ６０２のＯＮ抵抗は、ＴＦＴ６０１のそれよりも十分に低く設計しておく。よ
ってノードαには、Ｌレベルが現れる。ＣＫ１がＬレベルのとき、ＴＦＴ６０２、６０４
はＯＦＦする。よって、飽和動作しているＴＦＴ６０１を通じて、ＴＦＴ６０３のゲート
電極の電位はＶＤＤ２側に引き上げられ、その電位が(ＶＤＤ２−ＶｔｈＮ)となったとこ
ろでＴＦＴ６０１はＯＦＦし、ＴＦＴ６０３のゲート電極が浮遊状態となる。これにより
ＴＦＴ６０３がＯＮし、ノードαの電位はＶＤＤ２側に引き上げられる。ここで、容量６
０５の働きにより、ノードαの電位上昇に伴って、浮遊状態となっているＴＦＴ６０３の
ゲート電極の電位が引き上げられ、その電位はＶＤＤ２よりも高い電位をとり、(ＶＤＤ
２＋ＶｔｈＮ)を上回ることによって、ノードαに現れるＨレベルはＶＤＤ２に等しくな
る。よって、出力信号のＬレベルはＶＳＳ、ＨレベルはＶＤＤ２となり、振幅変換が完了
する。
る第１のクロック信号(ＣＫ１)が入力される。ＣＫ１がＨレベルのとき、ＴＦＴ６０２、
６０４がＯＮし、ＴＦＴ６０３のゲート電極の電位がＬレベルとなってＯＦＦする。ここ
で、ＴＦＴ６０２のＯＮ抵抗は、ＴＦＴ６０１のそれよりも十分に低く設計しておく。よ
ってノードαには、Ｌレベルが現れる。ＣＫ１がＬレベルのとき、ＴＦＴ６０２、６０４
はＯＦＦする。よって、飽和動作しているＴＦＴ６０１を通じて、ＴＦＴ６０３のゲート
電極の電位はＶＤＤ２側に引き上げられ、その電位が(ＶＤＤ２−ＶｔｈＮ)となったとこ
ろでＴＦＴ６０１はＯＦＦし、ＴＦＴ６０３のゲート電極が浮遊状態となる。これにより
ＴＦＴ６０３がＯＮし、ノードαの電位はＶＤＤ２側に引き上げられる。ここで、容量６
０５の働きにより、ノードαの電位上昇に伴って、浮遊状態となっているＴＦＴ６０３の
ゲート電極の電位が引き上げられ、その電位はＶＤＤ２よりも高い電位をとり、(ＶＤＤ
２＋ＶｔｈＮ)を上回ることによって、ノードαに現れるＨレベルはＶＤＤ２に等しくな
る。よって、出力信号のＬレベルはＶＳＳ、ＨレベルはＶＤＤ２となり、振幅変換が完了
する。
一方、信号入力部(ＣＫ ｉｎ２)より、同じくＶＳＳ−ＶＤＤ１の振幅を有する第３の
クロック信号(ＣＫ３)が入力される。前述と同様の動作によって、ＴＦＴ６０６〜６０９
および容量６１０で構成された１入力型レベルシフタ回路によって振幅変換が行われ、ノ
ードβにはＶＳＳ−ＶＤＤ２の振幅を有する信号が出力される。なお、ノードαに現れた
信号は、入力されたＣＫ１に対して極性が反転しており、ノードβに現れた信号は、入力
されたＣＫ３に対して極性が反転している。
クロック信号(ＣＫ３)が入力される。前述と同様の動作によって、ＴＦＴ６０６〜６０９
および容量６１０で構成された１入力型レベルシフタ回路によって振幅変換が行われ、ノ
ードβにはＶＳＳ−ＶＤＤ２の振幅を有する信号が出力される。なお、ノードαに現れた
信号は、入力されたＣＫ１に対して極性が反転しており、ノードβに現れた信号は、入力
されたＣＫ３に対して極性が反転している。
本実施例の表示装置に用いたレベルシフタは、振幅変換後のパルスに対する負荷を考慮
して、レベルシフタ回路(Ｓｔａｇｅ１)の後に、バッファ段を設けている(Ｓｔａｇｅ２
〜Ｄｔａｇｅ４)。このバッファ段を構成するインバータ回路は２入力型であり、入力信
号およびその反転信号を要する。２入力型を用いる理由は、低消費電力化である。前述の
レベルシフタ回路において、ＴＦＴ６０２がＯＮしているとき、ＴＦＴ６０１〜ＴＦＴ６
０２を通じて、ＶＳＳ−ＶＤＤ２間に貫通電流が流れる。これを２入力型を用いることに
よって、動作中に貫通電流が流れないようにしている。
して、レベルシフタ回路(Ｓｔａｇｅ１)の後に、バッファ段を設けている(Ｓｔａｇｅ２
〜Ｄｔａｇｅ４)。このバッファ段を構成するインバータ回路は２入力型であり、入力信
号およびその反転信号を要する。２入力型を用いる理由は、低消費電力化である。前述の
レベルシフタ回路において、ＴＦＴ６０２がＯＮしているとき、ＴＦＴ６０１〜ＴＦＴ６
０２を通じて、ＶＳＳ−ＶＤＤ２間に貫通電流が流れる。これを２入力型を用いることに
よって、動作中に貫通電流が流れないようにしている。
図６では、Ｓｔａｇｅ２のインバータ回路において、ＴＦＴ６１１のゲート電極に入力
される信号と、ＴＦＴ６１２のゲート電極に入力される信号は、互いに逆の極性を有する
信号である。そこで、ＣＫ１およびＣＫ３が、互いに極性の反転した信号であることを利
用し、ノードαに現れた出力信号と、ノードβに現れた出力信号とを、互いの信号の反転
入力として用いている。
される信号と、ＴＦＴ６１２のゲート電極に入力される信号は、互いに逆の極性を有する
信号である。そこで、ＣＫ１およびＣＫ３が、互いに極性の反転した信号であることを利
用し、ノードαに現れた出力信号と、ノードβに現れた出力信号とを、互いの信号の反転
入力として用いている。
インバータ回路の動作について説明する。ここでは、Ｓｔａｇｅ２の一方である、ＴＦ
Ｔ６１１〜６１４および容量６１５でなるインバータ回路における動作について述べる。
他のインバータ回路に関しても動作は同様である。
Ｔ６１１〜６１４および容量６１５でなるインバータ回路における動作について述べる。
他のインバータ回路に関しても動作は同様である。
ＴＦＴ６１１のゲート電極に入力される信号がＨレベルのとき、ＴＦＴ６１１がＯＮし
、ＴＦＴ６１３のゲート電極の電位はＶＤＤ２側に引き上げられ、その電位が(ＶＤＤ２
−ＶｔｈＮ)となったところでＴＦＴ６１１がＯＦＦし、ＴＦＴ６１３のゲート電極は浮
遊状態となる。一方、ＴＦＴ６１２、６１４のゲート電極に入力される信号はＬレベルで
あるから、ＴＦＴ６１２、６１４はＯＦＦする。ＴＦＴ６１３のゲート電極の電位は、(
ＶＤＤ２−ＶｔｈＮ)まで上昇しているから、ＴＦＴ６１３はＯＮし、ノードγの電位が
ＶＤＤ２側に引き上げられる。ここで、前述のレベルシフタ回路の動作と同様、容量６１
５の働きにより、ノードγの電位上昇に伴って、浮遊状態となっているＴＦＴ６１３のゲ
ート電極の電位が引き上げられ、その電位はＶＤＤ２よりも高い電位をとり、(ＶＤＤ２
＋ＶｔｈＮ)を上回ることによって、ノードγに現れるＨレベルはＶＤＤ２に等しくなる
。
、ＴＦＴ６１３のゲート電極の電位はＶＤＤ２側に引き上げられ、その電位が(ＶＤＤ２
−ＶｔｈＮ)となったところでＴＦＴ６１１がＯＦＦし、ＴＦＴ６１３のゲート電極は浮
遊状態となる。一方、ＴＦＴ６１２、６１４のゲート電極に入力される信号はＬレベルで
あるから、ＴＦＴ６１２、６１４はＯＦＦする。ＴＦＴ６１３のゲート電極の電位は、(
ＶＤＤ２−ＶｔｈＮ)まで上昇しているから、ＴＦＴ６１３はＯＮし、ノードγの電位が
ＶＤＤ２側に引き上げられる。ここで、前述のレベルシフタ回路の動作と同様、容量６１
５の働きにより、ノードγの電位上昇に伴って、浮遊状態となっているＴＦＴ６１３のゲ
ート電極の電位が引き上げられ、その電位はＶＤＤ２よりも高い電位をとり、(ＶＤＤ２
＋ＶｔｈＮ)を上回ることによって、ノードγに現れるＨレベルはＶＤＤ２に等しくなる
。
一方、ＴＦＴ６１１のゲート電極に入力される信号がＬレベルのとき、ＴＦＴ６１１が
ＯＦＦし、ＴＦＴ６１２、６１４のゲート電極にはＨレベルが入力されてＯＮする。した
がって、ＴＦＴ６１３のゲート電極の電位はＬレベルとなり、ノードγにはＬレベルが現
れる。
ＯＦＦし、ＴＦＴ６１２、６１４のゲート電極にはＨレベルが入力されてＯＮする。した
がって、ＴＦＴ６１３のゲート電極の電位はＬレベルとなり、ノードγにはＬレベルが現
れる。
同様の動作により、ノードδにもパルスが出力される。このとき、ノードδには、ノー
ドγに現れるパルスと極性が反転したパルスが出力される。
ドγに現れるパルスと極性が反転したパルスが出力される。
以後、Ｓｔａｇｅ３、Ｓｔａｇｅ４においても同様の動作によって、最終的に信号出力
部(３)および信号出力部(４)にパルスが出力される。
部(３)および信号出力部(４)にパルスが出力される。
図６(Ｂ)は、クロック信号の振幅変換の様子を示したものである。入力信号の振幅は、
Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ１(０Ｖ／５Ｖ)であり、出力信号の振幅は、Ｌレベ
ル／Ｈレベル＝ＶＳＳ／ＶＤＤ２(０Ｖ／１６Ｖ)となっている。
Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ１(０Ｖ／５Ｖ)であり、出力信号の振幅は、Ｌレベ
ル／Ｈレベル＝ＶＳＳ／ＶＤＤ２(０Ｖ／１６Ｖ)となっている。
図６(Ｃ)は、スタートパルス(ＳＰ)用のレベルシフタを示している。スタートパルスの
場合、その反転信号を持たないことから、１入力型のレベルシフタ回路(Ｓｔａｇｅ１)の
出力が、１入力型のインバータ回路(Ｓｔａｇｅ２)に入力され、さらにＳｔａｇｅ１の出
力とＳｔａｇｅ２の出力とを用いて、２入力型のインバータ回路(Ｓｔａｇｅ３)へと続く
。回路動作に関しては、１入力型レベルシフタ回路はクロック信号の場合と同様である。
１入力型インバータ回路に関しても、１入力型レベルシフタ回路と比較して、入力される
信号の振幅がＬレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ２であって、入出力パルス間の振幅変
換がないことを除いて、回路内の動作は同様であるので、ここでは説明を省略する。
場合、その反転信号を持たないことから、１入力型のレベルシフタ回路(Ｓｔａｇｅ１)の
出力が、１入力型のインバータ回路(Ｓｔａｇｅ２)に入力され、さらにＳｔａｇｅ１の出
力とＳｔａｇｅ２の出力とを用いて、２入力型のインバータ回路(Ｓｔａｇｅ３)へと続く
。回路動作に関しては、１入力型レベルシフタ回路はクロック信号の場合と同様である。
１入力型インバータ回路に関しても、１入力型レベルシフタ回路と比較して、入力される
信号の振幅がＬレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ２であって、入出力パルス間の振幅変
換がないことを除いて、回路内の動作は同様であるので、ここでは説明を省略する。
図６(Ｄ)は、スタートパルス(ＳＰ)の振幅変換の様子を示したものである。入力信号の
振幅は、クロック信号と同様、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ１(０Ｖ／５Ｖ)、出
力信号の振幅は、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ２(０Ｖ／１６Ｖ)となっている。
振幅は、クロック信号と同様、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ１(０Ｖ／５Ｖ)、出
力信号の振幅は、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ２(０Ｖ／１６Ｖ)となっている。
図７(Ａ)は、２入力型ＮＡＮＤ回路を示している。構成としては、１入力型インバータ
回路と類似であり、１入力インバータ回路における信号入力部が２入力となり、ＴＦＴ７
０２、７０３およびＴＦＴ７０５、７０６が直列配置されている点のみが異なる。
回路と類似であり、１入力インバータ回路における信号入力部が２入力となり、ＴＦＴ７
０２、７０３およびＴＦＴ７０５、７０６が直列配置されている点のみが異なる。
信号入力部(Ｉｎ１)および信号入力部(Ｉｎ２)に、ともにＨレベルが入力されると、ＴＦ
Ｔ７０２、７０３、７０５、７０６がＯＮし、ＴＦＴ７０４のゲート電極の電位がＬレベ
ルとなってＯＦＦし、信号出力部(Ｏｕｔ)にはＬレベルが現れる。信号入力部(Ｉｎ１)お
よび信号入力部(Ｉｎ２)のいずれか一方あるいは両方にＬレベルが入力されると、ＴＦＴ
７０４のゲート電極と電源ＶＳＳとは導通しないため、ＴＦＴ７０４のゲート電極の電位
はＶＤＤ２側に引き上げられてＯＮし、さらに容量７０７の働きによって、(ＶＤＤ２＋
ＶｔｈＮ)よりも高い電位をとり、信号出力部(Ｏｕｔ)には電位ＶＤＤ２のＨレベルが現
れる。
Ｔ７０２、７０３、７０５、７０６がＯＮし、ＴＦＴ７０４のゲート電極の電位がＬレベ
ルとなってＯＦＦし、信号出力部(Ｏｕｔ)にはＬレベルが現れる。信号入力部(Ｉｎ１)お
よび信号入力部(Ｉｎ２)のいずれか一方あるいは両方にＬレベルが入力されると、ＴＦＴ
７０４のゲート電極と電源ＶＳＳとは導通しないため、ＴＦＴ７０４のゲート電極の電位
はＶＤＤ２側に引き上げられてＯＮし、さらに容量７０７の働きによって、(ＶＤＤ２＋
ＶｔｈＮ)よりも高い電位をとり、信号出力部(Ｏｕｔ)には電位ＶＤＤ２のＨレベルが現
れる。
図７(Ｂ)はバッファの構成を示しており、１入力型インバータ回路(Ｓｔａｇｅ１)およ
び２入力型インバータ回路(Ｓｔａｇｅ２〜Ｓｔａｇｅ４)によって構成されている。１入
力型インバータ回路、２入力型インバータ回路とも、動作に関してはレベルシフタの項で
説明したので、ここでは説明を省略する。
び２入力型インバータ回路(Ｓｔａｇｅ２〜Ｓｔａｇｅ４)によって構成されている。１入
力型インバータ回路、２入力型インバータ回路とも、動作に関してはレベルシフタの項で
説明したので、ここでは説明を省略する。
図７(Ｃ)は、サンプリングスイッチの構成を示している。信号入力部(２５)より、サン
プリングパルスが入力され、並列配置された１２個のＴＦＴ７３１が同時に制御される。
１２個のＴＦＴ７３１の入力電極(１)〜(１２)に、アナログ映像信号が入力され、サンプ
リングパルスが入力されたときの映像信号の電位を、ソース信号線に書き込む働きをする
。
プリングパルスが入力され、並列配置された１２個のＴＦＴ７３１が同時に制御される。
１２個のＴＦＴ７３１の入力電極(１)〜(１２)に、アナログ映像信号が入力され、サンプ
リングパルスが入力されたときの映像信号の電位を、ソース信号線に書き込む働きをする
。
本実施例にて示した表示装置の駆動回路を構成する回路のうち、インバータ回路、レベ
ルシフタ回路に関しては、同発明者らにより、特願２００１−１３３４３１号にて出願さ
れた発明に記載されているものと同様のものを用いている。
ルシフタ回路に関しては、同発明者らにより、特願２００１−１３３４３１号にて出願さ
れた発明に記載されているものと同様のものを用いている。
本実施例にて示した表示装置は、画素部を含む表示装置全体を構成する駆動回路を、画
素ＴＦＴと同一の極性を有する一極性のＴＦＴ(例えばＮチャネル型ＴＦＴ)のみを用いて
作製している。これにより、半導体層にＰ型を付与するイオンドーピング工程を省略する
ことが可能となり、製造コストの削減や歩留まり向上に寄与することが出来る。
素ＴＦＴと同一の極性を有する一極性のＴＦＴ(例えばＮチャネル型ＴＦＴ)のみを用いて
作製している。これにより、半導体層にＰ型を付与するイオンドーピング工程を省略する
ことが可能となり、製造コストの削減や歩留まり向上に寄与することが出来る。
また、本実施例の表示装置を構成しているＴＦＴの極性はＮチャネル型であるが、Ｐチ
ャネル型ＴＦＴのみを用いて駆動回路および画素ＴＦＴを構成することも、本発明によっ
て可能となる。この場合、省略されるイオンドーピング工程は、半導体層にＮ型を付与す
る工程であることを付記する。また、本発明は液晶表示装置のみならず、絶縁体上に駆動
回路を一体形成して作製する半導体装置ならばいずれのものにも適用が可能である。
ャネル型ＴＦＴのみを用いて駆動回路および画素ＴＦＴを構成することも、本発明によっ
て可能となる。この場合、省略されるイオンドーピング工程は、半導体層にＮ型を付与す
る工程であることを付記する。また、本発明は液晶表示装置のみならず、絶縁体上に駆動
回路を一体形成して作製する半導体装置ならばいずれのものにも適用が可能である。
実施形態およびこれまでの実施例においては、Ｎチャネル型のＴＦＴのみを用いて回路
を構成した例を示したが、電源電位の高低を置き換えることにより、Ｐチャネル型ＴＦＴ
のみを用いても同様の回路が構成出来る。
を構成した例を示したが、電源電位の高低を置き換えることにより、Ｐチャネル型ＴＦＴ
のみを用いても同様の回路が構成出来る。
図１３(Ａ)(Ｂ)は、Ｐチャネル型のＴＦＴのみを用いて構成したシフトレジスタの例で
ある。図１３(Ａ)に示したブロック図に関しては、図１に示したＮチャネル型のＴＦＴの
みを用いて構成したシフトレジスタと同様の構成であり、ブロック１３００が、１段分の
サンプリングパルスを出力するパルス出力回路である。Ｎチャネル型ＴＦＴによって構成
されたシフトレジスタと異なる点として、図１３(Ｂ)に示すように、電源電位の高低が逆
となっている。
ある。図１３(Ａ)に示したブロック図に関しては、図１に示したＮチャネル型のＴＦＴの
みを用いて構成したシフトレジスタと同様の構成であり、ブロック１３００が、１段分の
サンプリングパルスを出力するパルス出力回路である。Ｎチャネル型ＴＦＴによって構成
されたシフトレジスタと異なる点として、図１３(Ｂ)に示すように、電源電位の高低が逆
となっている。
図１４に、タイミングチャートおよび出力パルスを示す。各部の動作は、実施形態にて
図１、図２を用いて説明したので、ここでは詳細な説明は省略する。図２に示したものと
は、ちょうどＨレベルとＬレベルが逆転した形となる。
図１、図２を用いて説明したので、ここでは詳細な説明は省略する。図２に示したものと
は、ちょうどＨレベルとＬレベルが逆転した形となる。
今回、図１５に示すようなしふとレジスタのテストピースを作製した。パルス出力回路
９段をもってなる構成であり、各ＴＦＴのチャネル長／チャネル幅および、容量値は図１
５に付した通りである。
９段をもってなる構成であり、各ＴＦＴのチャネル長／チャネル幅および、容量値は図１
５に付した通りである。
このシフトレジスタの回路シミュレーション結果を図１６に示す。動作条件として、入
力信号の振幅は、Ｌレベル／Ｈレベル＝０Ｖ／１０Ｖとし、回路の電源電位も同様とした
。図１６の出力は、グラフ上より、第１のクロック信号（ＣＫ１）、スタートパルス（Ｓ
Ｐ）、シフトレジスタ第１段出力（ＳＲＯｕｔ１）、シフトレジスタ第２段出力（ＳＲＯ
ｕｔ２）、シフトレジスタ第３段出力（ＳＲＯｕｔ３）、シフトレジスタ第４段出力（Ｓ
ＲＯｕｔ４）である。
力信号の振幅は、Ｌレベル／Ｈレベル＝０Ｖ／１０Ｖとし、回路の電源電位も同様とした
。図１６の出力は、グラフ上より、第１のクロック信号（ＣＫ１）、スタートパルス（Ｓ
Ｐ）、シフトレジスタ第１段出力（ＳＲＯｕｔ１）、シフトレジスタ第２段出力（ＳＲＯ
ｕｔ２）、シフトレジスタ第３段出力（ＳＲＯｕｔ３）、シフトレジスタ第４段出力（Ｓ
ＲＯｕｔ４）である。
図１７に、実際に作製したシフトレジスタのテストピースの動作検証結果を示す。図１
７（Ａ）は、グラフ上より、第１のクロック信号（ＣＫ１）、スタートパルス（ＳＰ）、
シフトレジスタ第１段出力（ＳＲＯｕｔ１）、シフトレジスタ第２段出力（ＳＲＯｕｔ２
）、シフトレジスタ第３段出力（ＳＲＯｕｔ３）、シフトレジスタ第４段出力（ＳＲＯｕ
ｔ４）を示しており、図１７（Ｂ）は、グラフ上より、第１のクロック信号（ＣＫ１）、
スタートパルス（ＳＰ）、シフトレジスタ第６段出力（ＳＲＯｕｔ６）、シフトレジスタ
第７段出力（ＳＲＯｕｔ７）、シフトレジスタ第８段出力（ＳＲＯｕｔ８）、シフトレジ
スタ最終段出力（ＳＲＯｕｔ９）を示している。図１７（Ａ）（Ｂ）によると、電源電圧
１０Ｖ、駆動周波数５ＭＨｚ程度で、正常動作を確認した。
７（Ａ）は、グラフ上より、第１のクロック信号（ＣＫ１）、スタートパルス（ＳＰ）、
シフトレジスタ第１段出力（ＳＲＯｕｔ１）、シフトレジスタ第２段出力（ＳＲＯｕｔ２
）、シフトレジスタ第３段出力（ＳＲＯｕｔ３）、シフトレジスタ第４段出力（ＳＲＯｕ
ｔ４）を示しており、図１７（Ｂ）は、グラフ上より、第１のクロック信号（ＣＫ１）、
スタートパルス（ＳＰ）、シフトレジスタ第６段出力（ＳＲＯｕｔ６）、シフトレジスタ
第７段出力（ＳＲＯｕｔ７）、シフトレジスタ第８段出力（ＳＲＯｕｔ８）、シフトレジ
スタ最終段出力（ＳＲＯｕｔ９）を示している。図１７（Ａ）（Ｂ）によると、電源電圧
１０Ｖ、駆動周波数５ＭＨｚ程度で、正常動作を確認した。
本発明は、様々な電子機器に用いられている表示装置の作製に適用が可能である。この
ような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビ
デオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、携帯電話等が挙げられ
る。それらの一例を図８に示す。
ような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビ
デオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、携帯電話等が挙げられ
る。それらの一例を図８に示す。
図８(Ａ)は液晶ディスプレイ(ＬＣＤ)であり、筐体３００１、支持台３００２、表示部
３００３等により構成されている。本発明は、表示部３００３に適用が可能である。
３００３等により構成されている。本発明は、表示部３００３に適用が可能である。
図８(Ｂ)はビデオカメラであり、本体３０１１、表示部３０１２、音声入力部３０１３
、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６等により構成されている
。本発明は、表示部３０１２に適用が可能である。
、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６等により構成されている
。本発明は、表示部３０１２に適用が可能である。
図８(Ｃ)はノート型のパーソナルコンピュータであり、本体３０２１、筐体３０２２、
表示部３０２３、キーボード３０２４等により構成されている。本発明は、表示部３０２
３に適用が可能である。
表示部３０２３、キーボード３０２４等により構成されている。本発明は、表示部３０２
３に適用が可能である。
図８(Ｄ)は携帯情報端末であり、本体３０３１、スタイラス３０３２、表示部３０３３
、操作ボタン３０３４、外部インターフェイス３０３５等により構成されている。本発明
は、表示部３０３３に適用が可能である。
、操作ボタン３０３４、外部インターフェイス３０３５等により構成されている。本発明
は、表示部３０３３に適用が可能である。
図８(Ｅ)は音響再生装置、具体的には車載用のオーディオ装置であり、本体３０４１、
表示部３０４２、操作スイッチ３０４３、３０４４等により構成されている。本発明は表
示部３０４２に適用が可能である。また、本実施例では車載用オーディオ装置を例に挙げ
たが、携帯型もしくは家庭用のオーディオ装置に用いても良い。
表示部３０４２、操作スイッチ３０４３、３０４４等により構成されている。本発明は表
示部３０４２に適用が可能である。また、本実施例では車載用オーディオ装置を例に挙げ
たが、携帯型もしくは家庭用のオーディオ装置に用いても良い。
図８(Ｆ)はデジタルカメラであり、本体３０５１、表示部(Ａ)３０５２、接眼部３０５
３、操作スイッチ３０５４、表示部(Ｂ)３０５５、バッテリー３０５６等により構成され
ている。本発明は、表示部(Ａ)３０５２および表示部(Ｂ)３０５５に適用が可能である。
３、操作スイッチ３０５４、表示部(Ｂ)３０５５、バッテリー３０５６等により構成され
ている。本発明は、表示部(Ａ)３０５２および表示部(Ｂ)３０５５に適用が可能である。
図８(Ｇ)は携帯電話であり、本体３０６１、音声出力部３０６２、音声入力部３０６３
、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６等により構成されている。
本発明は、表示部３０６４に適用が可能である。
、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６等により構成されている。
本発明は、表示部３０６４に適用が可能である。
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこ
とを付記する。
とを付記する。
Claims (3)
- 第１のトランジスタ乃至第１４のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートに電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第５の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートに電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第６の配線に電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、第７の配線に電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第１０のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第８のトランジスタのゲートは、前記第１０のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１２のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１２のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１３のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１３のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１４のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１４のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１２のトランジスタのゲートは、前記第１４のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタ乃至前記第１４のトランジスタは、同一のチャネル型である半導体装置。 - 第１のトランジスタ乃至第１４のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートに電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第５の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートに電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第６の配線に電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、第７の配線に電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第１０のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第８のトランジスタのゲートは、前記第１０のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１２のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１２のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１３のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１３のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１４のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１４のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１２のトランジスタのゲートは、前記第１４のトランジスタのゲートに電気的に接続され、
前記第１の配線は、第１の信号を伝達する機能を有し、
前記第２の配線は、第１のクロック信号を伝達する機能を有し、
前記第４の配線は、第２の信号を伝達する機能を有し、
前記第５の配線は、第２のクロック信号を伝達する機能を有し、
前記第６の配線は、第３の信号を伝達する機能を有し、
前記第１のトランジスタ乃至前記第１４のトランジスタは、同一のチャネル型である半導体装置。 - 第１のトランジスタ乃至第１４のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線に電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートに電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第５の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第４の配線に電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートに電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第６の配線に電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第７のトランジスタのソース又はドレインの他方は、第７の配線に電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートに電気的に接続され、
前記第１０のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第８のトランジスタのゲートは、前記第１０のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１１のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１２のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートに電気的に接続され、
前記第１２のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１３のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１３のトランジスタのソース又はドレインの他方は、前記第７の配線に電気的に接続され、
前記第１４のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのゲートに電気的に接続され、
前記第１４のトランジスタのソース又はドレインの他方は、前記第３の配線に電気的に接続され、
前記第１２のトランジスタのゲートは、前記第１４のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタ乃至前記第１４のトランジスタは、同一のチャネル型であり、
前記第１のトランジスタ乃至前記第１４のトランジスタは、画素部と同じ基板上に設けられている半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160140 | 2001-05-29 | ||
| JP2001160140 | 2001-05-29 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018193173A Division JP6685361B2 (ja) | 2001-05-29 | 2018-10-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020062919A Division JP2020140759A (ja) | 2001-05-29 | 2020-03-31 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020035510A JP2020035510A (ja) | 2020-03-05 |
| JP2020035510A5 JP2020035510A5 (ja) | 2020-05-14 |
| JP6746768B2 true JP6746768B2 (ja) | 2020-08-26 |
Family
ID=19003603
Family Applications (13)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008281436A Expired - Fee Related JP5180029B2 (ja) | 2001-05-29 | 2008-10-31 | 表示装置 |
| JP2011148941A Expired - Fee Related JP5401510B2 (ja) | 2001-05-29 | 2011-07-05 | ゲートドライバ及びｅｌ表示装置 |
| JP2013126312A Withdrawn JP2013254202A (ja) | 2001-05-29 | 2013-06-17 | パルス出力回路 |
| JP2014230299A Withdrawn JP2015109644A (ja) | 2001-05-29 | 2014-11-13 | パルス出力回路 |
| JP2016181652A Withdrawn JP2017098942A (ja) | 2001-05-29 | 2016-09-16 | 半導体装置 |
| JP2016181651A Expired - Lifetime JP6302025B2 (ja) | 2001-05-29 | 2016-09-16 | 半導体装置 |
| JP2017103350A Expired - Lifetime JP6302118B2 (ja) | 2001-05-29 | 2017-05-25 | 半導体装置 |
| JP2018010122A Expired - Lifetime JP6441516B2 (ja) | 2001-05-29 | 2018-01-25 | 半導体装置 |
| JP2018193173A Expired - Lifetime JP6685361B2 (ja) | 2001-05-29 | 2018-10-12 | 半導体装置 |
| JP2019187470A Expired - Lifetime JP6746768B2 (ja) | 2001-05-29 | 2019-10-11 | 半導体装置 |
| JP2020062919A Withdrawn JP2020140759A (ja) | 2001-05-29 | 2020-03-31 | 半導体装置 |
| JP2020133059A Expired - Lifetime JP6778841B1 (ja) | 2001-05-29 | 2020-08-05 | 半導体装置 |
| JP2020172424A Expired - Lifetime JP6811889B1 (ja) | 2001-05-29 | 2020-10-13 | 半導体装置 |
Family Applications Before (9)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008281436A Expired - Fee Related JP5180029B2 (ja) | 2001-05-29 | 2008-10-31 | 表示装置 |
| JP2011148941A Expired - Fee Related JP5401510B2 (ja) | 2001-05-29 | 2011-07-05 | ゲートドライバ及びｅｌ表示装置 |
| JP2013126312A Withdrawn JP2013254202A (ja) | 2001-05-29 | 2013-06-17 | パルス出力回路 |
| JP2014230299A Withdrawn JP2015109644A (ja) | 2001-05-29 | 2014-11-13 | パルス出力回路 |
| JP2016181652A Withdrawn JP2017098942A (ja) | 2001-05-29 | 2016-09-16 | 半導体装置 |
| JP2016181651A Expired - Lifetime JP6302025B2 (ja) | 2001-05-29 | 2016-09-16 | 半導体装置 |
| JP2017103350A Expired - Lifetime JP6302118B2 (ja) | 2001-05-29 | 2017-05-25 | 半導体装置 |
| JP2018010122A Expired - Lifetime JP6441516B2 (ja) | 2001-05-29 | 2018-01-25 | 半導体装置 |
| JP2018193173A Expired - Lifetime JP6685361B2 (ja) | 2001-05-29 | 2018-10-12 | 半導体装置 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020062919A Withdrawn JP2020140759A (ja) | 2001-05-29 | 2020-03-31 | 半導体装置 |
| JP2020133059A Expired - Lifetime JP6778841B1 (ja) | 2001-05-29 | 2020-08-05 | 半導体装置 |
| JP2020172424A Expired - Lifetime JP6811889B1 (ja) | 2001-05-29 | 2020-10-13 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (6) | US6928136B2 (ja) |
| JP (13) | JP5180029B2 (ja) |
| KR (1) | KR100867881B1 (ja) |
| CN (3) | CN100388334C (ja) |
| MY (1) | MY128184A (ja) |
| SG (1) | SG120066A1 (ja) |
| TW (1) | TW582005B (ja) |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60227731D1 (de) * | 2001-02-09 | 2008-09-04 | Seiko Epson Corp | Tintenstrahlaufzeichnungsvorrichtung, Steuerungs- und Tintennachfüllsverfahren in der Vorrichtung ausgeführt, Tintenversorgungssystem in der Vorrichtung, und Verwaltungsverfahren der von dem System versorgt Tintenmenge |
| JP4785271B2 (ja) | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| SG148032A1 (en) * | 2001-07-16 | 2008-12-31 | Semiconductor Energy Lab | Light emitting device |
| US6788108B2 (en) * | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4831895B2 (ja) * | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4397555B2 (ja) | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| US7271784B2 (en) * | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP4425547B2 (ja) | 2003-01-17 | 2010-03-03 | 株式会社半導体エネルギー研究所 | パルス出力回路、シフトレジスタ、および電子機器 |
| JP4089546B2 (ja) * | 2003-08-04 | 2008-05-28 | ソニー株式会社 | 表示装置およびその駆動方法 |
| KR100973821B1 (ko) * | 2003-11-24 | 2010-08-03 | 삼성전자주식회사 | 표시 장치의 구동 장치 |
| JP3962953B2 (ja) * | 2003-12-26 | 2007-08-22 | カシオ計算機株式会社 | レベルシフト回路及び該レベルシフト回路を備えた信号出力回路 |
| JP4060282B2 (ja) * | 2004-03-22 | 2008-03-12 | 三菱電機株式会社 | レベル変換回路、およびレベル変換機能付シリアル／パラレル変換回路 |
| EP1756834B1 (en) * | 2004-06-14 | 2009-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and semiconductor display device |
| CN100334806C (zh) * | 2004-06-30 | 2007-08-29 | 统宝光电股份有限公司 | 移位暂存器与使用其的移位暂存器组 |
| JP2006058770A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Matsushita Display Technology Co Ltd | 表示装置の駆動回路 |
| US7688107B2 (en) * | 2005-04-19 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, display device, and electronic device |
| US7483013B2 (en) * | 2005-05-20 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, display device, and electronic appliance therewith |
| US7545396B2 (en) * | 2005-06-16 | 2009-06-09 | Aurora Systems, Inc. | Asynchronous display driving scheme and display |
| JP5100993B2 (ja) * | 2005-09-09 | 2012-12-19 | ティーピーオー、ホンコン、ホールディング、リミテッド | 液晶駆動回路およびこれを有する液晶表示装置 |
| KR100646992B1 (ko) * | 2005-09-13 | 2006-11-23 | 삼성에스디아이 주식회사 | 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치 |
| US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US8090116B2 (en) * | 2005-11-18 | 2012-01-03 | Holmi Douglas J | Vehicle directional electroacoustical transducing |
| EP1793366A3 (en) | 2005-12-02 | 2009-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| WO2007080813A1 (en) | 2006-01-07 | 2007-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| TWI570691B (zh) | 2006-04-05 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置，顯示裝置，和電子裝置 |
| US7283603B1 (en) * | 2006-04-07 | 2007-10-16 | Au Optronics Corporation | Shift register with four phase clocks |
| JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
| KR101232051B1 (ko) | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 게이트 펄스 변조신호 발생회로 |
| EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100830296B1 (ko) * | 2006-09-22 | 2008-05-19 | 삼성에스디아이 주식회사 | 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치 |
| JP5116277B2 (ja) | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| JP4932415B2 (ja) | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI511116B (zh) * | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
| CN101241247B (zh) * | 2007-02-09 | 2010-05-26 | 群康科技(深圳)有限公司 | 移位寄存器及液晶显示装置 |
| US8552948B2 (en) | 2007-04-05 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising threshold control circuit |
| JP5042077B2 (ja) * | 2007-04-06 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR101526475B1 (ko) * | 2007-06-29 | 2015-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 구동 방법 |
| JP5125569B2 (ja) * | 2008-02-08 | 2013-01-23 | ソニー株式会社 | ブートストラップ回路 |
| US9024964B2 (en) | 2008-06-06 | 2015-05-05 | Omnivision Technologies, Inc. | System and method for dithering video data |
| TWI508037B (zh) | 2009-09-10 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置和顯示裝置 |
| CN102474256B (zh) | 2009-09-24 | 2016-03-02 | 株式会社半导体能源研究所 | 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器 |
| CN102783025B (zh) * | 2010-03-02 | 2015-10-07 | 株式会社半导体能源研究所 | 脉冲信号输出电路和移位寄存器 |
| DE112011106185B3 (de) * | 2010-03-02 | 2023-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Impulssignal-Ausgangsschaltung und Schieberegister |
| KR101308474B1 (ko) | 2010-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR101097351B1 (ko) * | 2010-05-06 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 주사 구동 회로 및 이를 이용한 표시 장치 |
| KR101146990B1 (ko) * | 2010-05-07 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치 |
| KR101155898B1 (ko) * | 2010-05-12 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 유기발광 표시장치 및 그 구동 방법 |
| JP5581263B2 (ja) | 2010-05-13 | 2014-08-27 | 株式会社半導体エネルギー研究所 | バッファ回路 |
| KR102190686B1 (ko) | 2010-05-21 | 2020-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 펄스 출력 회로, 시프트 레지스터, 및 표시 장치 |
| JP5846789B2 (ja) | 2010-07-29 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101778701B1 (ko) * | 2010-08-11 | 2017-09-15 | 삼성디스플레이 주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
| KR20120033672A (ko) * | 2010-09-30 | 2012-04-09 | 삼성모바일디스플레이주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
| US8866708B2 (en) * | 2011-01-21 | 2014-10-21 | Peter Sui Lun Fong | Light emitting diode switch device and array |
| KR102392401B1 (ko) * | 2011-05-13 | 2022-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101952570B1 (ko) | 2011-05-13 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| DE112012003074T5 (de) | 2011-07-22 | 2014-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Lichtemissionsvorrichtung |
| JP5780650B2 (ja) * | 2011-11-11 | 2015-09-16 | 株式会社Ｊｏｌｅｄ | レベルシフタ回路、走査回路、表示装置、及び、電子機器 |
| KR102082372B1 (ko) * | 2011-11-30 | 2020-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP6102066B2 (ja) * | 2012-03-13 | 2017-03-29 | セイコーエプソン株式会社 | 走査線駆動回路，電子光学装置および電子機器 |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| TWI587261B (zh) | 2012-06-01 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的驅動方法 |
| JP6228753B2 (ja) | 2012-06-01 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール、及び電子機器 |
| US9742378B2 (en) | 2012-06-29 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit and semiconductor device |
| US9171842B2 (en) | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
| US9881688B2 (en) | 2012-10-05 | 2018-01-30 | Sharp Kabushiki Kaisha | Shift register |
| US9412764B2 (en) * | 2012-11-28 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| CN103854596A (zh) * | 2012-11-29 | 2014-06-11 | 利亚德光电股份有限公司 | Led显示器 |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103400548B (zh) * | 2013-07-31 | 2016-03-16 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
| CN103594119B (zh) * | 2013-10-25 | 2016-04-13 | 宁波大学 | 一种三值低功耗多米诺移位寄存器 |
| KR20220046701A (ko) | 2013-12-27 | 2022-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
| JP5947925B2 (ja) * | 2014-02-12 | 2016-07-06 | キヤノン株式会社 | 電気機器、画像投射装置および撮像装置 |
| US10199006B2 (en) | 2014-04-24 | 2019-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
| KR20150142943A (ko) * | 2014-06-12 | 2015-12-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102397388B1 (ko) * | 2014-07-24 | 2022-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈 및 전자 기기 |
| US10163385B2 (en) * | 2015-04-10 | 2018-12-25 | Apple Inc. | Display driver circuitry with selectively enabled clock distribution |
| US9824658B2 (en) * | 2015-09-22 | 2017-11-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit and liquid crystal display device |
| EP3174040B1 (en) * | 2015-11-25 | 2024-03-20 | LG Display Co., Ltd. | Display device and driving method thereof |
| CN105469759B (zh) * | 2015-12-15 | 2018-10-19 | 深圳市华星光电技术有限公司 | 一种移位寄存器 |
| CN105652537B (zh) * | 2016-01-27 | 2019-03-15 | 京东方科技集团股份有限公司 | 一种goa电路、驱动方法及显示装置 |
| JP2018093483A (ja) * | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
| JP6711455B2 (ja) | 2017-04-07 | 2020-06-17 | 株式会社村田製作所 | 組電池充放電制御装置 |
| JP6824818B2 (ja) | 2017-05-18 | 2021-02-03 | 株式会社ブリヂストン | 防振装置 |
| CN107610737B (zh) * | 2017-10-26 | 2023-07-21 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
| WO2020128713A1 (ja) | 2018-12-20 | 2020-06-25 | 株式会社半導体エネルギー研究所 | 単極性トランジスタを用いて構成された論理回路、および、半導体装置 |
| CN110085160B (zh) * | 2019-04-04 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| US11248769B2 (en) | 2019-04-10 | 2022-02-15 | Peter Sui Lun Fong | Optic for touch-sensitive light emitting diode switch |
Family Cites Families (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20520A (en) * | 1858-06-08 | Improvement in metallic caps for bottles, jars | ||
| US52324A (en) * | 1866-01-30 | Improvement in hydraulic jacks | ||
| US167026A (en) * | 1875-08-24 | Improvement in machines for drilling metal | ||
| US158666A (en) * | 1875-01-12 | Improvement in compound engines | ||
| US34806A (en) * | 1862-03-25 | Bern l | ||
| US111677A (en) * | 1871-02-07 | Improvement in governors for steam-engines | ||
| US190326A (en) * | 1877-05-01 | Improvement in apparatus for crushing, grinding, and separating ore | ||
| US11584A (en) * | 1854-08-22 | Improvement in furnaces for making wrought-iron directly from the ore | ||
| US3506851A (en) | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
| CA934015A (en) * | 1971-09-30 | 1973-09-18 | K. Au Kenneth | Field effect transistor driver circuit |
| US3774055A (en) | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
| US3898479A (en) | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
| JPS52119160A (en) | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor circuit with insulating gate type field dffect transisto r |
| JPS52141548A (en) | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Scanning pulse generator |
| JPS5345136A (en) * | 1976-10-06 | 1978-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Selection circuit using shift register |
| JPS5597092A (en) | 1979-01-12 | 1980-07-23 | Sanyo Electric Co Ltd | Electronic circuit |
| JPS55156427A (en) | 1979-05-23 | 1980-12-05 | Sharp Corp | Bootstrap buffer circuit |
| JPS5694838A (en) | 1979-12-27 | 1981-07-31 | Toshiba Corp | Driving circuit |
| DE3026951A1 (de) | 1980-07-16 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis |
| JPS5916424A (ja) | 1982-07-19 | 1984-01-27 | Toshiba Corp | 半導体回路 |
| JPH067440B2 (ja) | 1983-09-16 | 1994-01-26 | セイコーエプソン株式会社 | 薄膜シフトレジスタ回路 |
| JPS60140924A (ja) * | 1983-12-27 | 1985-07-25 | Nec Corp | 半導体回路 |
| JPS617724A (ja) | 1984-06-22 | 1986-01-14 | Nec Corp | ブ−トストラツプ型インバ−タ−回路 |
| JPS6133016A (ja) * | 1984-07-26 | 1986-02-15 | Sony Corp | 信号伝送回路 |
| JPS62291798A (ja) | 1986-06-11 | 1987-12-18 | Nec Corp | シフトレジスタ |
| JPS63204815A (ja) | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 半導体論理回路 |
| JPS6323414A (ja) | 1987-05-15 | 1988-01-30 | Hitachi Ltd | 半導体装置 |
| US4804870A (en) | 1987-08-07 | 1989-02-14 | Signetics Corporation | Non-inverting, low power, high speed bootstrapped buffer |
| JPS6444683A (en) | 1987-08-12 | 1989-02-17 | Seiko Epson Corp | Semiconductor scanning circuit |
| JPH0671202B2 (ja) | 1987-09-02 | 1994-09-07 | 株式会社日立製作所 | 液晶駆動装置 |
| JPS6444683U (ja) | 1987-09-09 | 1989-03-16 | ||
| US4958085A (en) * | 1987-10-30 | 1990-09-18 | Canon Kabushiki Kaisha | Scanning circuit outputting scanning pulse signals of two or more phases |
| NL8800075A (nl) * | 1988-01-14 | 1989-08-01 | Philips Nv | Hot carrier stress vrije push-pull uitgangsschakeling. |
| US4959697A (en) | 1988-07-20 | 1990-09-25 | Vtc Incorporated | Short channel junction field effect transistor |
| JPH03165171A (ja) | 1989-11-24 | 1991-07-17 | Ricoh Co Ltd | 密着型イメージセンサー |
| US5229709A (en) * | 1990-06-29 | 1993-07-20 | U.S. Philips Corp. | Integrated circuit with temperature compensation |
| JPH05224629A (ja) | 1992-02-18 | 1993-09-03 | Sharp Corp | アクティブマトリクス表示装置の駆動回路 |
| JP2999328B2 (ja) | 1992-04-28 | 2000-01-17 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH0698081A (ja) | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 固体撮像素子 |
| JP3144166B2 (ja) | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
| DE4307177C2 (de) * | 1993-03-08 | 1996-02-08 | Lueder Ernst | Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
| KR960008735B1 (en) | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5467038A (en) | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| JP3092506B2 (ja) | 1995-03-27 | 2000-09-25 | カシオ計算機株式会社 | 半導体装置およびこれを用いた表示駆動装置 |
| US5694061A (en) | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
| JP2708006B2 (ja) * | 1995-03-31 | 1998-02-04 | 日本電気株式会社 | 薄膜集積回路 |
| JPH0946216A (ja) | 1995-07-28 | 1997-02-14 | Casio Comput Co Ltd | 半導体装置 |
| JP3272209B2 (ja) | 1995-09-07 | 2002-04-08 | アルプス電気株式会社 | Ｌｃｄ駆動回路 |
| JP3124480B2 (ja) * | 1995-12-12 | 2001-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3436629B2 (ja) * | 1996-01-08 | 2003-08-11 | シャープ株式会社 | 表示および撮像のための装置 |
| FR2743662B1 (fr) * | 1996-01-11 | 1998-02-13 | Thomson Lcd | Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| JP2921510B2 (ja) | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
| US5952991A (en) * | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| KR100218506B1 (ko) | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
| KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| JPH10228262A (ja) * | 1997-02-13 | 1998-08-25 | Sanyo Electric Co Ltd | 表示装置の駆動回路 |
| JPH1187720A (ja) * | 1997-09-08 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置及び液晶表示装置 |
| JPH11184432A (ja) | 1997-12-19 | 1999-07-09 | Sony Corp | 液晶表示装置の駆動回路 |
| JP3345349B2 (ja) | 1998-05-26 | 2002-11-18 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
| JP2000106617A (ja) | 1998-09-29 | 2000-04-11 | Canon Inc | 読取装置および読取システム |
| JP2000150895A (ja) | 1998-11-16 | 2000-05-30 | Alps Electric Co Ltd | 薄膜トランジスタ及び画像表示装置の駆動装置 |
| US6384804B1 (en) * | 1998-11-25 | 2002-05-07 | Lucent Techonologies Inc. | Display comprising organic smart pixels |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| JP2000259111A (ja) * | 1999-01-08 | 2000-09-22 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| EP1020839A3 (en) * | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
| JP3609977B2 (ja) | 1999-07-15 | 2005-01-12 | シャープ株式会社 | レベルシフト回路および画像表示装置 |
| JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4651785B2 (ja) | 1999-07-23 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6094393A (en) * | 1999-07-29 | 2000-07-25 | Texas Instruments Incorporated | Stacked sense-amp cache memory system and method |
| JP2003509728A (ja) * | 1999-09-11 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックスｅｌディスプレイ装置 |
| JP4359368B2 (ja) | 1999-10-29 | 2009-11-04 | 日本特殊陶業株式会社 | ガスセンサ |
| TW587239B (en) * | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| JP3589926B2 (ja) * | 2000-02-02 | 2004-11-17 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
| TW577241B (en) | 2000-03-28 | 2004-02-21 | Sanyo Electric Co | Display device |
| JP2001282169A (ja) | 2000-03-31 | 2001-10-12 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
| US7339317B2 (en) * | 2000-06-05 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
| JP2002176162A (ja) | 2000-08-10 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | エリアセンサ及びエリアセンサを備えた表示装置 |
| US7030551B2 (en) * | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
| JP4954404B2 (ja) | 2000-09-14 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW546615B (en) * | 2000-11-22 | 2003-08-11 | Hitachi Ltd | Display device having an improved voltage level converter circuit |
| JP2002251174A (ja) | 2000-11-22 | 2002-09-06 | Hitachi Ltd | 表示装置 |
| JP4785271B2 (ja) | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| SG148032A1 (en) | 2001-07-16 | 2008-12-31 | Semiconductor Energy Lab | Light emitting device |
| US6788108B2 (en) | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4831895B2 (ja) | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7218349B2 (en) | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4397555B2 (ja) | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| JP4425547B2 (ja) * | 2003-01-17 | 2010-03-03 | 株式会社半導体エネルギー研究所 | パルス出力回路、シフトレジスタ、および電子機器 |
-
2002
- 2002-05-14 TW TW091110062A patent/TW582005B/zh not_active IP Right Cessation
- 2002-05-15 US US10/145,033 patent/US6928136B2/en not_active Expired - Lifetime
- 2002-05-16 SG SG200202969A patent/SG120066A1/en unknown
- 2002-05-17 MY MYPI20021834A patent/MY128184A/en unknown
- 2002-05-29 CN CNB021216193A patent/CN100388334C/zh not_active Expired - Fee Related
- 2002-05-29 KR KR1020020029770A patent/KR100867881B1/ko active IP Right Grant
- 2002-05-29 CN CNA2004100694269A patent/CN1555044A/zh active Pending
- 2002-05-29 CN CN2008100858318A patent/CN101276648B/zh not_active Expired - Lifetime
-
2003
- 2003-11-04 US US10/699,797 patent/US7151278B2/en not_active Expired - Fee Related
-
2006
- 2006-01-10 US US11/328,456 patent/US7394102B2/en not_active Expired - Lifetime
-
2008
- 2008-01-03 US US11/968,801 patent/US9024930B2/en not_active Expired - Lifetime
- 2008-10-31 JP JP2008281436A patent/JP5180029B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-05 JP JP2011148941A patent/JP5401510B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-17 JP JP2013126312A patent/JP2013254202A/ja not_active Withdrawn
-
2014
- 2014-11-13 JP JP2014230299A patent/JP2015109644A/ja not_active Withdrawn
-
2015
- 2015-05-04 US US14/702,834 patent/US9590632B2/en not_active Expired - Lifetime
-
2016
- 2016-09-16 JP JP2016181652A patent/JP2017098942A/ja not_active Withdrawn
- 2016-09-16 JP JP2016181651A patent/JP6302025B2/ja not_active Expired - Lifetime
-
2017
- 2017-03-02 US US15/447,232 patent/US10304399B2/en not_active Expired - Fee Related
- 2017-05-25 JP JP2017103350A patent/JP6302118B2/ja not_active Expired - Lifetime
-
2018
- 2018-01-25 JP JP2018010122A patent/JP6441516B2/ja not_active Expired - Lifetime
- 2018-10-12 JP JP2018193173A patent/JP6685361B2/ja not_active Expired - Lifetime
-
2019
- 2019-10-11 JP JP2019187470A patent/JP6746768B2/ja not_active Expired - Lifetime
-
2020
- 2020-03-31 JP JP2020062919A patent/JP2020140759A/ja not_active Withdrawn
- 2020-08-05 JP JP2020133059A patent/JP6778841B1/ja not_active Expired - Lifetime
- 2020-10-13 JP JP2020172424A patent/JP6811889B1/ja not_active Expired - Lifetime
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746768B2 (ja) | 半導体装置 | |
| KR100832252B1 (ko) | 펄스 출력 회로 | |
| JP2003101394A (ja) | パルス出力回路、シフトレジスタ、および表示装置 | |
| JP2002328643A (ja) | 表示装置の駆動回路 | |
| JP4339828B2 (ja) | 半導体装置 | |
| JP6691185B2 (ja) | 半導体装置 | |
| JP2010061800A (ja) | パルス出力回路、表示装置 | |
| JP6584701B2 (ja) | 半導体装置 | |
| JP2020035509A (ja) | 半導体装置 | |
| JP2018129112A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200331 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200331 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6746768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |