JP6087558B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6087558B2
JP6087558B2 JP2012215365A JP2012215365A JP6087558B2 JP 6087558 B2 JP6087558 B2 JP 6087558B2 JP 2012215365 A JP2012215365 A JP 2012215365A JP 2012215365 A JP2012215365 A JP 2012215365A JP 6087558 B2 JP6087558 B2 JP 6087558B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
circuit
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012215365A
Other languages
English (en)
Other versions
JP2013085237A (ja
JP2013085237A5 (ja
Inventor
敦司 梅崎
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012215365A priority Critical patent/JP6087558B2/ja
Publication of JP2013085237A publication Critical patent/JP2013085237A/ja
Publication of JP2013085237A5 publication Critical patent/JP2013085237A5/ja
Application granted granted Critical
Publication of JP6087558B2 publication Critical patent/JP6087558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一態様は、半導体装置及び表示装置に関する。
液晶表示装置やＥＬ表示装置等の表示装置の大型化に伴い、より付加価値の高い表示装置の開発が進められている。特に、表示装置の駆動回路を一導電型のトランジスタのみを用いて構成する技術開発が活発に進められている（特許文献１、非特許文献１参照）。
図１７（Ａ）は、特許文献１において開示された駆動回路を示す。特許文献１の駆動回路は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３及びトランジスタＭ４によって構成されている。信号ＩＮがハイレベルである場合には、トランジスタＭ１がオフになり、トランジスタＭ２、トランジスタＭ３及びトランジスタＭ４がオンになる。そして、信号ＯＵＴはハイレベルになる。一方、信号ＩＮがロウレベルである場合には、トランジスタＭ１がオンになり、トランジスタＭ２及びトランジスタＭ４がオフになり、トランジスタＭ３が一旦オンになった後にオフになる。そして、信号ＯＵＴはロウレベルになる。
図１７（Ｂ）は、非特許文献１において開示された駆動回路を示す。非特許文献１の駆動回路は、トランジスタＭ１１乃至トランジスタＭ１９、及び容量素子Ｃ１１等によって構成される。信号ＩＮがハイレベルである場合には、トランジスタＭ１２、トランジスタＭ１４、トランジスタＭ１６及びトランジスタＭ１７がオンになり、トランジスタＭ１１、トランジスタＭ１３及びトランジスタＭ１５がオフになり、トランジスタＭ１８及びトランジスタＭ１９が一旦オンになった後にオフになる。そして、信号ＯＵＴがロウレベルになる。一方、信号ＩＮがロウレベルである場合には、トランジスタＭ１２、トランジスタＭ１４、トランジスタＭ１６、トランジスタＭ１７及びトランジスタＭ１８がオフになり、トランジスタＭ１１、トランジスタＭ１５及びＭ１９がオンになり、トランジスタＭ１３が一旦オンになった後にオフになる。そして、信号ＯＵＴがハイレベルになる。
特開２００２−３２８６４３号公報
Ｅｒｉ Ｆｕｋｕｍｏｔｏ， Ｔｏｓｈｉａｋｉ Ａｒａｉ， Ｎａｒｉｈｉｒｏ Ｍｏｒｏｓａｗａ， Ｋａｚｕｈｉｋｏ Ｔｏｋｕｎａｇａ， Ｙａｓｕｈｉｒｏ Ｔｅｒａｉ，Ｔａｋａｓｈｉｇｅ Ｆｕｊｉｍｏｒｉ ａｎｄ Ｔａｔｓｕｙａ Ｓａｓａｏｋａ、「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ ｆｏｒ Ｃｉｒｃｕｉｔ Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ＡＭ−ＯＬＥＤ」、ＩＤＷ’１０、ｐｐ．６３１−６３４
特許文献１の駆動回路では、信号ＩＮがハイレベルになると、トランジスタＭ３とトランジスタＭ４との双方がオンになっていた。したがって、信号ＩＮがハイレベルとなる期間においては、電位ＶＤＤが供給される配線からトランジスタＭ３及びトランジスタＭ４を順に介して電位ＶＳＳが供給される配線に電流が流れ続けるため、消費電力が大きくなっていた。
また、特許文献１の駆動回路では、信号ＩＮがハイレベルとなる期間において、トランジスタＭ１のゲートの電位をトランジスタＭ１がオフになる程度まで下げる必要があった。そのために、トランジスタＭ４のＷ（Ｗ：チャネル幅）／Ｌ（Ｌ：チャネル長）をトランジスタＭ３のＷ／Ｌよりも十分に大きくする必要があったが、これは必ずしも容易ではない。なぜなら、トランジスタＭ３のＷ／Ｌを大きくすると、トランジスタＭ４のＷ／Ｌも大きくする必要があるため、レイアウト面積が増大するからである。したがって、信号ＩＮがハイレベルとなる期間において、トランジスタＭ３がオンになり、電位ＶＤＤをトランジスタＭ１のゲートに供給する場合、トランジスタＭ１のゲートの電位が所定の電位に達するまでの時間が長くなっていた。これにより、トランジスタＭ１がオンになるタイミングが遅くなり、またトランジスタＭ１のＶｇｓが小さくなるため、信号ＯＵＴの立ち上がり時間が長くなっていた。よって、信号ＯＵＴに遅延又はなまり等が生じていた。
また、非特許文献１の駆動回路では、特許文献１の駆動回路と比較しても明らかなように、多数のトランジスタ及び容量素子等の素子を必要としていた。
そこで、本発明の一態様では、回路の配線間にトランジスタを介して流れる電流を抑え、回路の消費電力を小さくすることを課題の一とする。また、回路からの出力信号の立ち上がり時間を短くし、出力信号の遅延又はなまりを抑えることを課題の一とする。また、回路のトランジスタ及び容量素子等の素子数を減らすことを課題の一とする。また、新規の回路構成を提供することを課題の一とする。なお、課題は効果と表裏一体の関係にあり、本明細書等で効果を述べる場合には、その効果に対応する課題が存在することは自明な事項である。逆に、本明細書等で課題を述べる場合には、その課題に対応する効果を奏することは自明な事項である。
本発明の一態様は、ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第１の配線と電気的に接続され、ゲートが第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、一方の電極が第３の配線と電気的に接続され、他方の電極が第２のトランジスタのソース及びドレインの他方と電気的に接続された容量素子と、を有することを特徴とする半導体装置である。
なお、上記本発明の一態様において、第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、第２のトランジスタのＷ／Ｌよりも大きくてもよい。
なお、上記本発明の一態様において、第１のトランジスタと第２のトランジスタとは、同じ導電型であってもよい。
本発明の一態様は、回路の配線間にトランジスタを介して流れる電流を抑え、回路の消費電力を小さくすることができる。また、回路からの出力信号の立ち上がり時間を短くすることができ、出力信号の遅延又はなまりを抑えることができる。また、回路のトランジスタ及び容量素子等の素子数を減らすことができる。
本発明の一態様に係るインバータ回路を説明するための図。 本発明の一態様に係るインバータ回路を説明するための図。 本発明の一態様に係るインバータ回路を説明するための図。 本発明の一態様に係るインバータ回路で使用される回路を説明するための図。 本発明の一態様に係るインバータ回路を説明するための図。 本発明の一態様に係るインバータ回路を説明するための図。 本発明の一態様に係るシフトレジスタ回路を説明するための図。 本発明の一態様に係るシフトレジスタ回路を説明するための図。 本発明の一態様に係るシフトレジスタ回路を説明するための図。 本発明の一態様に係るシフトレジスタ回路を説明するための図。 本発明の一態様に係るシフトレジスタ回路を説明するための図。 本発明の一態様に係る表示装置を説明するための図。 本発明の一態様に係るトランジスタを説明するための図。 本発明の一態様に係る表示装置を説明するための図。 本発明の一態様に係る電子機器を説明するための図。 本発明の一態様に係る半導体装置を説明するための図。 従来の駆動回路を説明するための図。
本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。なお、本発明の趣旨及びその範囲から逸脱することなく実施の形態の内容を変更することは、当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様に係るインバータ回路（半導体装置又は駆動回路ともいう）について説明する。
本実施の形態のインバータ回路の構成について、図１（Ａ）を参照して説明する。
図１（Ａ）のインバータ回路は、回路１００と、回路２００と、を有する。回路１００は、配線１１、配線１２、配線１３、配線１４、及び回路２００と接続される。また、回路２００は、配線１１、配線１３、配線１４、及び回路１００と接続される。
回路１００は、トランジスタ１０１と、トランジスタ１０２と、を有する。トランジスタ１０１の第１の端子（ソース及びドレインの一方ともいう）は配線１１と接続され、トランジスタ１０１の第２の端子（ソース及びドレインの他方ともいう）は配線１２と接続される。トランジスタ１０２の第１の端子は配線１３と接続され、トランジスタ１０２の第２の端子は配線１２と接続され、トランジスタ１０２のゲートは配線１４と接続される。
回路２００は、トランジスタ２０１と、トランジスタ２０２と、トランジスタ２０３と、容量素子２０４と、を有する。トランジスタ２０１の第１の端子は配線１１と接続され、トランジスタ２０１のゲートはトランジスタ１０１のゲートと接続される。トランジスタ２０２の第１の端子は配線１３と接続され、トランジスタ２０２の第２の端子はトランジスタ２０１の第２の端子と接続され、トランジスタ２０２のゲートは配線１４と接続される。トランジスタ２０３の第１の端子は配線１３と接続され、トランジスタ２０３の第２の端子はトランジスタ２０１のゲートと接続され、トランジスタ２０３のゲートは配線１４と接続される。容量素子２０４の第１の電極（一方の電極ともいう）は配線１４と接続され、容量素子２０４の第２の電極（他方の電極ともいう）はトランジスタ２０１の第２の端子と接続される。
なお、トランジスタ１０１のゲートとトランジスタ２０１のゲートとトランジスタ２０３の第２の端子との接続箇所をノードＮ１と示す。また、トランジスタ２０１の第２の端子とトランジスタ２０２の第２の端子と容量素子２０４の第２の電極との接続箇所をノードＮ２と示す。
なお、本実施の形態のインバータ回路が有するトランジスタは、同じ導電型であることが好ましい。例えば、図１（Ａ）のインバータ回路では、トランジスタ１０１、トランジスタ１０２、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３は、同じ導電型であることが好ましい。本実施の形態では、トランジスタ１０１、トランジスタ１０２、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３がＮチャネル型である場合について説明する。
なお、本明細書等において接続とは電気的な接続を意味しており、電流、電圧、電位、信号又は電荷等を供給又は伝送可能な状態に相当する。よって、「接続されている」とは、直接接続されている状態に加えて、例えば配線、導電膜、抵抗、ダイオード、トランジスタ、スイッチング素子などの素子を介して間接的に接続している状態も、その範疇に含む。
配線１１（電源線ともいう）には電位ＶＤＤが供給され、配線１１は電位ＶＤＤを伝達する機能を有する。電位ＶＤＤは一定の電位である。
配線１３（電源線ともいう）には電位ＶＳＳが供給され、配線１３は電位ＶＳＳを伝達する機能を有する。電位ＶＳＳは一定の電位であり、電位ＶＤＤ未満の電位である。
配線１４（信号線ともいう）には信号ＩＮが入力され、配線１４は信号ＩＮを伝達する機能を有する。信号ＩＮは図１（Ａ）のインバータ回路の入力信号である。また、信号ＩＮはトランジスタ１０２、トランジスタ２０２、及びトランジスタ２０３の導通又は非導通を制御するための信号である。
配線１２（信号線ともいう）からは信号ＯＵＴが出力され、配線１２は信号ＯＵＴを伝達する機能を有する。信号ＯＵＴは図１（Ａ）のインバータ回路の出力信号である。
なお、配線１１、配線１３及び配線１４には、上述した信号又は電位に限定されず、他にも様々な信号又は電位等を入力することができる。
回路１００（バッファ回路ともいう）は、回路２００の出力信号に応じて、配線１１の電位ＶＤＤを配線１２に供給する機能を有する。また、回路１００は、信号ＩＮに応じて配線１３の電位ＶＳＳを配線１２に供給する機能を有する。また、回路１００は、回路２００の出力信号及び信号ＩＮに応じて、配線１１の電位ＶＤＤ及び配線１３の電位ＶＳＳの一方を配線１２に供給する機能を有する。
回路２００（制御回路ともいう）は、信号ＩＮに応じて、回路１００が配線１１の電位ＶＤＤを配線１２に供給するタイミングを制御する信号（ノードＮ１の電位）を生成する機能を有する。
トランジスタ１０１は配線１１と配線１２との導通又は非導通を制御する機能を有する。また、トランジスタ１０１は配線１１の電位ＶＤＤを配線１２に供給する機能を有する。また、トランジスタ１０１は配線１２とノードＮ１との電位差を保持する機能を有する。
トランジスタ１０２は配線１３と配線１２との導通又は非導通を制御する機能を有する。また、トランジスタ１０２は配線１３の電位ＶＳＳを配線１２に供給する機能を有する。
トランジスタ２０１は配線１１とノードＮ２との導通又は非導通を制御する機能を有する。また、トランジスタ２０１は配線１１の電位ＶＤＤをノードＮ２に供給する機能を有する。また、トランジスタ２０１はノードＮ１とノードＮ２との電位差を保持する機能を有する。
トランジスタ２０２は配線１３とノードＮ２との導通又は非導通を制御する機能を有する。また、トランジスタ２０２は配線１３の電位ＶＳＳをノードＮ２に供給する機能を有する。
トランジスタ２０３は配線１３とノードＮ１との導通又は非導通を制御する機能を有する。また、トランジスタ２０３は配線１３の電位ＶＳＳをノードＮ１に供給する機能を有する。
容量素子２０４は配線１４とノードＮ２との電位差を保持する機能を有する。
次に、図１（Ａ）のインバータ回路の駆動方法の一例について、図１（Ｂ）を参照して説明する。図１（Ｂ）は、図１（Ａ）のインバータ回路の駆動方法を説明するためのタイミングチャートの一例を示す。
なお、信号ＩＮがハイレベルの電位が電位ＶＤＤと等しく、ロウレベルの電位が電位ＶＳＳと等しいデジタル信号であるものとして説明する。また、信号ＩＮがハイレベルである場合と、信号ＩＮがロウレベルである場合とに分けて説明する。
まず、信号ＩＮがハイレベルになる場合には、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオンになる。
トランジスタ２０３がオンになると、配線１３の電位ＶＳＳがノードＮ１に供給される。よって、ノードＮ１の電位が電位ＶＳＳまで下がる。ノードＮ１の電位が電位ＶＳＳまで下がると、トランジスタ１０１及びトランジスタ２０１がオフになる。
また、トランジスタ２０２がオンになると、配線１３の電位ＶＳＳがノードＮ２に供給される。よって、ノードＮ２の電位が電位ＶＳＳまで下がる。
また、トランジスタ１０２がオンになると、配線１３の電位ＶＳＳが配線１２に供給される。よって、配線１２の電位が電位ＶＳＳまで下がる。つまり、信号ＯＵＴがロウレベルになる。
次に、信号ＩＮがロウレベルになる場合には、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオフになる。
トランジスタ２０３がオフになると、ノードＮ１が浮遊状態になる。よって、ノードＮ１の電位が電位ＶＳＳのままになるため、トランジスタ１０１及びトランジスタ２０１がオフのままになる。
また、トランジスタ２０２がオフになると、ノードＮ２が浮遊状態になる。このとき、容量素子２０４には、信号ＩＮがハイレベルである期間における、配線１４とノードＮ２との電位差が保持されている。よって、信号ＩＮがロウレベルになることに伴って、ノードＮ２の電位も下がる。ノードＮ２の電位がノードＮ１の電位（例えば電位ＶＳＳ）からトランジスタ２０１の閾値電圧を引いた電位未満まで下がれば、トランジスタ２０１がオンになる。
トランジスタ２０１がオンになると、配線１１の電位ＶＤＤがノードＮ２に供給される。よって、ノードＮ２の電位が上昇する。このとき、トランジスタ２０１のゲートと第２の端子との間にはトランジスタ２０２がオフになったときのノードＮ１とノードＮ２との電位差が保持されている。よって、ノードＮ２の電位の上昇に伴って、ノードＮ１の電位も上昇する。ノードＮ２の電位は電位ＶＤＤまで上昇し、ノードＮ１の電位は電位ＶＤＤよりも高い電位となる。いわゆる、ブートストラップ動作である。そして、ノードＮ１の電位が上昇することにより、トランジスタ１０１がオンになる。
トランジスタ１０１がオンになると、配線１１の電位ＶＤＤが配線１２に供給される。また、前述したように、ノードＮ１の電位は電位ＶＤＤよりも高くなる。よって、配線１２の電位は電位ＶＤＤまで上昇する。すなわち、信号ＯＵＴがハイレベルとなる。
以上のとおり、図１（Ａ）のインバータ回路は、トランジスタ１０１及びトランジスタ１０２の双方が同時にオンになる期間がない。また、トランジスタ２０１及びトランジスタ２０２の双方が同時にオンになる期間がない。よって、配線１１と配線１３との間に電流が流れ続ける経路をなくすことができる。また、従来の駆動回路よりも少ないトランジスタ数で、信号ＯＵＴのハイレベルの電位を配線１１の電位ＶＤＤまで上昇させることができる。
また、信号ＩＮがロウレベルとなる場合において、トランジスタ２０１の第２の端子の電位が上昇することに伴うとともに、トランジスタ１０１の第２の端子の電位が上昇することにも伴って、ノードＮ１の電位が上昇する。よって、ノードＮ１の電位が所定の電位に達するまでの時間を短くすることができるため、トランジスタ１０１がオンになるタイミングを早くすることができる。また、ノードＮ１の電位をより高くすることができるため、トランジスタ１０１のＶｇｓをより大きくすることができる。図１（Ａ）のインバータ回路では、トランジスタ１０１がオンになるタイミングを早くすることができることと、トランジスタ１０１のＶｇｓを大きくすることができることが相乗的に作用し、信号ＯＵＴの立ち上がり時間を大幅に短くすることができる。
次に、図１（Ａ）とは異なるインバータ回路について、図２乃至図６を参照して説明する。
まず、図２（Ａ）のインバータ回路は、図１（Ａ）のインバータ回路に回路３００Ａを設けた構成である。
回路３００Ａの第１の端子（入力端子ともいう）は配線１４と接続され、回路３００Ａの第２の端子（出力端子ともいう）はトランジスタ２０３のゲートと接続される。
回路３００Ａは第１の端子に入力された信号（例えば信号ＩＮ）に応じた信号を第２の端子から出力する機能を有する。また、回路３００Ａは第１の端子に入力された信号よりも遅延した及び／又はなまった信号を第２の端子から出力する機能を有する。
なお、例えば、第１の信号よりも第２の信号のほうが遅延しているとは、第１の信号が立ち上がるタイミング又は立ち下がるタイミングよりも、第２の信号が立ち上がるタイミング又は立ち下がるタイミングのようが遅いことをいう。また、例えば、第１の信号よりも第２の信号のほうがなまっているとは、第１の信号の立ち上がり時間又は立ち下がり時間よりも、第２の信号の立ち上がり時間又は立ち下がり時間のほうが長いことをいう。
図２（Ａ）のインバータ回路では、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、回路３００Ａの第２の端子から出力される信号はハイレベルのままとなる。言い換えると、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、トランジスタ２０３はオンのままとなり、ノードＮ１に電位ＶＳＳが供給されるままとなる。
したがって、図２（Ａ）のインバータ回路では、ノードＮ２の電位が容量素子２０４の容量結合によって下がるとき、ノードＮ１に配線１３の電位ＶＳＳを供給することができる。よって、ノードＮ２の電位が下がることに伴い、ノードＮ１の電位も下がることを抑制することができる。すなわち、ノードＮ１とノードＮ２との電位差を大きくすることができる。ノードＮ１とノードＮ２との電位差を大きくすることができれば、ノードＮ２の電位が電位ＶＤＤになったときのノードＮ１の電位をより高くすることができ、トランジスタ１０１のＶｇｓをより大きくすることができる。よって、信号ＯＵＴの立ち上がり時間を短くすることができる。
なお、図２（Ａ）のインバータ回路において、容量素子２０４の第１の電極を回路３００Ａの第２の端子と接続してもよい。
次に、図２（Ｂ）のインバータ回路は、図２（Ａ）のインバータ回路に回路３００Ｂを設けた構成である。
回路３００Ｂの第１の端子は配線１４と接続され、回路３００Ｂの第２の端子は容量素子２０４の第１の電極と接続される。
回路３００Ｂは回路３００Ａと同様の機能を有する。ただし、回路３００Ｂの第２の端子から出力される信号は、回路３００Ａの第２の端子から出力される信号よりも遅延していない、及び／又はなまっていないことが好ましい。
図２（Ｂ）のインバータ回路では、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、回路３００Ａの第２の端子及び回路３００Ｂの第２の端子から出力される信号はハイレベルのままとなる。言い換えると、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、トランジスタ２０３はオンのままとなり、ノードＮ１に電位ＶＳＳが供給されるままとなる。また、所定の期間、容量素子２０４の第１の電極に入力される信号はハイレベルのままとなる。
その後、回路３００Ｂの第２の端子から出力される信号がハイレベルからロウレベルになっても、所定の期間、回路３００Ａから出力される信号はハイレベルのままとなる。言い換えると、回路３００Ｂの第２の端子から出力される信号がハイレベルからロウレベルになっても、所定の期間、トランジスタ２０３はオンのままになり、ノードＮ１に電位ＶＳＳが供給されたままになる。
したがって、図２（Ｂ）のインバータ回路では、トランジスタ２０２がオフになった後に、容量素子２０４の第１の電極の電位を下げることができる。すなわち、ノードＮ２を確実に浮遊状態とした後に、ノードＮ２の電位を容量素子２０４の容量結合により下げることができる。よって、ノードＮ２の電位をより低くすることができる。また、図２（Ａ）のインバータ回路と同様に、ノードＮ２の電位が容量素子２０４の容量結合によって下がるとき、ノードＮ１に配線１３の電位ＶＳＳを供給することができる。よって、ノードＮ２の電位が下がることに伴い、ノードＮ１の電位も下がることを抑制することができる。
また、図２（Ｂ）のインバータ回路では、ノードＮ２の電位をより低くすることができることと、ノードＮ１の電位が下がることを抑制することができることとが相乗的に作用し、ノードＮ１とノードＮ２との電位差をより大きくすることができる。ノードＮ１とノードＮ２との電位差をより大きくすることができれば、ノードＮ２の電位が電位ＶＤＤとなったときのノードＮ１の電位をより高くすることができ、トランジスタ１０１のＶｇｓをより大きくすることができる。よって、信号ＯＵＴの立ち上がり時間をより短くすることができる。
次に、図３（Ａ）のインバータ回路は、図２（Ａ）のインバータ回路に回路３００Ｃを設けた構成である。
回路３００Ｃの第１の端子は配線１４と接続され、回路３００Ｃの第２の端子は回路３００Ａの第１の端子及び容量素子２０４の第１の電極と接続される。
回路３００Ｃは回路３００Ａと同様の機能を有する。
図３（Ａ）のインバータ回路では、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、回路３００Ａの第２の端子及び回路３００Ｃの第２の端子から出力される信号はハイレベルのままとなる。言い換えると、信号ＩＮがハイレベルからロウレベルになっても、所定の期間、トランジスタ２０３はオンのままとなり、ノードＮ１に電位ＶＳＳが供給されるままとなる。また、所定の期間、容量素子２０４の第１の電極に入力される信号はハイレベルのままとなる。
その後、回路３００Ｃの第２の端子から出力される信号がハイレベルからロウレベルになっても、所定の期間、回路３００Ａから出力される信号はハイレベルのままとなる。言い換えると、回路３００Ｃの第２の端子から出力される信号がハイレベルからロウレベルになっても、所定の期間、トランジスタ２０３はオンのままになり、ノードＮ１に電位ＶＳＳが供給されたままになる。
したがって、図３（Ａ）のインバータ回路では、図２（Ｂ）のインバータ回路と同様の動作を行うことができる。よって、図２（Ｂ）のインバータ回路が奏する効果と同様の効果を奏することができる。
さらに、図３（Ａ）のインバータ回路では、回路３００Ａ及び回路３００Ｃが直列に接続されていることにより、回路３００Ａの第２の端子から出力される信号は、回路３００Ｃの第２の端子から出力される信号に対して遅延した及び／又はなまった信号となる。よって、回路３００Ａの回路規模の低減又は素子のサイズの低減を図ることができる。
次に、図３（Ｂ）のインバータ回路は、図２（Ａ）のインバータ回路のトランジスタ１０２のゲートがトランジスタ２０３のゲートと接続された構成である。
図３（Ｂ）のインバータ回路では、トランジスタ１０２のゲートが回路３００Ａを経ずに配線１４と接続される場合と比較して、トランジスタ１０２がオンになるタイミングを遅くすることができる。よって、トランジスタ１０１とトランジスタ１０２の双方が同時にオンになる時間を短くすることができる。つまり、配線１１と配線１３との間に流れる貫通電流を抑制することができる。よって、消費電力の削減を図ることができる。
なお、図３（Ｂ）のインバータ回路と同様に、図２（Ｂ）又は図３（Ａ）等の上述したインバータ回路においても、トランジスタ１０２のゲートをトランジスタ２０３のゲートと接続してもよい。
ここで、回路３００Ａ、回路３００Ｂ及び回路３００Ｃの具体的な構成例について、図４（Ａ）〜図４（Ｆ）を参照して説明する。図４（Ａ）〜図４（Ｆ）は、回路３００Ａ、回路３００Ｂ及び回路３００Ｃに用いることが可能な回路３００を示す。
図４（Ａ）の回路３００は、抵抗素子３０１を有する。
抵抗素子３０１の一方の端子は回路３００の第１の端子と接続され、抵抗素子３０１の他方の端子は回路３００の第２の端子と接続される。
図４（Ｂ）の回路３００は、図４（Ａ）の回路３００に容量素子３０２を設けた構成である。
容量素子３０２の第１の電極は配線１３と接続され、容量素子３０２の第２の電極は回路３００の第２の端子と接続される。
なお、容量素子３０２の第１の電極を配線１１又は配線１４等と接続してもよい。
なお、容量素子３０２の第２の電極を回路３００の第１の端子と接続してもよい。
図４（Ｃ）の回路３００は、トランジスタ３０３を有する。
トランジスタ３０３の第１の端子は回路３００の第１の端子と接続され、トランジスタ３０３の第２の端子は回路３００の第２の端子と接続され、トランジスタ３０３のゲートは配線１１と接続される。
図４（Ｄ）の回路３００は、図４（Ｃ）の回路３００にトランジスタ３０４を設けた構成である。
トランジスタ３０４の第１の端子は回路３００の第１の端子と接続され、トランジスタ３０４の第２の端子は回路３００の第２の端子と接続され、トランジスタ３０４のゲートは回路３００の第１の端子と接続される。
図４（Ｄ）の回路３００では、第１の端子に入力される信号がロウレベルである場合には、トランジスタ３０３がオンになり、トランジスタ３０４がオフになる。一方、第１の端子に入力される信号がハイレベルである場合には、トランジスタ３０３及びトランジスタ３０４の双方がオンになる。
したがって、図４（Ｄ）の回路３００では、第１の端子に入力される信号がロウレベルである場合には、信号を遅延させて第２の端子から出力することができる。一方で、第１の端子に入力される信号がハイレベルである場合には、信号をなるべく遅延させずに第２の端子から出力することができる。
なお、図４（Ａ）及び図４（Ｂ）等の上述した回路３００においても、トランジスタ３０４を設けてもよい。
図４（Ｅ）の回路３００は、図４（Ｃ）の回路３００にトランジスタ３０５を設けた構成である。
トランジスタ３０５の第１の端子は配線１１と接続され、トランジスタ３０５の第２の端子は回路３００の第２の端子と接続され、トランジスタ３０５のゲートは回路３００の第１の端子と接続される。
図４（Ｅ）の回路３００では、第１の端子に入力される信号がロウレベルである場合には、トランジスタ３０３がオンになり、トランジスタ３０５がオフになる。一方、第１の端子に入力される信号がハイレベルである場合には、トランジスタ３０３及びトランジスタ３０５の双方がオンになる。
したがって、図４（Ｄ）の回路３００と同様の効果を奏することができる。
なお、図４（Ａ）及び図４（Ｂ）等の上述した回路３００においても、トランジスタ３０５を設けてもよい。
図４（Ｆ）の回路３００は、図４（Ｃ）の回路３００にトランジスタ３０６及びトランジスタ３０７を設けた構成である。
トランジスタ３０６の第１の端子は配線１１と接続され、トランジスタ３０６の第２の端子は回路３００の第２の端子と接続される。トランジスタ３０７の第１の端子は回路３００の第１の端子と接続され、トランジスタ３０７の第２の端子はトランジスタ３０６のゲートと接続され、トランジスタ３０７のゲートは配線１１と接続される。
図４（Ｆ）の回路３００では、第１の端子に入力される信号がロウレベルである場合には、トランジスタ３０３がオンになり、トランジスタ３０６がオフになる。一方、第１の端子に入力される信号がハイレベルである場合には、トランジスタ３０３及びトランジスタ３０６の双方がオンになる。特に、第１の端子に入力される信号がハイレベルである場合には、ブートストラップ動作により、トランジスタ３０６のゲートの電位が電位ＶＤＤよりも高い電位となる。
したがって、図４（Ｄ）の回路３００と同様の効果に加えて、第２の端子から出力される信号のハイレベルの電位を電位ＶＤＤとすることができる。さらに、図４（Ｄ）の回路３００よりも、第１の端子に入力される信号がハイレベルである場合の信号の遅延を小さくすることができる。
なお、図４（Ｆ）の回路３００を図２（Ａ）のインバータ回路に用いる場合、容量素子２０４の第１の電極をトランジスタ３０６のゲートと接続してもよい。トランジスタ３０６のゲートの電位の最小値と最大値との差は信号ＩＮの振幅電圧よりも大きいため、ノードＮ２の電位をより下げることができる。
なお、図４（Ａ）及び図４（Ｂ）等の上述した回路３００においても、トランジスタ３０６及びトランジスタ３０７を設けてもよい。
なお、回路３００が有するトランジスタ（例えばトランジスタ３０４、トランジスタ３０５、トランジスタ３０６及びトランジスタ３０７）は、トランジスタ１０１と同じ導電型であることが好ましい。
なお、回路３００Ａ、回路３００Ｂ及び回路３００Ｃとしては、同じ構成である必要はなく、図４（Ａ）〜図４（Ｆ）のいずれかを適宜適用すればよい。
なお、図５（Ａ）のインバータ回路は、図２（Ａ）のインバータ回路において、回路３００Ａに図４（Ｄ）の回路３００を適用した場合の構成例である。
なお、図５（Ｂ）のインバータ回路は、図２（Ａ）のインバータ回路において、回路３００Ａに図４（Ｆ）の回路３００を適用した場合の構成例である。
次に、図６（Ａ）のインバータ回路は、図１（Ａ）のインバータ回路にトランジスタ２０５を設けた構成である。
トランジスタ２０５の第１の端子はトランジスタ２０３の第２の端子と接続され、トランジスタ２０５の第２の端子はトランジスタ１０１のゲート及びトランジスタ２０１のゲートと接続され、トランジスタ２０５のゲートは配線１１と接続される。
トランジスタ２０５は、トランジスタ１０１のゲート及びトランジスタ２０１のゲートとトランジスタ２０３の第２の端子との間の導通又は非導通を制御する機能を有する。
図６（Ａ）のインバータ回路では、信号ＩＮがロウレベルになる期間において、トランジスタ２０３の第２の端子の電位がトランジスタ２０５のゲートの電位（電位ＶＤＤ）からトランジスタ２０５の閾値電圧を引いた電位まで上昇したところで、トランジスタ２０５がオフになる。よって、トランジスタ２０３の第２の端子の電位を低くすることができるため、トランジスタ２０３の劣化及び／又は破壊を抑制することができる。
なお、図６（Ａ）のインバータ回路と同様に、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図５（Ａ）及び図５（Ｂ）等の上述したインバータ回路においても、トランジスタ２０５を設けてもよい。
次に、図６（Ｂ）のインバータ回路は、図１（Ａ）のインバータ回路において、配線１１及び配線１３を複数の配線に分割した構成である。
配線１１は配線１１Ａ及び配線１１Ｂに分割され、トランジスタ１０１の第１の端子が配線１１Ａと接続され、トランジスタ２０１の第１の端子が配線１１Ｂと接続される。また、配線１３が配線１３Ａ、配線１３Ｂ及び配線１３Ｃに分割され、トランジスタ１０２の第１の端子が配線１３Ａと接続され、トランジスタ２０２の第１の端子が配線１３Ｂと接続され、トランジスタ２０３の第１の端子が配線１３Ｃと接続される。
図６（Ｂ）のインバータ回路において、配線１１Ａ及び配線１１Ｂに電位ＶＤＤを供給し、配線１３Ａ、配線１３Ｂ及び配線１３Ｃに電位ＶＳＳを供給すれば、図１（Ａ）と同様の動作を行うことができる。ただし、配線１１Ａ及び配線１１Ｂに異なる電位を供給してもよい。また、配線１３Ａ、配線１３Ｂ及び配線１３Ｃに異なる電位を供給してもよい。
なお、配線１１と配線１３の一方のみを複数の配線に分割してもよい。
なお、配線１３を複数の配線に分割する場合において、配線１３Ｃを省略し、トランジスタ２０３の第１の端子を配線１３Ａ又は配線１３Ｂと接続してもよい。または、配線１３Ａを省略し、トランジスタ１０２の第１の端子を配線１３Ｂ又は配線１３Ｃと接続してもよい。
なお、図６（Ｂ）のインバータ回路と同様に、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図５（Ａ）、図５（Ｂ）及び図６（Ａ）等の上述したインバータ回路においても、配線１１及び／又は配線１３を複数の配線に分割してもよい。
なお、図示はしないが、図１（Ａ）、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図５（Ａ）、図５（Ｂ）、図６（Ａ）及び図６（Ｂ）等の上述したインバータ回路において、第１の電極がトランジスタ１０１の第２の端子と接続され、第２の電極がトランジスタ１０１のゲートと接続された容量素子を設けてもよい。
なお、図示はしないが、図１（Ａ）、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図５（Ａ）、図５（Ｂ）、図６（Ａ）及び図６（Ｂ）等の上述したインバータ回路において、第１の電極がトランジスタ２０１の第２の端子と接続され、第２の電極がトランジスタ２０１のゲートと接続された容量素子を設けてもよい。
なお、トランジスタ１０１が駆動する負荷（例えば配線１２に接続される負荷）は、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３が駆動する負荷（例えばノードＮ１又はノードＮ２と接続される負荷）よりも大きい。また、トランジスタ１０１のＷ／Ｌが大きいほど、信号ＯＵＴの立ち上がり時間を短くすることができる。よって、トランジスタ１０１のＷ／Ｌは、トランジスタ２０１のＷ／Ｌ、トランジスタ２０２のＷ／Ｌ及びトランジスタ２０３のＷ／Ｌよりも大きいことが好ましい。
同様に、トランジスタ１０２が駆動する負荷（例えば配線１２に接続される負荷）は、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３が駆動する負荷よりも大きい。また、トランジスタ１０２のＷ／Ｌが大きいほど、信号ＯＵＴの立ち下がり時間を短くすることができる。よって、トランジスタ１０２のＷ／Ｌは、トランジスタ２０１のＷ／Ｌ、トランジスタ２０２のＷ／Ｌ及びトランジスタ２０３のＷ／Ｌよりも大きいことが好ましい。
また、トランジスタ１０１がオンになるときのＶｇｓはトランジスタ１０２がオンになるときのＶｇｓよりも小さい場合が多い。よって、トランジスタ１０１のＷ／Ｌは、トランジスタ１０２のＷ／Ｌよりも大きいことが好ましい。つまり、トランジスタ１０１は、本実施の形態のインバータ回路が有するトランジスタの中で一番Ｗ／Ｌが大きいことが好ましい。
なお、信号ＩＮのロウレベルの電位は、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオフになる程度の電位であれば、本実施の形態のインバータ回路は正常に動作する。よって、信号ＩＮのロウレベルの電位を電位ＶＳＳよりも低い電位としてもよい。こうすれば、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３がオフになるときのＶｇｓを負の電圧とすることができる。よって、トランジスタ２０１、トランジスタ２０２及びトランジスタ２０３がノーマリーオンである場合、又はトランジスタ２０１、トランジスタ２０２及びトランジスタ２０３のゲートとソースとの間の電位差が０［Ｖ］であるときのドレイン電流が大きい場合においても、正常に動作することができる。
なお、信号ＩＮのハイレベルの電位がトランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオンになる程度の電位であれば、本実施の形態のインバータ回路は正常に動作する。よって、信号ＩＮのハイレベルの電位を電位ＶＤＤよりも低い電位としてもよい。こうすれば、配線１４に信号を出力する回路の駆動電圧を小さくすることができる。また、本実施の形態のインバータ回路では、信号ＩＮのハイレベルの電位が電位ＶＤＤより低い電位であっても、信号ＯＵＴのハイレベルの電位を電位ＶＤＤとすることができる。
なお、信号ＩＮは、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオフになる電位と、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオンになる電位と、を有していれば、デジタル信号に限定されない。例えば、信号ＩＮは、３つ以上の電位を有してもよいし、アナログ信号でもよい。
なお、配線１１にクロック信号等の信号を入力すれば、信号ＩＮがロウレベルである場合に配線１１の信号を配線１２に出力することができる。特に、図６（Ｂ）のインバータ回路のように、配線１１を配線１１Ａ及び配線１１Ｂに分割する場合には、配線１１Ａにクロック信号等の信号を入力し、配線１１Ｂに電位ＶＤＤを供給することが好ましい。こうすれば、ノードＮ１の電位を高い電位にできるため、トランジスタ１０１がオンになりやすくなる。よって、安定して配線１１Ａの信号を配線１２に出力することができる。
なお、配線１３に、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオンになる期間（例えば信号ＩＮがハイレベルになる期間）においてロウレベルとなる信号を入力すれば、本実施の形態のインバータ回路は正常に動作する。また、配線１３に、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３がオフになる期間（例えば信号ＩＮがロウレベルになる期間）の全て又は一部においてハイレベルとなる信号を入力すれば、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３に逆バイアスを印加することができる。よって、トランジスタ１０２、トランジスタ２０２及びトランジスタ２０３の劣化を緩和することができる。
ここで、本発明の一態様は、以下の構成を含む。
本発明の一態様は、トランジスタ１０１と、トランジスタ２０１と、容量素子２０４と、を有する半導体装置である。トランジスタ１０１の第１の端子は配線１１と接続され、トランジスタ１０１の第２の端子は配線１２と接続される。トランジスタ２０１の第１の端子は配線１１と接続され、トランジスタ２０１のゲートはトランジスタ１０１のゲートと接続される。容量素子２０４の第１の電極は配線１４と接続され、容量素子２０４の第２の電極はトランジスタ２０１の第２の端子と接続される（図１６（Ａ）参照）。
なお、上記本発明の一態様において、配線１４の電位の下降に伴って、トランジスタ２０１の第２の端子の電位が下がる。また、トランジスタ２０１の第２の端子の電位が下がることによって、トランジスタ２０１がオンになるとともに、配線１１の電位がトランジスタ２０１の第２の端子に供給され、トランジスタ２０１の第２の端子の電位が上昇する（図１６（Ｂ）参照）。また、トランジスタ２０１の第２の端子の電位の上昇に伴って、トランジスタ２０１のゲートの電位が上昇する。また、トランジスタ２０１のゲートの電位が上昇することによって、トランジスタ１０１がオンになるとともに、配線１１の電位が配線１２に供給され、配線１２の電位が上昇する（図１６（Ｃ）参照）。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様に係るシフトレジスタ回路（半導体装置又は駆動回路ともいう）について説明する。
本実施の形態のシフトレジスタ回路は複数のフリップフロップ回路（半導体装置又は駆動回路ともいう）を有する。そこで、まずフリップフロップ回路について説明し、その後フリップフロップ回路を有するシフトレジスタ回路について説明する。
本実施の形態のシフトレジスタ回路が有するフリップフロップ回路について、図７（Ａ）を参照して説明する。
図７（Ａ）のフリップフロップ回路は、トランジスタ４０１、トランジスタ４０２、トランジスタ４０３、トランジスタ４０４、トランジスタ４０５、及び回路５００を有する。トランジスタ４０１の第１の端子は配線２１と接続され、トランジスタ４０１の第２の端子は配線２２と接続される。トランジスタ４０２の第１の端子は配線１３と接続され、トランジスタ４０２の第２の端子は配線２２と接続される。トランジスタ４０３の第１の端子は配線１３と接続され、トランジスタ４０３の第２の端子はトランジスタ４０１のゲートと接続される。トランジスタ４０４の第１の端子は配線２３と接続され、トランジスタ４０４の第２の端子はトランジスタ４０１のゲートと接続され、トランジスタ４０４のゲートは配線２３と接続される。トランジスタ４０５の第１の端子は配線１３と接続され、トランジスタ４０５の第２の端子はトランジスタ４０１のゲートと接続され、トランジスタ４０５のゲートは配線２４と接続される。回路５００の第１の端子（入力端子ともいう）はトランジスタ４０１のゲートと接続され、回路５００の第２の端子（出力端子ともいう）はトランジスタ４０２のゲート及びトランジスタ４０３のゲートと接続される。
なお、回路５００としては、実施の形態１のインバータ回路を用いることができる。回路５００の第１の端子が実施の形態１のインバータ回路の配線１４に対応し、回路５００の第２の端子が実施の形態１のインバータ回路の配線１２に対応する。
なお、トランジスタ４０１のゲートとトランジスタ４０３の第２の端子とトランジスタ４０４の第２の端子とトランジスタ４０５の第２の端子と回路５００の第１の端子との接続箇所をノードＮ３と示す。また、トランジスタ４０２のゲートとトランジスタ４０３のゲートと回路５００の第２の端子との接続箇所をノードＮ４と示す。
なお、本実施の形態のフリップフロップ回路が有するトランジスタは、同じ導電型であることが好ましい。例えば、図７（Ａ）のフリップフロップ回路では、トランジスタ４０１、トランジスタ４０２、トランジスタ４０３、トランジスタ４０４及びトランジスタ４０５、及び回路５００が有するトランジスタは、同じ導電型であることが好ましい。
配線２１（信号線ともいう）には信号ＣＫが入力され、配線２１は信号ＣＫを伝達する機能を有する。信号ＣＫはハイレベルとロウレベルとを繰り返すクロック信号である。
配線２２（信号線ともいう）からは信号ＳＯＵＴが出力され、配線２２は信号ＳＯＵＴを伝達する機能を有する。信号ＳＯＵＴは、図７（Ａ）のフリップフロップ回路の出力信号である。
配線２３（信号線ともいう）には信号ＳＰが入力され、配線２３は信号ＳＰを伝達する機能を有する。信号ＳＰは図７（Ａ）のフリップフロップ回路の入力信号である。
配線２４（信号線ともいう）には信号ＲＥが入力され、配線２４は信号ＲＥを伝達する機能を有する。信号ＲＥは図７（Ａ）のフリップフロップ回路の入力信号である。
なお、配線２１、配線２３及び配線２４には、上述した信号又は電位に限定されず、他にも様々な信号又は電位等を入力することができる。
トランジスタ４０１は配線２１と配線２２との導通又は非導通を制御する機能を有する。また、トランジスタ４０１は配線２１の信号ＣＫを配線２２に供給する機能を有する。また、トランジスタ４０１は配線２２とノードＮ３との電位差を保持する機能を有する。
トランジスタ４０２は配線１３と配線２２との導通又は非導通を制御する機能を有する。また、トランジスタ４０２は配線１３の電位ＶＳＳを配線２２に供給する機能を有する。
トランジスタ４０３は配線１３とノードＮ３との導通又は非導通を制御する機能を有する。また、トランジスタ４０３は配線１３の電位ＶＳＳをノードＮ３に供給する機能を有する。
トランジスタ４０４は配線２３とノードＮ３との導通又は非導通を制御する機能を有する。また、トランジスタ４０４は配線２３の信号ＳＰをノードＮ３に供給する機能を有する。
トランジスタ４０５は配線１３とノードＮ３との導通又は非導通を制御する機能を有する。また、トランジスタ４０５は電位ＶＳＳをノードＮ３に供給する機能を有する。
次に、図７（Ａ）のフリップフロップ回路の駆動方法の一例について、図７（Ｂ）を参照して説明する。図７（Ｂ）は、図７（Ａ）のフリップフロップ回路の駆動方法を説明するためのタイミングチャートの一例を示す。
なお、信号ＣＫ、信号ＳＰ及び信号ＲＥがハイレベルの電位が電位ＶＤＤと等しく、ロウレベルの電位が電位ＶＳＳと等しいデジタル信号であるものとして説明する。また、期間Ｔａ、期間Ｔｂ、期間Ｔｃ及び期間Ｔｄに分けて説明する。
期間Ｔａにおいて、信号ＳＰがハイレベルになり、信号ＲＥがロウレベルになり、信号ＣＫがロウレベルになる。よって、トランジスタ４０４がオンになり、トランジスタ４０５がオフになる。
トランジスタ４０４がオンになると、配線２３の信号ＳＰがノードＮ３に供給される。信号ＳＰはハイレベルであるため、ノードＮ３の電位は上昇する。ノードＮ３の電位が上昇すると、回路５００の出力信号がロウレベルになる。よって、トランジスタ４０２及びトランジスタ４０３がオフになる。また、ノードＮ３の電位が上昇すると、トランジスタ４０１がオンになる。
トランジスタ４０１がオンになると、配線２１の信号ＣＫが配線２２に供給される。信号ＣＫはロウレベルであるため、配線２２の電位は電位ＶＳＳとなる。すなわち、信号ＳＯＵＴはロウレベルになる。
なお、ノードＮ３の電位がトランジスタ４０４のゲートの電位（電位ＶＤＤ）からトランジスタ４０４の閾値電圧を引いた電位まで上昇すると、トランジスタ４０４がオフになる。よって、ノードＮ３は浮遊状態となる。
次に、期間Ｔｂにおいて、信号ＳＰがロウレベルになり、信号ＲＥがロウレベルのままになり、信号ＣＫがハイレベルになる。よって、トランジスタ４０４及びトランジスタ４０５がオフのままになる。また、回路５００の出力信号はロウレベルのままとなる。よって、トランジスタ４０２及びトランジスタ４０３はオフのままになる。
トランジスタ４０３、トランジスタ４０４及びトランジスタ４０５がオフのままであるため、ノードＮ３は浮遊状態とままとなる。よって、ノードＮ３の電位は高い電位のままとなるため、トランジスタ４０１がオンのままとなる。
トランジスタ４０１がオンのままであるため、配線２１の信号ＣＫが配線２２に供給されたままとなる。信号ＣＫはハイレベルであるため、配線２２の電位は上昇し始める。このとき、トランジスタ４０１のゲートと第２の端子との間には期間ＴａにおけるノードＮ３と配線２２との電位差が保持されている。よって、配線２２の電位の上昇に伴って、ノードＮ３の電位も上昇する。その結果、配線２２の電位は、信号ＣＫと等しい電位である電位ＶＤＤまで上昇する。すなわち、信号ＳＯＵＴはハイレベルとなる。
次に、期間Ｔｃにおいて、信号ＳＰがロウレベルのままとなり、信号ＲＥがハイレベルとなり、信号ＣＫがロウレベルとなる。よって、トランジスタ４０４がオフのままになり、トランジスタ４０５がオンになる。
トランジスタ４０５がオンになると、配線１３の電位ＶＳＳがノードＮ３に供給される。よって、ノードＮ３の電位は電位ＶＳＳまで下がる。よって、トランジスタ４０１がオフになる。また、回路５００の出力信号がハイレベルになり、トランジスタ４０２及びトランジスタ４０３がオンになる。
トランジスタ４０２がオンになると、配線１３の電位ＶＳＳが配線２２に供給される。よって、配線２２の電位が電位ＶＳＳまで下がる。つまり、信号ＳＯＵＴがロウレベルになる。
次に、期間Ｔｄにおいて、信号ＳＰがロウレベルのままとなり、信号ＲＥがロウレベルとなり、信号ＣＫがロウレベルとハイレベルとを繰り返す。よって、トランジスタ４０４がオフのままになり、トランジスタ４０５がオフになる。また、回路５００の出力信号はハイレベルのままになる。よって、トランジスタ４０２及びトランジスタ４０３はオンのままになる。
トランジスタ４０３がオンのままになると、配線１３の電位ＶＳＳがノードＮ３に供給されたままになる。よって、ノードＮ３の電位が電位ＶＳＳに維持されるため、トランジスタ４０１がオフのままになる。
また、トランジスタ４０２がオンのままになると、配線１３の電位ＶＳＳが配線２２に供給されたままになる。よって、配線２２の電位は電位ＶＳＳのままになる。つまり、信号ＳＯＵＴがロウレベルのままになる。
以上のとおり、図７（Ａ）のフリップフロップ回路は、実施の形態１のインバータ回路を有することにより、実施の形態１のインバータ回路と同様の効果を奏することができる。
次に、図７（Ａ）とは異なるフリップフロップ回路について、図８及び図９を参照して説明する。なお、図７（Ａ）と異なる部分について説明する。
まず、図８（Ａ）のフリップフロップ回路は、図７（Ａ）のフリップフロップ回路にトランジスタ４０６を設けた構成である。
トランジスタ４０６の第１の端子は配線１３と接続され、トランジスタ４０６の第２の端子は配線２２と接続され、トランジスタ４０６のゲートは配線２５と接続される。
配線２５（信号線ともいう）には信号ＣＫＢが入力され、配線２５は信号ＣＫＢを伝達する機能を有する。信号ＣＫＢは信号ＣＫの反転信号又は信号ＣＫから位相がずれた信号である。
トランジスタ４０６は、配線１３と配線２２との導通又は非導通を制御する機能を有する。また、トランジスタ４０６は、配線１３の電位ＶＳＳを配線２２に供給する機能を有する。
図８（Ａ）のフリップフロップ回路では、期間Ｔｄにおいて、信号ＣＫＢがハイレベルになる毎に、トランジスタ４０６がオンになる。よって、期間Ｔｄにおいて、信号ＣＫＢがハイレベルになる毎に、配線１３の電位ＶＳＳが配線２２に供給される。
特に、信号ＣＫＢが信号ＣＫの反転信号である場合には、期間Ｔａ及び期間Ｔｃにおいて、信号ＣＫＢがハイレベルになり、トランジスタ４０６がオンになる。よって、期間Ｔｃにおいて、配線１３の電位ＶＳＳがトランジスタ４０２とトランジスタ４０６の双方を介して配線２２に供給されるため、信号ＳＯＵＴの立ち下がり時間を短くすることができる。
なお、フリップフロップ回路がトランジスタ４０６を有していれば、期間Ｔｄにおいて、配線２２の電位を電位ＶＳＳに維持することができる。よって、トランジスタ４０２を省略してもよい。トランジスタ４０２を省略すれば、トランジスタ数の削減、及びレイアウト面積の縮小等を図ることができる。
次に、図８（Ｂ）のフリップフロップ回路は、図７（Ａ）のフリップフロップ回路にトランジスタ４０７を設けた構成である。
トランジスタ４０７の第１の端子は配線１３と接続され、トランジスタ４０７の第２の端子は配線２２と接続され、トランジスタ４０７のゲートは配線２４と接続される。
トランジスタ４０７は、配線１３と配線２２と導通又は非導通を制御する機能を有する。また、トランジスタ４０７は、配線１３の電位ＶＳＳを配線２２に供給する機能を有する。
図８（Ｂ）のフリップフロップ回路では、期間Ｔａ、期間Ｔｂ及び期間Ｔｄにおいて、トランジスタ４０７がオフになる。また、期間Ｔｃにおいて、トランジスタ４０７がオンになる。期間Ｔｃにおいて、トランジスタ４０７がオンになると、配線１３の電位ＶＳＳが配線２２に供給される。
したがって、期間Ｔｃにおいて、配線１３の電位ＶＳＳがトランジスタ４０２及びトランジスタ４０７の双方を介して配線２２に供給されるため、信号ＳＯＵＴの立ち下がり時間を短くすることができる。
なお、図８（Ｂ）のフリップフロップ回路と同様に、図８（Ａ）等の上述したフリップフロップ回路においても、トランジスタ４０７を設けてもよい。
次に、図９（Ａ）のフリップフロップ回路は、図７（Ａ）のフリップフロップ回路にトランジスタ４０８を設けた構成である。
トランジスタ４０８の第１の端子は配線１１と接続され、トランジスタ４０８の第２の端子はノードＮ４と接続され、トランジスタ４０８のゲートは配線２４と接続される。
トランジスタ４０８は、配線１１とノードＮ４との導通又は非導通を制御する機能を有する。また、トランジスタ４０８は、配線１１の電位ＶＤＤをノードＮ４に供給する機能を有する。
図９（Ａ）のフリップフロップ回路では、期間Ｔａ、期間Ｔｂ及び期間Ｔｄにおいて、トランジスタ４０８がオフになる。また、期間Ｔｃにおいて、トランジスタ４０８がオンになる。期間Ｔｃにおいて、トランジスタ４０８がオンになると、配線１１の電位ＶＤＤがノードＮ４に供給される。
したがって、ノードＮ４の電位が所定の値に達するまでの時間を短くすることができるため、トランジスタ４０２及びトランジスタ４０３がオンになるタイミングを早くすることができる。その結果、配線１３の電位ＶＳＳが配線２２に供給されるタイミングも早くなるため、信号ＳＯＵＴの立ち下がり時間を短くすることができる。
なお、図９（Ａ）のフリップフロップ回路と同様に、図８（Ａ）及び図８（Ｂ）等の上述したフリップフロップ回路においても、トランジスタ４０８を設けてもよい。
なお、フリップフロップ回路がトランジスタ４０８を有していれば、期間Ｔｃにおいて、トランジスタ４０２及びトランジスタ４０３がオンになる。よって、トランジスタ４０５を省略してもよい。トランジスタ４０５を省略すれば、トランジスタ数の削減、及びレイアウト面積の縮小等を図ることができる。
なお、トランジスタ４０８を図８（Ａ）のフリップフロップ回路で用い、かつトランジスタ４０８の第１の端子を配線２５と接続してもよい。トランジスタ４０８の第１の端子が配線２５と接続されても、期間Ｔｃにおいては、配線２５の信号ＣＫＢはハイレベルとなるためトランジスタ４０８がオンになり、上述したように動作することができる。
次に、図９（Ｂ）のフリップフロップ回路は、図７（Ａ）のフリップフロップ回路にトランジスタ４０９を設けた構成である。
トランジスタ４０９の第１の端子は配線２１と接続され、トランジスタ４０９の第２の端子が配線２６と接続され、トランジスタ４０９のゲートはノードＮ３と接続される。
なお、図９（Ｂ）のフリップフロップ回路では、配線２２から出力される信号を信号ＳＯＵＴａと示し、配線２６から出力される信号を信号ＳＯＵＴｂと示す。信号ＳＯＵＴｂはフリップフロップ回路の出力信号である。また、配線２６（信号線ともいう）は信号ＳＯＵＴｂを伝達する機能を有する。
トランジスタ４０９はトランジスタ４０１と同様の機能を有し、例えばトランジスタ４０９は配線２１と配線２６との導通又は非導通を制御する機能を有する。
図９（Ｂ）のフリップフロップ回路では、信号ＳＯＵＴａと同様の信号である信号ＳＯＵＴｂを生成することができる。よって、例えば、信号ＳＯＵＴａを配線２２と接続される負荷を駆動するための信号として用いて、信号ＳＯＵＴｂを配線２６と接続される別の段のフリップフロップ回路を駆動するための信号として用いることができる。
なお、図９（Ｂ）のフリップフロップ回路と同様に、図８（Ａ）、図８（Ｂ）及び図９（Ａ）等の上述したフリップフロップ回路においても、トランジスタ４０９を設けてもよい。
なお、図示はしないが、図７（Ａ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、トランジスタ４０４の第１の端子を配線１１又は配線２５と接続してもよい。この場合、期間Ｔａにおいて、ノードＮ３には配線１１又は配線２５の電位又は信号等が供給されるため、配線２３に信号ＳＰを供給する回路の負荷を小さくすることができる。
なお、図示はしないが、図７（Ａ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、一方の電極が配線２２と接続され、他方の電極がノードＮ３と接続された容量素子を設けてもよい。該容量素子をフリップフロップ回路に設ければ、トランジスタ４０１のゲートと第２の端子との間の容量値を大きくすることができるため、ブートストラップ動作を行いやすくなる。
なお、図示はしないが、図７（Ａ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、第１の端子が配線２２と接続され、第２の端子がノードＮ３と接続され、ゲートが配線２１と接続されたトランジスタを設けてもよい。こうすれば、期間Ｔｄのうち信号ＣＫがハイレベルになる期間において、ノードＮ３の電位ＶＳＳを配線２２に供給、または配線２２の電位をノードＮ３に供給することができる。よって、トランジスタ４０２及びトランジスタ４０３の一方を省略してもよい。トランジスタ４０２及びトランジスタ４０３の一方を省略する場合には、回路５００の負荷が小さくなるため、回路５００が有するトランジスタのＷ／Ｌを小さくすることができる。
なお、図示はしないが、図７（Ａ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、第１の端子が配線２３と接続され、第２の端子がノードＮ３と接続され、ゲートが配線２５と接続されたトランジスタを設けてもよい。この場合、期間Ｔａにおいて、ノードＮ３の電位を早く上昇させることができる。
なお、図示はしないが、図７（Ａ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、トランジスタ４０４の第２の端子とトランジスタ４０１のゲートとを接続せずに、第１の端子がトランジスタ４０４の第２の端子と接続され、第２の端子がトランジスタ４０１のゲートと接続され、ゲートが配線１１又は配線２５と接続されたトランジスタを新たに設けてもよい。こうすれば、トランジスタ４０４、及びトランジスタ４０４の第２の端子と接続されるトランジスタに印加される電圧を小さくすることができるため、トランジスタの劣化又は破壊等を防止することができる。なお、回路５００の第１の端子は、トランジスタ４０４の第２の端子又はトランジスタ４０１のゲートと接続されればよい。また、トランジスタ４０５の第２の端子は、トランジスタ４０４の第２の端子又はトランジスタ４０１のゲートと接続されればよい。
なお、図示はしないが、図９（Ｂ）等の上述したフリップフロップ回路において、第１の端子が配線１３と接続され、第２の端子が配線２６と接続され、ゲートがノードＮ４、配線２４又は配線２５と接続されたトランジスタを設けてもよい。こうすれば、配線１３の電位ＶＳＳを配線２６に供給することができるため、配線２６の電位を電位ＶＳＳに維持しやすくなる。
次に、回路５００として実施の形態１のインバータ回路を用いた具体例について説明する。
図１０（Ａ）のフリップフロップ回路は、図７（Ａ）のフリップフロップ回路において、回路５００として図１（Ａ）のインバータ回路を用いた構成である。
図１０（Ｂ）のフリップフロップ回路は、図１０（Ａ）のフリップフロップ回路において、トランジスタ１０１の第１の端子及びトランジスタ２０１の第１の端子を配線２１と接続した構成である。
図１０（Ｂ）のフリップフロップ回路では、期間Ｔａ及び期間Ｔｂにおいて、配線１３の電位ＶＳＳがノードＮ４に供給され、期間Ｔｃ及び期間Ｔｄにおいて、配線２１の信号ＣＫがノードＮ４に供給される。期間Ｔｄにおいて、配線２１の信号ＣＫがノードＮ４に供給されれば、ノードＮ４の電位が電位ＶＤＤと電位ＶＳＳとを繰り返すことになり、トランジスタ４０２及びトランジスタ４０３がオンとオフとを繰り返す。つまり、期間Ｔｄにおいて、配線１３の電位ＶＳＳが配線２２に定期的に供給され、且つトランジスタ４０２及びトランジスタ４０３がオンになる時間が短くなる。よって、配線２２の電位を電位ＶＳＳに維持でき、且つトランジスタ４０２及びトランジスタ４０３の劣化を抑制することができる。
なお、図１０（Ｂ）のフリップフロップ回路と同様に、図８（Ａ）、図８（Ｂ）、図９（Ａ）及び図９（Ｂ）等の上述したフリップフロップ回路において、回路５００として実施の形態１のいずれかのインバータ回路を用いた場合でも、トランジスタ１０１の第１の端子及びトランジスタ２０１の第１の端子を配線２１と接続してもよい。
次に、本実施の形態のシフトレジスタ回路について、図１１を参照して説明する。
図１１のシフトレジスタ回路は、Ｎ（Ｎは自然数）個のフリップフロップ回路６００を有する。ただし、図１１には、１段目乃至３段目のフリップフロップ回路６００（フリップフロップ回路６００＿１、フリップフロップ回路６００＿２、フリップフロップ回路６００＿３）のみを示す。
図１１のシフトレジスタ回路では、フリップフロップ回路６００として、図７（Ａ）のフリップフロップ回路が用いられている。ただし、フリップフロップ回路６００としては、図７（Ａ）のフリップフロップ回路に限定されない。
図１１のシフトレジスタ回路は、Ｎ本の配線３１、配線３２、配線３３及び配線３４と接続される。ｉ（ｉは２乃至Ｎ−１のいずれか一）段目のフリップフロップ回路６００は、ｉ段目の配線３１、ｉ−１段目の配線３１、ｉ＋１段目の配線３１、配線３３と配線３４との一方と接続される。また、配線２２がｉ段目の配線３１と接続され、配線２３がｉ−１段目の配線３１と接続され、配線２４がｉ＋１段目の配線３１と接続され、配線２１が配線３３又は配線３４と接続される。
なお、ｉ段目のフリップフロップ回路６００において配線２１が配線３３と接続される場合、ｉ−１段目及びｉ＋１段目のフリップフロップ回路６００では配線２１が配線３４と接続される。
なお、１段目のフリップフロップ回路６００もｉ段目のフリップフロップ回路６００と同様の接続関係ではあるが、１段目のフリップフロップ回路６００に対応するｉ−１段目の配線３１が存在しない。そこで、１段目のフリップフロップ回路では、配線２３が配線３２と接続される。
なお、Ｎ段目のフリップフロップ回路６００もｉ段目のフリップフロップ回路６００と同様の接続関係ではあるが、Ｎ段目のフリップフロップ回路６００にはｉ＋１段目の配線３１が存在しない。そこで、Ｎ段目のフリップフロップ回路６００では、配線２４が配線３２と接続される。ただし、Ｎ段目のフリップフロップ回路６００において、配線２４を配線３３又は配線３４と接続してもよい。または、信号ＲＥに対応する信号が入力された配線と接続してもよい。
Ｎ本の配線３１（信号線ともいう）のそれぞれから信号ＳＯＵＴ＿１乃至信号ＳＯＵＴ＿Ｎが出力され、Ｎ本の配線３１は信号ＳＯＵＴ＿１乃至信号ＳＯＵＴ＿Ｎを伝達する機能を有する。例えば、ｉ段目の配線３１からは信号ＳＯＵＴ＿ｉが出力され、ｉ段目の配線３１は信号ＳＯＵＴ＿ｉを伝達する機能を有する。
配線３２（信号線ともいう）には信号ＳＳＰが入力され、配線３２は信号ＳＳＰを伝達する機能を有する。信号ＳＳＰは、図１１のシフトレジスタ回路のスタートパルスである。
配線３３（信号線ともいう）には信号ＣＫが入力され、配線３３は信号ＣＫを伝達する機能を有する。
配線３４（信号線ともいう）には信号ＣＫＢが入力され、配線３４は信号ＣＫＢを伝達する機能を有する。
なお、配線３２、配線３３及び配線３４には、上述した信号又は電位等に限定されず、他にも様々な信号又は電位等を入力してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
ＥＬ表示装置を例に挙げて、本発明の一態様に係る表示装置の、画素と駆動回路の断面構造について、図１２を用いて説明する。図１２に、画素８４０と駆動回路８４１の断面図を一例として示す。
画素８４０は、発光素子８３２と、発光素子８３２に電流を供給する機能を備えるトランジスタ８３１とを有する。なお、画素８４０は、発光素子８３２及びトランジスタ８３１に加えて、画像信号の画素８４０への入力を制御するトランジスタや、画像信号の電位を保持する容量素子など、各種の半導体素子を有していてもよい。
駆動回路８４１は、トランジスタ８３０と、トランジスタ８３０のゲート電圧を保持するための容量素子８３３とを有する。駆動回路８４１は、実施の形態１のインバータ回路、実施の形態２のフリップフロップ回路又はシフトレジスタ回路等に対応する。具体的には、トランジスタ８３０は、実施の形態１のトランジスタ１０１、又は実施の形態２のトランジスタ４０１等に相当する。なお、駆動回路８４１は、トランジスタ８３０及び容量素子８３３に加えて、トランジスタや容量素子などの各種の半導体素子を有していても良い。
トランジスタ８３１は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８１６と、導電膜８１６上のゲート絶縁膜８０２と、導電膜８１６と重なる位置においてゲート絶縁膜８０２上に位置する半導体膜８１７と、ソース端子またはドレイン端子として機能し、半導体膜８１７上に位置する導電膜８１５及び導電膜８１８とを有する。導電膜８１６は走査線としても機能する。
トランジスタ８３０は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置においてゲート絶縁膜８０２上に位置する半導体膜８１３と、ソース端子またはドレイン端子として機能し、半導体膜８１３上に位置する導電膜８１４及び導電膜８１９とを有する。
容量素子８３３は、絶縁表面を有する基板８００上に、導電膜８１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置においてゲート絶縁膜８０２上に位置する導電膜８１９とを有する。
また、導電膜８１４、導電膜８１５、導電膜８１８、導電膜８１９上には、絶縁膜８２０及び絶縁膜８２１が、順に積層されるように設けられている。そして、絶縁膜８２１上には、陽極として機能する導電膜８２２が設けられている。導電膜８２２は、絶縁膜８２０及び絶縁膜８２１に形成されたコンタクトホール８２３を介して、導電膜８１８に接続されている。
また、導電膜８２２の一部が露出するような開口部を有した絶縁膜８２４が、絶縁膜８２１上に設けられている。導電膜８２２の一部及び絶縁膜８２４上には、ＥＬ層８２５と、陰極として機能する導電膜８２６とが、順に積層するように設けられている。導電膜８２２と、ＥＬ層８２５と、導電膜８２６とが重なっている領域が、発光素子８３２に相当する。
なお、本発明の一態様では、トランジスタ８３０及びトランジスタ８３１は、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が半導体膜に用いられていても良いし、酸化物半導体などのワイドギャップ半導体が半導体膜に用いられていても良い。
トランジスタ８３０及びトランジスタ８３１の半導体膜に、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が用いられる場合、一導電性を付与する不純物元素を上記半導体膜に添加して、ソース端子またはドレイン端子として機能する不純物領域を形成する。例えば、リンまたはヒ素を上記半導体膜に添加することで、ｎ型の導電性を有する不純物領域を形成することができる。また、例えば、ボロンを上記半導体膜に添加することで、ｐ型の導電性を有する不純物領域を形成することができる。
トランジスタ８３０及びトランジスタ８３１の半導体膜に、酸化物半導体が用いられる場合、ドーパントを上記半導体膜に添加して、ソース端子またはドレイン端子として機能する不純物領域を形成しても良い。ドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族元素などを用いることができる。例えば、窒素をドーパントとして用いた場合、不純物領域中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
なお、シリコン半導体としては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウエハーに水素イオン等を注入した後に表層部を剥離した単結晶シリコンなどを用いることができる。
酸化物半導体膜としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成は問わない。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行うことができる。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定している。その結果、トランジスタのソース端子とドレイン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、極めて低いオフ電流密度が得られることが分かっている。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低いことが分かる。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲートよりも高い電位とした状態において、ソース端子の電位を基準としたときのゲートの電位が０以下であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲートよりも低い電位とした状態において、ソース端子の電位を基準としたときのゲートの電位が０以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
酸化物半導体膜は、例えばＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶または後述するＣＡＡＣが形成されやすくなる。
また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素欠損が形成される場合がある。よって、本発明の一態様では、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用いる。そして、酸素を含む絶縁膜を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体の、化学量論的組成を満たすことができる。酸化物半導体膜には、化学量論的組成を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜をｉ型に近づけることができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の向上を実現することができる。
なお、酸素を酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。結晶部は、成膜した際に、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することが考えられる。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜が成膜されるものと考えられる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが促進されると考えられる。したがって、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜することが好ましい。成膜時の基板加熱温度を高めることで、基板に到達した平板状のスパッタリング粒子が基板上でマイグレーションし、スパッタリング粒子の平らな面が基板に平行となるように酸化物半導体膜が形成されるものと考えられる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
次いで、本発明の半導体装置が有するトランジスタの、具体的な構成の一例について説明する。
図１３（Ａ）に示すトランジスタは、チャネルエッチ構造の、ボトムゲート型である。
そして、図１３（Ａ）に示すトランジスタは、絶縁表面上に形成されたゲート電極（ゲート）１６０２と、ゲート電極１６０２上のゲート絶縁膜１６０３と、ゲート絶縁膜１６０３上においてゲート電極１６０２と重なっている半導体膜１６０４と、半導体膜１６０４上に形成された導電膜１６０５、導電膜１６０６とを有する。さらに、トランジスタは、半導体膜１６０４、導電膜１６０５及び導電膜１６０６上に形成された絶縁膜１６０７を、その構成要素に含めても良い。
なお、図１３（Ａ）に示したトランジスタは、半導体膜１６０４と重なる位置において絶縁膜１６０７上に形成されたバックゲート電極を、更に有していても良い。
図１３（Ｂ）に示すトランジスタは、チャネル保護構造の、ボトムゲート型である。
そして、図１３（Ｂ）に示すトランジスタは、絶縁表面上に形成されたゲート電極１６１２と、ゲート電極１６１２上のゲート絶縁膜１６１３と、ゲート絶縁膜１６１３上においてゲート電極１６１２と重なっている半導体膜１６１４と、半導体膜１６１４上に形成されたチャネル保護膜１６１８と、半導体膜１６１４上に形成された導電膜１６１５、導電膜１６１６とを有する。さらに、トランジスタは、チャネル保護膜１６１８、導電膜１６１５及び導電膜１６１６上に形成された絶縁膜１６１７を、その構成要素に含めても良い。
なお、図１３（Ｂ）に示したトランジスタは、半導体膜１６１４と重なる位置において絶縁膜１６１７上に形成されたバックゲート電極を、更に有していても良い。
チャネル保護膜１６１８を設けることによって、半導体膜１６１４のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
図１３（Ｃ）に示すトランジスタは、ボトムコンタクト構造の、ボトムゲート型である。
そして、図１３（Ｃ）に示すトランジスタは、絶縁表面上に形成されたゲート電極１６２２と、ゲート電極１６２２上のゲート絶縁膜１６２３と、ゲート絶縁膜１６２３上の導電膜１６２５、導電膜１６２６と、ゲート絶縁膜１６２３上においてゲート電極１６２２と重なっており、なおかつ導電膜１６２５、導電膜１６２６上に形成された半導体膜１６２４とを有する。さらに、トランジスタは、導電膜１６２５、導電膜１６２６、及び半導体膜１６２４上に形成された絶縁膜１６２７を、その構成要素に含めても良い。
なお、図１３（Ｃ）に示したトランジスタは、半導体膜１６２４と重なる位置において絶縁膜１６２７上に形成されたバックゲート電極を、更に有していても良い。
図１３（Ｄ）に示すトランジスタは、ボトムコンタクト構造の、トップゲート型である。
そして、図１３（Ｄ）に示すトランジスタは、絶縁表面上に形成された導電膜１６４５、導電膜１６４６と、絶縁表面及び導電膜１６４５、導電膜１６４６上に形成された半導体膜１６４４と、導電膜１６４５、導電膜１６４６、及び半導体膜１６４４上に形成されたゲート絶縁膜１６４３と、ゲート絶縁膜１６４３上において半導体膜１６４４と重なっているゲート電極１６４２とを有する。さらに、トランジスタは、ゲート電極１６４２上に形成された絶縁膜１６４７を、その構成要素に含めても良い。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
図１４に、表示装置の一形態に相当する、パネルの一例について説明する。図１４に示すパネルは、基板７００と、基板７００上の画素部７０１、信号線駆動回路７０２、走査線駆動回路７０３、及び端子７０４とを有する。
画素部７０１は複数の画素を有し、各画素には、表示素子と、当該表示素子の動作を制御する単数または複数のトランジスタとが設けられている。走査線駆動回路７０３は、各画素に接続された走査線への電位の供給を制御することで、画素部７０１が有する画素を選択する。信号線駆動回路７０２は、走査線駆動回路７０３により選択された画素への画像信号の供給を制御する。
信号線駆動回路７０２及び走査線駆動回路７０３の一方又は双方は、実施の形態１のインバータ回路、実施の形態２のフリップフロップ回路又は実施の形態２のシフトレジスタ回路を含む。こうすれば、実施の形態１及び実施の形態２で説明した効果を奏することができるとともに、画素部７０１を大きくすることができる。また、画素部７０１に多くの画素を設けることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などの電子機器に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラやデジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１５に示す。
図１５（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。携帯型ゲーム機の駆動回路に、本発明の一態様に係る半導体装置を用いることで、消費電力が低く、動作が安定した携帯型ゲーム機を提供することができる。表示部５００３または表示部５００４に本発明の一態様に係る半導体装置を用いることで、高画質の携帯型ゲーム機を提供することができる。なお、図１５（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１５（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有する。表示機器の駆動回路に、本発明の一態様に係る半導体装置を用いることで、消費電力が低く、動作が安定した表示機器を提供することができる。表示部５２０２に本発明の一態様に係る半導体装置を用いることで、高画質の表示機器を提供することができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図１５（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。ノート型パーソナルコンピュータの駆動回路に、本発明の一態様に係る半導体装置を用いることで、消費電力が低く、動作が安定したノート型パーソナルコンピュータを提供することができる。表示部５４０２に本発明の一態様に係る半導体装置を用いることで、高画質のノート型パーソナルコンピュータを提供することができる。
図１５（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により可動となっている。第１表示部５６０３における映像を、第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された半導体表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、半導体表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を半導体表示装置の画素部に設けることでも、付加することができる。携帯情報端末の駆動回路に、本発明の一態様に係る半導体装置を用いることで、消費電力が低く、動作が安定した携帯情報端末を提供することができる。第１表示部５６０３、或いは第２表示部５６０４に本発明の一態様に係る半導体装置を用いることで、高画質の携帯情報端末を提供することができる。
図１５（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。携帯電話の駆動回路に、本発明の一態様に係る半導体装置を用いることで、消費電力が低く、動作が安定した携帯電話を提供することができる。表示部５８０２に本発明の一態様に係る半導体装置を用いることで、高画質の携帯電話を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１１ 配線
１１Ａ 配線
１１Ｂ 配線
１２ 配線
１３ 配線
１３Ａ 配線
１３Ｂ 配線
１３Ｃ 配線
１４ 配線
２１ 配線
２２ 配線
２３ 配線
２４ 配線
２５ 配線
２６ 配線
３１ 配線
３２ 配線
３３ 配線
３４ 配線
１００ 回路
１０１ トランジスタ
１０２ トランジスタ
２００ 回路
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ 容量素子
２０５ トランジスタ
３００ 回路
３００Ａ 回路
３００Ｂ 回路
３００Ｃ 回路
３０１ 抵抗素子
３０２ 容量素子
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ トランジスタ
３０７ トランジスタ
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４０４ トランジスタ
４０５ トランジスタ
４０６ トランジスタ
４０７ トランジスタ
４０８ トランジスタ
４０９ トランジスタ
５００ 回路
６００ フリップフロップ回路
６００＿１ フリップフロップ回路
６００＿２ フリップフロップ回路
６００＿３ フリップフロップ回路
７００ 基板
７０１ 画素部
７０２ 信号線駆動回路
７０３ 走査線駆動回路
７０４ 端子
８００ 基板
８０２ ゲート絶縁膜
８１２ 導電膜
８１３ 半導体膜
８１４ 導電膜
８１５ 導電膜
８１６ 導電膜
８１７ 半導体膜
８１８ 導電膜
８１９ 導電膜
８２０ 絶縁膜
８２１ 絶縁膜
８２２ 導電膜
８２３ コンタクトホール
８２４ 絶縁膜
８２５ ＥＬ層
８２６ 導電膜
８３０ トランジスタ
８３１ トランジスタ
８３２ 発光素子
８３３ 容量素子
８４０ 画素
８４１ 駆動回路
１６０２ ゲート電極
１６０３ ゲート絶縁膜
１６０４ 半導体膜
１６０５ 導電膜
１６０６ 導電膜
１６０７ 絶縁膜
１６１２ ゲート電極
１６１３ ゲート絶縁膜
１６１４ 半導体膜
１６１５ 導電膜
１６１６ 導電膜
１６１７ 絶縁膜
１６１８ チャネル保護膜
１６２２ ゲート電極
１６２３ ゲート絶縁膜
１６２４ 半導体膜
１６２５ 導電膜
１６２６ 導電膜
１６２７ 絶縁膜
１６４２ ゲート電極
１６４３ ゲート絶縁膜
１６４４ 半導体膜
１６４５ 導電膜
１６４６ 導電膜
１６４７ 絶縁膜
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ４ トランジスタ
Ｍ１１ トランジスタ
Ｍ１２ トランジスタ
Ｍ１３ トランジスタ
Ｍ１４ トランジスタ
Ｍ１５ トランジスタ
Ｍ１６ トランジスタ
Ｍ１７ トランジスタ
Ｍ１８ トランジスタ
Ｍ１９ トランジスタ
Ｃ１１ 容量素子
ＶＤＤ 電位
ＶＳＳ 電位
Ｎ１ ノード
Ｎ２ ノード
Ｎ３ ノード
Ｎ４ ノード
ＳＰ 信号
ＲＥ 信号
ＣＫ 信号
ＣＫＢ 信号
ＩＮ 信号
ＳＳＰ 信号
ＯＵＴ 信号
ＳＯＵＴ 信号
ＳＯＵＴａ 信号
ＳＯＵＴｂ 信号
ＳＯＵＴ＿１ 信号
ＳＯＵＴ＿ｉ 信号
ＳＯＵＴ＿Ｎ 信号

Claims (1)

  1. 第１乃至第５のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記容量素子の第１の端子と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記容量素子の第１の端子と電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記容量素子の第２の端子は、第４の配線と電気的に接続され、
    前記第４の配線には、第１の信号が入力され、
    前記第２の配線からは、第２の信号が出力されることを特徴とする半導体装置。
JP2012215365A 2011-09-30 2012-09-28 半導体装置 Active JP6087558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012215365A JP6087558B2 (ja) 2011-09-30 2012-09-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011217150 2011-09-30
JP2011217150 2011-09-30
JP2012215365A JP6087558B2 (ja) 2011-09-30 2012-09-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017020118A Division JP6381699B2 (ja) 2011-09-30 2017-02-07 半導体装置

Publications (3)

Publication Number Publication Date
JP2013085237A JP2013085237A (ja) 2013-05-09
JP2013085237A5 JP2013085237A5 (ja) 2015-11-12
JP6087558B2 true JP6087558B2 (ja) 2017-03-01

Family

ID=47991990

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2012215365A Active JP6087558B2 (ja) 2011-09-30 2012-09-28 半導体装置
JP2017020118A Active JP6381699B2 (ja) 2011-09-30 2017-02-07 半導体装置
JP2018143138A Withdrawn JP2019013006A (ja) 2011-09-30 2018-07-31 半導体装置
JP2020137916A Withdrawn JP2020205602A (ja) 2011-09-30 2020-08-18 半導体装置
JP2021121542A Active JP7222037B2 (ja) 2011-09-30 2021-07-26 シフトレジスタ回路
JP2023014567A Active JP7453439B2 (ja) 2011-09-30 2023-02-02 半導体装置
JP2024034797A Withdrawn JP2024071408A (ja) 2011-09-30 2024-03-07 半導体装置
JP2025035285A Pending JP2025078794A (ja) 2011-09-30 2025-03-06 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2017020118A Active JP6381699B2 (ja) 2011-09-30 2017-02-07 半導体装置
JP2018143138A Withdrawn JP2019013006A (ja) 2011-09-30 2018-07-31 半導体装置
JP2020137916A Withdrawn JP2020205602A (ja) 2011-09-30 2020-08-18 半導体装置
JP2021121542A Active JP7222037B2 (ja) 2011-09-30 2021-07-26 シフトレジスタ回路
JP2023014567A Active JP7453439B2 (ja) 2011-09-30 2023-02-02 半導体装置
JP2024034797A Withdrawn JP2024071408A (ja) 2011-09-30 2024-03-07 半導体装置
JP2025035285A Pending JP2025078794A (ja) 2011-09-30 2025-03-06 半導体装置

Country Status (4)

Country Link
US (12) US8736315B2 (ja)
JP (8) JP6087558B2 (ja)
KR (6) KR102007678B1 (ja)
TW (7) TWI846565B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
US8629704B2 (en) * 2009-04-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters, integrated circuits, systems, and methods for operating the level shifters
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) * 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9070546B2 (en) 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6273112B2 (ja) 2012-09-11 2018-01-31 株式会社半導体エネルギー研究所 フリップフロップ回路および半導体装置
US8847634B1 (en) * 2013-05-04 2014-09-30 Texas Instruments Incorporated High-speed unity-gain input buffer having improved linearity and stability with a low supply voltage
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
CN104900199B (zh) * 2014-03-05 2017-08-15 矽创电子股份有限公司 驱动模块及其显示装置
JP6521794B2 (ja) * 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US10417971B2 (en) * 2017-03-17 2019-09-17 Apple Inc. Early pixel reset systems and methods
CN109285505B (zh) * 2018-11-02 2020-06-23 北京大学深圳研究生院 一种移位寄存器单元、栅极驱动电路和显示装置
CN112164371B (zh) * 2020-10-14 2022-02-22 武汉华星光电半导体显示技术有限公司 驱动电路及显示面板

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317051A (en) * 1979-10-09 1982-02-23 Bell Telephone Laboratories, Incorporated Clock generator (buffer) circuit
JPS57196627A (en) * 1981-05-29 1982-12-02 Hitachi Ltd Electronic circuit device
JPS5916424A (ja) * 1982-07-19 1984-01-27 Toshiba Corp 半導体回路
DE3329093A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Dynamischer mos-schaltkreis
JPS60140924A (ja) * 1983-12-27 1985-07-25 Nec Corp 半導体回路
JPH0648780B2 (ja) 1991-05-24 1994-06-22 株式会社日立製作所 スイッチング回路
JP3330746B2 (ja) * 1994-09-09 2002-09-30 新日本製鐵株式会社 ブートストラップ回路
US5517148A (en) * 1994-10-31 1996-05-14 Sgs-Thomson Microelectronics, Inc. Low current differential level shifter
US5502406A (en) * 1995-03-06 1996-03-26 Motorola, Inc. Low power level shift circuit and method therefor
KR0145615B1 (ko) 1995-03-13 1998-12-01 김광호 박막 트랜지스터 액정 표시장치의 구동장치
US5966031A (en) * 1996-09-02 1999-10-12 Yahama Corporation Output circuit for integrated circuit devices
KR20000018327A (ko) * 1998-09-01 2000-04-06 김영환 부트스트랩 씨모스 구동장치
US6215349B1 (en) * 1999-01-05 2001-04-10 International Business Machines Corp. Capacitive coupled driver circuit
US6400189B2 (en) * 1999-12-14 2002-06-04 Intel Corporation Buffer circuit
JP2002197881A (ja) 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
JP2002290230A (ja) 2001-03-28 2002-10-04 Nippon Precision Circuits Inc Ｃｍｏｓインバータ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
US6927618B2 (en) * 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP4083493B2 (ja) * 2002-07-30 2008-04-30 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
US20060170638A1 (en) * 2002-12-20 2006-08-03 Koninklijke Philips Electronics N.V. Video driver with integrated sample-and-hold amplifier and column buffer
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
KR100490623B1 (ko) * 2003-02-24 2005-05-17 삼성에스디아이 주식회사 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
WO2004077671A1 (ja) 2003-02-28 2004-09-10 Semiconductor Energy Laboratory Co., Ltd. 半導体装置およびその駆動方法
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
US6870401B1 (en) * 2003-08-29 2005-03-22 Matsushita Electric Industrial Co., Ltd. Signal transmission circuit
JP4232600B2 (ja) * 2003-10-16 2009-03-04 ソニー株式会社 バッファ回路および表示装置
CN100538908C (zh) * 2004-06-14 2009-09-09 株式会社半导体能源研究所 移位寄存器及半导体显示装置
US7151400B2 (en) 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
US7239179B2 (en) * 2004-08-05 2007-07-03 Sony Corporation Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus
TWI297563B (en) * 2005-01-21 2008-06-01 Au Optronics Corp Level shifter
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101298969B1 (ko) * 2005-09-15 2013-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이의 구동 방법
JP4753373B2 (ja) 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP5132884B2 (ja) * 2005-12-28 2013-01-30 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
US7411430B2 (en) * 2006-01-12 2008-08-12 Chunghwa Picture Tubes, Ltd. Analog output buffer circuit for flat panel display
US20070182448A1 (en) * 2006-01-20 2007-08-09 Oh Kyong Kwon Level shifter for flat panel display device
US20070170465A1 (en) * 2006-01-20 2007-07-26 Oh Kyong Kwon Level shifter for flat panel display device
KR100711516B1 (ko) * 2006-02-14 2007-04-27 한양대학교 산학협력단 저전력 및 소면적의 용량 결합형 레벨 시프트 회로
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912121B2 (ja) 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
TWI603307B (zh) * 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4990034B2 (ja) 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5525685B2 (ja) * 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI511116B (zh) 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5090008B2 (ja) 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
US7554379B2 (en) * 2007-02-23 2009-06-30 Integrated Device Technology, Inc. High-speed, low-power level shifter for mixed signal-level environments
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4289410B2 (ja) * 2007-03-12 2009-07-01 セイコーエプソン株式会社 レベルシフト回路、電気光学装置、およびレベルシフト方法
US7468615B1 (en) 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
JP4775308B2 (ja) * 2007-04-25 2011-09-21 株式会社日立製作所 回路ブロック間送受信回路を持つ半導体装置
CN101765876A (zh) * 2007-07-24 2010-06-30 皇家飞利浦电子股份有限公司 具有阈值电压补偿的移位寄存器电路
JP2009077208A (ja) * 2007-09-21 2009-04-09 Sony Corp 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置
CN101816128B (zh) * 2007-10-05 2015-09-02 爱立信电话股份有限公司 用于动力开关元件的驱动电路
CN101868919B (zh) * 2007-12-20 2014-05-07 夏普株式会社 缓冲器和显示装置
JP5125569B2 (ja) 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP5106186B2 (ja) * 2008-03-13 2012-12-26 三菱電機株式会社 ドライバ回路
JP5141363B2 (ja) * 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
KR100968152B1 (ko) * 2008-06-04 2010-07-06 주식회사 하이닉스반도체 레벨 시프터 회로
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010050419A1 (en) 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101731772B1 (ko) 2008-11-28 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR102071057B1 (ko) 2009-06-25 2020-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI380586B (en) * 2009-07-06 2012-12-21 Himax Tech Ltd Output buffer adapted to a source driver and source driver
JP5467454B2 (ja) * 2009-09-01 2014-04-09 Ｎｌｔテクノロジー株式会社 ブートストラップ回路及びレベルシフト回路並びにワード線駆動回路
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
WO2011043451A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
IN2012DN01823A (ja) 2009-10-16 2015-06-05 Semiconductor Energy Lab
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
JP2011101209A (ja) * 2009-11-06 2011-05-19 Toyota Motor Corp レベルシフタ誤動作防止回路
TWI430282B (zh) * 2009-12-08 2014-03-11 Innolux Corp 移位暫存器、閘極驅動器以及電子系統
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102652396B (zh) 2009-12-23 2015-12-16 株式会社半导体能源研究所 半导体装置
KR101874779B1 (ko) 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101791713B1 (ko) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치
WO2011102227A1 (en) * 2010-02-18 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2011108367A1 (en) 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Boosting circuit and rfid tag including boosting circuit
KR101674690B1 (ko) 2010-03-30 2016-11-09 가부시키가이샤 제이올레드 인버터 회로 및 표시 장치
JP5678730B2 (ja) * 2010-03-30 2015-03-04 ソニー株式会社 インバータ回路および表示装置
US8300039B2 (en) 2010-03-30 2012-10-30 Sony Corporation Inverter circuit and display
JP5659906B2 (ja) 2010-03-30 2015-01-28 ソニー株式会社 インバータ回路および表示装置
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR101146990B1 (ko) * 2010-05-07 2012-05-22 삼성모바일디스플레이주식회사 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
KR102190686B1 (ko) * 2010-05-21 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
WO2012029871A1 (ja) * 2010-09-02 2012-03-08 シャープ株式会社 信号処理回路、ドライバ回路、表示装置
US9030237B2 (en) * 2010-09-02 2015-05-12 Sharp Kabushiki Kaisha Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device
JP5839896B2 (ja) * 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
JP5827520B2 (ja) 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
TWI543158B (zh) 2010-10-25 2016-07-21 半導體能源研究所股份有限公司 半導體儲存裝置及其驅動方法
TWI590249B (zh) 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
JP5892852B2 (ja) * 2011-05-20 2016-03-23 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
TWI761910B (zh) * 2011-08-29 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102654986A (zh) * 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR20130071791A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 슬루율 제어가 가능한 게이트 라인 드라이버
JP2013130802A (ja) * 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
US20130234760A1 (en) * 2012-03-06 2013-09-12 Himax Technologies Limited Output buffer
KR101396942B1 (ko) * 2012-03-21 2014-05-19 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
KR102024116B1 (ko) * 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR102034140B1 (ko) * 2013-01-23 2019-10-21 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
JP6298662B2 (ja) * 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JPWO2014208123A1 (ja) * 2013-06-28 2017-02-23 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
CN103700355B (zh) * 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
KR20150104518A (ko) * 2014-03-05 2015-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레벨 시프터 회로
JP6676354B2 (ja) * 2014-12-16 2020-04-08 株式会社半導体エネルギー研究所 半導体装置
CN104575424B (zh) * 2015-01-09 2017-03-15 深圳市华星光电技术有限公司 扫描驱动电路及其或非门逻辑运算电路
US9858880B2 (en) * 2015-06-01 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit based on oxide semiconductor thin film transistor
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102643895B1 (ko) * 2015-10-30 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US9792875B2 (en) * 2015-12-24 2017-10-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and display panel
US9934826B2 (en) * 2016-04-14 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN107784983A (zh) * 2016-08-25 2018-03-09 中华映管股份有限公司 栅极驱动电路
JP2018093483A (ja) * 2016-11-29 2018-06-14 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
CN113168804A (zh) * 2018-12-19 2021-07-23 株式会社半导体能源研究所 显示装置及电子设备

Also Published As

Publication number Publication date
KR102140918B1 (ko) 2020-09-14
KR20220029625A (ko) 2022-03-08
KR20190093532A (ko) 2019-08-09
US10497723B2 (en) 2019-12-03
JP2025078794A (ja) 2025-05-20
US11257853B2 (en) 2022-02-22
US20170053952A1 (en) 2017-02-23
JP2013085237A (ja) 2013-05-09
US12191322B2 (en) 2025-01-07
US10916571B2 (en) 2021-02-09
TW202224352A (zh) 2022-06-16
TW202044764A (zh) 2020-12-01
KR20200092296A (ko) 2020-08-03
US8736315B2 (en) 2014-05-27
KR102671090B1 (ko) 2024-05-31
US20200105802A1 (en) 2020-04-02
TW201330499A (zh) 2013-07-16
TW202512532A (zh) 2025-03-16
US11901377B2 (en) 2024-02-13
TW202404264A (zh) 2024-01-16
KR102423329B1 (ko) 2022-07-22
US9432016B2 (en) 2016-08-30
JP2019013006A (ja) 2019-01-24
KR102369428B1 (ko) 2022-03-04
US20180053794A1 (en) 2018-02-22
US10304872B2 (en) 2019-05-28
TWI814243B (zh) 2023-09-01
US20250142970A1 (en) 2025-05-01
US20130082760A1 (en) 2013-04-04
US8941416B2 (en) 2015-01-27
TWI846565B (zh) 2024-06-21
US20210167099A1 (en) 2021-06-03
JP2024071408A (ja) 2024-05-24
JP2021168516A (ja) 2021-10-21
TWI691165B (zh) 2020-04-11
US20220278140A1 (en) 2022-09-01
US20230246039A1 (en) 2023-08-03
JP2020205602A (ja) 2020-12-24
JP2023052851A (ja) 2023-04-12
US11557613B2 (en) 2023-01-17
US9806107B2 (en) 2017-10-31
TWI654840B (zh) 2019-03-21
TW201933774A (zh) 2019-08-16
TWI755701B (zh) 2022-02-21
TWI882808B (zh) 2025-05-01
JP6381699B2 (ja) 2018-08-29
TW201731216A (zh) 2017-09-01
KR20130035910A (ko) 2013-04-09
US20240266369A1 (en) 2024-08-08
KR20240081469A (ko) 2024-06-07
JP7222037B2 (ja) 2023-02-14
US20190273102A1 (en) 2019-09-05
US20140203845A1 (en) 2014-07-24
US20150123716A1 (en) 2015-05-07
TWI591963B (zh) 2017-07-11
KR102007678B1 (ko) 2019-08-07
KR20220104134A (ko) 2022-07-26
JP2017126991A (ja) 2017-07-20
JP7453439B2 (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
JP7453439B2 (ja) 半導体装置
JP6099372B2 (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150923

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170202

R150 Certificate of patent or registration of utility model

Ref document number: 6087558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250