JP4777683B2 - Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造 - Google Patents

Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造 Download PDF

Info

Publication number
JP4777683B2
JP4777683B2 JP2005112763A JP2005112763A JP4777683B2 JP 4777683 B2 JP4777683 B2 JP 4777683B2 JP 2005112763 A JP2005112763 A JP 2005112763A JP 2005112763 A JP2005112763 A JP 2005112763A JP 4777683 B2 JP4777683 B2 JP 4777683B2
Authority
JP
Japan
Prior art keywords
layer
forming
sige
composition
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005112763A
Other languages
English (en)
Other versions
JP2005303305A (ja
Inventor
曉山 李
炯浩 高
昌基 洪
相俊 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005303305A publication Critical patent/JP2005303305A/ja
Application granted granted Critical
Publication of JP4777683B2 publication Critical patent/JP4777683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • A—HUMAN NECESSITIES
    • A24—TOBACCO; CIGARS; CIGARETTES; SIMULATED SMOKING DEVICES; SMOKERS' REQUISITES
    • A24F—SMOKERS' REQUISITES; MATCH BOXES; SIMULATED SMOKING DEVICES
    • A24F15/00—Receptacles or boxes specially adapted for cigars, cigarettes, simulated smoking devices or cigarettes therefor
    • A24F15/12—Receptacles or boxes specially adapted for cigars, cigarettes, simulated smoking devices or cigarettes therefor for pocket use
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置の製造工程に使われるエッチング液、それを利用したエッチング方法及び結果物の構造に関する。
トランジスタをさらに小型化させようという要求は、集積回路の分野で解決されねばならない持続的な問題である。トランジスタの小型化の従来技術の一つは、チャンネル長を短くするものである。これにより、トランジスタが占める全体の占有空間を効果的に減らした。しかし、トランジスタの物理的変数と関連した最小のチャンネル長は、例えば、短チャンネルの効果のような他の問題を発生させた。
従来技術は、少なくとも最小限のチャンネル長を維持しつつ、トランジスタの占有空間を狭めるトランジスタ構造の発展に対応した。プラナチャンネルを使用するトランジスタ構造の占有空間が、ますます大きくなるのに反し、折り曲げられた形態のチャンネルを使用するトランジスタ構造の占有空間は、ますます小さくなっている。
図９は、一般的にＦｉｎＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、特に、三重チャンネルのＦｉｎＦＥＴ ９００と呼ばれる従来技術によるトランジスタ構造の小さくなった占有空間を示す斜視図である。ここで、三重チャンネルのＦｉｎＦＥＴ ９００は、埋め込まれた酸化膜（ＢＯＸ）上に形成され、ソース領域９０２ａとドレイン領域９０２ｃとの間に、フィン形態（図１０の９０２ｂ参照）のチャンネルを形成する本体９０２を有する。ゲート電極９０６は、ゲート酸化膜９０４を介して本体９０２の形状に整合されて形成される。
図１０は、従来のＦｉｎＦＥＴ ９００を図９のＸ−Ｘ’に沿って切断した断面図である。チャンネルに形成された反転層は、ゲート酸化膜９０４の脇の本体９０２に位置し、若干薄く形成される傾向がある。本体９０２の側面に近接するゲート電極９０６の理想的な効果は、３つの反転層、例えば第１反転層９０８ａ、第２反転層９０８ｂ及び第３反転層９０８ｃを誘導することである。したがって、ＦｉｎＦＥＴ ９００は、三重チャンネルのＦｉｎＦＥＴと称することができる。
トランジスタを小型化させようという持続的な努力は、多重ブリッジチャンネル型のＦＥＴ（Ｍｕｌｔｉ−Ｂｒｉｄｇｅ−Ｃｈａｎｎｅｌ ＦＥＴ：ＭＢＣＦＥＴ）を開発した。ＭＢＣＦＥＴは、四角形の断面をもつチャンネルが積層された構造を有したＦＥＴとして周知されている。図１Ａ及び図１Ｂは、従来技術によるＮＭＯＳまたはＰＭＯＳ ＭＢＣＦＥＴの活性パターンとゲート電極とを示した斜視図である。
図１Ａを参照すれば、例えば半導体基板（図示せず）のような集積回路基板の表面上に形成された活性パターンは、垂直方向に形成された複数個のブリッジ４ａ、４ｂ、４ｃを有したブリッジ領域１を含む。複数のチャンネルは、作動するＭＢＣＦＥＴのそれぞれブリッジ４ａ、４ｂ、４ｃ内に誘導される。
複数個のトンネル２ａ、２ｂ、２ｃは、ブリッジ４ａ、４ｂ、４ｃの間に形成される。ソース／ドレイン領域３は、内部にチャンネルが形成される複数個のブリッジ４ａ、４ｂ、４ｃを連結するために、ブリッジ領域１、即ち活性パターンの中心部分の両側に形成される。ソース／ドレイン領域３の幅は、ブリッジ４ａ、４ｂ、４ｃの幅より広い。ソース／ドレイン領域３とブリッジ４ａ、４ｂ、４ｃとの間には、ソース／ドレイン領域３とブリッジ４ａ、４ｂ、４ｃとを連結したソース／ドレイン拡張層５が形成されうる。
複数個のトンネル２ａ、２ｂ、２ｃは、ブリッジ４ａ、４ｂ、４ｃの間に形成される。最も低いトンネル２ａは、最も低いブリッジ層４ａと下部の半導体基板の表面との間に形成される。トンネル２ａ、２ｂ、２ｃの形状と一致するブリッジ溝２’は、最上のブリッジ４ｃ上にトンネル形状に形成される。
図１Ｂを参照すれば、ゲート電極６は、活性パターン上に形成される。ゲート絶縁膜７は、ゲート電極６と複数個のブリッジ４ａ、４ｂ、４ｃとの間に形成される。ゲート電極６は、複数個のトンネル２ａ、２ｂ、２ｃとトンネル溝２’とを通過するか、または充填しつつ延びる。したがって、ゲート電極６は、複数個のブリッジ４ａ、４ｂ、４ｃを取り囲んで形成される。
作動中に、ＭＢＣＦＥＴのゲート電極６は、それぞれのブリッジ４ａ、４ｂ、４ｃ内に４個のチャンネルを形成する。より詳しくは、ブリッジ４ａ、４ｂ、４ｃの４個の側面に隣接したゲート電極６は、ブリッジ内に４個の反転層が形成されるようなものが理想的である。４個の反転層は、図１０で反転層９０８ａ、９０８ｃと類似している。
図１Ａで、トンネル２ａ、２ｂ、２ｃを形成する前に、活性パターンのブリッジ領域１に対する前駆体は、チャンネルを形成する複数個のブリッジ４ａ、４ｂ、４ｃだけでなく、後にトンネル２を形成する複数個のブリッジ間の層を含む。ブリッジとブリッジ間の層は、それぞれ反復して積層される。ブリッジ４ａ、４ｂ、４ｃは、シリコン膜のような単結晶の半導体膜を含みうる。ブリッジ間の層は、シリコン−ゲルマニウム（ＳｉＧｅ）を含みうる。図１Ａのブリッジ４ａ、４ｂ、４ｃ及びトンネル２ａ、２ｂ、２ｃを得るために、活性パターンのブリッジ領域１の前駆体は、Ｓｉに対してＳｉＧｅとエッチング選択比を有するエッチング液でエッチングする。即ち、トンネル２ａ、２ｂ、２ｃを形成するためのエッチング液が使われる。
本発明が解決しようとする課題は、単結晶のＳｉ層に対する単結晶のＳｉＧｅ層の選択比が６０：１以上と、高い選択比を有し、単結晶のＳｉ層の表面の損傷を抑制し、リン等のアクセプタがドーピングされた単結晶のＳｉＧｅ層に対しても、十分なエッチング量を得ることができるＳｉＧｅ用のエッチング液を提供するところにある。
本発明が解決しようとするさらに他の課題は、単結晶のＳｉ層と単結晶のＳｉＧｅ層とが交互に積層された多層構造について、前記エッチング液を使用して単結晶のＳｉ層の損傷を抑制し、正確な形態の多重ブリッジチャンネルを形成できる多重ブリッジチャンネル用のＭＯＳトランジスタの製造方法を提供するところにある。
本発明が解決しようとする他の課題は、前記エッチング液によって、ＳｉＧｅ犠牲層を利用して階段形態のストレージノードを簡単に製造できる製造方法を提供するところにある。
本発明の少なくとも一つの実施形態は、ウェットエッチングの組成物を提供する。前記ウェットエッチングの組成物（以下、ＰＡＡ系のエッチング液とする）は、過酢酸（Ｐｅｒａｃｅｔｉｃ ａｃｉｄ：ＰＡＡ）と、フッ化酸と、実質的に、（Ｎ−ドーピングされたＳｉＧｅ）：（Ｎ−ドーピングされたＳｉ）のエッチング速度と同一な、（Ｐ−ドーピングされたＳｉＧｅ）：（Ｐ−ドーピングされたＳｉ）のエッチング速度を確保するのに十分な前記組成物におけるＰＡＡの相対的な量と、を含む。以下、前記エッチング組成物は、ＰＡＡ系のエッチング液とする。
本発明の少なくとも一つの他の実施形態は、一般的に、ＰＡＡ系のエッチング液を使用する方法を提供する。
本発明の少なくとも一つの他の実施形態は、ＣＭＯＳ ＭＢＣＦＥＴを形成するためにＰＡＡ系のエッチング液を使用する方法を提供する。
本発明の少なくとも一つの他の実施形態は、キャパシタ電極を形成するためにＰＡＡ系のエッチング液を使用する方法を提供する。
本発明によれば、ＰＡＡを含むエッチング液を使用することによって、ホウ素がドーピングされた単結晶のＳｉＧｅ層だけでなく、リンがドーピングされた単結晶のＳｉＧｅ層に対しても、６０：１以上の高いエッチング比で容易に単結晶のＳｉＧｅ層をエッチングできる。また、単結晶のＳｉ層に対する損傷を最小化し、かつ表面が速く酸化された単結晶のＳｉＧｅ層に対しても十分なエッチング量を得ることができる。
また、本発明によれば、ウェーハ全体に均一なエッチング特性を得ることができ、本発明のエッチング液にイオン性系、または非イオン性系の界面活性剤を添加することによって、単結晶のＳｉＧｅ層をより均一にエッチングできる。
また、本発明によれば、多重ブリッジチャンネル型のトランジスタのチャンネルを形成する工程において、本発明のエッチング液で単結晶のＳｉＧｅ層をエッチングすることによって、精密な多重構造を容易に形成できる。
また、前記エッチング液によって、簡単な工程を利用して形成したストレージノードを含むキャパシタを製造できる。
本発明の付加的な特徴と長所は、次の実施形態の詳細な説明、付加された図面及び関連した請求範囲からさらに完全に明白になる。
従来技術として命名されたものを除外すれば、付加される図面は、発明の説明を豊かにするために、本発明の実施形態の素子及び製造方法の一般的な特徴を説明するためであることが明白である。しかし、図面は、正確に寸法化されず、与えられた実施形態の特徴を正確に反映しないことがあり、本発明の範囲内における実施形態の特徴や価値の範囲を制限するか、または限定すると解釈すべきでない。
特に、層や領域の相対的な厚さや位置は、説明を明確にするために、減らすか、または誇張されうる。また、一つの層は、参考とされた層または基板上に直接的に形成されるか、または参考とされた層の上部に位置する他の層またはパターン上に形成される時、相異なる層または基板“上に”形成されると見なす。
本出願において、この部分は、図１Ａ−１Ｂ、２Ａ−２Ｃ、３Ａ−３Ｒ、４Ａ−４Ｇ、５、６Ａ−６Ｃ、７Ａ−７Ｌ及び８に言及されるが、前記の順に説明されるものではない。むしろ、図１Ａ、５、６Ａ−６Ｃ、１Ｂ、２Ａ−２Ｃ、３Ａ−３Ｒ、４Ａ−４Ｇ、７Ａ−７Ｌ及び８の順に説明する。
本発明によれば、次の従来の問題点が認識され、それを解決する方法であることが明白になる。
従来では、図１Ａのブリッジ４ａ、４ｂ、４ｃの配列及びトンネル２ａ、２ｂ、２ｃを得るために、活性パターンのブリッジ領域１の前駆体は、Ｓｉに対してＳｉＧｅとエッチング選択比を有するエッチング液でエッチングする。従来技術は、４個の相異なるエッチング組成物のうち一つを使用する。第１は、フッ化水素酸（ＨＦ）、硝酸（ＨＮＯ３）及び水（Ｈ２Ｏ）の混合物であり、第２は、ＨＦ、過酸化水素（Ｈ２Ｏ２）及びＨ２Ｏの混合物であり、第３は、水酸化アンモニウム（ＮＨ４ＯＨ）、Ｈ２Ｏ２及びＨ２Ｏの混合物であり、第４は、ＨＦ、酢酸（ＣＨ３ＣＯＯＨ）及び脱イオン水（ＤＩ−Ｈ２Ｏ）の混合物、または第５に、ＨＦ、Ｈ２Ｏ２及びＣＨ３ＣＯＯＨの混合物である。第１ないし３の混合物は、それぞれ時間及び温度によって多様に変化するエッチング選択比を表し、いずれも２０：１より小さい。このようなエッチング選択比は、ＳｉＧｅをエッチングするのにかかる時間が長いため、トランジスタに悪影響を与える望まれないＳｉのエッチングを惹起するという問題がある。
第４及び５の混合物は、エッチング選択比が２０：１より大きいが、単に、ホウ素でドーピングされたブリッジ間の層（ＳｉＧｅ）とブリッジ層（Ｓｉ）とからなるＮＭＯＳトランジスタに適用される。即ち、ＮＭＯＳ ＭＢＣＦＥＴを満足させる。しかし、ＭＢＣＦＥＴ素子がＣＭＯＳ形態である時、第４の混合物は、不均一な選択比を表す。ＣＭＯＳ ＭＢＣＦＥＴは、ＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタも備える。そして、ＰＭＯＳトランジスタは、Ｓｉブリッジと、最終的にトンネルを形成するＳｉＧｅブリッジとを含む。ＳｉＧｅブリッジは、ソース／ドレイン（Ｐ型）に対して反対であるが（例えば、リン）、ＰＭＯＳトランジスタの基板に対しては同一な導電型でドーピングされる。ＣＭＯＳ ＭＢＣＦＥＴ素子において、第４の混合物は、ＮＭＯＳトランジスタに対しては、約２０：１より大きいエッチング選択比を表すが、ＰＭＯＳトランジスタに対しては、約５：１より小さいエッチング選択比を有する。例えば、ブリッジ領域１の前駆体を常温で約１０分間第５の混合物に露出させれば、未完成のＮＭＯＳトランジスタで、ホウ素がドーピングされたＳｉＧｅブリッジ間の層のＳｉブリッジ層に対するエッチング選択比は、約３，７００Åであるのに反し、リンがドーピングされたＳｉＧｅブリッジ間の層のＳｉブリッジ層に対するエッチング選択比は、約２，１００Åである。即ち、ＰＭＯＳトランジスタの１Åがエッチングされるごとに、ＮＭＯＳトランジスタは、約１．７Åがエッチングされる。
図５は、経時的なＮＭＯＳ ＳｉＧｅ及びＰＭＯＳ ＳｉＧｅのエッチングされる量を示した棒グラフである。図５は、第５の混合物の効果が、ベル曲線に近接することを示す。
ＮＭＯＳとＰＭＯＳトランジスタがエッチングされる程度が不均一であることは、問題となる。また、この問題は、未完成のＣＭＯＳ素子に対して、未完成のＰＭＯＳトランジスタを十分にエッチングするために、未完成のＮＭＯＳトランジスタをエッチングするための最小限の時間より長くして露出することのみで、解決される単純な問題ではない。不要に付加されるエッチング時間は、Ｓｉブリッジ層に望まれないエッチングを生じて、トランジスタに悪影響を及ぼす。
理論的な根拠はないが、Ｓｉに対するＳｉＧｅのエッチング選択比を説明するためのメカニズムは、本発明を実施する間に決定されうる。図６Ｂ及び６Ｃは、理論に基づかず、図６Ａのメカニズムに対応すると信じられる単純化された化学式である。
図６Ａにおいて、本発明のメカニズムは、積層構造５０２で始まる。ブロック５０２は、Ｓｉ層の間に挟まれたＳｉＧｅ層を含み、ブリッジ領域１の前駆体（それをエッチングする前）を簡略に表現する。矢印５０４が示すように、ブロック５０２に対してエッチング液が適用されれば、初めに、ＳｉＧｅ化合物内のＧｅ原子を酸化させてＧｅＯｘを生成する。次に、矢印５０６が示すように、ＧｅＯｘは、エッチング液のＨＦ成分により攻撃されて、副産物としてフッ化ゲルマニウム（ＧｅＦ４）を形成して、積層構造５０８は、実質的にＧｅが枯渇される。積層構造５０２のＳｉＧｅ層とは逆に、積層構造５０８は、代りに完全ではないが、Ｇｅがなく、結晶格子が損傷されたＳｉ欠陥層を含む。
次に、矢印５１０が示すように、損傷されたＳｉ層は酸化されて、ＳｉＯｘを生成する。矢印５１２が示すように、エッチング液のＨＦ成分により攻撃されて、フッ化シリコン（ＳｉＦ４）とケイフッ化水素（Ｈ２ＳｉＦ６）とを副産物として形成する。矢印５１２の結果は、完全ではないが、Ｇｅが除去され損傷されたＳｉ層が積層された構造５１４である。損傷されたＳｉ層は、ＳｉＧｅの付随的な結果であり、図６Ａのメカニズムの結果は、ＳｉＧｅ積層構造５０２で、Ｇｅが完全ではないが、実質的に除去された積層構造５１４である。
また、本発明が説明される間、次のようなことが分かる。ＰＡＡは、エッチング液として第５の混合物が使われて、ブリッジ領域１の前駆体をエッチングする間に副産物として形成される。同時に、エッチングする間のＰＡＡ副産物の濃度は、ベル曲線に近接する。
これにより、本発明が説明される間、理論的な根拠はないが、また、ＳｉＧｅ：Ｓｉのエッチング選択比は、周辺のＳｉ層を酸化することなく損傷されたＳｉ積層構造５０８を酸化するエッチング能に依存する。即ち、適切な酸化剤は、損傷されたＳｉ層を実質的に酸化させるが、近辺の損傷されないＳｉ層に対する酸化は、実質的に抑制される。理論的な根拠はないが、酸化を防止する形態の単純化された化学式は、次の通りである。
酸化 ＨＦ
非損傷のＳｉ → ＳｉＯｘ → ＳｉＦ４、Ｈ２ＳｉＦ６
次の表１は、多様な酸化成分（即ち、酸化剤）の酸化力を電子ボルト（ｅＶ）の単位で並べたものである。
Figure 0004777683
表１を見れば、ＰＡＡは、オゾンより低いが、２番目に大きい酸化力を有する。本発明が説明される間、理論的な根拠はないが、ＳｉＧｅ：Ｓｉのエッチング選択比は、積層構造５０８内の損傷されたＳｉ層と、損傷されていないＳｉ層との間の格子欠陥の差により決定されると見られる。より具体的には、適切なエッチング液は、相対的に大きい酸化力を有するが、あまり大きくないので、格子欠陥の差がＳｉＧｅとＳｉのエッチング速度の差をもたらさない。即ち、理論的な根拠はないが、オゾンの酸化力は十分に大きいので、損傷されたＳｉ層の格子欠陥の差が十分に、または多少十分に非損傷のＳｉ層のエッチング速度に比べて、速いエッチング速度をもたらさないと確信される。
ＰＡＡの酸化力はあまり大きくないので、格子欠陥の差は、ほぼ無視できる程度のエッチング速度の差を発生させる。むしろ、ＰＡＡは、表１で、酸化剤の最も高いＳｉＧｅ：Ｓｉ比を有する。表１での他の酸化剤、例えば二酸化塩素（ＣｌＯ２）は、ＳｉＧｅとＳｉのエッチング速度は異なるが、それらの選択比は、ＰＡＡほど大きくない。あまり大きくないが、十分に大きい酸化力、例えば、少なくとも約２０：１のＳｉＧｅ：Ｓｉの選択比を得ることができるエッチング液を含んだ酸化剤がありえる。
本発明の少なくとも一つの実施例によれば、ウェットエッチングの組成物（または、エッチング液）は、Ｓｉに対してＳｉＧｅのエッチング速度が十分に速く示す酸化剤と、フッ化酸と、（Ｎ−ドーピングされたＳｉＧｅ）：（Ｎ−ドーピングされたＳｉ）のエッチング速度と実質的に同一の、（Ｐ−ドーピングされたＳｉＧｅ）：（Ｐ−ドーピングＳｉ）のエッチング速度を確保するのに十分な前記組成物における、酸化剤の相対的な量を含む。前記酸化剤の例は、ＰＡＡである。以後に、前記エッチング液は、ＰＡＡ系のエッチング液とする。
ＰＡＡ系のエッチング液において、ＰＡＡの相対的な量は、（Ｎ−ドーピングされたＳｉＧｅ）：（Ｎ−ドーピングされたＳｉ）のエッチング速度と実質的に同一の、（Ｐ−ドーピングされたＳｉＧｅ）：（Ｐ−ドーピングされたＳｉ）のエッチング速度を確保するのに十分なものである。ＰＡＡの相対的な量は、約１．０ｗｔ％ないし５０ｗｔ％、例えば、約２．０ｗｔ％の範囲でありえる。ＰＡＡの相対的な量は、少なくとも約２０：１のＳｉＧｅ：Ｓｉエッチング選択比、より望ましくは、少なくとも約６０：１のＳｉＧｅ：Ｓｉエッチング選択比を得ることができれば、十分である。フッ化酸は、ＨＦ、ＮＨ４Ｆ及びそれらの混合物からなる基から選択されうる。
ＰＡＡ系のエッチング液は、選択的に希釈剤及び界面活性剤、緩衝剤からなる基から選択された付加的な成分と、２次酸化剤及び高分子をさらに含みうる。希釈剤は、脱イオン水を含みうる。界面活性剤は、陽イオン性の界面活性剤、陰イオン性の界面活性剤、及び非イオン性の界面活性剤からなる基から選択されうる。
さらに望ましくは、界面活性剤は、セチルトリメチルアンモニウムブロミド（ＣＴＡＢｒ）、アンモニウムラウリルサルフェート（ＡＬＳ）、ラウリルアルコールエチレンオキサイド、ステアリルアルコールエチレンオキサイド、ノニルフェノルエチレンオキサイド、トリデシルアルコールエチレンオキサイド、及びオレイルアルコールエチレンオキサイドからなる基から選択されうる。
若し、ＰＡＡ系のエッチング液が高分子を含めば、その高分子は、陽イオン性の高分子及び陰イオン性の高分子からなる基から選択されうる。より具体的に、高分子は、ポリエチレンイミン、ポリリジン、ポリアクリル酸、ポリアクリルアミド、ポリ（メタクリル酸）、ポリ（ジエチルアミノエチルメタクリレート）、及びポリ（ジエチルアミノエチルメタクリレート）からなる基から選択されうる。
２次酸化剤は、Ｈ２Ｏ２、Ｈ３ＰＯ４、ＨＮＯ３、Ｈ２ＳＯ４、Ｉ２、（ＮＨ４）２ＳＯ４、ＮＨ４ＩＯ３、ＨＣｌＯ４、ＨＣｌＯ２、Ｏ３及びＨ５ＩＯ６からなる基から選択されうる。
また、ＰＡＡ系のエッチング液は、選択的に、酢酸、アンモニウムアセテート、メタノール、エタノール、プロパノール、イソプロパノール、ブタノール、ペンタノール、ヘキサノール及びへプタノールからなる基から選択された緩衝剤を含みうる。
例えば、前記ＰＡＡ系のエッチング液は、次のような組成を有することができる。ＰＡＡは、エッチング液に対して約０．０５ｗｔ％ないし１７．５ｗｔ％で構成され、フッ化酸は、エッチング液に対して約０．０５ｗｔ％ないし１５ｗｔ％で構成され、界面活性剤があれば、界面活性剤は、エッチング液に対して約１０ｗｔ％まで構成され、緩衝剤があれば、緩衝剤は、エッチング液に対して約３０ｗｔ％まで構成され、２次酸化剤があれば、２次酸化剤は、エッチング液に対して約３０ｗｔ％まで構成され、高分子があれば、高分子は、エッチング液に対して約５ｗｔ％まで構成され、脱イオン水は、あれば、希釈剤としてありえる。
次の表２は、ＰＡＡ系のエッチング液に対して、これまで議論したことを要約したものである。
Figure 0004777683
ＰＡＡ系のエッチング液は、水溶性ＨＦの代りにＮＨ４Ｆ及び／またはＨＦ／ＮＨ４Ｆの混合物を代替して含み、代替される成分は、エッチング液に対して約０．０５ないし１７．５ｗｔ％で構成されうる。酢酸成分の代りに、ＰＡＡ系のエッチング液は、アンモニウムアセテート及び／またはＩＰＡ（イソプロピルアルコール）のようなアルコールを代替して含みうる。
さて、前記ＰＡＡ系のエッチング液を使用した一般的な例を提供する。
例１では、厚さが、例えば約１４２０Åに形成されたシリコン酸化膜（ＳｉＯ２）の第１層と、第１ＳｉＯ２膜上に、例えば約５００Åの厚さに形成されたシリコン単結晶の第２層とを有した第１ウェーハを考える。また、それぞれエピタキシャル成長されたホウ素をドーピングされたＳｉＧｅ（ＮＭＯＳ ＭＢＣＦＥＴ内）、リンドーピングされたＳｉＧｅ（ＰＭＯＳ ＭＢＣＦＥＴ内）、及びドーピングされていないＳｉＧｅで形成された第２、第３及び第４ウェーハを考える。第１ないし第４ウェーハのそれぞれは、次の通り、４９ｗｔ％の水溶性ＨＦ（商業的に利用可能な組成比）、３０ｗｔ％のＰＡＡ、９８ｗｔ％の酢酸（商業的に利用可能な組成比）及び脱イオン水を、約１．５：３０：３０：３０の比率の組成Ｃ１を有したＰＡＡエッチング液の約１Ｌに、約２５℃で約５分間浸す。次に、ウェーハを脱イオン水で洗浄し、窒素ガスをパージして乾燥させる。次いで、エッチングされたＳｉＧｅとＳｉの量をそれぞれ垂直スキャニング電子顕微鏡（Ｖ−ＳＥＭ）を利用して測定する。その結果を、次の表３に示した。
（例１）
Figure 0004777683
例２では、例１と同一の４個のウェーハを考える。第１ないし第４ウェーハのそれぞれは、組成Ｃ２を有したＰＡＡ系のエッチング液の約１Ｌに２５℃で約５分間浸す。組成Ｃ２は、組成Ｃ１に、和光純薬工業（株）で製造されたＮＶＷ１００２という製品名の非イオン性の界面活性剤０．１ｖｏｌ％を追加する。次に、ウェーハを脱イオン水により洗浄し、窒素ガスをパージして乾燥する。次いで、エッチングされたＳｉＧｅとＳｉの量をそれぞれＶ−ＳＥＭを利用して測定する。その結果を、次の表４に示した。
（例２）
Figure 0004777683
ＰＡＡ系のエッチング液のより具体的な適用例について、議論する。前記適用例は、ＣＭＯＳ ＭＢＣＦＥＴの製造及びキャパシタのストレージノードの製造を含みうる。
従来技術の図１Ａ及び図１Ｂは、ＮＭＯＳまたはＰＭＯＳ ＭＢＣＦＥＴを説明する。図２Ａは、図１Ａ−１ＢのＰＭＯＳ、またはＮＭＯＳ ＭＢＣＦＥＴに対応する本発明の少なくとも一つの実施形態によるＣＭＯＳ ＭＢＣＦＥＴの平面図である。
ＣＭＯＳ ＭＢＣＦＥＴのために、半導体基板は、Ｓｉ、ＳｉＧｅ、絶縁体上のシリコン（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）、絶縁体上のシリコン−ゲルマニウム（Ｓｉｌｉｃｏｎ Ｇｅｒｍａｎｉｕｍ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ：ＳＧＯＩ）及び／または他の通常の基板を含む。いかなる実施形態にも、半導体基板は、単結晶Ｓｉを含みうる。
ＣＭＯＳ ＭＢＣＦＥＴのために、ブリッジ４ａ、４ｂ、４ｃは、シリコン膜のような単結晶の半導体膜を含みうる。ソース／ドレイン領域３は、選択的なエピタキシャルの単結晶膜、またはポリシリコン膜、金属膜、金属シリサイド膜のような導電性膜を含みうる。選択的なエピタキシャルの単結晶膜、またはポリシリコン膜を使用する場合には、不純物をソース／ドレイン領域３にイオン注入してソース／ドレイン領域３に導電性をもたせる。
ＣＭＯＳ ＭＢＣＦＥＴのために、図１Ａ−１Ｂで示されるように、ブリッジ４ａ、４ｂ、４ｃとソース／ドレイン領域３との間にソース／ドレイン拡張層５を形成する場合に、一部の実施形態で、ソース／ドレイン領域３は、ポリシリコン膜、金属膜、金属シリサイド膜のような導電膜を含み、ソース／ドレイン拡張層５は、選択的なエピタキシャルの単結晶膜を含みうる。
ＣＭＯＳ ＭＢＣＦＥＴのために、ゲート電極６は、ポリシリコン膜を含みうる。ゲートスタック層８は、ゲート抵抗を減少させるための金属シリサイド、及び／またはゲート電極６を保護するための絶縁物質を含みうる。ゲート絶縁膜７は、熱酸化膜またはＯＮＯ膜（二酸化シリコン、窒化シリコン、二酸化シリコン積層膜）を含みうる。
本発明の一部の実施形態によるＣＭＯＳ ＭＢＣＦＥＴのために、複数個の薄いブリッジ４ａ、４ｂ、４ｃは、ソース／ドレイン領域３に連結され、ソース／ドレイン領域３は、ブリッジ（または、チャンネル）の数が増加しても、ソース／ドレイン接合のキャパシタンスを均一に維持できるように、複数個のブリッジ４ａ、４ｂ、４ｃに垂直な方向に均一のドーピングプロファイルを有するように形成される。したがって、接合キャパシタンスが減少するのに反し、電流は増加して、素子の速度を速める。
本発明のいかなる実施形態によるＣＭＯＳ ＭＢＣＦＥＴのためにも、ブリッジの幅より小さいゲート電極を有したＭＯＳトランジスタが、本発明の一部の実施形態で提供されうる。なぜなら、ゲート電極６は、複数個のブリッジ４ａ、４ｂ、４ｃを取り囲んで素子の集積度を向上できるからである。
また、本発明の一部の実施形態によるＣＭＯＳ ＭＢＣＦＥＴのために、ソース／ドレイン領域が形成される活性パターンの領域は、エッチングされて除去される。次に、エッチングされた領域は、ソース／ドレイン領域３を形成するためのエピタキシャルの単結晶膜、及び／または導電物質を提供するか、または充填できる。これにより、活性パターンは、残っているブリッジ領域によって実質的に表現され、ゲート電極で充填されたトンネル２の水平長は、ブリッジ幅より小さいゲート長を有した高集積ＭＯＳトランジスタを得るために、ゲート長の領域内に制限される。
図２Ａは、本発明の少なくとも一つの実施形態による半導体素子の平面図である。図２Ｂ及び２Ｃは、それぞれ図２ＡのＡＡ’線とＢＢ’線とによって切断した断面図である。
図２Ａないし２Ｃを参照すれば、活性パターン３０は、Ｓｉ、ＳｉＧｅ、ＳＯＩ、ＳＧＯＩ及び／または他の通常的な物質／層を含む基板１０の主表面上に、上部の方向に垂直に形成された複数個のブリッジ４４ａ、４４ｂを有したブリッジ４４を含む。ソース／ドレイン領域３４は、活性パターン３０の対向する両側に、ブリッジ４４ａ、４４ｂに連結されるために形成される。ソース／ドレイン領域３４と複数個のブリッジ４４ａ、４４ｂとの間には、ソース／ドレイン領域３４と複数個のブリッジ４４ａ、４４ｂとに、それぞれ連結されるソース／ドレイン拡張層３２が形成される。即ち、ソース／ドレイン拡張層３２は、複数個のブリッジ４４ａ、４４ｂに対してソース／ドレイン領域３４が対を成すようにする。
複数個のトンネル４２は、複数個のブリッジ４４ａ、４４ｂの間に形成される。最も低いトンネル４２ａは、最も低いブリッジ層４４ａと、下部の半導体基板、例えば基板１０の高濃度でドーピングされた不純物領域１２の表面との間に形成される。ブリッジ溝４２ｃは、トンネル４２ａ、４２ｂの形状に最上層のブリッジ４４ｂ上に形成される。
ブリッジ４４ａ、４４ｂは、単結晶Ｓｉのような半導体物質を含み、ソース／ドレイン領域３４は、ポリシリコン、金属、金属シリサイドのような導電性物質を含みうる。ここで、ソース／ドレイン拡張層３２は、ブリッジ４４ａ、４４ｂと同一な物質を利用して、ブリッジ４４ａ、４４ｂが拡張されて形成される。本発明の一部の実施形態では、ソース／ドレイン拡張層３２は、選択的なエピタキシャルの単結晶Ｓｉで構成されうる。
活性パターン３０上には、ブリッジ４４ａ、４４ｂの間に形成された複数個のトンネル４２ａ、４２ｂを含むトンネル４２を充填するか、または通過しつつ拡張され、垂直方向にブリッジ４４ａ、４４ｂを取り囲むゲート電極４８が形成される。ゲート絶縁膜４６は、ゲート電極４８とブリッジ４４ａ、４４ｂとの間、例えばトンネル４２の内側面、トンネル形状の溝４２の内側面及び底面に形成される。本発明の一部の実施形態において、ゲート電極４８はポリシリコンを含み、ゲート抵抗を減らすために金属シリサイドのゲートスタック層５０がゲート電極４８上に形成される。
フィールド領域２２は、複数個のブリッジ４４ａ、４４ｂにより表現されたブリッジ領域を除いて、ソース／ドレイン領域３４を取り囲むために形成される。高濃度のドーピング領域１２は、活性パターン３０の下部、即ち最も低いブリッジ４４ａ下の基板１０の主表面の部分に形成される。高濃度のドーピング領域１２は、短チャンネル効果を惹起する底トランジスタの動作を防止するか、または減少させる。
図３Ａないし図３Ｒは、本発明の少なくとも一つの他の実施形態として、図２Ａ−図２Ｃで記述されたようなＣＭＯＳ ＭＢＣＦＥＴの製造方法を、図２Ｂと同一な観点で説明する断面図である。図４Ａないし図４Ｇは、本発明の少なくとも他の一つの実施形態によるＣＭＯＳ ＭＢＣＦＥＴ素子の、図３Ａ−図３Ｒに記述された製造方法の複数の段階を説明する断面図である。
図３Ａを参照すれば、底トランジスタの作動を防止するか、または減少させうる高濃度のドーピング領域（ウェル領域）１２を形成するために、基板１０の主表面に基板１０と同一の導電型の不純物をイオン注入する。基板１０は、Ｓｉ、ＳｉＧｅ、ＳＯＩ、ＳＧＯＩ及び／または他の通常的な基板／層を含む。一部の実施形態では、半導体基板１０は、単結晶Ｓｉを含む。
図３Ｂを参照すれば、複数個のブリッジ間の層１４と、複数個のブリッジ層１６とを基板１０上に交互にそれぞれ積層する。まず、第１ブリッジ間の層１４ａを基板１０上に形成し、次いで、第１ブリッジ層１６ａを第１ブリッジ間の層１４ａ上に形成する。最上のブリッジ間の層１６ｃは、最も高い位置に形成される。
ブリッジ層１６とブリッジ間の層１４は、それぞれに対してエッチング選択比を有する単結晶の半導体物質で構成される。ブリッジ層１６は、例えば約３００Åの厚さを有した、例えば単結晶のＳｉエピタキシャル膜から形成される。ブリッジ間の層１４は、約３００Å厚さを有した、例えば単結晶のＳｉＧｅエピタキシャル膜から形成される。
ブリッジ層１６とブリッジ間の層１４の反復される個数と厚さは、形成されるトランジスタの目的によって調節される。一部の実施形態において、ブリッジ層１６とブリッジ間の層１４は、互いに交互に積層されて、総厚さが約１００ないし１５００Åとなる。ここで、チャンネルのドーピングを実施するために、ブリッジ層１６は、ドーピングされた単結晶のＳｉエピタキシャル膜で形成されうる。
図３Ｃを参照すれば、複数個のブリッジ層１６と複数個のブリッジ間の層１４とは、第１ブリッジ層が形成されるパターン（対応するブリッジ領域１についての前駆体）１６’と、第１ブリッジ間の層が形成されるパターン（または、第１ブリッジ予備パターン）１４’とを形成するために、写真エッチング工程を通じてパターニングする。第１ブリッジ層が形成されるパターン１６’は、複数個の第１ブリッジパターン１６ａ’、１６ｂ’を含む。第１ブリッジ間の層が形成されるパターン１４’は、複数個のブリッジ間の層１４ａ’、１４ｂ’、１４ｃ’を含む。基板１０内の不純物領域１２より深く形成される素子分離のトレンチ２０が形成されるように、十分な時間エッチング工程を行う。
次に、素子分離のトレンチ２０を充填するために、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により酸化膜を蒸着する。蒸着された酸化膜は、活性パターンが形成される部分１８の表面を露出させて、活性パターンが形成される部分１８を取り囲むフィールド領域２２を形成するまで、エッチ・バック工程、または化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により平坦化する。
図３Ｄを参照すれば、活性パターンが形成される部分１８を含む基板１０上に、エッチング阻止膜２３、ダミーゲート層２５及び反射防止膜２７を形成する。エッチング阻止膜２３は、シリコン窒化膜のようなダミーゲート層２５に対してエッチング選択比を有した物質により、約１００ないし２００Åの厚さに形成する。エッチング阻止膜２３は、ダミーゲート層２５がエッチングされる間、下部の活性パターンが形成される部分がエッチングされることを防止するか、または減少させる役割を行う。ゲート領域を定義するためのダミーゲート層２５は、シリコン酸化膜により約１０００Åの厚さに形成される。反射防止膜２７は、写真エッチング工程の間に、下部の基板から光が反射されることを防止するか、または減少させるために、シリコン窒化膜を利用して約３００Åの厚さに形成する。
図３Ｅを参照すれば、写真エッチング工程を通じて、反射防止膜２７、ダミーゲート層２５及びエッチング阻止膜２３を順次除去して、反射防止膜パターン２８、ダミーゲートパターン２６、及びエッチング阻止膜パターン２４を備えるゲートハードマスク２９を形成する。ゲートハードマスク２９は、約０．２〜０．３のμｍ幅を有し、ブリッジ領域に対してソース／ドレイン領域を自己整合する役割を行う。
図３Ｆを参照すれば、ゲートハードマスク２９をエッチングマスクとして使用して、ソース／ドレイン領域が形成される領域を定義するように、基板１０の表面が露出されるまで、露出された活性パターンが形成される部分１８をエッチングして除去する。この際、エッチング工程は、 高濃度のドーピング領域１２の突出された領域下の半導体基板１０の上部がエッチングされるように、十分な時間行う。
結果的に、図面で示されたように、ゲートハードマスク２９の下部には、第２ブリッジ層パターン１６"と第２ブリッジ間のパターン１４"とを含む活性パターンのブリッジ領域が形成される。第２ブリッジ層パターン１６"は、複数個の第２ブリッジ層パターン１６ａ"、１６ｂ"からなり、第２ブリッジ間の層パターン１４"は、複数個のブリッジ間の層パターン１４ａ"、１４ｂ"、１４ｃ"からなる。
活性領域がエッチングされず、ソース／ドレイン領域が使われる通常的なＧＡＡ構造において、トンネルは、ブリッジ間の層を等方性エッチングする時、ゲート電極の長さを長くするために水平に拡張できる。逆に、本発明の一部の実施形態では、ソース／ドレイン領域が形成される活性パターンの領域がエッチングされ、エッチングされた領域は、ソース／ドレインを形成するために、導電性物質で充填されうる。これにより、活性パターン１８ａのブリッジ領域内のブリッジ間の層１４の水平距離は、ゲート長の領域内に限定されるので、後続工程で、第２ブリッジ間の層１４"のトンネルを形成するために等方的にエッチングされる時、トンネルが水平に拡張されることを防止するか、または減少させうる。したがって、ブリッジ幅より小さいゲート長を有する高集積化されたＭＯＳトランジスタを得ることができる。
図３Ｇを参照すれば、半導体基板１０のエッチングされた領域３０の表面と、活性パターン１８ａのブリッジ領域の側面上に、約３００ないし４００Å厚さの選択的なエピタキシャルの単結晶膜を部分的に成長させて、ソース／ドレイン拡張層３２を形成する。ここで、選択的なエピタキシャルの単結晶膜は、それぞれの第２ブリッジ層パターン１６ａ"、１６ｂ"が均一のソース／ドレイン不純物濃度を有するために、傾斜したイオン注入法によってドーピングされる。イオン注入を行うか、または行わない場合にも、高濃度にドーピングされたソース／ドレイン領域から不純物を、後続するアニーリング工程で固相拡散して、それぞれのブリッジ層１６に対して均一のソース／ドレインのドーピング濃度を有したソース／ドレイン拡張層３２を形成する。
図３Ｈを参照すれば、導電性物質をソース／ドレイン拡張層３２上に蒸着し、一部の実施形態では、エッチングされた領域３０を完全に充填して導電膜を形成する。次いで、単に、エッチングされた領域３０内に、高濃度の導電膜を含むソース／ドレイン領域３４を形成するために、活性パターン１８ａのブリッジ領域の表面に対して導電膜を低くエッチングする。
一部の実施形態において、導電性物質は、ドーピングされたポリシリコン、金属、及び／または金属シリサイドを含む。前述したように、一部の実施形態で、ソース／ドレイン領域３４は、蒸着によって形成されたので、活性パターン１８ａのブリッジ領域に沿って垂直に均一のドーピングプロファイルを有する。ここで、ソース／ドレインのための導電膜のテール部３４ａは、ゲートハードマスク２９の側面方向の下部に残すことができる。
選択的に、エピタキシャルの単結晶膜からなるソース／ドレイン拡張層３２の表面粗度を低下させ、ソース／ドレイン拡張層３２を再結晶させるために、導電膜を蒸着する前に、水素（Ｈ２）雰囲気の高温で熱処理を行える。
図３Ｉを参照すれば、ソース／ドレイン領域３４とフィールド領域３２上のゲートハードマスク２９を覆うために、シリコン窒化膜を蒸着して、マスク層３５を形成する。望ましくは、マスク層３５は、ゲートハードマスク２９の最上層、例えば反射防止膜パターン２８と同一の物質からなる。ここで、マスク層３５を蒸着する前に、ソース／ドレイン領域３４の表面の部分と、活性パターン１８ａのブリッジ領域の露出された表面の部分とを、熱酸化工程を利用して酸化させて、酸化膜を形成できる。酸化膜は、ストレス緩衝膜として作用する。
図３Ｊを参照すれば、ダミーゲートパターン２６の表面が露出されるまで、マスク層３５をエッチバックやＣＭＰ法により除去して、ダミーゲートパターン２６が露出されたマスクパターン３６を形成する。図４Ａは、図３Ｊで示されたような段階を特に説明する斜視図である。
図３Ｋを参照すれば、マスクパターン３６を利用して、ダミーゲートパターン２６を選択的に除去してゲートトレンチ３８を形成する。エッチング阻止膜パターン２４は、ダミーゲートパターン２６を除去するエッチング工程中に、下部の活性パターンが形成される部分１８がエッチングされることを防止するか、または減少させる。図４Ｂは、図３Ｋで示されたような段階を特に説明する斜視図である。
図３Ｌを参照すれば、導電膜のテール部３４ａが、ゲートハードマスク２９の脇部分の下部に残っていれば、酸化工程、及び／またはウェットエッチング工程を行って、導電膜のテール部３４ａを除去する。一部の実施形態で、酸化工程は、導電膜のテール部３４ａを絶縁膜４０に変換させ、後続工程で形成されるゲート電極に短絡されることを防止する。
図３Ｍを参照すれば、ゲートトレンチ３８を通して露出したエッチング阻止膜パターン２４が除去される。
活性パターン１８ａのブリッジ領域が不純物によりドーピングされないのならば、不純物で活性パターン１８ａのブリッジ領域をドーピングするために、ゲートトレンチ３８を通じて部分的にイオン注入を行う。一部の実施形態で、チャンネルのイオン注入は、第２ブリッジ層パターン１６ａ"、１６ｂ"内の投影された領域に行う。ここで、参照番号４１は、チャンネルのイオン注入された領域を示す。さらに、一部の実施形態では、チャンネルのイオン注入は、相異なるドーピング濃度を有する第２ブリッジ層パターン１６ａ"、１６ｂ"に行って、印加されるゲート電圧によって作動できるトランジスタを作ることができる。
次に、ソース／ドレイン領域３４をエッチングマスクとして使用して、図４Ｃに示されたように、活性パターン１８ａのブリッジ領域の側面を露出させるように、フィールド領域２２を選択的に除去する。図４Ｃは、図３Ｍの断面図で示されていない部分を特に示す斜視図である。
図３Ｎを参照すれば、ＰＡＡ系のエッチング液を使用した等方性エッチング工程を利用して、活性パターン１８ａのブリッジ領域を貫通する複数個のトンネル４２ａ、４２ｂと、最上層に位置するトンネル形状のトンネル溝４２ｃとを形成するために、複数個のブリッジ間の層パターン１４ａ"、１４ｂ"、１４ｃ"を選択的に除去する。ここで、第２ブリッジ層パターン１６ａ"、１６ｂ"は、複数個のブリッジ４４ａ、４４ｂを形成する。望ましくは、複数個のトンネル４２ａ、４２ｂと複数個のブリッジ４４ａ、４４ｂとは、約５０％範囲内のダミーゲートパターン２６の幅と同一な幅を有するように形成される。
図４Ｄは、図３Ｎで示されたような段階を特に説明する斜視図である。図示されたように、ソース／ドレイン拡張層３２の側面の部分は、トンネル４２ａ、４２ｂを通じて露出される。
図３Ｏを参照すれば、複数個のブリッジ４４ａ、４４ｂの表面とトンネル溝４２ｃの内側面上に、約１０ないし７０Å厚さのゲート絶縁膜４６を形成するために、熱酸化工程を行う。図４Ｅは、図３Ｏで示されたような段階を特に説明する斜視図である。図示したように、ゲート絶縁膜４６は、ブリッジにより露出されたソース／ドレイン拡張層３２の表面上にも連続的に形成されうる。
ここで、ブリッジ４４ａ、４４ｂの表面粗度を低下させるために、ゲート絶縁膜４６を形成する前に、Ｈ２またはＡｒ雰囲気の高温で熱処理を行うことができ、これにより、ブリッジ４４とゲート絶縁膜４６との間の粗度も低下する。選択的に、ゲート絶縁膜４６は、シリコン酸化窒化膜を含みうる。
図３Ｐを参照すれば、複数個のトンネル４２ａ、４２ｂとトンネル溝４２ｃとを充填し、複数個のブリッジ４４ａ、４４ｂを取り囲むために、ゲート電極４８が形成される。一部の実施形態で、ゲート電極４８は、ドーピングされたポリシリコンを含む。図４Ｆは、図３Ｐで示されたような段階を特に説明する斜視図である。
図３Ｑを参照すれば、ゲート抵抗を減少させるための金属シリサイドを含むゲートスタック層５０を、ポリシリコンゲート電極４８上に形成する。ここで、ゲートスタック層５０は、例えばシリコン酸化膜、またはシリコン窒化膜のようにゲートを保護するための絶縁物質を含みうる。図４Ｇは、図３Ｑで示されたような段階を特に説明する斜視図である。
図３Ｒを参照すれば、マスクパターン３６を除去した後、多重チャンネルを誘導できる多重ブリッジを有した垂直型のＭＯＳトランジスタを完成するために、金属配線のような後続工程を行う。場合によっては、マスクパターン３６は、層間絶縁膜としての作用をするように残すことができる。
図７Ａないし図７Ｌは、本発明の少なくとも一つの実施形態によって、半導体素子のためのキャパシタの製造方法を説明する断面図である。
図７Ａを参照すれば、本発明の少なくとも一つの実施形態によるストレージノードを有した半導体素子を形成するために、半導体基板７１１上に、内部にコンタクトプラグ７２０を備える第１層間絶縁膜７１０を形成する。第１層間絶縁膜７１０は、例えば酸化膜のような絶縁物質で形成できる。基板は、半導体ウェーハ、即ちシリコンウェーハ、またはウェーハ上に物質層が形成されることもある。図示していないが、トランジスタやメモリセル等を形成するために、半導体基板７１１上に、ソース／ドレイン領域及びゲート電極のような下部構造物を形成できる。コンタクトプラグ７２０は、基板上に形成された下部構造物とストレージノードとを電気的に連結する。また、コンタクトプラグ７２０は、半導体基板７１１の活性領域と電気的に連結される。図示していないが、コンタクトプラグ７２０は、コンタクトパッドを通じて活性領域と連結されうる。第１層間絶縁膜７１０は、平坦化される。
次に、エッチング阻止膜７３０と第１型枠層７４０とを、第１絶縁膜層パターン７１０上に順次に形成する。エッチング阻止膜７３０は、第１型枠層７４０に対してエッチング選択比を有した物質、例えばシリコン窒化膜で形成できる。提示された名称のように、エッチング阻止膜７３０は、第１型枠層７４０を除去するための後続エッチングリフトオフ工程の間に、エッチング終了点として作用する。第１型枠層７４０は、例えば約３，０００ないし２０，０００Å厚さにエピタキシャルに成長されたＳｉＧｅで形成されうる。
図７Ｂを参照すれば、フォトレジスト７５０を第１型枠層７４０上に形成する。
図７Ｃを参照すれば、フォトレジスト７５０は、コンタクトプラグ７２０の上部に位置した開口部７５１を有したフォトレジストパターン７５０を形成するために、パターニングされうる。
図７Ｄを参照すれば、第１型枠層７４０とエッチング阻止膜７３０とは、フォトレジストパターン７５０をエッチングマスクとして順次にエッチングして、ストレージノードコンタクトホール７８０が拡張されるように、第１型枠層パターン７７０とエッチング阻止膜パターン７６０とを形成する。
図７Ｅを見れば、フォトレジストパターン７５０を除去し、導電層７９０を第１型枠層パターン７７０上に、ストレージノードコンタクトホール７８０を完全に充填しない程度に蒸着する。典型的には、従来技術で、導電層７９０は、約４００Å程度に形成する。しかし、本発明の少なくとも一つの実施形態によれば、導電層７９０の厚さは、約６００Åである。したがって、ストレージノードの底部分の幅を大きくして、後述するように、キャパシタの能力を向上させることができる。次いで、第２型枠層または犠牲層７１００は、第１型枠層パターン７７０が完全に覆われる程度の厚さに形成できる。また、第２型枠層７１００は、ＳｉＧｅで形成できる。
図７Ｆを参照すれば、前記結果物を、ＣＭＰ法のような従来の平坦化技術を利用して、ストレージノード７１１０が分離されるように平坦化する。平坦化工程の間、導電層７９０、第１型枠層パターン７７０及び第２型枠層７１００は、分離されたストレージノード７１１０を形成するために平坦化される。
図７Ｇを参照すれば、平坦化された第１型枠層パターン７７０及び第２型枠層７１００は、前述したＰＡＡ系のエッチング液を利用して、垂直方向に対して部分的に除去される。したがって、平坦化工程の間、ストレージノード７１１０は、実質的にエッチングされない。
図７Ｈを参照して、露出されたストレージノード７１１０の側壁部分を薄くすることについて説明する。即ち、部分的に露出されたストレージノード７１１０の内側及び外側壁７１７、７１９は、以後に水平方向に部分的にエッチングされる。例えば、部分的に露出された内側及び外側壁７１７、７１９は、幅を、例えばほぼ４０Åにエッチングする。前述した垂直エッチングのように、部分的に露出されたストレージノード７１１０の側壁は、化学的なドライエッチング工程を通じて部分的にエッチングできる。化学的ドライエッチング工程は、ＣＦ４＋Ｏ２のようなガス状態のエッチング液を使用できる。基板７１１の温度は、ほぼ０〜６０℃とすることができる。電力は、ほぼ１００Ｗ〜６００Ｗとすることができる。圧力は、ほぼ１−５０Ｐａとすることができる。ＣＦ４の流速は、ほぼ３０〜８０ｓｃｃｍ／ｓｅｃとすることができる。Ｏ２の流速は、ほぼ１５０〜３００ｓｃｃｍ／ｓｅｃとすることができる。
部分的に露出されたストレージノード７１１０の側壁７１７、７１９は、選択的に、不溶性の有機汚染物を除去するために、５：１：１比率のＨ２Ｏ：Ｈ２Ｏ２：ＮＨ４ＯＨ溶液を使用したＲＣＡのＳＣ１ウェーハ洗浄工程のようなウェットエッチング工程を利用して、水平方向に対して部分的にエッチングできる。
図７Ｉを参照すれば、第１型枠層パターン７７０と第２型枠層７１００とは、垂直方向に対して部分的にさらに除去する。再び、ＰＡＡ系のエッチング液を使用して、実質的にストレージノード７１１０はエッチングせず、第１型枠層パターン７７０及び第２型枠層７１００を除去する。
図７Ｊを参照すれば、部分的に露出されたストレージノード７１１０の内側及び外側壁を、図７Ｈを参照して説明したと同一な方法で、水平方向に対して部分的にさらにエッチングする。
前記水平及び垂直エッチング段階の回数は、適用する部分によって決定される。例えば、より多くの水平及び垂直エッチングを加え、またははなはだしくは減少できる。本発明の実施形態では、ストレージノード７１１０の側壁を形成する段階の回数は、水平及び垂直エッチング段階の回数により決定される。
図７Ｋを参照すれば、ＰＡＡ系のエッチング液を利用して、残っている第１型枠層パターン７７０と第２型枠層７１００とを完全に除去する。
絶縁膜７７０、７１００を除去した後、ストレージノード７１１０の表面の特性を向上させるために、フォスフィンアニーリング工程を行える。
明らかに、ストレージノード７１１０の底部分の幅は、細線で表した従来のキャパシタ構造の場合に比べて、図７Ｋで表示した“ｘ”ほど増加する。増加したｘの長さは、約１０ｎｍないし４０ｎｍの範囲を有する。従来のキャパシタの底部分の幅は、Ｗで表現したが、本発明の前述した実施形態によるストレージノード７１１０の底部分の幅は、Ｗ´で表した。幅Ｗは、約３，２００Åであり、幅Ｗ´は、約４，０００Åでありえる。また、ストレージノード７１１０の上部面と外側壁７１９との間の角は、対応する従来の構造に比べて９０°に近い、例えば９０±２°でありえる。したがって、隣接するストレージノード７１１０の間の距離“ｙ”と、ストレージノード７１１０の底面の幅とは、従来のキャパシタ構造に比べて非常に大きくなる。このような理由で、キャパシタ構造の安定性が非常に向上して、従来のストレージノードの間の傾斜やスティクションのような問題を減らすことができる。
図７Ｌを参照すれば、例えば、従来の誘電物質を使用するキャパシタ誘電膜７１２０を、ストレージノード（キャパシタの下部電極）７１１０上に形成する。次いで、キャパシタ７４０を完成するために、誘電膜７１２０上にキャパシタの上部電極７１３０を形成する。上部電極７１３０は、ドーピングされたポリシリコン、Ｗ、Ｐｔ、Ｒｕ及びＩｒのような金属、ＴｉＮ、ＴａＮ及びＷＮのような導電物質、ＲｕＯ２及びＩｒＯ２のような導電性の金属酸化膜、及びそれらの組み合わせで形成できる。また、上部電極７１３０及びキャパシタの下部電極７１２０は、相異なる物質で形成できる。
これにより、キャパシタ７４０は、前述した工程により製造されたベース（または、底面）７１２を有したストレージノード７１１０を含みうる。キャパシタ７４０は、ベース７１２上に幅が狭くなる形状を有した側壁をさらに含みうる。
側壁７１４は、上部３２と下部３４とを有する。上部３２の幅は、少なくとも２００Åであり、下部３４の幅は、少なくとも４００Åである。したがって、下部３４は、上部３２より幅がさらに広い。下部３４は、上部３２の直下の側壁７１４の一部分であるか、または上部３２は、下部３４の真上の側壁７１４の一部分でありえる。
図示されていないが、ストレージノード７１１０の上部の端部分は、素子不良を防止するためにラウンディングできる。
本発明の少なくとも一つの実施形態によれば、側壁７１４は、内側壁７１７と外側壁７１９とを有することができる。側壁７１４は、内側壁及び外側壁７１７、７１９の間の中央を連結した中心線１８を有することができる。中心線１８は、説明の便宜上示したものである。内側壁７１７と外側壁７１９とは、それぞれ中心線１８に対して実質的に対称である。
本発明の少なくとも一つの実施形態によれば、側壁７１４は、階段型に幅が狭くなる形態である。特に、側壁７１４は、内側壁７１７上に形成された第１階段３８と、外側壁７１９上に形成された第２階段３６とを含む。第１及び第２階段３６、３８は、中心線１８に対して実質的に対称でありえる。
本発明の少なくとも一つの実施形態によれば、側壁７１４の外側壁７１９は、ベース７１２が置かれたベース面７１３、またはストレージノード７１１０の上部面に対して約９０°の角を形成して、ストレージノード７１１０間の距離は長くなる。側壁７１４の外側壁７１９は、ベース面７１３に対して若干正の傾斜で傾けられる。
図８は、本発明の少なくとも一つの他の実施形態による、半導体素子のキャパシタの下部（または、ストレージ）電極の断面図である。
図８を参照すれば、側壁７１４´は、階段がなく幅が次第に狭くなりうる。即ち、ストレージノード７１１０´の幅は、側壁７１４´の下部から上部へ行くほど幅が狭くなる。図７Ａ−７Ｌで、階段型に幅が狭くなる側壁を形成する工程について、具体的で直接的に説明したにもかかわらず、当業者は、階段なしにますます幅が狭くなる側壁を形成する方法を理解できるであろう。例えば、図８に示された構造は、水平と垂直エッチングを同時に行うエッチング液により形成できる。エッチング選択比は、水平及び垂直エッチング工程を行うために選択されうる。
二つの実施形態で、ベース７１２と側壁７１４とは、シリンダ形態（Ｏｎｅ Ｃｙｌｉｎｄｅｒ Ｓｔａｃｋ：ＯＣＳ）のキャパシタのストレージノードを形成できる。ストレージノードまたは側壁７１４は、平面図上で、実質的に正方形、円形または楕円形でありえる。
もちろん、ここで議論された本発明の多様性及び実施形態にもかかわらず、当業者は、本発明について多様な変形を行える。これにより、ここで議論された実施形態は、本発明を限定しない。
本発明は、半導体メモリ素子の製造産業に利用可能であり、特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及び不揮発性のメモリ素子の製造産業に有用である。
従来のＮＭＯＳまたはＰＭＯＳ ＭＢＣＦＥＴの活性パターンとゲート電極とを示した斜視図である。 従来のＮＭＯＳまたはＰＭＯＳ ＭＢＣＦＥＴの活性パターンとゲート電極とを示した斜視図である。 本発明の少なくとも一つの実施形態によるＣＭＯＳ ＭＢＣＦＥＴの平面図である。 図２ＡのＡＡ´線に沿って切断した断面図である。 図２ＡのＢＢ´線に沿って切断した断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図２Ａ−２Ｃで記述されたようなＭＢＣＦＥＴの製造方法を説明する断面図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 本発明の少なくとも他の一つの実施形態によって、図３Ａないし３ＲのＭＢＣＦＥＴ素子の製造方法の複数の段階を説明するための斜視図である。 ＮＭＯＳ ＳｉＧｅ及びＰＭＯＳ ＳｉＧｅが経時的にエッチングされる量を示した棒グラフである。 本発明のメカニズムを示すダイヤグラムである。 理論に基づかないが、図６Ａのメカニズムに対応すると信じられる単純化された化学式である。 理論に基づかないが、図６Ａのメカニズムに対応すると信じられる単純化された化学式である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの実施形態による半導体素子のキャパシタの製造方法を説明する断面図である。 本発明の少なくとも一つの他の実施形態によって、半導体素子のキャパシタの下部（または、ストレージ）電極の断面図である。 従来技術による一般的にＦｉｎＦＥＴ、特に３重チャンネルＦｉｎＦＥＴと称するトランジスタ構造物の狭くなった占有空間を示す斜視図である。 図９のＸ−Ｘ´線に沿って切断した従来の３重チャンネルＦｉｎＦＥＴ ７００の断面図である。
符号の説明
１０ 基板
１２ 高濃度のドーピング領域
２２ フィールド領域
３２ ソース／ドレイン拡張層
３４ ソース／ドレイン領域
４４、４４ａ、４４ｂ ブリッジ
４６ ゲート絶縁膜
４８ ゲート電極
５０ ゲートスタック層

Claims (42)

  1. 過酢酸（ＰＡＡ）と、
    フッ化酸と、
    実質的に、ＣＭＯＳ素子のＰＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度と同一な、ＣＭＯＳ素子のＮＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度を確保するのに十分な組成物における前記ＰＡＡの相対的な量と、を含み、前記ＰＡＡの相対的な量は、１．０ｗｔ％ないし５０ｗｔ％の範囲として、前記ＳｉＧｅをエッチングすることを特徴とするウェットエッチングの組成物。
  2. 前記ＰＡＡの相対的な量は、３．０ｗｔ％であることを特徴とする請求項１に記載のウェットエッチングの組成物。
  3. 前記組成物は、希釈剤をさらに含むことを特徴とする請求項１に記載のウェットエッチングの組成物。
  4. 前記希釈剤は、脱イオン水を含むことを特徴とする請求項３に記載のウェットエッチングの組成物。
  5. 前記ＰＡＡの相対的な量は、前記組成物において、実質的に、ＣＭＯＳ素子のＰＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度と同一な、ＣＭＯＳ素子のＮＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度を確保するのに十分であることを特徴とする請求項１に記載のウェットエッチングの組成物。
  6. 前記ＰＡＡの相対的な量は、少なくとも６０：１である（ＰドーピングされたＳｉＧｅ）：（ＰドーピングされたＳｉ）≒（ＮドーピングされたＳｉＧｅ）：（ＮドーピングされたＳｉ）の選択比を得るのに十分であることを特徴とする請求項５に記載のウェットエッチングの組成物。
  7. 前記組成物は、界面活性剤、２次酸化剤及び高分子からなる基から選択された付加的な組成物をさらに含むことを特徴とする請求項３に記載のウェットエッチングの組成物。
  8. 前記組成物は、陽イオン性の界面活性剤、陰イオン性の界面活性剤、及び非イオン性の界面活性剤からなる基から選択された界面活性剤をさらに含むことを特徴とする請求項３に記載のウェットエッチングの組成物。
  9. 前記界面活性剤は、セチルトリメチルアンモニウムブロミド（ＣＴＡＢｒ）、アンモニウムラウリルサルフェート（ＡＬＳ）、ラウリルアルコールエチレンオキサイド、ステアリルアルコールエチレンオキサイド、ノニルフェノルエチレンオキサイド、トリデシルアルコールエチレンオキサイド、及びオレイルアルコールエチレンオキサイドからなる基から選択されたことを特徴とする請求項８に記載のウェットエッチングの組成物。
  10. 組成物は、陽イオン性の高分子及び陰イオン性の高分子からなる基から選択された高分子をさらに含むことを特徴とする請求項３に記載のウェットエッチングの組成物。
  11. 前記高分子は、ポリエチレンイミン、ポリリジン、ポリアクリル酸、ポリアクリルアミド、ポリメタクリル酸、ポリジエチルアミノエチルメタクリレート、及びポリジメチルアミノエチルメタクリレートからなる基から選択されたことを特徴とする請求項１０に記載のウェットエッチングの組成物。
  12. 前記フッ化酸は、ＨＦ、ＮＨ４Ｆ及びその混合物からなる基から選択されたことを特徴とする請求項１に記載のウェットエッチングの組成物。
  13. 前記組成物は、少なくともＨ２Ｏ２、Ｈ３ＰＯ４、ＨＮＯ３、Ｈ２ＳＯ４、Ｉ２、（ＮＨ４）２ＳＯ４、ＮＨ４ＩＯ３、ＨＣｌＯ４、ＨＣｌＯ２、Ｏ３及びＨ５ＩＯ６からなる基から選択された２次酸化剤をさらに含むことを特徴とする請求項１に記載のウェットエッチングの組成物。
  14. 前記酢酸、アンモニウムアセテート、メタノール、エタノール、プロパノール、イソプロパノール、ブタノール、ペンタノール、ヘキサノール及びへプタノールからなる基から選択された緩衝剤をさらに含むことを特徴とする請求項１に記載のウェットエッチングの組成物。
  15. 前記ＰＡＡは、前記ウェットエッチングの組成物に対して、０．０５ｗｔ％ないし１７．５ｗｔ％で構成され、
    前記フッ化酸は、ウェットエッチングの組成物に対して、０．０５ｗｔ％ないし１５ｗｔ％で構成され、
    前記ウェットエッチングの組成物に対して、界面活性剤、緩衝剤、２次酸化剤、高分子が選択的に含まれ、
    前記界面活性剤は、前記ウェットエッチングの組成物に対して、１０ｗｔ％まで含まれ、
    前記緩衝剤は、前記ウェットエッチングの組成物に対して、３０ｗｔ％まで含まれ、
    前記２次酸化剤は、前記ウェットエッチングの組成物に対して、３０ｗｔ％まで含まれ、
    前記高分子は、前記ウェットエッチングの組成物に対して、５ｗｔ％まで含まれることを特徴とする請求項１に記載のウェットエッチングの組成物。
  16. 前記希釈剤である脱イオン水をさらに含むことを特徴とする請求項１５に記載のウェットエッチングの組成物。
  17. 少なくとも一つのブリッジ支持構造により支持され、積層されたＳｉブリッジ層とＳｉＧｅ層とを有する構造を提供する段階と、
    前記ＳｉＧｅブリッジ層の両側に、ＳｉＧｅをエッチングするエッチング組成物を適用する段階と、を含み、
    前記エッチング組成物は、
    ＰＡＡと、
    フッ化酸と、
    ＣＭＯＳ素子のＰＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度と実質的に同一な、ＣＭＯＳ素子のＮＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度を確保するのに十分な組成での前記ＰＡＡの相対的な量と、を含み、
    前記ＰＡＡの相対的な量は、１．０ｗｔ％ないし５０ｗｔ％の範囲であることを特徴とする多重ブリッジチャンネルのＦＥＴを有する半導体素子の製造方法。
  18. 基板を提供する段階と、
    前記基板上に、ＳｉＧｅ層とＳｉ層とを反復して交互に積層する段階と、
    前記積層された構造の両側面を露出させる段階と、
    前記ＳｉＧｅブリッジ層の両側面にＳｉＧｅをエッチングするエッチング組成物を適用する段階と、を含み、
    前記エッチング組成物は、
    ＰＡＡと、
    フッ化酸と、
    実質的に、ＣＭＯＳ素子のＰＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度と同一な、ＣＭＯＳ素子のＮＭＯＳトランジスタのためのＳｉＧｅ：Ｓｉのエッチング速度を確保するのに十分な前記組成物において、前記ＰＡＡの相対的な量と、を含み、
    前記ＰＡＡの相対的な量は、１．０ｗｔ％ないし５０ｗｔ％の範囲であることを特徴とするシリコン層の間からＳｉＧｅを除去する方法。
  19. 導電性領域を含む基板を提供する段階と、
    前記基板上にＳｉＧｅ層を形成する段階と、
    前記基板内の導電性領域を露出させるために、ＳｉＧｅ層の内にストレージノードホールを形成する段階と、
    前記露出された基板の導電性領域と前記ＳｉＧｅ層の上に、Ｓｉ層を形成する段階と、
    前記Ｓｉ層上に絶縁層を形成する段階と、
    前記絶縁層と前記Ｓｉ層の一部を選択的に除去して、ストレージ電極を定義する段階と、
    請求項１のウェットエッチング組成物をＳｉＧｅ層の側面に適用する段階と、を含むことを特徴とする半導体キャパシタの製造方法。
  20. 基板の表面上に、ＳｉＧｅブリッジ間の層とＳｉブリッジ層とが、互いに交互に積層された活性パターンが形成される部分を形成する段階と、
    前記活性パターンが形成される部分の反対になる両端の基板上に、ソース／ドレイン領域を形成する段階と、
    前記複数個のブリッジ間の層を、前記ブリッジ間の層を含む複数個のブリッジとトンネルを含む活性チャンネルパターンとを定義する活性パターンが形成される部分が通過する複数個のトンネルを形成するために、請求項１のウェットエッチング組成物を用いて選択的に除去する段階と、
    ゲート電極を形成する段階と、を含むことを特徴とするＣＭＯＳ ＦＥＴ集積回路の製造方法。
  21. 前記ソース／ドレインを形成する段階は、
    前記活性パターンが形成される部分が、互いに分離されるようにエッチングする段階と、
    前記エッチングされた領域内に、ソース／ドレイン領域を形成する段階と、を含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  22. 前記活性パターンが形成される部分がエッチングで分離される段階は、前記活性パターンが形成される部分の第１及び第２反対面を定義するための活性パターンが形成される部分をエッチングする段階を含み、
    前記ソース／ドレイン領域を形成する段階は、前記第１及び第２反対面のそれぞれにソース／ドレイン領域を形成する段階を含み、
    前記選択的に除去する段階は、第３及び第４側面から活性パターンが形成される部分を通過する複数個のトンネルを形成するための、複数個のブリッジ間の層を選択的に除去する段階を含み、
    前記ゲート電極を形成する段階は、前記第３及び第４側面上の前記複数個のブリッジを取り囲み、前記トンネルを通じて拡張されるゲート電極を形成する段階を含むことを特徴とする請求項２１に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  23. 前記活性パターンが形成される部分を形成する段階は、３つのブリッジ層と２つのブリッジ間の層とを含み、それぞれ３つのブリッジ層の一つにそれぞれ隣接する活性パターンが形成される部分を形成する段階を含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  24. 前記ゲート電極を形成する段階は、前記ブリッジを取り囲み、前記トンネルを充填するゲート電極を形成する段階を含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  25. 前記活性パターンが形成される領域を形成する段階は、
    前記基板上に、多重ブリッジ領域を定義する層パターンを形成する段階と、
    前記多重ブリッジ領域内に、前記基板の表面にそれぞれ交互にブリッジ間の層とブリッジ層とを積層するために、選択的にエピタキシャル成長を行う段階と、を含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  26. 前記ブリッジ間の層と前記ブリッジ層とを形成する前に、前記多重ブリッジ領域内に前記基板にイオン注入を行う段階をさらに含むことを特徴とする請求項２５に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  27. 前記エッチングする段階は、
    前記活性パターンが形成される領域上に、ゲート領域を定義するダミーゲートパターンを形成する段階と、
    前記ゲートパターンをエッチングマスクとして使用して、前記基板の表面が露出されるまで、前記活性パターンが形成される部分をエッチングする段階と、を含むことを特徴とする請求項２１に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  28. 前記選択的に除去する段階以前に、
    前記ソース／ドレイン領域、前記基板及び前記活性パターンが形成される部分上にマスク層を形成する段階と、
    前記ダミーゲートパターンを露出させるマスクパターンを形成するために、前記ダミーゲートパターンが露出されるまで前記マスク層を平坦化する段階と、
    前記マスクパターンを利用したゲートトレンチを形成するために、前記ダミーゲートパターンを除去する段階と、
    前記マスクパターンを使用して、前記活性パターンが形成される部分の側面を露出させる段階と、を含むことを特徴とする請求項２７に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  29. 前記活性パターンが形成される部分を形成する段階に先行して、前記基板のドーピングされた部分を形成するためにイオンを注入する段階をさらに含み、
    前記活性パターンが形成される部分を形成する段階は、前記基板のドーピングされた部分上に前記活性パターンが形成される部分を形成する段階を含むことを特徴とする請求項２１に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  30. 前記活性パターンが形成される部分の分離された領域は、イオン注入の突出された領域の下部をエッチングすることを特徴とする請求項２９に記載のＣＭＯＳＦＥＴ集積回路の製造方法。
  31. 前記複数個のブリッジ間の層を選択的に除去する前に、前記活性パターンが形成される部分上に、チャンネルのイオン注入を行うことをさらに含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  32. 前記チャンネルのイオン注入が行われ、前記ブリッジ層のそれぞれは、相異なるドーピング濃度を有することを特徴とする請求項３１に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  33. 前記ゲート電極を形成する段階以前に、
    前記ブリッジ層を取り囲むために、前記ブリッジの表面上にゲート絶縁膜を形成する段階をさらに含むことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  34. 前記ゲート絶縁膜を形成する以前に、水素またはアルゴン雰囲気で熱処理を行う段階をさらに含むことを特徴とする請求項３３に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  35. 前記活性パターンが形成される部分のブリッジ間の層が形成され、前記表面に最も近いブリッジ間の層は、残りのブリッジ間の層より厚いことを特徴とする請求項２０に記載のＣＭＯＳ ＦＥＴ集積回路の製造方法。
  36. 半導体基板上に、導電性パッドを有する層間絶縁膜を形成する段階と、
    前記層間絶縁膜上にエッチング阻止膜を形成する段階と、
    前記エッチング阻止膜上に第１ ＳｉＧｅ型枠層を形成する段階と、
    前記第１型枠層上にストレージノード開口部を形成する段階と、
    前記開口部の側壁、底面及び前記第１型枠層上にＳｉ導電層を形成する段階と、
    前記導電層上に第２ ＳｉＧｅ型枠層を形成する段階と、
    前記第１型枠層が露出されるまで、前記結果物を平坦化する段階と、
    前記導電層の側壁部分を露出させるために、請求項１のウェットエッチング組成物を利用して、前記第１及び第２型枠層の上部を部分的に除去する段階と、
    前記露出された側壁部分を薄くする段階と、
    前記第１及び第２型枠層の残余部分を除去する段階と、を含むことを特徴とする半導体素子のキャパシタ電極の形成方法。
  37. 前記上部を除去する段階と、前記露出された側壁部分を薄くする段階とは、一回以上反復されることを特徴とする請求項３６に記載の半導体素子のキャパシタ電極の形成方法。
  38. 前記薄くする段階は、ウェットエッチングを含むことを特徴とする請求項３６に記載の半導体素子のキャパシタ電極の形成方法。
  39. 前記ウェットエッチングは、ＳＣ１を使用することを含むことを特徴とする請求項３８に記載の半導体素子のキャパシタ電極の形成方法。
  40. 前記薄くする段階は、前記側壁の両面をエッチングすることを特徴とする請求項３８に記載の半導体素子のキャパシタ電極の形成方法。
  41. 前記薄くする段階は、前記側壁の内側壁と外側壁の上に第１及び第２階段形態をそれぞれ形成する段階を含み、
    前記第１及び第２階段は、実質的に対称であることを特徴とする請求項３６に記載の半導体素子のキャパシタ電極の形成方法。
  42. 前記導電層上に誘電膜を形成する段階と、
    前記誘電膜上に上部電極を形成する段階と、をさらに含むことを特徴とする請求項３６に記載の半導体素子のキャパシタ電極の形成方法。
JP2005112763A 2004-04-08 2005-04-08 Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造 Active JP4777683B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040024020 2004-04-08
KR2004-024020 2004-04-08
US10/976,161 US7176041B2 (en) 2003-07-01 2004-10-29 PAA-based etchant, methods of using same, and resultant structures
US10/976,161 2004-10-29

Publications (2)

Publication Number Publication Date
JP2005303305A JP2005303305A (ja) 2005-10-27
JP4777683B2 true JP4777683B2 (ja) 2011-09-21

Family

ID=35062404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112763A Active JP4777683B2 (ja) 2004-04-08 2005-04-08 Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造

Country Status (4)

Country Link
US (2) US7176041B2 (ja)
JP (1) JP4777683B2 (ja)
KR (1) KR100652407B1 (ja)
DE (1) DE102005012356B4 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
FR2860099B1 (fr) * 2003-09-18 2006-01-06 St Microelectronics Sa Procede de realisation d'un transistor a effet de champ et transistor ainsi obtenu
KR100555567B1 (ko) * 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
KR100626382B1 (ko) * 2004-08-03 2006-09-20 삼성전자주식회사 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
US7112289B2 (en) * 2004-11-09 2006-09-26 General Chemical Performance Products Llc Etchants containing filterable surfactant
KR100742276B1 (ko) * 2004-11-10 2007-07-24 삼성전자주식회사 저유전율 유전막을 제거하기 위한 식각 용액 및 이를이용한 저유전율 유전막 식각 방법
US7247579B2 (en) * 2004-12-23 2007-07-24 Lam Research Corporation Cleaning methods for silicon electrode assembly surface contamination removal
US7384851B2 (en) * 2005-07-15 2008-06-10 International Business Machines Corporation Buried stress isolation for high-performance CMOS technology
JP2007221106A (ja) 2006-01-19 2007-08-30 Toshiba Corp Ｎａｎｄ型半導体記憶装置及びその製造方法
JP2007251005A (ja) 2006-03-17 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
FR2899017A1 (fr) * 2006-03-21 2007-09-28 St Microelectronics Sa Procede de realisation d'un transistor a canal comprenant du germanium
EP1918985B1 (en) 2006-10-31 2010-05-26 S.O.I.TEC. Silicon on Insulator Technologies S.A. Methods for characterizing defects on silicon surfaces, etching composition for silicon surfaces and process of treating silicon surfaces with the etching composition
JP5282419B2 (ja) * 2007-04-18 2013-09-04 ソニー株式会社 半導体装置及びその製造方法
JP4643617B2 (ja) * 2007-06-26 2011-03-02 株式会社東芝 不揮発性半導体記憶装置
JP5360703B2 (ja) * 2008-01-11 2013-12-04 メック株式会社 エッチング液
EP2090675B1 (en) * 2008-01-31 2015-05-20 Imec Defect etching of germanium
KR101316054B1 (ko) * 2008-08-08 2013-10-10 삼성전자주식회사 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
US8685272B2 (en) * 2008-08-08 2014-04-01 Samsung Electronics Co., Ltd. Composition for etching silicon oxide layer, method for etching semiconductor device using the same, and composition for etching semiconductor device
DE102009007136A1 (de) * 2009-02-02 2010-08-12 Sovello Ag Ätzmischung zur Herstellung einer strukturierten Oberfläche auf Siliziumsubstraten
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
EP2434536B1 (en) * 2009-05-21 2019-03-13 Stella Chemifa Corporation Etching method
TWI507508B (zh) * 2009-05-22 2015-11-11 Stella Chemifa Corp Micro-processing agent, and micro-processing methods
US20130045908A1 (en) * 2011-08-15 2013-02-21 Hua Cui Method and composition for removing resist, etch residue, and copper oxide from substrates having copper, metal hardmask and low-k dielectric material
US8648388B2 (en) * 2012-02-15 2014-02-11 International Business Machines Corporation High performance multi-finger strained silicon germanium channel PFET and method of fabrication
US9214555B2 (en) * 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
JP6110814B2 (ja) * 2013-06-04 2017-04-05 富士フイルム株式会社 エッチング液およびそのキット、これらを用いたエッチング方法、半導体基板製品の製造方法および半導体素子の製造方法
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102158963B1 (ko) 2014-05-23 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
US9306019B2 (en) * 2014-08-12 2016-04-05 GlobalFoundries, Inc. Integrated circuits with nanowires and methods of manufacturing the same
KR102395073B1 (ko) 2015-06-04 2022-05-10 삼성전자주식회사 반도체 소자
US10957547B2 (en) 2015-07-09 2021-03-23 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
KR102457249B1 (ko) * 2015-09-18 2022-10-21 주식회사 이엔에프테크놀로지 식각 조성물
US10090205B2 (en) * 2016-02-08 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
US10157748B2 (en) * 2016-02-08 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile improvement for high performance transistor
US10388729B2 (en) * 2016-05-16 2019-08-20 Globalfoundries Inc. Devices and methods of forming self-aligned, uniform nano sheet spacers
US11004985B2 (en) 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
KR20170135115A (ko) 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9728621B1 (en) * 2016-09-28 2017-08-08 International Business Machines Corporation iFinFET
US10157844B2 (en) * 2016-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having oxide layer among interlayer dielectric layer
KR102710507B1 (ko) 2016-12-14 2024-09-25 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US10106737B2 (en) * 2017-03-22 2018-10-23 Lam Research Ag Liquid mixture and method for selectively wet etching silicon germanium
KR102352628B1 (ko) * 2017-04-11 2022-01-18 엔테그리스, 아이엔씨. 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물
JP7205912B2 (ja) * 2017-04-27 2023-01-17 東京エレクトロン株式会社 Ｎｆｅｔ及びｐｆｅｔナノワイヤデバイスを製造する方法
US9960272B1 (en) * 2017-05-16 2018-05-01 International Business Machines Corporation Bottom contact resistance reduction on VFET
US10636796B2 (en) * 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
US10818777B2 (en) 2017-10-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10714592B2 (en) * 2017-10-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10424482B2 (en) 2017-12-19 2019-09-24 International Business Machines Corporation Methods and structures for forming a tight pitch structure
US10934484B2 (en) * 2018-03-09 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ germanium stack during manufacture of a semiconductor device
KR102480348B1 (ko) 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
US20190341452A1 (en) 2018-05-04 2019-11-07 International Business Machines Corporation Iii-v-segmented finfet free of wafer bonding
KR102653665B1 (ko) 2018-09-07 2024-04-04 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR102537527B1 (ko) 2018-09-10 2023-05-26 삼성전자 주식회사 집적회로 소자
JP7474765B2 (ja) 2018-12-03 2024-04-25 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
JP7450334B2 (ja) 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
KR20200136133A (ko) 2019-05-27 2020-12-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
EP3997193B1 (en) 2019-07-08 2023-05-03 Basf Se Composition, its use and a process for selectively etching silicon-germanium material
US11152488B2 (en) * 2019-08-21 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure with dummy pattern top in channel region and methods of forming the same
KR20210034725A (ko) 2019-09-20 2021-03-31 삼성전자주식회사 반도체 장치
KR20210117004A (ko) 2020-03-18 2021-09-28 삼성전자주식회사 2d 물질로 이루어진 채널을 구비하는 전계 효과 트랜지스터
US11257917B2 (en) 2020-06-05 2022-02-22 Qualcomm Incorporated Gate-all-around (GAA) transistors with additional bottom channel for reduced parasitic capacitance and methods of fabrication
CN114388430A (zh) * 2020-10-22 2022-04-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及掩膜版
KR20220066528A (ko) 2020-11-16 2022-05-24 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20220090672A (ko) 2020-12-22 2022-06-30 삼성전자주식회사 반도체 소자
KR102697844B1 (ko) * 2021-11-26 2024-08-23 연세대학교 산학협력단 에피택셜 웨이퍼 및 에피택셜 웨이퍼의 제조 방법
KR102693377B1 (ko) 2023-07-28 2024-08-09 한양대학교 산학협력단 무취의 실리콘 게르마늄 식각액 조성물 및 이를 이용한 식각 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124615A (ja) 1983-12-12 1985-07-03 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物
JPS61281873A (ja) 1985-06-07 1986-12-12 Fujitsu Ltd 薄膜形成装置
JPH0214578A (ja) 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
JPH08208633A (ja) 1991-12-04 1996-08-13 Daicel Chem Ind Ltd グリシド−ルの精製方法
US5371035A (en) 1993-02-01 1994-12-06 Motorola Inc. Method for forming electrical isolation in an integrated circuit device
JP3460863B2 (ja) 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
KR960006004A (ko) 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
JPH09100452A (ja) 1995-10-03 1997-04-15 Bando Chem Ind Ltd 半導体用接着テープ
KR100207469B1 (ko) 1996-03-07 1999-07-15 윤종용 반도체기판의 세정액 및 이를 사용하는 세정방법
US20020111024A1 (en) 1996-07-25 2002-08-15 Small Robert J. Chemical mechanical polishing compositions
KR100234541B1 (ko) 1997-03-07 1999-12-15 윤종용 반도체장치 제조용 웨이퍼의 세정을 위한 세정조성물 및 그를 이용한 세정방법
KR100251649B1 (ko) 1997-04-22 2000-04-15 윤종용 반도체장치제조공정용초순수의제조를위한살균조성물 및 이를이용한초순수제조장치의살균방법
KR19990011951A (ko) 1997-07-25 1999-02-18 윤종용 반도체장치의 세정액과 이를 사용한 세정방법
KR100253086B1 (ko) 1997-07-25 2000-04-15 윤종용 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법
US6171551B1 (en) 1998-02-06 2001-01-09 Steris Corporation Electrolytic synthesis of peracetic acid and other oxidants
US5972124A (en) 1998-08-31 1999-10-26 Advanced Micro Devices, Inc. Method for cleaning a surface of a dielectric material
JP2000212776A (ja) 1999-01-18 2000-08-02 Jsr Corp 化学機械研磨用水系分散体
DE19928564A1 (de) 1999-06-22 2001-01-04 Infineon Technologies Ag Mehrkanal-MOSFET und Verfahren zu seiner Herstellung
US6326667B1 (en) 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP3891768B2 (ja) * 1999-12-28 2007-03-14 株式会社トクヤマ 残さ洗浄液
JP3624809B2 (ja) 2000-02-29 2005-03-02 昭和電工株式会社 洗浄剤組成物、洗浄方法及びその用途
AU2001268577A1 (en) * 2000-06-22 2002-01-02 Massachusetts Institute Of Technology Etch stop layer system
JP2002031898A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd パターン形成方法
US6583015B2 (en) 2000-08-07 2003-06-24 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel MOSFET devices
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6429091B1 (en) 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
JP2002353443A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100391984B1 (ko) * 2001-08-08 2003-07-22 삼성전자주식회사 다층 터널접합층 패턴을 갖는 반도체 기억소자 및 그제조방법
JP2003183652A (ja) 2001-12-19 2003-07-03 Alps Electric Co Ltd エッチング剤
JP3793808B2 (ja) * 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
JP2005079517A (ja) 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
US7176041B2 (en) 2007-02-13
DE102005012356B4 (de) 2009-09-17
DE102005012356A1 (de) 2005-10-27
JP2005303305A (ja) 2005-10-27
KR20060045451A (ko) 2006-05-17
US20050169096A1 (en) 2005-08-04
KR100652407B1 (ko) 2006-12-01
US7709277B2 (en) 2010-05-04
US20070111532A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4777683B2 (ja) Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造
KR102058218B1 (ko) 반도체 디바이스용 핀 구조체
TWI668844B (zh) 半導體裝置的製造方法及半導體裝置
US8557662B2 (en) Method for fabricating side contact in semiconductor device using double trench process
KR100545863B1 (ko) 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
TWI584464B (zh) 包括鰭式結構的半導體裝置及其製造方法
KR20150050338A (ko) Ｆⅰｎｆｅｔ 디바이스를 형성하기 위한 메커니즘들
TWI768834B (zh) 半導體裝置及其製造方法
TW202002301A (zh) 半導體結構形成方法
TW202211327A (zh) 半導體裝置及其形成方法
TW202101596A (zh) 半導體結構的形成方法
TW201913751A (zh) 半導體元件及其形成方法
TW202129840A (zh) 半導體裝置及其形成方法
TW202201558A (zh) 製造半導體裝置的方法
TW202209564A (zh) 積體電路結構及其形成方法
TWI804188B (zh) 半導體裝置及其製造方法
KR20210145062A (ko) 반도체 디바이스 및 방법
US10741672B2 (en) Gate structure for semiconductor device
TWI801864B (zh) 半導體裝置及其形成方法
TWI822111B (zh) 半導體裝置與其形成方法
TW202213534A (zh) 半導體結構及其形成方法
TW202230606A (zh) 半導體裝置
TW202127546A (zh) 半導體裝置及其形成方法
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
TW202316665A (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Ref document number: 4777683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250