JP4707692B2 - 液晶表示装置用薄膜トランジスター基板及びその製造方法 - Google Patents

液晶表示装置用薄膜トランジスター基板及びその製造方法 Download PDF

Info

Publication number
JP4707692B2
JP4707692B2 JP2007120534A JP2007120534A JP4707692B2 JP 4707692 B2 JP4707692 B2 JP 4707692B2 JP 2007120534 A JP2007120534 A JP 2007120534A JP 2007120534 A JP2007120534 A JP 2007120534A JP 4707692 B2 JP4707692 B2 JP 4707692B2
Authority
JP
Japan
Prior art keywords
gate
via hole
pad
pattern
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007120534A
Other languages
English (en)
Other versions
JP2007293350A (ja
Inventor
東 奎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007293350A publication Critical patent/JP2007293350A/ja
Application granted granted Critical
Publication of JP4707692B2 publication Critical patent/JP4707692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は液晶表示装置用薄膜トランジスターに関するものであり、より詳細には、フォトマスクの数を減らすことができる液晶表示装置用薄膜トランジスターに関するものである。
最近、情報化社会において、電子ディスプレー装置の役割はますます重要になり、各種電子ディスプレー装置が多様な産業分野に広範囲に使用されている。
一般的に、電子ディスプレー装置というものは多様な情報などを視覚を通じて人間に伝達する装置をいう。即ち、電子ディスプレー装置とは各種電子機器から出力される電気的な情報信号を人間の視覚により認識可能である光情報信号へ変換する電子装置であり、人間と電子機器を連結する架橋的な役割を担当する装置と言える。
このような電子ディスプレー装置において、光情報信号が発光現象によって表示される場合には発光型表示（ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われ、反射、散乱、干渉現象などによって光変調で表示される場合には受光型表示（ｎｏｎ−ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われる。能動型表示装置とも言われる前記発光型表示装置としては、陰極線管（ＣＲＴ）、プラズマディスプレーパネル（ＰＤＰ）、発光ダイオード（ＬＥＤ）及びエレクトロルミネセント（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ：ＥＬＤ）などを挙げることができる。かつ、受動型表示装置である前記受光型表示装置としては、液晶表示装置（ＬＣＤ又はｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｄｉｓｐｌａｙ：ＥＣＤ）及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｉｍａｇｅ ｄｉｓｐｌａｙ：ＥＰＩＤ）などを挙げることができる。
テレビやコンピュータ用モニターなどのような画像表示装置に使用される一番長い歴史を有するディスプレー装置である陰極線管（ＣＲＴ）は表示品質及び経済性などの面で一番高い占有率を有しているが、重量が大きい、容積が大きい及び消費電力が高いなどのような短所を多く有している。
しかし、半導体技術の急速な進歩によって各種電子装置の固体化、低電圧化及び低電力化と共に電子機器の小型及び軽量化に従って新しい環境に適合する電子ディスプレー装置、即ち薄くて軽くかつ低い駆動電圧及び低い消費電力の特性を備えた平板パネル型ディスプレー装置に対する要求が急激に増大している。
現在開発された多種の平板ディスプレー装置のうちで、液晶表示装置はそれとは異なるディスプレー装置に比べて薄くて軽く、低い消費電力及び低い駆動電圧を備えていると同時に、陰極線管に近い画像表示が可能であるので、多様な電子装置に広範囲に使用されている。
液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層から成り、前記電極に電圧を印加して前記液晶層の液晶分子を再配列させて透過される光の量を調節するディスプレー装置である。液晶表示装置は外部光源を利用して画像を表示する透過型液晶表示装置と外部光源の代わりに自然光を利用する反射型液晶表示装置で区分可能である。かつ、前記二枚の基板には、各々電極が形成され、各電極に印加される電圧をスイッチングするための薄膜トランジスターが二枚の基板内の一枚の基板に形成される。
通常、液晶表示装置の薄膜トランジスターが形成される基板は、マスクを利用したフォトリソグラフィを通じて製造することが一般的であるが、現在は７枚のマスクを使用している。
図１は従来の反射型液晶表示装置用薄膜トランジスターの断面図である。
図１を参照すれば、ガラス、石英又はサファイアから成った透明な基板１０上にゲート膜として、例えばクロム（Ｃｒ）、アルミニウムｈ（Ａｌ）、モリブデン（Ｍｏ）又はモリブデンタングステン（ＭｏＷ）などの単一メタル膜や二重メタル膜を蒸着した後、フォトリソグラフィにより前記ゲート膜をパターニングして、ゲート配線を形成する（第１マスク）。前記ゲート配線はゲート電極１２、前記ゲート電極１２に連結されるゲートライン及び外部から信号が印加されて前記ゲートラインに伝達するゲートパッド１３を含む。
前記ゲート配線が形成された基板１０上にシリコン窒化物から成ったゲート絶縁膜１４を約４５００Aの厚さで形成する。前記ゲート絶縁膜１４上に非晶質シリコンのような半導体膜を蒸着し、これをフォトリソグラフィによりパターニングして薄膜トランジスターのアクティブパターン１６を形成する（第２マスク）。
前記アクティブパターン１６及びゲート絶縁膜１４上にメタル膜を蒸着した後、フォトリソグラフィにより前記メタル膜をパターニングして、データ配線を形成する（第３マスク）。前記データ配線はソース電極１８、ドレーン電極１９及び画像信号を伝達するためのデータパッド（図示せず）を含む。
前記データ配線及びゲート絶縁膜１４上にシリコン窒化物から成った無機保護膜２０を約４０００Aの厚さで形成した後、フォトリソグラフィにより前記ソース電極１８上において、ゲート配線上及びデータパッド上の前記無機保護膜２０及びゲート絶縁膜１４をドライエッチングする（第４マスク）。
前記無機保護膜２０上に感光性の有機保護膜２２を約２〜４μｍの厚さで塗布した後、フォトマスクを使用して前記有機保護膜２２を露光する（第５マスク）。この時ソース電極１８上、ゲート配線上及びデータパッド上の前記有機保護膜２２が完全（ｆｕｌｌ）露光される。
かつ、画素部の反射板を散乱構造に作るために、また別のフォトマスクを利用して前記有機保護膜２２を再び露光する（第６マスク）。この時、前記表示領域の有機保護膜２２は露光器の分解能程度の線幅を有する不規則なパターンにより不完全露光される。
続いて、前記露光された有機保護膜２２を現像すると、前記表示領域の有機保護膜２２表面に多数の凹凸が形成されると同時に、ソース電極１８を露出させる第１ビアホール及びゲートパッド１３を露出させる第２ビアホールが形成される。かつ、図示しなかったが、データパッドを露出させる第３ビアホールも形成される。
前記ビアホールが形成された有機保護膜２２上にアルミニウム（Ａｌ）のような反射メタル膜を蒸着した後、これをフォトリソグラフィによりパターニングして、前記第１ビアホールを通じてソース電極１８と連結される画素電極２６及び前記第２ビアホールを通じてゲートパッド１３と連結されるゲートパッド電極２７を形成する（第７マスク）。かつ、前記第３ビアホールを通じてデータパッドと連結されるデータパッド電極（図示せず）も共に形成される。前記画素電極２６はゲート配線とデータ配線により囲まれた画素領域内に形成され、反射板に提供される。
上述した従来方法によると、薄膜トランジスターを製造するためにゲート配線、アクティブパターン、データ配線、無機保護膜、有機保護膜及び画素電極の総６層でフォトリソグラフィが必要であり、これによって総７枚のフォトマスクが要求される。
フォトマスクの数が増すほど工程費用と工程誤謬の確率が増加して、製造原価を高める原因になるので、工程の単純化のために無機保護膜を省略して保護膜を単一層で形成する方法が提案された。
図２乃至図７は無機保護膜を省略した従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。ここで、図２、４、及び６は表示領域の一部分を図示し、図３、図５及び図７はパッド領域の一部分を図示する。
図２及び図３を参照すれば、第１メタル膜から成ったゲート配線４２、無機絶縁膜から成ったゲート絶縁膜４３及び第２メタル膜から成ったデータ配線４４が順次に形成されている基板４０上に感光性物質から成った有機保護膜４５を塗布した後、フォトマスク３０を利用して前記有機保護膜４５のビアホール領域４５ａ、４５ｂを露光する。
図４及び図５を参照すれば、現像工程に前記有機保護膜４５の露光された領域を除去して、有機保護膜パターン４５ｃを形成する。続いて、前記有機保護膜パターン４５ｃをエッチングマスクとして利用して、ドライエッチングにより前記データ配線４４を露出させる第１ビアホール４６を形成する。さらに、前記有機保護膜パターン４５ｃ下部のゲート絶縁膜４３をドライエッチングしてゲート配線４２を露出させる第２ビアホール４７を形成する。この時、前記無機絶縁膜からなるゲート絶縁膜４３が側面エッチング（ｓｉｄｅ ｅｔｃｈ）されて有機保護膜パターン４５ｃの下部にアンダーカット（Ａ）が発生する。同様に、前記データ配線４４がモリブデン（Ｍｏ）やモリブデンタングステン（ＭｏＷ）のように消耗量が多い材料で形成される場合は、前記第１ビアホール４６の縁で前記データ配線４４が側面エッチングされて有機保護膜パターン４５ｃの下部にアンダーカット（Ａ）が発生する。これと同時に、前記第１ビアホール４６の基底でもデータ配線４４が所定厚さほどエッチングされる（Ｂ）。
図６及び図７を参照すれば、前記第１及び第２ビアホール４６、４７が形成された有機保護膜パターン４５ｃ上にアルミニウム（Ａｌ）のような反射メタル膜を蒸着した後、これをフォトリソグラフィによりパターニングする。そうすると、前記第１ビアホール４６を通じてデータ配線４４と連結される画素電極４８及び第２ビアホール４７を通じてゲート配線４２と連結されるパッド電極４９が形成される。
この時、前記有機保護膜パターン４５ｃの下部に形成されているアンダーカットによって、前記反射メタル膜の段差塗布性が不良になることにより、第１及び第２ビアホール４６、４７の基底で反射メタル膜が短絡される問題が発生する。従って、このようなアンダーカット問題を解決しなければ、保護膜を有機絶縁膜の単一層に使用することができないので、フォトマスク数を減らすことができない。
従って、本発明の目的は、保護膜を単一層で形成してフォトマスクの数を減らすことができる液晶表示装置用薄膜トランジスターを提供することにある。
本発明１は、
表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に形成され、前記表示領域内に形成されたゲート電極を含むゲートラインと、前記パッド領域に形成され、前記ゲートラインの縁端に連結されたゲートパッドを含み、第１方向に延びるゲート配線と、
前記ゲート配線及び前記基板上に形成され、前記ゲート配線を部分的に露出するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアクティブパターンと、
前記アクティブパターンと一部重畳されながら、前記ゲート絶縁膜上に形成され、前記第１方向と直交する第２方向に延びるデータ配線と、
前記基板の前記パッド領域に位置して前記ゲート配線と同一な層で形成されたデータパッドを含み、
前記データ配線及び前記ゲート絶縁膜上に形成され、前記データ配線を部分的に露出する第１ビアホールと部分的に露出された前記ゲートパッドを露出する第２ビアホールを含む有機保護膜パターンと、
前記有機保護膜パターン上に形成され、前記データ配線上に前記第１ビアホールを通じて前記データ配線と連結された画素電極と、
前記有機保護膜パターン上に形成され、前記第２ビアホールを通じて前記ゲート配線と連結されたパッド電極を含み、
前記第１ビアホール部位で前記データ配線は表面部にグルーブを形成する段差部を含み、
前記第２ビアホールの基底エッジで前記ゲート絶縁膜が前記有機保護膜パターンに比べて、前記第２ビアホールの内側に突出されており、
前記ゲートパッド及び前記データパッドは同一工程で露出されている液晶表示装置用薄膜トランジスター基板を提供する。
本発明２は、発明１において、前記データ配線の段差部は、前記第１ビアホールの側壁で前記有機保護膜パターンに比べて突出されている液晶表示装置用薄膜トランジスター基板を提供する。
本発明３は、発明１において、前記データ配線は、前記アクティブパターンの第１領域と重畳される第１電極と前記アクティブパターンの前記第１領域と対向される第２領域と重畳される第２電極を含み、前記第１ビアホールは、前記第１電極上に形成された液晶表示装置用薄膜トランジスター基板を提供する。
本発明４は、発明１において、前記有機保護膜パターン上に前記画素電極と同一な層で形成され、前記データ配線の縁端上へ前記有機保護膜パターンに形成された第３ビアホールと、前記データパッド上に前記ゲート絶縁膜及び前記有機保護膜パターンにわたって形成された第４ビアホールを通じて前記データ配線の縁端と前記データパッドを連結させるブリッジ電極をさらに具備する液晶表示装置用薄膜トランジスター基板を提供する。
本発明５は、発明１において、前記表示領域の前記有機保護膜パターンの表面に多数の凹凸が形成された請求項１に記載の液晶表示装置用薄膜トランジスター基板を提供する。
本発明６は、発明１において、前記画素電極は透明電極と反射電極の二重層で形成された液晶表示装置用薄膜トランジスター基板を提供する。
本発明７は、発明６において、前記パッド電極は、前記透明電極の単一層で形成された液晶表示装置用薄膜トランジスター基板を提供する。
本発明８は、
表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に形成され、前記表示領域内に形成されたゲート電極を含むゲートラインと、前記パッド領域に形成され、前記ゲートラインの縁端に連結されたゲートパッドを含み、第１方向に延びるゲート配線と、
前記ゲート配線及び前記基板上に形成され、前記ゲート配線を部分的に露出するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアクティブパターンと、
前記アクティブパターンと一部重畳されながら、前記ゲート絶縁膜上に形成され、前記第１方向と直交する第２方向に延びるデータ配線と、
前記基板の前記パッド領域に位置して、前記ゲート配線と同一な層に形成されたデータパッドと、
前記データ配線及び前記ゲート絶縁膜上に形成され、前記データ配線を部分的に露出する第１ビアホールと部分的に露出された前記ゲートパッドを露出する第２ビアホールを含む有機保護膜パターンと、
前記有機保護膜パターン上に形成され、前記データ配線上に前記第１ビアホールを通じて前記データ配線と連結された画素電極と、
前記有機保護膜パターン上に形成され、前記第２ビアホールを通じて前記ゲート配線と連結されたパッド電極を含み、
前記データ配線は、前記第１ビアホール基底で前記データ配線の表面部にグルーブを形成する段差部を具備しており、
前記ゲートパッド及び前記データパッドは同一工程で露出されている液晶表示装置用薄膜トランジスター基板を提供する。
例えば、表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に第１方向に延びるゲート配線を形成する段階と、前記ゲート配線及び基板上にゲート絶縁膜を挿入して、前記第１方向と直交する第２方向に延びるデータ配線を形成する段階と、前記データ配線及びゲート絶縁膜上に有機保護膜を形成する段階と、ビアホールが形成される領域の縁で前記有機保護膜の傾斜が低くなるようにフォトリソグラフィを実施して、有機保護膜パターンを形成する段階と、前記有機保護膜パターンをマスクとして利用して、前記ゲート絶縁膜をエッチングすることにより、前記データ配線を露出させる第１ビアホール及び前記ゲート配線を露出させる第２ビアホールを形成する段階と、前記有機保護膜パターン下部のアンダーカットを除去する段階と、前記有機保護膜パターン上に、前記第１ビアホールを通じて前記データ配線と連結される画素電極及び前記第２ビアホールを通じて前記ゲート配線と連結されるパッド電極を形成する段階を具備する液晶表示装置用薄膜トランジスターの製造方法も考えられる。
ビアホール領域の縁にスリット又は半透明膜から成った部分露光パターンが形成されたフォトマスクを利用して有機絶縁膜から成った保護膜を１回露光して、ビアホール領域の縁で前記有機保護膜の傾斜が低くなるように有機保護膜パターンを形成する。続いて、有機保護膜パターンをドライマスクとして利用したドライエッチング工程を実施して、ビアホールを形成した後、前記有機保護膜パターンをアッシング又はプラズマドライエッチングして有機保護膜パターン下部のアンダーカットを除去する。このように、アンダーカットが除去されると、ビアホールの基底エッジで有機保護膜パターンの下部膜が突出されるので、後続工程で蒸着されるメタル膜の段差塗布不良が発生しない。
ここで、無機保護膜を形成しないので、無機保護膜のフォトリソグラフィーが不要である。更に、前記フォトマスクで画素部の反射板に対応される位置にも部分露光パターンを形成すると、一つのフォトマスクを利用した１回の露光工程だけでビアホールを形成すると同時に、有機保護膜の表面に多数の凹凸構造を形成することができる。従って、反射透過複合型や反射型液晶表示装置においてフォトマスクの数を従来の７枚から５枚に減らすことができる。
また、例えば表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に、前記表示領域内に形成するゲート電極を含むゲートラインと、前記パッド領域に形成し、前記ゲートラインの縁端に連結されたゲートパッドを含み、第１方向に延びるゲート配線を形成する段階と、前記ゲート配線及び基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にアクティブパターンを形成する段階と、前記ゲート絶縁膜上に、前記アクティブパターンの第１領域と重畳される第１電極と、前記アクティブパターンの第１領域と対向される第２領域と重畳される第２電極を含み、前記第１方向と直交する第２方向に延びるデータ配線を形成する段階と、前記データ配線及びゲート絶縁膜上に有機保護膜を形成する段階と、ビアホールが形成される領域の縁で前記有機保護膜の傾斜が低くなるようにフォトリソグラフィを実施して、有機保護膜パターンを形成する段階と、前記有機保護膜パターンをマスクとして利用して、前記ゲート絶縁膜をエッチングすることにより、前記第１電極を露出させる第１ビアホール及び前記ゲートパッドを露出させる第２ビアホールを形成する段階と、前記有機保護膜パターン下部のアンダーカットを除去する段階と、前記有機保護膜パターン上に、前記第１ビアホールを通じて前記第１電極と連結される画素電極及び前記第２ビアホールを通じて前記ゲートパッドと連結されるパッド電極を形成する段階を具備する液晶表示装置用薄膜トランジスターの製造方法も考えられる。
二つのフォトマスクを利用して露光工程を２回連続実施して、ビアホール領域の縁に低い厚さの有機保護膜パターンを残す。続いて、前記有機保護膜パターンを利用してビアホールを形成した後、アッシング又はプラズマドライエッチング工程により、前記有機保護膜パターンの下部に形成されるアンダーカットを除去する。従って、画素電極用メタル膜の段差塗布不良を防止する。
ここで、無機保護膜を形成しないので、無機保護膜のフォトリソグラフィーが不要である。更に、前記二つのフォトマスクのうち、一つのフォトマスクを有機保護膜の凹凸構造露光のためのマスクとしても使用することができるので、反射透過複合型や反射型液晶表示装置においてフォトマスクの数を従来の７枚から６枚に減らすことができる。
また、例えば、表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に、第１方向に延びるゲート配線を形成する段階と、前記ゲート配線上にゲート絶縁膜を挿入して前記第１方向と直交する第２方向に延びるデータ配線を形成する段階と、前記データ配線及び前記ゲート絶縁膜上に、前記データ配線を露出させる第１ビアホール及び前記ゲート配線を露出させる第２ビアホールを有する保護膜を形成する段階と、前記第１及び第２ビアホールと前記保護膜上にＩＺＯから成った透明電極層及び反射電極層を順に蒸着する段階と、前記表示領域内の反射領域では厚く残留し、透過領域では薄く残留するように、前記反射電極層上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをマスクとして利用して、前記反射電極層及び前記透明電極層を同時にウェットエッチングする段階と、前記透過領域の反射電極層が露出されるように前記フォトレジストパターンを所定厚さほど除去する段階と、前記透過領域の反射電極層をドライエッチングにより除去する段階と、前記フォトレジストパターンを除去して透明電極及び前記透明電極の周辺を取り囲む反射電極を形成する段階を具備する反射透過型液晶表示装置用薄膜トランジスターの製造方法も考えられる。
反射透過複合型液晶表示装置において透明電極をＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）の代わりにＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ ｏｘｉｄｅ）で形成することにより透明電極と反射電極間の界面特性を向上させることができる。かつ、保護膜を有機絶縁膜の単一層で形成して、透明電極の縁端をゲート配線及びデータ配線と重畳させた後、前記重畳された領域の付近に反射電極を残すことにより十分な透過のための開口率を得ることができる。
本発明によると、ビアホール領域の縁に部分露光パターンが形成されたフォトマスクを利用して、有機保護膜を１回露光して、ビアホール領域の縁で前記有機保護膜の傾斜が低くなるように有機保護膜パターンを形成する。続いて、有機保護膜パターンをエッチングマスクとして利用したドライエッチング工程を実施して、ビアホールを形成した後、前記有機保護膜パターンをアッシング又はプラズマドライエッチングして有機保護膜パターン下部のアンダーカットを除去する。このように、アンダーカットが除去されると、ビアホールの基底エッジで有機保護膜パターンの下部膜が突出されるので、後続工程で蒸着されるメタル膜の段差塗布不良が発生しない。
ここで、前記フォトマスクで画素部の反射板に対応される位置にも部分露光パターンを形成すると、一つのフォトマスクを利用した１回の露光工程のみによりビアホールを形成すると同時に、有機保護膜の表面に多数の凹凸構造を形成することができる。従って、反射透過複合型や反射型液晶表示装置においてフォトマスクの数を従来の７枚から５枚に減らすことができる。
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
〈実施形態１〉
図８及び図１５は本発明の第１実施形態による薄膜トランジスターのビアホール形成方法を説明するための断面図である。ここで、各図８、図１０、図１２、図１４、図１６は薄膜トランジスターが形成される基板のパッド領域の一部分を図示し、各図９、図１１、図１３、図１５、図１７は前記基板の表示領域の一部分を図示する。
図８及び図９を参照すれば、第１メタル膜から成ったゲート配線５２、無機絶縁膜から成ったゲート絶縁膜５４及び第２メタル膜から成ったデータ配線５６が順次に形成されている基板５０上に感光性の有機保護膜５８を約２μｍ以上の厚さで塗布する。
続いて、前記有機保護膜５８のオープン領域、即ち、ビアホール領域の縁にスリット又は半透明膜から成った部分露光パターンが形成されているフォトマスク８０を利用して前記有機保護膜５８を露光する。そうすると、前記ビアホール領域の中央部では有機保護膜５８が完全露光される反面、前記ビアホール領域の縁では前記スリットにより有機保護膜５８が回折露光される。望ましくは、前記フォトマスク８０の部分露光パターンは露光器の分解能の１/２程度の線幅を有するオープンパターンで形成する。かつ、反射透過複合型や反射型液晶表示装置の場合、別途のフォトマスクを利用した露光工程を実施する必要が無く、前記部分露光パターンを画素部の反射板に対応するように形成することで、有機保護膜の表面に散乱のための多数の凹凸構造を形成することができる。
続いて、前記露光された有機保護膜５８を現像すると、ビアホール領域の縁で有機保護膜５８の傾斜（ｓｌｏｐｅ）が緩く形成される。そして、前記有機保護膜５８に前記データ配線５６を部分的に露出させる第１ビアホール５９及びゲート配線５２を部分的に露出させるための第２ビアホール６１が形成される。
図１０及び図１１を参照すれば、現像が完了された有機保護膜パターン５８ａをエッチングマスクとして利用して、その下部のゲート絶縁膜５４をドライエッチングする。そうすると、前記第２ビアホール６１部位のゲート配線が部分的に露出される。この時、無機絶縁膜から成ったゲート絶縁膜５４が側面エッチングされ、前記有機保護膜パターン５８ａの下部にアンダーカット（Ｕ）が発生する。同様に、前記データ配線５６がモリブデン（Ｍｏ）やモリブデンタングステン（ＭｏＷ）のように消耗量が多い材料で形成される場合、前記第１ビアホール５９の縁で前記データ配線５６が側面エッチングされ、有機保護膜パターン５８ａの下部にアンダーカット（Ｕ）が発生する。これと同時に、前記第１ビアホール５９の基底でもデータ配線５６が所定厚さほどエッチングされる（Ｍ）。
図１２及び図１３を参照すれば、前記有機保護膜パターン５８ａをアッシングして、前記有機保護膜パターン５８ａを垂直・水平方向に所定厚さ（５８ｂ）ほど除去することにより、その下部のアンダーカット（Ｕ）を除去する。ここで、前記アッシング代わりにプラズマドライエッチング工程を使用することもできる。
この時、回折露光により形成されたビアホール縁での有機保護膜の傾斜が低いために、少ない量のアッシングとしても有機保護膜の水平後退距離が大きくなる。即ち、ビアホール領域の縁での有機保護膜傾斜をとし、有機保護膜の垂直後退距離をｙとすると、前記有機保護膜の水平後退距離Ｘはｘ＝ｙ／ｔａｎになる。従って、アンダーカットを除去するために、過度のアッシングを実施しなくても、画素内部で有機保護膜表面の凹凸が崩れる問題を防止することができる。
上述したアッシング工程が完了されると、図１４に図示したように、前記第２ビアホール６１の基底エッジＳ１で、ゲート絶縁膜５４が有機保護膜パターン５８ｃに比べて前記第２ビアホール６１の内側に突出される。同様に、図１５に図示したように、前記第１ビアホール５９の基底エッジＳ２でデータ配線５６が有機保護膜パターン５８ｃに比べて突出されている。即ち、前記第１ビアホール５９の部位で前記データ配線５６は表面部にグルーブを形成する段差部を具備し、前記第１ビアホール５９の側壁で前記データ配線５６の段差部が前記有機保護膜パターン５８ｃに比べて前記第１ビアホール５９の内側に突出されて形成される。
図１６及び図１７を参照すれば、上述したようにビアホールの基底エッジで、有機保護膜パターン５８ｃの下部膜が突出されている状態で結果物の全面にアルミニウム（Ａｌ）のような反射メタル膜を蒸着した後、これをフォトリソグラフィによりパターニングする。そうすると、前記第１ビアホール５９を通じてデータ配線５６と連結される画素電極６２及び第２ビアホール６１を通じて、ゲート配線５２と連結されるパッド電極６４が形成される。前記反射メタル膜は有機保護膜パターン５８ｃ下部のアンダーカットが除去された状態で蒸着されるので、良好な段差塗布性を有する。
図１８は本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの平面図である。図１９乃至図２１は各々図１８のＣ−Ｃ′、Ｄ−Ｄ′及びＥ−Ｅ′線による液晶表示装置用薄膜トランジスターの断面図である。
図１８乃至図２１を参照すれば、透明な基板１００上にクロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）又はモリブデンタングステン（ＭｏＷ）などの単一メタル膜や二重メタル膜から成ったゲート配線が形成される。前記ゲート配線は第１方向（即ち、横方向）に伸びるゲートライン１０１、前記ゲートライン１０１の縁端に連結されて外部から照射信号の印加を受けて、前記ゲートライン１０１に伝達するゲートパッド１０３、及び前記ゲートライン１０１の一部分である薄膜トランジスターのゲート電極１０２を含む。
前記ゲート配線及び基板１００上には無機絶縁膜から成ったゲート絶縁膜１０６が形成される。前記ゲート電極１０２に対応されるゲート絶縁膜１０６の上には非晶質シリコンのような半導体膜から成ったアクティブパターン１０８が形成される。
前記アクティブパターン１０８及びゲート絶縁膜１０６上には前記第１方向と直交する第２方向（即ち、縦方向）に伸びるデータ配線１１０が形成される。前記データ配線１１０は前記アクティブパターン１０８の第１領域と重畳される第１電極（以下、ソース電極という）１１２と前記アクティブパターン１０８の前記第１領域と対向される第２領域と重畳される第２電極（以下、ドレーン電極）１１１を含む。従来の液晶表示装置では、画像信号を伝達するためのデータパッドを前記データ配線と同一な層で形成するが、本実施形態ではゲート配線を形成する時データパッド１０４を共に形成する。即ち、前記データパッド１０４とゲート配線は同一な層で形成される。
前記データ配線１１０、アクティブパターン１０８及びゲート絶縁膜１０６上には、前記ソース電極１１２を露出させる第１ビアホール１１６及びゲートパッド１０３を露出させる第２ビアホール１１７を有する有機保護膜パターン１１４ａが形成される。画素部を集めて画像を表示する領域である表示領域では、前記有機保護膜パターン１１４ａの表面に光の散乱のための多数の凹凸構造が形成される。
前記有機保護膜パターン１１４ａ上には、前記第１ビアホール１１６を通じてソース電極１１２と連結される画素電極１２０及び前記第２ビアホール１１７を通じてゲートパッド１０３と連結されるパッド電極１２１が形成される。前記画素電極１２０は薄膜トランジスターから画像信号の印加を受けて、上部基板の電極（図示せず）と共に電気蔵を生成する役割をする。前記画素電極１２０はゲートライン１０１とデータ配線１１０により区画される画素部内に形成され、高い開口率を確保するために、その縁が前記ゲートライン１０１及びデータ配線１１０と重畳されている。
かつ、本実施形態ではデータパッド１０４とデータ配線１１０と別途の層で形成するために、前記データ配線１１０とデータパッド１０４を電気的に連結するためのブリッジ電極１２２が要求される。これのために、前記第１及び第２ビアホール１１６、１１７を形成するときに、前記有機保護膜パターン１１４ａにデータ配線１１０の縁端を露出させる第３ビアホール１１８及びデータパッド１０４を露出させる第４ビアホール１１９を共に形成した後、前記画素電極１２０と同一な層によりブリッジ電極１２２を形成する。即ち、前記ブリッジ電極１２２は前記第３ビアホール１１８と第４ビアホール１１９を通じて、データ配線１１０の縁端とデータパッド１０４を電気的に連結させる役割をする。
図２２乃至図３７は本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための平面図及び断面図である。
図２２はゲート配線が形成された基板の平面図であり、図２３及び図２４は各々、図２２の１２ｂ−１２ｂ′線及び１２ｃ−１２ｃ′線による断面図である。ガラス、石英又はサファイアのような絶縁物質から成った透明な基板１００上にゲート膜として、例えばクロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）又はモリブデンタングステン（ＭｏＷ）などの単一メタル膜や二重メタル膜を蒸着した後、フォトリソグラフィにより前記ゲート膜をパターニングして、ゲート配線を形成する（第１マスク）。前記ゲート配線は、第１方向（即ち、横方向）に伸びるゲートライン１０１、表示領域に形成され、前記ゲートライン１０１の一部分であるゲート電極１０２及び前記ゲートライン１０１の縁端に連結されて、パッド領域に形成されるゲートパッド１０３を含む。かつ、本実施形態では前記ゲート配線を形成するときに、画像信号を薄膜トランジスターに伝達するためのデータパッド１０４を共に形成する。
望ましくは、前記ゲート膜は堅いパッドを形成するためにクロム（Ｃｒ）又はタングステンが３０％以上含有されたモリブデンタングステン（ＭｏＷ）で形成する。
図２５はアクティブパターン１０８が形成された基板の平面図であり、図２６及び図２７は各々図２５の１３ｂ−１３ｂ′線及び１３ｃ−１３ｃ′線による断面図である。前記ゲート配線が形成された基板１００上にシリコン窒化物のような無機絶縁膜から成ったゲート絶縁膜１０６を約４５００A厚さで形成する。前記ゲート絶縁膜１０６上に非晶質シリコンのような半導体膜を蒸着し、これをフォトリソグラフィによりパターニングして、薄膜トランジスターのアクティブパターン１０８を形成する（第２マスク）。
図２８はデータ配線１１０が形成された基板の平面図であり、図２９及び図３０は各々図２８の１４ｂ−１４ｂ′線及び１４ｃ−１４ｃ′線による断面図である。前記アクティブパターン１０８及びゲート絶縁膜１０６上にモリブデン（Ｍｏ）又はモリブデンタングステン（ＭｏＷ）のようなモリブデン合金、又はクロム（Ｃｒ）などのメタル膜を蒸着した後、フォトリソグラフィにより前記メタル膜をパターニングしてデータ配線１１０を形成する（第３マスク）。前記データ配線１１０は前記ゲート配線と直交する第２方向（即ち、縦方向）に伸び、アクティブパターン１０８の第１領域と重畳されるソース電極１１２と、前記アクティブパターン１０８の前記第１領域の反対側である第２領域と重畳されるドレーン電極１１１を含む。
ここで、本実施形態では前記アクティブパターン１０８とデータ配線１１０を２回のフォトリソグラフィにより形成したが、１回のフォトリソグラフィにより前記アクティブパターン１０８とデータ配線１１０を形成することもできる。即ち、前記ゲート絶縁膜１０６上にアクティブパターン用半導体膜及びデータ配線用メタル膜を順次に蒸着した後、前記メタル上にフォトレジスト膜を塗布する。続いて、前記フォトレジスト膜を露光及び現像して、薄膜トランジスターのチャネル部の上に位置し、第１厚さを有する第１部分、データ配線部の上に位置し、前記第１厚さより厚い第２厚さを有する第２部分及びフォトレジスト膜が完全に除去された第３部分を含むフォトレジストパターンを形成する。続けて、前記第３部分下のメタル膜及び半導体膜をエッチングし、次に、第１厚さのフォトレジストを除去し、前記第１部分下のメタル膜をエッチングする。そして、前記メタル膜から成ったデータ配線及び前記半導体膜から成ったアクティブパターンを形成する。続いて、残っているフォトレジストパターンを除去すると、１枚のフォトマスクを利用したフォトリソグラフィによりアクティブパターン１０８とデータ配線１１０を同時に形成することができる。
図３１及び図３２は各々図２８の１４ｂ−１４ｂ′線及び１４ｃ−１４ｃ′線による断面図として、有機保護膜１１４を露光する段階を図示する。前記データ配線１１０、アクティブパターン１０８及びゲート絶縁膜１０６上に感光性の有機保護膜１１４を約２〜４μｍの厚さで塗布した後、フォトマスクを使用して前記有機保護膜１１４を露光する（第４マスク）。このとき、前記フォトマスク１５０はビアホール領域（即ち、ソース電極上、ゲートパッド上、データパッド上、データ配線縁端上）に対応される部分には完全露光パターン（Ｆ）が形成され、前記ビアホール領域の縁に対応される部分は部分露光パターン（Ｐ）が形成される。かつ、前記フォトマスク１５０は画素部の反射板を散乱構造で作るために、画素部に対応される部分も部分露光パターンを有する。望ましくは、前記完全露光パターンは露光器の分解能以上の大きさを有するオープンパターンであり、前記部分露光パターンは、露光器の分解能１/２程度の線幅を有するオープンパターンで形成される。前記部分露光パターンはスリット又は半透明膜により構成される。
前記フォトマスク１５０を利用して前記有機保護膜１１４を露光した後、現像を進行すると、ビアホール領域の中央部では有機保護膜１１４が完全に除去される反面、前記ビアホール領域の縁では前記部分露光パターン（Ｐ）により有機保護膜１１４が回折露光され、有機保護膜の傾斜が低くなる。かつ、画素部の有機保護膜１１４はその表面に多数の凹凸が形成される。
本実施形態では、チップバンプ（ｂｕｍｐ）がボンディングされるゲートパッド１０３及びデータパッド１０４をオープンさせるときに、バンプボンディングによるミスアラインにより接触不良が発生することを防止するために、パッド上を各々オープンさせるのではなく、各のパッドの全面を同時にオープンさせる。このとき、前記データパッドが従来のようにデータ配線で形成されると、後続工程でゲート絶縁膜をドライエッチングするときに、データ配線から成ったデータパッド下部でゲート絶縁膜が側面エッチングされアンダーカットが形成さる。これにより、バンプボンディングをするときにデータパッドのリフティングが発生する。従って、各パッドの全面を同時にオープンさせるためにはデータパッドをゲート配線と同一な層で形成しなければならない。
図３３はビアホールが形成された基板の平面図であり、図３４及び図３５は各々、図３３の１６ｂ−１６ｂ′線及び１６ｃ−１６ｃ′線による断面図である。現像が完了された有機保護膜パターン１１４ａをエッチングマスクとして利用して、その下部のゲート絶縁膜１０６をドライエッチングする。そうすると、前記ソース電極１１２を露出させる第１ビアホール１１６及びゲートパッド１０３を露出させる第２ビアホール１１７が形成される。これと同時に、データ配線１１０の縁端を露出させる第３ビアホール１１８及びデータパッド１０４を露出させる第４ビアホール１１９が形成される。
上述したドライエッチング工程をするときに、無機絶縁膜から成ったゲート絶縁膜１０６又はデータ配線１１０が側面エッチングされ、前記有機保護膜パターン１１４ａの下部にアンダーカットが発生する。
続けて、前記有機保護膜パターン１１４ａをアッシング又はプラズマドライエッチングして、有機保護膜パターン１１４ａを垂直・水平方向に所定厚さほど除去することにより、その下部のアンダーカットを除去する。上述したアッシング工程が完了されると、ビアホール基底のエッジで有機保護膜パターン１１４ａの下部膜が突出される（Ｓ３、Ｓ４）。
図３６及び図３７は各々図３３の１６ｂ−１６ｂ′線及び１６ｃ−１６ｃ′線による断面図として、前記ビアホール１１６、１１７、１１８、１１９及び有機保護膜パターン１１４ａ上にアルミニウム（Ａｌ）や銀（Ａｇ）のように反射率が高いメタル膜１２５を蒸着する段階を図示する断面図である。
続いて、フォトリソグラフィにより前記メタル膜１２５をパターニングすると、図１９及び、図２０及び図２１に図示したように、前記第１ビアホール１１６を通じてソース電極１１２と連結される画素電極１２０及び前記第２ビアホール１１７を通じてゲートパッド１０３と連結されるパッド電極１２１が形成される（第５マスク）。これと同時に、前記第３ビアホール１１８と第４ビアホール１１９を通じて前記データ配線１１０の縁端と前記データパッド１０４を連結させるブリッジ電極１２２が形成される。前記画素電極１２０はゲート配線とデータ配線１１０によって区画される画素部内に形成され、高い開口率を確保するためにその縁が前記ゲート配線及びデータ配線１１０と重畳されるように形成される。
上述した本発明の第１実施形態によると、保護膜を有機保護膜の単一層で形成しながら、アンダーカットによる上部メタル膜の段差塗布不良を解決することにより、フォトリソグラフィを１回短縮させることができる。かつ、有機保護膜にビアホール領域を露光するときに、反射板の凹凸露光を同時に実施することにより、露光工程を１回短縮させることができる。従って、従来の７回露光工程を５回の露光工程に減らして工程を単純化させることができる。かつ、アクティブパターンと配線を１回のフォトリソグラフィで形成する場合は、露光工程を４回に減らすことができる。
上述した第１実施形態は反射型液晶表示装置に適用したが、反射透過複合型液晶表示装置又は透過型液晶表示装置に本発明の第１実施形態を適用することもできる。
〈実施形態２〉
図３８乃至図４７は本発明の第２実施形態による薄膜トランジスターのビアホール形成方法を説明するための断面図である。ここで、各図３８、図４０、図４２、図４４、図４６はメタル膜の上に無機絶縁膜が存在する場合を図示し、各図３９、図４１、図４３、図４５、図４７はメタル膜の上に無機絶縁膜が存在しない場合を図示する。
図３８及び図３９を参照すれば、ゲート配線（図示せず）及びゲート絶縁膜２０２が順次に積層されている基板２００上にデータ配線用メタル膜２０４を蒸着する。前記メタル膜２０４上にシリコン窒化物から成った無機絶縁膜２０６を蒸着したり（図３８）蒸着しない状態で（図３９）、結果物上に感光性の有機絶縁膜２０８を約２μｍ以上の厚さで塗布する。
続いて、前記有機保護膜２０８の第１領域を露光するための第１フォトマスク２５０を利用して、前記有機保護膜２０８を１次露光する。この時、前記第１領域の有機絶縁膜２０８が所定厚さほど露光されないように、前記第１領域を露光させる。前記第１領域で露光が完成されない厚さは薄いほどよいが、露光偏差ほど露光量を調節することが必要である。
ここで、参照符号２０９は１次露光された領域を示す。
図４０及び図４１を参照すれば、前記第１領域よりサイズが小さく、前記第１領域内に位置する第２領域２１０を露光するための第２フォトマスク２７０を利用して、前記有機保護膜２０８を２次露光する。この時、前記第１領域と第２領域が重畳される部分の有機保護膜は全て露光される。透過型液晶表示装置の場合には、前記２次露光により有機保護膜２０８の露出された部位が十分に露光されるように進行する。反射透過複合型液晶表示装置や反射型液晶表示装置の場合には、前記２次露光に使用される第２フォトマスクを有機絶縁膜の凹凸構造露光のためのマスクに使用することにより、凹凸構造露光とビアホール露光を同時に実施して工程を単純化させることができる。
図４２及び図４３を参照すれば、上述したように二度露光された有機保護膜２０８を現像して、部位を除去することにより有機保護膜パターン２０８ａを形成する。この時、ビアホール領域の縁に行くほど有機保護膜パターン２０８ａの傾斜が減少されて、厚みの薄い有機保護膜パターンが残るが、この部位で有機保護膜パターン２０８ａの厚さは総厚さの１/３以下になる。
続いて、図４４に図示したように、メタル膜２０４の上に無機絶縁膜２０６が存在する場合には、前記有機保護膜パターン２０８ａをエッチングマスクとして利用して、その下部の無機絶縁膜２０６をドライエッチングして、前記メタル膜２０４を露出させるビアホール２１１を形成する。この時、前記無機絶縁膜２０６が側面エッチングされ、前記有機保護膜パターン２０８ａの下部にアンダーカット（Ｕ）が発生する。
かつ、図４５に図示したように、メタル膜２０４上に無機絶縁膜が存在しない場合には、有機保護膜の現像後、前記メタル膜２０４が露出されるビアホール２１２が形成される。その後、前記メタル膜２０４とその上に蒸着されるまた別のメタル膜との界面が汚染されたり酸化されて、界面抵抗が増加することを防止するために、前記メタル膜２０４を所定厚さほどウェットエッチングして、その表面状態を良好に作る。この時、前記メタル膜２０４が側面エッチングされ有機保護膜パターン２０８ａの下部にアンダーカット（Ｕ）が発生する。これと同時に、前記ビアホール２１２の基底でもメタル膜２０４が所定厚さほどエッチングされる。
図４６及び図４７を参照すれば、前記有機保護膜パターン２０８ａをアッシングして有機保護膜パターン２０８ａを垂直・水平方向に所定厚さほど除去することにより、その下部のアンダーカット（Ｕ）を除去する。ここで、前記アッシングの代わりにプラズマドライエッチング工程を使用することもできる。
上述したアッシング工程が完了されると、図４６に図示したようにメタル膜２０４の上に無機絶縁膜２０６が存在する場合、前記ビアホール２１１の基底エッジ（Ｓ５）で前記無機絶縁膜２０６が有機保護膜パターン２０８ｂに比べて突出される。同様に、図４７に図示したようにメタル膜２０４の上に無機絶縁膜が存在しない場合、前記ビアホール２１２の基底エッジ（Ｓ６）で前記メタル膜２０４が有機保護膜パターン２０８ｂに比べて突出される。
続いて、図示しなかったが、上述したようにビアホールの基底エッジで有機保護膜パターン２０８ｂの下部膜が突出されている状態で結果物の全面にＩＴＯまたはＩＺＯなどの透明導電膜やアルミニウム（Ａｌ）または銀（Ａｇ）などの反射膜を蒸着した後、これをフォトリソグラフィによりパターニングして、前記ビアホール２１１または２１２を通じて、メタル膜２０４と連結される電極を形成する。前記電極は有機保護膜パターン２０８ｂ下部のアンダーカットが除去された状態で蒸着されるので、良好な段差塗布性を有する。
〈実施形態３〉
図４８は本発明の第３実施形態による反射透過型液晶表示装置用薄膜トランジスターの平面図であり、透過窓３４０の周辺を囲むように反射板３５０が形成される。
図４９乃至図６０は本発明の第３実施形態による液晶表示装置用薄膜トランジスターの製造方法を説明するための断面図である。ここで、各図４９、図５２、図５５、図５８は図４８のＧ−Ｇ′線と各図５０、図５３、図５６、図５９は図４８のＨ−Ｈ線′と各図５１、図５４、図５７、図６０は図４８のＬ−Ｌ′線による断面図である。
図４９乃至図５１を参照すれば、基板３００上に第１メタル膜から成ったゲート配線を形成した後、その上にシリコン窒化物のような無機絶縁膜から成ったゲート絶縁膜３０６を形成する。前記ゲート配線は、第１方向に伸びるゲートライン３０１と、前記ゲートライン３０１の一部である薄膜トランジスターのゲート電極３０２及び前記ゲートライン３０１の縁端に連結され、外部から照射信号の印加を受けて前記ゲートライン３０１に伝達するゲートパッド３０３を含む。この時、上述した本発明の第１実施形態と同様に、画像信号を薄膜トランジスターのドレーンに伝達するためのデータパッド（図示せず）を前記ゲート配線と同一な層で形成可能である。
続いて、前記ゲート絶縁膜３０６上に半導体膜から成ったアクティブパターン３０８を形成した後、その上に第２メタル膜から成ったデータ配線３１０を形成する。前記データ配線３１０はゲート配線と直交する第２方向に伸び、ソース電極３１２及び前記データ配線３１０と連結されたドレーン電極３１１を含む。
前記データ配線３１０、アクティブパターン３０８及びゲート絶縁膜３０６上に保護膜として、望ましくは感光性の有機絶縁膜を約２μｍ以上の厚さで形成する。このように、有機絶縁膜を厚く塗布して保護膜を形成すると、前記データ配線３１０とその上に形成される画素電極間に寄生キャパシタンスが生成されない。よって、高い開口率を確保するために前記画素電極をデータ配線３１０及びゲート配線と重畳するように形成することができる。
続いて、上述した本発明の第１実施形態または第２実施形態と同一な方法によりビアホールが形成される領域の縁で、前記有機絶縁膜の傾斜が低くなるようにフォトリソグラフィを実施して、有機保護膜パターン３１４を形成する。即ち、前記有機保護膜パターン３１４は部分露光パターンと完全露光パターンが共に形成されているフォトマスクを利用した１次露光方法により形成することができる。かつ、前記有機保護膜パターン３１４は第１露光領域を限定する第１フォトマスクを利用した１次露光段階と、前記第１露光領域内に位置する第２露光領域を限定する第２フォトマスクを利用した２次露光段階により形成することもできる。
続けて、前記有機保護膜パターン３１４をエッチングマスクとして利用して、その下部膜をドライエッチングすることにより、前記データ配線、即ちソース電極３１２を露出させる第１ビアホール３１６及び前記ゲートパッド３０３を露出させる第２ビアホール３１７を形成する。この時、データパッドをゲート配線と同一な層で形成した場合には、前記データ配線３１０とデータパッドを連結するためにデータ配線３１０の縁端を露出させる第３ビアホール及びデータパッドを露出させる第４ビアホールを共に形成する。望ましくは、チップバンプがボンディングされるゲートパッド３０３及びデータパッドをオープンさせるときに、ミスアラインにより接触不良が発生することを防止するために、パッド上を各々オープンさせるのではなく、各パッドの全面を同時にオープンさせる。
続いて、前記有機保護膜パターン３１４をアッシング又はプラズマドライエッチングして、前記有機保護膜パターン３１４下部のアンダーカットを除去した後、前記ビアホール及び有機保護膜パターン３１４上にＩＺＯを約５００〜１２００Aの厚さでスパッタリングして、透明電極層３２０を形成する。前記透明電極層３２０上にアルミニウム（Ａｌ）またはアルミニウムネドニウム（Ａｌ−Ｎｄ）などのアルミニウム合金を１５００〜４０００Aの厚さで蒸着して、反射電極層３２２を形成する。
その後、前記反射電極層３２２上にフォトレジスト膜３２４を約２μｍの厚さで塗布する。
図５２乃至図５４を参照すれば、透過領域（Ｔ）に対応される部分露光パターンと反射領域（Ｒ）に対応される完全露光パターンが共に形成されているフォトマスク４００を利用して、前記フォトレジスト膜３２４を露光する。望ましくは、前記部分露光パターンは、スリットまたは半透明膜から構成され、露光器の分解能の１/２程度の線幅を有するオープンパターンで形成する。
続いて、前記フォトレジスト膜３２４を現像すると、前記反射領域（Ｒ）では約１．９μｍで厚くなるよう残留し、透過領域（Ｔ）では回折露光により約４０００A以下で薄く残留し、残り領域（Ｎ）ではフォトレジスト膜が完全に除去されたフォトレジストパターン３２４ａが形成される。この時、ゲートパッド又はデータパッドの信頼性を向上させるために前記フォトマスク４００の部分露光パターンをパッド領域に対応させて、前記パッド領域上のフォトレジスト膜が約４０００A以下に薄く残留するようにする。
図５５乃至図５７を参照すれば、前記フォトレジストパターン３２４ａをエッチングマスクとして利用して、前記反射電極層３２２及び透明電極層３２０を同時にウェットエッチングする。この時、ウェットエッチ液としてアルミニウムエッチ液であるＨ3ＰＯ4、ＨＮＯ3及びＣＨ3ＣＯＯＨの混合液を使用する。
続いて、前記フォトレジストパターン３２４ａをアッシング又はプラズマドライエッチングして、前記透過領域ではフォトレジストパターンが完全に除去され、その下部の反射電極層３２２が露出されるようにし、前記反射領域ではフォトレジストパターンが存在するようにする。
図５８乃至図６０を参照すれば、残っているフォトレジストパターン３２４ｂをドライマスクとして利用しながら、ＢＣｌ3及びＣｌ2ガスを利用して露出されている反射電極層３２２をドライエッチングする。そうすると、前記透過領域の反射電極層３２２が除去され、透明電極層３２０のみが残る。この時、前記反射電極層３２２をウェットエッチングすると、下部膜との選択比がないため、その下部の透明電極層３２０までエッチングされる。
続いて、前記フォトレジストパターン３２４ｂをアッシング及びストリップ工程により除去すると、透明電極３２０ａの周辺に反射電極３２２ａが残る反射透過複合型液晶表示装置の薄膜トランジスターを完成する。前記第１ビアホール３１６を通じてソース電極３１２と連結される画素電極３３０は透明電極３２０ａと前記透明電極３２０ａ上に積層された反射電極３２２ａの二重層で形成される。本実施形態では画素電極３３０をゲート配線及びデータ配線３１０と重畳されるように形成するので、前記配線と重畳された領域の付近に反射電極３２２ａが残り、十分な透過のための開口率が得ることができる。
この時、前記第２ビアホール３１７を通じてゲートパッド３０３と連結されるパッド電極３３２は透明電極だけで形成される。即ち、パッド領域上にはフォトマスクの部分露光パターンが位置するために、透過領域の反射電極層を露出させる段階で、その部分のフォトレジスト膜が完全に除去される。従って、反射電極層のドライエッチングをするときに、パッド領域上の反射電極層が全て除去され、透明電極層のみ残る。
上述した本発明の第３実施形態によると、透明電極層をＩＺＯで形成する。従来のＩＴＯ導電膜はその上に形成される反射膜がアルミニウム又はアルミニウム合金である場合、二導電膜との間に電位差が続けて印加される時、ＩＴＯ導電膜とＡｌ反射膜との界面でＩＴＯの酸化物（ｏｘｉｄｅ）がアルミニウム（Ａｌ）と反応して相当に薄いＡｌ2Ｏ3絶縁膜が形成される。これにより、ＩＴＯ導電膜の電位がＡｌ反射膜に伝達されない問題が発生する。
かつ、画素電極をパターニングするためのフォトレジスト膜の現像をするときに、通常使用される有機溶剤であるＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）によって前記ＩＴＯ導電膜とＡｌ反射膜が電気化学的反応を起こして、ＩＴＯ導電膜の腐食が発生する。さらに、フォトレジストパターンをエッチングマスクとして利用して、反射電極層と透明電極層をエッチングする段階で、ＩＴＯ導電膜を使用する場合にはＡｌエッチ液によりＡｌ反射膜をウェットエッチングした後、ＩＴＯエッチ液によりＩＴＯ導電膜をウェットエッチングしなければならない。前記ＩＴＯ導電膜をウェットエッチングするときに使用されるウェット液はＨＣｌ、ＨＮＯ3及びＦｅＣｌ3の強酸として、その上部にフォトレジスト膜が存在してもＡｌ反射膜を激しくエッチングできるようにする。
これに反して、本発明の第３実施形態のようにＩＺＯを透明導電膜に使用すると、Ａｌ反射膜とＩＺＯ導電膜間の界面で酸化絶縁膜が形成されず、フォトレジスト膜の現像によって前記ＩＺＯ導電膜とＡｌ反射膜が電気化学的反応を起こさない。かつ、フォトレジストパターンをエッチングマスクとして利用して、反射電極層と透明電極層をエッチングするときに、Ａｌエッチ液であるＨ3ＰＯ4、ＨＮＯ3及びＣＨ3ＣＯＯＨの混合液でＩＺＯ導電膜が容易にエッチングされるため、Ａｌ反射膜とＩＺＯ導電膜を同時にウェットエッチングすることができる。従って、透明電極層と反射電極層間の界面特性を向上させながら、工程を単純化させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
上述したように、本発明の第１実施形態によると、ビアホール領域の縁に部分露光パターンが形成されたフォトマスクを利用して、有機保護膜を１回露光して、ビアホール領域の縁で前記有機保護膜の傾斜が低くなるように有機保護膜パターンを形成する。続いて、有機保護膜パターンをエッチングマスクとして利用したドライエッチング工程を実施して、ビアホールを形成した後、前記有機保護膜パターンをアッシング又はプラズマドライエッチングして有機保護膜パターン下部のアンダーカットを除去する。このように、アンダーカットが除去されると、ビアホールの基底エッジで有機保護膜パターンの下部膜が突出されるので、後続工程で蒸着されるメタル膜の段差塗布不良が発生しない。
ここで、前記フォトマスクで画素部の反射板に対応される位置にも部分露光パターンを形成すると、一つのフォトマスクを利用した１回の露光工程のみによりビアホールを形成すると同時に、有機保護膜の表面に多数の凹凸構造を形成することができる。従って、反射透過複合型や反射型液晶表示装置においてフォトマスクの数を従来の７枚から５枚に減らすことができる。
上述した本発明の第２実施形態によると、二つのフォトマスクを利用して、露光工程を２回連続してビアホール領域の縁に傾斜が減少されながら、薄い厚さを有する有機保護膜パターンを残す。続いて、前記有機保護膜パターンを利用してビアホールを形成した後、アッシング又はプラズマドライエッチングにより前記有機保護膜パターンの下部に形成されるアンダーカットを除去する。
ここで、前記二つのフォトマスクうち、一つのフォトマスクを有機保護膜の凹凸構造露光のためのマスクとして使用することができるので、反射透過複合型や反射型液晶表示装置においてフォトマスクの数を従来の７枚から６枚に減らすことができる。
上述した本発明の第３実施形態によると、反射透過複合型液晶表示装置において、透明電極をＩＴＯの代わりにＩＺＯで形成することにより、透明電極と反射電極間の界面特性を向上させ、工程を単純化させることができる。かつ、保護膜を有機絶縁膜の単一層で形成して透明電極の縁端をゲート配線及びデータ配線と重畳させた後、前記重畳された領域の付近に反射電極を残すことにより、十分な透過のための開口率を得ることができる。
従来の反射型液晶表示装置用薄膜トランジスターの平面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 従来の他の方法による薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの平面図である。 図１８のＣ−Ｃ′線による反射型液晶表示装置用薄膜トランジスターの断面図である。 図１８のＤ−Ｄ′線による反射型液晶表示装置用薄膜トランジスターの断面図である。 図１８のＥ−Ｅ′線による反射型液晶表示装置用薄膜トランジスターの断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための平面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２２の１２ｂ−１２ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２２の１２ｃ−１２ｃ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための平面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２５の１３ｂ−１３ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２５の１３ｃ−１３ｃ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための平面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２８の１４ｂ−１４ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２８の１４ｃ−１４ｃ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２８の１４ｂ−１４ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図２８の１４ｃ−１４ｃ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための平面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図３３の１６ｂ−１６ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図３３の１６ｃ−１６ｃ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図３３の１６ｂ−１６ｂ′の断面図である。 本発明の第１実施形態が適用される反射型液晶表示装置用薄膜トランジスターの製造方法を説明するための図３３の１６ｃ−１６ｃ′の断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第２実施形態に従う薄膜トランジスターのビアホール形成方法を説明するための断面図である。 本発明の第３実施形態に従う反射透過型液晶表示装置薄膜トランジスターの平面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＧ−Ｇ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＨ−Ｈ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＬ−Ｌ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＧ−Ｇ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＨ−Ｈ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＬ−Ｌ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＧ−Ｇ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＨ−Ｈ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＬ−Ｌ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＧ−Ｇ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＨ−Ｈ′の断面図である。 本発明の第３実施形態に従う液晶表示装置用薄膜トランジスターの製造方法を説明するための図４８のＬ−Ｌ′の断面図である。
符号の説明
１０１、３０１ ゲートライン
５４、１０６、３０６ ゲート絶縁膜
１０８、３０８ アクティブパターン
１０３、３０３ ゲートパッド
１０４ データパッド
１１０、３１０ データ配線
５６、１１２、３１２ ソース電極
５８、１１４、３１４ 有機保護膜パターン
１２２ ブリッジ電極
１１６、１１７、１１９、２１０、２１１、３１７ ビアホール
３３０ 画素電極
１２１、３３２ パッド電極
３２０ 透明電極層
３２２ 反射電極層

Claims (8)

  1. 表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に形成され、前記表示領域内に形成されたゲート電極を含むゲートラインと、前記パッド領域に形成され、前記ゲートラインの縁端に連結されたゲートパッドを含み、第１方向に延びるゲート配線と、
    前記ゲート配線及び前記基板上に形成され、前記ゲート配線を部分的に露出するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたアクティブパターンと、
    前記アクティブパターンと一部重畳されながら、前記ゲート絶縁膜上に形成され、前記第１方向と直交する第２方向に延びるデータ配線と、
    前記基板の前記パッド領域に位置して前記ゲート配線と同一な層で形成されたデータパッドを含み、
    前記データ配線及び前記ゲート絶縁膜上に形成され、前記データ配線を部分的に露出する第１ビアホールと部分的に露出された前記ゲートパッドを露出する第２ビアホールを含む有機保護膜パターンと、
    前記有機保護膜パターン上に形成され、前記データ配線上に前記第１ビアホールを通じて前記データ配線と連結された画素電極と、
    前記有機保護膜パターン上に形成され、前記第２ビアホールを通じて前記ゲート配線と連結されたパッド電極を含み、
    前記第１ビアホール部位で前記データ配線は表面部にグルーブを形成する段差部を含み、
    前記第２ビアホールの基底エッジで前記ゲート絶縁膜が前記有機保護膜パターンに比べて、前記第２ビアホールの内側に突出されており、
    前記ゲートパッド及び前記データパッドは同一工程で露出されている液晶表示装置用薄膜トランジスター基板。
  2. 前記データ配線の段差部は、前記第１ビアホールの側壁で前記有機保護膜パターンに比べて突出されていることを特徴とする請求項１に記載の液晶表示装置用薄膜トランジスター基板。
  3. 前記データ配線は、前記アクティブパターンの第１領域と重畳される第１電極と前記アクティブパターンの前記第１領域と対向される第２領域と重畳される第２電極を含み、
    前記第１ビアホールは、前記第１電極上に形成されたことを請求項１に記載の液晶表示装置用薄膜トランジスター基板。
  4. 前記有機保護膜パターン上に前記画素電極と同一な層で形成され、前記データ配線の縁端上へ前記有機保護膜パターンに形成された第３ビアホールと、前記データパッド上に前記ゲート絶縁膜及び前記有機保護膜パターンにわたって形成された第４ビアホールを通じて前記データ配線の縁端と前記データパッドを連結させるブリッジ電極をさらに具備する請求項１に記載の液晶表示装置用薄膜トランジスター基板。
  5. 前記表示領域の前記有機保護膜パターンの表面に多数の凹凸が形成された請求項１に記載の液晶表示装置用薄膜トランジスター基板。
  6. 前記画素電極は透明電極と反射電極の二重層で形成された請求項１に記載の液晶表示装置用薄膜トランジスター基板。
  7. 前記パッド電極は、前記透明電極の単一層で形成された請求項６に記載の液晶表示装置用薄膜トランジスター基板。
  8. 表示領域及び前記表示領域の外郭に位置したパッド領域を含む基板上に形成され、前記表示領域内に形成されたゲート電極を含むゲートラインと、前記パッド領域に形成され、前記ゲートラインの縁端に連結されたゲートパッドを含み、第１方向に延びるゲート配線と、
    前記ゲート配線及び前記基板上に形成され、前記ゲート配線を部分的に露出するゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたアクティブパターンと、
    前記アクティブパターンと一部重畳されながら、前記ゲート絶縁膜上に形成され、前記第１方向と直交する第２方向に延びるデータ配線と、
    前記基板の前記パッド領域に位置して、前記ゲート配線と同一な層に形成されたデータパッドと、
    前記データ配線及び前記ゲート絶縁膜上に形成され、前記データ配線を部分的に露出する第１ビアホールと部分的に露出された前記ゲートパッドを露出する第２ビアホールを含む有機保護膜パターンと、
    前記有機保護膜パターン上に形成され、前記データ配線上に前記第１ビアホールを通じて前記データ配線と連結された画素電極と、
    前記有機保護膜パターン上に形成され、前記第２ビアホールを通じて前記ゲート配線と連結されたパッド電極を含み、
    前記データ配線は、前記第１ビアホール基底で前記データ配線の表面部にグルーブを形成する段差部を具備しており、
    前記ゲートパッド及び前記データパッドは同一工程で露出されている液晶表示装置用薄膜トランジスター基板。
JP2007120534A 2001-05-14 2007-05-01 液晶表示装置用薄膜トランジスター基板及びその製造方法 Expired - Lifetime JP4707692B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010026147A KR100803177B1 (ko) 2001-05-14 2001-05-14 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR2001-26147 2001-05-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001326774A Division JP3971909B2 (ja) 2001-05-14 2001-10-24 液晶表示装置用薄膜トランジスターの製造方法

Publications (2)

Publication Number Publication Date
JP2007293350A JP2007293350A (ja) 2007-11-08
JP4707692B2 true JP4707692B2 (ja) 2011-06-22

Family

ID=36923537

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001326774A Expired - Fee Related JP3971909B2 (ja) 2001-05-14 2001-10-24 液晶表示装置用薄膜トランジスターの製造方法
JP2007120534A Expired - Lifetime JP4707692B2 (ja) 2001-05-14 2007-05-01 液晶表示装置用薄膜トランジスター基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001326774A Expired - Fee Related JP3971909B2 (ja) 2001-05-14 2001-10-24 液晶表示装置用薄膜トランジスターの製造方法

Country Status (5)

Country Link
US (3) US6624446B2 (ja)
JP (2) JP3971909B2 (ja)
KR (1) KR100803177B1 (ja)
CN (3) CN1822350B (ja)
TW (1) TWI286642B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP3823961B2 (ja) * 2002-10-11 2006-09-20 セイコーエプソン株式会社 反射基板の製造方法及び電気光学装置の製造方法
JP2004212933A (ja) 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
KR100929670B1 (ko) * 2003-01-08 2009-12-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100770472B1 (ko) * 2003-03-27 2007-10-26 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR100973809B1 (ko) * 2003-07-29 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
TW200531284A (en) 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
CN1605916B (zh) 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
JP4338511B2 (ja) * 2003-12-24 2009-10-07 シャープ株式会社 液晶表示装置
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR20050079530A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 스페이서 패턴이 형성된 마스크
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006053405A (ja) * 2004-08-13 2006-02-23 Sharp Corp アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法
CN100338522C (zh) * 2004-08-26 2007-09-19 友达光电股份有限公司 液晶显示装置的像素电极的制造方法
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060111267A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 어레이 기판 및 이의 제조 방법
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101158903B1 (ko) * 2005-08-05 2012-06-25 삼성전자주식회사 표시장치용 기판, 그 제조방법 및 이를 갖는 표시장치
KR20070036286A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP4968429B2 (ja) * 2005-10-26 2012-07-04 大日本印刷株式会社 液晶表示装置用のカラーフィルタ形成基板の製造方法
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101303816B1 (ko) * 2006-06-30 2013-09-04 엘지디스플레이 주식회사 액정 표시 장치용 모기판, 이를 이용한 액정 표시 장치 및액정 표시 장치의 제조 방법
KR101209045B1 (ko) * 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2008100042A1 (en) * 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Color magnetic display pixel panel
US8707559B1 (en) 2007-02-20 2014-04-29 Dl Technology, Llc Material dispense tips and methods for manufacturing the same
CN101910966B (zh) * 2007-11-29 2013-01-23 创造者科技有限公司 包括具有不可变形有源区域的可折叠显示器的电子设备
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP2010199518A (ja) * 2009-02-27 2010-09-09 Oki Semiconductor Co Ltd 半導体装置の製造方法
KR101593538B1 (ko) * 2009-04-09 2016-02-29 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
US8864055B2 (en) 2009-05-01 2014-10-21 Dl Technology, Llc Material dispense tips and methods for forming the same
KR102261505B1 (ko) 2010-02-26 2021-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
CN102650780B (zh) 2011-05-30 2014-11-19 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及制作方法
US9725225B1 (en) 2012-02-24 2017-08-08 Dl Technology, Llc Micro-volume dispense pump systems and methods
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
EP2899588A4 (en) * 2012-09-21 2015-09-30 Sharp Kk LIQUID CRYSTAL DISPLAY
KR101385244B1 (ko) * 2012-12-28 2014-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
KR20150000215A (ko) * 2013-06-24 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6001013B2 (ja) * 2013-08-13 2016-10-05 富士フイルム株式会社 酸性ガス分離用スパイラル型モジュール
US20150120197A1 (en) * 2013-10-30 2015-04-30 Chevron U.S.A. Inc. Method of Transforming Reservoir Properties to a Seismic Attribute for Hydrocarbon and Lithology Identification
KR102227564B1 (ko) * 2014-01-20 2021-03-15 삼성디스플레이 주식회사 포토레지스트 조성물
KR102401724B1 (ko) * 2015-04-30 2022-05-25 삼성디스플레이 주식회사 미세 전극 형성 방법
CN105185810A (zh) * 2015-08-07 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
CN105093729B (zh) * 2015-09-17 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102624624B1 (ko) * 2016-06-15 2024-01-12 삼성디스플레이 주식회사 집적 회로 및 그 제조 방법
CN106206615B (zh) * 2016-08-26 2020-01-03 深圳市华星光电技术有限公司 阵列基板的制作方法
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
CN109683401A (zh) * 2019-02-21 2019-04-26 深圳市华星光电技术有限公司 显示面板及其制作方法
CN109659372B (zh) * 2019-03-13 2019-07-09 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
US11746656B1 (en) 2019-05-13 2023-09-05 DL Technology, LLC. Micro-volume dispense pump systems and methods
GB2586039A (en) * 2019-07-31 2021-02-03 Flexenable Ltd Stack Patterning
CN114975475A (zh) * 2021-02-24 2022-08-30 合肥鑫晟光电科技有限公司 驱动背板及其制备方法、显示装置
CN113156734B (zh) * 2021-03-11 2022-07-01 昆山龙腾光电股份有限公司 辅助散射面板及其制作方法和显示装置
DE102023200908A1 (de) 2023-02-03 2024-08-08 Karlsruher Institut für Technologie, Körperschaft des öffentlichen Rechts Verfahren zur Herstellung einer elektrischen Leitungsanordnung und elektrische Leitungsanordnung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JPH10325967A (ja) * 1997-03-27 1998-12-08 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JPH1152415A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 液晶表示素子
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2000155335A (ja) * 1998-11-20 2000-06-06 Advanced Display Inc 液晶表示装置の製造方法
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3210437B2 (ja) * 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JP2822795B2 (ja) * 1992-08-04 1998-11-11 日本電気株式会社 半導体装置の製造方法
JPH08292449A (ja) 1995-04-25 1996-11-05 Hitachi Ltd アクティブマトリクス型表示装置
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JPH1184425A (ja) 1997-09-05 1999-03-26 Semiconductor Energy Lab Co Ltd 電気光学装置
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP3410656B2 (ja) * 1998-03-31 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP2000031276A (ja) * 1998-07-14 2000-01-28 Seiko Epson Corp 半導体装置およびその製造方法
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR20000031459A (ko) * 1998-11-06 2000-06-05 윤종용 반사형 액정표시장치 및 그의 제조방법
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP4260334B2 (ja) * 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
JP2002280567A (ja) * 2001-03-22 2002-09-27 Display Technologies Inc 表示装置用アレイ基板の製造方法
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
JPH10325967A (ja) * 1997-03-27 1998-12-08 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JPH1152415A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 液晶表示素子
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000155335A (ja) * 1998-11-20 2000-06-06 Advanced Display Inc 液晶表示装置の製造方法
JP2001066639A (ja) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
US20040227864A1 (en) 2004-11-18
JP2002341384A (ja) 2002-11-27
TWI286642B (en) 2007-09-11
CN1822350B (zh) 2010-05-12
CN1258117C (zh) 2006-05-31
CN101819971B (zh) 2013-01-23
US7176494B2 (en) 2007-02-13
US20030132443A1 (en) 2003-07-17
CN101819971A (zh) 2010-09-01
JP3971909B2 (ja) 2007-09-05
KR100803177B1 (ko) 2008-02-14
KR20020087162A (ko) 2002-11-22
US6828167B2 (en) 2004-12-07
JP2007293350A (ja) 2007-11-08
US6624446B2 (en) 2003-09-23
CN1822350A (zh) 2006-08-23
US20020167009A1 (en) 2002-11-14
CN1385743A (zh) 2002-12-18

Similar Documents

Publication Publication Date Title
JP4707692B2 (ja) 液晶表示装置用薄膜トランジスター基板及びその製造方法
JP4855457B2 (ja) 反射−透過型液晶表示装置の製造方法
JP4798906B2 (ja) 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7253439B2 (en) Substrate for display, method of manufacturing the same and display having the same
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
JP2007164197A (ja) 液晶表示装置及びその製造方法
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
US6853405B2 (en) Method of fabricating liquid crystal display
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20050140842A1 (en) Substrate for a liquid crystal display device and fabricating method thereof
US20060060890A1 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR100839150B1 (ko) 반사전극을 갖는 액정표시장치의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100840247B1 (ko) 반사 전극을 갖는 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Ref document number: 4707692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250