CN1822350B - 制造薄膜晶体管的方法 - Google Patents

制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN1822350B
CN1822350B CN2005100628863A CN200510062886A CN1822350B CN 1822350 B CN1822350 B CN 1822350B CN 2005100628863 A CN2005100628863 A CN 2005100628863A CN 200510062886 A CN200510062886 A CN 200510062886A CN 1822350 B CN1822350 B CN 1822350B
Authority
CN
China
Prior art keywords
composition
film
organic passivation
electrode layer
passivation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2005100628863A
Other languages
English (en)
Other versions
CN1822350A (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1822350A publication Critical patent/CN1822350A/zh
Application granted granted Critical
Publication of CN1822350B publication Critical patent/CN1822350B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开一种制造薄膜晶体管的方法，包括步骤：在含显示区和位于显示区外的缓冲区的基板上形成沿第一方向延伸的栅极布线；在栅极绝缘膜上形成沿垂直于第一方向的第二方向延伸的数据布线；在数据布线和栅极绝缘膜上形成钝化膜，其有显露数据布线的第一通孔和显露栅极布线的第二通孔；在第一和第二通孔以及钝化膜上沉积含IZO的透明电极层和反射电极层；在反射电极层上形成光致抗蚀剂构图，使得其在反射区内比在透射区内厚；将该构图作为掩膜同时湿刻蚀反射电极层和透明电极层；去除预定厚度的该构图，使得透射区的反射电极层暴露；通过干刻蚀去除透射区的反射电极层；以及去除该构图以形成透明电极和围绕透明电极的反射电极。

Description

制造薄膜晶体管的方法
本申请是2001年10月19日提交的题为“用于液晶显示器的薄膜晶体管及其制造方法”的第01137020.3号发明专利申请的分案申请。
技术领域
本发明涉及一种制造薄膜晶体管的方法，并尤其涉及一种用于液晶显示器的薄膜晶体管的能够减少所用掩膜的数量的制造方法。
背景技术
在当今信息导向的社会，电子显示器的角色正变得越来越重要。所有种类的电子显示器被广泛地用在各个工业领域。
一般地，电子显示器是一种用于给人视觉传递各种信息的设备。即从各种电子装置输出的电信息信号在电子显示器中转变成视觉可识别的光学信息信号。因此，电子显示器充当连接人与电子装置的桥梁。
电子显示器分成发射型显示器和非发射型显示器，发射型显示器通过发光的方式显示光学信息信号，非发射型显示器通过如光反射、散射和干涉现象等光调制的方式显示光学信息信号。作为称作有源显示器的发射型显示器，例如有CRT(阴极射线管)、PDP(等离子体显示板)、LED(发光二极管)和ELD(电致发光显示器)等。作为无源显示器的非发射型显示器，有LCD(液晶显示器)、ECD(电化学显示器)和EPID(电泳图像显示器)等。
用在图像显示器如电视接收器和监视器等中的CRT在显示质量和经济效益方面具有最高的市场份额，但也有很多的不利之处，如大重量、大体积和高功耗。
同时，由于半导体技术的迅速发展，各种电子器件由较低的电压和较低的功率驱动，因而电子设备变得更薄和更轻。因此，根据新的形势需要一种具有较薄和较轻的特性以及较低驱动电压和较低功耗的平板型显示器。
在各种已开发出来的平板型显示器中的LCD比任何其它的显示器都要薄和轻得多，并且具有较低的驱动电压和较低的功耗，还具有与CRT相似的显示质量。因此，LCD被广泛地用在各种电子设备中。
LCD包括两个各自具有电极的基板和一个夹在两基板之间的液晶层。在LCD中，电压施加到电极上使液晶分子重新排列并控制透过分子的光量。这些LCD被分成利用外部光源显示图像的透射型LCD和利用自然光显示图像的反射型LCD。
现今主要使用的一种LCD设置有形成在两个基板中的每一个上的电极和用于切换供给每个电极的电源的薄膜晶体管。一般地，薄膜晶体管(以下称作TFT)形成在两基板的一侧上。
通常把其上形成有TFT的基板称作“TFT基板”。并且这种TFT基板通常通过一个利用掩膜的光刻工艺制造，例如目前是七片掩膜。
图1是常规的反射型TFT LCD的截面图。
参见图1，在玻璃、石英或蓝宝石制成的透明基板10上沉积如铬(Cr)、铝(Al)、钼(Mo)或钼与钨(W)的合金的单层金属膜或双层金属膜作为栅极膜，之后，利用光刻工艺对栅极膜构图，以形成一条栅极布线(使用第一掩膜).栅极布线包括一个栅电极12、一条连接到栅电极12的栅极布线和一个接收外部信号并把接收到的信号传递给栅极布线的栅极缓冲(pad)层13.
在基板上形成由氮化硅制成的栅极绝缘膜14至大约4,500埃厚，该基板上形成有栅极布线。在栅极绝缘膜14上沉积由非晶硅制成的半导体膜，然后对该半导体膜构图，从而形成薄膜晶体管的有源构图(active pattern)16(使用第二掩膜)。
在有源构图16和栅极绝缘膜14上沉积金属膜，并再利用光刻工艺构图以形成数据布线(使用第三掩膜)。数据布线包括源电极18、漏电极和用于传递图像信号的数据缓冲层(未示出)。
在数据布线和栅极绝缘膜14上沉积氮化硅制成的无机钝化膜20至约4,000埃厚之后，通过光刻法干法刻蚀源电极上的无机钝化膜20和栅绝缘膜14、栅极布线数据缓冲层(使用第四掩膜)。
在无机钝化膜20上沉积厚度范围大约为2-4μm的光敏有机钝化膜22，然后利用一个光掩膜(使用第五掩膜)曝光。此时，放置在源电极18、栅极布线和数据缓冲层上的有机钝化膜22完全曝光。
另外，为了制造光散射结构内的像素区域的反射板，再次曝光有机钝化膜22(使用第六掩膜)。此时，显示区域的有机钝化膜22以不规则构图的形式不完全地曝光，该构图具有对应于曝光机的分辨率的线宽。
随后，显影曝光后的有机钝化膜22以形成一个不规则的表面，该表面在有机钝化膜中具有多个凹进部分和凸起部分，还有一个用于显露源电极18的第一通孔和一个用于显露栅极缓冲层13的第二通孔。另外，虽然图中没有示出，但还形成有显露数据缓冲层的第三通孔。
在形成有前述通孔的有机钝化膜22上，沉积诸如铝(Al)的反射金属膜然后对其构图，以形成通过第一通孔连接到源电极18的像素电极26和通过第二通孔连接到栅极缓冲层13的栅极缓冲电极27(使用第七掩膜)。另外，还形成有经第三通孔连接到数据缓冲层的数据缓冲电极(未示出)。像素电极26形成在栅极布线和数据布线围成的像素区域内并设置成一个反射板。
为了按前述的常规方法制造薄膜晶体管，在栅极布线、有源构图、数据布线、无机钝化膜、有机钝化膜和像素电极的六层内使用光刻工艺，因而需要六片掩膜。
光刻加工数量增加越多，制造成本和加工出错的机率增加越多。因为这导致制造成本的增大，所以为了简化工艺提出了一种用于通过消除无机钝化膜而将无机钝化膜形成为一个单层的方法。
图2A至4B是描述根据另一常规方法在薄膜晶体管中形成一个通孔的方法的截面图，在该方法中消除了无机钝化膜。此处，图2A、3A和4A示出显示区域的一部分，而图2B、3B和4B示出缓冲区的一部分。
参见图2A和2B，在基板40上沉积由光敏材料制成的有机钝化膜45之后，利用掩膜30对有机钝化膜45的通孔部分45a和45b曝光，该基板40上依次形成由第一金属膜制成的栅极布线42、由无机绝缘膜制成的栅极绝缘膜43和由第二金属制成的数据布线。
参见图3A和3B，对有机钝化膜45的曝光后的通孔部分45a和45b显影并去除，以形成一个有机钝化膜构图45c。之后，将有机钝化膜构图45c用作蚀刻掩膜干法刻蚀设置在被去除的通孔部分45a和45b之下的栅极绝缘膜42，以形成显露数据布线44的第一通孔46和显露栅极布线42的第二通孔47。此时，侧向刻蚀无机绝缘膜，并由此在有机钝化膜构图45c下方形成凹槽“A”。
同样，在由如钼(Mo)或MoW的具有高损耗率的材料形成数据布线44的情形中，在第一通孔46的一个边缘侧向刻蚀数据布线44，并由此在有机钝化膜构图45c的下方形成凹槽“A”。同时，在第一通孔46的底部“B”处损耗预定厚度的数据布线44。
参见图4A和4B，在形成有第一和第二通孔46和47的有机钝化膜构图45c上沉积如铝(Al)的反射金属膜之后，通过光刻工艺对沉积的反射金属膜构图，以形成经第一通孔46连接到数据布线44的像素电极48和经第二通孔47连接到栅极布线42的缓冲电极49。
此时，由于形成在有机钝化膜构图45c下方的凹槽，产生反射金属膜的覆盖中的缺陷，因此在第一和第二通孔46和47的底部出现反射金属膜的开口缺陷。
因此，不可避免地需要解决这种凹槽问题。如果凹槽问题不得以解决，就很难把钝化膜作为有机绝缘膜的一个单层，并且因而不可能减少光掩膜的数量。
发明内容
因此，本发明的第一目的是提供一种用于LCD的薄膜晶体管，此晶体管能够通过将钝化膜形成为一个单层而减少光掩膜的数量。
本发明的第二目的是提供一种制造用于LCD的薄膜晶体管的方法，此晶体管能够通过将钝化膜形成为一个单层而减少光掩膜的数量。
本发明的第三目的是提供一种制造用于反射型和透射型LCD的薄膜晶体管的方法，此晶体管能够通过将钝化膜形成为一个单层并将IZO(氧化铟锌)用作透明电极而增强反射电极和透明电极之间的边界特性。
为了实现本发明的第一目的，提供一种用于LCD的薄膜晶体管(TFT)。该TFT包括一个形成在基板上的栅极布线，该基板包括一个显示区和一个位于显示区外侧并在第一方向延伸的缓冲区。在栅极缓冲和基板上形成一个栅极绝缘膜以部分暴露栅极导线。在栅极绝缘膜上形成一个有源构图。数据布线被有源构图部分重叠，形成在栅极绝缘膜上并在垂直于第一方向的第二方向上延伸。在数据布线和栅极绝缘膜上形成一个有机钝化膜构图。有机绝缘膜构图包括部分显露数据布线的第一通孔和部分显露栅极布线的第二通孔。像素电极形成在有机钝化膜构图上并经数据布线上的第一通孔连接数据布线。缓冲电极形成在有机钝化膜构图上并经第二通孔连接到栅极布线上。栅极绝缘膜在第二通孔的底部边缘相对于有机钝化膜构图向内凸出。
为了实现本发明的第二目的，提供一种制造用于LCD的薄膜晶体管的方法.在上述方法中，在基板上形成一沿第一方向延伸的栅极布线，该基板包括一个显示区和一个位于显示区外部的缓冲区.在栅极布线上形成沿垂直于第一方向的第二方向延伸的数据布线，栅极绝缘膜夹在栅极布线和数据布线之间.在数据布线和栅极绝缘膜上形成有机钝化膜.构图有机钝化膜，使得当有机钝化膜延伸到将要形成通孔的一个边缘时它倾斜得越来越小，以形成一种有机钝化膜.通过将有机钝化膜用作掩膜来蚀刻栅极绝缘膜，以形成用于显露数据布线的第一通孔和用于显露栅极布线的第二通孔.去除位于有机钝化膜构图下方的凹槽.在有机钝化膜构图上形成经第一通孔连接到数据布线的像素电极，并形成经第二通孔连接到栅极布线的缓冲电极.
为了实现本发明的第三目的，提供了一种制造用于LCD的薄膜晶体管的方法。在上述方法中，在基板上形成栅极布线以沿第一方向延伸，该基板包括一个显示区和一个位于显示区外部的缓冲区。栅极布线包括一个具有形成在显示区内的栅电极的栅极布线和一个形成在缓冲区并连接到栅极布线一端的栅极缓冲层。在栅极布线和缓冲层上形成栅极绝缘膜。在栅极绝缘膜上形成有源构图。在栅极绝缘膜上形成沿垂直于第一方向的第二方向延伸的数据布线。数据布线包括一个被有源构图的第一区重叠的第一电极和被面对第一区的第二区重叠的第二电极。在数据布线和栅极绝缘膜上形成有机钝化膜。构图有机钝化膜，使得当有机钝化膜延伸到将要形成通孔的一个边缘时倾斜得越来越小，以形成一有机钝化膜构图。通过将有机钝化膜构图用作掩膜来蚀刻栅极绝缘膜，以形成用于显露第一电极的第一通孔和用于显露栅极缓冲层的第二通孔。去除位于有机钝化膜构图下方的凹槽。在有机钝化膜构图上形成经第一通孔连接到第一电极的像素电极，并形成经第二通孔连接到栅极缓冲层的缓冲电极。
为了实现本发明的第三目的，提供了一种制造用于反射型和透射型LCD的薄膜晶体管的方法。在上述方法中，在基板上形成沿第一方向延伸的栅极布线，该基板包括一个显示区和一个位于显示区外部的缓冲区。在栅极绝缘膜上形成沿垂直于第一方向的第二方向延伸的数据布线，栅极绝缘膜夹在栅极布线和数据布线之间。在数据布线和栅极绝缘膜上形成钝化膜。钝化膜有一个显露数据布线的第一通孔和一个显露栅极布线的第二通孔。由IZO制成的透明电极层以及反射电极层依次沉积到第一和第二通孔以及钝化膜上。在反射电极层上形成光致抗蚀剂构图，使得在反射区中的光致抗蚀剂构图比在透射区域的厚。利用光致抗蚀剂构图作为掩膜同时湿法刻蚀反射电极层和透明电极层。去除预定厚度的光致抗蚀剂构图，使得透射区的反射电极层暴露。通过干法刻蚀去除透射区的反射电极层。去除光致抗蚀剂构图以形成透明电极和围绕透明电极的反射电极。
根据本发明的第一实施例，利用光掩膜对有机绝缘膜制成的钝化膜曝光一次，形成有机钝化膜构图，使得当有机钝化膜延伸到将要形成通孔的一边时倾斜越来越小，其中光掩膜在通孔边缘部分具有一个形成为狭缝结构的或由半透明材料制成的局部曝光构图。之后，通过将有机钝化膜用作蚀刻掩膜而执行干法刻蚀过程，以形成通孔。然后，为了去除有机钝化膜构图，执行灰化或等离子体干法刻蚀，以去除有机钝化膜下方的凹槽部分。因而，当凹槽部分被去除时，有机钝化膜构图的下层膜从通孔的底部边缘突出。因此，不会发生后续工艺期间沉积的金属膜在台阶部位断开这样的沉积失效。
优选地，如果局部曝光构图还形成在对应于光掩膜中像素区的反射板的位置上，则可以利用单个光掩膜通过一次曝光过程而形成通孔，并且同时可以形成具有多个凹陷部分和凸起部分的不规则表面。因此，在反射和透射复合型的LCD或反射型LCD中，可以把所用的掩膜数从7片减少到5片。
根据本发明的第二实施例，利用两个光掩膜通过连续执行两次曝光工艺在通孔区域一边留下有机钝化膜构图.之后，利用有机钝化膜构图形成通孔，并且执行灰化或等离子体干法刻蚀过程，以除去形成在有机钝化膜构图下方的凹槽.因此，避免了由于高度差而在台阶部位像素电极的金属膜开口的不足.
此处，因为两个光掩膜中的任何一个都可以用作用于在有机钝化膜中形成不规则表面的曝光掩膜，所以在反射和透射复合型LCD或反射型LCD中，可以把所用的掩膜数从7片减少到6片。
根据第三实施例，因为反射和透射复合型的LCD中的透明电极由IZO代替ITO形成，所以透明电极和反射电极之间的边界特性被增强，并且制造工艺被简化。另外，因为钝化膜由单层有机绝缘膜制成，并且透明电极的一端被栅极布线和数据布线重叠，以致于反射电极保留在重叠区域的周围，于是，得到为了充足光透射的高孔径比。
附图说明
本发明的上述目的和其它优点将通过下面参照附图对优选实施例的详细描述而变得更加清晰，其中：
图1是用于常规的反射型LCD的薄膜晶体管的截面图；
图2A至4B是描述根据另一现有技术在用于反射型LCD的薄膜晶体管中形成通孔的方法的截面图；
图5A至9B是用于描述根据本发明的第一实施例形成通孔的方法的截面图；
图10是用于能够应用到本发明第一实施例的反射型LCD的薄膜晶体管的平面图；
图11A至11C分别是沿图10中C-C′、D-D′和E-E′线截取的用于LCD的薄膜晶体管的截面图；
图12A至17B是用于描述制造能够应用到本发明第一实施例的反射型LCD的薄膜晶体管的方法的平面图和截面图；
图18A至22B是用于描述根据本发明第二实施例形成通孔的方法的截面图；
图23是根据本发明第三实施例的用于反射和透射型LCD的薄膜晶体管的平面图；以及
图24A至27C是用于描述根据第三实施例制造用于LCD的薄膜晶体管的方法的截面图。
具体实施方式
下面将参考附图对本发明的优选实施例进行详细描述。
实施例1
图5A至9B是描述根据本发明的第一实施例形成通孔的方法的截面图，其中图5A、6A、7A、8A和9A示出在形成有薄膜晶体管的基板内的缓冲区的一部分，图5B、6B、7B、8B和9B示出基板内显示区的一部分。
参见图5A和5B，在依次形成有第一金属膜制成的栅极布线52、有机绝缘膜制成的栅极绝缘膜54和第二金属膜制成的数据布线56的基板50上，沉积厚度约为2μm或更大的光敏有机钝化膜58。
利用一个光掩膜80对光敏有机钝化膜58曝光，该光掩膜在有机钝化膜58的开口区域即在通孔区的一边具有做成狭缝结构的或由半透明膜制成的局部曝光构图.然后，在通孔的中心部分对有机钝化膜58完全曝光，同时，通过狭缝在通孔区域的边缘衍射曝光.优选地，局部曝光构图形成开口构图的形状，该构图中具有一条对应于曝光机分辨率一半的线宽.另外，在反射和透射复合型LCD或反射型LCD的情形中，不执行利用分离的光掩膜的曝光过程，并且形成局部曝光构图，与像素部分的反射板对应，以致于可以在有机钝化膜上形成用于光散射的具有多个凹陷部分和多个凸起部分的不规则表面.
接下来，对曝光后的有机钝化膜58显影，以形成有机钝化膜构图58a。有机钝化膜构图58a在通孔区域的一边具有较低的坡度。于是有机钝化膜构图58a具有用于局部显露数据布线56的第一通孔59和用于局部显露栅极布线52的第二通孔。
即，参见图6A和6B，用有机钝化膜构图58a作为蚀刻掩膜，干法刻蚀位于有机钝化膜构图58a之下的栅极绝缘膜54，以形成用于显露数据布线56的第一通孔59和用于显露栅极布线52的第二通孔61。此时，侧向刻蚀无机绝缘材料制成的栅极绝缘膜54，并因而在有机钝化膜构图58a之下产生一个凹槽。同样地，在数据布线具有由高损耗特性的材料如钼(Mo)或MoW制成的情况下，侧向刻蚀数据布线56，并因而在有机钝化膜构图58c之下产生一个凹槽(U)。同时，在第一通孔59(M)的底表面消耗预定厚度的数据布线56。
参见图7A和7B，执行有机钝化膜构图58a的灰化，以从其表面将有机钝化膜构图58a除去选定厚度58b，在水平和垂直方向达到选定的深度。结果，去除凹槽(U)。此处，可以用等离子体干法刻蚀代替灰化。
此时，因为通过衍射曝光在通孔的边缘形成的有机钝化膜构图58c具有较低的坡度，所以，尽管灰化量很小，但有机钝化膜构图58a的水平后移变大。换言之，当假设有机钝化膜构图58c在通孔边缘的倾斜角度为θ，并且有机钝化膜构图的垂直后移距离为y时，则有机钝化膜构图58c的水平后移距离x为y/tanθ。因而，因为不需要过度灰化来除去凹槽，所以不会发生像素区中有机钝化膜表面的凸起部分坍陷的问题。
如果完成了前述的灰化过程，则栅极绝缘膜54从第二通孔61的底部边缘S1相对于有机钝化膜构图58c凸出，如图8A所示。同样，数据布线56从第二通孔61的另一底部边缘S2相对于有机钝化膜构图58c凸出，如图8B所示。
参见图9A和9B，在有机钝化膜构图58c的底层膜从通孔的底部边缘凸起的状态下，反射金属膜如铝(Al)沉积在所得结构上并且通过光刻工艺形成构图。结果，形成一个经第一通孔59连接到数据布线56的像素电极62和一个经第二通孔61连接到栅极布线52的缓冲电极64。此处，因为反射金属膜以凹槽位于有机钝化膜构图58c下方的状态设置，所以在台阶部位具有良好的台阶覆盖度。
图10是能够用于本发明第一实施例的反射型LCD的薄膜晶体管的平面图。图11A至11C是分别沿图10中C-C′、D-D′和E-E′线截取的用于LCD的薄膜晶体管的截面图。
参见图10和图11A至11C，栅极布线形成在透明基板100上。栅极布线以单层金属膜或双层金属膜的形式形成，金属选自包括铬(Cr)、铝(Al)、钼和钨的合金(MoW)的组。栅极布线包括一条沿第一方向(或水平方向)延伸的栅极线101、一个连接到栅极线101一端用于从外界接收扫描信号并向栅极线101传送接收到的扫描信号的栅极缓冲层103，和一个作为栅极线101一部分的栅电极102。
在栅极线和基板100上，形成一个由无机绝缘材料制成的栅极绝缘膜106。在栅极绝缘膜106上形成一个由半导体膜如非晶硅制成的有源构图108。
在有源构图108和栅极绝缘膜106上，形成一条延伸到垂直于第一方向的第二方向(或垂直方向)的数据布线110。数据布线110包括一个被有源构图108的第一区域重叠的第一电极(以下称作“源电极”)112，一个被面对有源构图108的第一区域的第二区域重叠的第二电极(以下称作“漏电极”)111。在前述的常规LCD中，由与数据布线相同的层形成用于传送图像信号的数据缓冲层，但是，在本实施例中，数据缓冲层与栅极布线一起形成。换言之，数据缓冲层104和栅极布线由相同的层形成。
在数据布线110、有源构图108和栅极绝缘膜106上，形成一个具有显露源电极112的第一通孔116和显露栅极缓冲层103的第二通孔的有机钝化膜构图114a。在包括多个单元像素以显示图像的显示区内，将有机钝化膜构图114a的上表面形成为不规则结构，该结构具有用于光散射的多个凹陷部分和凸起部分。
在有机钝化膜构图114a上，形成经第一通孔116连接到源电极112上的像素电极120，和经第二通孔117连接到栅极缓冲层上的缓冲电极121。像素电极120用于从薄膜晶体管接收图像信号并与上部基板的电极(未示出)一起产生电场。像素电极120形成在由栅极线和数据布线110确定的像素区域内，其边缘部分被栅极线101和数据布线110重叠，以确保高孔径比。
另外，根据本发明，因为数据缓冲104由不同于数据布线110的层形成，所以需要一个用于电连接数据布线110和数据缓冲层104的桥电极122。为了这种需要，当形成第一和第二通孔116和117时，在有机钝化膜构图114a中形成一个用于显露数据布线110的一端的第三通孔118和用于显露数据缓冲层104的第四通孔119。然后，由与像素电极120中相同的层形成桥电极122。桥电极122彼此电连接数据布线110的一端和数据缓冲104。
图12A至17B是用于描述制造能够应用到本发明第一实施例的反射型LCD的薄膜晶体管的方法的平面图和截面图。具体地说，图12A是其上形成有栅极布线的基板平面图，图12B和12C是分别沿12b-12b′和12c-12c′线截取的截面图。
在玻璃、石英或兰宝石制成的透明基板100上沉积如铬(Cr)、铝(Al)、钼(Mo)或钼、钨的合金的单层金属膜或双层金属膜作为栅极膜之后，利用光刻工艺构图栅极膜，以形成栅极布线(利用第一掩膜)。栅极布线包括一条沿第一方向(水平方向)延伸的栅极线101，一个作为栅极线101一部分的栅电极102和连接到栅极线101的一端并形成在缓冲区的栅极缓冲层103。另外，根据本发明，形成栅极布线时还一起形成一个用于把图像信号传递到薄膜晶体管的数据缓冲层104。
优选地，栅极膜由铬(Cr)或包含30％重量比或更多的钨(W)的MoW制成，以便形成一个刚性缓冲层。
图13A是形成有有源构图108的平面图，图13B和13C是沿图13A的13b-13b′和13c-13c′截取的截面图。
在其上形成有栅极布线的基板上形成厚度约为4500埃的由诸如氮化硅的无机绝缘膜制成的栅极绝缘膜106。在栅极绝缘膜106上沉积由非晶硅制成的半导体膜，然后利用光刻工艺构图，以形成薄膜晶体管的有源构图(利用第二掩膜)。
图14A是其上形成有数据布线110的基板的平面图，图14B和14C是沿图14A的线14b-14b′和14c-14c′截取的截面图.在有源构图108和栅极绝缘膜106上沉积如钼(Mo)、钼基合金MoW或铬(Cr)的金属膜之后，利用光刻工艺构图沉积的金属膜，以形成数据布线110(利用第三掩膜).数据布线110在垂直于栅极布线的第二方向(或垂直方向)上延伸，并且包括被有源构图108的第一区重叠的源电极112和被与第一区相对的第二区重叠的漏电极111.
虽然本实施例展示并描述了通过两次光刻过程形成有源构图108和数据布线110，但也可以通过一次光刻过程形成有源构图108和数据布线。换言之，在栅极绝缘膜上连续沉积用于有源构图的半导体膜和用于数据布线的金属膜之后，在金属膜上涂敷光致抗蚀剂膜。之后，对光致抗蚀剂膜曝光并显影，以形成一种光致抗蚀剂构图，构图中具有位于薄膜晶体管沟道区上且具有第一厚度的第一部分、位于数据布线上且具有厚度厚于第一厚度的第二部分和其上完全去除了光致抗蚀剂膜的第三部分。之后，以预定厚度蚀刻第三部分下方的金属膜和半导体膜、第一部分下方的金属膜和第二部分，以形成金属膜制成的数据布线和半导体膜制成的有源构图。然后，除去其余的光致抗蚀剂构图。于是，同时利用只采用一个光掩膜的光刻过程形成有源构图108和数据布线110。
图15A和15B是分别沿图14A中14b-14b′和14c-14c′线截取的截面图，它们示出用于曝光钝化膜114的工艺。在数据布线110和有源构图108上沉积厚度在约2-4μm范围的光敏有机钝化膜114之后，利用光掩膜150曝光光敏有机钝化膜114(利用第四掩膜)。此时，光掩膜150包括一个形成在对应于通孔区部分(或在源电极上、栅极缓冲层上、数据缓冲层上、和数据布线的端部上)的局部曝光构图(F)，和一个形成在对应于通孔区边缘部分的部分上的局部曝光构图(P)。另外，为了以散射结构的形式制造像素区的反射板，光掩膜150甚至在对应于像素区的部位有一个局部曝光构图。优选地，全曝光构图是一种具有曝光机分辨率或更大的大小的开口构图，而局部曝光构图是一种具有对应于曝光机分辨率一半的线宽的开口构图。局部曝光构图具有狭缝结构或半透明膜构图。
当利用光掩膜150曝光然后显影有机钝化膜114时，在通孔区的中心部分完全除去有机钝化膜，同时通过局部曝光构图(P)在通孔区的边缘部分衍射曝光该膜，使得有机钝化膜的坡度变小。另外，在像素区的有机钝化膜114的表面形成多个凹陷部分和凸起部分。
在本实施例中，当敞开连接到有芯片凸块的栅极缓冲层103和数据缓冲层104时，所有的缓冲层不是单独地而是整体地敞开，以避免在凸块连接期间产生接触失效。此时，如果按照常规的方法由数据布线形成数据缓冲层，则当在后续过程中干法刻蚀栅极绝缘膜时，侧向刻蚀位于数据缓冲层以下的栅极绝缘膜，以产生凹槽，使得数据缓冲可以在凸块连接时被抬高。因此，为了整体敞开所有的缓冲层，数据缓冲层应该由与栅极布线相同的层形成。
图16A是形成有通孔的基板的平面图，图16B和16C是沿图16A中16b-16b′和16c-16c′线截取的截面图。
通过将有机钝化膜构图114a用作蚀刻掩膜干法刻蚀有机钝化膜构图114a以下的栅极绝缘膜106，使得形成用于显露源电极112的第一通孔116和用于显露栅极缓冲层103的第二通孔117。此时，还形成一个用于显露数据布线110一端的第三通孔118和用于显露数据缓冲层104的第四通孔119。
在前述的干法刻蚀过程中，侧向刻蚀由无机绝缘膜制成的栅极绝缘膜106或数据布线110，使得在有机钝化膜构图114a的下方产生凹槽。
接着，灰化或等离子体干法刻蚀有机钝化膜构图114a以在水平方向和垂直方向上除去一定厚度的有机钝化膜构图114a，以致于除去凹槽。在完成前述的灰化过程时，有机钝化膜构图114a的下层膜从通孔(S3，S4)的底部边缘凸出。
图17A和17B是沿图16A的16b-16b′和16c-16c′线截取的截面图，它们示出用于在通孔116、117、118和119上以及有机钝化膜构图114a上沉积如铝(Al)或银(Ag)的具有高反射率的金属膜125的过程。
通过光刻工艺在金属膜125上形成构图，以致于形成一个经第一通孔116连接到源电极112的像素电极120和一个经第二通孔117连接到栅极缓冲层103的缓冲电极121(利用第五掩膜)。与此同时，还形成一个经第三和第四通孔118和119连接数据布线110的一端和数据缓冲层104的桥电极122。像素电极120形成在栅极布线和数据布线110限定的像素区内，并且其边缘形成为被栅极布线和数据布线110重叠，以确保高孔径比。
根据本实施例，钝化膜由单层有机绝缘膜形成，并且同时解决了在台阶部分由于凹槽导致的上层金属膜的台阶覆盖失效的问题，因而减少了一次光刻过程的数量。另外，可以同时执行用于在有机钝化膜中形成通孔的曝光步骤和用于在反射板的表面形成凹陷部分和凸起部分的曝光步骤，因而减少一次曝光步骤的数量。因此，曝光步骤的数量从七次减少到五次，使得制造过程被简化。另外，如果通过一次光刻过程形成有源构图和数据布线，则可以把曝光步骤的数量从七次减少到四次。
虽然前述第一实施例以反射型LCD为例进行了展示和描述，但是明显的是它可以应用到反射和透射复合型LCD上。
实施例2
图18A至22B是描述用于根据本发明第二实施例形成通孔的方法的截面图，其中图18A、19A、20A、21A和22A示出无机绝缘膜存在于金属膜上的情形，而图18B、19B、20B、21B和22B示出在金属膜上不存在无机绝缘膜的情形。
参见图18A和18B，用于数据布线的金属膜204沉积在基板上，而该基板上相继叠置有栅极布线(未示出)和栅极绝缘膜202。之后，如图18B所示，在基板的某些部位上形成氮化硅制成的无机绝缘膜，或如图18A所示，在其它部位上形成无机绝缘膜。之后，在所得到的基板上涂敷厚度约为2μm的光敏有机钝化膜208。
之后，首先通过利用用于对有机钝化膜208的第一区曝光的第一光掩膜250曝光有机钝化膜208。此时，有机钝化膜208的第一区被不完全曝光，以致于有机钝化膜208的第一区被曝光至一定厚度以下。
优选地，有机钝化膜的不完全曝光厚度尽可能薄，但必须控制曝光量的曝光偏差。此处附图标记209表示第一曝光区。
参见图19A和19B，其次，利用用于曝光第一区和第二区的第二光掩膜270曝光有机钝化膜208，其中第二区具有小于第一区的大小并分布在第一区内。此时，第一区和第二区之间的重叠部分的有机钝化膜被完全曝光。在透射型LCD中，执行第二曝光步骤，使得有机钝化膜208的曝光部分被充分地曝光。
在反射和透射复合型的LCD或反射型LCD的情形中，可以同时通过使用第二曝光步骤中采用的第二光掩膜作为形成有机钝化膜208的不规则表面结构的曝光掩膜，执行用于形成不规则表面结构的曝光步骤和形成通孔的曝光步骤，因而简化制造过程。
参见图20A和20B，如上所述，对两次曝光的有机钝化膜208显影以除去曝光部位，从而形成有机钝化膜构图208a。此时，有机钝化膜构图208a的坡度在其延伸至通孔区的一边时减小，以致于有机钝化膜构图208a具有较低的高度。在此部位，有机钝化膜构图208a具有总厚度的三分之一或更小。
接下来，如图21A所示，在金属膜上存在无机绝缘膜206的情形中，通过将有机钝化膜构图208a用作蚀刻掩膜干法刻蚀下层无机绝缘膜206，以形成一个用于显露下层无机金属膜204的通孔211。此时，侧向刻蚀无机绝缘膜206，以致于在有机钝化膜构图208a下方产生一个凹槽。
另外，如图21B所示，在金属膜204上不存在无机绝缘膜的情况下，在有机钝化膜显影之后形成一个用于显露金属膜204的通孔212。
为了避免金属膜204和将要沉积的重叠的另一金属膜之间的边界被污染或氧化，以预定厚度湿法刻蚀金属膜，因而使得表面状态良好。此时，侧向刻蚀金属膜204，使得在有机钝化膜构图208c下产生凹槽。同时，在通孔212的底部消耗掉预定厚度的金属膜。
参见图22A和22B，灰化有机钝化膜构图208a，以在水平方向和垂直方向上从其表面去除预定厚度的有机钝化膜构图208，以致于去除凹槽。此处，可以用等离子体干法刻蚀过程代替灰化过程。
如图22A所示，如果在无机绝缘膜206存在于金属膜204上的情况下完成前述的灰化过程，则与有机钝化膜构图208b相比，无机钝化膜206从通孔211的底部边缘(S5)凸出。同样，如图22b所示，在金属膜204上不存在无机绝缘膜的情况下，与有机钝化膜构图208b相比，金属膜204从通孔212的底部边缘S6凸出。
接着，虽然在图中没有示出，如上所述，在有机钝化膜构图208b从通孔的底部边缘凸出的状态下在所得结构的整个表面上沉积如ITO或IZO的透明导电膜，或如Al或Ag的反射膜，然后再通过光刻过程构图，以形成一个经通孔211或212连接到金属膜204的电极。因为在有机钝化膜构图208b下方的凹槽已被除去的状态下沉积电极，所以在台阶部分具有良好的台阶覆盖度。
实施例3
图23是根据本发明第三实施例的用于反射和透射型LCD的薄膜晶体管的平面图。参见图23，形成反射部分350，以包围透射窗340。
图24A至27C是用于描述根据第三实施例制造用于LCD的薄膜晶体管的方法的截面图，它们是沿图23的G-G′、H-H′和L-L′线截取的截面图。
参见图24A至24C，在基板300上形成由第一金属膜制成的栅极布线320之后，在其上形成由无机绝缘膜如氮化硅形成的栅极绝缘膜306。栅极布线包括一条沿第一方向延伸的栅极线301、作为栅极线301的一部分的栅电极和连接到栅极线301一端的栅极缓冲层303，以从外部接收扫描信号并把接收到的扫描信号传递到栅极线301。按照与实施例1相同的方式，可以用与栅极线相同的层形成数据缓冲层(未示出)，此缓冲层用于把图像信号传递到薄膜晶体管的漏极。
接下来，在栅极绝缘膜306上形成由半导体膜制成的有源构图308之后，在其上形成由第二金属膜制成的数据布线310。数据布线310包括沿垂直于第一方向的第二方向延伸的漏电极311。漏电极311连接到源电极312和数据布线310。
在数据布线310、有源构图308和栅极绝缘膜306上，厚厚地形成厚度为2μm的钝化膜，优选地为光敏有机绝缘膜。然后，如果通过厚厚地沉积有机绝缘膜而形成钝化膜，在数据布线310和其上形成的像素电极之间不产生伴生电容。为此目的，为了确保高孔径比，可以将像素电极形成为被数据布线310和栅极布线重叠。
然后，按照与实施例1和2相同的方式，通过光刻过程构图有机绝缘膜，使得有机钝化膜的坡度在将要形成通孔的区域边缘降低，以便因而形成有机钝化膜构图314。换言之，可以通过使用具有局部曝光构图和全曝光构图的光掩膜的第一曝光法形成有机钝化膜构图314。
另外，可以通过一种方法形成有机钝化膜构图314，该方法包括使用限定第一曝光区的第一光掩膜的第一曝光步骤和使用限定第二曝光区的第二光掩膜的第二曝光步骤。
接下来，利用有机钝化膜构图314作为蚀刻掩膜，干法刻蚀下层膜，以形成用于显露数据布线即源电极312的通孔316和用于显露栅极缓冲层303的第二通孔317。此时，在数据缓冲由与栅极布线相同的层形成的情况下，形成一个用于显露数据布线310一端的第三通孔和一个用于一起显露数据缓冲层以连接数据布线310和数据缓冲层的第四通孔。优选地，当敞开连接有芯片凸块的栅极缓冲层303和数据缓冲层104时，所有的缓冲层不是单独地而是整体地敞开，从而避免了由于凸块失准而产生的接触失效。
接下来，灰化或等离子体蚀刻有机钝化膜构图314，除去有机钝化膜构图314下方的凹槽。然后，通过溅射法在所得的结构上沉积IZO至500-1200埃的厚度范围，以形成一个透明电极层320。在透明电极层320上，沉积铝(Al)层或含铝的金属合金层如AlNd至约1500-4000埃的厚度范围，以形成一个反射电极层322。
之后，在反射电极层322上涂敷光致抗蚀剂膜324至约2μm厚。
参见图25A至25C，利用一个光掩膜400对光致抗蚀剂膜324曝光，其中光掩膜350具有对应于透射区(T)的局部曝光构图和对应于反射区(R)的全曝光构图。优选地，局部曝光构图有狭缝结构或半透明膜构图，并且被做成敞开构图的形式，该构图具有对应于曝光机分辨率一半的线宽。
接下来，光致抗蚀剂膜320被显影，使得在反射区(R)它保持厚至约1.9μm的厚度，在透射区(T)通过衍射曝光它保持薄至约4000埃或更小的厚度，并且在其余区域(N)它被完全去除，因而形成一个光致抗蚀剂构图324a。此时，为了增强栅极缓冲层和数据缓冲层的可靠性，将局部曝光构图对应于缓冲区对齐，使得缓冲区上的光致抗蚀剂膜保持薄至约4000埃或更小的厚度。
参见图26A至26C，将光致抗蚀剂构图324a用作蚀刻掩膜，同时湿法刻蚀反射电极层322和透射电极层320。此处，把作为铝侵蚀剂的H3PO4、HNO3和CH3COOH的混合溶液用作湿法刻蚀溶液。
接着，灰化或等离子体干法刻蚀光致抗蚀剂构图324a，以完全去除透射区(T)内的光致抗蚀剂构图324a，使得下部的反射电极层322显露出来。在反射区(R)内光致抗蚀剂构图324a保留而不被去除。
参见图27A至27C，通过将剩余的光致抗蚀剂构图324b用作蚀刻掩膜并将BCl3和Cl2气体用作蚀刻气体而干法刻蚀曝光过的反射电极层322.于是，去除透射区中的反射电极层并且只保留透明电极层.此时，如果湿法刻蚀反射电极层322，因为在反射电极层322和下部的透明电极层之间没有蚀刻选择比，所以甚至可以蚀刻下部的透明电极层320.
接下来，通过灰化或剥离工艺去除光致抗蚀剂构图324b，使得完成一种用于反射和透射复合型LCD的薄膜晶体管，在此型LCD中，反射电极322a保留在透明电极320a周围。像素电极330经第一通孔316连接到源电极312上，并且形成双层结构，在此结构中，反射电极322a叠置在透明电极320a上。在本实施例中，因为像素电极330形成为被栅极布线和数据布线310重叠，所以反射电极322a保留在被导线重叠的区域周围，以致于可以获得一个足够的孔径比。
此时，仅由透射电极形成一个经第二通孔317连接到栅极缓冲层303的缓冲电极332上。换言之，因为光掩膜的局部曝光构图位于缓冲区上，所以在透射区的反射电极层的曝光步骤中完全除去局部曝光构图中的光致抗蚀剂膜。因此，缓冲区上的反射电极层在干法刻蚀反射电极层期间被完全去除并且只留下透明电极。
根据本实施例，透射电极层由IZO制成。同时，在常规的反射和透射复合型LCD中，当连续地向两导电层之间施加电势差时，ITO氧化物与铝在透明电极层和反射电极层之间的边界处反应，产生非常薄的Al2O3绝缘膜，该LCD具有由ITO制成的透明电极层和由铝或含铝的金属合金制成的上层的反射电极层。为此，可能出现ITO透明电极层的电势不能传递到反射电极层的问题。
另外，ITO透明电极层与反射电极层通过通常用于光致抗蚀剂膜的显影工艺过程中的TMAH(四甲基氢氧化铵(Tetra Methyl Ammonium Hydroxide))有机溶剂发生电化学反应，以致于可能发生ITO透明电极层的腐蚀。另外，当通过将光致抗蚀剂构图用作蚀刻掩膜蚀刻反射电极层和透明电极层时，应该利用Al侵蚀剂湿法刻蚀Al反射电极层，然后利用ITO侵蚀剂湿法刻蚀ITO透明电极层。
作为用于湿法刻蚀ITO透明电极层的侵蚀剂，可以使用强酸，如HCl、HNO3或FeCl3。如果这些强酸中的一种用作侵蚀剂，则虽然在ITO透明电极层上存在光致抗蚀剂膜，但是强酸也可能严重地蚀刻Al反射电极。
同时，如果把本发明实施例中提供的IZO用作透明电极层，则不会形成任何氧化物或绝缘体。另外，在IZO透明电极层和Al反射电极层之间不会发生电化学反应。再者，当通过将光致抗蚀剂构图用作蚀刻掩膜刻蚀反射电极层和透明电极层时，因为IZO透明电极层容易被作为Al侵蚀剂的H3PO4、HNO3和CH3COOH混合溶液蚀刻，所以可以同时湿法刻蚀Al反射电极层和IZO透明电极层。因此，增强了透明电极和反射电极之间的边界特性并简化了制造过程。
根据本发明的第一实施例，利用一个在通孔的边缘部分形成有局部曝光构图的光掩膜一次曝光有机绝缘膜制成的钝化膜，以形成有机钝化膜构图，使得有机钝化膜在其延伸至将要形成通孔的边缘时倾斜得越来越小。之后，通过把有机钝化膜构图作为蚀刻掩膜而执行干法刻蚀过程，以形成通孔。然后，灰化或等离子体干法刻蚀有机钝化膜，因而除去有机钝化膜构图下方的凹槽。所以，当凹槽除去时，有机钝化膜构图的下层膜从通孔的底部边缘凸出。因此，不会出现在后续工艺中沉积的金属膜在台阶部分断开的故障。
此处，如果在对应于光掩膜中像素区的反射板的位置处进一步形成部分曝光构图，则可以通过使用单层光掩膜的一次曝光过程形成通孔，并同时可以形成具有多个凹陷部分和凸起部分的不规则表面.因此，在反射和透射复合型LCD或反射型LCD中，可以把所用的掩膜数从七片减少到五片.
根据本发明的第二实施例，通过使用两个光掩膜连续执行两次曝光过程而在通孔区边缘留下钝化膜构图。之后，利用有机钝化膜构图形成通孔，并且执行灰化或等离子体干法刻蚀过程以去除有机钝化膜构图下方的凹槽。因此，可以避免由于高度差而导致用于像素电极的金属膜在台阶部分断开的故障。
此处，因为可以将两个光掩膜中的一个用作曝光掩膜，以在有机钝化膜中形成不规则的表面，所以在反射和透射复合型LCD或反射型LCD中，可以将所用的掩膜数从七片减少到六片。
根据本发明的第三实施例，因为反射和透射复合型LCD内的透明电极由IZO代替ITO形成，所以透明电极和反射电极之间的边界特性得以增强，并且制造过程被简化。另外，因为钝化膜由单层的有机绝缘膜制成，并且透明电极的一端被栅极布线和数据布线重叠，以致于在重叠区周围留下反射电极，获得用于充足的光透射的高孔径比。
虽然已经详细描述了本发明，但应该理解，在不脱离所附权利要求限定的本发明的范围的前提下可以对其做各种改变、替换和更改。

Claims (10)

1.一种制造用于反射和透射型LCD的薄膜晶体管的方法，该方法包括步骤：
在基板上形成沿第一方向延伸的栅极布线，该基板包括显示区和位于显示区外部的缓冲区；
在栅极绝缘膜上形成沿垂直于第一方向的第二方向延伸的数据布线，栅极绝缘膜夹在栅极布线和数据布线之间；
在数据布线和栅极绝缘膜上形成钝化膜，所述钝化膜有显露数据布线的第一通孔和显露栅极布线的第二通孔；
在第一和第二通孔以及钝化膜上沉积包括IZO的透明电极层和反射电极层；
在反射电极层上形成光致抗蚀剂构图，使得光致抗蚀剂构图在显示区的反射区内比在显示区的透射区内保留得更厚；
将光致抗蚀剂构图作为掩膜同时湿法刻蚀反射电极层和透明电极层；
去除预定厚度的光致抗蚀剂构图，使得透射区的反射电极层暴露出来；
通过干法刻蚀去除透射区的反射电极层；以及
去除光致抗蚀剂构图以形成透明电极和围绕透明电极的反射电极，
其中，形成具有第一和第二通孔的钝化膜的步骤包括步骤：
在基板上形成有机钝化膜；
构图有机钝化膜，使得有机钝化膜在其延伸至将要形成通孔的部分的边缘时倾斜得越来越小，以形成有机钝化膜构图；
通过将有机钝化膜构图作为掩膜来蚀刻栅极绝缘膜，以形成用于显露栅极布线的第二通孔；以及
通过灰化或等离子体蚀刻法而干法刻蚀有机钝化膜构图，以除去通过蚀刻栅极绝缘膜来形成第二通孔所形成的有机钝化膜构图下方的凹槽。
2.如权利要求1所述的方法，其特征在于，利用光掩膜执行形成光致抗蚀剂构图的步骤，在该光掩膜上既形成有对应于透射区的部分曝光构图又形成有对应于反射区的全曝光构图。
3.如权利要求2所述的方法，其特征在于，光掩膜还包括被排列以对应于缓冲区的部分曝光构图，由此完全去除缓冲区的反射电极层。
4.如权利要求1所述的方法，其特征在于，沉积钝化膜至约为2μm或更大的厚度。
5.如权利要求4所述的方法，其特征在于，透明电极有一个与栅极布线和数据布线重叠的端部，其中反射电极保留在重叠部分附近。
6.如权利要求1所述的方法，其特征在于，通过利用光掩膜而执行形成有机钝化膜构图的步骤，该光掩膜上既形成有部分曝光构图又形成有全曝光构图。
7.如权利要求1所述的方法，其特征在于，形成有机钝化膜构图的步骤包括利用第一光掩膜确定第一曝光区域的第一曝光步骤和确定第二曝光区域的第二曝光步骤，所述第二曝光区域显露在第一曝光区域内。
8.如权利要求1所述的方法，其特征在于，通过利用H3PO4、HNO3和CH3COOH的混合溶液执行湿法刻蚀反射电极层和透明电极层的步骤。
9.如权利要求1所述的方法，其特征在于，通过灰化或干法刻蚀光致抗蚀剂构图的方法执行去除预定厚度光致抗蚀剂构图的步骤。
10.如权利要求1所述的方法，其特征在于，利用BCl3和Cl2的混合气体执行通过干法刻蚀去除透射区的反射电极层的步骤。
CN2005100628863A 2001-05-14 2001-10-19 制造薄膜晶体管的方法 Expired - Lifetime CN1822350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010026147A KR100803177B1 (ko) 2001-05-14 2001-05-14 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR26147/01 2001-05-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB011370203A Division CN1258117C (zh) 2001-05-14 2001-10-19 用于液晶显示器的薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN1822350A CN1822350A (zh) 2006-08-23
CN1822350B true CN1822350B (zh) 2010-05-12

Family

ID=36923537

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009102251963A Expired - Lifetime CN101819971B (zh) 2001-05-14 2001-10-19 用于液晶显示器的薄膜晶体管
CN2005100628863A Expired - Lifetime CN1822350B (zh) 2001-05-14 2001-10-19 制造薄膜晶体管的方法
CNB011370203A Expired - Lifetime CN1258117C (zh) 2001-05-14 2001-10-19 用于液晶显示器的薄膜晶体管及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009102251963A Expired - Lifetime CN101819971B (zh) 2001-05-14 2001-10-19 用于液晶显示器的薄膜晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB011370203A Expired - Lifetime CN1258117C (zh) 2001-05-14 2001-10-19 用于液晶显示器的薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (3) US6624446B2 (zh)
JP (2) JP3971909B2 (zh)
KR (1) KR100803177B1 (zh)
CN (3) CN101819971B (zh)
TW (1) TWI286642B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP3823961B2 (ja) * 2002-10-11 2006-09-20 セイコーエプソン株式会社 反射基板の製造方法及び電気光学装置の製造方法
JP2004212933A (ja) 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
KR100929670B1 (ko) * 2003-01-08 2009-12-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100770472B1 (ko) * 2003-03-27 2007-10-26 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
TW200531284A (en) 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR100973809B1 (ko) * 2003-07-29 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN1605916B (zh) 2003-10-10 2010-05-05 乐金显示有限公司 具有薄膜晶体管阵列基板的液晶显示板及它们的制造方法
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
JP4338511B2 (ja) * 2003-12-24 2009-10-07 シャープ株式会社 液晶表示装置
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR20050079530A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 스페이서 패턴이 형성된 마스크
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006053405A (ja) * 2004-08-13 2006-02-23 Sharp Corp アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法
CN100338522C (zh) * 2004-08-26 2007-09-19 友达光电股份有限公司 液晶显示装置的像素电极的制造方法
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060111267A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 어레이 기판 및 이의 제조 방법
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101158903B1 (ko) * 2005-08-05 2012-06-25 삼성전자주식회사 표시장치용 기판, 그 제조방법 및 이를 갖는 표시장치
KR20070036286A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP4968429B2 (ja) * 2005-10-26 2012-07-04 大日本印刷株式会社 液晶表示装置用のカラーフィルタ形成基板の製造方法
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101303816B1 (ko) * 2006-06-30 2013-09-04 엘지디스플레이 주식회사 액정 표시 장치용 모기판, 이를 이용한 액정 표시 장치 및액정 표시 장치의 제조 방법
KR101209045B1 (ko) * 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2008100042A1 (en) * 2007-02-16 2008-08-21 Samsung Electronics Co., Ltd. Color magnetic display pixel panel
US8707559B1 (en) 2007-02-20 2014-04-29 Dl Technology, Llc Material dispense tips and methods for manufacturing the same
EP2220547B1 (en) * 2007-11-29 2020-04-15 Samsung Electronics Co., Ltd. Electronic apparatus comprising collapsible display with non-deformable active areas
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP2010199518A (ja) * 2009-02-27 2010-09-09 Oki Semiconductor Co Ltd 半導体装置の製造方法
KR101593538B1 (ko) * 2009-04-09 2016-02-29 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
US8864055B2 (en) 2009-05-01 2014-10-21 Dl Technology, Llc Material dispense tips and methods for forming the same
KR102598388B1 (ko) * 2010-02-26 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
CN102650780B (zh) * 2011-05-30 2014-11-19 京东方科技集团股份有限公司 一种像素结构、液晶显示面板及制作方法
US9725225B1 (en) 2012-02-24 2017-08-08 Dl Technology, Llc Micro-volume dispense pump systems and methods
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
KR20150041792A (ko) * 2012-09-21 2015-04-17 샤프 가부시키가이샤 액정 디스플레이
KR101385244B1 (ko) * 2012-12-28 2014-04-16 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
KR20150000215A (ko) * 2013-06-24 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6001013B2 (ja) * 2013-08-13 2016-10-05 富士フイルム株式会社 酸性ガス分離用スパイラル型モジュール
US20150120197A1 (en) * 2013-10-30 2015-04-30 Chevron U.S.A. Inc. Method of Transforming Reservoir Properties to a Seismic Attribute for Hydrocarbon and Lithology Identification
KR102227564B1 (ko) * 2014-01-20 2021-03-15 삼성디스플레이 주식회사 포토레지스트 조성물
KR102401724B1 (ko) * 2015-04-30 2022-05-25 삼성디스플레이 주식회사 미세 전극 형성 방법
CN105185810A (zh) * 2015-08-07 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
CN105093729B (zh) * 2015-09-17 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102624624B1 (ko) * 2016-06-15 2024-01-12 삼성디스플레이 주식회사 집적 회로 및 그 제조 방법
CN106206615B (zh) * 2016-08-26 2020-01-03 深圳市华星光电技术有限公司 阵列基板的制作方法
KR102302592B1 (ko) * 2017-07-18 2021-09-15 삼성전자주식회사 반도체 발광 소자
CN109683401A (zh) * 2019-02-21 2019-04-26 深圳市华星光电技术有限公司 显示面板及其制作方法
CN109659372B (zh) * 2019-03-13 2019-07-09 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
US11746656B1 (en) 2019-05-13 2023-09-05 DL Technology, LLC. Micro-volume dispense pump systems and methods
GB2586039A (en) * 2019-07-31 2021-02-03 Flexenable Ltd Stack Patterning
CN114975475A (zh) * 2021-02-24 2022-08-30 合肥鑫晟光电科技有限公司 驱动背板及其制备方法、显示装置
CN113156734B (zh) * 2021-03-11 2022-07-01 昆山龙腾光电股份有限公司 辅助散射面板及其制作方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6038003A (en) * 1997-06-11 2000-03-14 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
US6208399B1 (en) * 1997-04-11 2001-03-27 Hitachi, Ltd. Liquid crystal display device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3210437B2 (ja) * 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JP2822795B2 (ja) * 1992-08-04 1998-11-11 日本電気株式会社 半導体装置の製造方法
JPH08292449A (ja) 1995-04-25 1996-11-05 Hitachi Ltd アクティブマトリクス型表示装置
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
TW400556B (en) * 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP4054102B2 (ja) * 1997-03-27 2008-02-27 東芝電子エンジニアリング株式会社 液晶表示装置及びその製造方法
JP3283221B2 (ja) * 1997-07-29 2002-05-20 株式会社東芝 液晶表示素子
JPH1184425A (ja) 1997-09-05 1999-03-26 Semiconductor Energy Lab Co Ltd 電気光学装置
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP3410656B2 (ja) * 1998-03-31 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP2000031276A (ja) * 1998-07-14 2000-01-28 Seiko Epson Corp 半導体装置およびその製造方法
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
KR20000031459A (ko) * 1998-11-06 2000-06-05 윤종용 반사형 액정표시장치 및 그의 제조방법
JP3975014B2 (ja) * 1998-11-20 2007-09-12 株式会社アドバンスト・ディスプレイ 液晶表示装置の製造方法
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP4260334B2 (ja) * 1999-03-29 2009-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
JP2002280567A (ja) * 2001-03-22 2002-09-27 Display Technologies Inc 表示装置用アレイ基板の製造方法
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6208399B1 (en) * 1997-04-11 2001-03-27 Hitachi, Ltd. Liquid crystal display device
US6038003A (en) * 1997-06-11 2000-03-14 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-66639A 2001.03.16

Also Published As

Publication number Publication date
US6624446B2 (en) 2003-09-23
TWI286642B (en) 2007-09-11
CN1258117C (zh) 2006-05-31
US20030132443A1 (en) 2003-07-17
JP2007293350A (ja) 2007-11-08
US6828167B2 (en) 2004-12-07
JP2002341384A (ja) 2002-11-27
US20040227864A1 (en) 2004-11-18
US20020167009A1 (en) 2002-11-14
KR100803177B1 (ko) 2008-02-14
CN101819971A (zh) 2010-09-01
US7176494B2 (en) 2007-02-13
CN1822350A (zh) 2006-08-23
JP3971909B2 (ja) 2007-09-05
CN101819971B (zh) 2013-01-23
CN1385743A (zh) 2002-12-18
JP4707692B2 (ja) 2011-06-22
KR20020087162A (ko) 2002-11-22

Similar Documents

Publication Publication Date Title
CN1822350B (zh) 制造薄膜晶体管的方法
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
US8553166B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7626206B2 (en) Liquid crystal display device and fabricating method thereof
US8842231B2 (en) Array substrate and manufacturing method thereof
US7910928B2 (en) TFT array substrate and method for fabricating the same
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
US9082671B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7230668B2 (en) Reflection type liquid crystal display device with a passivation layer directly on the pad electrode
US20040125250A1 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
CN100501515C (zh) 一种液晶显示装置的制造方法
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법
CN116068817A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100512