JP4798906B2 - 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法 - Google Patents
液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法 Download PDFInfo
- Publication number
- JP4798906B2 JP4798906B2 JP2001293584A JP2001293584A JP4798906B2 JP 4798906 B2 JP4798906 B2 JP 4798906B2 JP 2001293584 A JP2001293584 A JP 2001293584A JP 2001293584 A JP2001293584 A JP 2001293584A JP 4798906 B2 JP4798906 B2 JP 4798906B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- gate
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims description 113
- 238000000034 method Methods 0.000 title claims description 81
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 177
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010408 film Substances 0.000 claims description 333
- 239000011810 insulating material Substances 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 23
- 230000008054 signal transmission Effects 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000004049 embossing Methods 0.000 claims description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000011651 chromium Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 150000002221 fluorine Chemical class 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスター及びその製造方法に関するものであり、より詳細には、駆動回路のための相補形モス（ＣＭＯＳ）構造を内蔵することができるようにｐ形トランジスターとｎ形トランジスターとを共に具備する液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、情報化社会において、電子ディスプレー装置の役割はますます大事になり、各種電子ディスプレー装置が多様な産業分野に広範囲に使用されている。
【０００３】
一般的に電子ディスプレー装置というものは多様な情報などを視覚を通じて人間に伝達する装置をいう。即ち、電子ディスプレー装置とは各種電子機器から出力される電気的な情報信号を人間の視覚により認識可能である光情報信号へ変換する電子装置であり、人間と電子機器を連結する架橋的な役割を担当する装置と言える。
【０００４】
このような電子ディスプレー装置において、光情報信号が発光現象によって表示される場合には発光型表示（ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われ、反射、散乱、干渉現象などによって光変調で表示される場合には受光型表示（ｎｏｎ−ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われる。能動型表示装置とも言われる前記発光型表示装置としては、陰極線管（ＣＲＴ）、プラズマディスプレーパネル（ＰＤＰ）、発光ダイオード（ＬＥＤ）及びエレクトロルミネセント（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ：ＥＬＤ）などを挙げることができる。かつ、受動型表示装置である前記受光型表示装置としては、液晶表示装置（ＬＣＤ又はｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｄｉｓｐｌａｙ：ＥＣＤ）及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｉｍａｇｅ ｄｉｓｐｌａｙ：ＥＰＩＤ）などを挙げることができる。
【０００５】
テレビやコンピュータ用モニターなどのような画像表示装置に使用される一番長い歴史を有するディスプレー装置である陰極線管（ＣＲＴ）は表示品質及び経済性などの面で一番高い占有率を有しているが、重量が大きい、容積が大きい及び消費電力が高いなどのような短所を多く有している。
【０００６】
しかし、半導体技術の急速な進歩によって各種電子装置の固体化、低電圧化及び低電力化と共に電子機器の小型及び軽量化に従って新しい環境に適合する電子ディスプレー装置、即ち薄くて軽くかつ低い駆動電圧及び低い消費電力の特性を備えた平板パネル型ディスプレー装置に対する要求が急激に増大している。
【０００７】
現在開発された多種の平板ディスプレー装置のうちで、液晶表示装置は、それと異なるディスプレー装置に比べて薄くて軽く、低い消費電力及び低い駆動電圧を備えていると同時に、陰極線管に近い画像表示が可能であるので、多様な電子装置に広範囲に使用されている。
【０００８】
液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層から成り、前記電極に電圧を印加して前記液晶層の液晶分子を再配列させて、透過される光の量を調節するディスプレー装置である。
【０００９】
液晶表示装置のうちでも、現在、主に使用されるのは二枚の基板に各々電極が形成されており、各電極に印加される電圧をスイッチングする薄膜トランジスターを具備する装置であり、前記薄膜トランジスターは二枚の基板のうち、一枚に形成されることが一般的である。
【００１０】
画素部に薄膜トランジスターを利用する液晶表示装置は、非晶質形と多結晶形に区分されるが、多結晶形装置は素子動作を高速化することができ、素子の低電力の駆動が可能であり、画素部薄膜トランジスターと駆動回路用半導体素子を共に形成することができるという長所を有する。かつ、通常の液晶表示装置の駆動回路は回路性能を高めるために、相異した導電形のトランジスターの相補的動作が可能なＣＭＯＳ構造を有する。
【００１１】
しかし、同一な基板にｎ−チャネルトランジスターとｐ−チャネルトランジスターを共に形成する工程は、単一チャネル形トランジスターを形成する非晶質形薄膜トランジスター液晶表示装置を製造する工程に比べて、多結晶形薄膜トランジスター液晶表示装置を製造する工程はさらに複雑になり難しくなる。通常、液晶表示装置の薄膜トランジスターが形成される基板は、マスクを利用したフォトリソグラフィを通じて製造することが一般的であるが、現在は７枚乃至９枚のマスクを使用している。
【００１２】
図１及び図２は従来の７枚マスクを使用して、トップ−ゲート（ｔｏｐ−ｇａｔｅ）構造の多結晶シリコン薄膜トランジスターを製造する方法を説明するための断面図として、薄膜トランジスターが形成される基板の画素部を図示する。
【００１３】
図１を参照すれば、ガラス、石英又はサファイアから成った透明基板１０の全面にシリコン酸化物から成った遮断膜１２を形成する。前記遮断膜１２は後続の非晶質シリコン膜の結晶化の間に、前記透明基板１０内の各種不純物がシリコン膜に浸透することを防止する役割を有する。
【００１４】
前記遮断膜１２上に非晶質シリコン膜を蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン１４を形成する（第１マスク使用）。
【００１５】
前記アクティブパターン１４及び前記遮断膜１２上にゲート絶縁膜１６及びゲート導電膜を順に蒸着する。続いて、フォトリソグラフィによりｐ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｐ形薄膜トランジスターのゲート電極（図示せず）を形成した後（第２マスク使用）、ソース/ドレーン領域を形成するためにｐ形不純物をイオン注入する。続いて、フォトリソグラフィによりｎ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｎ形薄膜トランジスターのゲート電極１８を形成した後（第３マスク使用）、ソース/ドレーン領域（１５Ｓ、１５Ｄ）を形成するためにｎ形不純物をイオン注入する。前記ソース／ドレーンにイオン注入をするときに、前記ゲート電極１８は不純物を遮断して、その下部のアクティブパターン１４にチャネル領域１５Ｃを定義する。ここで、前記ｐ形薄膜トランジスターとｎ形薄膜トランジスターのゲート及びソース／ドレーン形成工程はその手順が変わっても関係ない。
【００１６】
続いて、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するために、レーザビームなどを利用したアニーリングを実施した後、前記ゲート電極１８及びゲート絶縁膜１６上にＳｉＯ2、ＳｉＮXのような無機絶縁物質や有機絶縁物質から成った層間絶縁膜２０を形成する。フォトリソグラフィにより前記層間絶縁膜２０及びゲート絶縁膜１６を部分的にエッチングして、前記アクティブパターン１４のソース領域（１５Ｓ）を露出させる第１コンタクトホール２２ａ及びドレーン領域（１５Ｄ）を露出させる第２コンタクトホール２２ｂを形成する（第４マスク使用）。
【００１７】
前記第１及び第２コンタクトホール２２ａ、２２ｂと層間絶縁膜２０上にメタル層を蒸着し、フォトリソグラフィにより前記メタル層をパターニングして、ソース／ドレーン電極２６ａ、２６ｂ及びデータ配線２６ｃを形成する（第５マスク使用）。
【００１８】
図２を参照すれば、前記ソース／ドレーン電極２６ａ、２６ｂ、データ配線２６ｃ及び層間絶縁膜２０上に無機絶縁物質又は有機絶縁物質から成った保護膜２８を形成する。フォトリソグラフィにより前記保護膜２８を部分的にエッチングして、前記ソース電極２６ａを露出させるビアホール３０を形成する（第６マスク使用）。
【００１９】
続いて、前記ビアホール３０及び保護膜２８上に透明導電膜又は反射導電膜を蒸着した後、これをフォトリソグラフィによりパターニングして、前記ビアホール３０を通じて前記ソース電極２６ａと連結される画素電極３２を形成する（第７マスク使用）。
【００２０】
上述した従来方法によると、トップ−ゲート構造を製造するためにアクティブパターン、ｐ形薄膜トランジスターのゲート電極、ｎ形薄膜トランジスターのゲート電極、コンタクトホール、データ配線、ビアホール及び画素電極の総７回のフォトリソグラフィが必要であり、これによって総７枚のマスクが要求される。
【００２１】
フォトリソグラフィの数が増えるほど工程費用と工程誤謬の確率が増加して製造原価を高める原因になるので、多晶質シリコン薄膜トランジスターを製造する工程でマスクの数を減らすことができる技術開発が要求されている。
【００２２】
【発明が解決しようとする課題】
本発明の第１目的は、同一物質を使用することができる複数層を同一な層に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターを提供するものである。
【００２３】
本発明の第２目的は、同一物質を使用することができる複数層を同一な層に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供するものである。
【００２４】
本発明の第３目的は、コンタクトホールとビアホールを同時に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターを提供するものである。
【００２５】
本発明の第４目的は、コンタクトホールとビアホールを同時に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供するものである。
【００２６】
【課題を解決するための手段】
上述した第１目的を達成するための本発明は、基板上に形成されたアクティブパターンと、前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、前記ゲート配線及び前記ゲート絶縁膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記第２不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線と、及び前記層間絶縁膜上に前記データ配線と同一な層で形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、前記ゲート絶縁膜上に前記ゲート配線と同一な層で形成され、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線と、を含む液晶表示装置用多結晶シリコン薄膜トランジスターを提供する。更に、このトランジスターにおいては、前記データ配線は前記第１コンタクトホールと前記信号伝達用配線上へ前記層間絶縁膜に形成された第３コンタクトホールを通じて、前記信号伝達用配線と前記第２不純物領域を連結する。
【００２７】
上述した第２目的を達成するための本発明は、基板上にアクティブパターンを形成する段階と、前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート導電膜を形成する段階と、前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、前記ゲート配線及び前記ゲート絶縁膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜及び前記ゲート絶縁膜を部分的にエッチングして、前記第２不純物領域を露出させる第１コンタクトホール及び第１不純物領域を露出させる第２コンタクトホールを形成する段階と、前記層間絶縁膜と前記第１及び第２コンタクトホール上に導電膜を形成する段階と、及び前記導電膜をパターニングして前記第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線及び前記第２コンタクトホールを通じて前記第１不純物領域と連結される画素電極を形成する段階とを含む液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供する。更に、このトランジスターの製造方法においては、前記ゲート導電膜をパターニングして前記ゲート配線を形成する段階では、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線を同時に形成する段階を含む。
【００２８】
上述した第３目的を達成するための本発明は、基板上に形成されたアクティブパターンと、前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、前記ゲート配線及び前記ゲート絶縁膜上に形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成されたデータ配線と、前記データ配線及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記２層間絶縁膜上に形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記第１層間絶縁膜及び第２層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、及び前記第２層間絶縁膜上に前記画素電極と同一な層で形成され、前記第２不純物領域上へ前記ゲート絶縁膜、前記第１層間絶縁膜及び第２層間絶縁膜にわたって形成された第１コンタクトホールと前記データ配線上へ前記第２層間絶縁膜に形成された第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極を含む液晶表示装置用多結晶シリコン薄膜トランジスターを提供する。
【００２９】
上述した第４目的を達成するための本発明は、基板上にアクティブパターンを形成する段階と、前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート導電膜を形成する段階と、前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、前記ゲート配線及び前記ゲート絶縁膜上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上にデータ配線を形成する段階と、前記第１層間絶縁膜及び前記データ配線上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜、前記第１層間絶縁膜又は前記ゲート絶縁膜を部分的にエッチングして、第２不純物領域を露出させる第１コンタクトホール、前記第１不純物領域を露出させる第２コンタクトホール及びデータ配線を露出させる第３コンタクトホールを形成する段階と、前記第２層間絶縁膜上に導電膜を形成する段階と、及び前記導電膜をパターニングして前記第１コンタクトホールと前記第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極及び前記第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極を形成する段階を含む液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供する。
【００３０】
本発明の第１実施形態によると、同一物質を使用することができるデータ配線と画素電極を同一な層で形成し、前記画素電極と前記データ配線をアクティブパターンのソース領域とドレーン領域（又はドレーン領域とソース領域）に各々連結するためのコンタクトホールを同時に形成する。従って、マスクの数を従来の７枚から５枚に減らすことができるので、工程の単純化を図ることができる。
【００３１】
本発明の第２実施形態によると、前記第１実施形態のように同一な層で形成されたデータ配線と画素電極が外部に露出されることを防止するために、その上に保護膜を形成する。この時、パッド領域の保護膜は除去されるべきであるので、前記第１実施形態に比べて、前記保護膜をパターニングするためのマスクがもう一つ追加される。従って、マスクの数は総６枚になる。
【００３２】
本発明の第３実施形態によると、フォトレジストパターンにより層間絶縁膜の表面が露出されない状態でゲート絶縁膜をエッチングして、コンタクトホールを形成するために、層間絶縁膜の表面が損傷されることを防止することができる。
【００３３】
本発明の第４実施形態によると、データ配線をまず形成した後、多数のコンタクトホールを同時に形成し、画素電極及び前記データ配線に連結される電極を同一な層で形成する。従って、マスクの数を従来の７枚から６枚に減らすことができる。
【００３４】
本発明の第５実施形態によると、データ配線と画素電極を絶縁させるための第２層間絶縁膜を感光性有機物で形成する場合、別途のエッチング工程なしに、露光工程のうちの現像を通じて第２層間絶縁膜をパターニングした後、フッ素系列のガスを使用するドライエッチング工程に対する酸化膜（又は窒化膜）とメタル膜のエッチング特性差異を利用して、データ配線及びソース／ドレーン領域を露出させるコンタクトホールを１回のフォトリソグラフィにより形成することができる。
【００３５】
本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
【００３７】
〈実施形態１〉
図３は本発明の第１実施形態に従う多結晶シリコン薄膜トランジスターの断面図である。
【００３８】
図３を参照すれば、ガラス、石英又はサファイアのような絶縁物質から成った透明基板１００上にシリコン酸化物より成った遮断膜１０２が形成される。前記遮断膜１０２上に多結晶シリコンより成ったアクティブパターン１０４が形成される。前記アクティブパターン１０４にはキャパシタの下部電極１０５Ｔが一体で形成される。
【００３９】
前記アクティブパターン１０４及び遮断膜１０２上にシリコン窒化物又はシリコン酸化物からなったゲート絶縁膜１０６が形成される。前記ゲート絶縁膜１０６上に前記アクティブパターン１０４を横切ってソース／ドレーン領域１０５Ｓ、１０５Ｄとチャネル領域１０５Ｃを限定するゲート電極１０８ａが形成される。即ち、アクティブパターン１０４とゲート電極１０８ａが重なる部分はトランジスターのチャネル領域１０５Ｃになり、前記チャネル領域１０５Ｃを隔てて、分割されたアクティブパターン１０４の一方がソース領域１０５Ｓ、他方がドレーン領域１０５Ｄになる。この時、前記ソース領域１０５Ｓとドレーン領域１０５Ｄはその位置が互いに代わることができる。
【００４０】
かつ、前記ゲート電極１０８ａと同一な層にキャパシタ配線（即ち、キャパシタの上部電極）１０８ｂ及び外部の集積回路部（図示せず）からの照射信号を受けるためのゲートパッド１０８ｃが形成される。この時、キャパシタ容量を増加させるために、前記アクティブパターン１０４のソース領域１０５Ｓが前記キャパシタ配線１０８ｂと重なるようにアクティブパターン１０４を広く形成することができる。
【００４１】
前記ゲート電極１０８ａ、キャパシタ配線１０８ｂ、ゲートパッド１０８ｃ及びゲート絶縁膜１０６上にはＳｉＯ2、ＳｉＮXのような無機絶縁物質や有機絶縁物質から成った層間絶縁膜１１０が形成される。
【００４２】
前記層間絶縁膜１１０上には同一な層から成ったデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃが形成される。前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上へ前記ゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第１コンタクトホール１１２ａを通じて、前記ドレーン領域１０５Ｄと連結される。前記データ配線１１４ａは画像信号をドレーン領域１０５Ｄに伝達する役割をする。
【００４３】
前記画素電極１１４ｂは前記ソース領域１０５Ｓ上へ前記ゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第２コンタクトホール１１２ｂを通じて、前記ソース領域１０５Ｓと直接連結される。前記画素電極１１４ｂは薄膜トランジスターから画像信号が印加されて上板の電極（図示せず）と共に電界を生成する役割を有し、前記ソース領域１０５Ｓから画像信号の伝達を受ける。
【００４４】
前記ゲートパッド導電パターン１１４ｃはゲートパッド１０８ｃ上へ層間絶縁膜１１０に形成された第４コンタクトホール１１２ｃを通じて前記ゲートパッド１０８ｃと連結される。
【００４５】
本発明の第１実施形態によると、前記層間絶縁膜１１０及び前記ゲート絶縁膜１０６をエッチングして第１コンタクトホール１１２ａと第２コンタクトホール１１２ｂを同時に形成した後、導電膜を蒸着し、これをパターニングしてデータ配線１１４ａ及び画素電極１１４ｂを同時に形成する。
【００４６】
図４は本発明の第１実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図であり、図５は図４のＢ−Ｂ′線による多結晶シリコン薄膜トランジスターの断面図である。ここで、図３は図４のＡ−Ａ′線による断面図になる。
【００４７】
図４及び図５を参照すれば、透明基板上にアルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったゲート配線が形成される。前記ゲート配線はキャパシタ配線１０８ｂと並んで第１方向（即ち、横方向）に延びるゲートライン１０８、前記ゲートライン１０８の縁に連結されて、外部から印加された照射信号を前記ゲートライン１０８に伝達するゲートパッド（図３の１０８ｃ参照）、及びゲートライン１０８の一部分である薄膜トランジスターのゲート電極（図３の１０８ａ参照）を含む。
【００４８】
前記ゲート配線上には、第２方向（即ち、縦方向）に延びるデータ配線１１４ａが位置し、前記データ配線１１４ａと重なるようにアクティブパターン１０４が形成される。前記アクティブパターン１０４はゲートライン１０８の一部であるゲート電極によって横断される。前記キャパシタ配線１０８ｂの相当部分が前記アクティブパターン１０４からゲート電極に横断された下側領域、即ちソース領域と重なる。前記アクティブパターン１０４のうち、データ配線１１４ａと重なる部分は、ドレーン領域になる。即ち、前記ドレーン領域上に形成される第１コンタクトホール１１２ａを通じて、前記データ配線１１４ａがドレーン領域上に直接連結される。前記アクティブパターン１０４のうち、前記ソース領域上に第２コンタクトホール１１２ｂが形成され、前記データ配線１１４ａと同一な層で形成される画素電極１１４ｂが前記第２コンタクトホール１１２ｂを通じてソース領域と直接連結される。
【００４９】
かつ、前記ゲートライン１０８から所定間隔を置いて、信号伝達用配線１０８ｄがゲートライン１０８と垂直に直交した第２方向（即ち、縦方向）に長く形成される。前記信号伝達用配線１０８ｄはゲート配線のためのゲート導電膜をパターニングするときに共に形成される。前記信号伝達用配線１０８ｄはデータ配線１１４ａを通じて薄膜トランジスターのドレーン領域１０５Ｄと連結されて、前記ドレーン領域１０５Ｄに画像信号を伝達する。この時、前記データ配線１１４ａはドレーン領域１０５Ｄに形成された第１コンタクトホール１１２ａと前記信号伝達用配線１０８ｄに形成された第３コンタクトホール１１２ｄを通じて前記信号伝達用配線１０８ｄとドレーン領域１０５Ｄを連結する。
【００５０】
図６乃至図１０は図４のＡ−Ａ′線による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図として、薄膜トランジスターが形成される基板の画素部を図示する。
【００５１】
図６はアクティブパターン１０４を形成する段階を図示する。ガラス、石英又はサファイアのような絶縁物質から成った透明基板１００上にシリコン酸化物を約１０００Aの厚さで蒸着して、遮断膜１０２を形成する。前記遮断膜１０２は省略することができるが、後続の非晶質シリコン膜の結晶化の間に、前記透明基板１００内の各種不純物がシリコン膜に浸透することを防止するために使用することが望ましい。
【００５２】
前記遮断膜１０２上に非晶質シリコン膜を化学気相蒸着（ＣＶＤ）方法によって約５００Aの厚さで蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン１０４を形成する（第１マスク使用）。
【００５３】
図７はゲート配線を形成する段階を図示する。前記アクティブパターン１０４及び前記遮断膜１０２上にシリコン窒化物又はシリコン酸化物をＣＶＤ方法により蒸着して、ゲート絶縁膜１０６を形成する。前記ゲート絶縁膜１０６上にゲート導電膜として、例えば、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を蒸着した後、フォトリソグラフィにより前記ゲート導電膜をパターニングして、ゲート配線及びキャパシタ配線１０８ｂを形成する。
【００５４】
前記ゲート配線は表示領域内に形成されるゲートライン（図４の１０８参照）、前記ゲートラインの一部であるゲート電極１０８ａ及び表示領域の外に位置したパッド領域に形成されるゲートパッド１０８ｃを含む。前記ゲートパッド１０８ｃは外部から印加された照射信号を前記ゲートライン１０８に伝達する役割を有する。本実施形態によると、前記ゲート配線を形成するときに、ゲートライン１０８と所定間隔をおいて、ゲートライン１０８と垂直に直交した方向に延びる信号伝達用配線（図４の１０８ｄ参照）を形成する。前記信号伝達用配線は後続工程でデータ配線と連結され、ドレーン領域１０５Ｄに画像信号を伝達する役割を有する。
【００５５】
以下、ゲートパターニング工程を詳細に説明する。
まず、フォトリソグラフィによりｐ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｐ形薄膜トランジスターのゲート電極（図示せず）を形成した後（第２マスク使用）、ソース／ドレーン領域を形成するためにｐ形不純物をイオン注入する。続けて、フォトリソグラフィによりｎ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｎ形薄膜トランジスターのゲート電極１０８ａを形成した後（第３マスク使用）、ソース／ドレーン領域１０５Ｓ、１０５Ｄを形成するためにｎ形不純物をイオン注入する。前記ソース／ドレーンイオン注入をするときに、前記ゲート電極１０８ａは不純物を遮断してその下部のアクティブパターン１０４にチャネル領域１０５Ｃを定義する。ここで、前記ｐ形薄膜トランジスターとｎ形薄膜トランジスターのゲート及びソース／ドレーン形成工程は、その手順が変わっても関係ない。かつ、前記ｎ形薄膜トランジスターのソース／ドレーンをＬＤＤ構造で形成することもできる。
【００５６】
図示された画素部領域には表示されなかったが、ＣＭＯＳ構造を有する駆動回路を形成するための駆動回路部は、ｐ形薄膜トランジスターのゲート電極パターニング及びソース／ドレーンイオン注入のためのマスク工程とｎ形薄膜トランジスターのゲート電極パターニング及びソース／ドレーンイオン注入のためのマスク工程とから成る。例えば、駆動回路部のｎ形薄膜トランジスター領域に対するマスク工程で、画素部ｎ形薄膜トランジスターを形成するためのゲート電極パターニング及びソース／ドレーンイオン注入が共に成る。
【００５７】
図８は層間絶縁膜１１０を形成する段階を図示する。上述したようにゲート電極パターニング及びソース／ドレーンイオン注入工程を完了した後、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するためにレーザビームなどを利用したアニーリングを実施する。続いて、前記ゲート配線、キャパシタ配線１０８ｂ及びゲート絶縁膜１０６上に層間絶縁膜１１０を数千Aの厚さで形成する。前記層間絶縁膜１１０はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成されることもでき、アクリル系感光性有機絶縁物質で形成されることもできる。感光性有機膜を使用する場合、別途のエッチング工程なしに露光工程内の現像を通じてパターニングが可能になる。かつ、有機物質から成った層間絶縁膜１１０の上面に部分的な光量を調節する露光及び現像工程を通じてエンボシング（多数のレンズ形状を有する凸部位）を形成し、その上に反射物質から成った画素電極を形成すると、前記エンボシング部分は液晶を透過する光を散乱させて視野角を改善することができる。
【００５８】
図９はコンタクトホールを形成する段階を図示する。フォトリソグラフィにより前記層間絶縁膜１１０をエッチング又は現像した後、ゲート絶縁膜１０６を部分的にエッチングして、アクティブパターン１０４のドレーン領域１０５Ｄを露出させる第１コンタクトホール１１２ａ、ソース領域１０５Ｓを露出させる第２コンタクトホール１１２ｂ、前記信号伝達用配線（図４の１０８ｄ参照）を露出させる第３コンタクトホール１１２ｄ及び前記ゲートパッド１０８ｃを露出させる第４コンタクトホール１１２ｃを形成する（第４マスク使用）。
【００５９】
図１０は前記第１、第２、第４コンタクトホール（１１２ａ、１１２ｂ、１１２ｃ）と層間絶縁膜１１０上に導電膜１１４を蒸着する段階を図示する。本実施形態では、前記導電膜１１４をパターニングして、データ配線１１４ａと画素電極１１４ｂを形成するために、反射型液晶表示装置の場合、導電膜１１４にアルミニウム（Ａｌ）のように反射率が高いメタルを使用する。透過形液晶表示装置の場合には、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のような透明導電膜を使用する。
【００６０】
続いて、フォトリソグラフィにより前記導電膜１１４をパターニングして、図３に図示したようにデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃを形成する（第５マスク使用）。前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上へゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第１コンタクトホール１１２ａを通じて、前記ドレーン領域１０５Ｄと連結される。かつ、前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上に形成された第１コンタクトホール１１２ａと前記信号伝達用配線（図４の１０８ｄ参照）上に形成された第３コンタクトホール（図４の１１２ｄ参照）を通じて前記信号伝達配線１０８ｄとドレーン領域１０５Ｄを連結する。
【００６１】
前記画素電極１１４ｂはソース領域１０５Ｓ上へゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第２コンタクトホール１１２ｂを通じて、前記ソース領域１０５Ｓと直接連結される。ゲートパッド導電パターン１１４ｃはゲートパッド１０８ｃ上へ層間絶縁膜１１０に形成された第４コンタクトホール１１２ｃを通じてゲートパッド１０８ｃと連結される。
【００６２】
上述した本発明の第１実施形態によると、同一物質に使用することができるデータ配線１１４ａと画素電極１１４ｂを同一な層で形成し、前記画素電極１１４ｂとデータ配線１１４ａをアクティブパターン１０４のソース領域１０５Ｓとドレーン領域１０５Ｄに各々連結するためのコンタクトホール１１２ａ、１１２ｂを同時に形成する。従って、マスクの数を従来の７枚から５枚に減らして工程の単純化を図ることができる。
【００６３】
〈実施形態２〉
図１１は本発明の第２実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００６４】
図１１を参照すれば、上述した本発明の第１実施形態と同一な方法によりデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃを同時に形成した後（第５マスク使用）、結果物の全面にシリコン窒化物（ＳｉＮX）のような無機絶縁物質を蒸着して保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１１６を形成する。続いて、フォトリソグラフィにより前記ゲートパッド導電パターン１１４ｃ上の保護膜１１６をエッチングして前記ゲートパッド導電パターン１１４ｃを露出させる（第６マスク使用）。前記保護膜１１６は画素電極１１４ｂとその上板の電極が電界を生成するに影響を及ぼさない程度の厚さで形成することが望ましい。
【００６５】
上述した本発明の第２実施形態によると、前記データ配線１１４ａと画素電極１１４ｂが外部に露出されることを防止するために、その上に保護膜１１６を形成する。この時、パッド領域の保護膜は除去されるべきであるので、上述した第１実施形態に比べて保護膜１１６のパターニングのためのマスク一つが追加される。従って、マスクの数は総６枚になるが、前記データ配線１１４ａ及び画素電極１１４ｂが汚染されることを防止し、パターンを保護することができるという長所がある。
【００６６】
〈実施形態３〉
図１２は乃至図１５は本発明の第３実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００６７】
図１２を参照すれば、上述した本発明の第１実施形態と同一な方法により透明基板１００上に遮断膜１０２、アクティブパターン１０４、ゲート絶縁膜１０６、ゲート配線及びキャパシタ配線１０８ｂを形成する。ゲート配線は表示領域内に形成されるゲートライン、前記ゲートラインの一部であるゲート電極１０８ａ及び表示領域の外側に位置したパッド領域に形成されるゲートパッド１０８ｃを含む。前記ゲート配線を形成するときに、ゲートラインと所定間隔を置いて、ゲートラインと垂直に直交した方向に延びる信号伝達用配線（図示せず）を共に形成する。
【００６８】
続いて、前記ゲート配線、キャパシタ配線１０８ｂ及びゲート絶縁膜１０６上に有機絶縁物質を数千Aの厚さで塗布して、層間絶縁膜１１０を形成した後、前記層間絶縁膜１１０上にフォトレジスト膜１１１を塗布する。
【００６９】
図１３を参照すれば、前記フォトレジスト膜１１１を露光及び現像してコンタクトホール領域を定義するフォトレジストパターン１１１ａを形成する。
【００７０】
図１４を参照すれば、前記フォトレジストパターン１１１ａをマスクとして利用して露出された層間絶縁膜１１０を現像する。そうすると、コンタクトホール領域の層間絶縁膜１１０が除去される。
【００７１】
図１５を参照すれば、前記フォトレジストパターン１１１ａをエッチングマスクとして利用して露出されたゲート絶縁膜１０６をドライエッチングする。そうすると、アクティブパターン１０４のドレーン領域１０５Ｄを露出させる第１コンタクトホール１１２ａ、ソース領域１０５Ｓを露出させる第２コンタクトホール１１２ｂ、信号伝達用配線を露出させる第３コンタクトホール（図示せず）及びゲートパッド１０８ｃを露出させる第４コンタクトホール１１２ｃが同時に形成される。
【００７２】
続いて、図示しなかったが、アッシング及びストリップ工程により前記フォトレジストパターン１１１ａを除去する。その後、前記コンタクトホール及び層間絶縁膜１１０上に導電膜を蒸着し、これをフォトリソグラフィによりパターニングして、データ配線、画素電極及びゲートパッド導電パターンを同時に形成する。
【００７３】
上述した本発明の第３実施形態によると、有機絶縁物資から成った層間絶縁膜１１０を現像した後、ゲート絶縁膜１０６をドライエッチングするときに、フォトレジストパターン１１１ａが層間絶縁膜１１０の表面を保護し、前記ドライエッチング工程の高密度プラズマによる層間絶縁膜１１０の表面の損傷を防止する。即ち、前記フォトレジストパターン１１１ａによって層間絶縁膜１１０の表面が露出されない状態でゲート絶縁膜１０６をエッチングするために、層間絶縁膜１１０の表面が損傷されることを防止することができる。
【００７４】
〈実施形態４〉
図１６は本発明の第４実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００７５】
図１６を参照すれば、ガラス、石英又はサファイアのような絶縁物質から成った透明基板３００上にシリコン酸化物から成った遮断膜３０２が形成される。前記遮断膜３０２上に多結晶シリコンからなるアクティブパターン３０４が形成される。前記アクティブパターン３０４にはキャパシタの下部電極３０５Ｔが一体で形成される。
【００７６】
前記アクティブパターン３０４及び遮断膜３０２上にシリコン窒化物又はシリコン酸化物からなったゲート絶縁膜３０６が形成される。前記ゲート絶縁膜３０６上に前記アクティブパターン３０４を横切ってソース／ドレーン領域３０５Ｓ、３０５Ｄとチャネル領域３０５Ｃを限定するゲート電極３０８ａが形成される。即ち、アクティブパターン３０４とゲート電極３０８ａが重なる部分はトランジスターのチャネル領域３０５Ｃになり、前記チャネル領域３０５Ｃを隔てて、分割されたアクティブパターン３０４の一方がソース領域３０５Ｓ、他方がドレーン領域３０５Ｄになる。この時、前記ソース領域３０５Ｓとドレーン領域３０５Ｄはその位置が互いに代わることができる。
【００７７】
かつ、前記ゲート電極３０８ａと同一な層にキャパシタ配線（即ち、キャパシタの上部電極）３０８ｂ及び外部の集積回路部から照射信号が印加されるためのゲートパッド（図示せず）が形成される。この時、キャパシタ容量を増加させるために、前記アクティブパターン３０４のソース領域３０５Ｓが前記キャパシタ配線３０８ｂと重なるようにアクティブパターン３０４を広く形成することができる。
【００７８】
前記ゲート電極３０８ａ、キャパシタ配線３０８ｂ及びゲート絶縁膜３０６上にはＳｉＯ2、ＳｉＮXのような無機絶縁物質やアクリル系感光性有機絶縁物質から成った第１層間絶縁膜３１０が形成される。
【００７９】
前記第１層間絶縁膜３１０上には、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったデータ配線３１２が形成される。前記データ配線３１２は画像信号をドレーン領域３０５Ｄに伝達する役割を有するので、信号伝達をするときに損失を低くするために導電性が優れるメタルで形成することが望ましい。
【００８０】
前記データ配線３１２及び第１層間絶縁膜３１０上にＳｉＯ2、ＳｉＮXのような無機絶縁物質やアクリル系感光性有機絶縁物質から成った第２層間絶縁膜３１４が形成される。前記第２層間絶縁膜３１４上には前記ソース領域３０５Ｓ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第２コンタクトホール３１６ｂを通じてソース領域３０５Ｓと直接連結される画素電極３１８ｂが形成される。かつ、前記第２層間絶縁膜３１４上には前記ドレーン領域３０５Ｄ上へゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第１コンタクトホール３１６ａと前記データ配線３１２上へ第２層間絶縁膜３１４に形成された第３コンタクトホール３１６ｃを通じて、前記データ配線３１２とドレーン領域３０５Ｄを連結させるドレーン電極３１８ａが形成される。
【００８１】
前記ドレーン電極３１８ａ及び画素電極３１８ｂは同一な層で形成される。前記ソース領域３０５Ｓとドレーン領域３０５Ｄの位置が変わっている場合には、前記データ配線３１２に連結される電極はソース電極になり、画素電極３１８ｂはドレーン領域３０５Ｄと直接連結される。
【００８２】
図１７は本発明の第４実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【００８３】
図１７を参照すれば、透明基板上にアルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったゲート配線が形成される。前記ゲート配線はキャパシタ配線３０８ｂと並んで第１方向（即ち、横方向）に延びるゲートライン３０８、前記ゲートライン３０８の縁に連結されて、外部から照射信号が印加されて、前記ゲートライン３０８に伝達するゲートパッド（図示せず）、及びゲートライン３０８の一部分である薄膜トランジスターのゲート電極（図１９の３０８ａ参照）を含む。
【００８４】
前記ゲート配線上には、前記第１方向と垂直に直交した前記２方向（即ち、縦方向）に延びるデータ配線３１２が長く形成される。前記データ配線３１２から所定間隔をおいて、アクティブパターン３０４が形成される。前記アクティブパターン３０４はゲートライン３０８の一部であるゲート電極によって横断される。前記キャパシタ配線３０８ｂの相当部分が前記アクティブパターン３０４からゲート電極に横断された下側領域、即ちソース領域と重なる。前記アクティブパターン３０４からゲート電極に横断された上側領域、即ち、ドレーン領域はドレーン電極３１８ａによって前記データ配線３１２と連結される。この連結のために、前記ドレーン領域に第１コンタクトホール３１６ａが形成され、前記データ配線３１２の所定領域に第３コンタクトホール３１６ｃが形成される。
【００８５】
前記アクティブパターン３０４のうち、前記ソース領域上に第２コンタクトホール３１６ｂ形成され、前記ドレーン電極３１８ａと同一な層で形成される画素電極３１８ｂが第２コンタクトホール３１６ｂを通じてソース領域と直接連結される。
【００８６】
図１８乃至図２２は図１７のＣ−Ｃ′線による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【００８７】
図１８はアクティブパターン３０４を形成する段階を図示する。ガラス、石英又はサファイアのような絶縁物質から成った透明基板３００上にシリコン酸化物を約１０００Aの厚さで蒸着して、遮断膜３０２を形成する。
【００８８】
前記遮断膜３０２上に非晶質シリコン膜を化学気相蒸着（ＣＶＤ）方法によって約５００Aの厚さで蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン３０４を形成する（第１マスク使用）。
【００８９】
図１９はゲート配線を形成する段階を図示する。前記アクティブパターン３０４及び前記遮断膜３０２上にシリコン窒化物又はシリコン酸化物をＣＶＤ方法により蒸着して、ゲート絶縁膜３０６を形成する。前記ゲート絶縁膜３０６上にゲート導電膜として、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を蒸着する。フォトリソグラフィによりｐ形及びｎ形薄膜トランジスターのゲート導電膜をパターニングして、ゲート配線を形成し、ｐ形及びｎ形ソース／ドレーンイオン注入工程を実施する（第２マスク及び第３マスク使用）。この時、前記ゲート電極３０８ａと並んでキャパシタ配線３０８ｂを同時に形成することができる。
【００９０】
前記ゲート配線は表示領域内に形成されるゲートライン（図１７の３０８参照）、前記ゲートラインの一部であるゲート電極３０８ａ及び表示領域の外に位置したパッド領域に形成されるゲートパッド（図示せず）を含む。前記ゲートパッドは外部から照射信号が印加されて前記ゲートライン３０８に伝達する役割を有する。
【００９１】
図２０は層間絶縁膜３１０、データ配線３１２及び第２層間絶縁膜３１４を形成する段階を図示する。上述したようにゲート電極パターニング及びソース／ドレーンイオン注入工程を完了した後、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するためにレーザビームなどを利用したアニーリングを実施する。続いて、前記ゲート配線、キャパシタ配線３０８ｂ及びゲート絶縁膜３０６上に第１層間絶縁膜３１０を数千Aの厚さで形成する。前記第１層間絶縁膜３１０はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成されることもでき、アクリル系感光性有機絶縁物質で形成されることもできる。感光性有機膜を使用する場合、別途のエッチング工程なしに、露光工程内の現像を通じてパターニングが可能になる。
【００９２】
前記第１層間絶縁膜３１０上に導電膜を約２０００Aの厚さで蒸着し、フォトリソグラフィにより前記導電膜をパターニングしてデータ配線３１２を形成する（第４マスク使用）。前記データ配線は信号伝達をするときに、損失を減らすために導電性が優れるメタルで形成することが望ましく、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を使用することができる。
【００９３】
前記データ配線３１２及び第１層間絶縁膜３１０上に第２層間絶縁膜３１４を数千Aの厚さで形成する。望ましくは、前記第２層間絶縁膜３１４はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成される。
【００９４】
図２１はコンタクトホールを形成する段階を図示する。フォトリソグラフィにより前記第２層間絶縁膜３１４、第１層間絶縁膜３１０及びゲート絶縁膜３０６を部分的にエッチングして、前記アクティブパターン３０４のドレーン領域３０５Ｄを露出させる第１コンタクトホール３１６ａ、ソース領域３０５Ｓを露出させる第２コンタクトホール３１６ｂ及びデータ配線３１２を露出させる第３コンタクトホール３１６ｃを形成する（第５マスク使用）。かつ、図示しなかったが、前記コンタクトホールを形成するときに、ゲートパッドを露出させる第４コンタクトホールも共に形成される。
【００９５】
ここで、前記第１及び第２コンタクトホール３１６ａ、３１６ｂは第２層間絶縁膜３１４、第１層間絶縁膜３１０及びゲート絶縁膜３０６をエッチングすべきものであり、前記第３コンタクトホール３１６ｃは第２層間絶縁膜３１４をエッチングすべきものであり、前記第４コンタクトホールは第２層間絶縁膜３１４と第１層間絶縁膜３１０をエッチングすべきものである。従って、エッチングされる層の数が異なるため、コンタクトホールが同時に形成されない問題が発生する可能性がある。
【００９６】
これを解決するために、本実施形態では前記エッチング工程をフッ素系列のガスを使用するドライエッチング工程により実施する。その場合、層間絶縁膜やゲート絶縁膜から成っている酸化膜や窒化膜は揮発性副産物が作られながら、続けてエッチングが進行される反面、データ配線を構成しているメタル膜はフッ素系列のガスと非揮発性副産物が作られてその表面がパッシベーションされるので、もうそれ以上のエッチングが進行されないか、あるいはエッチング速度が著しく低くなる。従って、このような特性を利用すると、第１及び第２コンタクトホール３１６ａ、３１６ｂ、第３コンタクトホール３１６ｃ及び第４コンタクトホールのように深さが相異するコンタクトホールを同時に形成することができる。
【００９７】
図２２は前記第１乃至第３コンタクトホール（３１６ａ、３１６ｂ、３１６ｃ）と第２層間絶縁膜３１４上に導電膜３１８を蒸着する段階を図示する。本実施形態では、前記導電膜３１８が画素電極としてパターニングされるため、反射型液晶表示装置の場合、導電膜３１８にアルミニウム（Ａｌ）のように反射率が高いメタルを使用する。透過形液晶表示装置の場合には、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のような透明導電膜を使用する。
【００９８】
続いて、フォトリソグラフィにより前記導電膜３１８をパターニングして、図１６に図示したようにドレーン電極３１８ａ及び画素電極３１８ｂを形成する（第６マスク使用）。前記ドレーン電極３１８ａは前記ドレーン領域３０５Ｄ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第１コンタクトホール３１６ａと前記データ配線３１２上へ前記第２層間絶縁膜３１４に形成された第３コンタクトホール３１６ｃを通じてドレーン領域３０５Ｄとデータ配線３１２を連結させる。
【００９９】
前記画素電極３１８ｂはソース領域３０５Ｓ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第２コンタクトホール３１６ｂを通じて、前記ソース領域３０５Ｓと直接連結される。
【０１００】
かつ、図示しなかったが、前記導電膜３１８のパターニングをするときに、前記ゲートパッド領域に前記ゲートパッド導電パターンが形成される。前記ゲートパッド導電パターンは前記ゲートパッド上へ前記第１層間絶縁膜３１０と第２層間絶縁膜３１４にわたって形成された第４コンタクトホールを通じて前記ゲートパッドと連結される。
【０１０１】
上述した本発明の第４実施形態によると、データ配線３１２とドレーン領域３０５Ｄを連結するためのコンタクトホール３１６ａ、３１６ｃを、及び画素電極３１８ｂをソース領域３０５Ｓと連結するためのコンタクトホール３１６ｂを同時に形成することにより、マスク数を従来の７枚から６枚に減らすことができる。
【０１０２】
〈実施形態５〉
図２３及び図２４は本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【０１０３】
図２３を参照すれば、上述した本発明の第３実施形態と同一な方法によりゲート電極３０８ａ、ゲートライン及びゲートパッドを含むゲート配線とキャパシタ配線３０８ｂを形成した後、その上に酸化物（ＳｉＯ2）、窒化物（ＳｉＮX）又はこれらの組合せから成った無機絶縁物を蒸着して第１層間絶縁膜３１０を形成する。
【０１０４】
前記第１層間絶縁膜３１０上にメタルから成ったデータ配線３１２を形成した後、前記第１層間絶縁膜３１０及びデータ配線３１２上に感光性有機物質から成った第２層間絶縁膜３１５を形成する。
【０１０５】
続いて、マスクを利用して前記第２層間絶縁膜３１５を露光及び現像すると、データ配線３１２上のコンタクト３領域では、前記第２層間絶縁膜３１５が除去され、前記データ配線３１２を露出させる第３コンタクトホール３１６ｃが形成される。これに反して、ソース／ドレーン領域３０５Ｓ、３０５Ｄ上のコンタクト２領域及びコンタクト１領域では、第１層間絶縁膜３１０とゲート絶縁膜３０６が残る。かつ、図示しなかったが、ゲートパッド上のコンタクト４領域では第１層間絶縁膜３１０が残る。
【０１０６】
図２４を参照すれば、前記第３コンタクトホール３１６ｃが形成された状態で、フッ素系列のガスを使用するドライエッチング工程を進行すると、メタル膜から成ったデータ配線３１２の表面がパッシベーションされ、データ配線３１２がもうそれ以上エッチングされずに、又はエッチングが著しく遅くなるよう進行される反面、酸化膜や窒化膜から成った第１層間絶縁膜３１０及びゲート絶縁膜３０６は続けてエッチングが進行されてコンタクト１、２及びコンタクト４領域が完全にオープンされることにより、第１コンタクトホール３１６ａ、第２コンタクトホール３１６ｂ及び第４コンタクトホール（図示せず）が形成される。
【０１０７】
従って、前記第２層間絶縁膜３１５を感光性有機物で形成する場合も、第１/第２コンタクトホール３１６ａ、３１６ｂ、第３コンタクトホール３１６ｃ及び第４コンタクトホールのように深さが相異するコンタクトホールを一回のフォトリソグラフィにより形成することができる。
【０１０８】
ここで、前記感光性有機物質から成った第２層間絶縁膜３１５の上面に部分的な光量を調節する露光及び現像工程を通じてエンボシングを形成し、その上に反射物質から成った画素電極を形成する。前記エンボシング部分はマイクロレンズの役割を有し、視野角などのような画質が改善された反射型液晶表示装置を提供することができる。
【０１０９】
〈実施形態６〉
図２５及び図２８は本発明の第６実施形態による多結晶薄膜トランジスターの製造方法を説明するための断面図である。
【０１１０】
図２５を参照すれば、上述した本発明の第４実施形態と同一な方法によりゲート電極３０８ａ、ゲートライン及びゲートパッドを含むゲート配線とキャパシタ配線３０８ｂを形成した後、その上に酸化物（ＳｉＯ2）、窒化物（ＳｉＮX）又はこれらの組合せから成った無機絶縁物を蒸着して第１層間絶縁膜３１０を形成する。
【０１１１】
前記第１層間絶縁膜３１０上にメタルから成ったデータ配線３１２を形成した後、前記第１層間絶縁膜３１０及びデータ配線３１２上に無機絶縁物や有機絶縁物から成った第２層間絶縁膜３１６を形成する。
【０１１２】
前記第２層間絶縁膜３１６上にフォトレジスト膜を塗布した後、回折によって露光強度を低くするためのスリットパターンと完全（ｆｕｌｌ）−露光パターンを同時に有するマスク４００又はハーフトーンマスクを利用して、前記フォトレジスト膜を露光及び現像する。そうすると、前記データ配線３１２上のコンタクト３領域では第１厚さを有し、前記ソース／ドレーン領域３０５Ｓ、３０５Ｄ上のコンタクト２領域及びコンタクト１領域では完全に除去され、残り領域では前記第１厚さより厚い第２厚さを有する第１フォトレジストパターン３２０が形成される。
【０１１３】
図２６を参照すれば、前記第１フォトレジストパターン３２０をエッチングマスクとして利用して、前記第２層間絶縁膜３１６をエッチングする。そうすると、コンタクト１及びコンタクト２領域では第２層間絶縁膜３１６が完全に除去されるが、コンタクト３領域では第２層間絶縁膜３１６がそのまま残ることになる。
【０１１４】
図２７を参照すれば、前記第１フォトレジストパターン３２０をエッチバックして均一な厚さを有する第２フォトレジストパターン３２０ａを形成する。
【０１１５】
図２８を参照すれば、前記第２フォトレジストパターン３２０ａをエッチングマスクとして利用して、露出された第２層間絶縁膜３１６、第１層間絶縁膜３１０及びゲート絶縁膜３０６をドライエッチングする。そうすると、アクティブパターン３０４のドレーン領域３０５Ｄを露出させる第１コンタクトホール３１６ａ、ソース領域３０５Ｓを露出させる第２コンタクトホール３１６ｂ及びデータ配線３１２を露出させる第３コンタクトホール３１６ｃが同時に形成される。
【０１１６】
続いて、図示しなかったが、アッシング及びストリップ工程により前記第２フォトレジストパターン３２０ａを除去する。その後、前記コンタクトホール３１６ａ、３１６ｂ、３１６ｃ及び第２層間絶縁膜３１６上に導電膜を蒸着する。続けて、フォトリソグラフィにより前記導電膜をパターニングして、図１６に示したようにドレーン電極３１８ａ及び画素電極３１８ｂを同時に形成する。
【０１１７】
上述した本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【０１１８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【０１１９】
【発明の効果】
上述したように本発明の第１実施形態によると、同一物質を使用することができるデータ配線と画素電極を同一な層で形成し、前記画素電極と前記データ配線をアクティブパターンのソース領域とドレーン領域（又はドレーン領域とソース領域）に各々連結するためのコンタクトホールを同時に形成する。即ち、前記画素電極と同一な層から成ったデータ配線を通じて薄膜トランジスターのドレーン領域に信号が伝達される。かつ、別途のソース電極なしに前記画素電極が薄膜トランジスターのソース領域に直接連結される。従って、マスクの数を従来の７枚から５枚に減らすことができるので、工程の単純化を図ることができる。
【０１２０】
本発明の第２実施形態によると、前記第１実施形態のように同一な層で形成されたデータ配線と画素電極が外部に露出されることを防止するために、その上に保護膜を形成する。この時、パッド領域の保護膜は除去されるべきであるので、前記第１実施形態に比べて前記保護膜をパターニングするためのマスクが一つがさらに追加される。
【０１２１】
本発明の第３実施形態によると、フォトレジストパターンにより層間絶縁膜の表面が露出されないため、ゲート絶縁膜をエッチングするときに、層間絶縁膜の表面が損傷されることを防止することができる。
【０１２２】
本発明の第４実施形態によると、データ配線をまず形成した後にいろいろなコンタクトホールを同時に形成し、画素電極及び前記データ配線に連結される電極を同一な層で形成する。即ち、前記データ配線に印加される画像信号が前記画素電極と同一な層から成ったドレーン電極を通じて、薄膜トランジスターのドレーン領域に伝達される。かつ、別途のソース電極なしに、前記画素電極が薄膜トランジスターのソース領域と直接連結されるので、マスクの数を従来の７枚から６枚に減らすことができる。
【０１２３】
本発明の第５実施形態によると、データ配線と画素電極を絶縁させるための第２層間絶縁膜をアクリル系感光性有機物で形成する場合、別途のエッチング工程なしに、露光工程内の現像を通じて、第２層間絶縁膜をパターニングした後、フッ素系列のガスを使用するドライエッチング工程に対する酸化膜（又は窒化膜）とメタル膜のエッチング特性差異を利用してデータ配線及びソース／ドレーン領域を露出させるコンタクトホールを一回のフォトリソグラフィにより形成することができる。
【０１２４】
本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【０１２５】
従って、本発明の液晶表示装置用薄膜トランジスターの製造方法によると、従来に方法に比べてマスクの数を減らして工程を単純化させることができる。
【図面の簡単な説明】
【図１】 従来の７枚マスクを使用する多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２】 従来の７枚マスクを使用する多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図３】 本発明の第１実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【図４】 本発明の第１実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【図５】 図４のＢ−Ｂ′線に沿う多結晶シリコン薄膜トランジスターの断面図である。
【図６】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図７】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図８】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図９】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１０】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１１】 本発明の第２実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【図１２】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１３】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１４】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１５】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１６】 本発明の第４実施形態による多結晶シリコン薄膜トランジスターの平面図である。
【図１７】 本発明の第４実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【図１８】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１９】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２０】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２１】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２２】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２３】 本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２４】 本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２５】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２６】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２７】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２８】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【符号の説明】
１００、３００ 半導体装置
１０２、３０２ 遮断膜
１０４、３０４ アクティブパターン
１０６、３０６ ゲート絶縁膜
１０８、３０８ ゲートライン
１０８ａ、３０８ａ ゲート電極
１０８ｂ、３０８ｂ キャパシタ配線
１０８ｃ ゲートパッド
１０８ｄ 信号伝達用配線
１１０、３１０、３１４、３１５ 層間絶縁膜
１１２ａ、１１２ｂ、１１２ｃ、３１６ａ、３１６ｂ、３１６ｃ コンタクトホール
１１４ａ、３１２ データ配線
１１４ｂ、３１８ｂ 画素電極
３１８ａ ドレーン電極
１１６ 保護膜
【発明の属する技術分野】
本発明は薄膜トランジスター及びその製造方法に関するものであり、より詳細には、駆動回路のための相補形モス（ＣＭＯＳ）構造を内蔵することができるようにｐ形トランジスターとｎ形トランジスターとを共に具備する液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、情報化社会において、電子ディスプレー装置の役割はますます大事になり、各種電子ディスプレー装置が多様な産業分野に広範囲に使用されている。
【０００３】
一般的に電子ディスプレー装置というものは多様な情報などを視覚を通じて人間に伝達する装置をいう。即ち、電子ディスプレー装置とは各種電子機器から出力される電気的な情報信号を人間の視覚により認識可能である光情報信号へ変換する電子装置であり、人間と電子機器を連結する架橋的な役割を担当する装置と言える。
【０００４】
このような電子ディスプレー装置において、光情報信号が発光現象によって表示される場合には発光型表示（ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われ、反射、散乱、干渉現象などによって光変調で表示される場合には受光型表示（ｎｏｎ−ｅｍｉｓｓｉｖｅ ｄｉｓｐｌａｙ）装置と言われる。能動型表示装置とも言われる前記発光型表示装置としては、陰極線管（ＣＲＴ）、プラズマディスプレーパネル（ＰＤＰ）、発光ダイオード（ＬＥＤ）及びエレクトロルミネセント（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ：ＥＬＤ）などを挙げることができる。かつ、受動型表示装置である前記受光型表示装置としては、液晶表示装置（ＬＣＤ又はｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｄｉｓｐｌａｙ：ＥＣＤ）及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｉｍａｇｅ ｄｉｓｐｌａｙ：ＥＰＩＤ）などを挙げることができる。
【０００５】
テレビやコンピュータ用モニターなどのような画像表示装置に使用される一番長い歴史を有するディスプレー装置である陰極線管（ＣＲＴ）は表示品質及び経済性などの面で一番高い占有率を有しているが、重量が大きい、容積が大きい及び消費電力が高いなどのような短所を多く有している。
【０００６】
しかし、半導体技術の急速な進歩によって各種電子装置の固体化、低電圧化及び低電力化と共に電子機器の小型及び軽量化に従って新しい環境に適合する電子ディスプレー装置、即ち薄くて軽くかつ低い駆動電圧及び低い消費電力の特性を備えた平板パネル型ディスプレー装置に対する要求が急激に増大している。
【０００７】
現在開発された多種の平板ディスプレー装置のうちで、液晶表示装置は、それと異なるディスプレー装置に比べて薄くて軽く、低い消費電力及び低い駆動電圧を備えていると同時に、陰極線管に近い画像表示が可能であるので、多様な電子装置に広範囲に使用されている。
【０００８】
液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層から成り、前記電極に電圧を印加して前記液晶層の液晶分子を再配列させて、透過される光の量を調節するディスプレー装置である。
【０００９】
液晶表示装置のうちでも、現在、主に使用されるのは二枚の基板に各々電極が形成されており、各電極に印加される電圧をスイッチングする薄膜トランジスターを具備する装置であり、前記薄膜トランジスターは二枚の基板のうち、一枚に形成されることが一般的である。
【００１０】
画素部に薄膜トランジスターを利用する液晶表示装置は、非晶質形と多結晶形に区分されるが、多結晶形装置は素子動作を高速化することができ、素子の低電力の駆動が可能であり、画素部薄膜トランジスターと駆動回路用半導体素子を共に形成することができるという長所を有する。かつ、通常の液晶表示装置の駆動回路は回路性能を高めるために、相異した導電形のトランジスターの相補的動作が可能なＣＭＯＳ構造を有する。
【００１１】
しかし、同一な基板にｎ−チャネルトランジスターとｐ−チャネルトランジスターを共に形成する工程は、単一チャネル形トランジスターを形成する非晶質形薄膜トランジスター液晶表示装置を製造する工程に比べて、多結晶形薄膜トランジスター液晶表示装置を製造する工程はさらに複雑になり難しくなる。通常、液晶表示装置の薄膜トランジスターが形成される基板は、マスクを利用したフォトリソグラフィを通じて製造することが一般的であるが、現在は７枚乃至９枚のマスクを使用している。
【００１２】
図１及び図２は従来の７枚マスクを使用して、トップ−ゲート（ｔｏｐ−ｇａｔｅ）構造の多結晶シリコン薄膜トランジスターを製造する方法を説明するための断面図として、薄膜トランジスターが形成される基板の画素部を図示する。
【００１３】
図１を参照すれば、ガラス、石英又はサファイアから成った透明基板１０の全面にシリコン酸化物から成った遮断膜１２を形成する。前記遮断膜１２は後続の非晶質シリコン膜の結晶化の間に、前記透明基板１０内の各種不純物がシリコン膜に浸透することを防止する役割を有する。
【００１４】
前記遮断膜１２上に非晶質シリコン膜を蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン１４を形成する（第１マスク使用）。
【００１５】
前記アクティブパターン１４及び前記遮断膜１２上にゲート絶縁膜１６及びゲート導電膜を順に蒸着する。続いて、フォトリソグラフィによりｐ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｐ形薄膜トランジスターのゲート電極（図示せず）を形成した後（第２マスク使用）、ソース/ドレーン領域を形成するためにｐ形不純物をイオン注入する。続いて、フォトリソグラフィによりｎ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｎ形薄膜トランジスターのゲート電極１８を形成した後（第３マスク使用）、ソース/ドレーン領域（１５Ｓ、１５Ｄ）を形成するためにｎ形不純物をイオン注入する。前記ソース／ドレーンにイオン注入をするときに、前記ゲート電極１８は不純物を遮断して、その下部のアクティブパターン１４にチャネル領域１５Ｃを定義する。ここで、前記ｐ形薄膜トランジスターとｎ形薄膜トランジスターのゲート及びソース／ドレーン形成工程はその手順が変わっても関係ない。
【００１６】
続いて、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するために、レーザビームなどを利用したアニーリングを実施した後、前記ゲート電極１８及びゲート絶縁膜１６上にＳｉＯ2、ＳｉＮXのような無機絶縁物質や有機絶縁物質から成った層間絶縁膜２０を形成する。フォトリソグラフィにより前記層間絶縁膜２０及びゲート絶縁膜１６を部分的にエッチングして、前記アクティブパターン１４のソース領域（１５Ｓ）を露出させる第１コンタクトホール２２ａ及びドレーン領域（１５Ｄ）を露出させる第２コンタクトホール２２ｂを形成する（第４マスク使用）。
【００１７】
前記第１及び第２コンタクトホール２２ａ、２２ｂと層間絶縁膜２０上にメタル層を蒸着し、フォトリソグラフィにより前記メタル層をパターニングして、ソース／ドレーン電極２６ａ、２６ｂ及びデータ配線２６ｃを形成する（第５マスク使用）。
【００１８】
図２を参照すれば、前記ソース／ドレーン電極２６ａ、２６ｂ、データ配線２６ｃ及び層間絶縁膜２０上に無機絶縁物質又は有機絶縁物質から成った保護膜２８を形成する。フォトリソグラフィにより前記保護膜２８を部分的にエッチングして、前記ソース電極２６ａを露出させるビアホール３０を形成する（第６マスク使用）。
【００１９】
続いて、前記ビアホール３０及び保護膜２８上に透明導電膜又は反射導電膜を蒸着した後、これをフォトリソグラフィによりパターニングして、前記ビアホール３０を通じて前記ソース電極２６ａと連結される画素電極３２を形成する（第７マスク使用）。
【００２０】
上述した従来方法によると、トップ−ゲート構造を製造するためにアクティブパターン、ｐ形薄膜トランジスターのゲート電極、ｎ形薄膜トランジスターのゲート電極、コンタクトホール、データ配線、ビアホール及び画素電極の総７回のフォトリソグラフィが必要であり、これによって総７枚のマスクが要求される。
【００２１】
フォトリソグラフィの数が増えるほど工程費用と工程誤謬の確率が増加して製造原価を高める原因になるので、多晶質シリコン薄膜トランジスターを製造する工程でマスクの数を減らすことができる技術開発が要求されている。
【００２２】
【発明が解決しようとする課題】
本発明の第１目的は、同一物質を使用することができる複数層を同一な層に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターを提供するものである。
【００２３】
本発明の第２目的は、同一物質を使用することができる複数層を同一な層に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供するものである。
【００２４】
本発明の第３目的は、コンタクトホールとビアホールを同時に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターを提供するものである。
【００２５】
本発明の第４目的は、コンタクトホールとビアホールを同時に形成して、マスクの数を減らすことができる液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供するものである。
【００２６】
【課題を解決するための手段】
上述した第１目的を達成するための本発明は、基板上に形成されたアクティブパターンと、前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、前記ゲート配線及び前記ゲート絶縁膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記第２不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線と、及び前記層間絶縁膜上に前記データ配線と同一な層で形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、前記ゲート絶縁膜上に前記ゲート配線と同一な層で形成され、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線と、を含む液晶表示装置用多結晶シリコン薄膜トランジスターを提供する。更に、このトランジスターにおいては、前記データ配線は前記第１コンタクトホールと前記信号伝達用配線上へ前記層間絶縁膜に形成された第３コンタクトホールを通じて、前記信号伝達用配線と前記第２不純物領域を連結する。
【００２７】
上述した第２目的を達成するための本発明は、基板上にアクティブパターンを形成する段階と、前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート導電膜を形成する段階と、前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、前記ゲート配線及び前記ゲート絶縁膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜及び前記ゲート絶縁膜を部分的にエッチングして、前記第２不純物領域を露出させる第１コンタクトホール及び第１不純物領域を露出させる第２コンタクトホールを形成する段階と、前記層間絶縁膜と前記第１及び第２コンタクトホール上に導電膜を形成する段階と、及び前記導電膜をパターニングして前記第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線及び前記第２コンタクトホールを通じて前記第１不純物領域と連結される画素電極を形成する段階とを含む液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供する。更に、このトランジスターの製造方法においては、前記ゲート導電膜をパターニングして前記ゲート配線を形成する段階では、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線を同時に形成する段階を含む。
【００２８】
上述した第３目的を達成するための本発明は、基板上に形成されたアクティブパターンと、前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、前記ゲート配線及び前記ゲート絶縁膜上に形成された第１層間絶縁膜と、前記第１層間絶縁膜上に形成されたデータ配線と、前記データ配線及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記２層間絶縁膜上に形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記第１層間絶縁膜及び第２層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、及び前記第２層間絶縁膜上に前記画素電極と同一な層で形成され、前記第２不純物領域上へ前記ゲート絶縁膜、前記第１層間絶縁膜及び第２層間絶縁膜にわたって形成された第１コンタクトホールと前記データ配線上へ前記第２層間絶縁膜に形成された第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極を含む液晶表示装置用多結晶シリコン薄膜トランジスターを提供する。
【００２９】
上述した第４目的を達成するための本発明は、基板上にアクティブパターンを形成する段階と、前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート導電膜を形成する段階と、前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、前記ゲート配線及び前記ゲート絶縁膜上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上にデータ配線を形成する段階と、前記第１層間絶縁膜及び前記データ配線上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜、前記第１層間絶縁膜又は前記ゲート絶縁膜を部分的にエッチングして、第２不純物領域を露出させる第１コンタクトホール、前記第１不純物領域を露出させる第２コンタクトホール及びデータ配線を露出させる第３コンタクトホールを形成する段階と、前記第２層間絶縁膜上に導電膜を形成する段階と、及び前記導電膜をパターニングして前記第１コンタクトホールと前記第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極及び前記第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極を形成する段階を含む液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法を提供する。
【００３０】
本発明の第１実施形態によると、同一物質を使用することができるデータ配線と画素電極を同一な層で形成し、前記画素電極と前記データ配線をアクティブパターンのソース領域とドレーン領域（又はドレーン領域とソース領域）に各々連結するためのコンタクトホールを同時に形成する。従って、マスクの数を従来の７枚から５枚に減らすことができるので、工程の単純化を図ることができる。
【００３１】
本発明の第２実施形態によると、前記第１実施形態のように同一な層で形成されたデータ配線と画素電極が外部に露出されることを防止するために、その上に保護膜を形成する。この時、パッド領域の保護膜は除去されるべきであるので、前記第１実施形態に比べて、前記保護膜をパターニングするためのマスクがもう一つ追加される。従って、マスクの数は総６枚になる。
【００３２】
本発明の第３実施形態によると、フォトレジストパターンにより層間絶縁膜の表面が露出されない状態でゲート絶縁膜をエッチングして、コンタクトホールを形成するために、層間絶縁膜の表面が損傷されることを防止することができる。
【００３３】
本発明の第４実施形態によると、データ配線をまず形成した後、多数のコンタクトホールを同時に形成し、画素電極及び前記データ配線に連結される電極を同一な層で形成する。従って、マスクの数を従来の７枚から６枚に減らすことができる。
【００３４】
本発明の第５実施形態によると、データ配線と画素電極を絶縁させるための第２層間絶縁膜を感光性有機物で形成する場合、別途のエッチング工程なしに、露光工程のうちの現像を通じて第２層間絶縁膜をパターニングした後、フッ素系列のガスを使用するドライエッチング工程に対する酸化膜（又は窒化膜）とメタル膜のエッチング特性差異を利用して、データ配線及びソース／ドレーン領域を露出させるコンタクトホールを１回のフォトリソグラフィにより形成することができる。
【００３５】
本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
【００３７】
〈実施形態１〉
図３は本発明の第１実施形態に従う多結晶シリコン薄膜トランジスターの断面図である。
【００３８】
図３を参照すれば、ガラス、石英又はサファイアのような絶縁物質から成った透明基板１００上にシリコン酸化物より成った遮断膜１０２が形成される。前記遮断膜１０２上に多結晶シリコンより成ったアクティブパターン１０４が形成される。前記アクティブパターン１０４にはキャパシタの下部電極１０５Ｔが一体で形成される。
【００３９】
前記アクティブパターン１０４及び遮断膜１０２上にシリコン窒化物又はシリコン酸化物からなったゲート絶縁膜１０６が形成される。前記ゲート絶縁膜１０６上に前記アクティブパターン１０４を横切ってソース／ドレーン領域１０５Ｓ、１０５Ｄとチャネル領域１０５Ｃを限定するゲート電極１０８ａが形成される。即ち、アクティブパターン１０４とゲート電極１０８ａが重なる部分はトランジスターのチャネル領域１０５Ｃになり、前記チャネル領域１０５Ｃを隔てて、分割されたアクティブパターン１０４の一方がソース領域１０５Ｓ、他方がドレーン領域１０５Ｄになる。この時、前記ソース領域１０５Ｓとドレーン領域１０５Ｄはその位置が互いに代わることができる。
【００４０】
かつ、前記ゲート電極１０８ａと同一な層にキャパシタ配線（即ち、キャパシタの上部電極）１０８ｂ及び外部の集積回路部（図示せず）からの照射信号を受けるためのゲートパッド１０８ｃが形成される。この時、キャパシタ容量を増加させるために、前記アクティブパターン１０４のソース領域１０５Ｓが前記キャパシタ配線１０８ｂと重なるようにアクティブパターン１０４を広く形成することができる。
【００４１】
前記ゲート電極１０８ａ、キャパシタ配線１０８ｂ、ゲートパッド１０８ｃ及びゲート絶縁膜１０６上にはＳｉＯ2、ＳｉＮXのような無機絶縁物質や有機絶縁物質から成った層間絶縁膜１１０が形成される。
【００４２】
前記層間絶縁膜１１０上には同一な層から成ったデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃが形成される。前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上へ前記ゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第１コンタクトホール１１２ａを通じて、前記ドレーン領域１０５Ｄと連結される。前記データ配線１１４ａは画像信号をドレーン領域１０５Ｄに伝達する役割をする。
【００４３】
前記画素電極１１４ｂは前記ソース領域１０５Ｓ上へ前記ゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第２コンタクトホール１１２ｂを通じて、前記ソース領域１０５Ｓと直接連結される。前記画素電極１１４ｂは薄膜トランジスターから画像信号が印加されて上板の電極（図示せず）と共に電界を生成する役割を有し、前記ソース領域１０５Ｓから画像信号の伝達を受ける。
【００４４】
前記ゲートパッド導電パターン１１４ｃはゲートパッド１０８ｃ上へ層間絶縁膜１１０に形成された第４コンタクトホール１１２ｃを通じて前記ゲートパッド１０８ｃと連結される。
【００４５】
本発明の第１実施形態によると、前記層間絶縁膜１１０及び前記ゲート絶縁膜１０６をエッチングして第１コンタクトホール１１２ａと第２コンタクトホール１１２ｂを同時に形成した後、導電膜を蒸着し、これをパターニングしてデータ配線１１４ａ及び画素電極１１４ｂを同時に形成する。
【００４６】
図４は本発明の第１実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図であり、図５は図４のＢ−Ｂ′線による多結晶シリコン薄膜トランジスターの断面図である。ここで、図３は図４のＡ−Ａ′線による断面図になる。
【００４７】
図４及び図５を参照すれば、透明基板上にアルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったゲート配線が形成される。前記ゲート配線はキャパシタ配線１０８ｂと並んで第１方向（即ち、横方向）に延びるゲートライン１０８、前記ゲートライン１０８の縁に連結されて、外部から印加された照射信号を前記ゲートライン１０８に伝達するゲートパッド（図３の１０８ｃ参照）、及びゲートライン１０８の一部分である薄膜トランジスターのゲート電極（図３の１０８ａ参照）を含む。
【００４８】
前記ゲート配線上には、第２方向（即ち、縦方向）に延びるデータ配線１１４ａが位置し、前記データ配線１１４ａと重なるようにアクティブパターン１０４が形成される。前記アクティブパターン１０４はゲートライン１０８の一部であるゲート電極によって横断される。前記キャパシタ配線１０８ｂの相当部分が前記アクティブパターン１０４からゲート電極に横断された下側領域、即ちソース領域と重なる。前記アクティブパターン１０４のうち、データ配線１１４ａと重なる部分は、ドレーン領域になる。即ち、前記ドレーン領域上に形成される第１コンタクトホール１１２ａを通じて、前記データ配線１１４ａがドレーン領域上に直接連結される。前記アクティブパターン１０４のうち、前記ソース領域上に第２コンタクトホール１１２ｂが形成され、前記データ配線１１４ａと同一な層で形成される画素電極１１４ｂが前記第２コンタクトホール１１２ｂを通じてソース領域と直接連結される。
【００４９】
かつ、前記ゲートライン１０８から所定間隔を置いて、信号伝達用配線１０８ｄがゲートライン１０８と垂直に直交した第２方向（即ち、縦方向）に長く形成される。前記信号伝達用配線１０８ｄはゲート配線のためのゲート導電膜をパターニングするときに共に形成される。前記信号伝達用配線１０８ｄはデータ配線１１４ａを通じて薄膜トランジスターのドレーン領域１０５Ｄと連結されて、前記ドレーン領域１０５Ｄに画像信号を伝達する。この時、前記データ配線１１４ａはドレーン領域１０５Ｄに形成された第１コンタクトホール１１２ａと前記信号伝達用配線１０８ｄに形成された第３コンタクトホール１１２ｄを通じて前記信号伝達用配線１０８ｄとドレーン領域１０５Ｄを連結する。
【００５０】
図６乃至図１０は図４のＡ−Ａ′線による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図として、薄膜トランジスターが形成される基板の画素部を図示する。
【００５１】
図６はアクティブパターン１０４を形成する段階を図示する。ガラス、石英又はサファイアのような絶縁物質から成った透明基板１００上にシリコン酸化物を約１０００Aの厚さで蒸着して、遮断膜１０２を形成する。前記遮断膜１０２は省略することができるが、後続の非晶質シリコン膜の結晶化の間に、前記透明基板１００内の各種不純物がシリコン膜に浸透することを防止するために使用することが望ましい。
【００５２】
前記遮断膜１０２上に非晶質シリコン膜を化学気相蒸着（ＣＶＤ）方法によって約５００Aの厚さで蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン１０４を形成する（第１マスク使用）。
【００５３】
図７はゲート配線を形成する段階を図示する。前記アクティブパターン１０４及び前記遮断膜１０２上にシリコン窒化物又はシリコン酸化物をＣＶＤ方法により蒸着して、ゲート絶縁膜１０６を形成する。前記ゲート絶縁膜１０６上にゲート導電膜として、例えば、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を蒸着した後、フォトリソグラフィにより前記ゲート導電膜をパターニングして、ゲート配線及びキャパシタ配線１０８ｂを形成する。
【００５４】
前記ゲート配線は表示領域内に形成されるゲートライン（図４の１０８参照）、前記ゲートラインの一部であるゲート電極１０８ａ及び表示領域の外に位置したパッド領域に形成されるゲートパッド１０８ｃを含む。前記ゲートパッド１０８ｃは外部から印加された照射信号を前記ゲートライン１０８に伝達する役割を有する。本実施形態によると、前記ゲート配線を形成するときに、ゲートライン１０８と所定間隔をおいて、ゲートライン１０８と垂直に直交した方向に延びる信号伝達用配線（図４の１０８ｄ参照）を形成する。前記信号伝達用配線は後続工程でデータ配線と連結され、ドレーン領域１０５Ｄに画像信号を伝達する役割を有する。
【００５５】
以下、ゲートパターニング工程を詳細に説明する。
まず、フォトリソグラフィによりｐ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｐ形薄膜トランジスターのゲート電極（図示せず）を形成した後（第２マスク使用）、ソース／ドレーン領域を形成するためにｐ形不純物をイオン注入する。続けて、フォトリソグラフィによりｎ形薄膜トランジスター領域のゲート導電膜をエッチングして、ｎ形薄膜トランジスターのゲート電極１０８ａを形成した後（第３マスク使用）、ソース／ドレーン領域１０５Ｓ、１０５Ｄを形成するためにｎ形不純物をイオン注入する。前記ソース／ドレーンイオン注入をするときに、前記ゲート電極１０８ａは不純物を遮断してその下部のアクティブパターン１０４にチャネル領域１０５Ｃを定義する。ここで、前記ｐ形薄膜トランジスターとｎ形薄膜トランジスターのゲート及びソース／ドレーン形成工程は、その手順が変わっても関係ない。かつ、前記ｎ形薄膜トランジスターのソース／ドレーンをＬＤＤ構造で形成することもできる。
【００５６】
図示された画素部領域には表示されなかったが、ＣＭＯＳ構造を有する駆動回路を形成するための駆動回路部は、ｐ形薄膜トランジスターのゲート電極パターニング及びソース／ドレーンイオン注入のためのマスク工程とｎ形薄膜トランジスターのゲート電極パターニング及びソース／ドレーンイオン注入のためのマスク工程とから成る。例えば、駆動回路部のｎ形薄膜トランジスター領域に対するマスク工程で、画素部ｎ形薄膜トランジスターを形成するためのゲート電極パターニング及びソース／ドレーンイオン注入が共に成る。
【００５７】
図８は層間絶縁膜１１０を形成する段階を図示する。上述したようにゲート電極パターニング及びソース／ドレーンイオン注入工程を完了した後、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するためにレーザビームなどを利用したアニーリングを実施する。続いて、前記ゲート配線、キャパシタ配線１０８ｂ及びゲート絶縁膜１０６上に層間絶縁膜１１０を数千Aの厚さで形成する。前記層間絶縁膜１１０はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成されることもでき、アクリル系感光性有機絶縁物質で形成されることもできる。感光性有機膜を使用する場合、別途のエッチング工程なしに露光工程内の現像を通じてパターニングが可能になる。かつ、有機物質から成った層間絶縁膜１１０の上面に部分的な光量を調節する露光及び現像工程を通じてエンボシング（多数のレンズ形状を有する凸部位）を形成し、その上に反射物質から成った画素電極を形成すると、前記エンボシング部分は液晶を透過する光を散乱させて視野角を改善することができる。
【００５８】
図９はコンタクトホールを形成する段階を図示する。フォトリソグラフィにより前記層間絶縁膜１１０をエッチング又は現像した後、ゲート絶縁膜１０６を部分的にエッチングして、アクティブパターン１０４のドレーン領域１０５Ｄを露出させる第１コンタクトホール１１２ａ、ソース領域１０５Ｓを露出させる第２コンタクトホール１１２ｂ、前記信号伝達用配線（図４の１０８ｄ参照）を露出させる第３コンタクトホール１１２ｄ及び前記ゲートパッド１０８ｃを露出させる第４コンタクトホール１１２ｃを形成する（第４マスク使用）。
【００５９】
図１０は前記第１、第２、第４コンタクトホール（１１２ａ、１１２ｂ、１１２ｃ）と層間絶縁膜１１０上に導電膜１１４を蒸着する段階を図示する。本実施形態では、前記導電膜１１４をパターニングして、データ配線１１４ａと画素電極１１４ｂを形成するために、反射型液晶表示装置の場合、導電膜１１４にアルミニウム（Ａｌ）のように反射率が高いメタルを使用する。透過形液晶表示装置の場合には、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のような透明導電膜を使用する。
【００６０】
続いて、フォトリソグラフィにより前記導電膜１１４をパターニングして、図３に図示したようにデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃを形成する（第５マスク使用）。前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上へゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第１コンタクトホール１１２ａを通じて、前記ドレーン領域１０５Ｄと連結される。かつ、前記データ配線１１４ａは前記ドレーン領域１０５Ｄ上に形成された第１コンタクトホール１１２ａと前記信号伝達用配線（図４の１０８ｄ参照）上に形成された第３コンタクトホール（図４の１１２ｄ参照）を通じて前記信号伝達配線１０８ｄとドレーン領域１０５Ｄを連結する。
【００６１】
前記画素電極１１４ｂはソース領域１０５Ｓ上へゲート絶縁膜１０６と層間絶縁膜１１０にわたって形成された第２コンタクトホール１１２ｂを通じて、前記ソース領域１０５Ｓと直接連結される。ゲートパッド導電パターン１１４ｃはゲートパッド１０８ｃ上へ層間絶縁膜１１０に形成された第４コンタクトホール１１２ｃを通じてゲートパッド１０８ｃと連結される。
【００６２】
上述した本発明の第１実施形態によると、同一物質に使用することができるデータ配線１１４ａと画素電極１１４ｂを同一な層で形成し、前記画素電極１１４ｂとデータ配線１１４ａをアクティブパターン１０４のソース領域１０５Ｓとドレーン領域１０５Ｄに各々連結するためのコンタクトホール１１２ａ、１１２ｂを同時に形成する。従って、マスクの数を従来の７枚から５枚に減らして工程の単純化を図ることができる。
【００６３】
〈実施形態２〉
図１１は本発明の第２実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００６４】
図１１を参照すれば、上述した本発明の第１実施形態と同一な方法によりデータ配線１１４ａ、画素電極１１４ｂ及びゲートパッド導電パターン１１４ｃを同時に形成した後（第５マスク使用）、結果物の全面にシリコン窒化物（ＳｉＮX）のような無機絶縁物質を蒸着して保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１１６を形成する。続いて、フォトリソグラフィにより前記ゲートパッド導電パターン１１４ｃ上の保護膜１１６をエッチングして前記ゲートパッド導電パターン１１４ｃを露出させる（第６マスク使用）。前記保護膜１１６は画素電極１１４ｂとその上板の電極が電界を生成するに影響を及ぼさない程度の厚さで形成することが望ましい。
【００６５】
上述した本発明の第２実施形態によると、前記データ配線１１４ａと画素電極１１４ｂが外部に露出されることを防止するために、その上に保護膜１１６を形成する。この時、パッド領域の保護膜は除去されるべきであるので、上述した第１実施形態に比べて保護膜１１６のパターニングのためのマスク一つが追加される。従って、マスクの数は総６枚になるが、前記データ配線１１４ａ及び画素電極１１４ｂが汚染されることを防止し、パターンを保護することができるという長所がある。
【００６６】
〈実施形態３〉
図１２は乃至図１５は本発明の第３実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００６７】
図１２を参照すれば、上述した本発明の第１実施形態と同一な方法により透明基板１００上に遮断膜１０２、アクティブパターン１０４、ゲート絶縁膜１０６、ゲート配線及びキャパシタ配線１０８ｂを形成する。ゲート配線は表示領域内に形成されるゲートライン、前記ゲートラインの一部であるゲート電極１０８ａ及び表示領域の外側に位置したパッド領域に形成されるゲートパッド１０８ｃを含む。前記ゲート配線を形成するときに、ゲートラインと所定間隔を置いて、ゲートラインと垂直に直交した方向に延びる信号伝達用配線（図示せず）を共に形成する。
【００６８】
続いて、前記ゲート配線、キャパシタ配線１０８ｂ及びゲート絶縁膜１０６上に有機絶縁物質を数千Aの厚さで塗布して、層間絶縁膜１１０を形成した後、前記層間絶縁膜１１０上にフォトレジスト膜１１１を塗布する。
【００６９】
図１３を参照すれば、前記フォトレジスト膜１１１を露光及び現像してコンタクトホール領域を定義するフォトレジストパターン１１１ａを形成する。
【００７０】
図１４を参照すれば、前記フォトレジストパターン１１１ａをマスクとして利用して露出された層間絶縁膜１１０を現像する。そうすると、コンタクトホール領域の層間絶縁膜１１０が除去される。
【００７１】
図１５を参照すれば、前記フォトレジストパターン１１１ａをエッチングマスクとして利用して露出されたゲート絶縁膜１０６をドライエッチングする。そうすると、アクティブパターン１０４のドレーン領域１０５Ｄを露出させる第１コンタクトホール１１２ａ、ソース領域１０５Ｓを露出させる第２コンタクトホール１１２ｂ、信号伝達用配線を露出させる第３コンタクトホール（図示せず）及びゲートパッド１０８ｃを露出させる第４コンタクトホール１１２ｃが同時に形成される。
【００７２】
続いて、図示しなかったが、アッシング及びストリップ工程により前記フォトレジストパターン１１１ａを除去する。その後、前記コンタクトホール及び層間絶縁膜１１０上に導電膜を蒸着し、これをフォトリソグラフィによりパターニングして、データ配線、画素電極及びゲートパッド導電パターンを同時に形成する。
【００７３】
上述した本発明の第３実施形態によると、有機絶縁物資から成った層間絶縁膜１１０を現像した後、ゲート絶縁膜１０６をドライエッチングするときに、フォトレジストパターン１１１ａが層間絶縁膜１１０の表面を保護し、前記ドライエッチング工程の高密度プラズマによる層間絶縁膜１１０の表面の損傷を防止する。即ち、前記フォトレジストパターン１１１ａによって層間絶縁膜１１０の表面が露出されない状態でゲート絶縁膜１０６をエッチングするために、層間絶縁膜１１０の表面が損傷されることを防止することができる。
【００７４】
〈実施形態４〉
図１６は本発明の第４実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【００７５】
図１６を参照すれば、ガラス、石英又はサファイアのような絶縁物質から成った透明基板３００上にシリコン酸化物から成った遮断膜３０２が形成される。前記遮断膜３０２上に多結晶シリコンからなるアクティブパターン３０４が形成される。前記アクティブパターン３０４にはキャパシタの下部電極３０５Ｔが一体で形成される。
【００７６】
前記アクティブパターン３０４及び遮断膜３０２上にシリコン窒化物又はシリコン酸化物からなったゲート絶縁膜３０６が形成される。前記ゲート絶縁膜３０６上に前記アクティブパターン３０４を横切ってソース／ドレーン領域３０５Ｓ、３０５Ｄとチャネル領域３０５Ｃを限定するゲート電極３０８ａが形成される。即ち、アクティブパターン３０４とゲート電極３０８ａが重なる部分はトランジスターのチャネル領域３０５Ｃになり、前記チャネル領域３０５Ｃを隔てて、分割されたアクティブパターン３０４の一方がソース領域３０５Ｓ、他方がドレーン領域３０５Ｄになる。この時、前記ソース領域３０５Ｓとドレーン領域３０５Ｄはその位置が互いに代わることができる。
【００７７】
かつ、前記ゲート電極３０８ａと同一な層にキャパシタ配線（即ち、キャパシタの上部電極）３０８ｂ及び外部の集積回路部から照射信号が印加されるためのゲートパッド（図示せず）が形成される。この時、キャパシタ容量を増加させるために、前記アクティブパターン３０４のソース領域３０５Ｓが前記キャパシタ配線３０８ｂと重なるようにアクティブパターン３０４を広く形成することができる。
【００７８】
前記ゲート電極３０８ａ、キャパシタ配線３０８ｂ及びゲート絶縁膜３０６上にはＳｉＯ2、ＳｉＮXのような無機絶縁物質やアクリル系感光性有機絶縁物質から成った第１層間絶縁膜３１０が形成される。
【００７９】
前記第１層間絶縁膜３１０上には、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったデータ配線３１２が形成される。前記データ配線３１２は画像信号をドレーン領域３０５Ｄに伝達する役割を有するので、信号伝達をするときに損失を低くするために導電性が優れるメタルで形成することが望ましい。
【００８０】
前記データ配線３１２及び第１層間絶縁膜３１０上にＳｉＯ2、ＳｉＮXのような無機絶縁物質やアクリル系感光性有機絶縁物質から成った第２層間絶縁膜３１４が形成される。前記第２層間絶縁膜３１４上には前記ソース領域３０５Ｓ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第２コンタクトホール３１６ｂを通じてソース領域３０５Ｓと直接連結される画素電極３１８ｂが形成される。かつ、前記第２層間絶縁膜３１４上には前記ドレーン領域３０５Ｄ上へゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第１コンタクトホール３１６ａと前記データ配線３１２上へ第２層間絶縁膜３１４に形成された第３コンタクトホール３１６ｃを通じて、前記データ配線３１２とドレーン領域３０５Ｄを連結させるドレーン電極３１８ａが形成される。
【００８１】
前記ドレーン電極３１８ａ及び画素電極３１８ｂは同一な層で形成される。前記ソース領域３０５Ｓとドレーン領域３０５Ｄの位置が変わっている場合には、前記データ配線３１２に連結される電極はソース電極になり、画素電極３１８ｂはドレーン領域３０５Ｄと直接連結される。
【００８２】
図１７は本発明の第４実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【００８３】
図１７を参照すれば、透明基板上にアルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層から成ったゲート配線が形成される。前記ゲート配線はキャパシタ配線３０８ｂと並んで第１方向（即ち、横方向）に延びるゲートライン３０８、前記ゲートライン３０８の縁に連結されて、外部から照射信号が印加されて、前記ゲートライン３０８に伝達するゲートパッド（図示せず）、及びゲートライン３０８の一部分である薄膜トランジスターのゲート電極（図１９の３０８ａ参照）を含む。
【００８４】
前記ゲート配線上には、前記第１方向と垂直に直交した前記２方向（即ち、縦方向）に延びるデータ配線３１２が長く形成される。前記データ配線３１２から所定間隔をおいて、アクティブパターン３０４が形成される。前記アクティブパターン３０４はゲートライン３０８の一部であるゲート電極によって横断される。前記キャパシタ配線３０８ｂの相当部分が前記アクティブパターン３０４からゲート電極に横断された下側領域、即ちソース領域と重なる。前記アクティブパターン３０４からゲート電極に横断された上側領域、即ち、ドレーン領域はドレーン電極３１８ａによって前記データ配線３１２と連結される。この連結のために、前記ドレーン領域に第１コンタクトホール３１６ａが形成され、前記データ配線３１２の所定領域に第３コンタクトホール３１６ｃが形成される。
【００８５】
前記アクティブパターン３０４のうち、前記ソース領域上に第２コンタクトホール３１６ｂ形成され、前記ドレーン電極３１８ａと同一な層で形成される画素電極３１８ｂが第２コンタクトホール３１６ｂを通じてソース領域と直接連結される。
【００８６】
図１８乃至図２２は図１７のＣ−Ｃ′線による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【００８７】
図１８はアクティブパターン３０４を形成する段階を図示する。ガラス、石英又はサファイアのような絶縁物質から成った透明基板３００上にシリコン酸化物を約１０００Aの厚さで蒸着して、遮断膜３０２を形成する。
【００８８】
前記遮断膜３０２上に非晶質シリコン膜を化学気相蒸着（ＣＶＤ）方法によって約５００Aの厚さで蒸着した後、レーザアニーリング又はファーネスアニーリング（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）を実施して、前記非晶質シリコン膜を多結晶シリコン膜に結晶化させる。続いて、前記多結晶シリコン膜をフォトリソグラフィによりパターニングしてアクティブパターン３０４を形成する（第１マスク使用）。
【００８９】
図１９はゲート配線を形成する段階を図示する。前記アクティブパターン３０４及び前記遮断膜３０２上にシリコン窒化物又はシリコン酸化物をＣＶＤ方法により蒸着して、ゲート絶縁膜３０６を形成する。前記ゲート絶縁膜３０６上にゲート導電膜として、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を蒸着する。フォトリソグラフィによりｐ形及びｎ形薄膜トランジスターのゲート導電膜をパターニングして、ゲート配線を形成し、ｐ形及びｎ形ソース／ドレーンイオン注入工程を実施する（第２マスク及び第３マスク使用）。この時、前記ゲート電極３０８ａと並んでキャパシタ配線３０８ｂを同時に形成することができる。
【００９０】
前記ゲート配線は表示領域内に形成されるゲートライン（図１７の３０８参照）、前記ゲートラインの一部であるゲート電極３０８ａ及び表示領域の外に位置したパッド領域に形成されるゲートパッド（図示せず）を含む。前記ゲートパッドは外部から照射信号が印加されて前記ゲートライン３０８に伝達する役割を有する。
【００９１】
図２０は層間絶縁膜３１０、データ配線３１２及び第２層間絶縁膜３１４を形成する段階を図示する。上述したようにゲート電極パターニング及びソース／ドレーンイオン注入工程を完了した後、ドーピングされたイオンを活性化させ、半導体層の損傷を治癒するためにレーザビームなどを利用したアニーリングを実施する。続いて、前記ゲート配線、キャパシタ配線３０８ｂ及びゲート絶縁膜３０６上に第１層間絶縁膜３１０を数千Aの厚さで形成する。前記第１層間絶縁膜３１０はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成されることもでき、アクリル系感光性有機絶縁物質で形成されることもできる。感光性有機膜を使用する場合、別途のエッチング工程なしに、露光工程内の現像を通じてパターニングが可能になる。
【００９２】
前記第１層間絶縁膜３１０上に導電膜を約２０００Aの厚さで蒸着し、フォトリソグラフィにより前記導電膜をパターニングしてデータ配線３１２を形成する（第４マスク使用）。前記データ配線は信号伝達をするときに、損失を減らすために導電性が優れるメタルで形成することが望ましく、アルミニウム（ＡＬ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金を積層した多重層を使用することができる。
【００９３】
前記データ配線３１２及び第１層間絶縁膜３１０上に第２層間絶縁膜３１４を数千Aの厚さで形成する。望ましくは、前記第２層間絶縁膜３１４はシリコン酸化物やシリコン窒化物又はこれらの組合せから成った無機絶縁物質で形成される。
【００９４】
図２１はコンタクトホールを形成する段階を図示する。フォトリソグラフィにより前記第２層間絶縁膜３１４、第１層間絶縁膜３１０及びゲート絶縁膜３０６を部分的にエッチングして、前記アクティブパターン３０４のドレーン領域３０５Ｄを露出させる第１コンタクトホール３１６ａ、ソース領域３０５Ｓを露出させる第２コンタクトホール３１６ｂ及びデータ配線３１２を露出させる第３コンタクトホール３１６ｃを形成する（第５マスク使用）。かつ、図示しなかったが、前記コンタクトホールを形成するときに、ゲートパッドを露出させる第４コンタクトホールも共に形成される。
【００９５】
ここで、前記第１及び第２コンタクトホール３１６ａ、３１６ｂは第２層間絶縁膜３１４、第１層間絶縁膜３１０及びゲート絶縁膜３０６をエッチングすべきものであり、前記第３コンタクトホール３１６ｃは第２層間絶縁膜３１４をエッチングすべきものであり、前記第４コンタクトホールは第２層間絶縁膜３１４と第１層間絶縁膜３１０をエッチングすべきものである。従って、エッチングされる層の数が異なるため、コンタクトホールが同時に形成されない問題が発生する可能性がある。
【００９６】
これを解決するために、本実施形態では前記エッチング工程をフッ素系列のガスを使用するドライエッチング工程により実施する。その場合、層間絶縁膜やゲート絶縁膜から成っている酸化膜や窒化膜は揮発性副産物が作られながら、続けてエッチングが進行される反面、データ配線を構成しているメタル膜はフッ素系列のガスと非揮発性副産物が作られてその表面がパッシベーションされるので、もうそれ以上のエッチングが進行されないか、あるいはエッチング速度が著しく低くなる。従って、このような特性を利用すると、第１及び第２コンタクトホール３１６ａ、３１６ｂ、第３コンタクトホール３１６ｃ及び第４コンタクトホールのように深さが相異するコンタクトホールを同時に形成することができる。
【００９７】
図２２は前記第１乃至第３コンタクトホール（３１６ａ、３１６ｂ、３１６ｃ）と第２層間絶縁膜３１４上に導電膜３１８を蒸着する段階を図示する。本実施形態では、前記導電膜３１８が画素電極としてパターニングされるため、反射型液晶表示装置の場合、導電膜３１８にアルミニウム（Ａｌ）のように反射率が高いメタルを使用する。透過形液晶表示装置の場合には、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）のような透明導電膜を使用する。
【００９８】
続いて、フォトリソグラフィにより前記導電膜３１８をパターニングして、図１６に図示したようにドレーン電極３１８ａ及び画素電極３１８ｂを形成する（第６マスク使用）。前記ドレーン電極３１８ａは前記ドレーン領域３０５Ｄ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第１コンタクトホール３１６ａと前記データ配線３１２上へ前記第２層間絶縁膜３１４に形成された第３コンタクトホール３１６ｃを通じてドレーン領域３０５Ｄとデータ配線３１２を連結させる。
【００９９】
前記画素電極３１８ｂはソース領域３０５Ｓ上へ前記ゲート絶縁膜３０６、第１層間絶縁膜３１０及び第２層間絶縁膜３１４にわたって形成された第２コンタクトホール３１６ｂを通じて、前記ソース領域３０５Ｓと直接連結される。
【０１００】
かつ、図示しなかったが、前記導電膜３１８のパターニングをするときに、前記ゲートパッド領域に前記ゲートパッド導電パターンが形成される。前記ゲートパッド導電パターンは前記ゲートパッド上へ前記第１層間絶縁膜３１０と第２層間絶縁膜３１４にわたって形成された第４コンタクトホールを通じて前記ゲートパッドと連結される。
【０１０１】
上述した本発明の第４実施形態によると、データ配線３１２とドレーン領域３０５Ｄを連結するためのコンタクトホール３１６ａ、３１６ｃを、及び画素電極３１８ｂをソース領域３０５Ｓと連結するためのコンタクトホール３１６ｂを同時に形成することにより、マスク数を従来の７枚から６枚に減らすことができる。
【０１０２】
〈実施形態５〉
図２３及び図２４は本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【０１０３】
図２３を参照すれば、上述した本発明の第３実施形態と同一な方法によりゲート電極３０８ａ、ゲートライン及びゲートパッドを含むゲート配線とキャパシタ配線３０８ｂを形成した後、その上に酸化物（ＳｉＯ2）、窒化物（ＳｉＮX）又はこれらの組合せから成った無機絶縁物を蒸着して第１層間絶縁膜３１０を形成する。
【０１０４】
前記第１層間絶縁膜３１０上にメタルから成ったデータ配線３１２を形成した後、前記第１層間絶縁膜３１０及びデータ配線３１２上に感光性有機物質から成った第２層間絶縁膜３１５を形成する。
【０１０５】
続いて、マスクを利用して前記第２層間絶縁膜３１５を露光及び現像すると、データ配線３１２上のコンタクト３領域では、前記第２層間絶縁膜３１５が除去され、前記データ配線３１２を露出させる第３コンタクトホール３１６ｃが形成される。これに反して、ソース／ドレーン領域３０５Ｓ、３０５Ｄ上のコンタクト２領域及びコンタクト１領域では、第１層間絶縁膜３１０とゲート絶縁膜３０６が残る。かつ、図示しなかったが、ゲートパッド上のコンタクト４領域では第１層間絶縁膜３１０が残る。
【０１０６】
図２４を参照すれば、前記第３コンタクトホール３１６ｃが形成された状態で、フッ素系列のガスを使用するドライエッチング工程を進行すると、メタル膜から成ったデータ配線３１２の表面がパッシベーションされ、データ配線３１２がもうそれ以上エッチングされずに、又はエッチングが著しく遅くなるよう進行される反面、酸化膜や窒化膜から成った第１層間絶縁膜３１０及びゲート絶縁膜３０６は続けてエッチングが進行されてコンタクト１、２及びコンタクト４領域が完全にオープンされることにより、第１コンタクトホール３１６ａ、第２コンタクトホール３１６ｂ及び第４コンタクトホール（図示せず）が形成される。
【０１０７】
従って、前記第２層間絶縁膜３１５を感光性有機物で形成する場合も、第１/第２コンタクトホール３１６ａ、３１６ｂ、第３コンタクトホール３１６ｃ及び第４コンタクトホールのように深さが相異するコンタクトホールを一回のフォトリソグラフィにより形成することができる。
【０１０８】
ここで、前記感光性有機物質から成った第２層間絶縁膜３１５の上面に部分的な光量を調節する露光及び現像工程を通じてエンボシングを形成し、その上に反射物質から成った画素電極を形成する。前記エンボシング部分はマイクロレンズの役割を有し、視野角などのような画質が改善された反射型液晶表示装置を提供することができる。
【０１０９】
〈実施形態６〉
図２５及び図２８は本発明の第６実施形態による多結晶薄膜トランジスターの製造方法を説明するための断面図である。
【０１１０】
図２５を参照すれば、上述した本発明の第４実施形態と同一な方法によりゲート電極３０８ａ、ゲートライン及びゲートパッドを含むゲート配線とキャパシタ配線３０８ｂを形成した後、その上に酸化物（ＳｉＯ2）、窒化物（ＳｉＮX）又はこれらの組合せから成った無機絶縁物を蒸着して第１層間絶縁膜３１０を形成する。
【０１１１】
前記第１層間絶縁膜３１０上にメタルから成ったデータ配線３１２を形成した後、前記第１層間絶縁膜３１０及びデータ配線３１２上に無機絶縁物や有機絶縁物から成った第２層間絶縁膜３１６を形成する。
【０１１２】
前記第２層間絶縁膜３１６上にフォトレジスト膜を塗布した後、回折によって露光強度を低くするためのスリットパターンと完全（ｆｕｌｌ）−露光パターンを同時に有するマスク４００又はハーフトーンマスクを利用して、前記フォトレジスト膜を露光及び現像する。そうすると、前記データ配線３１２上のコンタクト３領域では第１厚さを有し、前記ソース／ドレーン領域３０５Ｓ、３０５Ｄ上のコンタクト２領域及びコンタクト１領域では完全に除去され、残り領域では前記第１厚さより厚い第２厚さを有する第１フォトレジストパターン３２０が形成される。
【０１１３】
図２６を参照すれば、前記第１フォトレジストパターン３２０をエッチングマスクとして利用して、前記第２層間絶縁膜３１６をエッチングする。そうすると、コンタクト１及びコンタクト２領域では第２層間絶縁膜３１６が完全に除去されるが、コンタクト３領域では第２層間絶縁膜３１６がそのまま残ることになる。
【０１１４】
図２７を参照すれば、前記第１フォトレジストパターン３２０をエッチバックして均一な厚さを有する第２フォトレジストパターン３２０ａを形成する。
【０１１５】
図２８を参照すれば、前記第２フォトレジストパターン３２０ａをエッチングマスクとして利用して、露出された第２層間絶縁膜３１６、第１層間絶縁膜３１０及びゲート絶縁膜３０６をドライエッチングする。そうすると、アクティブパターン３０４のドレーン領域３０５Ｄを露出させる第１コンタクトホール３１６ａ、ソース領域３０５Ｓを露出させる第２コンタクトホール３１６ｂ及びデータ配線３１２を露出させる第３コンタクトホール３１６ｃが同時に形成される。
【０１１６】
続いて、図示しなかったが、アッシング及びストリップ工程により前記第２フォトレジストパターン３２０ａを除去する。その後、前記コンタクトホール３１６ａ、３１６ｂ、３１６ｃ及び第２層間絶縁膜３１６上に導電膜を蒸着する。続けて、フォトリソグラフィにより前記導電膜をパターニングして、図１６に示したようにドレーン電極３１８ａ及び画素電極３１８ｂを同時に形成する。
【０１１７】
上述した本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【０１１８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【０１１９】
【発明の効果】
上述したように本発明の第１実施形態によると、同一物質を使用することができるデータ配線と画素電極を同一な層で形成し、前記画素電極と前記データ配線をアクティブパターンのソース領域とドレーン領域（又はドレーン領域とソース領域）に各々連結するためのコンタクトホールを同時に形成する。即ち、前記画素電極と同一な層から成ったデータ配線を通じて薄膜トランジスターのドレーン領域に信号が伝達される。かつ、別途のソース電極なしに前記画素電極が薄膜トランジスターのソース領域に直接連結される。従って、マスクの数を従来の７枚から５枚に減らすことができるので、工程の単純化を図ることができる。
【０１２０】
本発明の第２実施形態によると、前記第１実施形態のように同一な層で形成されたデータ配線と画素電極が外部に露出されることを防止するために、その上に保護膜を形成する。この時、パッド領域の保護膜は除去されるべきであるので、前記第１実施形態に比べて前記保護膜をパターニングするためのマスクが一つがさらに追加される。
【０１２１】
本発明の第３実施形態によると、フォトレジストパターンにより層間絶縁膜の表面が露出されないため、ゲート絶縁膜をエッチングするときに、層間絶縁膜の表面が損傷されることを防止することができる。
【０１２２】
本発明の第４実施形態によると、データ配線をまず形成した後にいろいろなコンタクトホールを同時に形成し、画素電極及び前記データ配線に連結される電極を同一な層で形成する。即ち、前記データ配線に印加される画像信号が前記画素電極と同一な層から成ったドレーン電極を通じて、薄膜トランジスターのドレーン領域に伝達される。かつ、別途のソース電極なしに、前記画素電極が薄膜トランジスターのソース領域と直接連結されるので、マスクの数を従来の７枚から６枚に減らすことができる。
【０１２３】
本発明の第５実施形態によると、データ配線と画素電極を絶縁させるための第２層間絶縁膜をアクリル系感光性有機物で形成する場合、別途のエッチング工程なしに、露光工程内の現像を通じて、第２層間絶縁膜をパターニングした後、フッ素系列のガスを使用するドライエッチング工程に対する酸化膜（又は窒化膜）とメタル膜のエッチング特性差異を利用してデータ配線及びソース／ドレーン領域を露出させるコンタクトホールを一回のフォトリソグラフィにより形成することができる。
【０１２４】
本発明の第６実施形態によると、相異する深さを有するコンタクトホールをスリットマスク又はハーフトーンマスクを利用して同時に形成することができる。
【０１２５】
従って、本発明の液晶表示装置用薄膜トランジスターの製造方法によると、従来に方法に比べてマスクの数を減らして工程を単純化させることができる。
【図面の簡単な説明】
【図１】 従来の７枚マスクを使用する多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２】 従来の７枚マスクを使用する多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図３】 本発明の第１実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【図４】 本発明の第１実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【図５】 図４のＢ−Ｂ′線に沿う多結晶シリコン薄膜トランジスターの断面図である。
【図６】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図７】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図８】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図９】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１０】 図４のＡ−Ａ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１１】 本発明の第２実施形態による多結晶シリコン薄膜トランジスターの断面図である。
【図１２】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１３】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１４】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１５】 本発明の第３実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１６】 本発明の第４実施形態による多結晶シリコン薄膜トランジスターの平面図である。
【図１７】 本発明の第４実施形態に適用されることができる多結晶シリコン薄膜トランジスターの平面図である。
【図１８】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図１９】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２０】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２１】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２２】 図１７のＣ−Ｃ′線に沿う多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２３】 本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２４】 本発明の第５実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２５】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２６】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２７】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【図２８】 本発明の第６実施形態による多結晶シリコン薄膜トランジスターの製造方法を説明するための断面図である。
【符号の説明】
１００、３００ 半導体装置
１０２、３０２ 遮断膜
１０４、３０４ アクティブパターン
１０６、３０６ ゲート絶縁膜
１０８、３０８ ゲートライン
１０８ａ、３０８ａ ゲート電極
１０８ｂ、３０８ｂ キャパシタ配線
１０８ｃ ゲートパッド
１０８ｄ 信号伝達用配線
１１０、３１０、３１４、３１５ 層間絶縁膜
１１２ａ、１１２ｂ、１１２ｃ、３１６ａ、３１６ｂ、３１６ｃ コンタクトホール
１１４ａ、３１２ データ配線
１１４ｂ、３１８ｂ 画素電極
３１８ａ ドレーン電極
１１６ 保護膜
Claims (26)
- 基板上に形成されたアクティブパターンと、
前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、
前記ゲート配線及び前記ゲート絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記第２不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線と、
前記層間絶縁膜上に前記データ配線と同一な層で形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、
前記ゲート絶縁膜上に前記ゲート配線と同一な層で形成され、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線と、
を含み、
前記データ配線は、前記第１コンタクトホールと前記信号伝達用配線上へ前記層間絶縁膜に形成された第３コンタクトホールを通じて、前記信号伝達用配線と前記第２不純物領域を連結する、
液晶表示装置用多結晶シリコン薄膜トランジスター。 - 前記ゲート絶縁膜上に前記ゲート配線と同一な層で形成され、前記ゲート配線と並んで前記第１不純物領域と重なるように形成されたキャパシタ配線をさらに含む請求項１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記基板と前記アクティブパターンとの間に形成された遮断膜をさらに含む請求項１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記層間絶縁膜、前記データ配線及び前記画素電極上に形成された保護膜をさらに含む請求項１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記層間絶縁膜は、無機絶縁物質で形成された請求項１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記層間絶縁膜は、有機絶縁物質で形成された請求項１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記層間絶縁膜の表面にエンボシングが形成された請求項６に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 基板上に形成されたアクティブパターンと、
前記アクティブパターン及び前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記アクティブパターンを横切って第１不純物領域/第２不純物領域とチャネル領域を限定するゲート電極を含むゲート配線と、
前記ゲート配線及び前記ゲート絶縁膜上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上に形成されたデータ配線と、
前記データ配線と及び前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記２層間絶縁膜上に形成され、前記第１不純物領域上へ前記ゲート絶縁膜と前記第１層間絶縁膜及び前記第２層間絶縁膜にわたって形成された第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極と、
前記第２層間絶縁膜上に前記画素電極と同一な層で形成され、前記第２不純物領域上へ前記ゲート絶縁膜、前記第１層間絶縁膜及び前記第２層間絶縁膜にわたって形成された第１コンタクトホールと前記データ配線上へ前記第２層間絶縁膜に形成された第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極を含む液晶表示装置用多結晶シリコン薄膜トランジスター。 - 前記ゲート絶縁膜上に前記ゲート配線と同一な層で形成され、前記ゲート配線と並んで前記第１不純物領域と重なるように形成されたキャパシタ配線をさらに含む請求項８に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記第１又は前記第２層間絶縁膜は、無機絶縁物質で形成された請求項８に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記第１又は前記第２層間絶縁膜は、アクリル系感光性有機絶縁物質で形成された請求項８に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 前記第２層間絶縁膜の表面にエンボシングが形成された請求項１１に記載の液晶表示装置用多結晶シリコン薄膜トランジスター。
- 基板上にアクティブパターンを形成する段階と、
前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、
前記ゲート配線及び前記ゲート絶縁膜上に層間絶縁膜を形成する段階と、
前記層間絶縁膜及び前記ゲート絶縁膜を部分的にエッチングして、前記第２不純物領域を露出させる第１コンタクトホール及び前記第１不純物領域を露出させる第２コンタクトホールを形成する段階と、
前記層間絶縁膜と前記第１及び第２コンタクトホール上に導電膜を形成する段階と、
前記導電膜をパターニングして前記第１コンタクトホールを通じて、前記第２不純物領域と連結されるデータ配線及び前記第２コンタクトホールを通じて前記第１不純物領域と連結される画素電極を形成する段階と、
を含み、
前記ゲート導電膜をパターニングして前記ゲート配線を形成する段階では、前記ゲート配線から所定間隔を置いて、前記ゲート配線と垂直に直交した方向に延びる信号伝達用配線を同時に形成する段階を含む、
液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。 - 前記アクティブパターンを形成する段階前に、前記基板の全面に遮断膜を形成する段階をさらに含む請求項１３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記ゲート配線を形成し、前記イオン注入を実施する段階は、
第１導電形のトランジスター領域に第１ゲート電極を形成し、前記第１導電形の不純物をイオン注入する段階と、
第２導電形のトランジスター領域に第２ゲート電極を形成し、前記第２導電形の不純物をイオン注入する段階と、
を含む請求項１３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。 - 前記層間絶縁膜及び前記ゲート絶縁膜をエッチングして、前記第１及び第２コンタクトホールを形成する段階で、前記信号伝達用配線を露出させる第３コンタクトホールを同時に形成する段階を含む請求項１３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記データ配線は、前記第１コンタクトホールと前記第３コンタクトホールを通じて、前記信号伝達用配線と前記第２不純物領域を連結するように形成する段階を含む請求項１６に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記第１コンタクトホール及び前記第２コンタクトホールを形成する段階は、
前記層間絶縁膜上にコンタクトホール領域を定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして利用して、前記層間絶縁膜を現像することにより、前記コンタクトホール領域の前記層間絶縁膜を除去する段階と、
前記フォトレジストパターンをエッチングマスクとして利用して、前記ゲート絶縁膜をエッチングすることにより、前記第１コンタクトホール及び前記第２コンタクトホールを形成する段階と、
前記フォトレジストパターンを除去する段階と、
を含む請求項１３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。 - 前記層間絶縁膜は、無機絶縁物質又は有機絶縁物質で形成する段階を含む請求項１３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記有機絶縁物質から成った前記層間絶縁膜を形成する段階で、前記層間絶縁膜の表面にエンボシングを形成するために露光及び現像工程を実施する段階を含む請求項１９に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 基板上にアクティブパターンを形成する段階と、
前記アクティブパターン及び前記基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
前記ゲート導電膜をパターニングしてゲート配線を形成し、イオン注入を実施して、前記アクティブパターンに第１不純物領域及び第２不純物領域を形成する段階と、
前記ゲート配線及び前記ゲート絶縁膜上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上にデータ配線を形成する段階と、
前記第１層間絶縁膜及び前記データ配線上に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜、前記第１層間絶縁膜及び前記ゲート絶縁膜を部分的にエッチングして、前記第２不純物領域を露出させる第１コンタクトホール、前記第１不純物領域を露出させる第２コンタクトホール及び前記データ配線を露出させる第３コンタクトホールを形成する段階と、
前記第２層間絶縁膜上に導電膜を形成する段階と、
前記導電膜をパターニングして前記第１コンタクトホールと前記第３コンタクトホールを通じて、前記データ配線と前記第２不純物領域を連結させる電極及び前記第２コンタクトホールを通じて、前記第１不純物領域と連結される画素電極を形成する段階と、
を含む液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。 - 前記第１、第２及び第３コンタクトホールは、フッ素系列のガスを使用するドライエッチング工程で形成する段階を含む請求項２１に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記第１、第２及び第３コンタクトホールを形成する段階は、スリットマスク又はハーフトーンマスクを利用する段階を含む請求項２１に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記第１、第２及び第３コンタクトホールを形成する段階は、
前記第２層間絶縁膜上にフォトレジスト膜を塗布する段階と、
完全露光パターンとスリットパターンを有するマスク又はハーフトーンマスクを利用して、前記フォトレジスト膜を露光及び現像することにより、前記第３コンタクトホール領域では第１厚さを有し、前記第１及び第２コンタクトホール領域では、完全に除去され、残り領域では前記第１厚さより厚い第２厚さを有する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンを利用して、前記第２層間絶縁膜をエッチングする段階と、
前記第１フォトレジストパターンをエッチバックして均一な厚さを有する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンを利用して前記第２層間絶縁膜、前記第１層間絶縁膜及び前記ゲート絶縁膜をエッチングすることにより、前記第１、第２及び第３コンタクトホールを形成する段階と、
前記第２フォトレジストパターンを除去する段階と、
を含む請求項２３に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。 - 前記第２層間絶縁膜は、アクリル系感光性有機絶縁物質で形成する段階を含む請求項２１に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
- 前記第２層間絶縁膜を形成する段階で、前記２層間絶縁膜の表面にエンボシングを形成するために露光及び現像工程を実施する段階を含む請求項２５に記載の液晶表示装置用多結晶シリコン薄膜トランジスターの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010022536 | 2001-04-26 | ||
| KR2001-22536 | 2001-04-26 | ||
| KR2001-44295 | 2001-07-23 | ||
| KR1020010044295A KR100752600B1 (ko) | 2001-04-26 | 2001-07-23 | 액정표시장치용 다결정실리콘 박막 트랜지스터 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002333641A JP2002333641A (ja) | 2002-11-22 |
| JP4798906B2 true JP4798906B2 (ja) | 2011-10-19 |
Family
ID=26639023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293584A Expired - Fee Related JP4798906B2 (ja) | 2001-04-26 | 2001-09-26 | 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6822703B2 (ja) |
| JP (1) | JP4798906B2 (ja) |
| KR (1) | KR100752600B1 (ja) |
| CN (1) | CN1258230C (ja) |
| TW (1) | TW490858B (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853220B1 (ko) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100653264B1 (ko) * | 2002-10-16 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 |
| KR100900542B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100980009B1 (ko) * | 2002-11-22 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100905473B1 (ko) * | 2002-12-03 | 2009-07-02 | 삼성전자주식회사 | 유기 이엘 표시판 및 그 제조 방법 |
| KR100926309B1 (ko) * | 2002-12-09 | 2009-11-12 | 삼성전자주식회사 | 액정표시장치 및 이의 제조 방법 |
| US7920220B2 (en) * | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| KR100916108B1 (ko) * | 2003-02-24 | 2009-09-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7511781B2 (en) * | 2003-06-04 | 2009-03-31 | Tpo Hong Kong Holding Limited | Method for manufacturing liquid crystal display device |
| CN1324540C (zh) | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| US7714820B2 (en) | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
| KR100980019B1 (ko) * | 2003-08-11 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7190000B2 (en) | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN100368904C (zh) * | 2003-08-29 | 2008-02-13 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器基板 |
| WO2005027187A2 (en) | 2003-09-18 | 2005-03-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| KR101018757B1 (ko) * | 2003-09-18 | 2011-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| US7518675B2 (en) * | 2003-09-22 | 2009-04-14 | Tpo Hong Kong Holding Limited | Method of manufacturing liquid crystal display device |
| KR100659532B1 (ko) * | 2003-11-28 | 2006-12-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100617031B1 (ko) * | 2003-12-30 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그 제조방법 |
| EP1704443B1 (en) * | 2004-01-05 | 2007-06-06 | TPO Hong Kong Holding Limited | Liquid crystal display device having esd protection circuit and method for manufacturing the same |
| JP2005209696A (ja) * | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR101026808B1 (ko) * | 2004-04-30 | 2011-04-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101112537B1 (ko) * | 2004-06-03 | 2012-02-29 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101048903B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101046927B1 (ko) * | 2004-09-03 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7033902B2 (en) * | 2004-09-23 | 2006-04-25 | Toppoly Optoelectronics Corp. | Method for making thin film transistors with lightly doped regions |
| KR101090250B1 (ko) | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| US7041540B1 (en) * | 2005-02-01 | 2006-05-09 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method for fabricating the same |
| KR100683791B1 (ko) | 2005-07-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치 |
| KR100742376B1 (ko) * | 2005-09-30 | 2007-07-24 | 삼성에스디아이 주식회사 | 패드부 및 그 제조 방법 |
| KR20070049742A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| CN100399574C (zh) * | 2006-01-24 | 2008-07-02 | 友达光电股份有限公司 | 有机发光二极管显示面板及其多晶硅通道层的形成方法 |
| TWI297548B (en) * | 2006-06-19 | 2008-06-01 | Au Optronics Corp | Pixel structure for flat panel display and method for fabricating the same |
| KR101331803B1 (ko) * | 2006-06-30 | 2013-11-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP5026019B2 (ja) * | 2006-08-08 | 2012-09-12 | 三菱電機株式会社 | 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置 |
| KR100805154B1 (ko) | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR100836472B1 (ko) | 2007-03-22 | 2008-06-09 | 삼성에스디아이 주식회사 | 반도체장치 및 그 제조방법 |
| JP5324758B2 (ja) * | 2007-06-05 | 2013-10-23 | 三菱電機株式会社 | 薄膜トランジスタ、表示装置、およびその製造方法 |
| JP5295529B2 (ja) * | 2007-08-13 | 2013-09-18 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JP2009122342A (ja) * | 2007-11-14 | 2009-06-04 | Mitsubishi Electric Corp | 液晶表示装置、及びその製造方法 |
| KR101450803B1 (ko) * | 2007-12-28 | 2014-10-15 | 삼성디스플레이 주식회사 | 어레이 기판 및 어레이 기판의 제조방법 |
| TWI387109B (zh) * | 2008-06-10 | 2013-02-21 | Taiwan Tft Lcd Ass | 薄膜電晶體的製造方法 |
| KR101600803B1 (ko) * | 2009-08-13 | 2016-03-08 | 엘지이노텍 주식회사 | 터치형 키입력바 |
| KR20120130763A (ko) * | 2010-02-05 | 2012-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US8603841B2 (en) * | 2010-08-27 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor device and light-emitting display device |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR20120053295A (ko) | 2010-11-17 | 2012-05-25 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법 |
| KR101876819B1 (ko) * | 2011-02-01 | 2018-08-10 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| US9012993B2 (en) * | 2011-07-22 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101390106B1 (ko) * | 2011-12-29 | 2014-04-29 | 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 리페어방법 |
| US8486740B1 (en) * | 2012-03-11 | 2013-07-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing array substrate of transflective liquid crystal display |
| KR101896377B1 (ko) * | 2012-10-12 | 2018-09-07 | 엘지디스플레이 주식회사 | 베젤이 최소화된 액정표시소자 |
| JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR200479326Y1 (ko) * | 2014-06-03 | 2016-01-14 | 제이 터치 코퍼레이션 | 터치패널 장치와 색상 조화층을 구비한 전극구조 |
| US10083990B2 (en) | 2014-08-29 | 2018-09-25 | Lg Display Co., Ltd. | Thin film transistor substrate and display device using the same |
| JP6485024B2 (ja) * | 2014-12-10 | 2019-03-20 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板の製造方法 |
| CN104681627B (zh) * | 2015-03-10 | 2019-09-06 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管及制作方法、显示装置 |
| CN104952934B (zh) * | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| CN105260076A (zh) * | 2015-11-25 | 2016-01-20 | 深圳市华星光电技术有限公司 | 触控面板及其驱动方法、触控显示器 |
| CN105428313A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN107247376B (zh) * | 2017-06-26 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | Tft基板的制作方法及液晶显示装置的制作方法 |
| CN107785440B (zh) * | 2017-10-27 | 2020-07-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3343160B2 (ja) * | 1992-09-25 | 2002-11-11 | ソニー株式会社 | 液晶表示装置 |
| US5412493A (en) * | 1992-09-25 | 1995-05-02 | Sony Corporation | Liquid crystal display device having LDD structure type thin film transistors connected in series |
| JPH06267912A (ja) * | 1993-03-15 | 1994-09-22 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法 |
| JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5604358A (en) * | 1995-01-20 | 1997-02-18 | Goldstar Co., Ltd. | Device of thin film transistor liquid crystal display |
| JPH08201851A (ja) * | 1995-01-31 | 1996-08-09 | Sharp Corp | アクティブマトリクス基板 |
| KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
| KR100316269B1 (ko) * | 1997-07-04 | 2003-01-06 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터,액정표시장치및그제조방법 |
| TW475269B (en) * | 1999-03-30 | 2002-02-01 | Seiko Epson Corp | Method of manufacturing thin-film transistor |
| KR100313125B1 (ko) * | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
-
2001
- 2001-05-09 TW TW090111039A patent/TW490858B/zh not_active IP Right Cessation
- 2001-07-23 KR KR1020010044295A patent/KR100752600B1/ko active IP Right Grant
- 2001-09-14 CN CNB011331186A patent/CN1258230C/zh not_active Expired - Lifetime
- 2001-09-26 JP JP2001293584A patent/JP4798906B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-24 US US10/128,330 patent/US6822703B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020083401A (ko) | 2002-11-02 |
| JP2002333641A (ja) | 2002-11-22 |
| US20020158995A1 (en) | 2002-10-31 |
| CN1383214A (zh) | 2002-12-04 |
| CN1258230C (zh) | 2006-05-31 |
| US6822703B2 (en) | 2004-11-23 |
| KR100752600B1 (ko) | 2007-08-29 |
| TW490858B (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4798906B2 (ja) | 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法 | |
| JP4574940B2 (ja) | 反射−透過型液晶表示装置およびその製造方法 | |
| US7488983B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
| JP3971909B2 (ja) | 液晶表示装置用薄膜トランジスターの製造方法 | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| JP4109247B2 (ja) | 半透過型液晶表示装置の製造方法 | |
| KR100752214B1 (ko) | 반투과형 액정표시소자의 제조방법 | |
| US20110068341A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US20100182526A1 (en) | Transflective liquid crystal display device and method of fabricating the same | |
| JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
| US7903209B2 (en) | Reflection-transmission type liquid crystal display device and method for manufacturing the same | |
| KR100938886B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| KR100776753B1 (ko) | 액정표시장치용 다결정실리콘 박막 트랜지스터의 제조방법 | |
| KR101369257B1 (ko) | 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법 | |
| KR100839150B1 (ko) | 반사전극을 갖는 액정표시장치의 제조방법 | |
| KR100878202B1 (ko) | 반투과형 액정표시장치 및 그 제조 방법 | |
| KR100806166B1 (ko) | 반사율 향상을 위한 액정표시장치 및 그 제조방법 | |
| KR100757793B1 (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| KR20060078581A (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20110066738A (ko) | 반사투과형 액정표시장치용 어레이 기판의 제조방법 | |
| KR20050117302A (ko) | 다결정 규소를 이용한 박막 트랜지스터 및 그 제조 방법 | |
| KR20050070784A (ko) | 반투과형 액정표시소자의 제조방법 | |
| KR20060037699A (ko) | 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080313 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080313 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4798906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |