JP3995478B2 - 基板搬送制御装置及び基板搬送方法 - Google Patents

基板搬送制御装置及び基板搬送方法 Download PDF

Info

Publication number
JP3995478B2
JP3995478B2 JP2001553578A JP2001553578A JP3995478B2 JP 3995478 B2 JP3995478 B2 JP 3995478B2 JP 2001553578 A JP2001553578 A JP 2001553578A JP 2001553578 A JP2001553578 A JP 2001553578A JP 3995478 B2 JP3995478 B2 JP 3995478B2
Authority
JP
Japan
Prior art keywords
substrate
time
processing
transfer
scheduled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001553578A
Other languages
English (en)
Inventor
洋一 小林
康正 廣尾
剛 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Application granted granted Critical
Publication of JP3995478B2 publication Critical patent/JP3995478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00Systems or methods specially adapted for specific business sectors, e.g. utilities or tourism
    • G06Q50/04Manufacturing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00Administration; Management
    • G06Q10/04Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00Administration; Management
    • G06Q10/06Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing
    • Y10S438/908Utilizing cluster apparatus

Description

本発明は、基板搬送制御装置及び基板搬送方法に関し、特に、搬送機により半導体製造装置などの基板処理装置内の複数の基板を複数の処理機器に順次搬送して処理を行う基板搬送制御装置及び基板搬送方法に関するものである。また、本発明は、かかる基板搬送制御装置によって基板の搬送が制御される基板処理装置に関するものである。
半導体製造装置には種々の構成のものがあるが、一般に、複数枚の半導体基板(ウェハ)が、カセットから順次投入され、複数の搬送機により複数の処理機器間を搬送されて並行的に処理され、全処理を終えた基板がカセットに回収されるものが多く用いられている。更に、カセットを複数個装着可能・交換可能としたものもあり、このような装置では、適宜未処理の基板が装填されたカセットに交換することによって連続的に半導体製造装置の運転を行うことができる。そして、これらの半導体製造装置の制御、特に、搬送機の動作の制御は基板搬送制御装置により行われる。
ここで、従来の基板搬送制御装置における代表的な制御方法について簡単に説明する。
従来の基板搬送制御装置においては、制御中の搬送機から搬送機の状況が常時入力されている。そして、この搬送機の状況に基づいて現時点で動作していない(非動作中の)搬送機を検出する。非動作中の搬送機が検出された場合には、それぞれの非動作中の搬送機について、搬送元の処理機器における処理後基板の有無、搬送機が基板を受け取るためのアームの空き、搬送先の処理機器の空きなどを検査して、次に可能な動作をすべて求める。次に、可能な動作が存在したそれぞれの非動作中の搬送機について、次に行うべき1個の動作を決定し、この動作を実行する指令を対応する搬送機に送信する。該指令を受け取った非動作中の搬送機は与えられた次の動作を開始する。
即ち、半導体製造装置の運転中の各時点において、搬送機が非動作中であることを検出すると、所定の動作が可能である条件(動作可能条件)の成立性を判別し、この条件を満たす動作があれば、そのうちで最も優先順位が高い動作を選択して実行を指令する。
このような処理が繰り返されることにより、上述した半導体製造装置の基板搬送に関する制御が行われる。
しかしながら、従来の基板搬送制御装置では、上記動作可能条件が成立してからはじめて、非動作中の搬送機が現在位置から基板の引き渡し又は受け取りを行うべき処理機器の位置に移動することとなる。即ち、搬送機がたとえ非動作中であっても、動作可能条件が成立する以前に動作することができないため、半導体製造装置のスループットが悪化する場合があった。
また、搬送元の処理機器における処理終了時刻を予測する等して、各搬送機が早めに移動を開始できるように可能な限り動作可能条件を改変したとしても、次の動作を順次決定する方法を採用しているため、複数枚の基板を連続的に処理する場合には、最終基板が全処理を終えてカセットに回収される時刻が論理的に可能な最早値(最も早い時刻)よりも大きく遅れることがあった。
更に、半導体製造装置においては、一般にプロセス処理の面から、ある処理機器で処理された基板を速やかに次段の処理機器に搬送して処理すること(即時性)が望まれる。例えば、めっき等の処理を行う場合において、めっき処理後の基板を放置すると酸化等により品質の悪化を招くため、直ちに次段の処理機器に搬送して洗浄等の後処理を行うことが要求される。即ち、搬送機の動作時刻に関する一定の制約条件(上述の例では、処理後基板にとっての搬送機の待ち時間が0となるような条件)が要求されることがある。
しかし、上述した従来の基板搬送制御装置では、搬送機が動作中であれば、優先度の高い動作に関する動作可能条件が成立しても、すぐにはその動作を実行できないため、このような搬送機の動作時刻に関する制約条件を考慮した制御をすることができなかった。
このため、半導体製造装置の運転に先立って事前にシミュレーションを行い、このような制約条件を満たす制御をすることができるかどうかを確認する必要があり、煩わしい作業となっていた。あるいは、上記搬送機の動作時刻に関する制約条件が成立するように、処理機器の種別ごとに、設定される処理予定時間に制約を設ける必要があり、また、結果的に搬送機の動作の即時性に対する要求を満たせず、品質や歩留まりの悪化につながることがあった。あるいは、即時性を要求される後処理を本処理と一体化して機器を構成しなければならないなど、装置構成上の制約ともなっていた。
本発明は、このような従来技術の問題点に鑑みてなされたもので、容易に半導体製造装置などの基板処理装置のスループットを最大にすることができ、また搬送機の動作の即時性に対する要求を満足させることができる基板搬送制御装置及び基板搬送方法を提供することを目的とする。また、本発明は、かかる基板搬送制御装置を組み込んだ基板処理装置を提供することを目的とする。
このような従来の基板搬送制御装置における問題点を解決するために、本発明の一態様は、基板処理装置内に設置された複数の処理機器間において搬送機により基板を搬送する基板搬送方法であって、上記搬送機の各動作に与えられた動作予定時間を含み、かつ、上記搬送機の各動作間の休止時間を変数として、上記搬送機の動作が当該搬送機の先行する動作が終了してから実行されることを表す条件式1と、上記各処理機器における各基板に対する処理に与えられた処理予定時間と、当該処理機器との間で基板の引き渡し又は受け取りを行う上記搬送機の動作に与えられた動作予定時間とを含み、かつ、処理機器上で処理後の基板が搬送機を待つ時間、または、基板が処理機器上で実際に処理を開始されるまでの処理前の待ち時間を変数として、上記処理機器において、上記基板が上記処理予定時間に対応する処理を実行してから取り出されることを表す条件式2と、上記処理機器との間で基板の引き渡し又は受け取りを行う上記搬送機の動作に与えられた動作予定時間を含み、かつ、基板が引き渡される直前の処理機器の空き時間を変数として、上記処理機器において、上記基板を取り出した後で、次の基板を引き渡しできることを表す条件式3と、に基づいて、上記変数が非負であるとの制約条件のもとに、線形計画法によって、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最早とする上記搬送機の各動作の実行時刻を算出し、上記算出された搬送機の各動作の実行時刻になったときに、対応する搬送機に該動作を指令することを特徴とする基板搬送方法である。
た、本発明の好ましい一態様は、上記制約条件を満たす搬送機の各動作の実行時刻の解が得られたか否かを判断し、上記実行時刻の解が得られなかったと判断された場合に、上記基板処理装置内に投入される基板の投入間隔を調整して、上記実行時刻の算出を再試行することを特徴とする基板搬送方法である。
また、本発明の好ましい一態様は、上記基板処理装置の運転開始後において、上記搬送機の各動作の実行時刻の算出が新たに必要か否かを判断し、上記実行時刻の算出が新たに必要であると判断された場合に、一の想定時刻と実行時刻の算出において対象とする基板の最終基板とを決定し、過去に求められたスケジューリング結果であって上記決定された想定時刻以前のスケジューリング結果を保持しつつ、上記決定された最終基板までの基板を対象として新たに実行時刻を算出することを特徴とする基板搬送方法である。
これにより、連続運転中の各基板の処理予定時間が逐次分割して得られるような場合においても、プロセス処理上の制約を満たしつつスループットを近似的に最大とすることができる。
更に、各回のスケジューリングの試行において、計算可能な枚数を考慮してスケジューリングの対象となる追加基板数を推定し得るので、比較的処理能力の低いコンピュータでもスケジューリングを行うことができる。
更に、本発明の好ましい一態様は、搬送機が各動作をし始めた時刻を取得し、上記取得された時刻と過去に求められたスケジューリング結果における実行時刻との間に矛盾又は予め決められた範囲以上の差があるか否かを判断し、矛盾又は予め決められた範囲以上の差があると判断された場合に、該矛盾又は予め決められた範囲以上の差があると判断された時点において未実施の搬送機の各動作の実行時刻を補正することを特徴とする基板搬送方法である。
これにより、搬送機の動作又は処理機器における基板処理に予定からの遅れが生じたとしても、プロセス処理上の制約やスループットに対する影響を小さく抑え、かつ、将来にその影響を引きずらずに基板処理装置を運転することが可能となる。
本発明の好ましい一態様は、上記基板処理装置の運転開始後において、基板処理装置への投入が予定されている基板に関する条件の変更を検知し、上記基板に関する条件の変更が検知された場合に、該条件が変更された基板以降の基板に対する搬送機の各動作の実行時刻を補正することを特徴とする基板搬送方法である。
これにより、処理の取消、処理予定時間の変更、装置投入順序の変更などの未投入基板に関する条件の変更があった場合においても、この変更に柔軟に対応して基板処理装置を運転することが可能となる。
本発明の好ましい一態様は、1以上の基板について上記基板処理装置内の1以上の処理機器における処理が省略される場合に、上記1以上の基板が上記1以上の処理機器を飛び越して搬送されるように、上記搬送機の各動作の実行時刻を算出することを特徴とする基板搬送方法である。
これにより、基板処理装置の連続運転中に、不要な処理機器種別を飛び越して基板を搬送することができるため、複数の処理機器種別を目的に応じて使い分けることができる。従って、大幅にスループットを向上することができると共に多品種少量生産に対応した柔軟な運転が可能となる。
また、本発明の他の態様は、基板処理装置内に設置された複数の処理機器間における搬送機による基板の搬送を制御する基板搬送制御装置であって、上記搬送機の各動作に対応する動作予定時間と、上記各処理機器における各基板に対する処理に対応する処理予定時間を入力する入力装置と、上記動作予定時間を含み、かつ、上記搬送機の各動作間の休止時間を変数として、上記搬送機の動作が当該搬送機の先行する動作が終了してから実行されることを表す条件式1と、上記処理予定時間と、上記処理機器との間で基板の引き渡し又は受け取りを行う上記搬送機の動作に与えられた動作予定時間とを含み、かつ、処理機器上で処理後の基板が搬送機を待つ時間、または、基板が処理機器上で実際に処理を開始されるまでの処理前の待ち時間を変数として、上記処理機器において、上記基板が上記処理予定時間に対応する処理を実行してから取り出されることを表す条件式2と、上記処理機器との間で基板の引き渡し又は受け取りを行う上記搬送機の動作に与えられた動作予定時間を含み、かつ、基板が引き渡される直前の処理機器の空き時間を変数として、上記処理機器において、上記基板を取り出した後で、次の基板を引き渡しできることを表す条件式3と、に基づいて、線形計画法により、上記変数が非負であるとの制約条件のもとに、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最早とする上記搬送機の各動作の実行時刻を算出するスケジュール演算部と、上記スケジュール演算部により算出された搬送機の各動作の実行時刻になったときに、対応する搬送機に該動作を指令する動作指令部とを備えることを特徴とする基板搬送制御装置である。
また、本発明の好ましい一態様は、上記スケジュール演算部により上記制約条件を満たす搬送機の各動作の実行時刻の解が得られたか否かを判断する解判断部と、上記解判断部により上記実行時刻の解が得られなかったと判断された場合に、上記基板処理装置内に投入される基板の投入間隔を調整し、上記スケジュール演算部による実行時刻の算出を再試行する再試行部とを備えることを特徴とする基板搬送制御装置である。
また、本発明の好ましい一態様は、上記基板処理装置の運転開始後において、上記スケジュール演算部による上記搬送機の各動作の実行時刻の算出が新たに必要か否かを判断するスケジュール判断部と、上記スケジュール判断部により上記実行時刻の算出が新たに必要であると判断された場合に、一の想定時刻と上記スケジュール演算部による実行時刻の算出において対象とする基板の最終基板とを決定する演算条件決定部とを備え、上記スケジュール演算部は、過去に求められたスケジューリング結果であって上記演算条件決定部により決定された想定時刻以前のスケジューリング結果を保持しつつ、上記演算条件決定部により決定された最終基板までの基板を対象として新たに実行時刻を算出することを特徴とする基板搬送制御装置である。
また、本発明の好ましい一態様は、搬送機が各動作をし始めた時刻を取得する実績時刻取得部と、上記実績時刻取得部により取得された時刻と過去に求められたスケジューリング結果における実行時刻との間に矛盾又は予め決められた範囲以上の差があるか否かを判断する再スケジューリング判断部と、上記再スケジューリング判断部により矛盾又は予め決められた範囲以上の差があると判断された場合に、該矛盾又は予め決められた範囲以上の差があると判断された時点において未実施の搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする基板搬送制御装置である。
更に、本発明の好ましい一態様は、上記基板処理装置の運転開始後において、基板処理装置への投入が予定されている基板に関する条件の変更を検知する条件変更検知部と、上記条件変更検知部により上記基板に関する条件の変更が検知された場合に、該条件が変更された基板以降の基板に対する搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする基板搬送制御装置である。
また、本発明の好ましい一態様は、上記スケジュール演算部が、1以上の基板について上記基板処理装置内の1以上の処理機器における処理が省略される場合に、上記1以上の基板が上記1以上の処理機器を飛び越して搬送されるように、上記搬送機の各動作の実行時刻を算出することを特徴とする基板搬送制御装置である。
本発明の更なる他の一態様は、基板の処理を行う複数の処理機器を備え、該処理機器間において搬送機により基板を搬送して基板を処理する基板処理装置において、上述した基板搬送制御装置を備えたことを特徴とする基板処理装置である。
本発明によれば、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最も早くするような搬送機の各動作の実行時刻をスケジューリングすることができるので、基板処理装置のスループットを最大にすることができる。
また、煩わしい事前の検討や処理予定時間の制約を伴うことなく、搬送機の動作時刻に関連して設定された制約条件を満たしつつ、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最も早くすることができ、プロセス処理上の要求を満たすことができると共に、基板処理装置のスループットを最大にすることができる。
以下、本発明に係る基板搬送制御装置の第1の実施形態について図1乃至図4を参照して説明する。本発明に係る基板搬送制御装置は、基板処理装置内に設置された複数の処理機器間における基板の搬送を制御するものである。なお、以下の説明においては、本発明に係る基板搬送制御装置によって基板の搬送が制御される基板処理装置が、半導体基板(ウェハ)に対して処理を行う半導体製造装置である場合について説明するが、本発明はこれに限らず、例えば、ガラス基板に対してLCD製造用の処理を行う基板処理装置についても適用することができる。
図1は、本実施形態における半導体製造装置の構成を示す模式図である。図1に示すように、本発明に係る基板搬送制御装置によって制御される半導体製造装置は、基板を搬送する搬送機1a〜1c、基板が装填されるカセット2a,2b、基板の受け渡しに用いる仮置き台3a,3b、反転機4、水洗乾燥機5a,5b、薬液洗浄機6a,6b、粗洗浄機7、前処理槽8a,8b、めっき槽9a〜9dを備えている。ここで、本実施形態においては、プロセス処理を行う5a〜9dだけでなく、仮置き台3a,3b、反転機4も含めて処理機器として扱う。また、半導体製造装置を、例えば、成膜処理を行うCVD装置、研磨処理を行うポリッシング装置等の種々の装置として構成することもでき、これに応じて処理機器もさまざまな機器とすることができる。
カセット2a又は2bに装填された基板は、搬送機1aにより装置内に投入され仮置き台3aに搬送された後、更に搬送機1bにより仮置き台3bに搬送される。次に基板は、搬送機1cにより前処理槽8a又は8bに搬送され処理されて反転される。その後、搬送機1cによりめっき槽9a〜9dに搬送されて処理され、更に粗洗浄機7に搬送される。粗洗浄を終えた基板は、搬送機1bにより薬液洗浄機6a又は6bに搬送され処理されて、更に反転機4に搬送され反転される。基板は、最後に搬送機1aによって水洗乾燥機5a又は5bに搬送され処理されて、最初に装填されていたカセット2a又は2bに回収される。なお、基板は単一の基板だけでなく、治具により連結されるなどにより一体化された複数枚の基板の組であってもよい。
ここで、本実施形態においては、搬送機1a〜1cの各動作が予め定義されている。例えば、搬送機1cの動作としては、仮置き台3bに移動して基板を受け取る動作C、前処理槽8a,8bに搬送して該基板を引き渡す動作D、前処理槽8a,8bに移動して前処理後の基板を受け取る動作E、めっき槽9a〜9dに搬送して基板を引き渡す動作F、めっき槽9a〜9dに移動してめっき処理後の基板を受け取り粗洗浄機に移動して該基板を引き渡す動作Gが定義されている。
次に、本実施形態に係る基板搬送制御装置について説明する。図2は本実施形態に係る基板搬送制御装置のハードウェア構成の一実施例を示す図、図3は本実施形態における基板搬送制御装置の構成を示すブロック図である。
図2に示すように、基板搬送制御装置10は、中央処理装置(CPU)11、キーボード、マウス等のポインティングデバイスや他のコンピュータ内に格納されたデータを読み込むための通信装置等の入力装置12、及び記憶装置としてのROM13、メモリ14、ハードディスク15を含んで構成される。また、この基板搬送制御装置10は、入出力インターフェイス16を介して上記半導体製造装置の搬送機1a〜1cと接続されており、上記CPU11からの信号が入出力インターフェイス16を介して半導体製造装置の搬送機1a〜1cに送られることによって該搬送機1a〜1cが制御される。
ROM13及びハードディスク15には、OS(Operating System)と協動してCPU11等に命令を与え、基板搬送制御を行うためのコンピュータプログラムのコードが格納されている。このコンピュータプログラムは、メモリ14にロードされることによって実行され、CPU11と協動して以下に述べる基板搬送制御を行う。このようなコンピュータプログラムとCPU11との協動によって、図3に示すように、後述するスケジュール演算部21、解判断部22、タイムテーブル作成部23、動作指令部24、再試行部25が構成される。また、ハードディスク15(又はメモリ14)には、後述するタイムテーブル作成部23によって作成(更新)されるタイムテーブル17が格納される。
以下、本実施形態に係る基板搬送制御装置10における基板搬送制御の手順について説明する。図4は、本実施形態に係る基板搬送制御装置10における基板搬送制御の手順を示すフローチャートである。
まず、基板処理装置の運転開始に先立って、半導体製造装置の搬送機1a〜1cの各動作に必要とされる時間(以下、動作予定時間という)、例えば、搬送機1a〜1cが処理機器から基板を受け取るために必要とされる予定時間や搬送機1a〜1cがある処理機器位置から他の処理機器位置に移動するために必要とされる予定時間などを入力する(ステップ1)。この動作予定時間の入力は、上記入力装置12を介して行われる。
また、処理機器3a〜9dにおける基板に対する処理に必要とされる時間(以下、処理予定時間という)、例えば、粗洗浄機7において基板を洗浄するために予定される時間などを入力する(ステップ2)。この処理予定時間の入力も、上記入力装置12を介して行われる。
なお、これら動作予定時間及び処理予定時間を入力するための入力装置は、キーボードやポインティングデバイス等に限られるものではなく、例えば、上記動作予定時間や処理予定時間を予め記憶装置14又は15にファイルとして格納しておき、このファイルを読み込むことにより動作予定時間及び処理予定時間を入力することとしてもよいし、また、このようなファイルを他のコンピュータに保存しておき、これを通信装置を介して読み込むことにより動作予定時間及び処理予定時間を入力することとしてもよい。動作予定時間をファイルに格納する場合には、例えば、各搬送機に接続されたコンピュータによって実際に搬送機の各動作に必要とされる時間を計測し、この計測された時間を動作予定時間としてファイルに格納することとしてもよい。また、この場合には、装置の運転中に搬送機の各動作に必要とされる時間を計測し、平均化などの処理を行って上記ファイルに格納された動作予定時間を更新すれば、動作予定時間の精度を向上させたり、経時変化に対処させたりすることが可能となる。
次に、スケジュール演算部21によって、対象とする基板の最終枚(最終基板)が全処理を終えて半導体製造装置から回収される時刻を最も早くするような搬送機1a〜1cの各動作の動作時刻(以下、実行時刻という)が導出される(ステップ3)。この実行時刻の導出は所定の条件式を満たす解を算出することによって行うが、この詳細については後述する。
ここで、上記条件式を満たす解は必ず存在するとは限らず、上記スケジュール演算部21による演算の後、上記条件式を満たす解が得られたか否かが解判断部22により判断される(ステップ4)。
解が得られたと判断された場合には、タイムテーブル作成部23がこの実行時刻に基づいたタイムテーブル17、即ち、上記得られた実行時刻と該実行時刻になったときに行う搬送機の動作とを対応づけたテーブルを作成(更新)し、該タイムテーブル17を上記ハードディスク15内に格納する(ステップ5)。
そして、半導体製造装置の運転時には、動作指令部24がハードディスク15に格納されたタイムテーブル17を参照して搬送機1a〜1cの制御を行う。即ち、タイムテーブル17に記述された実行時刻になったときに、対応する搬送機の動作を入出力インターフェイス16を介して該搬送機に指令する。これにより、対象とする基板の最終枚が全処理を終えて半導体製造装置から回収される時刻が最も早くなる。なお、動作指令部24が搬送機1a〜1cに動作を指令する際には、その搬送機が非動作中であること、搬送元の処理機器における基板の処理が完了していること、及び搬送先の処理機器に先行する基板が存在せずリセットも完了していることを確認した上で、指令を送信する。これらの条件が満足されない場合には、動作指令部24は上記条件が満足されるまで待ってから指令を送信する。
一方、解判断部22により上記条件式を満たす解が得られなかったと判断された場合には、再試行部25が、装置内の搬送機及び処理機器上に同時に存在する基板の平均枚数を減じるように、即ち、基板の投入間隔を調整して、上記条件式を修正し、上記ステップ3以降の処理を再試行する(ステップ6)。この条件式の修正は、搬送機の動作予定時間と処理機器における処理予定時間とを0とした仮想的な基板(以下、空基板という)を適当な間隔で基板間に挿入することにより行われる。このとき、装置内に同時に存在する基板の枚数が減れば、搬送機の動作の頻度が小さくなって搬送機に余裕が生じるため、解が得られる確率が増す。再試行部25による再試行後も解が得られない場合には、更に上述の装置内に同時に存在する基板の平均枚数を減じるように上記条件式を修正することとし、極端な場合には、先行する基板の全処理が終了してカセット2a又は2bに回収されてから、次の基板が装置内に投入されることになる。
次に、上述のスケジュール演算部21における条件式の設定及び実行時刻の導出を具体例と共に説明する。なお、以下に説明する条件式の設定及び実行時刻の導出は一例であり、他のあらゆる手法を用いて行うこともできる。
まず、搬送機1a〜1cの動作の番号(動作番号)kを基板が半導体製造装置に投入されてから回収されるまでの経路に沿って順に1,2,3,・・・,Kと定義する。また半導体製造装置の運転開始から十分に時間が経過し半導体製造装置内に基板が十分にあって定常的に運転されている状態を想定して、動作kに関し、対応する搬送機の次に実行される動作の番号をkp(k)と表す。更に、半導体製造装置の運転開始時には1枚目の基板の前に、また、運転終了時には最終基板の後に、上述した空基板が適当枚数存在すると仮定することにし、これら空基板を含めて、カセット2a又は2bから半導体製造装置への投入順に基板番号nを定めることとして、動作kから次の動作kp(k)に移るときに動作の対象とする基板の基板番号の増分をnp(k)と表す。例えば、図1に示す半導体製造装置については以下のように定義する。
搬送機1aがカセット2a又は2bに装填された基板を仮置き台3aに搬送する動作Aをk=1、搬送機1bが仮置き台3a上の基板をもう1つの仮置き台3bに搬送する動作Bをk=2、搬送機1cが仮置き台3bに移動して基板を受け取る動作Cをk=3、上記受け取った基板を前処理槽8a又は8bに搬送して引き渡す動作Dをk=4、前処理槽8a又は8bに移動して基板を受け取る動作Eをk=5、上記受け取った基板をめっき槽9a〜9dに搬送して引き渡す動作Fをk=6、めっき槽9a〜9dに移動してめっき処理後の基板を受け取り粗洗浄機に移動して該基板を引き渡す動作Gをk=7などと定義する。
更に、半導体製造装置の運転開始から十分に時間が経過して、半導体製造装置内に基板が十分にあって定常的に運転されている状態を想定して、搬送機の動作の順序を定めておく。例えば、搬送機1cの動作順序を動作番号が3→5→4→6→7→3→・・・となるように周期的に定義する。この場合には、
kp(3)=5
kp(4)=6
kp(5)=4
kp(6)=7
kp(7)=3
と表すことができる。更に、動作kから次の動作kp(k)に移るときの基板番号の増分npも以下のように定めておく。なお、このnpは、処理機器3a〜9dの各種別ごとの機器数を考慮して定められる。
np(3)=−2
np(4)=−2
np(5)=+2
np(6)=−3
np(7)=+6
このとき、各基板が同一種別内の各処理機器(例えば、8a〜8b、9a〜9d)に投入順・周期的に割り当てられるものとすれば、以下に示す動作予定時間が一義的に定められる。これらの動作予定時間は、上述の入力装置12により入力されたもの、あるいは入力された値を基に搬送機の位置や経路を考慮して計算により求められるものである。
M1(k,n):搬送機が動作kの直前位置から基板nを受け取る前に移動する時間
G1(k,n):搬送機が動作kで処理機器から基板nを受け取る時間
M(k,n):搬送機が動作kで基板nを保持して移動する時間
G2(k,n):搬送機が動作kで処理機器に基板nを引き渡す時間
M2(k,n):搬送機が動作kで基板nを引き渡してから移動する時間
なお、これらの動作予定時間は0となる場合がある。
また、これらの合計をTg(k,n)と定義しておく。即ち、
Tg(k,n)=M1(k,n)+G1(k,n)
+M(k,n)+G2(k,n)+M2(k,n)
と定義する。
また、以下の非負の変数を定義する。
xr(k,n):基板nに対する動作kの直前の搬送機の休止時間
xw(k,n):基板nに対する動作kの直前の処理機器上での搬送機の待ち時間
xf(k,n):基板nに対する動作kにより基板を処理機器に引き渡す直前の該処理機器の空き時間
なお、xw(k,n)は処理機器からの基板受け取りを含む動作についてのみ定義される。また、xf(k,n)は処理機器への基板の引き渡しを含む動作についてのみ定義されるが、実用的には、搬送機間の基板の受け渡しに用いられる中継型の処理機器に基板を引き渡す動作に限定してもよい。
ここで、基板nに対する動作kの開始時刻をt(k,n)で表すと、以下の3式が成立する。
t(kp(k),n+np(k))
=t(k,n)+Tg(k,n)
+xr(kp(k),n+np(k)) ・・・(式1)
t(k+1,n)
=t(k,n)+Tg(k,n)−M2(k,n)+P(k,n)
−M1(k+1,n)+xw(k+1,n) ・・・(式2)
t(k,n)
=t(k+1,n−U(k))
+M1(k+1,n−U(k))+G1(k+1,n−U(k))
−M1(k,n)−G1(k,n)−M(k,n)+xf(k,n)
・・・(式3)
ここで、(式2)中のP(k,n)は動作番号kで表される動作後の基板番号nの処理予定時間であって、上記入力装置12により入力されたもの、あるいは、入力された値を基に計算されるものであり、通常基板ごとに指定されるめっき、洗浄等の処理予定時間に加えて、処理機器上で処理を行うに先立って実行されるシャッタ閉や液張り等の前動作や、処理を終えてから実行される液抜きやシャッタ開等の後動作に要する時間を含むものである。また、(式3)中のU(k)は動作kで基板を引き渡す処理機器に対する種別内の機器数を表す。
上記(式1)は基板nに対する動作kの次に同一の搬送機が行う動作の開始時刻、(式2)は基板nに対して処理機器での処理終了後次に行われる動作k+1の開始時刻、(式3)は搬送機が処理機器から処理後の基板を受け取った後次の基板nを引き渡す動作の開始時刻をそれぞれ表している。
上述の(式1)〜(式3)の式は、T,Xr,Xw,Xfをそれぞれt(k,n),xr(k,n),xw(k,n),xf(k,n)を要素とする列ベクトル、Rm,Wm,Fmを適当な行列、Rv,Wv,Fvを適当な列ベクトルとして、以下のように変形することができる。
T =RmXr+Rv ・・・(式1a)
Xw=WmXr+Wv ・・・(式2a)
Xf=FmXr+Fv ・・・(式3a)
ここで、上記(式1a)において、左辺のベクトルTには最終基板N(空基板を除く)に対する回収動作の開始時刻を表すt(K,N)に相当する要素があり、右辺のベクトルRmXrにおいてこれに対応する要素が最小となれば、対象とする基板の最終枚が全処理を終えて半導体製造装置から回収される時刻を最も早くすることができる。
この回収時刻を最も早くする条件は、cを適当な行ベクトルとして以下のように表すことができる。
cXr→最小 ・・・(式4)
ところで、上記(式1a)〜(式3a)で表される搬送動作が物理的に成立するための条件は、通常、Xr≧0,Xw≧0,Xf≧0であり、この不等式と上記(式1a)〜(式3a)とから、以下の不等式を導くことができる。
Xr≧0 ・・・(式1b)
WmXr≧−Wv ・・・(式2b)
FmXr≧−Fv ・・・(式3b)
ここで、ある処理機器において、搬送機が先行する基板を受け取ってから次の基板を引き渡し始めるまでに一定の時間を要する場合には、(式3b)の右辺の対応する要素に、この時間を加える。例えば、上述の反転器4においては、搬送機1aが反転後の基板を受け取った後、反転機構がリセットされてはじめて、搬送機1bが次の基板を引き渡すことができる。このような場合には、右辺の対応する要素にリセット所要時間を加えることとする。
また、(式1a)に表されるように、すべての動作開始時刻はXrの一次式で表されるから、任意の動作時刻に関連する一次の制約条件はXrに関する一次不等式で表すことができる。例えば、制約条件として、動作k0において、直前の処理終了後の任意の基板を直ちに受け取ること、即ちxw(k0,n)=0であることを条件とするならば、上記(式2a)においてk0に該当する行を取り出して、以下の一次不等式で表すことができる。
−Wm0Xr0≧Wv0 ・・・(式5)
なお、基板n0に対して、動作k0で直前の処理機器から基板を受け取ってから、動作k0+1で次の処理機器に引き渡すまでの時間に上限の制約条件を設ける場合にも、同様の形式の不等式を導くことができる。また、同様に、任意の2つの動作の開始時刻間に下限の制約条件を設けることもでき、これにより、搬送機にある程度余裕を持ったスケジュールを行うことが可能である。更に、動作kにより処理機器へ基板nを引き渡してから実際に処理を開始するまでの処理前の待ち時間をxww(k,n)と定義し、上述の変数ベクトルXrに含めるように定式化することも可能である。この場合には、xw(k+1,n)に関する上限の制約条件を満たす確率を上げることができる。
以上より、(式1b)〜(式3b)、及び(式5)は、Aを適当な行列、bを適当な列ベクトルとすれば、以下の式で表すことができる。
AXr≧b ・・・(式6)
従って、最終基板の回収時刻を最も早くするためには、(式6)の下で(式4)の最小値を求めることが必要となるが、このようなXrの解は線形計画法の問題として解くことができる。この解Xrが得られれば、最終基板の回収時刻を最も早くする各動作の実行時刻を(式1a)から得ることができ、これに基づいて上述したタイムテーブルを作成(更新)することができる。
次に、本発明に係る基板搬送制御装置の第2の実施形態について図5乃至図7を参照して説明する。図5は本実施形態における基板搬送制御装置10の構成を示すブロック図、図6は本実施形態に係る基板搬送制御装置10における基板搬送制御の手順を示すフローチャート、図7は本実施形態におけるスケジューリングの対象とする時間領域のイメージを示す図である。
半導体製造装置を長時間連続して運転する場合には、各基板に対する処理予定時間が事前に与えられる場合だけであるとは限らず、運転中に、例えば、新しいカセットを装着する度に、カセット内の未処理の基板に対する処理予定時間を与えて制御を行うことが考えられる。本実施形態の基板搬送制御装置はこのような場合にも対応することができる。
即ち、本実施形態における基板搬送制御装置10は、図7に示すスケジューリング対象時間領域を半導体製造装置の運転中に後方に移動させながら、逐次スケジューリングを繰り返し、各スケジューリングの結果を矛盾なく継ぎ足して制御を行うものである。
本実施形態における基板搬送制御装置10は、図5に示すようにハードディスク15内に演算時間テーブル18が格納され、また、記憶装置13〜15に格納されたコンピュータプログラムとCPU11との協動によって、スケジュール判断部31、演算条件決定部32、スケジュール演算部33、解判断部34、タイムテーブル作成部35、動作指令部36、再試行部37が構成される。
以下、本実施形態に係る基板搬送制御装置における基板搬送制御の手順について説明する。
まず、上述の第1の実施形態と同様に、入力装置12により動作予定時間が入力され(ステップ21)、更に入力装置12により処理予定時間が入力される(ステップ22)。本実施形態では、入力装置によって入力されたデータを一旦記憶装置14又は15に格納して、これを読み込むことにより動作予定時間及び処理予定時間の入力が行われる。
これら動作予定時間及び処理予定時間が入力されると、スケジュール判断部31が新たなスケジューリングが必要か否かを判断する(ステップ23)。即ち、処理予定時間が入力されているのにスケジューリングがまだなされていない基板がないかを検査する。
このスケジュール判断部31により、スケジューリングがなされていない基板がない、即ち、新たなスケジューリングが必要ないと判断された場合には、再度ステップ22に戻り、処理予定時間が入力されるのを待つ。
一方、スケジュール判断部31により、スケジューリングがなされていない基板があると判断された場合には、演算条件決定部32により、現時点以降の一の想定時刻と、スケジューリング演算の対象とする最終基板(空基板を除く)とが決定される(ステップ24)。最終基板は、既にスケジューリング済みの基板に加えて新たにスケジューリング演算の対象として追加される基板の最終枚であり、空基板ではないものとする。
この想定時刻と最終基板は、図7に示すように、過去に導出されたスケジューリング結果において、最終非空基板(空基板でないものをいう)が半導体製造装置に投入されてから最初に空基板を含む基板がカセット2a又は2bに回収される時刻を想定時刻として、現時点から想定時刻まで間に余裕を持ってスケジューリング演算を完了できる範囲の追加基板の枚数を推定し、最終基板を決定する。追加基板の枚数の推定は、スケジューリングはまだされていないが処理予定時間が入力されている基板の枚数の範囲内で行われる。また、正の追加基板枚数が得られない場合には、想定時刻を次のスケジューリング済みの基板の回収時刻にずらして求められる。このようにすると、図7に示すように、上記想定時刻から上記最終基板が回収される時刻までの間が、概略のスケジューリング対象時間領域となる。
ここで、追加した基板の枚数に対してスケジューリング演算に要した時間の平均値が演算時間テーブル18としてハードディスク15内に保存されており、演算条件決定部32は、この演算時間テーブル18に保存された演算の所要時間を考慮して適切な追加基板枚数の推定を行う。
この新たなスケジューリングによる最終基板の回収時刻は、全基板の処理予定時間が事前に与えられている場合に実現される真の最早値(最も早い時刻)に比べて通常遅くなるが、各回のスケジューリングにおいて追加する基板の枚数をある程度大きくとれば、近似的に真の最早値に近くすることができる。
演算条件決定部32により想定時刻とスケジューリング演算の対象となる最終基板とが決定されると、次に、スケジュール演算部33は、上述の追加基板を追加した後の条件式に基づいて上記スケジューリング対象時間領域内における搬送機の各動作の実行時刻を導出する(ステップ25)。
この場合において、過去に導出されたスケジューリング結果のうち、実行時刻が想定時刻より後の動作番号と基板番号の組を参照することにより、各動作kに対して着目する基板番号の下限を求める。あるいは、搬送機の動作順序から処理予定時間や動作予定時間によっては想定時刻より後に起こり得る動作を求めて基板番号の下限を定めてもよい。このようにすれば、過去のスケジューリング結果において、想定時刻以前の多くの動作の実行時刻は保持されるが、想定時刻付近には実行時刻が保持されない動作が生じる場合もある。
また、上述のスケジューリング演算の対象となる最終基板のカセットへの回収動作の開始時刻よりも前に起こり得る動作を求めて、基板番号の上限を定める。ここで、最終基板以降の基板に関しては、動作時間と処理時間が0の空基板が存在すると仮定する。
このようにして定められた基板番号の下限と上限とに基づいて、上述した未知の列ベクトルT,Xr等が構成され、スケジューリング演算が行われる。そして、各回のスケジューリング演算において、演算に実際に要した時間に基づいて上記演算時間テーブル18に保存された演算の所要時間の平均値が更新される。
なお、連続運転開始時にはスケジューリングの即応性を特に重視するため、先頭の1枚目の基板に対し、(式1)〜(式3)が成立する最小値としてk=1,2,・・・,Kの順に動作時刻を求める。装置内で処理される基板が1枚の場合、このようにすれば該基板の回収時刻は最も早くなる。また、処理予定時間や動作予定時間が極端な値をとらない限り、基板は、各処理機器3a〜9dで処理された後すぐに搬送機1a〜1cによって次の処理機器に搬送される。よって、与えられた制約条件を満たす最適解が求められることとなる。
スケジュール演算部33による処理の後、第1の実施形態と同様に、解判断部34により実行時刻の解が得られたか否かが判断され(ステップ26)、実行時刻の解が得られた場合はタイムテーブル作成部35によりタイムテーブルが作成(更新)される(ステップ27)。タイムテーブルが作成(更新)された後は、上記ステップ22に戻り、以降のステップを繰り返す。
動作指令部36は、第1の実施形態と同様に、ハードディスク15に格納されたタイムテーブル17を参照することにより搬送機1a〜1cの制御を行う。
一方、実行時刻の解が得られなかったと解判断部34により判断された場合には、第1の実施形態と同様に、再試行部37により空基板が各基板間に挿入される(ステップ28)が、かかる場合には、上記演算条件決定部32は、この挿入される空基板をも考慮して、非空の追加基板が存在するように、想定時刻とスケジューリング演算の対象となる最終基板とを決定する。
なお、本実施形態においては、新たなスケジューリングで求められる搬送機の動作の実行時刻が想定時刻よりも前になることがあるので、上述した追加基板枚数の推定において安全率を大きめに設定して、想定時刻より早くスケジューリング演算を終えて動作指令部36による搬送機への動作指令を行えるようにする必要がある。
次に、本発明に係る基板搬送制御装置の第3の実施形態について図8及び図9を参照して説明する。図8は本実施形態における基板搬送制御装置10の構成を示すブロック図である。
本実施形態における基板搬送制御装置10は、図8に示すようにスケジューリング部40、スケジュール補正部50、及び動作指令部60を備え、ハードディスク15には経過データファイル19が格納される。動作指令部60は、上述の第2の実施形態における動作指令部36に相当するものである。
スケジューリング部40は、上記第2の実施形態におけるスケジュール判断部、演算条件決定部、スケジュール演算部、解判断部、タイムテーブル作成部、再試行部から構成される。またスケジュール補正部50は、実績時刻取得部51、再スケジューリング判断部52、無効化部53、経過データ取得部54、補正部55、有効化部56とから構成される。これらスケジューリング部40とスケジュール補正部50はともに、記憶装置13〜15に格納されたコンピュータプログラムとCPU11との協動によって実現されるものである。
以下、本実施形態に係る基板搬送制御装置10における基板搬送制御の手順について説明する。図9は本実施形態におけるスケジュール補正部50において行われる処理の手順を示すフローチャートである。
スケジューリング部40における基本的な処理の流れは、上述の第2の実施形態にて説明した処理と同様であるが、動作予定時間、処理予定時間等の条件データと、上述のt(k,n),xr(k,n)、及び、スケジューリング済みの最終基板番号等のスケジューリング結果のデータを経過データファイル19として、スケジュール補正部50との間で矛盾なく共有して更新する点が第2の実施形態と異なる。
即ち、運転開始時に、入力装置12により各搬送機個々の動作予定時間が入力され、この動作予定時間が経過データファイル19としてメモリ14又はハードディスク15内に格納される。また、連続運転開始以後において、入力装置12により各基板に対する各処理機器の種別ごとの処理予定時間が入力されると、この処理予定時間も経過データファイル19としてメモリ14又はハードディスク15内に蓄積される。その後、スケジュール補正部50による搬送機の各動作の実行時刻の補正結果を反映するために、経過データファイル19を読み込んで、これを基に、タイムテーブル作成部によるタイムテーブル17の作成(更新)までのステップが実行され、結果が経過データファイル19に蓄積される。経過データファイル19に蓄積されたデータは、例えば各時点で実際に全処理を終えてカセットに回収された基板の番号等を参照して、古くて不要になったものから順次消去する。
なお、スケジュール判断部による新たなスケジューリング演算の必要性の判断、及び、演算条件決定部による最終基板の決定においては、経過データファイル19の記憶容量や時刻補正の発生頻度などを考慮して、スケジューリング演算の対象となる基板の範囲に制約を設けてもよい。
ところで、本実施形態では、上記スケジューリング部40の処理とは独立して、以下に述べる処理がスケジュール補正部50において行われる。
まず、実績時刻取得部51は、上記入出力インターフェイス16を介して搬送機1a〜1cが実際に各動作をし始めた時刻(以下、実績時刻という)を取得する(ステップ41)。次に、再スケジューリング判断部52が、上記実績時刻取得部51により取得された実績時刻と、上記スケジューリング部40のスケジュール演算部において過去にスケジューリングされタイムテーブル17に記述された実行時刻との差を求め、この差が予め決められた許容範囲を超えるものであるか否かを判断する(ステップ42)。
上記遅れ時間が所定許容範囲を超えないと判断された場合には、再び実績時刻の取得が行われ(ステップ41)、一方、この許容範囲を超えたと判断された場合には、タイムテーブル17に記述された実行時刻の補正が必要となる。従って、以下に述べる処理が行われる(ステップ43〜ステップ47)。なお、上記再スケジューリング判断部52において、実績時刻とタイムテーブル17に記述された実行時刻との関係で動作に矛盾が生じたか否かを判断することとしてもよい。例えば、一の搬送機の動作が遅れて実際に中継型の処理機器に基板を引き渡す前に、他の搬送機が該処理機器から該基板を受け取るようにスケジューリングされているとすれば、矛盾が生じているので、この場合に実行時刻の補正をすることとしてもよい。
また、実績時刻取得部51による実績時刻の取得において、各搬送機が各動作をし始めた時刻に加えて、各動作の進捗を表すデータ、例えば、搬送元や搬送先の処理機器への移動、及び、基板の受け取りや引き渡しの終了等の時刻や、処理機器における処理の終了等の時刻を取得すれば、よりきめの細かい実行時刻の補正を行うことができる。
ステップ43〜47の処理は、まず、無効化部53が上記スケジューリング部40での処理を無効化あるいは停止し(ステップ43)、経過データ取得部54が経過データファイル19を参照して上記経過データを取得する(ステップ44)。
次に、補正部55が、この経過データと実績時刻入力部51により入力された実績時刻とに基づいて、半導体製造装置内の搬送機上及び処理機器上に存する基板、及び半導体製造装置に投入前の先頭の1枚の基板(いずれも空基板を含む)に関し、現時点において未実施の動作について、上記(式1)〜(式3)を満たし、かつ、過去にスケジューリングされた時刻を下回らない最小値として、新たな(補正された)実行時刻を算出する(ステップ45)。このとき、スケジューリング済みの最終基板は、上述の半導体製造装置に投入する前の先頭1枚の基板となり、計算の便宜上、その後に適当枚数の空基板が挿入される。そして、補正部55は、この補正された実行時刻に基づいて上記タイムテーブル17と経過データファイル19を更新する(ステップ46)。
なお、上記新たな実行時刻の算出においては、簡単のために、過去にスケジューリングされた時刻を、最新の実績時刻の遅れに合わせて、一律後方に移動することとしてもよい。また、搬送機が搬送元の処理機器から基板を受け取り終わる時刻又は搬送先の処理機器に基板を引き渡し終わる時刻を対象として、過去のスケジューリング結果との比較を行うこととしてもよい。
その後、有効化部56が、上記無効化部53により無効化又は停止されたスケジューリング部40における処理を再び有効化又は再始動する(ステップ47)。この有効化又は再始動後、スケジューリング部40においては、上記更新された経過データファイル19の内容に基づいて処理が行われる。
なお、搬送機の一の動作が予定よりも遅れた場合には、考慮した搬送機の動作時刻に関連する制約条件は必ずしも満たされなくなるが、再スケジューリング判断部52における遅れの基準を適切に設定することで、制約条件からの逸脱を無視できるレベルにまで小さくすることができる。また、スケジューリング部40における処理を有効化又は再始動後は、その後の基板について線形計画法により制約条件を考慮した最適値を求めることができ、将来に対する時間遅れの影響を解消することができる。
次に、本発明に係る基板搬送制御装置の第4の実施形態について図10及び図11を参照して説明する。図10は本実施形態における基板搬送制御装置10の構成を示すブロック図である。
本実施形態における基板搬送制御装置10は、図10に示すようにスケジューリング部40、スケジュール補正部70、及び動作指令部60を備え、ハードディスク15には経過データファイル19が格納されている。これらスケジューリング部40とスケジュール補正部70はともに、記憶装置13〜15に格納されたコンピュータプログラムとCPU11との協動によって実現されるものである。本実施形態におけるスケジュール補正部70は、条件変更検知部71、無効化部72、経過データ取得部73、処理予定時間更新部74、補正部75、有効化部76から構成される。
スケジューリング部40における処理の流れは、上述の第2及び第3の実施形態にて説明した処理と同様であるが、スケジュール補正部70において行なわれる処理が第3の実施形態におけるスケジュール補正部50と異なる。以下、本実施形態のスケジュール補正部70において行なわれる処理について説明する。なお、このスケジュール補正部70において行なわれる処理はスケジューリング部40の処理と独立して行なわれる。図11は本実施形態におけるスケジュール補正部70において行われる処理の手順を示すフローチャートである。
まず、条件変更検知部71は、運転開始後において、装置への投入が予定されている基板(以下、未投入基板という)に関する条件の変更、例えば、装置投入予定の取消、処理予定時間の変更や装置投入順序の変更などの有無を入力装置12を介して検知する(ステップ51)。条件変更検知部71により、未投入基板に関する条件の変更が検知された場合には、タイムテーブル17に記述された実行時刻の補正が必要となるので、以下に述べる処理が行なわれる。
まず、無効化部72が上記スケジューリング部40での処理を無効化あるいは停止し(ステップ52)、経過データ取得部73が経過データファイル19を参照して上記経過データを取得する(ステップ53)。そして、処理予定時間更新部74が、上述した未投入基板に関する条件の変更(装置投入予定の取消、処理予定時間の変更や装置投入順序の変更など)を参照して、上記経過データの一部として過去に蓄積された処理予定時間に関するデータを更新する(ステップ54)。ここで、条件変更後の未投入基板に対しては新たに投入順が設定され、この投入順に基づいて処理予定時間が更新される。また、搬送に関する制約条件が個々の基板に対して指定されている場合には、この制約条件についても同様に更新される。
次に、ステップ54で処理予定時間が更新された先頭の基板について、過去において既にスケジューリングが行なわれていた場合に、補正部75が、経過データ内の過去のスケジューリング結果から、その基板以降のスケジューリング結果を取消し、適当枚数の空基板を挿入する。そして、上記(式1)〜(式3)を満たし、かつ、過去にスケジューリングされた時刻を下回らない最小値として、新たな(補正された)実行時刻を算出する(ステップ55)。このときスケジューリング済みの最終基板は、ステップ54において処理予定時間が変更されなかった最終の基板となる。そして、補正部75は、この補正された実行時刻に基づいて上記タイムテーブル17と経過データファイル19を更新する(ステップ56)。なお、ステップ55においては、搬送機が搬送元の処理機器から基板を受け取り終わる時刻又は搬送先の処理機器に基板を引き渡し終わる時刻を対象として、過去のスケジューリング結果との比較を行うこととしてもよい。
その後、有効化部76が、上記無効化部72により無効化又は停止されたスケジューリング部40における処理を再び有効化又は再始動する(ステップ57)。この有効化又は再始動後、スケジューリング部40においては、上記更新された経過データファイル19の内容に基づいて処理が行われる。この結果、上記ステップ54で処理予定時間が変更された先頭の基板以降の基板についても、変更後の処理予定時間に基づいて動作の実行時刻を算出し直すことができる。このように、処理の取消、処理予定時間の変更、装置投入順序の変更などの未投入基板に関する条件の変更があった場合においても、この変更に柔軟に対応して基板処理装置を運転することが可能となる。
なお、本実施形態におけるスケジュール補正部70と上述した第3の実施形態のスケジュール補正部50とを同時に機能するように構成することとしてもよい。
上述したように、上記各実施形態におけるスケジュール演算部では、対象とする基板の最終枚が全処理を終えて半導体製造装置から回収される時刻を最も早くするような搬送機の各動作の実行時刻が導出される。本発明では、特定の基板に対してある処理機器における処理を省略するように指定した場合においても、この基板が指定された処理機器を飛び越して搬送されるように、搬送機の各動作の実行時刻を算出することが可能である。このような処理の省略は、例えば、ある処理機器における特定の基板に対する処理予定時間を0とすることにより指定することができる。
このように処理機器を飛び越して基板を搬送する場合には、飛び越す処理機器の直前であって、かつ、対象とする基板の直前に、適当枚数の空基板が挿入される。そして、この挿入された空基板を前提にして、上述した線形計画法に基づく計算によって実行時刻が算出される。このように適当枚数の空基板を挿入することによって、処理機器を飛び越して基板を搬送することが可能となる。以下、このような空基板の挿入について説明する。
まず、図12に示すように、基板処理装置内に処理機器種別S1〜S3が設置されている場合を例として考える。処理機器種別S1〜S3に対する基板の引き渡しを含む動作k−1,k,k+1は同一の搬送機によって行われるものとし、基板A,B,C,Dがこの順番に基板処理装置内に投入されて搬送、処理されるものとする。
ここで、基板B及びCに関して、処理機器種別S2における処理予定時間が0と指定され、基板B及びCが処理機器種別S2における処理を飛び越して搬送される場合を考える。なお、図13及び後述する図15は、図12の処理機器種別間における基板の流れの例を示しており、下方に向かって時間軸がとられている。
1)定常運転時のこの搬送機の動作順序がk+1,k,k−1であり、動作番号と基板番号の組で表すと[k+1,2],[k,4],[k−1,5],[k+1,3],[k,5],[k−1,6]という順序で搬送機が動作する場合(図13)
この場合には、図14Aに示すように、基板Bの直前に、処理機器種別S2の機器数2に相当する枚数、即ち2枚の空基板を挿入する。そして、空基板に対する動作[k+1,2]における搬送元の処理機器種別がS2からS1に置き換えられると共に、処理機器種別S1からの基板B()の受け取りを含む動作、即ち、飛び越しがないとした場合における動作[k,4]に先行して、上記動作[k+1,2]が行われる。これにより、図13において点線で示すように、基板Bが処理機器種別S1から処理機器種別S3に搬送される。このようにすれば、この動作[k+1,2]は、基板C()の処理機器種別S1への引き渡しを含む動作[k−1,5]を阻害しない。動作[k,4]は、空基板に対する動作、即ち、動作時間0の実体のない動作として扱われる。
また同様に、空基板に対する動作[k+1,3]における搬送元の処理機器種別がS2からS1に置き換えられると共に、基板D()の処理機器種別S1への引き渡しを含む動作[k−1,6]を阻害しないように、この動作[k+1,3]が処理機器種別S1からの基板C()の受け取りを含む動作[k,5]に先行して行われる。これにより、図13において点線で示すように、基板Cが処理機器種別S1から処理機器種別S3に搬送される。動作[k,5]も実体のない動作として扱われる。
なお、このような動作を行うことにより、基板B,Cの前にあった空基板は、動作[k+1,3]の後には、図14Bに示すように基板B,Cの後方に移動することととなる。
2)定常運転時のこの搬送機の動作順序がk,k+1,k−1であり、動作番号と基板番号の組で表すと[k,3],[k+1,2],[k−1,4],[k,4],[k+1,3],[k−1,5]という順序で搬送機が動作する場合(図15)
この場合には、図16Aに示すように、基板Bの直前に、処理機器種別S2の機器数2から1を減じた枚数、即ち1枚の空基板を挿入する。そして、基板B()の処理機器種別S1からの受け取りを含む動作[k,3]を空基板に対する動作として扱い、次の動作、即ち、空基板に対する動作[k+1,2]において搬送元の処理機器種別をS2からS1に置き換えることによって、図15において点線で示すように、処理機器種別S1から処理機器種別S3に基板Bが搬送される。
同様に、基板C()の処理機器種別S1からの受け取りを含む動作[k,4]を空基板に対する動作として扱い、空基板に対する動作[k+1,3]の搬送元の処理機器種別をS2からS1に置き換えることによって、図15において点線で示すように、処理機器種別S1から処理機器種別S3に基板Cが搬送される。
このように、基板Cの処理機器種別S1への引き渡しを含む動作[k−1,4]の前に基板Bの処理機器種別S1からの受け取りは完了しており、また、基板Dの処理機器種別S1への引き渡しを含む動作[k−1,5]の前に基板Cの処理機器種別S1から受け取りも完了しているので、搬送機はこれらの基板C,Dを問題なく処理機器種別S1に引き渡すことができる。なお、動作[k+1,3]の後には、図16Bに示すように、基板B,Cの前にあった空基板が基板B,Cの後方に移動することとなる。
なお、上記説明においては、飛び越される処理機器種別が1種類で、動作k−1が動作k及び動作k+1と同一の搬送機によって行われる場合について説明したが、ある基板が複数の処理機器種別を飛び越して搬送される場合には、飛び越される処理機器種別全体を考慮して空基板を挿入することにより、これらの処理機器種別を飛び越して基板を搬送することが可能となる。
また、動作k−1が別の搬送機の動作であっても、この動作k−1の代わりに、中継型の処理機器種別を介して該別の搬送機と基板の受け渡しを行う搬送機の動作を考え、該別の搬送機の動作順序に影響を与えることがないように、挿入される空基板の数を決定することによって、飛び越しが可能となる。
次に、図17に示すように、基板処理装置内に処理機器種別S1〜S4が設置されている場合を例として説明する。処理機器種別S1〜S4に対する基板の引き渡しを含む動作k−1,k,k+1,k+2は同一の搬送機によって行われるものとし、基板A,B,C,D,E,Fがこの順番に基板処理装置内に投入されて搬送、処理されるものとする。また、定常運転時のこの搬送機の動作順序がk+2,k+1,k,k−1であり、図18に示すような順序で搬送機が動作するものとする。なお、図18においても、下方に向かって時間軸がとられている。
ここで、基板C及びDが処理機器種別S3における処理を飛び越して搬送され、基板E及びFが処理機器種別S2における処理を飛び越して搬送される場合を考える。
この場合には、図19Aに示すように、基板Cの直前に、処理機器種別S3の機器数2に相当する枚数、即ち2枚の空基板を挿入する。そして、空基板に対する動作[k+2,3]における搬送元の処理機器種別がS3からS2に置き換えられると共に、処理機器種別S2からの基板C()の受け取りを含む動作[k+1,5]に先行して、上記動作[k+2,3]が行われる。これにより、基板Cは処理機器S3を飛び越して搬送される。
また、上記動作[k+1,5]の搬送元の処理機器種別がS2からS1に置き換えられると共に、処理機器種別S1からの基板E()の受け取りを含む動作[k,7]に先行して、上記動作[k+1,5]が行われる。これにより、基板Eは処理機器S2を飛び越して搬送される。このとき、図19Bに示すように、空基板のうちの1枚が基板Dの後方に移動することとなる。
また同様に、動作[k+2,4]の搬送元の処理機器種別がS3からS2に置き換えられると共に、処理機器種別S2からの基板Dの受け取りを含む動作[k+1,6]に先行して、上記動作[k+2,4]が行われる。これにより、基板Dは処理機器S3を飛び越して搬送される。
更に、上記動作[k+1,6]の搬送元の処理機器種別がS2からS1に置き換えられると共に、処理機器種別S1からの基板F()の受け取りを含む動作[k,8]に先行して、上記動作[k+1,6]が行われる。これにより、基板Fは処理機器S2を飛び越して搬送される。このとき、図19Cに示すように、2枚の空基板が基板Fの後方に移動することとなる。
このように、本発明によれば、基板処理装置の連続運転中において、基板毎に、不要な処理機器種別を飛び越して基板を搬送したり、複数の処理機器種別を目的に応じて使い分けたりすることができるので、多品種少量生産に対応した柔軟な運転が可能となる。例えば、連続運転を一旦停止して異なる処理がなされる基板を扱う場合に比べて大幅にスループットを向上することができ、また、目的毎に基板処理装置を別個に用意する場合に比べて大幅にコストを低減することができる。
なお、上述した処理機器種別の飛び越しを考慮して、上述したスケジュール演算部(図3の符号21、図5の符号33)を構成した場合には、上述した補正部(図8の符号55、図10の符号75)においても同様に飛び越しが考慮される。
次に、本発明に係る基板搬送制御装置を基板処理装置に組み込んだ例を図面を参照して説明する。図20は、本実施形態に係る基板処理装置(半導体製造装置)の全体構成を示すブロック図である。この基板処理装置は、図1に示す搬送機1a〜1c、カセット2a,2b、及び、処理機器3a〜9dを装置本体として備えている。また、基板処理装置は、コンピュータなどから構成される装置制御部100と、独立のコンピュータなどから構成されるスケジューラ102と、装置の状態などを表示する表示装置104と、装置の運転条件や制御条件を入力する上述した入力装置12とを備えている。
装置制御部100やスケジューラ102の内部の記憶装置には、上述した基板制御のためのコンピュータプログラム及び装置制御のためのコンピュータプログラムが格納されている。なお、これら装置制御部100及びスケジューラ102を複数のコンピュータを協動させることによって構成することとしてもよいし、あるいは、これらを1つのコンピュータで構成することとしてもよい。
装置制御部100には、装置本体内の搬送機1a〜1c、カセット2a,2b、及び各処理機器3a〜9dと接続されるコントローラ110〜112と、これらのコントローラ110〜112に接続されるメインコントローラ120とから主に構成されている。コントローラ110〜112は、メインコントローラ120から指令を受け、該指令を各機器1a〜9dに送信する。また、コントローラ110〜112は、各機器1a〜9dを監視し、各機器1a〜9dの状態をメインコントローラ120に送信する。メインコントローラ120には、処理機器3a〜9dに対し処理の開始指令や処理条件等を送信する機能の他、上述した搬送機の制御を行う動作指令部(図3の符号24、図5の符号36、図8及び図10の符号60)、実績時刻取得部(図8の符号51)、再スケジューリング判断部(図8の符号52)、条件変更検知部(図10の符号71)が含まれている。また、メインコントローラ120には、表示装置104及び入力装置12が接続されている。
スケジューラ102は、上述した搬送機の制御を行うスケジュール演算部(図3の符号21、図5の符号33)、解判断部(図3の符号22、図5の符号34)、再試行部(図3の符号25、図5の符号37)、タイムテーブル作成部(図3の符号23、図5の符号35)、スケジュール判断部(図5の符号31)、演算条件決定部(図5の符号32)、無効化部(図8の符号53、図10の符号72)、経過データ取得部(図8の符号54、図10の符号73)、補正部(図8の符号55、図10の符号75)、有効化部(図8の符号56、図10の符号76)、処理予定時間更新部(図10の符号74)を含んでいる。
なお、このようなメインコントローラ120及びスケジューラ102の構成は一例であり、これと異なる構成でメインコントローラ120やスケジューラ102を構成してもよいことはもちろんである。
次に、基板搬送制御装置が組み込まれたこの基板処理装置の動作について説明する。
装置本体の電源は、装置制御部100、表示装置104、入力装置12、スケジューラ102の電源と連動しており、装置本体に電源が投入されると、これら装置制御部100、表示装置104、入力装置12、スケジューラ102にも自動的に電源が投入され、装置制御部100、表示装置104、入力装置12、スケジューラ102が起動する。このとき、スケジューラ102は、メインコントローラ120からの信号に対する待機状態となる。
次に、装置本体を運転する前に、入力装置12によって、装置本体の各処理機器3a〜9dの使用の可否、各搬送機1a〜1cによって各処理機器3a〜9dの種別間を基板が搬送される順序を示す搬送経路、定常運転時の各搬送機1a〜1cの基本動作の順序などが入力される。ここで、メインコントローラ120から各搬送機1a〜1cに動作指令を送信して装置本体内の搬送機1a〜1cを動作させ、各搬送機1a〜1cの動作の所要時間を取得することとしてもよい。この取得された所要時間やその他の設定値を装置制御部100内の磁気ディスクや不揮発性メモリ等に保存すれば、一旦電源を遮断した後であっても前に取得した所要時間やその他の設定値に基づいて装置を運転することが可能となる。
入力装置12から装置運転開始指令が入力されると、メインコントローラ120が搬送機1a〜1cの原点復帰、処理機器3a〜9dの初期化などの開始処理を各機器に対して指示すると共に、スケジューラ102に対して運転開始指令と上述の搬送経路、基本動作の順序、動作予定時間などのデータを送信する。スケジューラ102は、これらのデータを読み込んで、内部メモリの設定等の初期化処理を行う。
そして、装置本体に未処理の基板が装填されたカセット2a,2bが装着された時点で、入力装置12によりこれら未処理の基板に対する処理予定時間や搬送に関する制約条件などが入力され、これらのデータがメインコントローラ120を介してスケジューラ102に送信される。
スケジューラ102は、この処理予定時間と制約条件に関するデータを読み込み、上述した基板の搬送制御により1枚目の基板に関して各動作の実行時刻を計算してタイムテーブルを作成し、このタイムテーブルをメインコントローラ120に送信する。メインコントローラ120は、このタイムテーブルに基づいて、搬送機の動作、及びこれに対応した各処理機器での処理を開始させ、各動作の実行時刻の計測を開始する。なお、メインコントローラ120は、搬送機1a〜1cに動作を指令する際に、タイムテーブルに指定された時刻の経過だけでなく、その搬送機が非動作中であること、搬送元の処理機器における基板の処理が完了していること、及び搬送先の処理機器に先行する基板が存在せずリセットも完了していることを確認する。これにより、搬送機1a〜1cの動作時間や、処理機器3a〜9dでの処理時間、リセット時間に関して予定からのずれがあっても問題が発生しないようにしている。
また、この動作の指令と同時に、メインコントローラ120は各動作の実行時刻をスケジューラ102に送信し、また、各基板の位置や処理の進行状況などを出力装置104に送信する。これら装置本体の状況の送信は、適当に定められた間隔で以後継続して行われる。
次に、スケジューラ102は、最初に処理予定時間を取得した2枚目以降の基板に関して、上述したように適当枚数の追加基板を設定し、線形計画法で逐次スケジューリングを行い、更新されたタイムテーブルをメインコントローラ120に送信する。このタイムテーブルの送信に際しては、スケジューラ102から送信前にメインコントローラ120の時刻を停止する旨の指令を出して新たな動作の開始を禁止し、タイムテーブル中の未実施の動作に対応する部分のみ送信して、この送信後にメインコントローラ120の時刻を再起動することにしてもよい。また、メインコントローラ120内の記憶装置の記憶容量を考慮して、タイムテーブルをスケジューラ102内の記憶装置に記憶、蓄積し、未実施の動作を先頭にして一定量のスケジュールを、スケジューリング演算のタイミングに関係なく定期的に順次メインコントローラ120に送信することとしてもよい。
新たな未処理の基板のカセットが装置本体に装着された場合には、上述と同様にして各基板の処理予定時間や搬送に関する制約条件などが入力され、入力されたデータは、メインコントローラ120からスケジューラ102に送信される。スケジューラ102は、これらのデータを読み込んで経過データファイル内に蓄積し、上述した線形計画法による逐次スケジューリングを続行する。
なお、処理予定時間が入力された未投入の基板のすべてについて、動作予定時刻が算出された場合には、スケジューラ102は次の未投入基板の処理予定時間が入力されるまで待機する。
また、メインコントローラ120は、装置本体の運転中において、各動作の実行時刻を計測し、この計測された時刻とタイムテーブル上に指定された時刻との差を監視する。上述のように各搬送機1a〜1cの動作時間や各処理機器3a〜9dでの処理時間、リセット時間に遅れがあると、結果としてある動作の実行時刻が遅れてしまうことがある。このような場合、メインコントローラ120は上述した再スケジューリング判断部によって時刻の補正指令をスケジューラ102に送信し、これを受けてスケジューラ102は未実施の動作の実行時刻を補正してタイムテーブルを更新し、これをメインコントローラ120に送信する。このとき、メインコントローラ120は上記補正指令の送信前に時刻を停止し、タイムテーブルを受信した後に再起動して、補正されたタイムテーブルと実際の動作の間に矛盾が生じないようにする。
一方、装着された未処理の基板が装填されたカセットが装置本体から外された場合、あるいは、入力装置12によって、未投入の基板の投入予定が取り消されたり、処理予定時間が変更されたり、装置への投入順序が変更されたりした場合、これらの情報が未投入基板の補正指令と共に、メインコントローラ120からスケジューラ102に転送される。スケジューラ102では、タイムテーブルの一部を更新し、更新したタイムテーブルをメインコントローラ120に送信する。なお、上述の時刻の補正指令の場合と同様に、未投入基板の補正指令をスケジューラ102に送信する前に、メインコントローラ120の時刻を停止し、タイムテーブルを受信した後に再起動する。
装置本体に装着されたカセットに装填された基板がすべて処理を終えてカセットに回収されたときには、メインコントローラ120がスケジューラ102からの送信有無のチェックを停止し、メモリを解放するなどの終了処理を行って、上述した起動後の状態に戻る。また、スケジューラ102や入力装置12も同様に起動後の状態に戻る。この場合において、入力装置12から、搬送経路、基本動作の順序、動作予定時間等を設定し直して、次回の運転を行うこともできる。あるいは、そのままの設定で、再度運転開始指令を入力し、未処理基板のカセットを装着して処理を再開することもできる。
ここで、図21及び図22に、上述の第2の実施形態における基板搬送制御装置を用いて、搬送機の実行時刻をスケジューリングした結果の一例を示す。図21及び図22において、数字は基板番号を表しており、搬送機1a〜1cに対応する×で挟まれた実線は各搬送機が動作中であることを表し、また、処理機器3a〜9dに対応する*で挟まれた実線は各処理機器において処理が行われていることを表している。
図21は、基板搬送制御装置の運転開始直後のスケジューリング結果を示すが、この時点での搬送機1a〜1cの余裕は大きいことがわかる。
図22は、基板搬送制御装置の運転開始から一定時間経過した定常状態を示す。図22において、各搬送機の休止時間は少なく、ほとんど常に動作中の状態にあるが、それでも、基板処理後の搬送機待ち時間を0とする制約条件を与えためっき槽9a〜9dにおいては、図22において●で示すように、処理終了前に搬送機がめっき槽に移動を開始して処理後の基板を直ちに受け取り、粗洗浄機7に搬送していることがわかる。
上述したように本発明は、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最も早くするような搬送機の各動作の実行時刻をスケジューリングすることができるので、基板処理装置のスループットを最大にすることができる。
また、煩わしい事前の検討や処理予定時間の制約を伴うことなく、搬送機の動作時刻に関連して設定された制約条件を満たしつつ、対象とする基板の最終枚が全処理を終えて上記基板処理装置から回収される時刻を最も早くすることができ、プロセス処理上の要求を満たすことができると共に、基板処理装置のスループットを最大にすることができる。
更に、連続運転中の各基板の処理予定時間が逐次分割して得られるような場合においても、プロセス処理上の制約を満たしつつスループットを近似的に最大とすることができる。
また、各回のスケジューリングの試行において、計算可能な枚数を考慮してスケジューリングの対象となる追加基板数を推定し得るので、比較的処理能力の低いコンピュータでもスケジューリングを行うことができる。
更に、搬送機の動作又は処理機器における基板処理に予定からの遅れが生じたとしても、プロセス処理上の制約やスループットに対する影響を小さく抑え、かつ、将来にその影響を引きずらずに基板処理装置を運転することが可能となる。
また、処理の取消、処理予定時間の変更、装置投入順序の変更などの未投入基板に関する条件の変更があった場合においても、この変更に柔軟に対応して基板処理装置を運転することが可能となる。
更に、基板処理装置の連続運転中に、不要な処理機器種別を飛び越して基板を搬送することができるため、複数の処理機器種別を目的に応じて使い分けることができる。従って、大幅にスループットを向上することができると共に多品種少量生産に対応した柔軟な運転が可能となる。
本発明は、搬送機により半導体製造装置などの基板処理装置内の複数の基板を複数の処理機器に順次搬送して処理を行う基板搬送制御装置及びかかる基板搬送制御装置によって基板の搬送が制御される基板処理装置に好適に用いられる。
図1は、本発明に係る一実施形態における半導体製造装置の構成を示す模式図である。 図2は、本発明の第1の実施形態におけるハードウェア構成の一実施例を示す図である。 図3は、本発明の第1の実施形態における基板搬送制御の構成を示すブロック図である。 図4は、本発明の第1の実施形態における基板搬送制御の手順を示すフローチャートである。 図5は、本発明の第2の実施形態における基板搬送制御の構成を示すブロック図である。 図6は、本発明の第2の実施形態における基板搬送制御の手順を示すフローチャートである。 図7は、本発明の第2の実施形態におけるスケジューリングの対象とする時間領域のイメージを示す図である。 図8は、本発明の第3の実施形態における基板搬送制御の構成を示すブロック図である。 図9は、本発明の第3の実施形態におけるスケジュール補正部において行われる処理の手順を示すフローチャートである。 図10は、本発明の第4の実施形態における基板搬送制御の構成を示すブロック図である。 図11は、本発明の第4の実施形態におけるスケジュール補正部において行われる処理の手順を示すフローチャートである。 図12は、基板処理装置の構成の一例を示す図である。 図13は、図12の処理機器種別間における基板の流れの一例を示す図である。 図14Aは、図13においてスケジューリングの対象となる基板の順序を示す図である。 図14Bは、図13においてスケジューリングの対象となる基板の順序を示す図である。 図15は、図12の処理機器種別間における基板の流れの一例を示す図である。 図16Aは、図15においてスケジューリングの対象となる基板の順序を示す図である。 図16Bは、図15においてスケジューリングの対象となる基板の順序を示す図である。 図17は、基板処理装置の構成の一例を示す図である。 図18は、図17の処理機器種別間における基板の流れの一例を示す図である。 図19Aは、図18においてスケジューリングの対象となる基板の順序を示す図である。 図19Bは、図18においてスケジューリングの対象となる基板の順序を示す図である。 図19Cは、図18においてスケジューリングの対象となる基板の順序を示す図である。 図20は、本発明に係る基板搬送装置が組み込まれた基板処理装置の全体構成を示すブロック図である。 図21は、本発明の第2の実施形態の基板搬送制御装置を用いて搬送機の実行時刻をスケジューリングした場合における運転開始直後のスケジューリング結果を示す図である。 図22は、本発明の第2の実施形態の基板搬送制御装置を用いて搬送機の実行時刻をスケジューリングした場合における運転開始から一定時間経過した後のスケジューリング結果を示す図である。

Claims (36)

  1. 基板処理装置内に設置された複数の処理機器間において搬送機により基板を搬送する基板搬送方法であって
    前記搬送機の各動作に与えられた動作予定時間を含み、かつ、前記搬送機の各動作間の休止時間を変数として、前記搬送機の動作が当該搬送機の先行する動作が終了してから実行されることを表す条件式1と、
    前記各処理機器における各基板に対する処理に与えられた処理予定時間と、当該処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間とを含み、かつ、処理機器上で処理後の基板が搬送機を待つ時間、または、基板が処理機器上で実際に処理を開始されるまでの処理前の待ち時間を変数として、前記処理機器において、前記基板が前記処理予定時間に対応する処理を実行してから取り出されることを表す条件式2と、
    前記処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間を含み、かつ、基板が引き渡される直前の処理機器の空き時間を変数として、前記処理機器において、前記基板を取り出した後で、次の基板を引き渡しできることを表す条件式3と、に基づいて、
    前記変数が非負であるとの制約条件のもとに、
    線形計画法によって、対象とする基板の最終枚が全処理を終えて前記基板処理装置から回収される時刻を最早とする前記搬送機の各動作の実行時刻を算出し、
    前記算出された搬送機の各動作の実行時刻になったときに、対応する搬送機に該動作を指令することを特徴とする基板搬送方法。
  2. 追加の制約条件として、前記処理機器における所定の処理が終了した後、該処理機器上で基板が搬送機を待つ時間を0とすることを特徴とする請求項1に記載の基板搬送方法。
  3. 前記所定の処理は、めっき処理であることを特徴とする請求項2に記載の基板搬送方法。
  4. 追加の制約条件として、前記搬送機が処理機器から基板を受け取ってから次の処理機器に引き渡すまでの時間に上限を設けることを特徴とする請求項1に記載の基板搬送方法。
  5. 追加の制約条件として、前記搬送機の2つの動作の開始時刻間隔に下限を設けることを特徴とする請求項1に記載の基板搬送方法。
  6. 前記搬送機が処理後の基板を処理機器から受け取ってから次の基板を該処理機器に引き渡すことが可能となるまでに該処理機器が要する時間を追加の制約条件とすることを特徴とする請求項1に記載の基板搬送方法。
  7. 前記変数に関する一次不等式を追加の制約条件として、前記回収される時刻を最早とする各動作の実行時刻を算出することを特徴とする請求項1に記載の基板搬送方法。
  8. 前記制約条件を満たす搬送機の各動作の実行時刻の解が得られたか否かを判断し、
    前記実行時刻の解が得られなかったと判断された場合に、前記基板処理装置内に投入される基板の投入間隔を調整して、前記実行時刻の算出を再試行することを特徴とする請求項1乃至7のいずれか一項に記載の基板搬送方法。
  9. 前記基板処理装置の運転開始後において、前記搬送機の各動作の実行時刻の算出が新たに必要か否かを判断し、
    前記実行時刻の算出が新たに必要であると判断された場合に、新たに実行時刻の算出を行う起点となる一の想定時刻と、実行時刻の算出において対象とする基板の最終基板とを決定し、
    過去に求められたスケジューリング結果であって前記決定された想定時刻以前のスケジューリング結果を保持しつつ、前記決定された最終基板までの基板を対象として新たに実行時刻を算出することを特徴とする請求項1に記載の基板搬送方法。
  10. 搬送機が各動作をし始めた時刻を取得し、
    前記取得された時刻と過去に求められたスケジューリング結果における実行時刻との間に矛盾又は予め決められた範囲以上の差があるか否かを判断し、
    矛盾又は予め決められた範囲以上の差があると判断された場合に、該矛盾又は予め決められた範囲以上の差があると判断された時点において未実施の搬送機の各動作の実行時刻を補正することを特徴とする請求項1に記載の基板搬送方法。
  11. 前記基板処理装置の運転開始後において、基板処理装置への投入が予定されている基板に関する条件の変更を検知し、
    前記基板に関する条件の変更が検知された場合に、該条件が変更された基板以降の基板に対する搬送機の各動作の実行時刻を補正することを特徴とする請求項1に記載の基板搬送方法。
  12. 1以上の基板について前記基板処理装置内の1以上の処理機器における処理が省略される場合に、前記1以上の基板が前記1以上の処理機器を飛び越して搬送されるように、前記搬送機の各動作の実行時刻を算出することを特徴とする請求項1に記載の基板搬送方法。
  13. 基板処理装置内に設置された複数の処理機器間における搬送機による基板の搬送を制御する基板搬送制御装置であって
    前記搬送機の各動作に対応する動作予定時間と、前記各処理機器における各基板に対する処理に対応する処理予定時間を入力する入力装置と、
    前記動作予定時間を含み、かつ、前記搬送機の各動作間の休止時間を変数として、前記搬送機の動作が当該搬送機の先行する動作が終了してから実行されることを表す条件式1と、前記処理予定時間と、前記処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間とを含み、かつ、処理機器上で処理後の基板が搬送機を待つ時間、または、基板が処理機器上で実際に処理を開始されるまでの処理前の待ち時間を変数として、前記処理機器において、前記基板が前記処理予定時間に対応する処理を実行してから取り出されることを表す条件式2と、前記処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間を含み、かつ、基板が引き渡される直前の処理機器の空き時間を変数として、前記処理機器において、前記基板を取り出した後で、次の基板を引き渡しできることを表す条件式3と、に基づいて、線形計画法により、前記変数が非負であるとの制約条件のもとに、対象とする基板の最終枚が全処理を終えて前記基板処理装置から回収される時刻を最早とする前記搬送機の各動作の実行時刻を算出するスケジュール演算部と、
    前記スケジュール演算部により算出された搬送機の各動作の実行時刻になったときに、対応する搬送機に該動作を指令する動作指令部とを備えることを特徴とする基板搬送制御装置。
  14. 追加の制約条件として、前記処理機器における所定の処理が終了した後、該処理機器上で基板が搬送機を待つ時間を0とすることを特徴とする請求項13に記載の基板搬送制御装置。
  15. 前記所定の処理は、めっき処理であることを特徴とする請求項14に記載の基板搬送制御装置。
  16. 追加の制約条件として、前記搬送機が処理機器から基板を受け取ってから次の処理機器に引き渡すまでの時間に上限を設けることを特徴とする請求項13に記載の基板搬送制御装置。
  17. 追加の制約条件として、前記搬送機の2つの動作の開始時刻間隔に下限を設けることを特徴とする請求項13に記載の基板搬送制御装置。
  18. 前記搬送機が処理後の基板を処理機器から受け取ってから次の基板を該処理機器に引き渡すことが可能となるまでに該処理機器が要する時間を追加の制約条件とすることを特徴とする請求項13に記載の基板搬送制御装置。
  19. 前記スケジュール演算部は、前記変数に関する一次不等式を追加の制約条件として、前記回収される時刻を最早とする各動作の実行時刻を算出することを特徴と する請求項13に記載の基板搬送制御装置。
  20. 前記スケジュール演算部により前記制約条件を満たす搬送機の各動作の実行時刻の解が得られたか否かを判断する解判断部と、
    前記解判断部により前記実行時刻の解が得られなかったと判断された場合に、前記基板処理装置内に投入される基板の投入間隔を調整し、前記スケジュール演算部による実行時刻の算出を再試行する再試行部とを備えることを特徴とする請求項13乃至19のいずれか一項に記載の基板搬送制御装置。
  21. 前記基板処理装置の運転開始後において、前記スケジュール演算部による前記搬送機の各動作の実行時刻の算出が新たに必要か否かを判断するスケジュール判断部と、
    前記スケジュール判断部により前記実行時刻の算出が新たに必要であると判断された場合に、新たに実行時刻の算出を行う起点となる一の想定時刻と、前記スケジュール演算部による実行時刻の算出において対象とする基板の最終基板とを決定する演算条件決定部とを備え、
    前記スケジュール演算部は、過去に求められたスケジューリング結果であって前記演算条件決定部により決定された想定時刻以前のスケジューリング結果を保持しつつ、前記演算条件決定部により決定された最終基板までの基板を対象として新たに実行時刻を算出することを特徴とする請求項13に記載の基板搬送制御装置。
  22. 搬送機が各動作をし始めた時刻を取得する実績時刻取得部と、
    前記実績時刻取得部により取得された時刻と過去に求められたスケジューリング結果における実行時刻との間に矛盾又は予め決められた範囲以上の差があるか否かを判断する再スケジューリング判断部と、
    前記再スケジューリング判断部により矛盾又は予め決められた範囲以上の差があると判断された場合に、該矛盾又は予め決められた範囲以上の差があると判断された時点において未実施の搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする請求項13に記載の基板搬送制御装置。
  23. 前記基板処理装置の運転開始後において、基板処理装置への投入が予定されている基板に関する条件の変更を検知する条件変更検知部と、
    前記条件変更検知部により前記基板に関する条件の変更が検知された場合に、該条件が変更された基板以降の基板に対する搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする請求項13に記載の基板搬送制御装置。
  24. 前記スケジュール演算部は、1以上の基板について前記基板処理装置内の1以上の処理機器における処理が省略される場合に、前記1以上の基板が前記1以上の処理機器を飛び越して搬送されるように、前記搬送機の各動作の実行時刻を算出することを特徴とする請求項13に記載の基板搬送制御装置。
  25. 基板の処理を行う複数の処理機器を備え、該処理機器間において搬送機により基板を搬送して基板を処理する基板処理装置において、
    前記搬送機の各動作に対応する動作予定時間と、前記各処理機器における各基板に対する処理に対応する処理予定時間を入力する入力装置と、
    前記動作予定時間を含み、かつ、前記搬送機の各動作間の休止時間を変数として、前記搬送機の動作が当該搬送機の先行する動作が終了してから実行されることを表す条件式1と、前記処理予定時間と、前記処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間とを含み、かつ、処理機器上で処理後の基板が搬送機を待つ時間、または、基板が処理機器上で実際に処理を開始されるまでの処理前の待ち時間を変数として、前記処理機器において、前記基板が前記処理予定時間に対応する処理を実行してから取り出されることを表す条件式2と、前記処理機器との間で基板の引き渡し又は受け取りを行う前記搬送機の動作に与えられた動作予定時間を含み、かつ、基板が引き渡される直前の処理機器の空き時間を変数として、前記処理機器において、前記基板を取り出した後で、次の基板を引き渡しできることを表す条件式3と、に基づいて、線形計画法により、前記変数が非負であるとの制約条件のもとに、対象とする基板の最終枚が全処理を終えて前記基板処理装置から回収される時刻を最早とする前記搬送機の各動作の実行時刻を算出するスケジュール演算部と、
    前記スケジュール演算部により算出された搬送機の各動作の実行時刻になったときに、対応する搬送機に該動作を指令する動作指令部とを備えることを特徴とする基板処理装置。
  26. 追加の制約条件として、前記処理機器における所定の処理が終了した後、該処理機器上で基板が搬送機を待つ時間を0とすることを特徴とする請求項25に記載の基板処理装置。
  27. 前記所定の処理は、めっき処理であることを特徴とする請求項26に記載の基板処理装置。
  28. 追加の制約条件として、前記搬送機が処理機器から基板を受け取ってから次の処理機器に引き渡すまでの時間に上限を設けることを特徴とする請求項25に記載の基板処理装置。
  29. 追加の制約条件として、前記搬送機の2つの動作の開始時刻間隔に下限を設けることを特徴とする請求項25に記載の基板処理装置。
  30. 前記搬送機が処理後の基板を処理機器から受け取ってから次の基板を該処理機器に引き渡すことが可能となるまでに該処理機器が要する時間を追加の制約条件とすることを特徴とする請求項25に記載の基板処理装置。
  31. 前記スケジュール演算部は、前記変数に関する一次不等式を追加の制約条件として、前記回収される時刻を最早とする各動作の実行時刻を算出することを特徴とする請求項25に記載の基板処理装置。
  32. 前記スケジュール演算部により前記制約条件を満たす搬送機の各動作の実行時刻の解が得られたか否かを判断する解判断部と、
    前記解判断部により前記実行時刻の解が得られなかったと判断された場合に、前記基板処理装置内に投入される基板の投入間隔を調整し、前記スケジュール演算部による実行時刻の算出を再試行する再試行部とを備えることを特徴とする請求項25乃至31のいずれか一項に記載の基板処理装置。
  33. 運転開始後において、前記スケジュール演算部による前記搬送機の各動作の実行時刻の算出が新たに必要か否かを判断するスケジュール判断部と、
    前記スケジュール判断部により前記実行時刻の算出が新たに必要であると判断された場合に、新たに実行時刻の算出を行う起点となる一の想定時刻と、前記スケジュール演算部による実行時刻の算出において対象とする基板の最終基板とを決定する演算条件決定部とを備え、
    前記スケジュール演算部は、過去に求められたスケジューリング結果であって前記演算条件決定部により決定された想定時刻以前のスケジューリング結果を保持しつつ、前記演算条件決定部により決定された最終基板までの基板を対象として新たに実行時刻を算出することを特徴とする請求項25に記載の基板処理装置。
  34. 搬送機が各動作をし始めた時刻を取得する実績時刻取得部と、
    前記実績時刻取得部により取得された時刻と過去に求められたスケジューリング結果における実行時刻との間に矛盾又は予め決められた範囲以上の差があるか否かを判断する再スケジューリング判断部と、
    前記再スケジューリング判断部により矛盾又は予め決められた範囲以上の差があると判断された場合に、該矛盾又は予め決められた範囲以上の差があると判断された時点において未実施の搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする請求項25に記載の基板処理装置。
  35. 運転開始後において、装置への投入が予定されている基板に関する条件の変更を検知する条件変更検知部と、
    前記条件変更検知部により前記基板に関する条件の変更が検知された場合に、該条件が変更された基板以降の基板に対する搬送機の各動作の実行時刻を補正する補正部とを備えることを特徴とする請求項25に記載の基板処理装置。
  36. 前記スケジュール演算部は、1以上の基板について装置内の1以上の処理機器における処理が省略される場合に、前記1以上の基板が前記1以上の処理機器を飛び越して搬送されるように、前記搬送機の各動作の実行時刻を算出することを特徴とする請求項25に記載の基板処理装置。
JP2001553578A 2000-01-17 2000-12-28 基板搬送制御装置及び基板搬送方法 Expired - Fee Related JP3995478B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000008038 2000-01-17
PCT/JP2000/009404 WO2001054187A1 (fr) 2000-01-17 2000-12-28 Appareil de commande de transfert de tranches et procede de transfert de tranches

Publications (1)

Publication Number Publication Date
JP3995478B2 true JP3995478B2 (ja) 2007-10-24

Family

ID=18536375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001553578A Expired - Fee Related JP3995478B2 (ja) 2000-01-17 2000-12-28 基板搬送制御装置及び基板搬送方法

Country Status (6)

Country Link
US (3) US6772029B2 (ja)
EP (1) EP1255294A4 (ja)
JP (1) JP3995478B2 (ja)
KR (1) KR100823237B1 (ja)
TW (1) TW473813B (ja)
WO (1) WO2001054187A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8655472B2 (en) 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
US7280883B2 (en) * 2001-09-06 2007-10-09 Dainippon Screen Mfg. Co., Ltd. Substrate processing system managing apparatus information of substrate processing apparatus
JP3978393B2 (ja) * 2002-12-02 2007-09-19 株式会社カイジョー 基板処理装置
US7218983B2 (en) * 2003-11-06 2007-05-15 Applied Materials, Inc. Method and apparatus for integrating large and small lot electronic device fabrication facilities
US7720557B2 (en) * 2003-11-06 2010-05-18 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7177716B2 (en) 2004-02-28 2007-02-13 Applied Materials, Inc. Methods and apparatus for material control system interface
KR101018525B1 (ko) * 2004-03-31 2011-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP4501740B2 (ja) * 2005-03-17 2010-07-14 住友金属工業株式会社 製鋼プロセスの操業スケジュール作成システム、製鋼プロセスの操業スケジュール作成方法、及びコンピュータプログラム
US7346413B2 (en) * 2005-05-09 2008-03-18 International Business Machines Corporation Productivity for tool having plurality of processing modules
JP4492875B2 (ja) * 2005-06-21 2010-06-30 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US9235413B1 (en) * 2005-08-03 2016-01-12 National Semiconductor Corporation Automated control of semiconductor wafer manufacturing based on electrical test results
JP2007058499A (ja) * 2005-08-24 2007-03-08 Matsushita Electric Ind Co Ltd 情報処理装置およびデータ書き込み方法
JP4884801B2 (ja) * 2005-10-06 2012-02-29 東京エレクトロン株式会社 処理システム
US7840452B2 (en) * 2006-08-30 2010-11-23 International Business Machines Corporation Application, method and process for managing part exchangeability across functional boundaries
JP5154102B2 (ja) * 2007-03-07 2013-02-27 東京エレクトロン株式会社 基板処理装置および基板処理方法
CN101663739B (zh) 2007-04-20 2011-10-26 株式会社荏原制作所 研磨装置
JP5006122B2 (ja) 2007-06-29 2012-08-22 株式会社Sokudo 基板処理装置
US7817241B2 (en) * 2007-07-05 2010-10-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20090069919A1 (en) * 2007-09-07 2009-03-12 International Business Machines Corporation Intelligent mass production planning and routing system
JP4828503B2 (ja) * 2007-10-16 2011-11-30 東京エレクトロン株式会社 基板処理装置、基板搬送方法、コンピュータプログラムおよび記憶媒体
JP5128918B2 (ja) 2007-11-30 2013-01-23 株式会社Sokudo 基板処理装置
JP5179170B2 (ja) * 2007-12-28 2013-04-10 株式会社Sokudo 基板処理装置
JP5001828B2 (ja) 2007-12-28 2012-08-15 株式会社Sokudo 基板処理装置
JP5294681B2 (ja) * 2008-04-28 2013-09-18 東京エレクトロン株式会社 基板処理装置及びその基板搬送方法
KR20090117580A (ko) * 2008-05-08 2009-11-12 엘지전자 주식회사 부호어의 생성 방법
US8367565B2 (en) * 2008-12-31 2013-02-05 Archers Inc. Methods and systems of transferring, docking and processing substrates
US20100162954A1 (en) * 2008-12-31 2010-07-01 Lawrence Chung-Lai Lei Integrated facility and process chamber for substrate processing
US8110511B2 (en) * 2009-01-03 2012-02-07 Archers Inc. Methods and systems of transferring a substrate to minimize heat loss
US7897525B2 (en) * 2008-12-31 2011-03-01 Archers Inc. Methods and systems of transferring, docking and processing substrates
US20100162955A1 (en) * 2008-12-31 2010-07-01 Lawrence Chung-Lai Lei Systems and methods for substrate processing
JP5410794B2 (ja) * 2009-03-17 2014-02-05 東京エレクトロン株式会社 基板処理装置
JP5463066B2 (ja) * 2009-04-30 2014-04-09 東京エレクトロン株式会社 ロット処理開始判定方法及び制御装置
JP5282021B2 (ja) 2009-12-14 2013-09-04 株式会社日立ハイテクノロジーズ 半導体処理システム及び半導体処理方法
CN102835189B (zh) * 2010-04-09 2016-06-29 株式会社尼康 基板处理装置
US20130079913A1 (en) * 2011-09-28 2013-03-28 Globalfoundries Inc. Methods and systems for semiconductor fabrication with local processing management
NL2010166A (en) * 2012-02-22 2013-08-26 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
US8881297B2 (en) * 2012-09-06 2014-11-04 Brooks Automation, Inc. Access arbitration module and system for semiconductor fabrication equipment and methods for using and operating the same
US9146551B2 (en) 2012-11-29 2015-09-29 Asm Ip Holding B.V. Scheduler for processing system
JP2013118415A (ja) * 2013-03-15 2013-06-13 Hitachi High-Technologies Corp 半導体処理システム及びプログラム
TWI636518B (zh) 2013-04-23 2018-09-21 荏原製作所股份有限公司 基板處理裝置及處理基板之製造方法
JP5867473B2 (ja) * 2013-09-19 2016-02-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
JP6370084B2 (ja) * 2014-04-10 2018-08-08 株式会社荏原製作所 基板処理装置
JP6383177B2 (ja) * 2014-05-13 2018-08-29 キヤノン株式会社 露光装置及びその制御方法、並びにデバイスの製造方法
WO2016131190A1 (en) * 2015-02-17 2016-08-25 Solarcity Corporation Method and system for improving solar cell manufacturing yield
TWI617818B (zh) * 2015-05-28 2018-03-11 Seiko Epson Corp Electronic component transport system, electronic component inspection system, electronic component transport device, and electronic component inspection device
US9972740B2 (en) 2015-06-07 2018-05-15 Tesla, Inc. Chemical vapor deposition tool and process for fabrication of photovoltaic structures
US10295979B2 (en) * 2015-09-15 2019-05-21 Applied Materials, Inc. Scheduling in manufacturing environments
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
JP6517845B2 (ja) 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法
KR102363113B1 (ko) * 2018-03-01 2022-02-15 가부시키가이샤 에바라 세이사꾸쇼 스케줄러, 기판 처리 장치, 및 기판 반송 방법
JP6981918B2 (ja) * 2018-05-11 2021-12-17 株式会社Screenホールディングス 基板処理方法、基板処理装置、およびコンピュータプログラム
CN111489986B (zh) * 2019-01-28 2024-03-22 东京毅力科创株式会社 基片处理装置和基片处理方法
JP2022052165A (ja) * 2020-09-23 2022-04-04 東京エレクトロン株式会社 半導体製造装置、基板搬送方法及びプログラム
JP7289881B2 (ja) * 2021-08-27 2023-06-12 株式会社Screenホールディングス 基板処理装置および基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866570B2 (ja) * 1993-12-28 1999-03-08 大日本スクリーン製造株式会社 基板処理装置
JP2982038B2 (ja) 1994-04-01 1999-11-22 東京エレクトロン株式会社 被処理体の処理のスケジューリング方法及びその装置
JP2994553B2 (ja) * 1994-04-08 1999-12-27 大日本スクリーン製造株式会社 基板処理装置
US5975740A (en) * 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
JPH10207525A (ja) 1997-01-21 1998-08-07 Kokusai Electric Co Ltd 処理制御装置
JPH10256342A (ja) * 1997-03-06 1998-09-25 Kokusai Electric Co Ltd 搬送制御方法
US6201999B1 (en) * 1997-06-09 2001-03-13 Applied Materials, Inc. Method and apparatus for automatically generating schedules for wafer processing within a multichamber semiconductor wafer processing tool
JP3193904B2 (ja) * 1997-08-01 2001-07-30 株式会社日立国際電気 基板搬送制御方法及び基板製品の製造方法
JP3442669B2 (ja) * 1998-10-20 2003-09-02 東京エレクトロン株式会社 基板処理装置
JP3748193B2 (ja) * 1999-03-17 2006-02-22 株式会社日立製作所 真空処理装置及びその運転方法
US6418350B1 (en) * 2000-06-09 2002-07-09 Brooks Automation Inc. Periodic scheduler for dual-arm robots in cluster tools with process-module residency constraints
US6535784B2 (en) * 2001-04-26 2003-03-18 Tokyo Electron, Ltd. System and method for scheduling the movement of wafers in a wafer-processing tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8655472B2 (en) 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus

Also Published As

Publication number Publication date
EP1255294A1 (en) 2002-11-06
US6772029B2 (en) 2004-08-03
US7313452B2 (en) 2007-12-25
KR100823237B1 (ko) 2008-04-18
US20020192055A1 (en) 2002-12-19
KR20020070336A (ko) 2002-09-05
TW473813B (en) 2002-01-21
EP1255294A4 (en) 2009-01-21
WO2001054187A1 (fr) 2001-07-26
US7072730B2 (en) 2006-07-04
US20060161286A1 (en) 2006-07-20
US20040249494A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP3995478B2 (ja) 基板搬送制御装置及び基板搬送方法
TWI521628B (zh) 排程器、基板處理裝置,及基板處理裝置之基板傳送方法
JP5392190B2 (ja) 基板処理システム及び基板処理方法
JP5480776B2 (ja) 実装モード決定方法及び部品実装システム
JP6449901B2 (ja) フィーダの管理装置および管理方法
JP4845553B2 (ja) 基板処理装置のスケジュール実行方法及びそのプログラム
KR101079487B1 (ko) 기판 캐리어 핸들러의 향상된 동작을 위한 방법 및 장치
JP5415356B2 (ja) 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP2017187996A (ja) フィーダの管理装置および管理方法
CN110223934B (zh) 调度器、衬底处理装置及衬底输送方法
JP4772902B2 (ja) 部品実装装置
JP2000277401A (ja) 基板処理装置、基板処理装置のシミュレート装置、及び基板処理装置のシミュレートプログラムを記録したコンピュータ読み取り可能な記録媒体
EP3843518A1 (en) Moving work management device, mounting system, moving work device, and moving work management method
JP2003031454A (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
EP3843514B1 (en) Mobile work device, mobile work management system, mounting system, and management method
JP2008210956A (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
JP6320457B2 (ja) 基板処理装置、基板処理方法、プログラム、及び物品製造方法
JP6566774B2 (ja) 部品実装システム、部品実装方法
JP2013122969A (ja) 搬送装置、搬送システム、及び、搬送方法
KR20220017831A (ko) 기판 처리 장치 및 반송 스케줄 제작 방법
JP2008077496A (ja) 搬送制御装置、搬送制御方法、搬送制御プログラム、および搬送制御装置を備えた生産システム
JP2012199319A (ja) 電子部品装着装置
JP4449774B2 (ja) 物流システム
CN115443742A (zh) 生产管理装置以及生产管理方法
JP4530247B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3995478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees