CN111489986B - 基片处理装置和基片处理方法 - Google Patents

基片处理装置和基片处理方法 Download PDF

Info

Publication number
CN111489986B
CN111489986B CN202010074343.8A CN202010074343A CN111489986B CN 111489986 B CN111489986 B CN 111489986B CN 202010074343 A CN202010074343 A CN 202010074343A CN 111489986 B CN111489986 B CN 111489986B
Authority
CN
China
Prior art keywords
unit
substrate
units
time
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010074343.8A
Other languages
English (en)
Other versions
CN111489986A (zh
Inventor
松山健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019139113A external-priority patent/JP7302358B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111489986A publication Critical patent/CN111489986A/zh
Application granted granted Critical
Publication of CN111489986B publication Critical patent/CN111489986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及基片处理装置和基片处理方法。基于时间参数、构成多单元的单元的所需基片停留时间和循环时间，决定多单元中的作为基片的输送目标的单元的个数，以及决定停留循环数，其中，时间参数是，与为了将送入处理区块的基片输送到送出单元所需的主输送装置的输送工序数对应的基片的输送时间、或者通过用包括多单元并且以能够对基片进行多个步骤的处理的方式设置于处理区块的单元组之中的、相同步骤中的可使用单元数除所需基片停留时间而对于各步骤得到的时间中的最大时间。本发明在将单元的所需停留时间彼此不同的多个批次的基片依次输送并进行处理时，能够抑制基片输送装置的负荷来提高装置的处理能力。

Description

基片处理装置和基片处理方法
技术领域
本发明涉及基片处理装置和基片处理方法。
背景技术
在半导体器件的制造工序中，对作为基片的半导体晶片(以下，记作晶片)进行光刻。作为用于进行光刻的基片处理装置，有时构成为输送装置对进行各个不同的处理的多个处理单元依次输送晶片。另外，为了能够对同一批次(lot)的晶片并行地进行相同处理，有时将上述处理单元设置多个相同的处理单元。
专利文献1中公开了一种涂敷显影装置，其具有层叠多个单位区块而构成的处理区块，在各单位区块设置有如上述那样对晶片进行不同处理的处理单元和进行相同处理的处理单元。在该涂敷显影装置中，将各处理单元中的处理时间除以进行相同处理的处理单元的个数而得的值的最大值、和基片输送装置在单位区块中循环一次的最短时间之中的较大者，被作为基片输送装置在单位区块中循环一次的时间(循环时间)。基于该循环时间和处理单元中所含的加热单元的处理时间，决定该加热单元中的晶片的停留循环数(基片输送装置的循环动作的次数)，设定单位区块内的晶片的输送时间表。
现有技术文献
专利文献
专利文献1：日本特开2010-147424号公报
发明内容
发明要解决的技术问题
本发明提供一种技术，其在将单元中的所需的停留时间彼此不同的多个批次的基片依次输送并进行处理时，能够抑制基片输送装置的负荷来提高装置的处理能力(throughput)。
用于解决技术问题的技术方案
本发明的基片处理装置包括：处理区块，其从上游侧的单元向下游侧的单元依次输送基片来进行处理；
送入送出用输送装置，其在容纳所述基片的承载器与所述处理区块之间交接所述基片，将所述基片送入、送出该处理区块；
送出单元，载置由所述送入送出用输送装置从所述处理区块送出的已处理的所述基片；
多单元，包括所述处理区块中的所述基片的输送顺序彼此相同的所述送出单元的上游侧的多个单元；和
主输送装置，其具有能够彼此独立地相对于各单元进退的多个基片保持部，用于在设置于所述处理区块的输送通路中循环以在单元间交接所述基片，
将所述主输送装置在所述输送通路中循环一次的时间设为循环时间，
所述控制部进行第1输送时间表的设定，该第1输送时间表的设定包括如下处理：
基于时间参数、构成所述多单元的单元的所需基片停留时间和所述循环时间，
决定所述多单元中的作为所述基片的输送目标的单元的个数的处理；和
决定停留循环数的处理，该停留循环数是对所述多单元送入基片后至送出该基片为止所述主输送装置循环的次数，
其中，所述时间参数是，与所述主输送装置的输送工序数对应的基片的输送时间、或者通过用包括所述多单元并且以能够对所述基片进行多个步骤的处理的方式设置于所述处理区块的单元组之中的、相同步骤中的可使用单元数除该步骤的单元的所需基片停留时间而对于各步骤得到的时间中的最大时间。
发明效果
依照本发明，在将单元中的所需的停留时间彼此不同的多个批次的基片依次输送并进行处理时，能够抑制基片输送装置的负荷来提高装置的处理能力。
附图说明
图1是本发明的一个实施方式的涂敷显影装置的横截侧视图。
图2是上述涂敷显影装置的纵截侧视图。
图3是表示比较例的输送时间表的图表。
图4是表示比较例的输送时间表的图表。
图5是表示实施例的输送时间表的图表。
图6是表示实施例的输送时间表的图表。
图7是表示比较例的输送时间表的图表。
图8是表示比较例的输送时间表的图表。
图9是表示实施例的输送时间表的图表。
图10是表示实施例的输送时间表的图表。
图11是表示实施例的输送时间表的设定流程的流程图。
图12是表示涂敷显影装置的单位区块的示意图。
图13是表示用于设定输送时间表的停留循环数的设定流程的流程图。
图14是表示实施例的输送时间表的图表。
图15是表示实施例的输送时间表的图表。
图16是表示实施例的输送时间表的图表。
图17是表示实施例的输送时间表的图表。
图18是表示实施例的输送时间表的图表。
图19是表示实施例的输送时间表的图表。
附图标记说明
1 涂敷显影装置
10 承载器(carrier)
17 输送装置
100 控制部
22 基片保持部
SCPL 温度调节单元
D2 处理区块
F1～F6 输送臂。
具体实施方式
分别参照图1的俯视图、图2的纵截侧视图，对本发明的基片处理装置的一个实施方式的涂敷显影装置1进行说明。涂敷显影装置1由彼此隔开的承载器区块D1、处理区块D2和接口区块D3按该顺序从前方向后方连接而构成。接口区块D3的后方与曝光机D4连接。在承载器区块D1设置有：能够收纳多个晶片W的承载器10的载置台11；开闭部12；和用于经由开闭部12从承载器10输送晶片W的输送装置13。
处理区块D2通过将对晶片W进行液体处理和加热处理的单位区块E1～E6从下依次层叠而构成，单位区块E1～E6彼此隔开。在本例中，单位区块E1～E3构成为彼此相同的，作为液体处理，进行涂敷药液形成防反射膜的处理和涂敷抗蚀剂形成抗蚀剂膜的处理。另外，单位区块E4～E6构成为彼此相同的，作为液体处理，进行通过显影形成抗蚀剂图案的处理。在各单位区块E(E1～E6)中，彼此并行地进行晶片W的输送和处理。
作为单位区块E1～E6中的代表，对图1所示的单位区块E6进行说明。在单位区块E6的左右的中央形成有在前后方向上延伸的晶片W的输送通路14。在输送通路14的左右的一侧设置有4个显影单元，将各显影单元表示为DEV1～DEV4。在输送通路14的另一侧，在前后并排地设置有多个加热单元，该加热单元具有能够对所载置的晶片W进行加热的热板。热板的温度，即晶片W的加热温度是可改变的。作为该加热单元，设置有进行曝光后、显影前的加热处理即PEB(Post Exposure Bake)的CSWP1～CSWP3、和进行显影后的加热处理的CGHP1～CGHP3。
在上述输送通路14设置有在单位区块E6中输送晶片W的输送臂F6。输送臂F6包括能够使输送通路14升降移动、前后移动、绕垂直轴转动的基座21。在基座21上设置有分别能够支承晶片W的2个基片保持部22，基片保持部22能够彼此独立地相对于基座21进退。如后所述，在将晶片W向输送路线(conveying flow)的下游侧的单元输送时，能够通过一个基片保持部22进退而从单元接收晶片W，接着另一个基片保持部22进入该单元，将被保持着的晶片W送出到该单元。即，以在单元中能够替换晶片W的方式输送晶片W，将这种输送称为替换输送。其中，单元是载置晶片W的场所，有时将对晶片W进行处理的单元记作处理单元。
对单位区块E1～E3，以其与单位区块E6的不同点为中心进行说明，单位区块E1～E3中，代替显影单元DEV(DEV1～DEV4)，具有防反射膜形成单元和抗蚀剂膜形成单元。抗蚀剂膜形成单元对晶片W供给抗蚀剂作为药液来形成抗蚀剂膜。防反射膜形成单元对晶片W供给防反射膜形成用的药液来形成防反射膜。另外，在单位区块E1～E3中，代替加热单元CSWP(CSWP1～CSWP3)和CGHP(CGHP1～CGHP3)，设置有用于分别对防反射膜形成后、抗蚀剂膜形成后的晶片W进行加热的加热单元。图2中，对于相当于输送臂F6的各单位区块E1～E5的输送臂，表示为F1～F5，作为主输送装置的输送臂F1～F6构成为彼此相同的。
在处理区块D2的承载器区块D1一侧，设置有跨各单位区块E1～E6上下延伸的、由彼此层叠的多个单元构成的塔T1。在该塔T1中设置有交接单元TRS10、TRS20、TRS1～TRS3、温度调节单元SCPL1、SCPL2、和温度调节单元SCPL’1、SCPL’2。
交接单元TRS1～TRS3设置在输送臂F1～F3分别能够访问(access)的高度。温度调节单元SCPL(SCPL1、SCPL2)和SCPL’(SCPL’1、SCPL’2)设置在输送臂F4、F5、F6分别能够访问的高度。这些温度调节单元SCPL、SCPL’具有将所载置的晶片W冷却并进行温度调节的载置台。将对加热单元CSWP后的下一单元输送晶片W的温度调节单元记作SCPL，将对加热单元CGHP后的下一单元输送晶片W的温度调节单元记作SCPL’。温度调节单元SCPL’是载置已在单位区块E4～E6中处理过的晶片W以将其从该单位区块E4～E6送出的送出单元。另外，在塔T1的附近设置有能够访问构成塔T1的各单元且可升降的输送装置15。
接着，对接口区块D3进行说明。该接口区块D3包括以跨单位区块E1～E6的方式上下延伸的塔T2～T4。在该塔T2层叠地设置有多个交接单元TRS。而且，该交接单元TRS设置在与单位区块E1～E6对应的各高度。将与单位区块E1～E3对应的高度的交接单元分别表示为TRS11～TRS13，将与单位区块E4～E6对应高度的交接单元分别表示为TRS4～TRS6。交接单元TRS4～TRS6是用于将晶片W分别送入单位区块E4～E6的送入单元。
塔T3、T4以从左右夹着塔T2的方式设置。塔T3、T4包括各种单元，不过省略了图示和说明。另外，接口区块D3包括对各塔T2～T4输送晶片W的输送装置16～18。输送装置16是用于对塔T2和塔T3进行晶片W的交接的可升降的输送装置，输送装置17是用于对塔T2和塔T4进行晶片W的交接的可升降的输送装置。输送装置18是用于在塔T2与曝光机D4之间进行晶片W的交接的输送装置。输送装置13、15、16～18构成在承载器10与处理区块D2之间交接晶片W的送入送出用输送装置。
接着，对晶片W在涂敷显影装置1中的输送路线进行说明。晶片W由输送装置13从承载器10输送到塔T1的交接单元TRS10。晶片W由输送装置15从该交接单元TRS10分配到交接单元TRS1～TRS3。然后，该晶片W由输送臂F1～F3从交接单元TRS1～TRS3取入到单位区块E1～E3，以防反射膜形成单元→加热单元→抗蚀剂膜形成单元→加热单元的顺序输送。由此在晶片W上依次形成防反射膜、抗蚀剂膜之后，该晶片W被输送到交接单元TRS11～TRS13，由输送装置16、18输送到曝光机D4，按规定的图案对抗蚀剂膜进行曝光。
曝光后的晶片W由输送装置18从曝光机D4取出，经由塔T4的单元被输送装置17接收。输送装置17将晶片W以交接单元TRS4、TRS5、TRS6的顺序反复进行输送，将晶片W分配到上述的交接单元。然后，被输送到交接单元TRS4～TRS6的晶片W由输送臂F4～F6按照加热单元CSWP→温度调节单元SCPL→显影单元DEV→加热单元CGHP→温度调节单元SCPL’的顺序输送。由此，对形成于晶片W的抗蚀剂膜依次进行PEB、温度调节、显影、温度调节。然后，晶片W由输送装置15从单位区块E4～E6送出并被输送到交接单元TRS20，由输送装置13使之返回承载器10。
另外，在如上述那样输送晶片W时，将在单位区块E中输送的顺序相同的、同样的多个单元，称为多单元。因此，显影单元DEV1～DEV4构成相同多单元，温度调节单元SCPL1、SCPL2构成相同多单元，温度调节单元SCPL’1、SCPL’2构成相同多单元。此外，加热单元CSWP1～CSWP3构成相同多单元，加热单元CGHP1、CGHP3构成相同多单元。另外，有时将上述的输送路线上的各处理工序记作步骤。即，构成相同多单元的各单元是用于实施彼此相同的步骤的单元。其中，由于如上述那样设定了输送路线，所以加热单元CSWP、温度调节单元SCPL相当于上游侧的多单元，显影单元DEV、加热单元CGHP相当于下游侧的多单元。
然后，用涂敷显影装置1输送的晶片W是根据处理工作(Process Job，PJ)设定的。PJ是指定晶片W的处理方案(也包括输送到哪种单元进行处理的输送方案)、要输送的晶片W的信息。以相同的PJ设定的晶片W，是接受同种处理的、相同批次的晶片W。利用上述处理方案，指定可使用单元数、处理内容，基于该处理内容计算各单元中的晶片W的处理时间。此外，通过基于处理方案进行各种运算，计算后述的OHT(Over Head Time：多余时间)。其中，上述处理内容(处理参数)中包含加热单元CSWP1～CSWP3、CGHP1～CGHP3的热板的温度。
对由上述处理方案指定的、或者基于处理方案计算的各参数进行说明。可使用单元数是指各自构成相同多单元并且在晶片W的处理时能够使用的单元的个数。在以下的说明中，各PJ的晶片W的处理中能够使用所有已述的各单元。因此，例如显影单元DEV由于设置有DEV1～DEV4这4个，所以可使用单元数为4。另外，OHT是指从晶片W被送入单元至处理为止所需的时间和晶片W处理后至能够从单元送出该晶片W为止所需的时间的合计。单元中的晶片W的处理时间和OHT的合计，是晶片W停留在单元中时至少所需的停留时间(MUT：ModuleUsing Time：单元使用时间)。如上述那样基于处理方案，计算晶片W的处理时间和OHT，进而计算该MUT。
例如批次不同的晶片W保存在彼此不同的承载器10中，当从一个承载器10送出晶片W的动作结束时，进行从下一个承载器10送出晶片W的动作。在涂敷显影装置1中，将被送入装置的晶片W依次向下游侧输送。即，以后送入的晶片W不超过先送入的晶片W向下游侧的单元移动的方式进行输送。因此，将相同批次的晶片W集中、即相同PJ的晶片W集中地被送入各单位区块E。
输送臂F(F1～F6)在单位区块E(E1～E6)中要访问的单元之间依次循环地移动，进行将晶片W逐片地从上游侧的单元交接到下游侧的单元的循环输送。即，对于单位区块E6，输送臂F6在输送通路14中反复、循环地移动，反复进行从作为对单位区块E6送入的送入单元的交接单元TRS6一侧向作为送出单元的温度调节单元SCPL’一侧输送晶片W的动作。将输送臂F在输送通路14中循环一次的时间作为循环时间(Cyclic Time)。然后，对晶片W分配顺序，将晶片W的顺序与作为输送目标的单元相关联，将指定了基于上述输送臂F的循环的数据按时间序列排列而创建出输送时间表。按照送入涂敷显影装置1之前预先创建出的输送时间表，在该涂敷显影装置1内输送晶片W。
以下，为了对该涂敷显影装置1的输送时间表及其设定方法进行说明，先对比较例的输送时间表进行说明。图3的表示出了将第1批次的PJ-A的晶片W、第2批次的PJ-B的晶片W用输送臂F6依次连续地输送的情况下设定的比较例1的输送时间表。对像这样由表表示的输送时间表进行说明。横向排列的单元格的1列表示1个循环，越向表的下方为越靠后的时间的循环。纵向排列的单元格的列表示作为晶片W的输送目标的单元。而且，用单元格内记载的ID编号和从ID编号向下方延伸的箭头，示出了哪个晶片W在哪个循环被输送并停留在哪个单元。
具体而言从时间序列来看，在标注了ID编号的单元格的循环中晶片W被输送到单元，在与标注了箭头的单元格对应的循环中，该晶片W从循环开始至结束为止停留在单元中。然后，在标注了箭头的单元格的下面一个没有标注箭头的单元格的循环中，该晶片W从单元被送出。另外，将晶片W停留于单元的循环的个数记为该单元中的晶片W的停留循环数。具体而言，在输送时间表的表中，标注了ID编号的单元格的个数(＝1)+位于标注了该ID编号的单元格的下方且标注了箭头的单元格的个数＝停留循环数。例如根据图3，对于加热单元CSWP，在标注了ID编号的单元格的下方排列有2个标注了箭头的单元格，所以该加热单元CSWP的停留循环数为3。
对于表示为A01～A20、B01～B20的上述ID编号，英文字母表示对晶片W设定的PJ，数字表示一PJ的去往单位区块E6的送入顺序。因此，该输送时间表表示了对于PJ-A、PJ-B分别输送20个晶片W的例子。在下面的说明中，在提及各晶片W时，有时使用ID编号。
下述的表1、表2分别表示对于PJ-A、PJ-B，关于单位区块E6的各单元所设定的参数。
PJ-A CSWP SCPL DEV CGHP SCPL′
可使用单元数 3 2 4 3 2
处理时间 24.0秒 20.0秒 40.0秒 21.0秒 10.0秒
OHT 12.0秒 2.5秒 7.0秒 12.0秒 9.0秒
MUT 36.0秒 22.5秒 47.0秒 33.0秒 19.0秒
表1
PJ-B CSWP SCPL DEV CGHP SCPL′
可使用单元数 3 2 4 3 2
处理时间 35.0秒 20.0秒 65.0秒 35.0秒 10.0秒
OHT 12.0秒 2.5秒 7.0秒 12.0秒 9.0秒
MUT 47.0秒 22.5秒 72.0秒 47.0秒 19.0秒
表2
以下，对设定比较例1的输送时间表时所应用的规则进行说明。在比较例1中，关于构成多单元的各单元中的晶片W的停留循环数，PJ-A、PJ-B都为与构成该多单元的可使用单元数相同的个数。因此，关于PJ-A和PJ-B，CSWP、SCPL、DEV、CGHP、CGHP的停留循环数分别为3、2、4、3。此外，该图3和后述的各图所示的输送时间表，是表示输送臂F6的动作的输送时间表。对于从单位区块E6至作为送出单元的SCPL’，输送臂F6仅进行送入，从SCPL’送出晶片W的动作由其他的输送装置进行。因此，关于SCPL’的停留循环数，仅对要求送入该SCPL’的循环进行计数，为1。
另外，在比较例1中，对于构成相同多单元的单元，按照规定的顺序，反复输送晶片W。而且，关于循环时间，在1个循环中所含的PJ仅为1个的情况下是与该PJ对应的循环时间，在1个循环中包含多个PJ的情况下是与最长的PJ对应的循环时间。PJ-A的循环时间为12秒，PJ-B的循环时间为18秒，在后文对计算方法进行说明。因此，该PJ-A的晶片W、PJ-B的晶片W都被送入单位区块E6的期间R0的各循环的循环时间，为作为PJ-B的循环时间的18秒。
按照如上所述的规则设定输送时间表，是为了对作为送出单元的SCPL’的上游侧的各单元增加进行替换输送的次数。通过如上述那样替换输送，能够对1个单元进行晶片W的送入、送出，因此越多地进行该替换输送，越抑制输送臂F6在单元间的移动，能够减少输送臂F6的动作工序数。而且，作为像这样减少输送臂F6的动作工序数的结果，能够防止单位区块E6中的一连串处理因输送臂F6的动作而受到速度限制，因此能够抑制单位区块E6的处理能力下降。其中，输送时间表的表基于如上所述的规则来表示，所以对于一个单元，如果以在一个晶片W被送入的循环之前(一个前)的循环中另一晶片W停留的方式表示，则对这些晶片W进行替换输送。
根据图3可知，在比较例1的输送时间表中，对于CSWP、SCPL、DEV、CGHP的各单元，在第2次以后输送臂F6访问时进行替换输送。而且，1个循环中输送臂F6对CSWP、SCPL、DEV、CGHP、SCPL’的各访问被抑制到1次以下。即，对于输送臂F6而言，动作工序数被抑制。
但是，在比较例1的输送时间表中，如上所述构成多单元的单元中的晶片W的停留循环数＝多单元的可使用单元数。因此当可使用单元数较多时，在晶片W能够从单元送出之后，在该单元中待机的时间会变得比较长。另外，在如上所述1个循环中包含多个PJ的情况下，由于循环时间被设定为较长的PJ的循环时间，因此本来能够在较短循环时间输送的晶片W的输送变慢。具体而言，在上述的期间R0之前向作为单位区块E6的出口的SCPL’输送PJ-A的晶片W的输送间隔为12秒，但如上所述在期间R0中该输送间隔为18秒。因此，在期间R0中，PJ-A的晶片W的处理能力降低。此外，对于一个PJ，如果将从起始的晶片W被输送到CSWP的循环至最后的晶片W被输送到SCPL’的循环为止的期间作为PJ的停留期间，则比较例1中PJ-A的停留期间R1为456秒，PJ-B的停留期间R2为576秒。
对设定相比上述比较例1的输送时间表能够获得更高处理能力的输送时间表进行研究。如上所述为了获得高处理能力，各循环的循环时间设定为输送到单位区块E6的晶片W的各PJ的循环时间中的、例如最小的循环时间。而且，将输送路线的各步骤的晶片W的停留循环数设定为MUT/循环时间的值(小数点后的数值进位)。将按照上述规则创建的PJ-A、PJ-B的输送时间表作为比较例2的输送时间表表示在图4中。
以与比较例1的输送时间表的不同点为中心，对比较例2的输送时间表进行说明。将涂敷显影装置1中被输送的晶片W的各PJ的循环时间中的、最小的循环时间，作为PJ-A的循环时间。因此，在比较例2中，按照上述规则，各循环的循环时间被设定为作为该PJ-A的循环时间的12秒。
然后，在比较例2中按照上述规则设定了停留循环数，由此，对于PJ-A的晶片W而言，将CSWP、SCPL、DEV、CGHP的停留循环数与比较例1同样分别设定为3、2、4、3。但是，对于PJ-B的晶片W而言，将CSWP、SCPL、DEV、CGHP的停留循环数分别被设定为4、2、6、4。对PJ-B的晶片W在CSWP中的停留循环数的计算进行具体说明，为MUT(47.0秒)/循环时间(12秒)＝3.9，因此将小数点后进位，停留循环数为4。在比较例2中，如上所述按PJ-A、PJ-B在各单元中的停留循环数不同。因此，在比较例1中对在各循环中作为单位区块E6的出口的SCPL’在晶片A20被送入的下一循环中送入晶片B01，而在比较例2中在送入晶片A20后的若干循环之后送入晶片B01。此外，在该比较例2中，对于构成多单元的各单元，与比较例1同样设定成对单元按照所设定的规定的顺序反复输送晶片W。
在比较例2中，如上述那样在PJ之间将循环时间设为一定的，对于各PJ的晶片W，以根据该循环时间计算的所需停留循环数停留在单元的方式设定输送时间表。由此，能够抑制从能够从单元送出晶片W至送出该晶片W为止的时间变长的情况。
但是，在该比较例2中因为如上述那样设定了循环时间和停留循环数，会产生停留循环数＞可使用单元数的步骤。由于存在这样的步骤，会发生在单位区块F6内在其他步骤中无法进行替换输送的情况。具体而言，在PJ-B的显影单元DEV中，停留循环数＝6，可使用单元数＝4，因此停留循环数＞可使用单元数。于是，为了在该显影单元DEV中进行替换输送，在CSWP、SCPL、CGHP中，发生无法进行替换输送的情况。由于无法进行替换输送，如上所述输送臂F6的动作工序数会变多。
具体而言，对图4所示的循环C1中输送臂F6的动作进行说明。输送臂F6对加热单元CSWP1接收晶片B05并送出晶片B08。接着，对温度调节单元SCPL1送出晶片B05，但不进行晶片的接收。接着，对温度调节单元SCPL2接收晶片B04，不进行晶片W的送出。之后，对显影单元DEV4送出晶片B04，不进行晶片W的接收。再之后，对加热单元CGHP1接收晶片A19，不进行晶片W的送出。之后，对温度调节单元SCPL’1送出晶片A19。这样一来，在1个循环中，输送臂F6对SCPL1、SCPL2这两者进行晶片W的交接。即，该循环C1成为与比较例1的循环相比输送臂F6的动作工序变多的循环。如图所示，该循环C1以外的循环也与该循环C1同样，存在输送臂F6的动作工序变多的循环。
图5所示的实施例1的输送时间表被设定成能够减少这样的不进行替换输送的输送的次数。该实施例1的输送时间表与比较例2的输送时间表同样决定循环时间和停留循环数，但是对于多单元中的晶片W的输送目标，按照与比较例2不同的规则进行设定。
以下，在实施例1中，对于决定晶片W的输送目标的规则进行说明。在该实施例1中，按照各晶片W被送入单位区块E6的顺序，决定构成多单元的多个单元中哪一个单元作为输送目标。而且，关于决定该输送目标，首先，判断要决定输送目标的晶片W在被输送到该多单元的循环(为了便于说明，记作基准循环)中，能够输送到可使用的多单元中的几个单元。即，判断在基准循环中输送晶片W时有几个没有被晶片W占有的单元。在该判断的结果是多单元中可输送单元只有1个的情况下，将该可输送单元决定为输送目标。
另一方面，在判断为多单元中有多个可输送单元的情况下，判断可输送单元中的、在最接近基准循环的循环中比要决定输送目标的晶片W先输送到该多单元的晶片W被送出的单元是哪个。作为该最接近基准循环的循环，也包括与基准循环相同的循环。然后，将判断为如上述那样在最接近的循环中晶片W被送出的单元，决定为晶片W的输送目标。关于PJ-A和PJ-B的各晶片W，还对各多单元按这样的规则决定各晶片W的输送目标。
例如在SCPL(SCPL1、SCPL2)中，按晶片A01、A02…A20、B01…B20的顺序决定晶片W的输送目标时，对决定晶片B04的输送目标的工序进行具体说明。在图5中，将晶片B04输送到SCPL的循环表示为C2，在本例中，该循环C2为上述的基准循环。如该输送时间表的表所示，在循环C2的前一个循环从SCPL1送出晶片B02，在循环C2从SCPL2送出晶片B03。因此，对SCPL1、SCPL2的哪一个都能够输送晶片B04。然后，根据循环C2可知，与SCPL1相比，SCPL2更接近送出晶片W的循环，与循环C2相同。因此，将SCPL2决定为晶片B04的输送目标。
在该实施例1的输送时间表(第2输送时间表)中，PJ-A的停留期间R1为384秒，PJ-B的停留期间R2为540秒。因此，实施例1的输送时间表与比较例1的输送时间表相比，停留期间R1、R2都是实施例1的输送时间表较短。另外，实施例1的输送时间表与比较例2的输送时间表相比，PJ-A的停留期间R1和PJ-B的停留期间R2彼此相同。但是，在实施例1中如上述那样设定了晶片W的输送目标，所以比较图4、图5可知，与比较例2的输送时间表相比，实施例1的输送时间表进行替换输送的次数较多。因此，该实施例1的输送时间表，能够抑制输送臂F6的负荷，提高单位区块E6的处理能力。
另外，上述的图5是对于PJ-A、PJ-B，在加热单元CGHP的热板的温度(晶片W的加热温度)彼此相同的情况下进行决定的输送时间表的表。以下，加热单元CGHP的热板的温度彼此不同的情况下对PJ-A、PJ-B进行说明。在这种情况下，对于PJ-B中从起始开始数的、与加热单元CGHP的可使用单元数相同个数的晶片W，应用与图5中已说明的规则(记作通常规则)不同的规则(记作例外规则)，来决定CGHP1～CGHP3中的哪一个作为输送目标。加热单元CGHP的可使用单元数为3，所以对晶片B01～B03这3片应用例外规则。另外，对于PJ-A的晶片W、和晶片B01～晶片B03以外的PJ-B的晶片W，应用通常规则来决定输送目标。
对于上述例外规则，以与通常规则的不同点为中心进行说明。当将要决定输送目标的晶片W输送到多单元的循环作为基准循环时，判断在最远离基准循环(时间上远离)的循环中，先输送到该多单元的晶片W被送出的单元是哪个。然后，将判断为如上所述在最远的循环中晶片W被送出了的单元，决定为晶片W的输送目标。
参照图6，对应用例外规则决定晶片B01～B03的输送目标的处理进行说明。其中，为了便于说明，在图6中将CGHP中的PJ-B的停留循环数表示为2。而且，将晶片B01、B02、B03分别输送到CGHP的循环记作C3、C4、C5。即，这些循环C3～C5是决定晶片B01～B03的输送目标时的基准循环。
首先，决定晶片B01的输送目标。根据图6的表，晶片B01能够被输送到CGHP1～CGHP3的任一者，但在CGHP1～CGHP3中的CGHP3中，在最远离循环C3的循环中进行晶片W(A18)的送出。因此，将晶片B01的输送目标决定为CGHP3。接着，决定晶片B02的输送目标。晶片B02能够被输送到CGHP1、CGHP2的任一者，但在该CGHP1、CGHP2中的CGHP1中，在最远离循环C4的循环中进行晶片W(A19)的送出。因此，将晶片B02的输送目标决定为CGHP1。接着，决定晶片B03的输送目标。晶片B03能够被输送到CGHP2、CGHP3的任一者，但在该CGHP2、CGHP3中的CGHP2中，在最远离循环C4的循环中进行晶片W(A20)的送出。因此，将晶片B03的输送目标决定为CGHP2。
另外，对例外规则进行补充，如上所述将在最远离基准循环的循环中，先输送到该多单元的晶片W被送出的单元决定为输送目标。从该单元送出的晶片W，是指在最接近各基准循环的循环中从各单元送出的晶片W。因此，在图6的输送时间表中，从CGHP1～CGHP3在晶片A18～A20之前送出晶片A15～A17，如上所述基于晶片A18～A20的送出状况，决定晶片B01～B03的输送目标。
将晶片B01～B03按照这样的例外规则进行了输送，是为了在加热单元CGHP中PJ-A的晶片W的处理结束之后，至输送PJ-B的晶片W的期间，进行热板的温度整定，使温度稳定化。此外，在例如PJ-A与PJ-B之间，加热单元CSWP的热板的温度不同的情况下，也同样能够应用该例外规则，来决定晶片W的输送目标。
另外，对其他的输送时间表的设定例进行说明。在设定以下说明的输送时间表时，对于晶片W输送到去往单位区块的送入单元即交接单元TRS4～TRS6的输送装置17，使之与单位区块E4～E6的循环时间同步地动作。具体而言，输送装置17如上述那样将晶片W反复依次输送到交接单元TRS4～TRS6，但在每1个循环时间中输送1个晶片W。即，对于单位区块E4～E6的每一个，每3个循环输送1个晶片W。另外，为了便于说明，对于PJ-A，将与上述的表1所示的参数值不同的参数值表示在表3中。表3所示的PJ-A的循环时间为与表1所示的PJ-A相同的12秒，是输送到单位区块E6的晶片W的PJ中最小的。
PJ-A CSWP SCPL DEV CGHP SCPL′
可使用单元数 9 6 12 9 6
处理时间 75.0秒 20.0秒 120.0秒 10.0秒 20.0秒
OHT 12.0秒 2.5秒 7.0秒 12.0秒 8.0秒
MUT 87.0秒 22.5秒 127.0秒 22.0秒 28.0秒
表3
使用该循环时间，按照与比较例2同样的规则决定各单元中的停留循环数。进行上述的运算，表3的PJ-A中的CSWP、SCPL、DEV、CGHP、SCPL’的停留循环数分别为8、2、11、2、1。将它们作为修正前的停留循环数。图7是使用修正前的停留循环数并且与比较例1、2同样设定成按照规定的顺序将晶片W输送到构成多单元的各单元的、单位区块E6中的PJ-A的输送时间表。将其作为比较例3的输送时间表。
关于比较例3的输送时间表，如图7所示，设定成能够较多地进行并非替换输送的输送。因此，对于作为送出单元的SCPL’的上游侧的各单元，进行上述的停留循环数的修正。作为该修正，在N次(N为整数)的循环中进行1次将晶片W输送到单位区块E6的动作，以使得停留循环数成为修正前的停留循环数的值以上且为N的整数倍，并且使例如修正后的值尽可能小。如上所述本例中N＝3。因此，对于CSWP、SCPL、DEV、CGHP，将修正前分别为8、2、11、2的停留循环数分别修正为9、3、12、3。
图8是使用这样修正后的停留循环数设定的PJ-A的输送时间表，作为比较例4的输送时间表。作为比较例4的输送时间表，对于去往构成多单元的单元的输送目标，与比较例1～3同样设定成按规定顺序进行输送。根据图7、8可知，比较例4的输送时间表与比较例3的输送时间表相比进行替换输送的次数较多，因此与比较例3相比能够提高单位区块E6的处理能力。
在与该比较例4同样修正了停留循环数之后，使用实施例1中已说明的通常规则和例外规则决定晶片W的输送目标，由此设定输送时间表。即，按照停留循环数的运算、运算出的停留循环数的修正、晶片W的输送目标的决定这样的流程，设定输送时间表。图9是按照这样的流程设定的PJ-A的输送时间表，作为实施例2的输送时间表。根据图8、图9可知，该实施例2的输送时间表与比较例的4相比，进行替换输送的次数更多，因此能够进一步提高单位区块E6的处理能力。其中，如上所述单位区块E4～E6构成为彼此相同的。因此，对于单位区块E4、E5也设定与单位区块E6同样的输送时间表，因此在单位区块E4～E6中也能够实现处理能力的提高。
图10是不进行停留循环数的修正，而按照实施例1中已说明的规则设定了晶片W的输送目标的表3的PJ-A的输送时间表，作为实施例3的输送时间表。即，该实施例3的输送时间表是按照停留循环数的运算、晶片W的输送目标的决定这样的流程进行设定的。将实施例2、实施例3的输送时间表相比较，实施例2的输送时间表进行替换输送的次数较多。因此，更优选如实施例2那样按照停留循环数的运算、停留循环数的修正、晶片W的输送目标的决定这样的流程设定输送时间表。此外，对于实施例2、3，例示了仅PJ-A的晶片W的输送时间表，不过与实施例1同样，对于其他PJ的晶片W也设定输送时间表。
回到图1，对设置于涂敷显影装置1的控制部100进行说明。控制部100是计算机，安装了保存在光盘、硬盘、存储卡和DVD等存储介质中的程序。利用所安装的程序，对涂敷显影装置1的各部分输出控制信号。由此，在程序中编入了命令(各步骤)，以使得能够进行上述的晶片W的输送和处理。而且，该程序按照与设定图9的实施例2的输送时间表的流程同样的流程，设定输送时间表。因此，该程序进行用于设定各实施例和各比较例中已说明的输送时间表的各判断。
另外，控制部100包括数据接收部和存储器。数据接收部例如与控制对涂敷显影装置1输送晶片W的动作的上级计算机连接。然后，数据接收部从上级计算机接收关于要向涂敷显影装置1依次输送的晶片W的信息。在存储器中存储了各种数据，以使得能够基于如上述那样获得的信息生成上述PJ，进行上述的处理方案、要输送的晶片W的指定。另外，在该存储器中例如预先存储有各PJ的输送中共用的循环时间。即，在存储器中保存有用于设定作为上述实施例已说明的输送时间表所需的各种信息。
图11表示由上述控制部100实施的单位区块E6的输送时间表的设定流程。首先，获取关于被输送到单位区块E6的晶片W的各PJ的信息。然后如比较例2中详细说明的那样，对于CSWP、SCPL、DEV、CGHP，基于根据PJ规定的MUT(处理时间+OHT)和存储器中存储的循环时间，对每个PJ计算停留循环数(步骤S1)。
接着，如比较例3中详细说明的那样，基于对单位区块E6送入晶片W的送入间隔，进行计算出的各停留循环数的修正(步骤S2)。然后，使用修正后的停留循环数，如实施例1中详细说明的那样，对于送入单位区块E6的晶片W依次使用上述的通常规则和例外规则决定输送目标。即，基于将先送入多单元的晶片W从该多单元送出的循环，决定后输送到多单元的晶片W的输送目标。如上述那样决定各晶片W在多单元中的输送目标，设定输送时间表(步骤S3)。在设定了输送时间表后，基于该输送时间表，输送各PJ的晶片W并对其进行处理。
利用上述的涂敷显影装置1，按上述流程中所说明的那样设定输送时间表。利用该输送时间表，能够抑制晶片W能够从单元送出之后长时间停留在该单元的情况，并且通过进行较多的替换输送能够抑制输送臂F4～F6的负荷。作为其结果，能够实现单位区块E4～E6的处理能力的提高。此外，在涂敷显影装置1中，进行了实施例2的输送时间表的设定，不过也可以进行其他实施例的输送时间表的设定。因此，可以不进行图11的流程中的步骤S2的停留循环数的修正，不过为了如上述那样可靠地提高处理能力优选进行该修正。
另外，在上述单位区块E6上作为多单元，能够以层叠在例如加热单元CSWP、CGHP上的方式设置曝光单元，该曝光单元包括对晶片W的表面的抗蚀剂膜整体进行光照射的光照射部。曝光单元对PEB后、显影前的晶片W的表面的抗蚀剂膜进行曝光。通过由曝光单元进行的曝光，在抗蚀剂膜上仅由曝光机D4曝光了部位因所供给的曝光能量的合计超过基准值而变性，在显影时形成抗蚀剂图案。曝光单元的基于光照射部的对晶片W的光的照射强度能够被改变。
而且，作为根据PJ指定的处理参数也包含光照射部的照射强度。进而如图5等所示将PJ-A的晶片W、PJ-B的晶片W连续地输送到单位区块E6，在PJ-A与PJ-B之间照射强度不同。即，在处理了PJ-A的晶片W之后、处理PJ-B的晶片W之前，利用曝光单元进行照射强度的改变。该情况与在PJ间改变热板的温度的情况同样能够应用例外规则，对于PJ-B的各晶片W而言，能够决定将多个曝光单元中的哪一个作为输送目标。通过像这样决定输送目标，能够以改变了照射强度稳定的状态对PJ-B的晶片W进行处理。
即，在热板的温度、照射强度等、处理参数中预先决定的参数在PJ间设定不同的值的情况下，能够以应用上述的例外规则决定晶片W的输送目标的方式构成控制部100。另外，对于曝光单元，为了除去不要的抗蚀剂膜，可以在显影前仅对晶片W的周缘部进行曝光。
另外，如以比较例1中PJ-A为12秒、PJ-B为18秒的情况所述的那样，决定与各PJ对应的循环时间。决定该循环时间以使得输送臂F在1个循环中能够访问1次单位区块E的处理能力成为瓶颈的多单元。更详细地说，对于各单元求取MUT除以可使用单元数而得的商值，将循环时间设定为求得的商值中的最大值以上的值。
具体进行说明，根据上述表1，关于PJ-A的上述各商值，对于CSWP为36.0秒/3＝12.0秒，对于SCPL为22.5秒/2＝11.25秒，对于DEV为47.0秒/4＝11.75秒，对于CGHP为33.0秒/3＝11.0秒，对于SCPL’为19.0秒/2＝9.5秒。因此，得到的商值中的最大值为CSWP的12.0秒，将该12.0秒作为PJ-A的循环时间。
而且，根据上述表2，关于PJ-B上述各商值，对于CSWP为47.0秒/3＝15.66秒，对于SCPL为22.5秒/2＝11.25秒，对于DEV为72.0秒/4＝18.0秒，对于CGHP为47.0秒/3＝15.6秒，对于SCPL’为19.0秒/2＝9.5秒。得到的商值中的最大值为DEV的18.0秒，将该18.0秒作为PJ-A的循环时间。
这样一来循环时间能够基于上述的处理方案、由处理方案指定的参数来计算。因此，并不限于将预料要输送到涂敷显影装置1的各PJ的循环时间中的最小值预先存储到控制部100的存储器中。即，并不限于在启动装置时在存储器中存储有循环时间。可以在装置的起动后，接收到要输送到装置的晶片W的各PJ的信息的控制部100，根据各PJ计算循环时间，选择计算出的循环时间中的最小的循环时间，来设定输送时间表。另外，只要将从一个PJ得到的循环时间、从其他PJ得到的循环时间中较小的那个用于输送时间表的设定即可。即，并不限于将从多个PJ得到的循环时间中的、最小的循环时间用于输送时间表的设定。
另外，作为多单元例如可以设置于接口区块D3的塔T2，在如上述那样设置多单元的情况下，该多单元的设置场所也包括处理区块。即，作为多单元设置在输送臂F能够访问的范围内，设置该多单元的场所包含在处理区块中。
另外，本发明并不限定于在单位区块E4～E6的输送时间表的设定中应用，也可以在例如单位区块E1～E3的输送时间表的设定中应用。单位区块也不限定于上述的个数，另外，处理区块也可以作为单位区块而不被分割为多个。而且，作为装载于处理区块的单元并不限定于上述的例子，因此作为本发明的基片处理装置，也不限定于构成为涂敷显影装置1。例如，也可以为在处理区块设置有涂敷用于形成绝缘膜的药液的单元、供给用于清洗晶片W的清洗液的单元、供给用于使晶片彼此贴合的粘合剂的单元等的装置结构。
另外，关于循环时间(CT)说明了各种各样的设定例，但并不限定于上述的设定例。例如在涂敷显影装置1中，可以将与预料会被较多地指定的特定的PJ对应的CT在设定各PJ的晶片W的输送时间表时作为共用的CT使用。即，在对多个PJ设定共用的CT时，并不限定于选择与由涂敷显影装置1指定的各PJ对应的CT中的较短时间的CT来设定输送时间表。
另外，涂敷显影装置1中的单位区块E1～E3除了装载的单元的种类不同以外，与单位区块E4～E6构成为相同的。而且，单位区块E1～E3构成为彼此相同的，对晶片W进行彼此相同的处理。在图12所示的例子中，在单位区块E1～E3中，设置有温度调节单元SCPL、抗蚀剂膜形成单元COT、加热单元CGHP、周缘曝光单元WEE、交接单元TRS，按该顺序输送晶片W。而且，在1个单位区块中，温度调节单元SCPL和抗蚀剂膜形成单元COT各设置有2个，加热单元CGHP设置有3个，周缘曝光单元WEE和交接单元TRS各设置1个。而且，就MUT而言，温度调节单元SCPL为28秒，抗蚀剂膜形成单元COT为67.1秒，加热单元CGHP为77.0秒，周缘曝光单元WEE为18.0秒。
将相同步骤的单元的MUT除以在单位区块间能够使用的单元的合计个数而得的值作为MUT循环时间(MUTCT)。对于没有不可使用单元的情况下的MUTCT而言，SCPL为28.0秒/6≈4.67秒，COT为67.1秒/6≈11.18秒，CGHP为77.0秒/9≈8.56秒，WEE为18.0秒/3＝6.0秒，其中COT的11.18秒为最大值(最大时间)。因此，关于单位区块E1～E3的处理能力，如果不考虑后述的作为基片的输送时间的臂循环时间，则因COT中的处理而受到速度限制。
另一方面，当单位区块E1～E3中的输送臂F1～F3的输送工序数(臂工序数)较多时，并非单元的处理而是输送臂F1～F3进行的晶片W的输送动作成为单位区块E1～E3的处理能力的速度限制。臂工序数是为了将已被送入处理区块(单位区块)的基片输送到处理区块(单位区块)的送出单元所需的输送臂F的工序数。在本例中，在SCPL(送入单元)→COT→CGHP→WEE→TRS(送出单元)这5个单元间输送晶片W，因此臂工序数在这些单元之间的个数为4。1个臂工序所需的时间已被预先决定，例如为3.7秒。而且，臂循环时间(ACT)＝臂工序数×设定时间÷相应的单位区块的层叠数，则该单位区块E1～E3的各ACT为4×3.7÷3≈4.9秒。这样一来ACT与输送臂F的输送工序数以及进行和晶片W同样的处理的单位区块的层叠数N(N为整数)对应。
将MUTCT的最大值与ACT作比较，则本例中作为MUTCT的最大值的11.18秒比ACT的9.2秒大。因此，本例中成为单位区块E1～E3的生产率的速度限制的不是输送臂F1～F3的动作，而是抗蚀剂膜形成单元COT中的处理。这样一来，将MUTCT的最大值与ACT作比较，将较大的一方作为区块循环时间(区块CT)。因此，本例中作为COT的MUTCT的11.18秒为区块CT。即，该区块CT是在晶片W通过的区块(此处为单位区块E1～E3)中，在处理晶片W的循环中，单元和输送臂之中最耗费时间的部件的时间参数。
另外，如上所述单位区块E1～E3构成为彼此相同的，因此在没有不可使用单元的情况下，晶片W的送入个数的比例在单位区块E1～E3间相等地送入晶片W的方式中处理能力最高。但是，会产生不可使用单元。在这种情况下，考虑由控制部100改变单位区块E1～E3间的上述送入个数的比例，以使得与可使用单元数对应。具体而言，例如当单位区块E3的CGHP有1个不可使用，单位区块E1～E3中CGHP的合计数为8时，可以考虑将该送入个数的比例改变为单位区块E1：E2：E3＝3：3：2。
但是即使如上述那样CGHP有1个不可使用，该CGHP的MUTCT为77.0秒/8≈9.63秒，也比上述的作为COT的MUTCT的11.18秒小。即，区块CT没有变动，单位区块E1～E3的处理能力依然受到COT的影响。因此，与上述的CGHP相应的晶片W的送入个数的比例的改变不是恰当的改变，而因进行了该改变导致单位区块E1～E3的处理能力下降。后面，会对恰当地设定单位区块E1～E3间的晶片W的送入个数的比例的实施例5进行说明。
(实施例4)
接着，对于为了在各步骤的多单元中进行替换输送，按照利用上述的区块CT的流程，设定各多单元的停留循环数的实施例4，以与已述的各实施例的不同点为中心进行说明。在该实施例4中，表示已述的单位区块E6中的PJ-A、PJ-B的输送时间表的设定方法。对该实施例4的概要进行说明，各步骤的多单元中使用的单元数被决定成使单位区块E6的处理能力不降低且更少的单元数的所需单元数。在此基础上，基于所决定的所需单元数，决定各步骤的单元中的晶片W的停留循环数。
循环时间(CT)为12秒，PJ-A、PJ-B的各区块CT为18.5秒。下述的表4、表5分别表示关于PJ-A、PJ-B的参数。以下对表中记载的所需停留循环数、所需单元数、修正值、停留循环数的计算方法进行说明。此外，彼此相同结构的单位区块E4～E6各自与输送晶片W的实施例5不同，该实施例4是限定在单位区块E4～E6之中的E6中进行输送时的输送时间表的设定例。
PJ-A CSWP SCPL DEV CGHP SCPL′
可使用单元数 3 2 4 3 2
处理时间 24.0秒 20.0秒 40.0秒 21.0秒 10.0秒
OHT 12.0秒 2.5秒 7.0秒 12.0秒 9.0秒
MUT 36.0秒 22.5秒 47.0秒 33.0秒 19.0秒
所需停留循环数 3 2 4 3
所需单元数 2 2 3 2
修正值 2 1 2 2
停留循环数 4 4 6 4 1
表4
PJ-B CSWP SCPL DEV CGHP SCPL′
可使用单元数 3 2 4 3 2
处理时间 24.0秒 20.0秒 40.0秒 21.0秒 10.0秒
OHT 12.0秒 2.5秒 7.0秒 12.0秒 9.0秒
MUT 47.0秒 22.5秒 67.0秒 47.0秒 19.0秒
所需停留循环数 4 2 6 4
所需单元数 3 2 4 3
修正值 2 1 2 2
停留循环数 6 4 8 6 1
表5
参照图13进行说明。首先，作为步骤R1，计算在各步骤的单元中，处理所需的停留循环数(整数值)。关于该停留循环数，运算MUT/CT，在该运算值的小数点后的值不为0的情况下进位，作为所需停留循环数。作为例子，具体给出用于得到CSWP的停留循环数的计算，PJ-A为停留循环数＝36.0秒/12秒＝3，PJ-B为停留循环数＝47.0秒/12秒＝3.9≈4。
然后，作为步骤R2，计算为了满足各步骤的区块CT所需的单元数(整数值)。具体而言，运算各步骤的单元的MUT/区块CT，在该运算值的小数点后的值不为0的情况下进位，作为所需单元数。即，该步骤R2是决定使用可使用单元中的哪些单元的流程，但如上述那样将单元的个数决定成使根据所述MUTCT和ACT决定的区块CT不变动且其个数最小。
作为例子，具体给出用于得到CSWP的所需单元数的计算，PJ-A为所需单元数＝36.0秒/18.5秒＝1.94≈2，PJ-B为所需单元数＝47.0秒/18.5秒＝2.54≈3。如上所述所需单元数为与MUT/CT对应的值(计算值本身或者进位小数点而得的值)。此外，该实施例4与晶片W被分配到单位区块E4～E6的后述的实施例5不同，如上所述晶片W在单位区块E4～E6中仅通过E6。因此，在计算后述的停留循环数时，直接使用此处计算出的值。另外，对构成多单元的单元，从预先设定的较小的编号起依次以成为所决定的所需单元数的个数的方式决定要使用的单元。因此，决定该所需单元数，相当于决定要使用的单元。
在实施了步骤R1、R2之后，对于各步骤的单元，运算步骤R1的计算结果/步骤R2的计算结果作为修正值。在该运算值的小数点后的值不为0的情况下进位，将修正值也计算为整数值。如上述那样计算的修正值，相当于为了满足已述的区块CT(使区块CT不变动)，在单元中需要在几个循环中进行1次晶片W的替换的循环数。然后，在对各单元分别得到了修正值之后，从所得到的修正值中选择最大值(最大修正值)。即，将在所有步骤的单元中，至少能够替换1次晶片W的循环数决定为最大修正值。将该获取最大修正值的一连串步骤作为R3。
具体给出用于得到PJ-A的各步骤的修正值的计算，CSWP的修正值＝3/2＝1.5≈2、SCPL的修正值＝2/2＝1、DEV的修正值＝4/3＝1.33≈2，CGHP的修正值＝3/2＝1.5≈2。其中的最大值对CSWP、DEV、CGHP的2，所以该2被决定为最大修正值。同样给出用于得到PJ-B的各步骤的修正值的计算，CSWP的修正值＝4/3≈2、SCPL的修正值＝2/2＝1、DEV的修正值＝6/4≈2，CGHP的修正值＝4/3≈2。其中的最大值为CSWP、DEV、CGHP的2，所以该2被决定为最大修正值。
然后，作为步骤R4，对于各步骤的单元进行下述的运算式1的运算，将该运算式1的运算值决定为停留循环数。为了对某个单元进行替换输送，需要使停留循环数成为该单元的所需单元数的倍数，于是通过使用上述的最大修正值作为该倍数，作为在所有步骤的单元中能够进行替换输送的停留循环数。
在步骤R3中计算出的最大修正值×步骤R2计算出的所需单元数＝停留循环数……运算式1
具体而言，对于PJ-A，决定为CSWP的停留循环数＝2×2＝4、SCPL的停留循环数＝2×2＝4、DEV的停留循环数＝3×2＝6、CGHP的停留循环数＝2×2＝4。同样，对于PJ-B，决定为CSWP的停留循环数＝3×2＝6、SCPL的停留循环数＝2×2＝4、DEV的停留循环数＝4×2＝8、CGHP的停留循环数＝3×2＝6。
如上述那样决定所需单元数和停留循环数后，对于各PJ从编号较小的晶片W开始依次分配输送目标。在决定所需单元数为多个，即使用多个单元的情况下，以对于决定要使用的单元依次反复输送晶片W的方式设定输送时间表。即，例如对于PJ-A将CSWP中的CSWP1、CSWP2决定为要使用的单元时，以按照CSWP1、CSWP2、CSWP1、CSWP2……的顺序输送晶片W的方式设定输送时间表。
图14示出了如表4所示的那样决定了各步骤的所需单元数、各步骤的停留循环数后设定的、单位区块E6中的PJ-A、PJ-B的输送时间表(第1输送时间表)。如该图14的输送时间表的表所示，在单位区块E1～E3中，在CSWP、SCPL、DEV、CGHP各自中能够进行替换输送。另外，在这些单元中，在每次送出晶片W时成为替换输送。因此，通过如上述那样设定输送时间表，能够抑制输送臂F6的负荷，提高单位区块E6的处理能力。
(实施例5)
接着，作为实施例5，以与实施例4的不同点为中心，说明彼此同样结构的单位区块E1～E3的输送时间表的设定例。在该实施例5中，基于区块CT、MUT和可使用单元数进行该比例的设定，以使得在单位区块E1～E3间晶片W的送入个数的比例恰当。在该实施例5中，也进行步骤R1～4，计算所需单元数和停留循环数，以使得与实施例4同样能够在各步骤的单元中进行替换输送。
另外为了便于说明，该实施例5的单位区块E1～E3包括与图12所示例子不同种类的单元组。具体而言，分别设置有温度调节单元SCPL、抗蚀剂膜形成单元COT、加热单元CPHP、温度调节单元SCPL’、药液涂敷单元ITC、加热单元CGHP、周缘曝光单元WEE和交接单元TRS，按照该顺序输送晶片W。温度调节单元SCPL、SCPL’设置于例如塔T1。而且，温度调节单元SCPL是用于对单位区块E1～E3送入晶片W的送入用单元，由输送装置15输送晶片W。即，决定在上述的单位区块E1～E3间的晶片W的送入个数的比例后，根据该决定来控制由输送装置15进行的各单位区块E1～E3的对SCPL的输送。
交接单元TRS是用于将晶片W从单位区块E1～E3送出的送出单元(出口)，设置于塔T2。药液涂敷单元ITC是将用于形成保护抗蚀剂膜的保护膜的药液涂敷到晶片W的液处理单元。COT、ITC设置在单位区块E4～E6中与设置DEV的位置对应的位置，CPHP、CGHP、WEE设置在单位区块E4～E6中与设置CSWP、CGHP的位置对应的位置。
1个单位区块的SCPL、COT、CPHP、SCPL’、ITC、CGHP、WEE、TRS的设置数，分别为2、2、4、2、2、4、1、2。而且，SCPL、COT、CPHP、SCPL’、ITC、CGHP、WEE的处理时间分别为20.0秒、55.0秒、75.0秒、30.0秒、65.0秒、75.0秒、10.0秒。而且，SCPL、COT、CPHP、SCPL’、ITC、CGHP、WEE、TRS的MUT分别为28.0秒、62.0秒、87.0秒、32.5秒、72.0秒、87.0秒、18.0秒。此外，循环时间(CT)被设定为10秒。
下述的表6、表7是在如上述那样设定了CT、MUT的状态下为了设定单位区块E1～E3的输送时间表而计算的参数汇总。在设定该输送时间表时，单位区块E1的COT有1个不可使用，单位区块E2的CGHP有2个不可使用。即，单位区块E1中可使用的COT为2个，单位区块E2中可使用的CGHP为2个。
表6
/>
表7
以下，对表6、表7中记载的各参数的计算步骤进行说明。根据MUT和可使用单元数，计算图12中说明的MUTCT。作为代表，对COT和CPHP的MUTCT的计算方法进行具体说明。关于COT，在单位区块E1～E3中可使用单元的合计为1+2+2＝5。因此，COT的MUTCT＝62.0秒/5＝12.4秒。关于CPHP，在单位区块E1～E3中可使用单元的合计为4+4+4＝12。因此，CPHP的MUTCT＝87.0秒/12≈7.3秒。对于其他单元也以同样的方式计算MUCT，不过对于作为从单位区块送出的出口的TRS，与单位区块E4～E6的SCPL’同样，停留循环数被固定为1，所以不计算该MUTCT并且不通过步骤R1～R4计算各参数。
如上述那样计算关于各单元的MUTCT，从计算出的值中选择最大值。在该例子中，COT的MUTCT为最大值。而且，与如上述那样ACT(臂循环时间)＝臂工序数×设定时间/单位区块E1～E3的层叠数＝7×3.7秒÷3＝8.63秒比较大小。经过比较COT的MUTCT较大，所以将该MUTCT决定为区块CT。另外，如上所述，当输送臂的动作的所需时间即ACT较大时，将该ACT作为区块CT。
接着，作为步骤R1，计算各步骤的单元中的处理所需的停留循环数。即，运算MUT/CT。作为例子，具体给出计算COT和CPHP的停留循环数的流程。COT的所需停留循环数＝62.0秒/10秒＝6.2≈7。而且，CPHP的所需停留循环数＝87.0秒/10秒＝8.7≈9。然后，作为步骤R2，计算在各步骤中为了满足MUTCT所需的单元数。即，运算MUT/区块CT。作为例子，具体给出计算COT和CPHP的所需单元数的流程。COT的所需单元数＝62.0秒/12.4秒≈5。而且，CPHP的所需单元数＝87.0秒/12.4秒＝7.01≈8。其中，如上述那样计算的所需单元数，是单位区块E1～E3整体的所需单元数。即，关于COT，单位区块E1～E3整体需要5个。
根据单位区块E1～E3整体的所需单元数，基于各单位区块的可使用单元数，决定每个单位区块E1～E3的所需单元数。包含不可使用单元的步骤中，包含不可使用单元的单位区块的可使用单元被决定为其全部被使用。而且，不足的个数通过在不包含不可使用单元的单位区块间均等分配来决定。另一方面，不包含不可使用单元的步骤中，单位区块E1～E3整体的所需单元数通过在各单位区块均等分配来决定。其中，由于单元数是整数，因此在均等分配的个数的小数点后的数不为0的情况下进位。
具体而言，关于COT和CPHP，对各单位区块E1～E3的所需单元数的决定流程进行说明。关于COT，单位区块E1的COT不可使用，决定使用该单位区块E1的COT中的、可使用的另一个单元。如上所述关于COT，单位区块E1～E3整体中所需单元数为5，所以剩余个数为4，将该剩余的4个在单位区块E2、E3均等分配，单位区块E2、E3各自的所需单元数为2。关于CPHP，在单位区块E1～E3中没有不可使用单元。而且，单位区块E1～E3整体中所需单元数为8，因此将该8除以单位区块E1～E3的个数3而得的值2.6≈3作为单位区块E1～E3的所需单元数。此外，该实施例5所示的单位区块E1～E3的输送时间表的设定，用于设定输送臂F1～F3的动作，如上所述对送入单元SCPL送入晶片W的动作由输送装置15进行。因此，不计算送入单元SCPL的所需单元数以及基于该所需单元数的修正值和停留循环。
然后，作为步骤R3，运算步骤R1的计算结果/步骤R2的计算结果，计算各步骤的修正值。在步骤R2中，对每个单位区块计算各步骤的所需单元数，因此也对每个单位区块的各步骤计算该步骤R3的修正值。作为具体的例子，给出COT和CPHP的修正值的计算步骤。对于COT，单位区块E1的修正值＝单位区块E1的所需停留循环数/单位区块E1的所需单元数＝7/1＝7。同样，关于COT，单位区块E2、E3的修正值＝7/2＝3.5≈4。另外，关于CPHP，单位区块E1、E2、E3的修正值＝9/3＝3。
然后，在计算出这样的修正值后，对每个单位区块选择修正值的最大值，决定最大修正值。在表6所示例子中，关于单位区块E1的修正值，COT为7，CPHP为3，SCPL’为4，ITC为4，CGHP为5，WEE为2，其中COT的7最大，因此7被决定为最大修正值。同样，单位区块E2、E3的最大修正值分别被决定为5、4。
接着，作为步骤R4，运算步骤R3中计算出的最大修正值×步骤R2中计算出的所需单元数，对每个单位区块计算各步骤的单元中的晶片W的停留循环数。具体而言给出COT和CPHP的停留循环数的计算步骤，对于COT分别计算停留循环数，在单位区块E1中为7×1＝7，在单位区块E2中为5×2＝10，在单位区块E3中为4×2＝8。同样，关于CPHP分别计算停留循环数，在单位区块E1中为7×3＝21，在单位区块E2中为5×3＝15，在单位区块E3中为4×3＝12。
而且，对每个单位区块E1～E3运算各步骤中的单元的MUT/可使用单元，其中的最大值被决定为堆栈循环时间(Stack Cyclic Time；堆栈CT)。然后，计算各单位区块E1～E3的堆栈CT/区块CT，在小数点后不为0的情况下进行进位，将所得到的值作为对各单位区块E1～E3送入晶片W的送入间隔。该各单位区块的送入间隔表示为了对作为对象的单位区块输送1次晶片W，对单位区块E1～E3整体进行几次晶片W的输送。
下面具体给出该送入间隔的计算步骤。表示单位区块E1的各步骤中的MUT/可使用单元，对于COT为62.0秒/1，对于CPHP为87.0秒/4，对于SCPL’为32.5秒/2，对于ITC为72.0秒/2，对于CGHP为87.0秒/4，对于WEE为18.0秒/1。因此，其中COT的62.0秒/1＝62.0秒为最大值，所以将该62.0秒作为堆栈CT。因此，作为送入间隔为62.0秒/12.4秒＝5，故而单位区块E1～E3整体中将晶片W送入5次中的1次的送入目标为单位区块E1。即，计算单位区块E1的晶片W的送入间隔，以适合在单位区块E1能够以62秒处理1个晶片W的情况、以及对于单位区块E1～E3整体以12.4秒处理1个晶片W的状况。
同样，在单位区块E2中，SCT＝CGHP的87.0秒/2＝43.5秒，SCT/区块CT为43.5秒/12.4秒＝3.5≈4。因此，单位区块E1～E3中将晶片W送入4次中的1次的送入目标为单位区块E2。在单位区块E3中，SCT＝ITC的72.0秒/2＝36.0秒，SCT/区块CT为36.0秒/12.4秒＝2.9≈3。因此，单位区块E1～E3中将晶片W送入3次中的1次的送入目标为单位区块E3。以晶片W的个数来看，单位区块E1：E2：E3＝(5+4+3)/5：(5+4+3)/4：(5+4+3)/3＝12：15：20。即，在单位区块E1～E3整体中，将送入个数的比例决定成以单位时间12个、15个、20个的比例将晶片W分别输送到单位区块E1、E2、E3，以使得能够等间隔地依次送入晶片W。
图15、图16是与表6、7对应的PJ-A的晶片W的输送时间表。即，该输送时间表是通过如下方式设定的，即在如上述那样决定了单位区块E1～E3间的晶片W的送入个数的比例、各步骤的所需单元数、各步骤的停留循环数后，如实施例4中所述的那样分配输送目标来设定。其中，为了便于图示，将时间表上下分割地表示为图15、图16，并且图15的时间表的下端部、图16的时间表的上端部表示相同的循环，在时间表中，WEE表示为WE。关于该PJ-A的晶片W，用A01～A50的编号表示对单位区块E1～E3的送入顺序。而且如该输送时间表所示，在单位区块E1～E3中，在COT、SCPL’、ITC、CPHP、CGHP、WEE各自中进行替换输送。另外，在这些单元中，在每次送出晶片W时成为替换输送。因此，能够抑制输送臂F1～F3的负荷。
(实施例6)
当如实施例5中说明的那样设定晶片W的送入个数的比例时，与晶片W的送入个数的比例较大的单位区块相比，在晶片W的送入个数的比例较小的单位区块中，对成为单位区块的出口的TRS从前一个晶片W被输送来至下一个晶片W到达为止的间隔变长。另外，在单位区块E1～E3的后级，以保持晶片W的输送顺序的方式，将晶片W按送入单位区块E1～E3的顺序从TRS送出。即，按A01、A02、A03的顺序从TRS送出。因此，在送入个数的比例较小(送入间隔较长)的单位区块中，晶片W在TRS停留地较久。另外，对于晶片W的送入间隔较长的单位区块，在作为出口的TRS以外的各单元中，从晶片W被送入至下一用于替换该晶片W的晶片W被输送来为止的间隔较长。因此，从一个步骤至下一个步骤输送晶片W所需的时间也变长。在实施例6中，停留循环数被设定成能够防止发生这些状况。以下，对实施例6以其与实施例5的不同点为中心进行说明。
说明实施例6的概要，对于晶片W的送入个数的比例最大的单位区块，与实施例5同样地实施步骤R1～R4，计算晶片W的停留循环数以使得能够在各单元中进行替换输送。对于其他单位区块，实施步骤R1～R3，但是不实施步骤R4，代之用后述的步骤R5计算停留循环数，作为在各单元中并不一定进行替换输送的停留循环数。步骤R5如下所述。
设步骤R2中获取的所需单元数＝a，步骤R3中获取的最大修正值＝b，步骤R1中获取的处理所需的停留循环数＝c，则用作为第2运算式的(a-1)×b+1进行运算。然后，将该运算值与c值作比较，将较大的值决定为停留循环数。
这样一来，在实施例6中，根据晶片W的送入个数的比例的顺序使用步骤R4的第1运算式或步骤R5的第2运算式，基于其计算结果决定各单位区块的单元的停留循环数。其中，如上所述步骤R5的运算式2使用步骤R3的最大修正值，因此是与步骤1的运算式1同样除了所需单元数以外，也将MUT和CT用作参数的运算式。
为了说明进行上述的步骤R5的理由，对于某个步骤的单元，计算出所需单元数a＝2、最大修正值b＝7。即，通过使用2个单元能够在7个循环中送入1次晶片W。此时根据第2运算式，停留循环数计算为8。假如停留循环数为比8小1的7，则如上所述能够在7个循环中送入1次晶片W，因此所需单元数不是2个而是1个即可。即，第2运算式是用于以所需单元数不变动的方式计算最小的停留循环数的式子。但是，在进行处理上需要为c以上的停留循环数，因此如上所述将该第2运算式的运算值与c进行比较，决定停留循环数。对于晶片W的送入个数的比例不是最大的单位区块，通过这样的步骤R5决定停留循环数，由此抑制在各单位区块中从送入晶片W至其被输送到作为出口的TRS为止的时间差。
在实施例6中单位区块E1～E3的结构、不可使用单元数、处理时间、MUT与实施例5相同。另外，CT也与实施例5同样为10秒。因此，单位区块E1～E3的送入晶片W的送入间隔如上述表7所示。而且，下述的表8示出了在该实施例6中如上述那样计算的参数。对于各单位区块E1～E3进行步骤R1～R3。然后如实施例5中所说明的那样，在本例中晶片W的送入个数的比例最大(送入间隔最短)的单位区块为E3，所以对于单位区块E1和E2进行步骤R5，对于单位区块E3进行步骤R4，分别计算停留循环数。因此，表8除了单位区块E1、E2的停留循环数以外与表6相同。
表8
具体而言，对单位区块E1的COT的停留循环数的计算步骤进行说明，所需单元数＝1，最大修正值＝7，处理所需的停留循环数＝7，根据上述的步骤R5的第2运算式，为(1－1)×7+1＝0。由于处理所需的停留循环数＝7比作为该运算式的运算结果0大，所以将7决定为停留循环数。同样，对单位区块E2的COT的停留循环数的计算步骤进行说明，所需单元数＝2，最大修正值＝5，处理所需的停留循环数＝7，根据上述的步骤R5的第2的运算式，为(2－1)×5+1＝6。由于作为处理所需的停留循环数的7比作为该第2运算式的运算结果的6大，所以将7决定为停留循环数。对单位区块E1的CPHP的停留循环数的计算步骤进行说明，所需单元数＝3，最大修正值＝7，处理所需的停留循环数＝9，根据上述的步骤R5的第2运算式，为(3－1)×7+1＝15。由于作为该运算式的运算结果的15比作为处理所需的停留循环数的9大，所以将15决定为停留循环数。同样，对单位区块E2的CPHP的停留循环数的计算步骤进行说明，所需单元数＝3，最大修正值＝5，处理所需的停留循环数＝7，根据上述的步骤R5的第2运算式为(3－1)，×5+1＝11。由于作为该运算式的运算结果的11比作为处理所需的停留循环数的7大，所以将11决定为停留循环数。
图17、图18、图19分别表示与表8对应的单位区块E1、E2、E3中的PJ-A的晶片W的输送时间表。其中，图16中在一个图中示出了单位区块E1～E3的输送时间表的表，但是在图17～图19中为了更容易看图，将一个单位区块E的输送时间表表示在一个图中。即与图16同样，在图17～图19的表中，高度相同的单元格，表示相同的循环。对于单位区块E3，与实施例5同样，对COT、CPHP、SCPL’、ITC、CGHP、WEE进行替换输送。即，对于决定为要输送晶片W的单元，在先送入的晶片W被送出的循环中，送入后续的晶片W。对于单位区块E1、E2的COT、CPHP、SCPL’、ITC、CGHP、WEE，不进行替换输送。即，对于决定为要输送晶片W的单元，在比先送入的晶片W被送出的循环靠后的循环中，送入后续的晶片W。在不进行替换输送的单位区块E1、E2中，能够抑制从晶片W被送入单位区块至被输送到作为出口的TRS为止的循环数。由此，从PJ-A的起始的晶片W被送入单位区块E1～E3至PJ-A的最后的晶片W被输送到TRS为止的循环数，比实施例5小。因此，依照该实施例6，能够进一步提高单位区块E1～E3的处理能力。
另外，使用上述的步骤R1～R5的各种运算、以及计算出的所需单元数和停留循环数的输送时间表的设定，由控制部10进行。即，控制部10的程序构成为能够进行这样的输送时间表的设定。另外在上述的例子中，如上所述通过比较MUTCT中的最大值与ACT来决定区块CT。其中，在以成为非常少的步骤数的方式构成单位区块，MUTCT的最大值确实比ACT大的情况下，控制部10不进行上述比较，仅基于MUTCT就能够决定区块CT。另一方面，在以成为非常多的步骤数的方式构成单位区块的情况下，控制部10不进行上述比较，就能够将ACT决定为区块CT。这样一来，可以不进行基于控制部10的MUTCT的最大值与ACT的比较。
另外在上述实施例6中，用于进行替换输送的步骤R4仅对于晶片W的送入个数的比例最大的单位区块进行，但是并不限定于此。在同样结构的单位区块有3个以上的情况下，可以对于例如送入个数的比例最大的单位区块和第2大的单位区块实施步骤R4来决定停留循环数。但是，像实施例6那样仅对于晶片W的送入个数的比例最大的单位区块进行步骤R4，对于提高处理能力是有效的。另外，如上所述基片处理装置也可以为不将处理区块分割为多个单位区块(层)，即仅设置一个单位区块的结构。在这种情况下，通过实施上述的步骤R1～R4，能够设定该单位区块的输送时间表。另外，给出了不通过步骤R1～R5而设定晶片W的输送时间表的实施例1～3，但是在进行这些实施例1～3的情况下也可以如实施例5说明的那样设定单位区块E间的晶片W的送入个数的比例。
另外，应当认为，本申请公开的实施方式所有方面均是例示，并不限定于此。另外，上述实施方式可以不脱离所附的权利要求书及其主旨的情况下，可以以各种方式进行省略、置换、改变，也可以彼此组合。
(评价试验1)
对通过模拟进行的评价试验1进行说明。在该评价试验1中，在与涂敷显影装置1同样包括单位区块E6的试验用装置中，将PJ-A的晶片W组、PJ-B的晶片W组、PJ-C的晶片W组、PJ-D的晶片W组依次从承载器10输送来以进行处理，返回到承载器10。在输送这4种PJ的晶片W时，分别测量了用比较例1的方法设定了输送时间表的情况和用实施例2的方法设定了输送时间表的情况下的、各PJ的至单位区块的到达时间、单位区块内处理时间、PJ处理时间。至单位区块的到达时间，是从将PJ的起始的晶片W从承载器10送出的时刻至将该起始的晶片W送入单位区块E6的入口(交接单元TRS6)的时刻为止的时间。单位区块内处理时间，是从将PJ的起始的晶片W送入单位区块E6的入口的时刻至将该起始的晶片W送入单位区块的出口(温度调节单元SCPL’)的时刻为止的时间。PJ处理时间，是从将PJ的起始的晶片W从承载器10送出的时刻至将该PJ的最后的晶片送入承载器10的时刻为止的时间。然后，对于上述至单位区块的到达时间、单位区块内处理时间、PJ处理时间，获取从用比较例1的方法设定了输送时间表的情况下的结果减去用实施例2的方法设定了输送时间表的情况下的结果而得的差值。
下述的表4汇总了上述的差值。另外，在用比较例1的方法设定了输送时间表的情况下，关于单位区块内处理时间，PJ-C＞PJ-A＞PJ-D＞PJ-B，在用实施例2的方法设定了输送时间表的情况下，关于单位区块内处理时间，PJ-B＞PJ-D＞PJ-C＞PJ-A。
表9
如表9所示，通过用实施例2的方法设定输送时间表，PJ-A、PJ-C的单位区块内处理时间被大幅缩短。这是因为，通过用实施例2设定输送时间表，本来处理能力高的PJ-A、PJ-C不再受到处理能力低的PJ-B、PJ-D的影响。通过缩短单位区块内处理时间，对于PJ-A、PJ-C而言也大幅缩短了PJ处理时间。另外如表4所示，通过用实施例2的方法设定输送时间表，对于PJ-B、PJ-D也缩短了单位区块内处理时间和PJ处理时间。因此，通过该评价试验，确认了能够获得高处理能力这一上述的涂敷显影装置1的效果。
(评价试验2)
作为评价试验2，在与涂敷显影装置1大致相同结构的涂敷显影装置中，用实施例的方法或比较例的方法设定输送时间表，通过模拟测量了一个PJ的输送所需时间。该输送所需时间是从将PJ的起始的晶片W从承载器C送出至PJ的最后的晶片W回到承载器C为止所需的时间。而且，上述的实施例的方法，是使用在上述的实施例6中所说明的步骤R1～R5来决定停留循环数和各单位区块的送入比例的方法。比较例的方法，是不使用步骤R1～5且根据单位区块间的可使用单元数来决定各单位区块的送入比例的方法。
作为在该评价试验2中使用的涂敷显影装置，安装承载器C→TRS→ADH→SCPL→区块CT→CPHP→SCPL→CPT→CGCH→WEE→TRS→BST→ICPL→TRS的顺序输送曝光前的晶片W。曝光后的晶片W，以TRS→CPHP→SCPL→DEV→CLHA→SCPL→TRS的顺序被输送而后回到承载器C。ADH是疏水化处理单元，BCT是防反射膜形成单元，BST是背面清洗单元，ICPL是温度调节单元，CLHA是加热单元。另外，上述的PJ是输送25个晶片W的PJ。下述的表10示出了各单元可使用的个数和处理时间。另外，在对于一部分可使用单元进行封锁(Blocking；设定为禁止送入的单元)的情况和不进行该封锁的情况下分别进行了模拟。关于封锁，对单位区块E1的1个区块CT和单位区块E2的2个PAB进行。即，进行了封锁的单元，成为与不可使用单元相同的状态。
表10
作为该评价试验2的结果，在进行封锁的情况和不进行封锁的情况这两种情况下，使用实施例的方法的情况与使用上述比较例的方法的情况相比输送所需时间短。作为使用实施例的方法的情况的输送所需时间与使用比较例的方法的情况的输送所需时间之差，在进行封锁的情况下为57.12秒，在不进行封锁的情况下为235.13秒。如此，在进行了封锁的情况下，特别能够缩短输送所需时间。因此，根据该评价试验2，示出了能够提高装置的处理能力这一实施例6的效果。

Claims (17)

1.一种基片处理装置，其特征在于，包括：
处理区块，其从上游侧的单元向下游侧的单元依次输送基片来进行处理；
送入送出用输送装置，其在容纳所述基片的承载器与所述处理区块之间交接所述基片，将所述基片送入、送出该处理区块；
送出单元，载置由所述送入送出用输送装置从所述处理区块送出的已处理的所述基片；
多单元，包括所述处理区块中的所述基片的输送顺序彼此相同的所述送出单元的上游侧的多个单元；和
主输送装置，其具有能够彼此独立地相对于各单元进退的多个基片保持部，用于在设置于所述处理区块的输送通路中循环以在单元间交接所述基片，
将所述主输送装置在所述输送通路中循环一次的时间设为循环时间，
控制部进行第1输送时间表的设定，该第1输送时间表的设定包括如下处理：
基于时间参数、构成所述多单元的单元的所需基片停留时间和所述循环时间，
决定所述多单元中的作为所述基片的输送目标的单元的个数的处理；和
决定停留循环数的处理，该停留循环数是对所述多单元送入基片后至送出该基片为止所述主输送装置循环的次数，
其中，所述时间参数是，与为了将送入所述处理区块的基片输送到所述送出单元所需的所述主输送装置的输送工序数对应的基片的输送时间、或者通过用包括所述多单元并且以能够对所述基片进行多个步骤的处理的方式设置于处理区块的单元组之中的、相同步骤中的可使用单元数除该步骤的单元的所需基片停留时间而对于各步骤的时间中的最大时间。
2.如权利要求1所述的基片处理装置，其特征在于：
所述多单元中的作为所述基片的输送目标的单元的个数，被决定为与将该单元的所需基片停留时间除以所述时间参数而得的值对应的值，基于该单元的个数决定所述停留循环数。
3.如权利要求1或2所述的基片处理装置，其特征在于：
所述时间参数，是所述基片的输送时间和对于所述各步骤得到的时间中的最大时间之中的、较大的时间。
4.如权利要求1或2所述的基片处理装置，其特征在于：
所述处理区块由分别包括所述送出单元、所述单元组和所述主输送装置且分别能够对所述基片进行相同处理的N个单位区块构成，所述基片的输送时间是与所述输送工序数和所述N对应的时间，其中N为整数，
所述相同步骤中的可使用单元数，是各单位区块间的相同步骤中的可使用单元的合计数，
作为所述基片的输送目标的单元的个数和所述停留循环数是对每个所述单位区块决定的。
5.如权利要求4所述的基片处理装置，其特征在于：
所述控制部，
基于将所述各步骤中的所述单元的所需基片停留时间除以所述可使用单元数而得的值在各个所述单位区块的最大值、和所述时间参数，来决定所述各单位区块间的所述基片的送入个数的比例。
6.如权利要求5所述的基片处理装置，其特征在于：
设置于所述各单位区块的所述多单元中的作为所述基片的输送目标的单元的个数，被决定为与将该单元的所需基片停留时间除以所述时间参数而得的值对应的值，
所述控制部，使用作为所述基片的输送目标的单元的个数、所述单元的所需基片停留时间、和所述循环时间，并且基于与送入个数的比例的顺序对应的运算式，决定各单位区块的所述多单元中的所述基片的停留循环数。
7.如权利要求6所述的基片处理装置，其特征在于：
所述N个单位区块包括第1单位区块、第2单位区块，
在第1单位区块与第2单位区块相比，所述基片的送入个数的比例大的情况下，
当输送相同批次的基片时，
关于所述多单元中的被决定为要输送所述基片的单元，
在所述第1单位区块中在先送入该单元的基片被送出的循环中送入后续的基片，
在所述第2单位区块中在先送入该单元的基片被送出的循环之后的循环中送入后续的基片。
8.如权利要求1所述的基片处理装置，其特征在于：
所述控制部，
代替进行所述第1输送时间表的设定，而进行第2输送时间表的设定，在该第2输送时间表的设定中，
基于所述循环时间和构成所述多单元的单元的所需基片停留时间，计算所述停留循环数，
对于各基片，基于所述停留循环数从先送入所述处理区块的基片起依次分配去往构成所述多单元的各单的输送目标时，A.将能够输送基片的多个单元中的、在最靠近要决定输送目标的基片被输送到多单元的基准循环的循环中在该要决定输送目标的基片之前输送到该多单元的基片被送出的单元作为输送目标的方式，决定各基片的输送目标。
9.如权利要求8所述的基片处理装置，其特征在于：
最靠近所述基准循环的循环中，包括与该基准循环相同的循环，
在该相同的循环中对多单元所包含的一个单元，进行用一个所述基片保持部送出基片的动作和用另一个所述基片保持部送入基片的动作。
10.如权利要求8或9所述的基片处理装置，其特征在于：
将依次输送到所述处理区块的所述基片的批次设为第1批次、第2批次时，
所述第1批次的基片和所述第2批次的基片的所述停留循环数的计算，是基于设定成在该第1批次和第2批次中共用的所述循环时间进行的。
11.如权利要求8所述的基片处理装置，其特征在于：
将依次输送到所述处理区块的所述基片的批次设为第1批次、第2批次时，
所述送入送出用输送装置在N次循环的每一次中将基片输送到所述处理区块，其中N为整数，
所述停留循环数是这样的值，即对将所述停留时间除以输送所述第1批次和第2批次时的循环时间而得的商值进行修正以使其成为该商值以上且为所述N的整数倍的值。
12.如权利要求11所述的基片处理装置，其特征在于：
所述处理区块由分别包括送出单元、多单元和主输送装置且分别能够对基片进行相同处理的N个单位区块构成，
所述送入送出用输送装置，在所述N次循环中对N个单位区块分别输送基片。
13.如权利要求8所述的基片处理装置，其特征在于：
将依次输送到所述处理区块的所述基片的批次设为第1批次、第2批次时，
与所述第1批次对应的循环时间和与第2批次对应的循环时间，是基于所述停留时间和构成所述多单元的单元的个数分别决定的参数。
14.如权利要求8所述的基片处理装置，其特征在于：
所述多单元，
包括所述基片的输送路线上的上游侧的多单元和下游侧的多单元，
对于所述上游侧的多单元、所述下游侧的多单元的各自，按照所述A决定基片的输送目标。
15.如权利要求8所述的基片处理装置，其特征在于：
将连续地输送到所述处理区块的所述基片的批次设为第1批次、第2批次时，
在所述多单元中，以预先决定的处理参数彼此不同的方式对该第1批次、第2批次分别进行处理时，
对于从所述第2批次的起始数与所述多单元的个数相同个数的各基片，代替按照A.来决定输送目标，
而是B.将能够输送基片的多个单元中的、在最远离要决定输送目标的基片被输送到多单元的基准循环的循环中、在该要决定输送目标的基片之前输送到该多单元的基片被送出的单元作为输送目标的方式决定各基片的输送目标。
16.如权利要求15所述的基片处理装置，其特征在于：
所述多单元是包括对所载置的所述基片进行加热的热板的加热单元、或者从光照射部照射光来对所述基片进行曝光的曝光单元，
所述预先决定的处理参数，是所述热板的温度或所述光照射部的光的强度。
17.一种使用基片处理装置的基片处理方法，其特征在于：
所述基片处理装置包括：
处理区块，其从上游侧的单元向下游侧的单元依次输送基片来进行处理；
送入送出用输送装置，其在容纳所述基片的承载器与所述处理区块之间交接所述基片，将所述基片送入、送出该处理区块；
送出单元，载置由所述送入送出用输送装置从所述处理区块送出的已处理的所述基片；
多单元，包括所述处理区块中的所述基片的输送顺序彼此相同的所述送出单元的上游侧的多个单元；和
主输送装置，其具有能够彼此独立地相对于各单元进退的多个基片保持部，用于在设置于所述处理区块的输送通路中循环以在单元间交接所述基片，
将所述主输送装置在所述输送通路中循环一次的时间设为循环时间，
所述基片处理方法包括进行第1输送时间表的设定的工序，该步骤中进行如下处理：
基于时间参数、构成所述多单元的单元的所需基片停留时间和所述循环时间，
决定所述多单元中的作为所述基片的输送目标的单元的个数的处理；和
决定停留循环数的处理，该停留循环数是对所述多单元送入基片后至送出该基片为止所述主输送装置循环的次数，
其中，所述时间参数是，与为了将送入所述处理区块的基片输送到所述送出单元所需的所述主输送装置的输送工序数对应的基片的输送时间、或者通过用包括所述多单元并且以能够对所述基片进行多个步骤的处理的方式设置于处理区块的单元组之中的、相同步骤中的可使用单元数除该步骤的单元的所需基片停留时间而对于各步骤得到的时间中的最大时间。
CN202010074343.8A 2019-01-28 2020-01-22 基片处理装置和基片处理方法 Active CN111489986B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019012412 2019-01-28
JP2019-012412 2019-01-28
JP2019139113A JP7302358B2 (ja) 2019-01-28 2019-07-29 基板処理装置及び基板処理方法
JP2019-139113 2019-07-29

Publications (2)

Publication Number Publication Date
CN111489986A CN111489986A (zh) 2020-08-04
CN111489986B true CN111489986B (zh) 2024-03-22

Family

ID=71732571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010074343.8A Active CN111489986B (zh) 2019-01-28 2020-01-22 基片处理装置和基片处理方法

Country Status (2)

Country Link
US (1) US11139189B2 (zh)
CN (1) CN111489986B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7311553B2 (ja) * 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
CN117913001A (zh) * 2024-03-07 2024-04-19 苏州普伊特自动化系统有限公司 一种链式清洗设备控制系统和方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093955A (ja) * 1999-09-24 2001-04-06 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN1456939A (zh) * 2002-05-01 2003-11-19 东京毅力科创株式会社 基板处理方法和基板处理装置
JP2004152801A (ja) * 2002-10-28 2004-05-27 Tokyo Electron Ltd 基板処理装置
JP2004193597A (ja) * 2002-11-28 2004-07-08 Tokyo Electron Ltd 基板処理システム及び塗布、現像装置
CN101071760A (zh) * 2006-05-09 2007-11-14 台湾积体电路制造股份有限公司 高效能缓冲仓储装置
CN101118839A (zh) * 2006-07-31 2008-02-06 东京毅力科创株式会社 涂敷、显影装置及其方法以及存储介质
CN101197253A (zh) * 2006-12-05 2008-06-11 东京毅力科创株式会社 涂敷、显影装置及其方法以及存储介质
JP2010147424A (ja) * 2008-12-22 2010-07-01 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
CN102502201A (zh) * 2008-06-20 2012-06-20 株式会社Ihi 处理设备、输送控制装置以及输送控制方法
JP2014232816A (ja) * 2013-05-29 2014-12-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20170124928A (ko) * 2016-05-03 2017-11-13 주식회사 케이씨 기판 처리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054187A1 (fr) * 2000-01-17 2001-07-26 Ebara Corporation Appareil de commande de transfert de tranches et procede de transfert de tranches
US6535784B2 (en) * 2001-04-26 2003-03-18 Tokyo Electron, Ltd. System and method for scheduling the movement of wafers in a wafer-processing tool
JP5151383B2 (ja) * 2007-10-12 2013-02-27 東京エレクトロン株式会社 塗布、現像装置、その方法及び記憶媒体
JP6049394B2 (ja) * 2012-10-22 2016-12-21 東京エレクトロン株式会社 基板処理システム及び基板の搬送制御方法
JP6298318B2 (ja) * 2014-02-25 2018-03-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
AU2015100136A4 (en) * 2015-01-12 2015-03-12 Macau University Of Science And Technology Optimal Buffer Space Configuration and Scheduling for Single-Arm Multi-cluster Tools
US10520914B2 (en) * 2016-09-19 2019-12-31 Macau University Of Science And Technology Multi cluster tool system and a method of controlling a multi tool cluster system

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093955A (ja) * 1999-09-24 2001-04-06 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN1456939A (zh) * 2002-05-01 2003-11-19 东京毅力科创株式会社 基板处理方法和基板处理装置
JP2004152801A (ja) * 2002-10-28 2004-05-27 Tokyo Electron Ltd 基板処理装置
JP2004193597A (ja) * 2002-11-28 2004-07-08 Tokyo Electron Ltd 基板処理システム及び塗布、現像装置
CN101071760A (zh) * 2006-05-09 2007-11-14 台湾积体电路制造股份有限公司 高效能缓冲仓储装置
CN101118839A (zh) * 2006-07-31 2008-02-06 东京毅力科创株式会社 涂敷、显影装置及其方法以及存储介质
CN101197253A (zh) * 2006-12-05 2008-06-11 东京毅力科创株式会社 涂敷、显影装置及其方法以及存储介质
CN102502201A (zh) * 2008-06-20 2012-06-20 株式会社Ihi 处理设备、输送控制装置以及输送控制方法
JP2010147424A (ja) * 2008-12-22 2010-07-01 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2014232816A (ja) * 2013-05-29 2014-12-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20170124928A (ko) * 2016-05-03 2017-11-13 주식회사 케이씨 기판 처리 시스템

Also Published As

Publication number Publication date
US20200243365A1 (en) 2020-07-30
CN111489986A (zh) 2020-08-04
US11139189B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
KR101535317B1 (ko) 기판 처리 시스템 및 기판 처리 방법
CN111489986B (zh) 基片处理装置和基片处理方法
KR101595593B1 (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
TWI484584B (zh) 基板處理裝置、基板處理方法及記憶媒體
EP2405476A2 (en) Coating and developing apparatus and method
CN111968935A (zh) 基板处理装置和基板处理方法
KR20100129152A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP4687682B2 (ja) 塗布、現像装置及びその方法並びに記憶媒体
JP2001143850A (ja) 基板の加熱処理装置，基板の加熱処理方法，基板処理装置及び基板処理方法
KR20220130643A (ko) 노광 장치, 노광 방법 및 기억 매체
KR101776964B1 (ko) 도포, 현상 장치
US7599042B2 (en) Coating and developing apparatus, substrate processing method and computer-readable recording medium
KR101399223B1 (ko) 기판처리장치 및 기판처리방법
JP7302358B2 (ja) 基板処理装置及び基板処理方法
KR101821839B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US9793102B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
WO2021205918A1 (ja) 基板処理装置及び基板処理方法
CN213149472U (zh) 涂敷、显影装置
US20240006205A1 (en) Substrate transfer method, substrate processing apparatus, and recording medium
CN117331280A (zh) 基片输送方法、基片处理装置和程序
CN117331282A (zh) 基片输送方法、基片处理装置和存储介质
JP2001230171A (ja) 加熱処理装置及び加熱処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant