CN117331280A - 基片输送方法、基片处理装置和程序 - Google Patents

Abstract

本发明提供基片输送方法、基片处理装置和程序。基片处理方法为使用基片处理装置的基片处理方法，基片处理装置包括将基片经由模块组和曝光机输送到承载器的输送机构组，输送机构组包括：按照前级模块、曝光机、第一后级模块的顺序输送基片的第一输送机构；按照第一后级模块、加热模块、显影模块、第二后级模块的顺序输送基片的第二输送机构；和后级输送机构，在基片处理方法中进行：在曝光机的后级侧的输送路径中，按与进行基片的输送的各输送机构对应的每个输送区间，获取用于将基片输送到下一个输送区间所需要的区间输送时间的步骤；和根据区间输送时间中最长的最大区间输送时间，利用第一输送机构进行基片相对于曝光机的送入或送出的步骤。

Description

基片输送方法、基片处理装置和程序

技术领域

本发明涉及基片输送方法、基片处理装置和程序。

背景技术

在制造半导体器件时，要对半导体晶片(下面，记载为晶片)进行光刻。具体而言，将晶片在基片处理装置内的模块间进行输送，以使得在曝光机中按照规定的图案对抗蚀剂膜进行曝光之后，以被称为PEB(Post Exposure Bake：后烘烤)的加热、显影的顺序进行处理。专利文献1中公开了以在曝光后直到进行PEB为止的时间为一定的方式输送晶片。

现有技术文献

专利文献

专利文献1：日本特开2008-130857号公报

发明内容

发明要解决的技术问题

本发明提供一种能够抑制由曝光机进行曝光后的基片间的输送状态的偏差，抑制通过显影在基片上形成的图案的偏差的技术。

用于解决技术问题的手段

本发明的基片输送方法为使用基片处理装置的基片输送方法，所述基片处理装置包括输送机构组，其用于将从承载器取出的基片经由模块组和曝光机输送到所述承载器，所述模块组包括：用于在所述曝光机的前级载置所述基片的前级模块；用于在所述曝光机的后级载置所述基片的第一后级模块和第二后级模块；加热模块；和显影模块，所述输送机构组包括：第一输送机构，其用于按照所述前级模块、所述曝光机、所述第一后级模块的顺序输送所述基片；第二输送机构，其用于按照所述第一后级模块、所述加热模块、所述显影模块、所述第二后级模块的顺序输送所述基片；和一个以上的后级输送机构，其用于从所述第二后级模块向所述承载器输送所述基片，所述基片输送方法包括：在所述曝光机的后级侧的输送路径中，按与进行所述基片的输送的所述各输送机构对应的每个输送区间，获取用于将所述基片输送到下一个输送区间所需要的区间输送时间的步骤；和根据所述区间输送时间中最长的最大区间输送时间，利用所述第一输送机构进行所述基片相对于所述曝光机的送入或送出的送入送出步骤。

发明效果

本发明能够抑制由曝光机进行曝光后的基片间的输送状态的偏差，抑制通过显影在基片上形成的图案的偏差。

附图说明

图1是本发明的一个实施方式的涂敷、显影装置的平面图。

图2是上述涂敷、显影装置的纵截侧面图。

图3是表示上述涂敷、显影装置中的输送路径的说明图。

图4是表示曝光机的后级侧的上述输送路径的说明图。

图5是用于表示在上述涂敷、显影装置中进行的第一输送控制和第二输送控制的概要的说明图。

图6是表示第一输送控制的流程的流程图。

图7是表示第二输送控制的流程的流程图。

图8是用于表示上述第一输送控制的例子的涂敷、显影装置中的DEV层的示意图。

图9是用于表示上述第一输送控制的例子的上述DEV层的示意图。

图10是用于表示上述第一输送控制的例子的上述DEV层的示意图。

图11是用于表示上述第一输送控制的例子的上述DEV层的示意图。

图12是用于表示上述第一输送控制的例子的上述DEV层的示意图。

图13是表示与上述第二输送控制有关的PJ的说明图。

图14是关于上述第二输送控制的说明图。

图15是关于在上述涂敷、显影装置中进行的第三输送控制的说明图。

图16是上述第三输送控制的说明图。

图17是上述第三输送控制的说明图。

附图标记说明

C 承载器，ICPL 温度调节模块，TRS 交接模块，W 晶片，1A 加热模块，11 CRA(输送机构)，12 MPRA(输送机构)，15 显影模块，21 IFB(输送机构)，22 IFBS(输送机构)，34～36 PRA(输送机构)。

具体实施方式

(涂敷、显影装置的构成)

分别参照图1的平面图、图2的纵截侧面图，对作为本发明的基片处理装置的一个实施方式的涂敷、显影装置1进行说明。涂敷、显影装置1通过将承载器块(carrier block)D1、中间块D2、处理块(processing block)D3和接口块(interface block)D4左右连接成一列而构成。在接口块D4的右侧(与承载器块D1所在的一侧相反的一侧)连接有曝光机D5。

承载器块D1包括载置台10，能够在该载置台10上载置能够收纳多块晶片W的被称为FOUP(Front Opening Unify Pod：前开式晶片传送盒)的作为输送容器的承载器C。另外，承载器块D1包括输送机构12，能够相对于载置台10上的承载器C进行晶片W的交接。

在中间块D2设置有由多个模块层叠而成的塔T1。配置在上述的输送机构12和塔T1的后方侧的输送机构13与上述的输送机构12能够访问塔T1的各模块，通过输送机构12、13的协作，能够进行后述的处理块D3的各阶层与承载器C之间的晶片W的交接。

处理块D3由对晶片W进行液处理和加热处理的阶层E1～E6从下方起依次层叠而构成。在该例子中，阶层E1～E3彼此同样地构成，作为液处理，能够进行基于抗蚀剂涂敷的抗蚀剂膜形成。另外，阶层E4～E6彼此同样地构成，作为液处理，能够进行基于显影的抗蚀剂图案形成。在各阶层E(E1～E6)中，能够彼此并行地进行晶片W的输送和处理。

对阶层E1～E6中作为代表的图1所示的阶层E6进行说明。在阶层E6的前后的中央，形成有在左右方向上延伸的晶片W的输送路径14。在输送路径14的前方，左右排列地设置有多个显影模块15。在输送路径14的后方，层叠有用于对晶片W进行加热的加热模块，该加热模块的层叠体在左右方向上排列设置有多个。作为该加热模块，包括用于进行PEB的加热模块、和用于进行显影后的加热处理(后烘烤)的加热模块。关于加热模块，在此假设搭载有1A、1B这2种，只要没有特别记载，就假设加热模块1A用于进行PEB，加热模块1B用于进行后烘烤。

在上述的输送路径14中设置有用于在阶层E6中输送晶片W的输送机构36。输送机构36包括：能够在输送路径14中移动的基座；和能够在该基座上进退的2个基片保持部。能够以如下方式进行交接：通过一个基片保持部进退而从模块接收晶片W，接着通过另一个基片保持部进入该模块并输送晶片W而在模块中调换晶片W。存在将对该模块的晶片W的调换记载为调换输送的情况。此外，模块是指输送机构以外的能够载置晶片W的场所，有时将用于对晶片W进行处理的模块记载为处理模块。

以与阶层E6的不同点为中心对阶层E1～E3进行说明，阶层E1～E3包括涂敷模块来代替显影模块，该涂敷模块能够向晶片W供给抗蚀剂来形成抗蚀剂膜。而且，阶层E1～E3中的加热模块能够对抗蚀剂膜形成后的晶片W进行加热。另外，将与输送机构36相当的各阶层E1～E5的输送机构表示为31～35。

接着，对接口块D4进行说明。在接口块D4中设置有塔T2和输送机构21、22。在塔T2中，与塔T1同样地层叠有多个模块。输送机构21是用于在塔T2的模块间进行输送的输送机构，输送机构22是用于在塔T2的模块与曝光机D5之间进行输送的输送机构。另外，实际上，在接口块D4中可以设置例如比图示的更多的模块、塔和输送机构，但是为了避免说明的复杂化而简化地进行了表示。对于上述的处理块D3，也省略了一部分模块的说明和图示。

对塔T1、T2进行说明。在塔T1、T2中设置有交接模块TRS和温度调节模块SCPL，这些模块用于相对于阶层E1～E6的送入送出、块间以及块与曝光机D5之间的晶片W的交接。SCPL是用于对晶片W进行温度调节的模块，除了上述的送入送出、块间等的交接的用途以外，还包括用于进行在阶层中输送中的晶片W的温度调节的用途的模块、用于进行即将输送到曝光机之前的晶片W的温度调节的模块。将如上所述用于对即将输送到曝光机D5之前的晶片W进行温度调节的SCPL表示为ICPL。上面的各用途的TRS、SCPL可以各设置多个。另外，在后面的说明中，如图2所示，有时通过对TRS、SCPL适当地标注编号来区分配置场所不同的TRS、SCPL。

(关于曝光机)

曝光机D5当能够送入晶片W时会输出该意思的信号(送入就绪信号)，当能够送出晶片W时会输出该意思的信号(送出就绪信号)。后述的控制部4接收这些信号来控制输送机构22的动作，进行接口块D4与曝光机D5之间的晶片W的交接。将从一个晶片W被送入到曝光机D5起到该晶片W的曝光结束而输出送出就绪信号为止的间隔设为曝光机周期时间。在将晶片W依次输送到曝光机D5时，曝光机周期时间(有时简记为曝光机CT)为一定或大致一定，在以一定的周期输送晶片W的情况下，能够以一定或大致一定的周期输出送出就绪信号。

(关于PJ)

当将承载器C送入涂敷、显影装置1时，由后述的控制部4对该承载器C内的晶片W进行处理作业(PJ)的设定。PJ是用于指定晶片W的处理方案(也包括输送到哪个种类的模块进行处理、或者输送到相同种类的模块中的哪个模块这样的输送方案)和输送的晶片W的信息。如上所述，由PJ指定涂敷、显影装置1中的晶片W的输送路径，相同的PJ的晶片W会受到相同的处理，因此，相同的PJ的晶片W是相同批次的晶片W。

此外，在由PJ指定的处理方案中，包含用于使构成模块的各部进行动作的信息。更具体而言，作为该信息，包括模块中的各部的动作所需要的时间、对晶片W进行加热的情况下的加热的温度、对晶片W进行液处理的情况下的将各液向晶片W供给的时刻和顺序等。因此，根据PJ的设定，能够计算用于后述的各输送控制的参数(MSCT、ACT等)。

另外，当一个PJ的晶片W和另一个PJ的晶片W分别有多个时，由后述的控制部4对各输送机构的动作进行控制，以使得在一个PJ的晶片W连续地被送入装置之后，另一个PJ的晶片W连续地被送入装置。即，在先前的PJ的晶片W集中被送入装置后，后续的PJ的晶片W集中被送入装置。而且，各晶片W在由各自的PJ指定的输送路径中进行输送，根据由各自的PJ指定的处理方案在输送路径中的各处理模块中接受处理。先被输送的PJ的晶片W先返回到承载器C。对于一个PJ，在该PJ的晶片W全部返回到承载器C的情况下，该PJ结束。

(关于层)

为了对已经说明的装置中的输送机构进行彼此区分，有时标注单独的名称。具体而言，有时将输送机构11、12分别记载为PRA11、MPRA12，将输送机构31～36记载为PRA31～36，将输送机构21、22分别记载为IFB21、IFBS22。另外，将输送路径中的由不同的输送机构进行输送的各区间称为“层”。与PRA(PRA31～PRA36)以外的输送机构对应的层，标注与该输送机构相同的名称来表示。因此，将该各层称为CRA层、MPRA层、IFB层、IFBS层。与PRA31～PRA33对应的层为COT层，与PRA34～PRA36对应的层为DEV层。对于DEV层，有时省略“层”而仅表示为DEV。

另外，将包含彼此对晶片W进行相同处理的多个分区的层称为多堆栈(multi-stack)。即，作为多堆栈的层各自包含以相同的步骤进行相同的处理的模块，将该分区称为堆栈(stack)。后面会给出在输送路径H1中输送晶片W的例子，但是在该输送路径H1中，COT层、DEV层各自构成多堆栈的层。此外，对于构成该多堆栈的层，在整体上作为一个层进行说明。即，前面说明的是阶层E4、E5、E6各自同样地构成，但是下面将要对不是这3个阶层(栈)各自构成层而形成3个DEV层，而是由阶层E4～E6构成一个DEV层的情况进行说明。另外，在图4等中表示出了DEV层的模块结构，但不是表示DEV层整体，而是仅表示一个阶层的模块。

关于COT层和DEV层，各层的输送机构在层内的模块中依次反复移动，对除了层的入口的模块和出口的模块以外的各模块进行上述的晶片W的调换。因此，输送机构在输送路径14中环绕移动。通过这样的输送机构的动作，晶片W逐块地从上游侧的模块依次被输送到下游侧的模块。此外，在PJ切换时，存在晶片W向模块的输送间隔空开而不能调换输送的情况。另外，对于其它层，例如当晶片W被输送到上游侧的模块时，层内的输送机构接收晶片W，并将其向下游侧的模块输送。将这样的输送称为非同步输送。

(输送路径的说明)

将由PJ指定的输送路径中的一个输送路径设为H1进行说明。图3表示以层为单位的输送路径H1。另外，曝光机D5、承载器C与层分开地表示。图4表示输送路径H1中从曝光机D5的跟面的模块到DEV层的出口(DEV层的下一层的入口)为止的模块的输送顺序。该输送路径H1是晶片W通过阶层E1～E3中的任一者、曝光机D5和阶层E4～E6中的任一者的路径，能够在该晶片W上形成抗蚀剂图案。

由CRA12从承载器C排出的晶片W，在被输送到塔T1的交接模块TRS1之后，由MPRA13在塔T1中分配到阶层E1～E3的各高度的交接模块TRS2。然后，该晶片W由PRA31～33接收，按照温度调节模块SCPL1→涂敷模块→加热模块的顺序被输送。如上所述被输送而形成了抗蚀剂膜的晶片W，被输送到塔T2的交接模块TRS3，按照IFB21→塔T2的TRS4→IFB21→ICPL→IFBS22→曝光机D5的顺序被输送，抗蚀剂膜按着规定的图案被曝光。

曝光后的晶片W按照IFBS22→塔T2的TRS5的顺序被输送之后，由IFB21分配到阶层E4～E6的各高度的交接模块TRS6。然后，由PRA34～36按照加热模块1A→SCPL2→显影模块15的顺序被输送。由此，抗蚀剂膜被显影，在晶片W上形成抗蚀剂图案。然后，晶片W被输送到加热模块1B→塔T1的SCPL3，按照MPRA13→交接模块TRS7→CRA12→承载器C的顺序被输送。因此，当以层为单位来看时，输送路径H1按照CRA层→MPRA层→COT层→IFB层→IFBS层→曝光机D5→IFBS层→IFB层→DEV层→MPRA层→CRA层的顺序输送。

另外，在层中，设将晶片W输送到输送路径上的接下来的各层的时间间隔为层的CT(Cycle Time：周期时间)。更详细而言，是在层中进行1个周期的输送所需要的时间、即用于将输送机构所负责的各模块间的输送各进行1次所需要的时间，相当于将晶片W输送到后级的层的预想的时间间隔。具体而言，在上述的输送路径H1中，就DEV层而言，晶片W的输送目的地是MPRA层，将1块晶片W输送到该MPRA层的时间间隔是DEV层的CT。就MPRA层而言，将晶片W分别输送到COT层、CRA层，向这两个层各输送1块晶片W的时间的合计为MPRA的CT。另外，就DEV层、COT层而言，如上所述，PRA在模块间进行环绕移动，层的CT对应于将这些环绕移动进行1次的时间(环绕移动时间)。具体而言，就DEV层或COT层而言，PRA的环绕移动时间/堆栈的数量＝层的CT。即，就DEV层的CT而言，从PRA访问作为入口的模块的TRS6起到PRA访问下一个TRS6为止的时间除以堆栈的数量而得到的值是该DEV层的CT。堆栈的数量即为将构成DEV层的入口的TRS6、构成DEV层的出口的SCPL3、显影模块15、加热模块1A、1B和PRA作为一组时的组的数量。

在上面的输送路径H1中，温度调节模块ICPL相当于用于在曝光机D5的前级载置基片的前级模块，交接模块TRS5、TRS6相当于第一后级模块，SCPL3相当于第二后级模块。输送机构21、22相当于用于在ICPL、曝光机D5、TRS5、6之间输送晶片W的第一输送机构，PRA34～36相当于第二输送机构，输送机构11、12相当于用于从DEV层向承载器C输送晶片W的后级输送机构。

(关于多模块)

在一个层中，在输送路径上从承载器C看的步骤(输送的顺序)相同，能够对晶片W分别进行相同种类的处理的多个处理模块，称为多模块(multi-module)。例如，图4所示的4个加热模块1A构成同一个多模块，2个温度调节模块SCPL2构成同一个多模块。上述的PJ也能够指定使用多模块中的几个处理模块。对于多模块，有时通过在连字符(hyphen)之后附加编号来彼此区分地表示。

(关于控制部)

如图1所示，涂敷、显影装置1包括由计算机构成的控制部4。控制部4包括程序41。程序41以能够进行后述的晶片W的输送、各模块中的晶片W的处理的方式编有步骤组，能够向各模块、晶片W的各输送机构输出控制信号。各模块、输送机构能够与该控制信号相应地进行动作。程序41例如可以被保存在光盘、硬盘、DVD等存储介质中，并被安装到控制部4中。而且，程序41能够通过进行后述的各输送控制所需要的各种运算、比较和判断，来执行该各输送控制。另外，在此所说的比较，也包括进行数值彼此的减法的情况。

另外，在控制部4中设置有用于装置的用户进行各种设定的设定部42，由鼠标、键盘、触摸面板等构成。能够从设定部42进行将在后面详细说明的各输送控制的选择、模块和/或层的阻挡(blocking)、在进行各输送控制时能够实施的各种设定、选择。此外，虽然省略了图示，但是控制部4设置有用于存储在执行各输送控制时所需要的各种参数的存储部。另外，可以在控制部4设置能够通过声音、画面显示等输出警报的警报输出部。例如可以在如后所述成为无法将晶片W送入曝光机D5的状态的情况等情况下，输出警报。

(输送控制的概要)

下面，对由控制部4进行的输送控制的概要进行说明。进行该输送控制，使得：在像输送路径H1所例示的那样，在曝光后在各DEV层进行晶片W的处理时，从曝光机D5的送出就绪信号的输出时刻起到开始PEB为止的时间(Post Exposure Delay：PED时间)在晶片W之间一定或大致一定。另外，使得不仅在同一PJ内，而且在不同的PJ之间，PED时间也在规定的范围内。通过如上所述抑制各晶片W间的PED时间的变动，能够使利用曝光机D5中的曝光在化学放大型抗蚀剂中产生的氧的扩散在晶片W间一致，从而提高抗蚀剂图案的宽度的均匀性。

进一步对输送控制的概要进行说明。假设如图3、图4所示的那样，各PJ的晶片W依次在装置内被输送。在此，假设在输送路径H1中的曝光机D5的后级侧(下游侧)的任一层中，晶片W的输送延迟，由于该晶片W滞留，在其上游侧的层中，晶片W的输送也有可能延迟。因此，如果不对从曝光机D5向后级的晶片W的输送间隔进行控制，则有可能会产生例如必须使晶片W在作为DEV层的入口的塔T2的TRS中滞留的状态。如上所述DEV层的PRA34～36循环地移动来输送晶片W。因此，PRA34～36在从DEV层的入口的TRS接收到1块晶片W之后，直到结束环绕为止，无法从该TRS接收下一个晶片W。因此，从被输送到该TRS起到被PRA34～PRA36接收为止的时间间隔比较大，向加热模块1A的输送也延迟，从而有可能产生PED时间的偏差。

因此，在本实施方式的输送控制中，对晶片W从曝光机D5的送出间隔进行控制，使得与曝光机D5的后级侧的各层中的、晶片W向下一层的预想输送时间最长的层的该预想输送时间相同。另外，就输送路径上的最终层(CRA层)而言，上述的“下一层”为承载器C。通过如上所述控制从曝光机D5的送出间隔，控制晶片W向DEV层的流入量，能够防止晶片W在DEV层的入口滞留从而防止PED时间变长，使该PED时间在规定的范围内。

如上所述，在本实施方式的输送控制中，不仅根据从曝光机D5到进行PEB的加热模块1A的输送状况，而且根据该加热模块1A的后级侧的输送状况，进行对曝光机D5的晶片W的输送控制。通过这样与各层的输送状况相应地进行输送控制，能够更可靠地抑制PED时间的偏差。另外，通过这样考虑各层的输送状况，即使进行了模块的阻挡，也能够抑制PED时间的变动。作为这样抑制PED时间的变动的输送控制，有第一输送控制和第二输送控制，它们中的任一个能够由涂敷、显影装置1的用户选择并执行。

(关于输送控制中使用的参数(MUTCT、MSCT、ACT))

在进行更详细的第一输送控制、第二输送控制的概略说明时，对作为在这些输送控制中使用的参数的最大步进周期时间(Max Step Cycle Time(MSCT))和臂周期时间(ArmCycle Time(ACT))进行说明。根据由PJ指定的处理方案，对各模块计算“晶片W的处理时间”+“处理的前后所需要的时间(OHT：Over Head Time(额外时间))”＝“模块中所需要的晶片W的停留时间(MUT：Module Using Time(模块使用时间))”。然后，进行基于下述的式1的运算。

(MUT÷可使用模块数量)×输送比率……式1

式1中的可使用模块数量是指计算MUT的步骤的可使用模块数量，是1个堆栈中的数量，是从由PJ设定的模块的数量中减去因发生故障或进行阻挡而成为无法使用的状态的模块的数量而得到的。另外，上述式中的输送比率是指，向1个堆栈的晶片W的输送块数/向构成多堆栈的可使用的全部堆栈的晶片W的输送张数。对于任意的步骤的模块，对每个堆栈进行式1的运算，其计算出的各值中的最大值为MUT周期时间(MUTCT)。在一个层中，从除了入口的模块和出口的模块(即兼用作其它层的模块)以外的各模块计算上述的MUTCT。

具体而言，DEV层由3个堆栈构成，该3个堆栈均可使用，由PJ指定使得能够将晶片W均等地输送到这3个堆栈。因此，作为输送比率为1/3。在该条件下，当该显影模块15的MUT为J秒，各堆栈均可使用4个显影模块时，根据式1可计算出J秒/4×1/3＝J/12秒。输送比率在各堆栈间相同，因此，在各堆栈间同样地进行计算，因此由式1计算的值的最大值为J/12秒。因此，显影模块15的MUTCT(Module Using Time Cycle Time：模块使用时间周期时间)被计算为J/12秒。

在该DEV层中，同样地对加热模块1A等也计算出各模块的MUTCT。另外，如上述所述计算MUTCT的是构成层的入口、出口的模块以外的模块，因此，对于DEV层，计算加热模块1A、1B、SCPL2、显影模块15的MUTCT。

另外，用于MUTCT的计算的模块的处理时间是按每个PJ设定的，因此，该MUTCT按每个PJ计算。另外，在式1中，对于多堆栈以外的层和非同步输送的层(在本例中，多堆栈以外的层＝非同步输送的层)，将输送比率计算作为1来计算。将从成为获取对象的层(将在后面进行说明)获取的MUTCT中的最大的称为最大步进周期时间(Max Step Cycle Time(MSCT))。

接着，对臂周期时间(Arm Cycle Time(ACT))进行说明。输送机构(输送臂)从层的入口到出口输送多少次晶片W的步骤数量为输送步骤数量。对于输送路径H1，在DEV层中，按照TRS6→加热模块1A→温度调节模块SCPL2→显影模块15→加热模块1B→SCPL3的顺序进行5次输送，因此，输送步骤数量为5。当对其它层也进行例示时，在MPRA层中，按照TRS1→TRS2、SCPL3→TRS7的顺序进行2次输送，因此，输送步骤数量为2。

1个输送步骤所需要的设定时间是预先决定的，例如为K秒。ACT＝输送步骤数量×设定时间÷能够输送晶片W的多堆栈数量。对于上述的DEV层，堆栈为3个，晶片W能够输送到全部这些堆栈，可计算出ACT＝5×K÷3＝5K/3秒。此外，对于多堆栈以外的层和非同步输送的层，多堆栈数量作为1来计算。至此，对于输送路径，在图3、图4中仅例示了输送路径H1，但是可由PJ设定各种输送路径。即，输送步骤数量根据PJ的不同而不同，因此，ACT也按每个PJ计算。

另外，作为上述的层的周期时间，能够设定为从一个层中的各模块获取的MUTCT的最大值和ACT中的较大的一者的时间以上的长度。这样从MUTCT和ACT获取的层的周期时间，是晶片W输送到下一层所需要的预想输送时间。

(关于第一输送控制和第二输送控制的概要)

如上所述，晶片W按每个PJ被集中地输送到涂敷、显影装置1内。因此，在将在输送路径H1中被输送的任意的PJ的晶片W从温度调节模块ICPL输送到曝光机D5或者从曝光机D5送出时，与该晶片W相同的PJ的晶片W或者该PJ之前的PJ的晶片W会位于该输送路径H1的曝光机D5的后级侧的各层。从该任意的PJ在曝光机D5的后级预定通过的各层得到MUTCT(Module Using Time Cycle Time：模块使用时间周期时间)进而得到MSCT(Max StepCycle Time：最大步进周期时间)并且得到ACT(Arm Cycle Time：臂周期时间)。然后，将MSCT和ACT中的最大的作为曝光后最大周期时间。

得到了该曝光后最大周期时间(后面有时表述为曝光后最大CT)的层，是晶片W向下一层的预想输送时间最长的层，因此，是在进行曝光机D5的后级的输送时成为所谓的瓶颈的层。曝光后最大CT是其预想输送时间，在第一输送控制和第二输送控制中，基于该曝光后最大CT进行晶片W从曝光机D5的送出、或者晶片W向曝光机D5的输送。在第一输送控制中，对晶片W从曝光机D5送出的时机进行控制，在第二输送控制中，对晶片W向曝光机D5输送的时机进行控制。另外，MUTCT、ACT会根据PJ的不同而不同，因此，这些MUTCT、ACT按每个PJ计算，来决定曝光后最大CT。对于一个层，MUTCT的最大值和ACT中较大的一者为将1块晶片W输送到下一层所需要的区间输送时间。而且，一个层中的MUTCT、ACT分别为区间输送时间的第一候选、第二候选。另外，曝光后最大CT为区间输送时间中时间最长的最大区间输送时间。

在图5的上段、下段分别表示第一输送控制、第二输送控制的概要。另外，在图6中，以与图5不同的方式表示第一输送控制的概要，在图7中，以与图5不同的方式表示第二输送控制的概要。在各图中，设曝光后最大CT为X秒，设曝光机CT为Y秒。在图5中的虚线的箭头上，表示出了晶片W向曝光机D5的送入间隔和输出送出就绪信号R1的间隔，另外，在点划线的箭头上表示出了晶片W从曝光机D5的送出间隔。

在第一输送控制中，在输出了送入就绪信号的状态下从ICPL将晶片W依次输送到曝光机D5(图6中的上段)。然后，在曝光机D5中，将Y秒作为1个周期来进行晶片W的处理。当输出关于任意一个晶片W的送出就绪信号R1时(图6中的中段)，从其输出起经过Z秒后(即，在使晶片W在曝光机D5中待机Z秒后)，IFBS22接收该晶片W，并将其向后级的TRS5输送(图6中的下段)。该待机时间为Z秒＝X秒-Y秒。

因为是如上所述的输送方式，所以如图5所示的那样晶片W向曝光机D5的送入间隔和输出送出就绪信号R1的间隔为Y秒，但是将晶片W以X秒间隔向DEV层输送。通过该输送控制，从将晶片W从曝光机D5送出起到晶片W被输送到加热模块1A为止的时间在晶片W间一定或大致一定，在该晶片W间，PED时间一致。另外，在该第一输送控制中，送出就绪信号R1的输出间隔可以作为曝光机CT来处理。因此，在该第一输送控制中，根据能够从曝光机D5送出晶片W的送出间隔和曝光机最大CT，进行晶片W从该曝光机D5的送出。

另一方面，在第二输送控制中，在输出了送入就绪信号R2之后(图7中的上段)，在经过Z秒后(即，在使晶片W在ICPL中待机Z秒后)，IFBS22从ICPL接收晶片W，并将其输送到曝光机D5(图7中的中段)。Z秒＝X秒-Y秒。如上所述比送入就绪信号R2的输出延迟地输送晶片W，由此，输出送出就绪信号R1的间隔比曝光机CT长，为X秒。一旦输出送出就绪信号R1，IFBS22就将晶片W输送到后级的TRS5(图7中的下段)。

第二输送控制是如上所述的方式，因此，能够进行控制以使得，如图5所示的那样晶片W向曝光机D5的送入间隔和输出送出就绪信号R1的间隔为X秒，以该X秒间隔将晶片W向DEV层输送。因此，从输出送出就绪信号R1起到将晶片W输送到加热模块1A为止的间隔在晶片W间一定或大致一定，在该晶片W间，PED时间一致。另外，该第二输送控制中，在输出送出就绪信号之后迅速地进行晶片W的输送，因此，能够缩短曝光后的晶片W在进行PEB之前被暴露于空气的时间。因此，具有能够更可靠地抑制抗蚀剂图案的宽度相对于设计值的偏移的优点。

(阻挡(blocking))

对于模块或构成层的堆栈，用户能够通过从控制部4的操作部指定来进行阻挡。晶片W无法被输送到进行了该阻挡的模块或堆栈。如上所述，MSCT和ACT能够基于这些多模块中的使用模块数量、使用的堆栈数量进行计算，因此，在进行了阻挡时，要重新计算该MSCT，重新设定曝光后最大CT。另外，在这样用户进行阻挡以外，在由于检测到故障而产生了不可使用的模块、不可使用的堆栈的情况下，也同样要进行重新计算。在这样可使用的模块数量、可使用的堆栈的数量发生了变化的情况下，基于变化后的数量重新设定曝光后最大CT，由此能够更可靠地抑制PED时间的偏差。此外，用户也能够从控制部4的操作部进行对输送机构指示动作停止的阻挡。将该输送机构的动作停止记载为臂阻挡(arm blocking)。

(关于第三输送控制的概要)

将从PEB结束起到显影开始为止的时间称为PPD(Post PEB Delay)时间。在正在执行第二输送控制的状况下，用户能够选择是否能够执行用于抑制同一PJ内的PPD时间的变动的第三输送控制。存在晶片W的图案的形状也会因该PPD时间的变动而发生变化的情况。特别是在抗蚀剂膜由含有金属的抗蚀剂构成的情况下，该变化有可能比较大，该第三输送控制特别有效。

如上所述，在输送同一PJ的各晶片W时，DEV层的PRA34～PRA36循环地动作，进行晶片W的调换输送。与进行1次该环绕的时间对应的时间为DEV层的CT(Cycle Time：周期时间)。通过PRA34～36各自的1次环绕能够将1块晶片W从各堆栈输送到下一层，因此，如上所述DEV层的CT＝PRA34～36的环绕移动时间/堆栈的数量。

在此，假设曝光机CT长，成为进行输送时的瓶颈。即，假设在对一个PJ通过曝光机D5在DEV层输送时，在该DEV层计算出的各MUTCT(Module Using Cycle Time)和ACT(ArmCycle Time)比较小。为了即使如上所述在DEV层中各MUTCT和ACT小，也进行上述的调换输送，对PRA34～PRA36的动作进行调节，使得直到至少该PJ的晶片W全部通过曝光机D5为止，DEV层的CT为曝光机CT。因此，当假设曝光机CT为50秒时，PRA34～PRA36的环绕移动时间为150秒，DEV层的CT被调整为与曝光机CT相同的50秒(150秒/堆栈数量：3)。

假设在该PJ的晶片W全部通过曝光机D5而被输送到DEV层之后，例如考虑为了得到高生产率而解除DEV层的CT向曝光机CT的调整。即，改变PRA34～PRA36在DEV层中的环绕速度，以使得成为本来的DEV层的CT(DEV层中的MUTCT的最大值和ACT中的较大的一者的时间)。但是，这样的话，PJ的后级的晶片W、至少PJ的最后的晶片W，与PJ的前级的晶片W相比，较早地在DEV层内输送，因此，在同一PJ的晶片W间，PPD时间会产生偏差。

关于第三输送控制，进行控制使得对于被输送到DEV层的同一PJ的晶片W，在从将开头的晶片W输送到DEV层起到最后的晶片W被输送到其出口的模块为止的期间，该DEV层的CT不变化，抑制该PJ的晶片W间的PPD时间的变动。当DEV层如上所述为多堆栈时，对于要被输送到一个堆栈的PJ的晶片W，从将开头的晶片W送入到该堆栈起到最后的晶片W被输送到该堆栈的出口的模块为止，维持PRA在该堆栈中环绕的时间。

另外，DEV层的CT向曝光机CT的调整可以根据条件来实施，因此，也有不进行该调整的情况。在该情况下也同样地，直到同一PJ的最后的晶片W被输送到DEV层的堆栈的出口的模块为止，DEV层的CT不变化，PPD时间的变动被抑制。

[不同流程的说明]

在各输送控制的具体说明之前，对不同流程进行说明。关于曝光机D5的后级的步骤，满足以下的任一条件的PJ彼此为不同流程。作为一个，可以列举在先发的PJ和后发的PJ中，步骤数不同的情况。具体而言，例如可以列举在任一个PJ中通过的模块在另一个PJ中不通过的情况。

另一个是在同一步骤中使用的模块不同的情况。具体而言，可以列举在先发PJ、后发PJ均在相同的步骤中将晶片W输送至加热模块，但是在先发PJ中使用1A作为加热模块，在后发PJ中使用1B作为加热模块的例子。此外，可以列举在先发PJ和后发PJ中使用相同的多模块，但是使用多模块中的不同编号的模块(即，位于不同的部位的模块)的例子。另外，作为成为不同流程的又一个，有作为多模块中在先发PJ和后发PJ中使用的模块设定的数量不同的情况。如上所述，对于成为不同流程的PJ，输送路径彼此不同。

下面，对各输送控制进行详细说明。在说明时，有时将先发的PJ-A的晶片W、后发的PJ-B的晶片W分别表述为A1、A2、A3……、B1、B2、B3……。英文字母表示PJ，数字是向一个PJ中的装置的送入顺序。另外，如后所述，有根据PJ的不同，成为不经由曝光机D5的输送路径的情况，但是在此，各PJ在经由图3、图4中已说明的曝光机D5的输送路径H1中被输送。

(第一输送控制的详细情况)

下面，对第一输送控制进行详细说明。在进行第一输送控制时，进行曝光后最大CT的决定，但是如上所述，第一输送控制是根据从曝光机D5送出的晶片W的在输送路径上的瓶颈来控制从曝光机D5的送出时机。因此，作为用于决定曝光后最大CT所需要的MSCT(MaxStep Cycle Time)和ACT(Arm Cycle Time)的计算对象的PJ，是从曝光机D5送出的PJ所属的PJ(为了说明方便起见，称为送出PJ)、或者比送出PJ先发的PJ，没有结束且通过送出PJ在曝光机D5以后通过的任一层的PJ。作为该先发的PJ，并不限于为一个，有多个的情况。

另外，对成为该MSCT的基础的MUTCT(Module Using Time Cycle Time)和ACT的计算进行说明。在从层来看时，出于进行与上述的瓶颈对应的输送的目的，上述的送出PJ在曝光机D5的后级通过的层成为计算对象。因此，IFBS层、IFB层、DEV层、MPRA层、CRA层为对象的层。从存在计算对象的PJ的晶片W、并且为计算对象的层，计算MUTCT和ACT。然后，对于作为从各层得到的MUTCT的最大值的MSCT和从各层得到的ACT中的最大值，将最大的值决定为曝光后最大CT。当从曝光机D5输出送出就绪信号时，进行该曝光后最大CT的决定和从该送出就绪信号的曝光机CT的获取。

对于该曝光机CT，通过将输出该送出就绪信号R1的时机与输出前一个送出就绪信号R1的时机之间的间隔视为曝光机CT而获取。然后，进行该曝光机CT与曝光后最大CT的比较，决定是否进行晶片W从曝光机D5的送出抑制。在进行送出抑制的情况下，决定从送出就绪信号R1输出时刻起到进行从曝光机D5的输送为止的曝光机D5中的待机时间。该待机时间相当于在图6中说明的Z秒，是相当于曝光机CT与曝光后最大CT的差值的时间。

图8表示PJ-A的晶片W依次通过曝光机D5而被送入DEV层的状态。然后，从曝光机D5输出送出就绪信号R1，将晶片A9从曝光机D5送出。当从输出该送出就绪信号R1起到输出前一个送出就绪信号为止的间隔(即，对于晶片A8、A9分别输出送出就绪信号的间隔)为20秒时，该20秒被视为曝光机CT。然后，在输出了晶片A9的送出就绪信号R1的时刻，所获取的曝光后最大CT为22秒。

即，图8所示的状况是曝光后最大CT＞曝光机CT。在曝光后最大CT和曝光机CT为这样的关系的情况下，决定为进行晶片W从曝光机D5的送出抑制。进而，决定为在从对晶片A9的送出就绪信号R1的输出时刻起经过曝光机CT-曝光后最大CT的差值的时间后的时刻，将晶片A9从曝光机D5送出。因此，具体而言，在该图8的状况下，控制IFBS22的动作，使得在从输出送出就绪信号R1起22秒-20秒＝2秒后将晶片A9从曝光机D5送出。

该图8的状况是如上所述曝光机D5的后级的各层中存在为了将1块晶片W输送到下一层需要比曝光机CT的20秒长的22秒的层。当在输出送出就绪信号R1后，迅速地将晶片A9从曝光机D5送出时，有可能在被输送到DEV层的加热模块1A之前的路径中滞留，因此，如上所述使从曝光机D5的送出延迟。

在图9中，曝光机CT为22秒和获取的曝光后最大CT为20秒，与在图8中说明的状况不同。因此，在图9中，曝光后最大CT＜曝光机CT。在这样的关系的情况下，一旦输出送出就绪信号R1，IFBS22就接收晶片A9，并将其向后级的TRS输送。即，不进行在图8中说明的送出就绪信号R1输出后的晶片W从曝光机D5的送出抑制。这是因为，曝光机D5成为输送的瓶颈，晶片W在曝光机D5的后级的滞留被抑制。另外，根据同样的主旨，即使在曝光后最大CT＝曝光机CT的情况下，也不进行从曝光机D5的送出抑制。

在图10中，与在图8中说明的状态的不同点在于，进行了加热模块1A-1的阻挡，从而曝光后最大周期时间从22秒变化为24秒。由于阻挡而进行了重新计算，因此，相对于图8的状态，曝光后最大CT发生了变化。该图10的状态与图8的状态同样，曝光后最大CT＞曝光机CT，因此，进行晶片W从曝光机D5的送出抑制，在从送出就绪信号R1的输出起经过曝光后最大CT-曝光机CT的时间后，进行晶片W从曝光机D5的送出。具体而言，在输出送出就绪信号R1后，在24秒-20秒＝4秒后，将晶片W从曝光机D5送出。

图11表示在同一DEV层的一个堆栈中，PJ-A、PJ-B分别在输送中，要将晶片B7从曝光机D5送出的状态，曝光机CT为20秒。PJ-A、PJ-B在同一输送路径H1中被输送，因此，DEV层的ACT(Arm Cycle Time)相同，但是PJ-A、PJ-B间的DEV层的MUTCT(Module Using TimeCycle Time)的最大值不同。PJ-A的DEV层的MUTCT、ACT中最大的时间为22秒，PJ-B的DEV层的MUTCT、ACT中最大的时间为19秒。另外，在曝光机D5的后级从DEV层以外的各层获取的MUTCT和ACT均小于19秒。

在该情况下，根据已经说明的规则，曝光后最大CT被决定为根据PJ-A计算出的22秒。而且，曝光后最大CT＞曝光机CT，因此，进行晶片B7从曝光机D5的送出抑制，在输出送出就绪信号R1后，在22秒-20秒＝2秒后进行该晶片B7从曝光机D5的送出。如上所述在多个PJ(即多个批次的晶片W)位于一个层的情况下，按每个PJ计算MUTCT，来决定曝光后最大CT。

图12表示PJ-A、PJ-B为彼此不同的流程，PJ-A通过曝光机D5，在包含DEV层的曝光机D5的后级的各层中输送中的状态。在该情况下，PJ-B不被输送到曝光机D5，而在曝光机D5的前级侧的模块中待机。即，PJ-B的各晶片W被输送到作为曝光机D5的前一个模块的ICPL，但是不被输送到曝光机D5。当PJ-A的晶片W全部被收纳在承载器C内从而PJ-A结束时，将PJ-B的各晶片W依次输送到曝光机D5及其后级，从而如前面所说明的那样进行输送控制。

当为不同流程的各PJ混合存在于曝光机D5的后级时，各输送机构的输送动作会因PJ的切换而变化，由此有可能产生比较大的PED时间的变动。为了防止该变动，如上所述在先发PJ(第一批次)与后发PJ(第二批次)为不同流程的关系的情况下，使得在先发PJ结束之前，不进行后发PJ向曝光机D5的输送。

(第二输送控制的详细情况)

接着，对第二输送控制进行详细说明。在进行第二输送控制时，也决定曝光后最大CT。如上所述，第二输送控制也与第一输送控制同样地，根据曝光机D5以后的晶片W的输送路径上的瓶颈来控制从曝光机D5的输送间隔。因此，作为用于决定曝光后最大CT所需要的MUTCT(Module Using Time Cycle Time)和ACT(Arm Cycle Time)的计算对象的PJ，是符合以下的条件α或条件β的晶片W。另外，符合条件β的PJ与第一输送控制的情况同样，并不限于1个。图13将设定于晶片W的PJ从先发PJ起依次表示为A、B、C、D，表示出这些PJA～D与条件α、β的对应关系。符合条件α的为PJ-D，符合条件β的为PJ-A～PJ-C。

条件α：预定接下来要送入到曝光机D5的PJ所属的PJ(为了说明方便起见，称为送入PJ)。

条件β：比送入PJ先发的PJ，没有结束且通过送入PJ在曝光机D5以后通过的任一层的PJ。

进而，对于该MUTCT、ACT的计算，在从层来看时，出于进行与上述的瓶颈对应的输送的目的，上述的送入PJ在曝光机D5以后通过的层成为计算对象。在第二输送控制中也与第一输送控制同样地，从存在计算对象的PJ的晶片W、并且为计算对象的层，计算MUTCT、ACT，将其中的最大值决定为曝光后最大CT。

对该决定进行更具体的说明，图13所示的PJ-A～PJ-D均在输送路径H1中被输送，成为PJ-D的晶片W位于ICPL的状态。即，该PJ-D的晶片W为预定接下来送入到曝光机D5的晶片W，作为该PJ-D的晶片W的输送目的地的IFBS层、DEV层、MPRA层、CRA层为计算对象的层。如果PJ－A～PJ－D的晶片W位于其中的IFBS层、DEV层、MPRA层，且任何一个晶片W均不位于CRA层时，根据IFBS层、DEV层、MPRA层来计算MUTCT、ACT，决定曝光后最大CT。另外，以上所述的曝光后最大CT的决定在第一输送控制中也是同样的。

然后，在从曝光机D5输出送入就绪信号且在ICPL中载置有晶片W的状态下，计算上述的曝光后最大CT。然后，当设从将前一个晶片W输送到曝光机D5起经过的时间为G1，设将晶片W从ICPL输送到曝光机D5所需要的时间为G2时，计算G1、G2的合计时间，进行该合计时间(G1+G2)与曝光后最大CT的比较。在比较的结果是曝光后最大CT＞时间G1+时间G2的情况下(图14中的上段所示的情况下)，决定为使ICPL中的晶片W在该ICPL中待机。另外，用于计算时间G2的参数(输送机构22在曝光机D5、ICPL之间的移动所需要的时间、和通过输送机构22的基片保持部的进退而相对于曝光机D5、ICPL各自进行晶片W的交接所需要的时间)被存储在控制部4中，由此能够计算该时间G2。另外，控制部4存储送入就绪信号被输出的时刻，也能够获取时间G1。

在如上所述决定为在ICPL中进行晶片W的待机的情况下，计算曝光后最大CT－时间G1－时间G2作为该ICPL中的待机时间。即，以和曝光后最大CT与时间G1、G2的合计时间的差值相应的时间，进行ICPL中的晶片W的待机。另外，这样计算出的待机时间相当于在图7中说明的Z秒。通过这样计算基于曝光后最大CT的时间作为待机时间，与进行第一输送控制的情况同样地，能够调节从曝光机D5送出晶片W的间隔，防止在进行PEB之前晶片W滞留。

另一方面，在判断为曝光后最大CT≤时间G1+时间G2的情况下，对于已被输送到ICPL的晶片W，不进行在该ICPL中的待机而向曝光机D5输送。图14中的下段所示的例子表示因为曝光后最大CT＜时间G1+时间G2，所以不进行ICPL中的待机的情况。这样不进行待机是因为，曝光机D5成为输送的瓶颈(即，曝光机D5的后级没有成为输送的瓶颈)，因此，对于已从曝光机D5被送出的晶片W，预想在到达PEB用的加热模块1A之前不会引起输送的停滞。

(向曝光机的输送停止条件)

在第二输送控制的执行中也与第一输送控制的执行中同样，为了更可靠地抑制PED时间的变动，在先发PJ与后发PJ为不同流程的关系的情况下，在先发PJ的晶片W全部被输送到承载器C从而该PJ结束之前，不将后发的PJ向曝光机D5输送。因此，如图12所示，PJ-A、PJ-B为彼此不同的流程，PJ-A通过曝光机D5而在包含DEV层的曝光机D5的后级中输送中，PJ-B被输送到作为曝光机D5的前一个模块的ICPL，但是不被输送到曝光机D5。然后，在PJ-A结束后，将PJ-B依次向曝光机D5输送。

另外，在第二输送控制的执行中，位于ICPL的晶片W在曝光机D5以后通过的步骤和/或层，在满足以下的条件1～条件4的任一者的情况下，不进行该晶片W向曝光机D5的输送。作为条件1，是对多堆栈的全部堆栈的输送机构进行了臂阻挡的指示。具体而言，是如上所述对存在3个的DEV层的堆栈中的PRA34～36全部进行了臂阻挡的指示的情况。作为条件2，是虽然没有指定臂阻挡，但是在同一层中同一步骤的所有模块不能使用。具体而言，是在上述的输送路径H1中输送晶片W来进行处理时，DEV层中的所有显影模块15(即，3个堆栈的所有显影模块15)不能使用。该情况相当于该条件2。

在对条件3、4进行说明之前，对旁路对象模块和检查模块进行说明。在一个模块不能使用的情况下，将设定为能够不经由该一个模块而向该一个模块的后级的模块输送晶片W的模块称为旁路对象模块。将不能进行这样的输送的模块称为旁路对象外模块。即，旁路对象模块是容许不向该模块输送晶片W的模块，但已经说明的输送路径H1上的模块都是旁路对象外模块。另外，涂敷、显影装置1可以在DEV层等任意的层搭载用于拍摄晶片W而进行规定的检查的检查模块。如上所述进行检查是目的，因此，也能够省略向检查模块的输送。作为条件3，是在曝光机D5的后级，在未指示模块阻挡的状态下，某个步骤中的旁路对象外模块均不可使用的情况。作为条件4，是曝光机D5的后级的某个步骤中的、检查模块以外的旁路对象外模块均不可输送的情况。

如上所述，条件1～4被设定为，在为无法进行位于ICPL的晶片W向要通过的预定的层和/或要通过的预定的模块输送，假设在输送到曝光机D5之后，必须在曝光机D5的后级停止输送的状态的情况下，停止向曝光机D5的送入。即，当在曝光机的后级的一个模块与该一个模块的后级的另一个模块之间不能进行晶片W的输送的情况下，不向曝光机D5输送晶片W。而且，在不符合上述的条件1～4中的任一者，必须停止输送的状态被消除之后，进行晶片W从ICPL向曝光机D5的输送。

(作为参数计算对象的层的说明的补充)

前面说明了在进行第二输送控制时，在先发PJ相对于后发PJ为不同流程的情况下，不进行后发PJ向曝光机D5的输送的情况。但是，用户能够选择是否如上所述因不同流程的存在而停止向曝光机D5的输送。更具体而言，能够设定为，即使在先发PJ和后发PJ中要通过的层和/或模块不同，也能够在先发PJ结束前将后发PJ向曝光机D5输送。该设定为不同流程容许设定。通过不同流程容许设定，使得能够不进行在先发PJ结束之前的曝光机D5中的后发PJ的待机，能够提高生产率。在后发PJ通过在输送路径H1中说明的各层，该后发PJ的晶片W被输送到ICPL的情况下，对如上所述为了获取第二输送控制所需要的曝光后最大CT，获取所需要的MUTCT、ACT的对象的层，进行补充说明。

在此，作为先发PJ，存在通过与下述的输送路径H1相同的层、或者在下面的输送路径H2～H5中输送的情况。另外，作为在先发PJ中使用的处理模块，并不限于与在输送路径H1中使用的处理模块相同种类的处理模块，也可以是不通过一部分模块，或者被输送到在图1等中省略了说明的模块。

输送路径H2：承载器C→CRA层→MPRA层→COT层→IFB层→IFBS层→IFBS层→IFB层→DEV层→MPRA层→CRA层→承载器C。

输送路径H3：承载器C→CRA层→MPRA层→COT层→IFB层→IFB层→DEV层→MPRA层→CRA层→承载器C。

输送路径H4：承载器C→CRA层→MPRA层→COT层→MPRA层→CRA层→承载器C。

输送路径H5：承载器C→CRA层→MPRA层→DEV层→MPRA层→CRA层→承载器C。

根据如上所述即使在先发PJ和后发PJ中输送路径不同的情况下，也根据曝光机的后级的晶片W的输送路径中的瓶颈进行ICPL中的待机的主旨，接下来要被输送到曝光机D5的晶片W要通过的预定的层成为MUTCT和ACT的获取对象的层。因此，作为获取对象的层，在先发PJ在输送路径H1、H2中输送的情况下，是IFBS层、IFB层、DEV层、MPRA层和CRA层，在输送路径H3中输送的情况下，是IFB层、DEV层、MPRA层和CRA层，在输送路径H4中输送的情况下，是MPRA层和CRA层，在输送路径H5中输送的情况下，是IFB层、DEV层、MPRA层和CRA层。

即使如上所述进行了不同流程容许设定，也从作为计算对象的各层，像前面所说明的那样，获取各PJ的MUTCT、ACT来决定曝光后最大CT。然后，根据该曝光后最大CT，使晶片W在ICPL中待机。在进行了该不同流程容许设定的情况下，即使在存在后发PJ的晶片W不通过的步骤成为瓶颈的先发PJ的情况下，也能够防止后发PJ无法超过先发PJ而成为在DEV层的入口等中待机的状态从而PED时间紊乱的情况。

另外，对于停止向曝光机D5的输送的第一～第四条件和不同流程容许设定，对与第二输送控制相关的事项进行了说明，但是也适用于第一输送控制。即，在进行第一输送控制时，在符合第一～第四条件中的任一者的情况下，停止晶片W向曝光机D5的输送。另外，能够设定为，在进行第一输送控制时，能够在输送的层、模块不同的先发PJ结束前，将后发PJ的晶片W输送到曝光机D5。

(第三输送控制的说明)

接着，对第三输送控制进行说明。在进行该第三输送控制时，预先进行曝光机CT的设定。在第一输送控制的说明中，说明了将送出就绪信号的输出间隔视为曝光机CT，但是为了更高精度地控制PPD时间，优选曝光机CT使用预先准备的设定值或从曝光机D5获取。在从曝光机D5获取的情况下，例如使得在利用涂敷、显影装置1开始处理时，控制部4能够通过经由统括涂敷、显影装置1的控制部4和曝光机D5的未图示的控制部的主计算机来获取。

在由用户进行了进行第三输送控制的选择的状态下，执行上述的第二输送控制。例如在任意的PJ在输送路径H1中被输送时，在被送入到曝光机D5之前对该PJ的DEV层的CT和曝光机CT进行比较。此外，这里的DEV层的CT是指由PJ指定的DEV层中的ACT和从入口和出口以外的模块获取的MUTCT中的最大值，后面有时表述为本来的DEV层的CT。另外，该本来的DEV层的CT如前面所说的那样，是根据PRA34～36的环绕移动时间和堆栈数量计算的时间，相当于由PJ预先设定的、与PRA的环绕移动时间对应的区间输送时间。

在比较的结果是曝光机CT长(曝光机CT＞DEV层的CT)的情况下，在ICPL的后级，曝光机D5和DEV层中的曝光机D5成为输送的瓶颈。在该情况下，上述的PJ的晶片W在经由ICPL、曝光机D5被送入DEV层之后，在DEV层中，在作为区间输送时间的该DEV层的CT被调整为曝光机CT的状态下，向作为出口的模块的SCPL3输送(图15)。因此，该PJ的晶片W以比本来的DEV层的CT长的CT在DEV层内输送。更详细而言，DEV层的PRA34～36通过进行与由PJ预先决定的时间不同的时间的环绕动作，进行了DEV层中的输送。如上所述，在同一PJ的晶片W中的至少在该DEV层中输送的最后的晶片W被输送到SCPL3之前(即，在该PJ在该DEV层中的输送结束之前)，DEV层的CT不变化。根据后发的PJ，DEV层的CT被维持在曝光机CT的状态。

此外，在如上所述进行输送的期间，第二输送控制在执行中，因此，在从ICPL向曝光机D5输送晶片W时，通过进行在图14中说明的计算，适当地进行ICPL中的晶片W的待机。但是，由于曝光机D5是输送的瓶颈，送入就绪信号的输出间隔比较长，因此，在送入就绪信号被输出的时刻成为曝光后最大CT＜时间G1+时间G2的趋势。因此，ICPL中的晶片W的待机为难以进行的趋势。

通过如上所述进行输送控制，同一PJ的所有晶片W在DEV层内以一定间隔输送，因此，在该PJ的晶片W间，PPD时间一致。另外，曝光机周期时间(即，晶片W从曝光机D5的送出间隔)与DEV层的周期时间相同，因此，各晶片W以一定间隔向加热模块1A输送，因此在同一PJ的晶片W之间PED时间也一致。

另一方面，在被送入到曝光机D5之前的PJ的DEV层的CT与曝光机CT的比较的结果是曝光机CT长的情况下(在曝光机CT≤DEV层的CT的情况下)，曝光机D5和DEV层中的DEV层成为输送的瓶颈。在该情况下，上述的PJ的晶片W在经由ICPL、曝光机D5被送入到DEV层之后，在DEV层中，以本来的DEV层的CT向作为出口的模块的SCPL3输送(图16)。即，不进行DEV层的CT向曝光机CT的调整。在该情况下也执行了第二输送控制，因此，通过图14中说明的计算，适当地进行ICPL中的晶片W的待机。

如上所述执行了第二输送控制，由此，晶片W从曝光机D5的送出间隔、进而向DEV层的送入间隔一定或大致一定。而且，在DEV层内，晶片W以一定间隔(本来的DEV层的CT)依次输送，因此，在该情况下，PED时间和PPD时间也在晶片W间一致。在如上所述以本来的DEV层的CT输送晶片W的情况下也是，在同一PJ的晶片W中的在该DEV层输送的最后的晶片W被输送到DEV层的出口的模块之前，DEV层的CT不变化。

(晶片向曝光机的送入限制)

在设定为进行第三输送控制的情况下，当先发PJ与后发PJ为不同流程时，在先发PJ结束之前，后发PJ的晶片W不被输送到曝光机D5，如在第一输送控制和第二输送控制中说明的那样，后发PJ在先发PJ结束后从ICPL依次输送到曝光机D5。因此，在先发PJ结束之前被输送到ICPL的晶片W，在ICPL中待机。这是因为，与在第一输送控制和第二输送控制中所说的防止将不同流程的后发PJ送入曝光机D5的理由同样，当在先发PJ结束之前将后发PJ的晶片W输送到曝光机D5时，会产生使该后发PJ的晶片W在DEV层的入口待机的情况，PED时间有可能延长。

另外，对于后发PJ和先发PJ，即使在成为DEV层的CT被改变的关系的情况下，后发PJ的晶片W也不被输送到曝光机D5，在先发PJ结束之前，后发PJ的晶片W不会被输送到曝光机D5。这是因为，先发PJ的从开头的晶片W到最后的晶片W，以一定的周期在DEV层内输送，因此，在此期间，DEV层的CT不同的后发的PJ无法在DEV层内输送。

当列举具体例时，假设对于先发PJ，为曝光机CT＞曝光后最大CT的关系，DEV层的CT向曝光机CT调整来进行输送。而且，对于被输送到ICPL的后发PJ，DEV层的CT＞曝光机CT。即，在后发PJ的DEV层输送时不进行调整，DEV层的CT变化。因此，后发PJ在先发PJ结束之前不会被输送到曝光机D5。另外，当列举其它例子时，假设对于先发PJ，DEV层的CT以本来的CT进行输送，对于被输送到ICPL的后发的PJ，DEV层的CT被设定为与该先发的PJ的DEV的CT不同。在该情况下也是，在后发PJ的DEV层输送时，DEV层的CT变化，因此，后发PJ在先发PJ结束之前不会被输送到曝光机D5。在如上所述相对于先发PJ的输送时，DEV层中的PRA34～36的环绕移动的时间被改变的情况下，停止后发PJ向曝光机D5的输送。

(关于使用模块数量的限制)

假设在DEV层的一个堆栈中使用任意一个步骤的多模块全部的情况。在该情况下，被输送到多模块中的一个模块的晶片W，在进行了多模块的数量的量的DEV层的循环(即，PRA的环绕)之后，被输送到该多模块的下一个模块。因此，该晶片W以DEV层的CT×多模块的数量的时间在该一个模块中停留。具体而言，如图15、图16所示的那样作为加热模块1A设置有1A－1～1A－4这4个，因此，被输送到加热模块1A－1的晶片W在经过4个循环后被输送到下一个SCPL2。在进行图15等中所说的DEV层的CT的调整的情况下，晶片W在加热模块1A－1中停留曝光机CT×4个循环的量的时间。

对于该DEV层的CT，通过向曝光机CT调整，从本来的CT看时被延长。因此，晶片W向各模块的停留时间也被延长，PPD时间也成为长期化的趋势。为了抑制该PPD时间变长，在执行该调整时，能够限制DEV层中的多模块中的使用模块数量。更详细而言，能够对除了DEV层的入口和出口以外的各步骤的模块的数量进行限制，进行该限制以使得使用模块数量成为为了以曝光机CT进行DEV层的输送而最低限度需要的数量(称为需要模块数量)。即，在DEV层的各步骤中，在该DEV层的1个循环中能够将1块晶片W向接下来的步骤输送的最低的模块的数量为需要模块数量，在此的1个循环的时间为曝光机CT的时间。另外，用户能够选择是否进行该使用模块数量的限制。

图17表示如上所述对使用模块数量进行限制来进行DEV层的输送的例子，对不使用的模块标注×标记。为了防止说明的复杂化，首先，假设DEV层不是多堆栈，对需要模块数量的计算方法进行说明，该需要模块数量为各模块的MUT/曝光机CT的值，在计算值包含小数值的情况下，将该小数值四舍五入为整数。例如曝光机CT为100秒。然后，对于任意的PJ，计算出加热模块1A的MUT为90秒，SCPL2的MUT为40秒，显影模块15的MUT为130秒，加热模块1B的MUT为90秒。在该情况下，加热模块1A的需要模块数量通过将90秒/100秒的小数点以下四舍五入而计算为1。通过同样的计算，SCPL2、显影模块15、加热模块1B的需要模块数量分别可计算为1、2、1。

如上所述，这是将所使用的DEV层的堆栈的数量设为1的情况下的值。如上所述，当使所使用的DEV层的多堆栈数量为3时，例如与上述的求取MUTCT的式1同样地，使用输送比率来决定每个堆栈的需要模块数量即可。即，作为将晶片W均等地输送到3个堆栈的情况，将1个堆栈的显影模块15的需要模块数量决定为130秒/多堆栈的数量(＝3)/曝光机CT＝1即可。

如上所述，对于各步骤的多模块，根据计算出的需要模块数量，决定使用哪个模块。例如，按照编号从小到大的顺序使用该计算出的数量的模块。然后，限定为如上所述决定使用的模块，来输送作为该需要模块数量的计算的基础的PJ的晶片W，进行处理。如上所述多模块中的所使用的模块数量受到限制，由此，这样使用的模块中的晶片W的停留时间为曝光机CT×需要模块数量，因此，与不限制模块数量的情况相比，晶片W能够迅速地被输送到下一个步骤的模块。因此，能够缩短PPD时间。

另外，有在先发PJ和后发PJ中计算出的需要模块数量不同的情况。当列举具体例时，在加热模块1A中，在先发的PJ中处理时间为75秒，在后发的PJ中处理时间为100秒，从而在先发的PJ与后发的PJ之间存在MUT、进而根据MUT计算出的需要模块数量不同的情况。在如上所述计算出的需要模块数量不同的情况下，符合上述的先发PJ和后发PJ成为不同流程的条件，因此，对于后发PJ，在先发PJ结束之前，不进行向曝光机D5的输送。

如上所述，能够选择是否进行使用模块数量的限制。作为该选择的一个例子，设定为在即使PPD时间比较长，对在晶片W上形成的图案的影响也没有或较小的情况下，不进行使用模块数量的限制，以使得能够防止因需要模块数量的变化而导致后发的晶片W不能向曝光机D5输送从而使生产率降低。而且，在PPD时间比较长时，对在晶片W上形成的图案的影响比较大的情况下，通过设定为进行使用模块数量的限制来抑制PPD时间即可。

(补充事项)

如以所述第一输送控制、第二输送控制和第三输送控制单独进行，因此，控制部4可以构成为仅进行第一输送控制～第三输送控制中的第一输送控制、或者仅进行第二输送控制和第三输送控制。另外，对于第二输送控制和第三输送控制，也可以使得仅进行第二输送控制。

前面说明了在进行第三输送控制时设定曝光机CT的情况。而且，前面说明了在进行第一输送控制时将送出就绪信号的输出间隔视为曝光机CT，但是在能够执行第一输送控制～第三输送控制的情况下，在第一输送控制中，可以代替使用该送出就绪信号的输出间隔，而利用为了进行第三输送控制而设定的曝光机CT。另外，为了高精度地进行PPD时间的控制，在第三输送控制中如上所述设定了曝光机CT，但是并不限于如上述那样进行设定。也可以是与第一输送控制同样地将送出就绪信号的输出间隔视为曝光机CT来使用。另外，在以适当的间隔将晶片W送入送出曝光机D5时，不仅送出就绪信号的输出间隔，而且送入就绪信号的输出间隔也大致与曝光机CT相同，因此，也可以将在适当的时机获取的送入就绪信号的输出间隔视为曝光机CT来使用。如上所述，曝光机CT的获取方法是任意的。

前面说明了在第一输送控制、第二输送控制中如上所述进行运算，使曝光机D5、ICPL待机所获取的时间，但也可以是适当地设定偏移的时间。因此，能够使晶片W待机与所获取的时间相应的时间，在此所说的与获取的时间相应的时间，也包括所获取的时间本身。

此外，作为基片处理装置，并不限于涂敷、显影装置。例如，也可以是不进行抗蚀剂涂敷而仅进行曝光、显影以后的处理的结构的装置。作为基片也并不限于晶片W，也可以是FPD(平板显示器)基片。而且，本次公开的实施方式在所有方面均应认为是例示性的而不是限制性的。上述的实施方式可以在不脱离所附的权利要求书及其主旨的情况下，以各种方式进行省略、替换、改变和组合。

Claims (12)

1.一种基片输送方法，其为使用基片处理装置的基片输送方法，其特征在于：

所述基片处理装置包括输送机构组，其用于将从承载器取出的基片经由模块组和曝光机输送到所述承载器，

所述模块组包括：用于在所述曝光机的前级载置所述基片的前级模块；用于在所述曝光机的后级载置所述基片的第一后级模块和第二后级模块；加热模块；和显影模块，

所述输送机构组包括：第一输送机构，其用于按照所述前级模块、所述曝光机、所述第一后级模块的顺序输送所述基片；第二输送机构，其用于按照所述第一后级模块、所述加热模块、所述显影模块、所述第二后级模块的顺序输送所述基片；和一个以上的后级输送机构，其用于从所述第二后级模块向所述承载器输送所述基片，

所述基片输送方法包括：

在所述曝光机的后级侧的输送路径中，按与进行所述基片的输送的所述各输送机构对应的每个输送区间，获取用于将所述基片输送到下一个输送区间所需要的区间输送时间的步骤；和

根据所述区间输送时间中最长的最大区间输送时间，利用所述第一输送机构进行所述基片相对于所述曝光机的送入或送出的送入送出步骤。

2.如权利要求1所述的基片输送方法，其特征在于：

当对所述基片进行同种处理的模块为多模块时，所述获取区间输送时间的步骤包括：

与位于所述输送区间的所述基片在各模块中的停留时间和多模块中的模块的使用数量相应地，获取该区间输送时间的第一候选的步骤；和

获取与该输送区间中的所述输送机构的输送步骤数量对应的、所述区间输送时间的第二候选的步骤，

从各输送区间获取的所述第一候选和所述第二候选中的时间最长的候选是所述最大区间输送时间。

3.如权利要求2所述的基片输送方法，其特征在于：

在不同批次的所述基片位于一个所述输送区间的情况下，按每个批次获取所述区间输送时间的第一候选。

4.如权利要求2所述的基片输送方法，其特征在于，包括：

在所述多模块中的模块的使用数量发生了变化的情况下，重新获取所述最大区间输送时间的步骤。

5.如权利要求2所述的基片输送方法，其特征在于：

所述送入送出步骤包括：基于所述曝光机的能够送出所述基片的送出间隔和所述最大区间输送时间，从所述曝光机送出所述基片的送出步骤。

6.如权利要求5所述的基片输送方法，其特征在于：

所述送出步骤包括：

在所述最大区间输送时间比所述送出间隔长的情况下，从能够从该曝光机送出所述基片的时刻起，使所述基片在该曝光机中待机直到经过和所述曝光机的送出间隔与所述最大区间输送时间的差值的时间相应的时间的步骤；和

在经过了与所述差值的时间相应的时间之后，从所述曝光机送出所述基片的步骤。

7.如权利要求2所述的基片输送方法，其特征在于：

所述送入送出步骤包括：

比较步骤，将合计时间与所述最大区间输送时间进行比较，其中，所述合计时间为将所述基片从所述前级模块输送到所述曝光机所需要的时间与前一个被输送到所述曝光机的所述基片在该输送后的经过时间之和；和

在所述比较步骤的结果是所述最大区间输送时间比所述合计时间长的情况下，使接下来要输送到所述曝光机的基片在所述前级模块中待机和该合计时间与该最大区间输送时间的差值相应的时间之后，将该基片输送到所述曝光机的步骤。

8.如权利要求7所述的基片输送方法，其特征在于，包括：

比较步骤，将对预定输送到所述曝光机的所述基片设定的、从所述第二输送机构的输送区间到所述后级输送机构的输送区间输送所述基片的区间输送时间与曝光机周期时间进行比较，其中，所述曝光机周期时间是从将所述基片送入所述曝光机起到能够送出该基片为止的时间间隔；和

与所述比较步骤的结果相应地改变所述区间输送时间。

9.如权利要求3所述的基片输送方法，其特征在于，包括：

当先要被输送到所述曝光机的后级的所述基片的第一批次与接下来要被输送到所述曝光机的后级的所述基片的第二批次在该曝光机的后级的输送路径不同的情况下，停止向所述曝光机输送所述第二批次，直到所述第一批次的最后的基片被输送到所述承载器为止的步骤。

10.如权利要求1所述的基片输送方法，其特征在于，包括：

当在所述曝光机的后级中的一个模块与该一个模块的后级的另一个模块之间不能进行所述基片的输送的情况下，停止向该曝光机输送所述基片的步骤。

11.一种基片处理装置，其特征在于：

包括输送机构组，其用于将从承载器取出的基片经由模块组和曝光机输送到所述承载器，

所述模块组包括：用于在所述曝光机的前级载置所述基片的前级模块；用于在所述曝光机的后级载置所述基片的第一后级模块和第二后级模块；加热模块；和显影模块，

所述输送机构组包括：第一输送机构，其用于按照所述前级模块、所述曝光机、所述第一后级模块的顺序输送所述基片；第二输送机构，其用于按照所述第一后级模块、所述加热模块、所述显影模块、所述第二后级模块的顺序输送所述基片；和一个以上的后级输送机构，其用于从所述第二后级模块向所述承载器输送所述基片，

所述基片处理装置包括控制部，其能够输出控制信号使得所述基片处理装置进行下述步骤：

在所述曝光机的后级侧的输送路径中，按与进行所述基片的输送的所述各输送机构对应的每个输送区间，获取用于将所述基片输送到下一个输送区间所需要的区间输送时间的步骤；和

根据所述区间输送时间中最长的最大区间输送时间，利用所述第一输送机构进行所述基片相对于所述曝光机的送入或送出的送入送出步骤。

12.一种程序，其为用于基片处理装置的计算机程序，其特征在于：

所述计算机程序在计算机上运行时能够使计算机执行权利要求1所述的基片输送方法。