CN117331282A - 基片输送方法、基片处理装置和存储介质 - Google Patents

Abstract

本发明提供基片输送方法、基片处理装置和存储介质，其抑制曝光后基片间的输送状态不均和通过显影形成于基片的图案不均。基片处理方法使用基片处理装置，其包括经由模块组和曝光机向承载器输送基片的输送机构组，输送机构组包括：按照前级模块、曝光机、第1后级模块输送基片的第1输送机构；按照第1后级模块、加热模块、显影模块、第2后级模块输送基片的第2输送机构；和后级输送机构，并包括：比较步骤，将曝光机中从送入至能够送出基片的时间间隔设为曝光机周期时间，将预定输送的基片的、从第2输送机构的输送区间向后级输送机构的输送区间输送基片的区间输送时间与曝光机周期时间比较；和设定步骤，根据比较步骤的结果来变更区间输送时间。

Description

基片输送方法、基片处理装置和存储介质

技术领域

本发明涉及基片输送方法、基片处理装置和存储介质。

背景技术

在制造半导体器件时，对半导体晶片(以下记为晶片)进行光刻。具体而言，在曝光机中沿着规定的图案对抗蚀剂膜进行曝光后，以按照被称为PEB(Post Exposure Bake：曝光后烘烤)的加热、显影的顺序进行处理的方式，在基片处理装置内的模块间输送晶片。在专利文献1中示出了以曝光后至进行PEB为止的时间一定的方式输送晶片的技术。

现有技术文献

专利文献

专利文献1：日本特开2008-130857公报

发明内容

发明要解决的技术问题

本发明提供一种能够抑制利用曝光机进行曝光后的基片间的输送状态的不均，并抑制通过显影而形成于基片的图案的不均的技术。

用于解决技术问题的技术方案

本发明的基片输送方法是使用基片处理装置的基片输送方法，

上述基片处理装置包括将从承载器取出的基片经由模块组和曝光机输送到上述承载器的输送机构组，

上述模块组包括：在上述曝光机的前级载置上述基片的前级模块；以及在上述曝光机的后级载置上述基片的第1～第2后级模块、加热模块和显影模块，

上述输送机构组包含：按照上述前级模块、上述曝光机、上述第1后级模块的顺序输送上述基片的第1输送机构；按照上述第1后级模块、上述加热模块、上述显影模块、上述第2后级模块的顺序输送上述基片的第2输送机构；和从上述第2后级模块向上述承载器输送上述基片的一个以上的后级输送机构，

上述基片输送方法中，将在上述曝光机中从送入上述基片起至能够送出该基片的时间间隔设为曝光机周期时间，

上述基片输送方法包括：

比较步骤，将针对预定向上述曝光机输送的上述基片而获取的、从上述第2输送机构的输送区间向上述后级输送机构的输送区间输送上述基片的区间输送时间与上述曝光机周期时间进行比较；和

设定步骤，根据上述比较步骤的结果来设定上述区间输送时间。

发明效果

本发明能够抑制利用曝光机进行曝光后的基片间的输送状态的不均，抑制通过显影而形成于基片的图案的不均。

附图说明

图1是本发明的一个实施方式的涂敷显影装置的俯视图。

图2是上述涂敷显影装置的纵截侧视图。

图3是表示上述涂敷显影装置中的输送路径的说明图。

图4是表示曝光机的后级侧的上述输送路径的说明图。

图5是用于表示在上述涂敷显影装置中进行的第1和第2输送控制的概要的说明图。

图6是表示第1输送控制的流程的流程图。

图7是表示第2输送控制的流程的流程图。

图8是用于表示上述第1输送控制的例子的涂敷显影装置中的DEV层的示意图。

图9是用于表示上述第1输送控制的例子的上述DEV层的示意图。

图10是用于表示上述第1输送控制的例子的上述DEV层的示意图。

图11是用于表示上述第1输送控制的例子的上述DEV层的示意图。

图12是用于表示上述第1输送控制的例子的上述DEV层的示意图。

图13是表示关于上述第2输送控制的PJ的说明图。

图14是关于上述第2输送控制的说明图。

图15是关于由上述涂敷显影装置进行的第3输送控制的说明图。

图16是上述第3输送控制的说明图。

图17是上述第3输送控制的说明图。

图18是表示输送路径的框图。

图19是用于表示缓冲模块的作用的说明图。

图20是用于表示缓冲模块的作用的说明图。

图21是表示涂敷显影装置的其他例子的俯视图。

附图标记说明

C 承载器

ICPL 温度调节模块

TRS 交接模块

W 晶片

1A 加热模块

11 CRA(输送机构)

12 MPRA(输送机构)

15 显影模块

21 IFB(输送机构)

22 IFBS(输送机构)

34～36 PRA(输送机构)。

具体实施方式

[涂敷显影装置的结构]

分别参照图1的俯视图、图2的纵截侧视图，对作为本发明的基片处理装置的一个实施方式的涂敷显影装置1进行说明。涂敷显影装置1通过将承载器区块D1、中间区块D2、处理区块D3、接口区块D4左右连接成一排而构成。在接口区块D4的右侧(与承载器区块D1所在的一侧相反的一侧)连接有曝光机D5。

承载器区块D1具有载置台10，在该载置台10能够载置作为可收纳多个晶片W的被称为FOUP(Front Opening Unify Pod：前开式晶片传送盒)的输送容器的承载器C。另外，承载器区块D1具有输送机构11，相对于载置台10上的承载器C进行晶片W的交接。

在中间区块D2设置有塔T1，塔T1层叠有多个模块。配置在上述的输送机构11和塔T1的后方侧的输送机构12与上述的输送机构11能够访问塔T1的各模块，通过输送机构11、12的协作，能够在后述的处理区块D3的各层与承载器C之间交接晶片W。

处理区块D3是将对晶片W进行液处理和加热处理的层E1～E6自下而上依次层叠而构成的。在该例子中，层E1～E3彼此同样地构成，作为液处理，进行通过涂敷抗蚀剂来实现的抗蚀剂膜的形成。另外，层E4～E6彼此同样地构成，作为液处理，进行通过显影来实现的抗蚀剂图案的形成。在各层E(E1～E6)中，相互并行地进行晶片W的输送和处理。

作为层E1～E6中的代表，对图1所示的层E6进行说明。在层E6的前后(方向)的中央形成有向左右延伸的晶片W的输送路径14。在输送路径14的前方，左右排列地设置有多个显影模块15。在输送路径14的后方层叠有对晶片W进行加热的加热模块，该加热模块的层叠体左右排列地设置有多个。作为该加热模块，包括进行PEB的加热模块和进行显影后的加热处理(后烘烤)的加热模块。关于加热模块，此处采用装载有1A、1B这2种的设置，只要没有特别记载，则使加热模块1A进行PEB，加热模块1B进行后烘烤。

在上述的输送路径14上设置有在层E6中输送晶片W的输送机构36。输送机构36包括在输送路径14移动的基座和在该基座上进退的2个基片保持部。通过一个基片保持部进退而从模块接收晶片W，接着，另一个基片保持部进入该模块而输送晶片W，由此能够利用模块交接晶片W以替换晶片W。有时将对该模块的替换记为替换输送。其中，模块是指输送机构以外的载置晶片W的场所，对晶片W进行处理的模块有时记为处理模块。

关于层E1～E3，以与层E6的不同点为中心进行说明，层E1～E3中，代替显影模块，而包括向晶片W供给抗蚀剂来形成抗蚀剂膜的涂敷模块。而且，层E1～E3中的加热模块对抗蚀剂膜形成后的晶片W进行加热。另外，关于相当于输送机构36的各层E1～E5的输送机构，设为31～35。

接着，对接口区块D4进行说明。在接口区块D4设置有塔T2和输送机构21、22。在塔T2，与塔T1同样地层叠有多个模块。输送机构21用于塔T2的模块间的输送，输送机构22用于塔T2的模块与曝光机D5(之间)的输送。其中，实际上在接口区块D4中设置有例如比图中所示更多的模块、塔和输送机构，但为了避免说明复杂而进行了简化表示。关于上述的处理区块D3，也省略了关于一部分模块的说明、图示。

对塔T1、T2进行说明。在塔T1、T2中设置有交接模块TRS和温度调节模块SCPL，这些模块用于相对于层E1～E6的送入送出、区块间或区块与曝光机D5之间的晶片W的交接。SCPL是对晶片W进行温度调节的模块，除了上述的送入送出、区块间等的交接的用途以外，还包括进行正在层中输送的晶片W的温度调节的用途的模块、进行即将输送到曝光机之前的晶片W的温度调节的模块。这样，将对即将输送到曝光机D5之前的晶片W进行温度调节的SCPL标记为ICPL。以上的各用途的TRS、SCPL各设置多个。另外，在下文的说明中，如图2所示，有时通过对TRS、SCPL适当地标注编号来区分配置场所不同的各个部件。

[关于曝光机]

关于曝光机D5，当能够送入晶片W时输出该含义的信号(输入就绪信号)，当能够送出晶片W时输出该含义的信号(输出就绪信号)。后述的控制部4接收这些信号来控制输送机构22的动作，进行接口区块D4与曝光机D5之间的晶片W的交接。将从一个晶片W被送入到曝光机D5起到该晶片W的曝光结束而输出输出就绪信号为止的间隔，设为曝光机周期时间。在将晶片W依次输送到曝光机D5时，曝光机周期时间(有时简记为曝光机CT)一定或大致一定，在以一定的周期输送晶片W的情况下，以一定或大致一定的周期输出输出就绪信号。

[关于PJ]

当承载器C被送入涂敷显影装置1后，利用后述的控制部4对该承载器C内的晶片W进行处理任务(PJ)的设定。PJ是指定晶片W的处理方案(也包括输送到哪个种类模块进行处理、输送到相同种类的模块中的哪个模块这样的输送方案)和要输送的晶片W的信息。这样，由PJ指定涂敷显影装置1中的晶片W的输送路径，对相同PJ的晶片W接受相同的处理，所以相同PJ的晶片W是相同批次的晶片W。

另外，在由PJ指定的处理方案中包含用于使构成模块的各部分动作的信息。更具体而言，作为该信息，包括模块中的各部的动作所需的时间、在加热晶片W的情况下加热的温度、在对晶片W进行液处理的情况下将各液供给到晶片W的时机、顺序等。因此，通过PJ的设定，能够计算用于后述的各输送控制的参数(MSCT、ACT等)。

另外，如果一个PJ的晶片W、另一个PJ的晶片W分别有多个，则由后述的控制部4控制各输送机构的动作，使得在一个PJ的晶片W被连续地送入装置后，另一个PJ的晶片W被连续地送入装置。即，先行的PJ的晶片W被集中送入装置后，后续的PJ的晶片W被集中送入装置。然后，将各晶片W按由各个PJ指定的输送路径输送，根据由各个PJ指定的处理方案在输送路径中的各处理模块中接受处理。先被输送的PJ的晶片W先返回承载器C。对于一个PJ，在该PJ的晶片W全部返回承载器C的情况下，该PJ结束。

[关于层]

对于已述的装置中的输送机构，为了相互区别，有时标注单独的名称。具体而言，有时将输送机构11、12分别记为CRA11、MPRA12，将输送机构31～36记为PRA31～36，将输送机构21、22分别记为IFB21、IFBS22。另外，在输送路径中，将利用不同的输送机构进行输送的各区间设为“层”。对于与PRA(PRA31～PRA36)以外的输送机构对应的层，标注与该输送机构相同的名称来表示。因此，将该各层设为CRA层、MPRA层、IFB层、IFBS层。并且与PRA31～PRA33对应的层为COT层，与PRA34～PRA36对应的层为DEV层。对于DEV层，有时省略“层”，仅标记为DEV。

另外，将包含多个彼此对晶片W进行相同处理的分区的层设为多堆栈(multiplestack)。即，作为多堆栈的层，分别包含在相同步骤中进行相同处理的模块，将该分区作为堆栈。示出之后在输送路径H1输送晶片W的例子，但在该输送路径H1中COT层、DEV层分别形成多堆栈的层。其中，关于形成该多堆栈的层，整体上作为一个层进行说明。即，虽然说明了层E4、E5、E6分别同样地构成，但是该3个层(堆栈)不是分别构成层而形成3个DEV层，而是由层E4～E6构成一个DEV层。另外，在图4等中表示了DEV层的模块结构，但不示出整个DEV层，而仅示出一层的模块。

关于COT层和DEV层，各层的输送机构使层内的模块依次反复移动，对除了层的入口的模块和出口的模块以外的各模块进行上述的晶片W的替换。因此，输送机构按输送路径14回转(绕圈、环绕)移动。通过这样的输送机构的动作，晶片W被逐一地从上游侧的模块向下游侧的模块依次输送。其中，在PJ切换时，存在因向模块输送晶片W的输送间隔空出(闲置)而不能进行替换输送的情况。另外，对于其他层，例如当向上游侧的模块输送晶片W时，层内的输送机构接收晶片W，向下游侧的模块输送。将这样的输送作为非同步输送。

[输送路径的说明]

将由PJ指定的输送路径中的一个作为H1进行说明。图3表示以层为单位的输送路径H1。另外，关于曝光机D5、承载器C，独立于层来表示。图4表示输送路径H1中的、从曝光机D5的前一模块至DEV层的出口(DEV层的下一层的入口)的模块的输送顺序。关于该输送路径H1，是晶片W通过层E1～E3中的任一层、曝光机D5和层E4～E6中的任一层的路径，能够在该晶片W形成抗蚀剂图案。

从承载器C由CRA11交付来的晶片W，在被输送到塔T1的交接模块TRS1后，由MPRA12在塔T1中分配到层E1～E3的各高度的交接模块TRS2。然后，该晶片W被PRA31～33接收，按照温度调节模块SCPL1→涂敷模块→加热模块的顺序被输送。像这样被输送而形成了抗蚀剂膜的晶片W，被输送到塔T2的交接模块TRS3，按照IFB21→塔T2的TRS4→IFB21→ICPL→IFBS22→曝光机D5的顺序被输送，抗蚀剂膜沿着规定的图案被曝光。

曝光后的晶片W按照IFBS22→塔T2的TRS5的顺序被输送后，由IFB21分配到层E4～E6的各高度的交接模块TRS6。然后，由PRA34～PRA36，按照加热模块1A→SCPL2→显影模块15的顺序进行输送。由此，将抗蚀剂膜显影，在晶片W形成抗蚀剂图案。之后，晶片W被输送到加热模块1B→塔T1的SCPL3，按照MPRA12→交接模块TRS7→CRA11→承载器C的顺序被输送。因此，当以层为单位观察时，输送路径H1按照CRA层→MPRA层→COT层→IFB层→IFBS层→曝光机D5→IFBS层→IFB层→DEV层→MPRA层→CRA层的顺序被输送。

另外，在层中，将向输送路径上的下一层分别输送晶片W的时间间隔设为层的CT(周期时间)。更详细而言，是在层中一个周期的输送所需的时间、即为了每进行一次输送机构负责的各模块间的输送所需的时间，相当于向后级的层输送晶片W的预想的时间间隔。具体而言，在上述的输送路径H1中，关于DEV层，晶片W的输送目的地是MPRA层，而向该MPRA层输送一个晶片W的时间间隔是DEV层的CT。而且，关于MPRA层，分别向COT层、CRA层输送晶片W，向这两个层各输送一个晶片W的时间的合计为MPRA的CT。另外，关于DEV层、COT层，如上所述，PRA在模块间进行回转移动，但层的CT与进行一次上述回转移动的时间(回转移动时间)对应。具体而言，关于DEV层或COT层，PRA的回转移动时间/堆栈的数量＝层的CT。即，关于DEV层的CT，将从PRA访问作为入口的模块的TRS6起至PRA接下来访问TRS6为止的时间除以堆栈的数量而得到的值是该DEV层的CT。堆栈的数量即是将形成DEV层的入口的TRS6、形成DEV层的出口的SCPL3、显影模块15、加热模块1A、1B和PRA作为组时的组的数量。

在以上的输送路径H1中，温度调节模块ICPL相当于在曝光机D5的前级载置基片的前级模块，交接模块TRS5、TRS6相当于第1后级模块，SCPL3相当于第2后级模块。输送机构21、22相当于在ICPL、曝光机D5、TRS5、6之间输送晶片W的第1输送机构，PRA34～36相当于第2输送机构，输送机构11、12相当于从DEV层朝向承载器C输送晶片W的后级输送机构。

[关于多模块]

在一个层中，关于在输送路径上从承载器C观察到的步骤(输送的顺序)相同、能够对晶片W分别进行相同种类的处理的多个处理模块，设为多模块。例如，图4所示的4个加热模块1A构成相同的多模块，2个温度调节模块SCPL2构成相同的多模块。上述PJ还指定使用多模块中的几个处理模块。关于多模块，有时通过在连字符之后标注编号来相互区别地表示。

[关于控制部]

如图1所示，涂敷显影装置1包括由计算机构成的控制部4。控制部4包括程序41。程序41编入有步骤组以进行后述的晶片W的输送、各模块中的晶片W的处理，并向各模块、晶片W的各输送机构输出控制信号。根据该控制信号，各模块、输送机构进行动作。程序41例如保存于光盘、硬盘、DVD等存储介质，并被安装到控制部4。进而，程序41通过执行进行后述的各输送控制所需的各种运算、比较和判断，能够执行该各输送控制。另外，在此所说的比较中，也包含进行数值彼此的减法运算的情况。

另外，在控制部4设置有用于供装置的用户进行各种设定的设定部42，由鼠标、键盘、触摸面板等构成。能够从设定部42执行在进行后面详述的各输送控制的选择、模块和/或层的封锁(blocking)、各输送控制的基础上能够实施的各种设定、选择。此外，虽然省略了图示，但控制部4设置有存储在执行各输送控制时所需的各种参数的存储部。另外，在控制部4设置有通过声音、画面显示等输出警报的警报输出部。例如在如后述那样成为无法将晶片W向曝光机D5送入的状态的情况下等，输出警报。

[输送控制的概要]

以下，说明由控制部4进行的输送控制的概要。作为该输送控制，如作为输送路径H1所例示的那样，在曝光后在各DEV层进行晶片W的处理时，以使从曝光机D5的输出就绪信号的输出时刻至开始PEB为止的时间(Post Exposure Delay：PED时间)在晶片W间一定或大致一定的方式进行。另外，不仅在相同PJ内，即使在不同的PJ间，PED时间也处于规定的范围内。通过如以上那样抑制各晶片W间的PED时间的变动，使通过曝光机D5中的曝光而在化学放大型抗蚀剂中产生的酸的扩散在晶片W间一致，提高抗蚀剂图案的宽度的均匀性。

进而，对输送控制的概要进行叙述。如图3、图4所示，各PJ的晶片W依次在装置内被输送。在此，假设在输送路径H1中的曝光机D5的后级侧(下游侧)的任一层中晶片W的输送延迟，该晶片W滞留，由此有可能在其上游侧的层中晶片W的输送也会延迟。因此，如果不控制从曝光机D5向后级输送晶片W的输送间隔，则有可能产生例如必须使晶片W滞留在DEV层的入口即塔T2的TRS的状态。如上所述，DEV层的PRA34～PRA36周期地移动来输送晶片W。因此，PRA34～PRA36如果从DEV层的入口的TRS接收到一个晶片W，则在结束回转之前无法从该TRS接收下一个晶片W。因此，从被输送到该TRS至被PRA34～PRA36接收为止的时间间隔比较大，向加热模块1A的输送也会延迟，由此有可能产生PED时间的不均。

因此，在本实施方式的输送控制中，控制从曝光机D5送出晶片W的送出间隔，以使得晶片W向下一层的预想输送时间与曝光机D5的后级侧的各层中的、晶片W的预想输送时间最长的层的该预想输送时间相同。另外，关于输送路径上的最终层(CRA层)，上述的“下一层”相当于承载器C。通过像这样控制从曝光机D5的送出间隔，控制晶片W向DEV层的流入量，防止晶片W滞留在DEV层的入口而防止PED时间变长，将该PED时间控制在规定的范围内。

如上所述，在本实施方式的输送控制中，不仅根据从曝光机D5至进行PEB的加热模块1A的输送状况，还根据该加热模块1A的后级侧的输送状况，进行对曝光机D5输送晶片W的输送控制。通过像这样成为与各层的输送状况相应的情况，能够更可靠地抑制PED时间的不均。另外，通过像这样考虑各层的输送状况，即使进行了模块的封锁，也能够抑制PED时间的变动。作为像这样抑制PED时间的变动的输送控制，有第1输送控制和第2输送控制，由涂敷显影装置1的用户选择并执行它们中的任意者。

[关于输送控制中使用的参数(MUTCT、MSCT、ACT)]

在进行更详细的第1、第2输送控制的概略说明时，对在这些输送控制中使用的参数即Max Step Cycle Time(MSCT，最大步骤周期时间)和Arm Cycle Time(ACT，臂周期时间)进行说明。根据由PJ指定的处理方案，针对各模块计算“晶片W的处理时间”+“处理前后所需的时间(OHT：Over Head Time)”＝“在模块中所需的晶片W的滞留时间(MUT：ModuleUsing Time)”。然后，进行基于下述的式1的运算。

(MUT÷可使用模块数)×输送比率……式1

式1中的可使用模块数是计算出MUT的步骤的可使用模块数，是一个堆栈中的数量，是从由PJ设定的模块的数量减去由于发生故障或进行封锁而成为不能被使用的状态的模块的数量所得的数量。另外，上述式中的输送比率是指晶片W向一个堆栈的输送个数/晶片W向构成多堆栈而能够使用的所有堆栈的输送个数。对于任意步骤的模块，按每个堆栈进行式1的运算，将该计算出的各值中的最大值作为MUT周期时间(MUTCT)。在一个层中，根据除了入口的模块和出口的模块(即兼用作其他层的模块)以外的各模块来计算上述的MUTCT。

具体而言，DEV层由3个堆栈构成，能够使用该三者中任意者，由PJ指定为将晶片W均等地输送到这三者。因此，输送比率为1/3。在该条件下，如果该显影模块15的MUT为J秒，各堆栈都能够使用4个显影模块，则根据式1，计算为J秒/4×1/3＝J/12秒。由于输送比率在各堆栈间相同，所以在各堆栈间同样地进行计算，因此根据式1计算的值的最大值为J/12秒。因此，显影模块15的MUTCT(Module Using Time Cycle Time，模块使用时间周期)被计算为J/12秒。

在该DEV层中，同样地关于加热模块1A等也计算各模块的MUTCT。另外，由于如上述那样被计算MUTCT的是形成层的入口、出口的模块以外的模块，因此关于DEV层，计算加热模块1A、1B、SCPL2、显影模块15的MUTCT。

另外，由于用于计算MUTCT的模块的处理时间按每个PJ设定，因此该MUTCT按每个PJ计算。另外，在式1中，关于多堆栈以外的层和非同步输送的层(在本例中，多堆栈以外的层＝非同步输送的层)，将输送比率设为1来计算。将从成为获取对象的层(后述)获取的MUTCT中的最大的MUTCT称为Max Step Cycle Time(MSCT)。

接着，对Arm Cycle Time(ACT)进行说明。将输送机构(输送臂)从层的入口至出口输送几次晶片W的步骤数作为输送步骤数。关于输送路径H1，在DEV层中按照TRS6→加热模块1A→温度调节模块SCPL2→显影模块15→加热模块1B→SCPL3的方式进行5次输送，因此输送步骤数为5。如果对其他层也进行预先例示，则在MPRA层中，以TRS1→TRS2、SCPL3→TRS7的方式进行2次输送，因此输送步骤数为2。

一个输送步骤所需的设定时间是预先决定的，例如设为K秒。并且，ACT＝输送步骤数×设定时间÷能够输送晶片W的多堆栈数。关于上述DEV层，堆栈为3个，能够向它们全部输送晶片W，计算为ACT＝5×K÷3＝5K/3秒。此外，关于多堆栈以外的层和非同步输送的层，将多堆栈数计算为1。至此，关于输送路径，在图3、图4中仅例示了输送路径H1，但根据PJ设定各种输送路径。即，输送步骤数根据PJ而不同，因此针对每个PJ也计算ACT。

另外，作为上述层的周期时间，能够设定为从一个层中的各模块获取的MUTCT的最大值和ACT中的较大一方的时间以上的长度。像这样从MUTCT和ACT获取的层的周期时间相当于向下一层输送晶片W所需的预想输送时间。

[第1输送控制和第2输送控制的概要]

如上所述，晶片W按每个PJ集中而被输送到涂敷显影装置1内。因此，在将按输送路径H1输送的任意的PJ的晶片W从温度调节模块ICPL输送到曝光机D5，或者从曝光机D5送出时，在该输送路径H1的曝光机D5的后级侧的各层，可能存在与该晶片W相同的PJ的晶片W、或该PJ之前的PJ的晶片W。该任意的PJ在曝光机D5的后级从预定通过的各层得到MUTCT(Module Using Time Cycle Time)甚至MSCT(Max Step Cycle Time)，并且得到ACT(ArmCycle Time)。然后，将MSCT和ACT中最大的时间设为曝光后最大周期时间。

得到了该曝光后最大周期时间(以下，有时表述为曝光后最大CT)的层是向下一层输送晶片W的预想输送时间最长的层，因此是在进行曝光机D5的后级的输送方面成为所谓瓶颈(bottle neck)的层。并且，曝光后最大CT是该预想输送时间，在第1输送控制和第2输送控制中，基于该曝光后最大CT进行晶片W从曝光机D5的送出、或者晶片W向曝光机D5的输送。在第1输送控制中，控制从曝光机D5送出晶片W的时机，在第2输送控制中，控制向曝光机D5输送晶片W的时机。另外，根据PJ而MUTCT、ACT可能不同，因此这些MUTCT、ACT按每个PJ计算，来决定曝光后最大CT。对于一个层，MUTCT的最大值、ACT中的较大一方相当于为了将一个晶片W向下一层输送所需的区间输送时间。并且，一层中的MUTCT、ACT分别相当于区间输送时间的第1候选、第2候选。另外，曝光后最大CT相当于区间输送时间中最长的最大区间输送时间。

图5的上层、下层分别表示第1输送控制、第2输送控制的概要。另外，在图6中，以与图5不同的方式表示第1输送控制的概要，在图7中，以与图5不同的方式表示第2输送控制的概要。在各图中，将曝光后最大CT设为X秒，将曝光机CT设为Y秒。在图5中的虚线的箭头上表示向曝光机D5送入晶片W的送入间隔和输出就绪信号R1的间隔，另外，在点划线的箭头上表示从曝光机D5送出晶片W的送出间隔。

在第1输送控制中，在输出了输入就绪信号的状态下从ICPL向曝光机D5依次输送晶片W(图6上层)。然后，在曝光机D5中，以Y秒为一个周期来进行晶片W的处理。当输出关于任意一个晶片W的输出就绪信号R1时(图6中层)，从该输出起经过Z秒后(即，在曝光机D5中使晶片W待机Z秒后)，IFBS22接收该晶片W，并向后级的TRS5输送(图6下层)。该待机时间Z秒＝X秒-Y秒。

由于是以上那样的输送方式，因此如图5所示，向曝光机D5送入晶片W的送入间隔和输出输出就绪信号R1的间隔是Y秒，但以X秒间隔将晶片W向DEV层输送。通过该输送控制，从自曝光机D5送出至输送到加热模块1A为止的时间在晶片W之间一定或大致一定，在该晶片W之间PED时间一致。另外，在该第1输送控制中，输出就绪信号R1的输出间隔作为曝光机CT来处理。因此，在该第1输送控制中，基于能够从曝光机D5送出晶片W的送出间隔和曝光机最大CT，进行从该曝光机D5的晶片W的送出。

另一方面，在第2输送控制中输出了输入就绪信号R2后(图7上层)，当经过了Z秒时(即，在ICPL中使晶片W待机Z秒后)，IFBS22从ICPL接收晶片W，并输送到曝光机D5(图7中层)。Z秒＝X秒-Y秒。像这样，通过晚于输入就绪信号R2的输出来输送晶片W，输出输出就绪信号R1的间隔比曝光机CT长，成为X秒。然后，一旦输出了输出就绪信号R1，IFBS22就将晶片W向后级的TRS5输送(图7下层)。

关于第2输送控制，由于是这样的方式，因此如图5所示，向曝光机D5送入晶片W的送入间隔和输出输出就绪信号R1的间隔成为X秒，以按该X秒间隔将晶片W向DEV层输送的方式进行控制。因此，从输出就绪信号R1的输出至输送到加热模块1A为止的间隔在晶片W间为一定或大致一定，在该晶片W间PED时间一致。此外，该第2输送控制在输出输出就绪信号后，迅速地进行晶片W的输送，因此能够缩短曝光后的晶片W在进行PEB之前暴露于空气的时间。因此，关于抗蚀剂图案的宽度，具有能够更可靠地抑制相对于设计值的偏差的优点。

[封锁]

另外，关于构成模块或层的堆栈，通过由用户从控制部4的操作部指定，能够进行封锁。对于进行了该封锁的模块、堆栈，不输送晶片W。如上所述，MSCT和ACT基于这些多模块中的使用模块数、所使用的堆栈数进行计算，因此在进行了封锁时，再次计算该MSCT，进行曝光后最大CT的再次设定。另外，除了像这样用户进行封锁以外，在由于检测出故障而产生了不可使用的模块、不可使用的堆栈的情况下，也同样地进行再次计算。在像这样可使用的模块数量、可使用的堆栈的数量变化的情况下，通过基于变化后的数量来再次设定曝光后最大CT，能够更可靠地抑制PED时间的不均。此外，用户也能够从控制部4的操作部进行对输送机构指示动作停止的封锁。将该输送机构的动作停止记为臂封锁。

[第3输送控制的概要]

另外，将从PEB结束至显影开始为止的时间称为PPD(Post PEB Delay，曝光后烘烤之后的延迟)时间。在执行第2输送控制的状况下，用户能够选择是否能够执行用于抑制相同PJ内的PPD时间的变动的第3输送控制。根据该PPD时间的变动，有时晶片W的图案的形状也变化。特别是在抗蚀剂膜由含有金属的抗蚀剂构成的情况下，担心其变化比较大，该第3输送控制能够特别有效。

在如上述那样输送相同PJ的各晶片W时，DEV层的PRA34～PRA36周期地动作，进行晶片W的替换输送。与进行一次该回转的时间对应的时间是DEV层的CT(周期时间)。由于以PRA34～36各自的一次回转将一个晶片W从各堆栈向下一层输送，因此如上述那样DEV层的CT＝PRA34～36的回转移动时间/堆栈的数量。

在此，曝光机CT较长，成为进行输送方面的瓶颈。即，在一个PJ通过曝光机D5而在DEV层中被输送时，关于在该DEV层中计算的各MUTCT(Module Using Time Cycle Time)和ACT(Arm Cycle Time)，设为比较小的时间。像这样，在DEV层中，为了即使各MUTCT和ACT小也进行上述的替换输送，至少在该PJ的晶片W全部通过曝光机D5之前，调节PRA34～PRA36的动作，以使得DEV层的CT成为曝光机CT。因此，假设曝光机CT为50秒，则以PRA34～PRA36的回转移动时间为150秒，DEV层的CT成为与曝光机CT相同的50秒(150秒/堆栈数：3)的方式相配合。

假设该PJ的晶片W全部通过曝光机D5向DEV层输送后，例如为了得到高生产率(through put)，考虑解除DEV层的CT与曝光机CT的配合。即，变更PRA34～PRA36的DEV层中的回转速度，以使得成为原本的DEV层的CT(DEV层中的MUTCT的最大值和ACT中的较大一方的时间)。但是，这样以来，关于PJ的后级的晶片W、至少PJ的最后的晶片W，与PJ的前级的晶片W相比，在DEV层内被更早地输送，因此在相同PJ的晶片W间，PPD时间发生不均。

关于第3输送控制，对于被输送到DEV层的相同PJ的晶片W，在从起始的晶片W被输送到DEV层至最后的晶片W被输送到其出口的模块为止的期间，进行控制以使得该DEV层的CT不变化，抑制该PJ的晶片W间的PPD时间的变动。如果DEV层如上所述为多堆栈，则从被输送到一个堆栈的PJ的晶片W中最起始的晶片W被送入该堆栈起，至最后的晶片W被输送到该堆栈的出口的模块为止，维持PRA在该堆栈中回转的时间。

另外，DEV层的CT与曝光机CT的配合根据条件来实施，因此也存在不进行该配合的情况。在该情况下也同样，直至相同PJ的最后的晶片W被输送到DEV层的堆栈的出口的模块为止，DEV层的CT不变化，PPD时间的变动被抑制。

[不同流程的说明]

在对各输送控制进行具体说明之前，对不同流程进行说明。关于曝光机D5的后级的步骤，满足以下任一条件的PJ彼此为不同流程。一者可以举出在先发的PJ和后发的PJ中步骤数不同的情况。具体而言，例如，可以举出在任一个PJ中通过的模块在另一个PJ中不通过的情况。

另一者是在同一步骤中使用的模块不同的情况。具体而言，可举出先发PJ、后发PJ都在相同步骤中将晶片W输送到加热模块，但在先发PJ中作为加热模块使用1A，在后发PJ中作为加热模块使用1B的例子。此外，在先发PJ和后发PJ中使用相同的多模块，但可举出使用多模块中的不同编号的模块(即位于不同部位的模块)的例子。进而，作为成为不同流程的另一者，存在多模块中被设定为在先发PJ和后发PJ中使用的模块的数量不同的情况。如以上所述，关于成为不同流程的PJ，输送路径彼此不同。

以下，对各输送控制详细地进行说明。在说明时，有时将先发的PJ-A的晶片W、后发的PJ-B的晶片W分别标记为A1、A2、A3……、B1、B2、B3……。英文字母表示PJ，数字是一个PJ中的向装置的送入顺序。另外，如后所述，根据PJ，有时成为不经由曝光机D5的输送路径，但在此，各PJ为按图3、图4中说明的经由曝光机D5的输送路径H1进行输送。

[第1输送控制的细节]

以下，对第1输送控制详细地进行说明。在进行第1输送控制时，决定曝光后最大CT，但如上所述，第1输送控制根据从曝光机D5送出的晶片W在输送路径上的瓶颈来控制从曝光机D5送出的送出时机。因此，作为成为决定曝光后最大CT所需的MSCT(Max Step CycleTime)和ACT(Arm Cycle Time)的计算对象的PJ，是从曝光机D5送出的PJ所属的PJ(为了便于说明，为送出PJ)，或者是送出PJ之前的PJ，是未结束且在送出PJ通过曝光机D5以后通过的任一层的PJ。作为该先发的PJ，不限于一个，有多个的情况。

进而，对成为该MSCT的基础的MUTCT(Module Using Time Cycle Time)和ACT的计算进行阐述。关于层，从进行与上述瓶颈对应的输送的目的出发，上述送出PJ在曝光机D5的后级通过的层成为计算对象。因此，IFBS层、IFB层、DEV层、MPRA层、CRA层是对象的层。根据存在计算对象的PJ的晶片W且为计算对象的层来计算MUTCT和ACT。然后，将从各层得到的MUTCT的最大值即MSCT和从各层得到的ACT中的最大值成为最大的值，决定为曝光后最大CT。当从曝光机D5输出输出就绪信号时，决定该曝光后最大CT并且从该输出就绪信号获取曝光机CT。

关于该曝光机CT，通过将输出该输出就绪信号R1的时机与在其之前前一次输出输出就绪信号R1的时机的间隔视为曝光机CT来获取。然后，进行该曝光机CT与曝光后最大CT的比较，决定是否进行从曝光机D5的晶片W的送出抑制。在进行送出抑制的情况下，决定从输出就绪信号R1输出时刻至进行从曝光机D5的输送为止的曝光机D5中的待机时间。该待机时间相当于图6中说明的Z秒，是相当于曝光机CT与曝光后最大CT之差的时间。

图8表示PJ-A的晶片W依次通过曝光机D5，被送入DEV层的状态。然后，从曝光机D5输出输出就绪信号R1，将晶片A9从曝光机D5送出。如果从输出该输出就绪信号R1至在其之前前一次输出输出就绪信号为止的间隔(即，针对晶片A8、A9发出各自的输出就绪信号的间隔)为20秒，则该20秒被视为曝光机CT。而且，在发出晶片A9的输出就绪信号R1的时刻，获取到的曝光后最大CT为22秒。

即，图8所示的状况是曝光后最大CT＞曝光机CT。在曝光后最大CT与曝光机CT为这样的关系的情况下，决定为进行从曝光机D5的晶片W的送出抑制。进而，决定为在从关于晶片A9的输出就绪信号R1的输出时刻起经过了曝光机CT-曝光后最大CT之差的时间的时刻，将晶片A9从曝光机D5送出。因此，具体而言，在该图8的状况下，控制IFBS22的动作，以使得在输出输出就绪信号R1后22秒-20秒＝2秒后，将晶片A9从曝光机D5送出。

该图8的状况是指，如上所述，在曝光机D5的后级的各层中，存在为了向下一层输送一个晶片W而需要比曝光机CT的20秒长的22秒的层。在输出输出就绪信号R1后，如果迅速地从曝光机D5送出晶片A9，则有可能在至向DEV层的加热模块1A输送为止的路径中滞留，因此像这样使从曝光机D5的送出延迟。

图9中，关于曝光机CT为22秒和获取的曝光后最大CT为20秒，与图8中说明的状况不同。因此，在图9中，曝光后最大CT＜曝光机CT。在这样的关系的情况下，一旦输出了输出就绪信号R1，IFBS22就接收晶片A9，向后级的TRS输送。即，不进行图8中说明的输出就绪信号R1输出后的从曝光机D5的晶片W的送出抑制。这是因为，曝光机D5成为输送的瓶颈，抑制了晶片W在曝光机D5的后级的滞留。另外，根据同样的思想，在曝光后最大CT＝曝光机CT的情况下，也不进行从曝光机D5的送出抑制。

图10与图8中说明的状态的不同点在于，通过进行了加热模块1A-1的封锁，曝光后最大周期时间从22秒变化为24秒。由于根据封锁进行了再次计算，因此相对于图8的状态，曝光后最大CT发生了变化。该图10的状态与图8的状态同样，由于曝光后最大CT＞曝光机CT，因此进行从曝光机D5的晶片W的送出抑制，在从输出就绪信号R1至经过曝光后最大CT-曝光机CT的时间后，从曝光机D5送出晶片W。具体而言，在输出输出就绪信号R1后，在24秒-20秒＝4秒后从曝光机D5送出晶片W。

图11表示在DEV层的一个堆栈中PJ-A、PJ-B分别处于输送中，从曝光机D5送出晶片B7的状态，曝光机CT为20秒。PJ-A、PJ-B按相同的输送路径H1输送，因此DEV层的ACT(ArmCycle Time)相同，但PJ-A、PJ-B间的DEV层的MUTCT(Module Using Time Cycle Time)的最大值不同。PJ-A的DEV层的MUTCT、ACT中最大的时间为22秒，PJ-B的DEV层的MUTCT、ACT中最大的时间为19秒。另外，在曝光机D5的后级从DEV层以外的各层获取的MUTCT和ACT均小于19秒。

在该情况下，根据已述的规则，曝光后最大CT被决定为根据PJ-A计算出的22秒。并且，由于曝光后最大CT＞曝光机CT，因此进行晶片B7从曝光机D5的送出抑制，在输出输出就绪信号R1后，在22秒-20秒＝2秒后进行该晶片WB7从曝光机D5的送出。像这样，在多个PJ(即多个批次的晶片W)位于一个层的情况下，按每个PJ计算MUTCT，决定曝光后最大CT。

图12表示PJ-A、PJ-B为彼此不同的流程，PJ-A通过曝光机D5而正在在包含DEV层的曝光机D5的后级的各层中输送的状态。在该情况下，PJ-B不被输送到曝光机D5，而是在曝光机D5的前级侧的模块中待机。即PJ-B的各晶片W被输送至曝光机D5的前一模块即ICPL，但不输送到曝光机D5。PJ-A的晶片W全部被收纳在承载器C内，PJ-A结束时，向曝光机D5及其后级依次输送PJ-B的各晶片W，如至此所说明的那样进行输送控制。

如果作为不同流程的各PJ混合存在于曝光机D5的后级，则按PJ的切换而各输送机构的输送动作变化，由此有可能产生比较大的PED时间的变动。为了防止该变动，在像这样先发PJ(第1批次)和后发PJ(第2批次)为不同流程的关系的情况下，在先发PJ结束之前，不向曝光机D5输送后发PJ。

[第2输送控制的细节]

接着，对第2输送控制详细地进行说明。在进行第2输送控制时，也决定曝光后最大CT。如上所述，关于第2输送控制，也与第1输送控制同样地，根据曝光机D5以后的晶片W的输送路径上的瓶颈来控制从曝光机D5的输送间隔。因此，作为成为决定曝光后最大CT所需的MUTCT(Module Using Time Cycle Time)和ACT(Arm Cycle Time)的计算对象的PJ，是符合以下的条件α或条件β的晶片W。此外，与第1输送控制的情况同样，符合条件β的PJ不限于一个。图13将设定为晶片W的PJ从先发PJ起依次表示为A、B、C、D，表示这些PJA～D与条件α、β的对应关系。符合条件α的为PJ-D，符合条件β的为PJ-A～PJ-C。

条件α：接下来预定送入曝光机D5的PJ所属的PJ(为了便于说明，设为送入PJ)

条件β：送入PJ之前的PJ，未结束，且在送入PJ通过曝光机D5以后通过的任一层的PJ

进而，关于该MUTCT、ACT的计算，从层来看，出于进行与上述瓶颈相应的输送的目的，上述送入PJ在曝光机D5以后通过的层成为计算对象。在第2输送控制中也与第1输送控制同样地，根据存在计算对象的PJ的晶片W且为计算对象的层来计算MUTCT、ACT，将其中的最大值决定为曝光后最大CT。

关于该决定，更具体地进行说明，图13所示的PJ-A～PJ-D均为按输送路径H1输送的PJ，成为PJ-D的晶片W位于ICPL的状态。即，该PJ-D的晶片W相当于接下来预定送入曝光机D5的晶片W，作为该PJ-D的晶片W的输送目的地的IFBS层、DEV层、MPRA层、CRA层是计算对象的层。如果PJ-A～PJ-D的晶片W位于其中的IFBS层、DEV层、MPRA层，任何晶片W都不位于CRA层，则根据IFBS层、DEV层、MPRA层计算出MUTCT、ACT，决定曝光后最大CT。另外，以上所述的曝光后最大CT的决定在第1输送控制中也是同样的。

然后，在从曝光机D5输出输入就绪信号且在ICPL载置有晶片W的状态下，计算上述的曝光后最大CT。然后，如果将从前一次向曝光机D5输送晶片W起经过的时间设为G1，将从ICPL向曝光机D5输送晶片W所需的时间设为G2，则计算G1、G2的合计时间，进行该合计时间(G1+G2)与曝光后最大CT的比较。比较的结果为，在曝光后最大CT＞时间G1+时间G2的情况(图14上层所示的情况)下，对于ICPL中的晶片W，决定为使之在该ICPL中待机。另外，通过将用于计算时间G2的参数(输送机构22在曝光机D5、ICPL之间移动所需的时间、和通过输送机构22的基片保持部的进退而对曝光机D5、ICPL分别交接晶片W所需的时间)存储在控制部4中，能够计算该时间G2。另外，控制部4存储输出输入就绪信号的时刻，也能够获取时间G1。

在像这样决定为在ICPL中进行晶片W的待机的情况下，将该ICPL中的待机时间计算为曝光后最大CT-时间G1-时间G2。即，以与曝光后最大CT和时间G1、G2的合计时间之差相应的时间，进行ICPL中的晶片W的待机。此外，像这样计算的待机时间相当于图7中说明的Z秒。像这样，通过将待机时间计算为基于曝光后最大CT的时间，与进行第1输送控制的情况同样地，调节从曝光机D5送出晶片W的间隔，防止在进行PEB之前晶片W滞留。

另一方面，在判断为曝光后最大CT≤时间G1+时间G2的情况下，对于被输送至ICPL的晶片W，不进行该ICPL中的待机而向曝光机D5输送。图14下部所示的例子表示由于曝光后最大CT＜时间G1+时间G2，因此不进行ICPL中的待机的情况。像这样不进行待机是因为，由于曝光机D5成为输送的瓶颈(即，曝光机D5的后级不成为输送的瓶颈)，因此对于从曝光机D5送出的晶片W，预计在到达PEB用的加热模块1A之前不发生输送的停滞。

[向曝光机的输送停止条件]

在执行第2输送控制的期间也与执行第1输送控制的期间同样，为了更可靠地抑制PED时间的变动，在先发PJ和后发PJ为不同流程的关系的情况下，在先发PJ的晶片W全部被输送到承载器C而该PJ结束之前，不将后发PJ输送到曝光机D5。因此，如图12所示，PJ-A、PJ-B为彼此不同的流程，PJ-A通过曝光机D5，而正在包含DEV层的曝光机D5的后级中输送时，PJ-B被输送至曝光机D5的前一模块即ICPL，但不被输送至曝光机D5。然后，在PJ-A结束后，向曝光机D5依次输送PJ-B。

另外，在执行第2输送控制的期间，在位于ICPL的晶片W通过曝光机D5以后的步骤和/或层，且满足以下的条件1～条件4中的任一者的情况下，不进行该晶片W向曝光机D5的输送。作为条件1，对多堆栈的所有堆栈的输送机构进行臂封锁(arm blocking)的指示。具体而言，是如已述那样对存在3个的DEV层的堆栈中的PRA34～36全部进行臂封锁的指示的情况。作为条件2，没有指定臂封锁，但在相同层中相同步骤的所有模块都不可使用。具体而言，在按上述的输送路径H1输送晶片W而进行处理时，DEV层中的所有显影模块15(即，3个堆栈全部的显影模块15)不可使用。该情况相当于该条件2。

在说明条件3、4之前，对旁通对象模块和检查模块进行说明。将被设定为在一个模块不可使用的情况下能够不经由该一个模块而向该一个模块的后级的模块输送晶片W的模块，作为旁通对象模块。将不能进行这样的输送的模块作为旁通对象外模块。即，旁通对象模块是允许不向该模块输送晶片W的模块，但上述的输送路径H1上的模块都是旁通对象外模块。另外，关于涂敷显影装置1，也可以在DEV层等任意的层装载用于拍摄晶片W来进行规定的检查的检查模块。由于以像这样进行检查为目的，因此也能够省略向检查模块的输送。作为条件3，是在曝光机D5的后级中，未指示模块封锁的状态下，某步骤中的旁通对象外模块均不可使用的情况。作为条件4，是曝光机D5的后级的某个步骤中的、检查模块以外的旁通对象外模块都不可输送的情况。

像这样，条件1～4被设定为，不能进行向位于ICPL的晶片W要通过的预定的层和/或要通过的预定的模块的输送，如果输送到曝光机D5，则在处于必须在曝光机D5的后级停止输送的状态的情况下，进行向曝光机D5的送入停止。即，在无法在曝光机的后级中的一个模块与该一个模块的后级的其他模块之间进行晶片W的输送的情况下，不向曝光机D5输送晶片W。而且，当上述条件1～4均不符合，必须停止输送的状态被解除时，从ICPL向曝光机D5输送晶片W。

[成为参数计算对象的层的说明的补充]

在进行第2输送控制时，在先发PJ与后发PJ为不同流程的情况下，作为不进行向曝光机D5输送后发PJ的情况进行了叙述。但是，用户能够选择是否像这样由于不同流程的存在而进行向曝光机D5的输送停止。更具体而言，能够设定为即使在先发PJ和后发PJ中通过的层和/或模块不同，也能够在先发的PJ结束前将后发的PJ向曝光机D5输送。将该设定设为异常流程允许设定。利用异常流程允许设定，能够不进行至先发的PJ结束为止的曝光机D5中的后发PJ的待机，能够提高生产率。作为后发PJ通过输送路径H1中已说明的各层的情况，在该后发PJ的晶片W被输送至ICPL的情况下，如上述那样对为了获取第2输送控制所需的曝光后最大CT而获取所需的MUTCT、ACT的对象的层，补充说明。

在此，作为先发PJ，存在通过与下述的输送路径H1相同的层、或者按以下的输送路径H2～H5输送的情况。此外，作为在先发PJ中使用的处理模块，不限于与输送路径H1中使用的处理模块相同种类的处理模块，也可以不通过一部分的模块，或者向图1等中省略了说明的模块输送。

输送路径H2：承载器C→CRA层→MPRA层→COT层→IFB层→IFBS层→IFBS层→IFB层→DEV层→MPRA层→CRA层→承载器C

输送路径H3：承载器C→CRA层→MPRA层→COT层→IFB层→IFB层→DEV层→MPRA层→CRA层→承载器C

输送路径H4：承载器C→CRA层→MPRA层→COT层→MPRA层→CRA层→承载器C

输送路径H5：承载器C→CRA层→MPRA层→DEV层→MPRA层→CRA层→承载器C

像这样，即使在先发PJ和后发PJ中输送路径不同的情况下，从根据曝光机的后级中的晶片W的输送路径中的瓶颈进行ICPL中的待机的思想出发，接下来要向曝光机D5输送的晶片W要通过的预定的层成为MUTCT和ACT的获取对象的层。因此，作为获取对象的层，在将先发PJ按输送路径H1、H2输送的情况下，是IFBS层、IFB层、DEV层、MPRA层和CRA层，在按输送路径H3输送的情况下，是IFB层、DEV层、MPRA层和CRA层，在按输送路径H4输送的情况下，是MPRA层和CRA层，在按输送路径H5输送的情况下，是IFB层、DEV层、MPRA层和CRA层。

即使如以上那样进行了异常流程允许设定，也从成为推算对象的各层如以上所述那样获取各PJ的MUTCT、ACT来决定曝光后最大CT。然后，根据该曝光后最大CT，晶片W在ICPL中待机。在进行该异常流程允许设定的情况下，即使在后发PJ的晶片W不通过的步骤成为瓶颈的先发PJ存在的情况下，也能够防止后发PJ不能超越先发PJ而成为在DEV层的入口等待机的状态使得PED时间混乱。

另外，关于进行向曝光机D5的输送停止的第1～第4条件和异常流程允许设定，作为关于第2输送控制的事项进行了说明，但也适用于第1输送控制。即，在进行第1输送控制时，在符合第1～第4条件中的任一者的情况下，停止向曝光机D5输送晶片W。另外，能够设定为在进行第1输送控制时，在被输送的层、模块不同的先发PJ结束前，能够将后发PJ的晶片W输送到曝光机D5。

[第3输送控制的说明]

接着，对第3输送控制进行说明。在进行该第3输送控制时，预先进行曝光机CT的设定。在第1输送控制的说明中，叙述了将输出就绪信号的输出间隔视为曝光机CT的方式，但为了更高精度地控制PPD时间，优选曝光机CT使用预先准备好的设定值，或者从曝光机D5获取。在从曝光机D5获取的情况下，例如在由涂敷显影装置1开始处理时，控制部4能够通过经由总括涂敷显影装置1的控制部4和曝光机D5的未图示的控制部的主控计算机来获取。

在由用户做出了进行第3输送控制的选择的状态下，执行上述的第2输送控制。例如，当任意的PJ按输送路径H1被输送时，在被送入曝光机D5之前，对该PJ的DEV层的CT和曝光机CT进行比较。此外，这里的DEV层的CT是由PJ指定的DEV层中的ACT、和从入口及出口以外的模块获取的MUTCT中的最大值，下文有时记为原本的DEV层的CT。此外，该原本的DEV层的CT是如以上所述那样根据PRA34～36的回转移动时间和堆栈数而计算的时间，相当于由PJ预先设定的与PRA的回转移动时间对应的区间输送时间。在输送晶片W时，由于不限于设定该原本的DEV层的CT，因此该原本的DEV层的CT是控制部4能够通过运算获取的、可设定为DEV层的CT的候选值。曝光机CT也与该原本的DEV层的CT相同，是可设定为DEV层的CT的候选值。

比较的结果为，在曝光机CT较长(曝光机CT＞DEV层的CT)的情况下，在ICPL的后级中，曝光机D5和DEV层中的曝光机D5成为输送的瓶颈。在该情况下，上述PJ的晶片W在经由ICPL、曝光机D5被送入DEV层后，在DEV层中，在作为区间输送时间的该DEV层的CT与曝光机CT配合的状态下，向出口的模块即SCPL3输送(图15)。因此，该PJ的晶片W在设定了比原本的DEV层的CT长的CT的状态下，在DEV层内被输送。更详细而言，DEV层的PRA34～36通过进行与由PJ预先决定的时间不同的时间的回转动作，进行DEV层中的输送。如上所述，在相同PJ的晶片W中，至少在该DEV层中要输送的最后的晶片W被输送至SCPL3之前(即，该PJ在该DEV层中的输送结束之前)，DEV层的CT不变化。根据后发的PJ，DEV层的CT原样维持曝光机CT。

此外，在如以上那样进行输送的期间，由于正在执行第2输送控制，因此在从ICPL向曝光机D5输送晶片W时，通过进行图14中说明的计算，适当地进行ICPL中的晶片W的待机。但是，由于曝光机D5是输送的瓶颈，输入就绪信号的输出间隔比较长，因此在输出输入就绪信号的时刻成为曝光后最大CT＜时间G1+时间G2的倾向。因此，存在难以进行ICPL中的晶片W的待机的倾向。

通过像这样进行输送控制，相同PJ的全部晶片W在DEV层内以一定间隔被输送，因此在该PJ的晶片W间PPD时间一致。另外，由于曝光机周期时间(即，从曝光机D5送出晶片W的送出间隔)与DEV层的周期时间相同，因此各晶片W以一定间隔被输送向加热模块1A，所以在相同PJ的晶片W间PED时间也一致。

另一方面，在被送入曝光机D5之前的关于PJ的DEV层的CT与曝光机CT的比较结果是曝光机CT较长的情况下(曝光机CT≤DEV层的CT的情况下)，曝光机D5和DEV层中的DEV层成为输送的瓶颈。在该情况下，上述PJ的晶片W在经由ICPL、曝光机D5送入DEV层后，在DEV层中，在设定了原本的DEV层的CT的状态下，向作为出口的模块的SCPL3输送(图16)。即，不进行DEV层的CT对曝光机CT的配合。在该情况下，也执行第2输送控制，因此通过图14中说明的计算，适当地进行ICPL中的晶片W的待机。

通过如上述那样执行第2输送控制，从曝光机D5送出晶片W的送出间隔、甚至向DEV层的送入间隔是一定或大致一定的。而且，在DEV层内，以一定间隔(原本的DEV层的CT)依次输送晶片W，所以在该情况下，PED时间和PPD时间也在晶片W间一致。像这样，在按原本的DEV层的CT输送晶片W的情况下，直至相同PJ的晶片W中的、在该DEV层中输送的最后的晶片W被输送到DEV层的出口的模块为止，DEV层的CT也不变化。

[向曝光机送入晶片的送入限制]

在采用进行第3输送控制的设定的情况下，如果先发PJ和后发PJ为不同流程，则在先发PJ结束之前，后发PJ的晶片W不被输送到曝光机D5，如在第1输送控制和第2输送控制中所说明的那样，后发PJ在先发PJ结束后从ICPL依次被输送到曝光机D5。因此，在先发PJ结束之前被输送到ICPL的晶片W在ICPL待机。这是因为，与在第1输送控制和第2输送控制中叙述的防止将不同流程的后发PJ向曝光机D5送入的理由同样，如果在先发PJ结束之前将后发PJ的晶片W输送到曝光机D5，则产生使该后发PJ的晶片W在DEV层的入口待机的情况，有可能延长PED时间。

另外，对于后发PJ和先发PJ，即使在成为DEV层的CT被变更的关系的情况下也不会将后发PJ的晶片W向曝光机D5输送，在先发PJ结束之前后发PJ的晶片W也不会被输送到曝光机D5。这是因为，由于从先发PJ的起始的晶片W至最后的晶片W按一定的周期在DEV层内被输送，因此在此期间，DEV层的CT不同的后发的PJ不能在DEV层内输送。

例举具体例，如针对先发PJ，以曝光机CT＞曝光后最大CT的关系，将DEV层的CT与曝光机CT配合而进行输送。而且，关于输送至ICPL的后发PJ，设为DEV层的CT＞曝光机CT。即，在后发PJ的DEV层输送时不进行配合，DEV层的CT变化。因此，在先发PJ结束之前不向曝光机D5输送后发PJ。另外，例举其他例子，如对于先发PJ，DEV层的CT按原本的CT被输送，对于输送至ICPL的后发的PJ，DEV层的CT被设定为与该先发的PJ的DEV的CT不同。在该情况下，在后发PJ的DEV层输送时DEV层的CT也变化，所以在先发PJ的结束之前不向曝光机D5输送后发PJ。对于像这样输送先发PJ时，DEV层中的PRA34～36的回转移动的时间被变更的情况下，后发PJ向曝光机D5的输送被停止。

[关于使用模块数的限制]

假设考虑在DEV层的一个堆栈中使用所有任意一个步骤的多模块的情况。在该情况下，输送至多模块中的一个模块的晶片W在进行了多模块的数量的DEV层的周期(即，PRA的回转)之后，将其向该多模块的下一个模块输送。因此，该晶片W在该一个模块滞留DEV层的CT×多模块的数量的时间。具体而言，如图15、图16所示，作为加热模块1A设置有1A-1～1A-4这4个，因此被输送至加热模块1A-1的晶片W在经过4个周期后向下一个SCPL2输送。在进行图15等中叙述的DEV层的CT的配合的情况下，晶片W在加热模块1A-1中滞留曝光机CT×4个周期的时间。

关于该DEV层的CT，通过与曝光机CT的配合，从原本的CT看来被延长了。因此，晶片W在各模块的滞留时间也延长，PPD时间也有变长的倾向。为了抑制该PPD时间变长，在执行该配合时，能够限制DEV层中的多模块中的使用模块数。更详细而言，能够限制除了DEV层的入口和出口以外的各步骤的模块的数量，该限制被执行以使得使用模块数成为为了在曝光机CT中进行DEV层的输送所需的最低限度的数量(设为必要模块数)。即，在DEV层的各步骤中，该DEV层的一个周期中能够将一个晶片W向下一个步骤输送的最低的模块的数量是必要模块数，这里的一个周期的时间是曝光机CT的时间。此外，用户能够选择是否进行该使用模块数的限制。

图17表示这样限制使用模块数而进行DEV层的输送的例子，对不使用的模块标注×标记。为了防止说明变得复杂，首先，假设DEV层为没有多堆栈的层，说明必要模块数的计算方法，作为该必要模块数，设为各模块的MUT/曝光机CT的值，在计算值包含小数值的情况下，将该小数值进位而取整数。例如使曝光机CT为100秒。而且，对于任意的PJ，计算出加热模块1A的MUT为90秒，SCPL2的MUT为40秒，显影模块15的MUT为130秒，加热模块1B的MUT为90秒。在该情况下，加热模块1A的必要模块数通过将90秒/100秒的小数点以下进位而计算为1。通过同样的计算，关于SCPL2、显影模块15、加热模块1B的必要模块数分别被计算为1、2、1。

如上所述，这是将所使用的DEV层的堆栈的数量设为1的情况下的值。如果如以上所述那样将所使用的DEV层的多堆栈数设为3，则例如与已述的求取MUTCT的式1同样地，使用输送比率来决定每个堆栈的必要模块数即可。即，作为向3个各堆栈均等地输送晶片W的情况，一个堆栈的显影模块15的必要模块数只要决定为130秒/多堆栈的数量(＝3)/曝光机CT＝1即可。

如上所述，针对各步骤的多模块，根据计算出的必要模块数，决定使用哪些模块。例如，按照编号从小到大的顺序使用该计算出的数量的模块。然后，限定地对像这样决定了使用的模块，输送成为该必要模块数的计算之基础的PJ的晶片W，并进行处理。通过像这样限制多模块中的所使用的模块数，如此使用的模块中的晶片W的滞留时间成为曝光机CT×必要模块数，因此与不限制模块数的情况相比，晶片W被迅速地输送到下一步骤的模块。因此，PPD时间被缩短。

另外，有时在先发PJ和后发PJ中计算的必要模块数不同。例举具体例，如在加热模块1A中，在先发的PJ中处理时间为75秒，在后发的PJ中处理时间为100秒，由此，有时在先发的PJ、后发的PJ之间，MUT、甚至根据MUT计算的必要模块数不同。在像这样计算的必要模块数不同的情况下，符合已述的先发PJ和后发PJ成为不同流程的条件，因此对于后发PJ，在先发PJ结束之前，不进行向曝光机D5的输送。

如上所述，能够选择是否进行使用模块数的限制。作为该选择的一例，在即使PPD时间比较长也不会对形成在晶片W上的图案造成影响或者影响小的情况下，设定为不进行使用模块数的限制，以防止由于必要模块数的变动而导致后发的晶片W不能向曝光机D5输送所引起的生产率的降低。而且，在PPD时间比较长而对形成于晶片W的图案的影响比较大的情况下，通过采用进行使用模块数的限制的设定，来抑制PPD时间即可。

[补充事项]

如上所述，第1输送控制与第2输送控制和第3输送控制分开进行，因此控制部4也可以构成为仅进行第1～第3输送控制中的第1输送控制，或者仅进行第2输送控制和第3输送控制。另外，关于第2输送控制和第3输送控制，也可以仅进行第2输送控制。

叙述了在进行第3输送控制时设定曝光机CT的情况。并且，叙述了在进行第1输送控制时将输出就绪信号的输出间隔视为曝光机CT的方式，但在能够执行第1～第3输送控制的情况下，在第1输送控制中，也可以利用为了进行第3输送控制而设定的曝光机CT，来代替使用该输出就绪信号的输出间隔。另外，为了高精度地进行PPD时间的控制，在第3输送控制中如已述那样设定曝光机CT，但并不限于如该已述那样设定。也可以与第1输送控制同样地将输出就绪信号的输出间隔视为曝光机CT来使用。另外，当以适当的间隔向曝光机D5送入送出晶片W时，不仅是输出就绪信号的输出间隔，输入就绪信号的输出间隔也大致与曝光机CT相同，因此也可以将在适当的时机获取到的输入就绪信号的输出间隔视为曝光机CT来使用。如上所述，曝光机CT的获取方法是任意的。

叙述了使曝光机D5、ICPL以第1输送控制、第2输送控制中如已述那样进行运算并获取到的时间来待机，但也可以适当设定补偿(offset)的时间。因此，能够使晶片W以与获取到的时间相应的时间来待机，在此所说的与获取到的时间相应的时间也包括获取到的时间本身。

[缓冲模块]

在图18中，表示了在接口区块D4设置暂时存储由曝光机D5进行曝光后且向DEV层输送之前的晶片W的缓冲模块5，利用该缓冲模块5进行输送的例子，在进行了用于使上述PPD时间一致的第3输送控制的状态下进行该输送。对该输送的概要进行说明，即晶片W从曝光机D5被送出并交接到TRS5。然后，该TRS5的晶片W根据条件被直接输送到作为DEV层的入口的TRS6，或者在暂时存储到作为收纳模块的缓冲模块5之后被输送到TRS6。此外，在向TRS6输送后，晶片W如之前说明的那样在DEV层内的各模块中依次被输送。

缓冲模块5包括能够从侧方送入送出晶片W的壳体，例如能够将晶片W在上下方向上排列地收纳在壳体内。在该壳体内开设有供给N₂气体的供给口，使壳体内成为N₂气体气氛。因此，该壳体内的收纳晶片W的区域的气氛与壳体的外侧的大气气氛不同。虽然叙述了抗蚀剂图案的CD根据PED时间的变动而变动，但这是由设置涂敷显影装置1的洁净室内的大气中的成分的作用引起的。如后所述，在进行第3输送控制时，由于曝光机CT的变动，有时PED时间在相同PJ的晶片W间发生偏差。通过根据需要在缓冲模块5中收纳该晶片W，来防止晶片W暴露于大气中，从而抑制该PED时间的偏差所导致的CD的不均。

使用图19、图20的时序图，更详细地说明缓冲模块5的作用。此外，在此为了便于说明，DEV层的堆栈的数量为一个，但即使在堆栈为多个的情况下也能够同样地进行输送。图19、图20的图表示PJ-A的晶片A1～A3的输送例，在图19、图20中分别表示不同的输送例，另外，在相同的图内也在上部、下部分别表示不同的输送例。

流程图中的K1是从晶片W被送入到曝光机D5至输出就绪信号为止的期间+在接口区块D4(IFB层、IFBS层)中被输送的期间。因此，该期间K1是长度根据曝光机CT而变化的期间，称为曝光机CT对应期间。图中的K2是由DEV层的PRA36输送晶片W的期间，称为DEV层输送期间。图中的K3是将DEV层中晶片W在模块中接受处理的期间和等待PRA36的接受的期间合起来的期间。因此，该期间K3是长度根据PRA36的回转移动时间而变化的期间，称为非输送期间。

DEV层输送期间K2和非输送期间K3的合计长度的期间是晶片W在DEV层中的滞留期间。实际上，对于晶片A1～A3中的每一者，期间K2、K3随着时间经过而交替地反复出现，但在图中，为了防止变得复杂，将期间K2汇总为一个，并且将期间K3汇总为一个来表示。这样汇总为一个的DEV层输送期间K2的开始的时机表示PRA36在DEV层的入口接收晶片W的时机。另外，在图中，以一定间隔表示时刻t1～t4。

图19上部的输送例表示在进行第3输送控制的基础上曝光机CT一定的状态，在时刻t1、t2、t3，晶片A1、A2、A3分别被DEV层的PRA36接收。然后，PRA36以与曝光机CT相同的回转移动时间回转，对晶片A1～A3进行DEV层中的输送、处理。然后，在时刻t2、t3、t4，晶片A1、A2、A3分别从DEV层被送出。通过像这样进行输送，PED时间和PPD时间在晶片A1～A3间一致。

图19下部和图20的各层的输送例表示曝光机CT发生了变动的情况下的输送例。具体而言，表示了关于晶片A2的输出就绪信号比预定的时机更早地输出的情况下的输送例。在图19下层的输送例中，对该晶片A2进行输送控制，以使得与图19上层的例子同样地在时刻t2被PRA36接收。因此，该晶片A2比图19上层的例子更长地在曝光机D5中待机，所以晶片A2的PED时间与晶片A1、A3的PED时间不同。其中，PRA36以一定的回转移动时间输送晶片A1～A3，因此PPD时间在晶片A1～A3之间一致。

图20上部表示在晶片A1～A3中以PED时间一致的方式进行输送控制的例子。关于晶片A1，缩短在模块中待机的时间。即，缩短晶片A1的期间K3。由此，PRA36在比时刻t2早的时机在DEV层的入口(TRS6)接收晶片A2。然后，延长该晶片A2的期间K3，晶片A3与图19上部同样，在时机t3在DEV层的入口被PRA36接收。但是，像这样使期间K3在晶片A1～A3间变动是PRA36的回转移动时间变动，因此会产生PPD时间的不均。

因此，代替变更晶片A1、A2的期间K3，如图20下部所示，在将晶片A2输送到DEV层的入口(TRS6)之前，暂时收纳在缓冲模块5中。之后，将晶片A2向DEV层的入口输送，与曝光机CT一定的情况同样地，使得在时刻t2由PRA36接收晶片A2。此外，晶片A1、A3与图19上部的例子同样地被输送，从而在时刻t1、t3分别被PRA36接收。通过像这样进行输送控制，在图20下部的输送例中，能够抑制图19下部所述的PED时间在晶片A1～A3间变动的影响。此外，与图19下部的输送例同样地，对于图20下部的输送例，PRA36也以一定的回转移动时间输送晶片A1～A3，因此PPD时间在晶片A1～A3间一致。因此，在该图20下层所示的输送例中，能够防止在晶片A1～A3之间抗蚀剂图案的CD的均匀性降低。

以上的图20下部的输送例相当于图18所示的输送例。对该输送例进一步详细地进行说明，利用控制部4，关于曝光机D5的输出就绪信号的输出时机，进行实际的输出就绪信号的输出时机(实际的可送出时机)是否比基于曝光机CT的预定的输出时机(预定的可送出时机)早的判断。然后，关于被判断为实际的输出时机不比预定的输出时机早的晶片A1、A3，不经由缓冲模块5而被输送到DEV层的入口(TRS6)。对于被判断为实际的输出时机比预定的输出时机早的晶片A2，如上述那样经由缓冲模块5被输送到DEV层的入口。像这样，根据输出就绪信号的输出时机的偏差，进行是否输送到缓冲模块5的判断，按照该判断结果，以晶片A1、A3和晶片A2的输送路径不同的方式进行输送控制。

为了使PRA36在时刻t2接受晶片A2，在缓冲模块5中晶片A2待机关于输出就绪信号的预定的输出时机与实际的输出时机的偏差的时间所对应的时间。具体而言，例如，待机从该偏差的时间减去从TRS5向缓冲模块5的输送所需的时间和从缓冲模块5向DEV层的入口的TRS6的输送所需的时间而得到的时间。

在图21中表示了装载有缓冲模块5的接口区块D4的结构例。与图1所示的例子不同，IFBS22配置于塔T2的右侧，IFB21配置于塔T2的前方侧，在IFB21的前方侧配置有缓冲模块5。另外，不限于这样的布局，例如也可以设置缓冲模块5作为构成塔T2的模块。关于IFB21、IFBS22，只要能够对已述的各模块、曝光机D5进行晶片W的交接即可，因此能够适当地变更配置。关于接口区块D4中的输送机构的数量，也不限于仅设置IFB21、IFBS22这2个，只要根据所设置的模块的数量、配置来设置适当的数量即可。

另外，由PED时间引起的抗蚀剂图案的CD的变动如上述那样由大气中的成分引起，但认为在该成分中水分的作用大。因此，作为向构成缓冲模块5的壳体内供给的气体，优选使用在壳体的内外气氛不同的气体，更具体而言，优选使用与壳体的外侧相比降低壳体内的相对湿度的气体。因此，作为向壳体内供给的气体，不限于N₂气体，也可以是氩气等N₂气体以外的非活性气体、含水率比壳体周围的大气低的干燥空气等气体。另外，说明了缓冲模块5能够收纳多个晶片W，但在使用曝光机周期时间比较稳定的曝光机D5、向缓冲模块5的输送零散的情况下，也可以构成为仅能够收纳一个晶片W。

但是，如至此为止的说明所示，对于相同PJ的晶片W，DEV层的周期是一定的，在至DEV层的PRA的接收为止的期间，使晶片W在N₂气体气氛下待机，抑制PED时间的不均的影响，由此能够使该晶片W间的图案的CD均匀。因此，DEV层的入口、即TRS6也可以由缓冲模块5构成。即，作为缓冲模块5，只要设置在从曝光机D5至DEV层的入口为止的输送路径上即可，该情况下到达入口也包括入口本身。

另外，作为基片处理装置，不限于涂敷显影装置。例如，也可以是不进行抗蚀剂涂敷而仅进行曝光、显影以后的处理的结构的装置。作为基片也不限于晶片W，也可以是FPD(平板显示器)基片。并且，应该认为本次公开的实施方式在所有方面都是例示而不是限制性的。上述的实施方式在不脱离所附的权利要求书及其主旨的情况下，可以以各种方式进行省略、替换、变更和组合。

Claims (16)

1.一种基片输送方法，其特征在于：

所述基片输送方法使用基片处理装置，

所述基片处理装置包括将从承载器取出的基片经由模块组和曝光机输送到所述承载器的输送机构组，

所述模块组包括：在所述曝光机的前级载置所述基片的前级模块；以及在所述曝光机的后级载置所述基片的第1后级模块～第2后级模块、加热模块和显影模块，

所述输送机构组包括：按照所述前级模块、所述曝光机、所述第1后级模块的顺序输送所述基片的第1输送机构；按照所述第1后级模块、所述加热模块、所述显影模块、所述第2后级模块的顺序输送所述基片的第2输送机构；和从所述第2后级模块向所述承载器输送所述基片的一个以上的后级输送机构，

所述基片输送方法中，将在所述曝光机中从送入所述基片起至能够送出该基片的时间间隔设为曝光机周期时间，

所述基片输送方法包括：

比较步骤，将针对预定向所述曝光机输送的所述基片而获取的、从所述第2输送机构的输送区间向所述后级输送机构的输送区间输送所述基片的区间输送时间与所述曝光机周期时间进行比较；和

设定步骤，根据所述比较步骤的结果来设定所述区间输送时间。

2.如权利要求1所述的基片输送方法，其特征在于：

所述设定步骤是在所述比较步骤中所述曝光机周期时间比所述区间输送时间长的情况下，将所述区间输送时间设定为该曝光机周期时间的步骤。

3.如权利要求2所述的基片输送方法，其特征在于：

包括收纳步骤，所述收纳步骤将从所述曝光机送出且输送到所述第1后级模块之前的所述基片输送到收纳模块，在形成为与周围不同的气氛的区域收纳所述基片。

4.如权利要求3所述的基片输送方法，其特征在于：

根据基于所述曝光机周期时间的从所述曝光机送出所述基片的预定的可送出时机与实际的可送出时机的偏差，决定是否进行所述收纳步骤。

5.如权利要求4所述的基片输送方法，其特征在于：

所述收纳步骤包括使所述基片在所述收纳模块中滞留与所述偏差的时间对应的时间的步骤。

6.如权利要求2所述的基片输送方法，其特征在于：

当对所述基片进行同种处理的模块为多模块时，所述基片输送方法包括：

针对所述第2输送机构的输送区间中的多模块，基于模块中的所述基片的滞留时间和所述曝光机周期时间，来决定要使用的模块的数量的步骤；以及

在执行了所述设定步骤的状态下，将所述基片输送到所述决定了的数量的模块的步骤。

7.如权利要求3所述的基片输送方法，其特征在于：

在所述比较步骤中所述曝光机周期时间为所述区间输送时间以下的情况下，不进行所述设定步骤。

8.如权利要求7所述的基片输送方法，其特征在于：

在输送包含多个所述基片的批次时，从利用所述第2输送机构输送所述批次的起始的基片至利用该第2输送机构将该批次的最后的基片输送到所述第2后级模块为止，不变更所述区间输送时间。

9.如权利要求8所述的基片输送方法，其特征在于，包括：

在所述曝光机的后级侧的输送路径中，按与进行所述基片的输送的所述各输送机构对应的每个输送区间，获取为了将所述基片向下一个输送区间输送所需的区间输送时间的步骤；和

基于所述区间输送时间中最长的最大区间输送时间，利用所述第1输送机构进行对所述曝光机送入所述基片的送入步骤，

所述送入步骤包括：

时间比较步骤，将从所述前级模块向所述曝光机输送所述基片所需的时间与前一个被输送到所述曝光机的所述基片在该输送后的经过时间之合计时间、和所述最大区间输送时间进行比较；以及

在通过所述时间比较步骤得出最大区间输送时间比所述合计时间长的情况下，在所述前级模块中使接下来要向所述曝光机输送的基片待机与该合计时间和该最大区间输送时间之差相应的时间之后，将该基片输送到所述曝光机的步骤。

10.如权利要求9所述的基片输送方法，其特征在于：

所述获取区间输送时间的步骤包括：

根据位于所述输送区间的所述基片在各模块中的滞留时间和多模块中的模块的使用数量，来获取该区间输送时间的第1候选的步骤；以及

获取与该输送区间中的所述输送机构的输送步骤数对应的所述区间输送时间的第2候选的步骤，

从各输送区间获取的所述第1候选和所述第2候选中时间最长的候选是所述最大区间输送时间。

11.如权利要求10所述的基片输送方法，其特征在于：

包括在所述多模块中的模块的使用数量发生了变动的情况下，再次获取所述最大区间输送时间的步骤。

12.如权利要求1所述的基片输送方法，其特征在于：

对于先向所述曝光机的后级输送的所述基片的第1批次、接下来输送的所述基片的第2批次，

在输送所述第1批次时的所述第2输送机构的区间输送时间与输送第2批次时的所述第2输送机构的区间输送时间不同、或者在第1批次与第2批次中所述曝光机的后级的输送路径不同的情况下，

在所述第1批次的最后的基片被输送到所述承载器之前，停止向所述曝光机输送所述第2批次。

13.一种基片处理装置，其特征在于：

包括将从承载器取出的基片经由模块组和曝光机输送到所述承载器的输送机构组，

所述模块组包括：在所述曝光机的前级载置所述基片的前级模块；以及在所述曝光机的后级载置所述基片的第1后级模块～第2后级模块、加热模块和显影模块，

所述输送机构组包括：按照所述前级模块、所述曝光机、所述第1后级模块的顺序输送所述基片的第1输送机构；按照所述第1后级模块、所述加热模块、所述显影模块、所述第2后级模块的顺序输送所述基片的第2输送机构；和从所述第2后级模块向所述承载器输送所述基片的一个以上的后级输送机构，

所述基片处理装置包括控制部，该控制部将在所述曝光机中从送入所述基片起至该基片能够送出的时间间隔设为曝光机周期时间，并输出控制信号以执行以下步骤：

比较步骤，将针对预定向所述曝光机输送的所述基片而获取的、从所述第2输送机构的输送区间向所述后级输送机构的输送区间输送所述基片的区间输送时间与所述曝光机周期时间进行比较；和

设定步骤，根据所述比较步骤的结果来设定所述区间输送时间。

14.如权利要求13所述的基片处理装置，其特征在于：

所述设定步骤是在所述比较步骤中所述曝光机周期时间比所述区间输送时间长的情况下，将所述区间输送时间变更为该曝光机周期时间的步骤。

15.如权利要求14所述的基片处理装置，其特征在于：

所述基片处理装置设置有收纳模块，所述收纳模块收纳从所述曝光机送出且输送到所述第1后级模块之前的所述基片，

所述收纳模块将所述基片收纳在形成为与周围不同的气氛的区域。

16.一种存储介质，其特征在于：

所述存储介质存储有基片处理装置中使用的计算机程序，

所述计算机程序编入有步骤组，以执行权利要求1所述的基片输送方法。