JP2022052165A - 半導体製造装置、基板搬送方法及びプログラム - Google Patents

半導体製造装置、基板搬送方法及びプログラム Download PDF

Info

Publication number
JP2022052165A
JP2022052165A JP2020158377A JP2020158377A JP2022052165A JP 2022052165 A JP2022052165 A JP 2022052165A JP 2020158377 A JP2020158377 A JP 2020158377A JP 2020158377 A JP2020158377 A JP 2020158377A JP 2022052165 A JP2022052165 A JP 2022052165A
Authority
JP
Japan
Prior art keywords
transfer
modules
time
substrates
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020158377A
Other languages
English (en)
Inventor
俊治 平田
Toshiharu Hirata
孝文 松橋
Takafumi Matsuhashi
国夫 鷹野
Kunio Takano
稔 長澤
Minoru Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020158377A priority Critical patent/JP2022052165A/ja
Priority to KR1020210121483A priority patent/KR102640519B1/ko
Priority to TW110134025A priority patent/TW202225074A/zh
Priority to CN202111085963.2A priority patent/CN114256099A/zh
Priority to US17/481,973 priority patent/US11908712B2/en
Publication of JP2022052165A publication Critical patent/JP2022052165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)

Abstract

Figure 2022052165000001
【課題】複数の基板をシリアル搬送して所定処理を行う際に、複数の基板に対するプロセス結果のばらつきを抑制する技術を提供する。
【解決手段】複数の基板に対して所望の処理を行う複数のプロセスモジュールと、複数のプロセスモジュールに複数の基板をシリアル搬送する複数の搬送モジュールと、を有する半導体製造装置であって、それぞれの所望の処理の工程に要する時間の差が許容される時間の範囲内となるようにサイクルタイムを算出し、サイクルタイムに基づいて複数の基板の搬送計画を作成するスケジュール機能部と、作成した搬送計画に従って、複数の基板をプロセスモジュールでシリアル搬送するように複数の搬送モジュールを制御する搬送制御機能部と、を有することで上記課題を解決する。
【選択図】図４

Description

本開示は、半導体製造装置、基板搬送方法及びプログラムに関する。
例えば、それぞれ所定の処理を行う複数の処理モジュールに対して、基板を順次搬送して基板に一連の処理を行う際に、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することができる技術が知られている（例えば、特許文献１参照）。
特開２０２０－９８３７号公報
本開示は、複数の基板をシリアル搬送して所望の処理を行う際に、複数の基板に対するプロセス結果のばらつきを抑制する技術を提供する。
本開示の一態様は、複数の基板に対して所望の処理を行う複数のプロセスモジュールと、前記複数のプロセスモジュールに前記複数の基板をシリアル搬送する複数の搬送モジュールと、を有する半導体製造装置であって、それぞれの前記所望の処理の工程に要する時間の差が許容される時間の範囲内となるようにサイクルタイムを算出し、前記サイクルタイムに基づいて前記複数の基板の搬送計画を作成するスケジュール機能部と、作成した前記搬送計画に従って、前記複数の基板を前記プロセスモジュールでシリアル搬送するように前記複数の搬送モジュールを制御する搬送制御機能部と、を有する。
本開示によれば、複数の基板をシリアル搬送して所望の処理を行う際に、複数の基板に対するプロセス結果のばらつきを抑制する技術を提供できる。
本実施形態に係る半導体製造装置の一例の概略断面図である。 本実施形態に係る半導体製造装置のウエハの搬送経路の一例を示した概略断面図である。 本実施形態に係る半導体製造装置の制御部の一例のハードウェア構成図である。 本実施形態に係る半導体製造装置の制御部の一例の機能ブロック図である。 搬出間隔指定機能及びサイクルタイム一定搬送機能を使用せずに作成したウエハの搬送計画に従ったシリアル搬送の制御について説明する一例の図である。 図５の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。 搬出間隔指定機能を使用して作成したウエハの搬送計画に従ったシリアル搬送の制御について説明する一例の図である。 図７の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。 搬出間隔指定機能及びサイクルタイム一定搬送機能を使用して作成したウエハの搬送計画、に従ったシリアル搬送の制御について説明する一例の図である。 サイクルタイム一定搬送機能のフェーズ（Ｐｈａｓｅ）について説明する一例の図である。 ２フェーズ搬送の一例を示す図である。 ２フェーズ搬送の他の例を示す図である。 プロセス後待ちの一例について示した説明図である。 プロセス前待ちの一例について示した説明図である。 即搬出の一例について示した説明図である。 即搬出プロセスモジュールが無い場合におけるサイクルタイム内の各プロセスモジュール及び搬送モジュールの動作内容の一例を示した図である。 即搬出プロセスモジュールがある場合におけるサイクルタイム内の各プロセスモジュール及び搬送モジュールの動作内容の一例を示した図である。 図９の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は本実施形態に係る半導体製造装置の一例の概略断面図である。半導体製造装置１は基板Ｗに対して複数の処理（エッチング、成膜、アッシング等の所望の処理）を施す。半導体製造装置１は処理部２と搬出入部３と制御部４とを有する。基板Ｗは特に限定しないが、例えば半導体ウエハ（以下では単にウエハと呼ぶ）である。
搬出入部３は処理部２に対しウエハを一例とする基板を搬出入する。処理部２は、ウエハに対して所望の真空処理を施す複数（本実施形態では１０個）のプロセスモジュールＰＭ１～ＰＭ１０を有する。複数のプロセスモジュールＰＭ１～ＰＭ１０に対しては、第１の搬送装置１１によりウエハがシリアル搬送（順次搬送）される。
第１の搬送装置１１は複数の搬送モジュールＴＭ１～ＴＭ５を有する。搬送モジュールＴＭ１～ＴＭ５は、それぞれ真空に保持されている平面形状が六角状の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、及び３０ｅを有する。また、搬送モジュールＴＭ１～ＴＭ５は容器３０ａ、３０ｂ、３０ｃ、３０ｄ、及び３０ｅに設けられている多関節構造の搬送機構３１ａ、３１ｂ、３１ｃ、３１ｄ、及び３１ｅを有する。
搬送モジュールＴＭ１～ＴＭ５の搬送機構３１ａ、３１ｂ、３１ｃ、３１ｄ、及び３１ｅの間には、それぞれ搬送バッファとしての受け渡し部４１、４２、４３、４４が設けられている。搬送モジュールＴＭ１～ＴＭ５の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、及び３０ｅは連通して一つの搬送室１２を構成する。なお、搬送室１２は図中Ｙ方向に延びている。プロセスモジュールＰＭ１～ＰＭ１０は、開閉可能なゲートバルブＧを介して搬送室１２の両側に５個ずつ接続されている。プロセスモジュールＰＭ１～ＰＭ１０のゲートバルブＧは、プロセスモジュールＰＭ１～ＰＭ１０に搬送モジュールＴＭ１～ＴＭ５がアクセスする際に開かれ、所望の処理を行っている際に閉じられる。
搬出入部３は、処理部２の一端側に接続されている。搬出入部３は、大気搬送室（ＥＦＥＭ）２１と、３つのロードポート２２と、アライナーモジュール２３と、２つのロードロックモジュールＬＬＭ１及びＬＬＭ２と、第２の搬送装置２４とを有する。大気搬送室２１はロードポート２２と、アライナーモジュール２３と、ロードロックモジュールＬＬＭ１及びＬＬＭ２と、接続されている。また、第２の搬送装置２４は大気搬送室２１内に設けられている。
大気搬送室２１は、図中Ｘ方向を長手方向とする直方体状をなしている。３つのロードポート２２は、大気搬送室２１の処理部２と反対側の長辺壁部に設けられている。ロードポート２２は載置台２５と搬送口２６とを有する。載置台２５は複数のウエハを収容する基板収容容器であるＦＯＵＰ２０が載置される。載置台２５上のＦＯＵＰ２０は、搬送口２６を介して大気搬送室２１に密閉した状態で接続される。アライナーモジュール２３は大気搬送室２１の一方の短辺壁部に接続されている。アライナーモジュール２３においてウエハのアライメントが行われる。
２つのロードロックモジュールＬＬＭ１及びＬＬＭ２は、大気圧である大気搬送室２１と真空雰囲気である搬送室１２との間でウエハの搬送を可能にするためのものであり、大気圧と搬送室１２と同程度の真空との間で圧力可変となっている。２つのロードロックモジュールＬＬＭ１及びＬＬＭ２は、それぞれ２つの搬送口を有している。一方の搬送口は大気搬送室２１の処理部２側の長辺壁部にゲートバルブＧ２を介して接続される。他方の搬送口はゲートバルブＧ１を介して処理部２の搬送室１２に接続されている。
ロードロックモジュールＬＬＭ１はウエハを搬出入部３から処理部２に搬送する際に用いられる。ロードロックモジュールＬＬＭ２はウエハを処理部２から搬出入部３に搬送する際に用いられる。なお、ロードロックモジュールＬＬＭ１及びＬＬＭ２で、デガス処理等の処理を行うようにしてもよい。
大気搬送室２１内の第２の搬送装置２４は、多関節構造を有しており、ロードポート２２上のＦＯＵＰ２０と、アライナーモジュール２３と、ロードロックモジュールＬＬＭ１及びＬＬＭ２と、に対するウエハの搬送を行う。具体的に、第２の搬送装置２４はロードポート２２のＦＯＵＰ２０から未処理のウエハを取り出し、アライナーモジュール２３へ搬送し、アライナーモジュール２３からロードロックモジュールＬＬＭ１へウエハを搬送する。また、第２の搬送装置２４は、処理部２からロードロックモジュールＬＬＭ２に搬送された処理後のウエハを受け取り、ロードポート２２のＦＯＵＰ２０へ搬送する。図１では、第２の搬送装置２４のウエハを受け取るピックが１本の例を示しているが、ピックが２本であってもよい。
なお、上記の第１の搬送装置１１と第２の搬送装置２４とで、半導体製造装置１の搬送部が構成される。上記の処理部２は、搬送室１２の一方側に、ロードロックモジュールＬＬＭ１側から順に、プロセスモジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、及びＰＭ９が配置され、搬送室１２の他方側に、ロードロックモジュールＬＬＭ２側から順に、プロセスモジュールＰＭ２、ＰＭ４、ＰＭ６、ＰＭ８、及びＰＭ１０が配置されている。第１の搬送装置１１においては、ロードロックモジュールＬＬＭ１及びＬＬＭ２側から順に搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５が配置されている。
搬送モジュールＴＭ１の搬送機構３１ａは、ロードロックモジュールＬＬＭ１及びＬＬＭ２、プロセスモジュールＰＭ１及びＰＭ２、並びに、受け渡し部４１にアクセス可能である。搬送モジュールＴＭ２の搬送機構３１ｂは、処理モジュールＰＭ１、ＰＭ２、ＰＭ３、及びＰＭ４、並びに、受け渡し部４１及び４２にアクセス可能である。
搬送モジュールＴＭ３の搬送機構３１ｃは、処理モジュールＰＭ３、ＰＭ４、ＰＭ５、及びＰＭ６、並びに、受け渡し部４２及び４３にアクセス可能である。搬送モジュールＴＭ４の搬送機構３１ｄは、処理モジュールＰＭ５、ＰＭ６、ＰＭ７、及びＰＭ８、並びに受け渡し部４３及び４４にアクセス可能である。搬送モジュールＴＭ５の搬送機構３１ｅは、処理モジュールＰＭ７、ＰＭ８、ＰＭ９、及びＰＭ１０、並びに、受け渡し部４４にアクセス可能である。
第２の搬送装置２４、及び第１の搬送装置１１の搬送モジュールＴＭ１～ＴＭ５は図１に示すように構成されている。このため、図２に示すように、ＦＯＵＰ２０から取り出されたウエハは、処理部２において略Ｕ字状の経路Ｐに沿って一方向にシリアル搬送されて各プロセスモジュールＰＭ１～ＰＭ１０で処理され、ＦＯＵＰ２０に戻される。すなわち、ウエハは、プロセスモジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２の順にシリアル搬送されて、所望の処理がなされる。
半導体製造装置１は、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）に用いられる積層膜（ＭＴＪ膜）の製造に用いることができる。ＭＴＪ膜の製造には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の所望の処理が存在し、これら所望の処理のそれぞれを、プロセスモジュールＰＭ１～ＰＭ１０で行う。プロセスモジュールＰＭ１～ＰＭ１０の１つ以上がウエハを待機させる待機モジュールであってもよい。
制御部４は半導体製造装置１の各構成部、例えば搬送モジュールＴＭ１～ＴＭ５（搬送機構３１ａ～３１ｅ）と、第２の搬送装置２４と、プロセスモジュールＰＭ１～ＰＭ１０と、ロードロックモジュールＬＬＭ１及びＬＬＭ２と、搬送室１２と、ゲートバルブＧ、Ｇ１、及びＧ２と、を制御する。制御部４は、例えばコンピュータである。
図３は制御部の一例のハードウェア構成図である。図３の制御部４は、主制御部１０１と、入力装置１０２と、出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェース１０６と、これらを互いに接続するバス１０７とを備えている。入力装置１０２はキーボード、マウス、タッチパネル等である。出力装置１０３はプリンタ等である。表示装置１０４はディスプレイ等である。
主制御部１０１は、ＣＰＵ（Central Processing Unit）１１１と、ＲＡＭ（Random Access Memory）１１２と、ＲＯＭ（Read Only Memory）１１３とを有している。記憶装置１０５は制御に必要なプログラムや情報の記録および読み取りを行うようになっている。記憶装置１０５は、ＨＤＤ（Hard Disk Drive）などのコンピュータ読み取り可能な記憶媒体を有している。記憶媒体には、ウエハに対する所望の処理のレシピ等が記憶されている。
制御部４では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３又は記憶装置１０５の記憶媒体に格納されたプログラムを実行することにより、半導体製造装置１にウエハの処理を実行させる。
図４は制御部の一例の機能ブロック図である。図４は、主にウエハの搬送制御機能を示している。制御部４は、搬送制御機能部１２１と、ウエハ検知部１２２と、工程処理実績時間記憶部１２３と、スケジュール機能部１２４と、を有している。なお、制御部４は搬送制御機能以外の他の機能も有しているが、ここでは図示及び説明を省略する。
搬送制御機能部１２１はスケジュール機能部１２４が作成する後述のウエハの搬送計画に従って搬送モジュールＴＭ１～ＴＭ５（搬送機構３１ａ～３１ｅ）及び第２の搬送装置２４を制御する。具体的に、搬送制御機能部１２１は、ウエハがＦＯＵＰ２０から搬出され、アライナーモジュール２３、ロードロックモジュールＬＬＭ１を経て処理部２に至るように制御する。また、搬送制御機能部１２１はウエハが図２に示した順番で各プロセスモジュールＰＭ１～ＰＭ１０にシリアル搬送されるように制御する。さらに、搬送制御機能部１２１はウエハがロードロックモジュールＬＬＭ２を経てＦＯＵＰ２０に戻るように制御する。
ウエハ検知部１２２は半導体製造装置１内のウエハの位置を検知する。ウエハ検知部１２２により検知されたウエハの位置と、その位置に滞在した滞在時間とは、工程処理実績時間記憶部１２３に保存される。ウエハ検知部１２２により検知されたウエハの位置は表示装置１０４の装置画面に表示するようにしてもよい。また、ウエハ検知部１２２により検知されたウエハの位置は搬送制御機能部１２１及びスケジュール機能部１２４に通知するようにしてもよい。
工程処理実績時間記憶部１２３は、それぞれの所望の処理の工程に要した時間（工程処理実績時間）を保存する。工程処理実績時間は、後述するように、所望の処理の実績時間と搬送処理の実績時間とにより表すことができる。所望の処理の実績時間と搬送処理の実績時間とは、ウエハ検知部１２２により検知されたウエハの位置と、その位置に滞在した滞在時間と、により算出できる。
スケジュール機能部１２４は、後述の搬出間隔指定機能及びサイクルタイム一定搬送機能により、それぞれのウエハがプロセスモジュールＰＭ１～ＰＭ１０内に滞在する時間のばらつきを抑制するように、ウエハの搬送計画を作成する。
以下では、本実施形態の理解を容易とするために、後述の搬出間隔指定機能及びサイクルタイム一定搬送機能を使用せずに作成したウエハの搬送計画、後述の搬出間隔指定機能を使用して作成したウエハの搬送計画、及び後述の搬出間隔指定機能及びサイクルタイム一定搬送機能を使用して作成したウエハの搬送計画、に従ったシリアル搬送の制御について具体的に説明する。
図５は、搬出間隔指定機能及びサイクルタイム一定搬送機能を使用せずに作成したウエハの搬送計画に従ったシリアル搬送の制御について説明する一例の図である。なお、図５では図１及び図２に示した半導体製造装置１を概略的に示している。ここでは、プロセスモジュールＰＭ７のプロセス時間が最長（最大プロセス時間）の例を説明する。
図５の例では所望の処理後、可能であれば、すぐにプロセスモジュールＰＭ１～ＰＭ１０から搬出される。そのため、図５の例では最大プロセス時間のプロセスモジュールＰＭ７の手前で待ちが発生する。
図５（Ａ）はプロセスモジュールＰＭ７にウエハが無く、１枚目のウエハ「１０１」がプロセスモジュールＰＭ５での所望の処理の完了後に、直ぐにプロセスモジュールＰＭ７に搬入されている。図５（Ｂ）はプロセスモジュールＰＭ７に所望の処理が完了していないウエハ「１０４」が有るため、５枚目のウエハ「１０５」がプロセスモジュールＰＭ５での所望の処理を完了しても、直ぐにプロセスモジュールＰＭ７に搬入することができない。このように、図５の例では１枚目のウエハと２枚目以降のウエハとで、プロセスモジュールＰＭ７よりも前のプロセスモジュールＰＭ１、ＰＭ３、及びＰＭ５における滞在時間が異なって（ばらついて）しまい、ウエハ間におけるプロセス結果のばらつきが生じてしまう可能性がある。
図６は、図５の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。図６の縦軸は、ウエハがシリアル搬送される各種モジュールをウエハがシリアル搬送される順番に示している。図６の横軸は、所望の処理がなされるウエハを所望の処理がなされる順番に示している。また、図６の縦軸の「Ｂｅｆｏｒｅ」は各種モジュールへの搬入時間を示している。図６の縦軸の「Ａｆｔｅｒ」は各種モジュールからの搬出時間を示している。図６の縦軸の「Ｒｅｃｉｐｅ」は各種モジュールにおけるプロセス時間を示している。
なお、図６はプロセスモジュールＰＭ７が最大プロセス時間の例であるため、プロセスモジュールＰＭ７の部分に「ボトルネックモジュール」と記載している。例えば、図６においてプロセスモジュールＰＭ７の手前のプロセスモジュールＰＭ５の搬出時間「Ａｆｔｅｒ」を参照すると、１枚目のウエハ「１０１」の搬出時間が「１２秒」であるが、２枚目以降が「４３秒以上」掛かっていることが分かる。
このように、図５及び図６に示したシリアル搬送の制御では、プロセス時間が長いプロセスモジュールＰＭ７の手前で待ちが発生し、１枚目のウエハと２枚目以降のウエハとで滞在時間が異なってしまう。
図７は、搬出間隔指定機能を使用して作成したウエハの搬送計画に従ったシリアル搬送の制御について説明する一例の図である。なお、図７では図１及び図２に示した半導体製造装置１を概略的に示している。ここでは、プロセスモジュールＰＭ７のプロセス時間が最長（最大プロセス時間）の例を説明する。搬出間隔指定機能とは、ロードポート２２からのウエハの搬出間隔を指定された時間とする機能である。
図７（Ａ）はプロセスモジュールＰＭ７にウエハが無く、１枚目のウエハ「１０５」がプロセスモジュールＰＭ５での所望の処理の完了後に、直ぐにプロセスモジュールＰＭ７に搬入されている。このように、図７（Ａ）の例では、最大プロセス時間のプロセスモジュールＰＭ７の手前で待ちが発生していない。
しかし、搬出間隔指定機能を使用して作成したウエハの搬送計画に従ったシリアル搬送の制御では、図７（Ｂ）に示したように、搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５を取り合うタイミングがある。図７（Ｂ）の例ではウエハ「１１３」をプロセスモジュールＰＭ１からプロセスモジュールＰＭ３に搬送している。このため、プロセスモジュールＰＭ４からプロセスモジュールＰＭ４に搬送するウエハ「１０８」はウエハ「１１３」の搬送が終了するまで待機となる。
このように、図７の例では搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５の取り合いによる待ちが発生する場合があり、搬送に待ちのあったウエハと搬送に待ちの無かったウエハとで滞在時間が異なって（ばらついて）しまい、ウエハ間におけるプロセス結果のばらつきが生じてしまう可能性がある。
図８は、図７の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。図８の縦軸は、図６と同様、ウエハがシリアル搬送される各種モジュールをウエハがシリアル搬送される順番に示している。図８の横軸は、図６と同様、所望の処理がなされるウエハを所望の処理がなされる順番に示している。
図８はプロセスモジュールＰＭ７が最大プロセス時間の例であるが、図６に示したようなプロセスモジュールＰＭ７の手前での待ちが発生していない。しかし、図８では搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５の取り合いによる待ちが、例えばプロセスモジュールＰＭ１のウエハ「１１２」「１１５」及び「１１６」の搬出時間やプロセスモジュールＰＭ５のウエハ「１０９」「１１０」「１２２」及び「１２５」の搬出時間が他のウエハよりも時間が掛かっていることが分かる。
このように、図７及び図８に示したシリアル搬送の制御では搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５の取り合いによる待ちが発生し、待ちが発生の有無により滞在時間が異なってしまう。
図９は、搬出間隔指定機能及びサイクルタイム一定搬送機能を使用して作成したウエハの搬送計画、に従ったシリアル搬送の制御について説明する一例の図である。なお、図９では図１及び図２に示した半導体製造装置１を概略的に示している。ここでは、プロセスモジュールＰＭ７のプロセス時間が最長（最大プロセス時間）の例を説明する。サイクルタイム一定搬送機能とは、搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５の取り合いが起きないように、フェーズ（Ｐｈａｓｅ）のリズムに合うようにウエハを搬送する機能である。
まず、図１０を用いてサイクルタイム一定搬送機能のフェーズ（Ｐｈａｓｅ）の定義を行う。図１０はサイクルタイム一定搬送機能のフェーズ（Ｐｈａｓｅ）について説明する一例の図である。図１０では右列搬送、列間搬送、及び左列搬送の３フェーズ搬送の例を示しており、右列搬送、列間搬送、及び左列搬送のような一連の搬送の塊をフェーズと呼んでいる。
図７（Ｂ）に示したような搬送モジュールＴＭ２の取り合いは、同一の搬送モジュールＴＭ２を利用（共有）するプロセスモジュールＰＭ１及びＰＭ４において、ウエハが同時に搬送可能になった場合に発生する。図７（Ｂ）に一例として示した搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５の取り合いを防ぐため、図９のサイクルタイム一定搬送機能では、右列のプロセスモジュールＰＭ２、ＰＭ４、ＰＭ６、ＰＭ８、及びＰＭ１０のウエハを搬送する右列搬送、プロセスモジュールＰＭ９からＰＭ１０へウエハを搬送する列間搬送、左列のプロセスモジュールＰＭ１、ＰＭ３、ＰＭ５、及びＰＭ７のウエハを搬送する左列搬送、という流れでウエハを搬送する。図９（Ａ）は右列搬送の様子を示している。図９（Ｂ）は左列搬送の様子を示している。
図９（Ａ）及び図９（Ｂ）に示すように、左列搬送だけのシリアル搬送、及び右列搬送だけのシリアル搬送であれば、搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５を共有しておらず、取り合いにならない。
搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、及びＴＭ５は、ウエハの所望の処理に合わせて一斉にシリアル搬送できるタイミングがある。それぞれ同時にシリアル搬送できるタイミングを纏めたものがフェーズとなる。例えば図１０に示したサイクルタイム一定搬送機能では、右列搬送→列間搬送→左列搬送のフェーズに合わせてウエハをシリアル搬送することで、全ウエハを一定サイクルで搬送し続けることができる。
図１０はプロセスモジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ６、ＰＭ４、及びＰＭ２の順番にＵ字でウエハを搬送するシリアル搬送の例を示している。例えば図１０では、プロセスモジュールＰＭ２、ＰＭ４、及びＰＭ６を右列搬送、プロセスモジュールＰＭ５を列間搬送、プロセスモジュールＰＭ１及びＰＭ３を左列搬送の３つのフェーズに分解して３フェーズ搬送している。図１０の場合のプロセルモジュールＰＭ５は後述の境界プロセスモジュールとなる。
なお、３フェーズ搬送は搬送パターンの一例であって、２フェーズ搬送や４フェーズ搬送も可能である。図１１は２フェーズ搬送の一例を示す図である。図１１の例では最後段を１つ外したＵ字搬送である２フェーズ搬送の例を示している。図１１（Ａ）はプロセスモジュールＰＭ５を外した２フェーズ搬送の例である。また、図１１（Ｂ）はプロセスモジュールＰＭ６を外した２フェーズ搬送の例である。図１１の２フェーズ搬送では同一の搬送モジュールＴＭ３を２回連続で使用することで、右列搬送または左列搬送と同時に列間搬送を行っている。
図１２は、２フェーズ搬送の他の例を示す図である。図１２の例では、最後段のプロセスモジュールを使用しないＵ字搬送である２フェーズ搬送の例を示している。図１２の２フェーズ搬送では、搬送モジュールＴＭ３を列間搬送のみに使用することで、右列搬送または左列搬送と同時に列間搬送を行うことができる。
なお、４フェーズ搬送については図示しないが、最後段でパス（ＰＡＳＳ）を使う場合に４フェーズ搬送となる。４フェーズ搬送では、例えば同一の搬送モジュールＴＭ３を４回連続で利用する。また、本実施形態では時計回りのシリアル搬送の例を示したが、反時計回りのシリアル搬送にも適用できる。
次に、サイクルタイム一定搬送機能におけるサイクルタイムの定義を行う。サイクルタイム一定搬送機能におけるサイクルタイムとは、それぞれの所望の処理ごとの工程に要する時間のことである。サイクルタイムは、それぞれの所望の処理のウエハ搬送開始からウエハ搬送完了までの時間となる。
本実施形態に係るサイクルタイム一定搬送機能では、それぞれの所望の処理のサイクルタイムが一定になるように待機時間で調整する。所望の処理のサイクルタイムはプロセス時間、搬送時間、及び待機時間により後述のように算出できる。なお、所望の処理のサイクルタイムは通常プロセスモジュールとフェーズ境界プロセスモジュールとで異ならせる。
なお、通常プロセスモジュールとは、フェーズ境界プロセスモジュール以外のプロセスモジュールである。通常プロセスモジュールのサイクルタイムはプロセスモジュールからのウエハの搬出のリズムが合うように算出される。フェーズ境界プロセスモジュールのサイクルタイムは、通常のプロセスモジュールよりも搬送時間１回分、短く算出する。
フェーズ境界プロセスモジュールは、３フェーズ搬送、４フェーズ搬送、及び同一の搬送モジュールを連続して利用する２フェーズ搬送の一部において、例えば次のように定義する。フェーズ境界搬送モジュールは、ウエハの搬送計画において連続して利用された搬送モジュールと定義する。また、フェーズ境界プロセスモジュールはフェーズ境界搬送モジュールに挟まれたプロセスモジュールと定義する。例えば図１０に示した例では、搬送モジュールＴＭ３が連続して使用されているため、搬送モジュールＴＭ３がフェーズ境界搬送モジュールとなる。また、図１０に示した例では、フェーズ境界搬送モジュールである搬送モジュールＴＭ３のシリアル搬送に挟まれたプロセスモジュールＰＭ５がフェーズ境界プロセスモジュールとなる。
また、フェーズ境界プロセスモジュールは同一の搬送モジュールを連続して利用しない図１２に示したような２フェーズ搬送において、例えば次のように定義する。また、該当する条件として、搬送モジュールの使用回数を数え、使用回数１回の搬送モジュールが１つであり、残りの搬送モジュールの使用回数が２回の場合に該当する。
フェーズ境界搬送モジュールは、最も奥の搬送モジュールと定義する。フェーズ境界搬送モジュールは、使用回数１回の搬送モジュールと定義してもよい。また、フェーズ境界プロセスモジュールは、フェーズ境界搬送モジュールによりウエハを搬入または搬出されるプロセスモジュールのうち、後述の即搬出プロセスモジュール、又はいずれも即搬出仕様でない場合、予測プロセス時間が短い方、と定義する。
例えば図１２の例では、即搬出プロセスモジュールであるか否か、又はいずれも即搬出仕様でない場合、予測プロセス時間に従って、プロセスモジュールＰＭ３及びＰＭ４のうちからフェーズ境界プロセスモジュールが選択される。
前述したように、本実施形態に係るサイクルタイム一定搬送機能では、通常プロセスモジュールそれぞれの所望の処理のサイクルタイムが一定（通常プロセスモジュールそれぞれの所望の処理のサイクルタイムの差が許容される時間の範囲内）になるように、待機時間で調整する。しかしながら、プロセスモジュールの中には、ＭＲＡＭのプロセス等における酸化を行うプロセスモジュールなど、所望の処理後、速やかにウエハを搬出する必要のあるプロセスモジュールが含まれる。
また、半導体製造装置１のハード構成によっては、ヒータやクーリング機構のある温度依存のプロセスモジュールも存在するため、プロセスモジュールでウエハを待機させるタイミングを所望の処理後でなく、所望の処理前に行いたいプロセスモジュールも含まれている。
そこで、本実施形態に係るサイクルタイム一定搬送機能では待機時間のバリエーションとして、プロセス後待ち、プロセス前待ち、即搬出を利用する。プロセス後待ちは、プロセスモジュール内に放置されることを気にしないプロセスモジュールでの使用を想定している。プロセス後待ちは、プロセスモジュールからのウエハの搬出タイミングを調整するための待ちを、所望の処理後に行う。
また、プロセス前待ちは、例えば温度処理依存のプロセスモジュールでの使用を想定している。プロセス前待ちは、プロセスモジュールからのウエハの搬出タイミングを調整するための待ちを所望の処理前に行い、所望の処理後にウエハ搬出を速やかに行う。
また、即搬出は、例えば酸化のプロセスモジュールのように、プロセスモジュール内に滞在するだけで所望の処理の結果（プロセス特性）が変わるプロセスモジュールを想定している。即搬出は、プロセスモジュールからのウエハの搬出タイミングを調整するための待ちを行わず、速やかに所望の処理を行い、所望の処理後にウエハ搬出を速やかに行う。
本実施形態に係るサイクルタイム一定搬送機能では、それぞれのプロセスモジュールが待機時間のバリエーションとしてプロセス後待ち、プロセス前待ち、又は即搬出の何れを利用するかをパラメータにより設定できるようにしてもよい。
図１３はプロセス後待ちの一例について示した説明図である。プロセス後待ちのプロセスモジュールは所望の処理後、プロセスモジュールからのウエハの搬出タイミングを調整するための待ちを行う。図１３の例では「Ｅ．ＰＭ待機時間 Ｗｉ」と「Ｄ．サイクルタイム一定搬送時のＰＭ内待機時間 ＷＰＭ」とを加算した時間が、プロセスモジュールからのウエハの搬出タイミングを調整するための待機時間となる。
図１４はプロセス前待ちの一例について示した説明図である。プロセス前待ちのプロセスモジュールは所望の処理前、プロセスモジュールからのウエハの搬出タイミングを調整するための待ちを行う。図１４の例では「Ｅ．ＰＭ待機時間 Ｗｉ」と「Ｄ．サイクルタイム一定搬送時のＰＭ内待機時間 ＷＰＭ」とを加算した時間が、プロセスモジュールからのウエハの搬出タイミングを調整するための待機時間となる。プロセス前待ちでは所望の処理後、ウエハを速やかにプロセスモジュールから搬出する。
図１５は即搬出の一例について示した説明図である。即搬出のプロセスモジュールはプロセスモジュールからのウエハの搬出タイミングを調整するための待ちを行わず、速やかに所望の処理を行い、所望の処理後にウエハ搬出を速やかに行う。
このため、即搬出のプロセスモジュールは、「Ｅ．ＰＭ待機時間 Ｗｉ」と「Ｄ．サイクルタイム一定搬送時のＰＭ内待機時間 ＷＰＭ」とを加算した時間の分、通常プロセスモジュールのサイクルタイムよりもサイクルタイム「Ｈ．即搬出ＰＭサイクルタイム ＣＴｉｍｍ」が短くなる。
図１３～図１５に示したように、サイクルタイムはウエハ搬入開始からウエハ搬出完了までとなる。本実施形態に係るサイクルタイム一定搬送機能では、待機時間を割り当てることで、それぞれのプロセスモジュールのサイクルタイムを一定にしつつ、フェーズ境界プロセスモジュールのサイクルタイムを１搬送時間短くすることで、フェーズのリズムに合うようにウエハをシリアル搬送できる。ただし、即搬出のプロセスモジュールは図１５に示したように別のサイクルタイムで動作させる。
通常プロセスモジュールのサイクルタイムは、例えば最大プロセス時間＋最大ウエハ搬送時間により算出できる。また、フェーズ境界プロセスモジュールのサイクルタイムは他のフェーズ（例えば図１０の右列搬送及び左列搬送のフェーズ）とタイミングをずらすために、通常プロセスモジュールのサイクルタイムより１搬送時間、短くする。
例えば本実施形態に係るサイクルタイム一定搬送機能では、工程処理実績時間記憶部１２３に保存されている工程処理実績時間を用いて、通常プロセスモジュールのサイクルタイム、フェーズ境界プロセスモジュールのサイクルタイム、即搬出のプロセスモジュールのサイクルタイムを計算する。
ここでは図１０の例において、工程処理実績時間が以下の条件であるときのサイクルタイムの算出について説明する。
搬送経路：ＰＭ１→ＰＭ３→ＰＭ４→ＰＭ２
最大搬送時間：２０秒
プロセス時間：ＰＭ１）１００秒、ＰＭ３）３０秒、ＰＭ４）４０秒、ＰＭ２）５０秒
上記の条件の場合、通常プロセスモジュールのサイクルタイムは、最大プロセス時間１００秒＋最大搬送時間２０秒から１２０秒となる。また、境界プロセスモジュールはプロセスモジュールＰＭ３となる。各プロセスモジュールの待機時間をプロセス後待ちとして場合、プロセスモジュールＰＭ１～ＰＭ４の待機時間は以下のようになる。
ＰＭ１）
待機時間０秒：プロセス時間１００秒＋待機時間０秒＋搬送時間２０秒＝１２０秒
ＰＭ３）
待機時間５０秒：プロセス時間３０秒＋待機時間５０秒＋搬送時間２０秒＝１００秒
ＰＭ４）
待機時間６０秒：プロセス時間４０秒＋待機時間６０秒＋搬送時間２０秒＝１２０秒
ＰＭ２）
待機時間５０秒：プロセス時間５０秒＋待機時間５０秒＋搬送時間２０秒＝１２０秒
上記のようにプロセスモジュールＰＭ３は境界プロセスモジュールであり、サイクルタイムが通常プロセスモジュールのサイクルタイム１２０秒よりも最大搬送時間２０秒短くなる。なお、最大搬送時間はウエハの搬送時間の最大値である。ウエハの搬送時間はプロセスモジュールへのウエハの搬入時間と搬出時間との合計である。また、プロセス時間はプロセスモジュールが所望の処理を実行する時間であって、ウエハ搬入後のレシピ開始前の処理時間とレシピ終了後の搬出可能となるまでの処理時間とを含む。
図１６及び図１７はサイクルタイム内の各プロセスモジュール及び搬送モジュールの動作内容の一例を示した図である。図１６は即搬出プロセスモジュールが無い場合を図示している。図１７は即搬出プロセスモジュールがある場合を図示している。図１６及び図１７では、プロセスモジュールＰＭ１～ＰＭ８及び搬送モジュールＴＭ１～ＴＭ４に図示された円の１周分が、サイクルタイムを示しており、矢印の種別が、そのサイクルタイムを何に使用しているのかを示している。
図１６に図示したように、即搬出プロセスモジュールが無い場合は、搬送モジュールＴＭ１～ＴＭ４の全てで右列搬送、列間搬送、及び左列搬送が同じタイミングで実行されている。また、フェーズ境界プロセスモジュールＰＭ７のウエハの搬入から搬出までは通常のプロセスモジュールと比べると最大ウエハ搬送時間１回分だけ短くなっている。
図１７はプロセスモジュールＰＭ３が即搬出プロセスモジュールである例を図示したものである。図１７に示したように、即搬出プロセスモジュールであるプロセスモジュールＰＭ３は通常プロセスモジュールのサイクルタイムに従わずにウエハを搬送する。図１７に示したように、即搬出プロセスモジュールがあると、同じ列間であっても即搬出のプロセスモジュールを境に搬送タイミングがずれていることが分かる。しかし、図１７に示したように、搬送モジュールＴＭ１～ＴＭ４において競合は起きておらず、問題がないことが分かる。
図１８は、図９の場合に工程処理実績時間記憶部に保存される工程処理実績時間の一例の構成図である。なお、図１８の縦軸は図６と同様、ウエハがシリアル搬送される各種モジュールをウエハがシリアル搬送される順番に示している。また、図１８の横軸は、図６と同様、所望の処理がなされるウエハを所望の処理がなされる順番に示している。
図１８に示すように、搬出間隔指定機能及びサイクルタイム一定搬送機能を使用して作成したウエハの搬送計画、に従ったシリアル搬送の制御では、プロセスモジュールごとにプロセス後待ち、プロセス前待ち、即搬出が設定されており、プロセス後待ち、プロセス前待ち、即搬出を満たすようにウエハをシリアル搬送している。図１８は図６及び図８に示したような待ちが発生しておらず、プロセスモジュールの滞在時間のウエハ毎のばらつきを抑制できる。
本実施例によれば、半導体製造装置１において複数のウエハをシリアル搬送して所望の処理を行う際に、プロセスモジュールにおけるウエハの滞在時間のばらつきを抑えることにより、複数のウエハに対するプロセス結果のばらつきを抑制できる。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
１ 半導体製造装置
２ 処理部
３ 搬出入部
４ 制御部
１２１ 搬送制御機能部
１２２ ウエハ検知部
１２３ 工程処理実績時間記憶部
１２４ スケジュール機能部
ＰＭ１～ＰＭ１０ プロセスモジュール
ＴＭ１～ＴＭ５ 搬送モジュール

Claims (8)

  1. 複数の基板に対して所望の処理を行う複数のプロセスモジュールと、前記複数のプロセスモジュールに前記複数の基板をシリアル搬送する複数の搬送モジュールと、を有する半導体製造装置であって、
    それぞれの前記所望の処理の工程に要する時間の差が許容される時間の範囲内となるようにサイクルタイムを算出し、前記サイクルタイムに基づいて前記複数の基板の搬送計画を作成するスケジュール機能部と、
    作成した前記搬送計画に従って、前記複数の基板を前記プロセスモジュールでシリアル搬送するように前記複数の搬送モジュールを制御する搬送制御機能部と、
    を有する半導体製造装置。
  2. 前記スケジュール機能部は、それぞれの前記所望の処理の工程に要する時間が前記サイクルタイムとなるように、それぞれの前記所望の処理の工程に要する時間に待機時間を割り当てること
    を特徴とする請求項１記載の半導体製造装置。
  3. 前記スケジュール機能部は、それぞれの前記所望の処理の最大プロセス時間及び最大搬送時間を基準に、前記サイクルタイムを算出すること
    を特徴とする請求項２に記載の半導体製造装置。
  4. 前記スケジュール機能部は、前記待機時間を、前記所望の処理の後に割り当てるプロセス後待ち、前記所望の処理の前に割り当てるプロセス前待ち、又は前記シリアル搬送内に割り当てる即搬出、の何れかにより割り当てること
    を特徴とする請求項２又は３に記載の半導体製造装置。
  5. 前記スケジュール機能部は、前記複数の搬送モジュールによる前記基板のシリアル搬送を複数のフェーズに分け、同一の前記フェーズに分けられた前記基板のシリアル搬送のタイミングを合わせるように前記複数の基板の搬送計画を作成すること
    を特徴とする請求項１乃至４の何れか一項に記載の半導体製造装置。
  6. 前記スケジュール機能部は、前記複数の搬送モジュールによる前記基板のシリアル搬送を、第１列の搬送と、第２列の搬送と、前記第１列及び前記第２列の列間の搬送とに分けて、前記第１列の搬送を行う第１フェーズ、前記列間の搬送を行う第２フェーズ、及び前記第２列の搬送を行う第３フェーズの順番に前記基板のシリアル搬送が実行されるように前記複数の基板の搬送計画を作成すること
    を特徴とする請求項５記載の半導体製造装置。
  7. 複数の基板に対して所望の処理を行う複数のプロセスモジュールと、前記複数のプロセスモジュールに前記複数の基板をシリアル搬送する複数の搬送モジュールと、を有する半導体製造装置の基板搬送方法であって、
    それぞれの前記所望の処理の工程に要する時間の差が許容される時間の範囲内となるようにサイクルタイムを算出し、前記サイクルタイムに基づいて前記複数の基板の搬送計画を作成する工程と、
    作成した前記搬送計画に従って、前記複数の基板を前記プロセスモジュールでシリアル搬送するように前記複数の搬送モジュールを制御する工程と、
    を有する基板搬送方法。
  8. 複数の基板に対して所望の処理を行う複数のプロセスモジュールと、前記複数のプロセスモジュールに前記複数の基板をシリアル搬送する複数の搬送モジュールと、を有する半導体製造装置を、
    それぞれの前記所望の処理の工程に要する時間の差が許容される時間の範囲内となるようにサイクルタイムを算出し、前記サイクルタイムに基づいて前記複数の基板の搬送計画を作成するスケジュール機能部、
    作成した前記搬送計画に従って、前記複数の基板を前記プロセスモジュールでシリアル搬送するように前記複数の搬送モジュールを制御する搬送制御機能部、
    として機能させるためのプログラム。
JP2020158377A 2020-09-23 2020-09-23 半導体製造装置、基板搬送方法及びプログラム Pending JP2022052165A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020158377A JP2022052165A (ja) 2020-09-23 2020-09-23 半導体製造装置、基板搬送方法及びプログラム
KR1020210121483A KR102640519B1 (ko) 2020-09-23 2021-09-13 반도체 제조 장치, 기판 반송 방법 및 프로그램
TW110134025A TW202225074A (zh) 2020-09-23 2021-09-13 半導體製造裝置、基板搬送方法及程式
CN202111085963.2A CN114256099A (zh) 2020-09-23 2021-09-16 半导体制造装置、基片输送方法和程序
US17/481,973 US11908712B2 (en) 2020-09-23 2021-09-22 Semiconductor manufacturing apparatus, substrate transfer method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020158377A JP2022052165A (ja) 2020-09-23 2020-09-23 半導体製造装置、基板搬送方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2022052165A true JP2022052165A (ja) 2022-04-04

Family

ID=80740768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020158377A Pending JP2022052165A (ja) 2020-09-23 2020-09-23 半導体製造装置、基板搬送方法及びプログラム

Country Status (5)

Country Link
US (1) US11908712B2 (ja)
JP (1) JP2022052165A (ja)
KR (1) KR102640519B1 (ja)
CN (1) CN114256099A (ja)
TW (1) TW202225074A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144755A (ja) * 1991-09-27 1993-06-11 Fuji Electric Co Ltd 半導体製造装置制御システム
US6768930B2 (en) * 1998-12-31 2004-07-27 Asml Holding N.V. Method and apparatus for resolving conflicts in a substrate processing system
JP2001093955A (ja) * 1999-09-24 2001-04-06 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
WO2001054187A1 (fr) * 2000-01-17 2001-07-26 Ebara Corporation Appareil de commande de transfert de tranches et procede de transfert de tranches
JP2001351848A (ja) * 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
WO2002047153A1 (fr) * 2000-12-08 2002-06-13 Tokyo Electron Limited Systeme de traitement de semi-conducteurs et procede de transfert de pieces
JP3862596B2 (ja) * 2002-05-01 2006-12-27 東京エレクトロン株式会社 基板処理方法
JP4568231B2 (ja) * 2003-12-01 2010-10-27 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP4353903B2 (ja) * 2005-01-07 2009-10-28 東京エレクトロン株式会社 クラスタツールの処理システム
JP6044977B2 (ja) * 2011-06-30 2016-12-14 国立大学法人 筑波大学 最適指標生成装置、最適指標生成方法、最適指標生成プログラム及び最適指標生成サーバ
JP5928283B2 (ja) * 2012-09-28 2016-06-01 東京エレクトロン株式会社 基板処理装置、基板搬送方法及び記憶媒体
CN105446281B (zh) * 2014-09-01 2019-04-26 中芯国际集成电路制造(上海)有限公司 工艺腔室的派货方法和系统
JP7149748B2 (ja) 2018-07-04 2022-10-07 東京エレクトロン株式会社 基板処理システム、基板搬送方法、および制御プログラム

Also Published As

Publication number Publication date
KR102640519B1 (ko) 2024-02-23
KR20220040390A (ko) 2022-03-30
US11908712B2 (en) 2024-02-20
CN114256099A (zh) 2022-03-29
US20220093425A1 (en) 2022-03-24
TW202225074A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
JP5187274B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR102242431B1 (ko) 기판 처리 시스템, 기판 반송 방법, 및 제어 프로그램
US7934880B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4687682B2 (ja) 塗布、現像装置及びその方法並びに記憶媒体
US7491662B2 (en) Substrate processing apparatus
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
KR20200133671A (ko) 기판 처리 장치 및 기판 처리 방법
JP2022052165A (ja) 半導体製造装置、基板搬送方法及びプログラム
JPH1187466A (ja) 被処理体のデッドロック回避方法及び処理装置
JP5348290B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR101010157B1 (ko) 기판 처리 시스템 및 기판 처리 방법
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR102166348B1 (ko) 이송 장치의 동작 제어 방법
KR102660270B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
JP2023148823A (ja) 基板処理システム、制御装置および基板搬送処理方法
JP2000332080A (ja) 被処理物の製造方法と製造装置
JP4657528B2 (ja) 処理システムおよび処理方法
KR102181492B1 (ko) 이송 장치의 동작 제어 방법
JP2023128504A (ja) 基板搬送方法、および半導体製造システム
JP2022173120A (ja) 基板処理装置、基板搬送方法
JP2009217623A (ja) 搬送制御方法及びこの制御方法を実施する搬送制御装置
JP2005136021A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513