KR102660270B1

KR102660270B1 - 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램

Info

Publication number: KR102660270B1
Application number: KR1020210145326A
Authority: KR
Inventors: 다카후미 마츠하시; 도시하루 히라타; 미노루 나가사와; 구니오 다카노
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2020-11-10
Filing date: 2021-10-28
Publication date: 2024-04-23
Also published as: KR20220063727A; JP2022076547A; TW202234188A; US20220148898A1

Abstract

[과제] 스루풋 저하를 충분히 억제하면서, 복수의 기판에 대해서 보다 균일성이 높은 처리를 행하는 것이 가능한 기술을 제공한다.
[해결 수단] 복수의 기판에 대해서 처리를 행하는 기판 처리 시스템은, 각각 소정의 처리를 행하는 복수의 처리 모듈을 갖는 처리부와, 복수의 처리 모듈의 각각에 대해서 기판을 반송하는 반송 장치를 갖는 반송부와, 복수의 기판을 유지하고, 처리부에 대해 기판을 반출입하는 반출입부와, 처리부, 반출입부 및 반송부를 제어하는 제어부를 구비하고, 제어부는, 반출입부로부터 처리부로 순차 반입된 복수의 기판이, 복수의 처리 모듈에 대해서, 순차 시리얼로 반송되도록 반송부를 제어하고, 또한, 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판의 대기 기간을 설정 가능한 대기 모드 설정부를 가진다.

Description

기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램{SUBSTRATE PROCESSING SYSTEM, SUBSTRATE PROCESSING METHOD, AND CONTROL PROGRAM}

본 개시는, 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램에 관한 것이다.

복수의 기판에 대해서 처리를 행하는 기판 처리 시스템으로서, 각각 소정의 처리를 행하는 복수의 처리 모듈과, 이들 복수의 처리 모듈에 대해서 기판을 반송하는 반송 기구를 갖고, 복수의 처리 모듈에 대해서, 기판을 순차 시리얼로 반송하도록 제어하는 것이 제안되고 있다(예를 들면 특허 문헌 1). 또, 특허 문헌 2에는, 이러한 시리얼 반송의 기판 처리 시스템에 있어서, 기판을 반출입하는 반출입부로부터 복수의 처리 모듈을 갖는 처리부로 기판을 반출할 때의 인터벌을 설정하고, 스루풋(throughput)의 저하를 억제하면서, 기판에 따른 처리 결과의 불균일을 억제하는 것이 제안되고 있다.

[특허 문헌 1] 일본 특허 제6160614호 공보 [특허 문헌 2] 일본 특개 2020－9837호 공보

본 개시는, 스루풋 저하를 충분히 억제하면서, 복수의 기판에 대해서 보다 균일성이 높은 처리를 행하는 것이 가능한 기술을 제공한다.

본 개시의 일 실시 형태에 따른 기판 처리 시스템은, 복수의 기판에 대해서 처리를 행하는 기판 처리 시스템으로서, 각각 소정의 처리를 행하는 복수의 처리 모듈을 갖는 처리부와, 상기 복수의 처리 모듈의 각각에 대해서 기판을 반송하는 반송 장치를 갖는 반송부와, 복수의 기판을 유지하고, 상기 처리부에 대해 기판을 반출입하는 반출입부와, 상기 처리부, 상기 반출입부 및 상기 반송부를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 반출입부로부터 상기 처리부로 순차 반입된 복수의 기판이, 상기 복수의 처리 모듈에 대해서, 순차 시리얼로 반송되도록 상기 반송부를 제어하고, 또한, 상기 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판의 대기 기간을 설정 가능한 대기 모드 설정부를 가진다.

본 개시에 의하면, 스루풋 저하를 충분히 억제하면서, 복수의 기판에 대해서 보다 균일성이 높은 처리를 행하는 것이 가능한 기술이 제공된다.

도 1은 일 실시 형태에 따른 기판 처리 시스템을 나타내는 개략 단면도이다.
도 2는 일 실시 형태에 따른 기판 처리 시스템에 있어서의 기판의 반송 경로를 나타내는 개략 단면도이다.
도 3은 일 실시 형태에 따른 기판 처리 시스템에 있어서의 제어부의 하드웨어 구성의 일례를 나타내는 블록도이다.
도 4는 일 실시 형태에 따른 기판 처리 시스템에 있어서의 제어부의 기능 블록도이다.
도 5는 타이밍 시프트 반송의 예를 설명하는 도면이다.
도 6은 「처리 후 대기 모드」의 처리 모듈의 구체적인 타임 차트를 나타내는 도면이다.
도 7은 「처리 전 대기 모드」의 처리 모듈의 구체적인 타임 차트를 나타내는 도면이다.
도 8은 「즉시 반출 모드(대기 없음 모드)」의 처리 모듈의 구체적인 타임 차트를 나타내는 도면이다.
도 9는 「처리 후 대기 모드」의 처리 모듈에 있어서의 오차 시간의 보정의 일례를 나타내는 도면이다.
도 10은 「처리 후 대기 모드」의 처리 모듈에 있어서의 오차 시간의 보정의 다른 예를 나타내는 도면이다.
도 11은 반입 시간 종료가 상정보다 빠른 경우의 오차 시간의 보정의 일례를 나타내는 도면이다.
도 12는 「처리 전 대기 모드」의 처리 모듈에 있어서, 반입 시간 종료가 상정보다 늦는 경우의 오차 시간의 보정의 일례를 나타내는 도면이다.
도 13은 반출 시간 종료가 상정보다 빠른 경우의 오차 시간의 보정의 일례를 나타내는 도면이다.

이하, 첨부 도면을 참조하여 실시 형태에 대해 설명한다.

도 1은 일 실시 형태에 따른 기판 처리 시스템을 나타내는 개략 단면도이다.

이 기판 처리 시스템(1)은, 기판 W에 대해서 복수의 처리를 실시하는 것으로, 처리부(2)와, 반송부(3)와, 반출입부(4)와, 제어부(5)를 가진다. 기판은 특히 한정되지 않지만, 예를 들면 반도체 웨이퍼이다.

처리부(2)는, 기판 W에 대해서 진공 처리를 실시하는 복수(본 예에서는 10개)의 처리 모듈 PM1~PM10을 가진다.

반송부(3)는, 복수의 처리 모듈 PM1~PM10에 대해서 기판 W를 순차 반송한다. 반송부(3)는 복수의 반송 모듈 TM1~TM5를 가진다. 반송 모듈 TM1~TM5는, 각각 진공으로 유지되는 평면 형상이 육각 형상인 용기(30a), (30b), (30c), (30d), (30e)와, 각 용기 내에 마련된 다관절 구조의 반송 장치(31a), (31b), (31c), (31d), (31e)를 가진다. 반송 모듈 TM1~TM5의 반송 장치 사이에는, 각각 반송 버퍼로서의 수수부(41), (42), (43), (44)가 마련되어 있다. 반송 모듈 TM1~TM5의 용기(30a), (30b), (30c), (30d), (30e)는 연통하여 하나의 반송실(12)을 구성한다. 반송실(12)은 도면 내 Y 방향으로 연장하고 있고, 처리 모듈 PM1~PM10는, 개폐 가능한 게이트 밸브 G를 통하여 반송실(12)의 양측으로 5개씩 접속되어 있다. 처리 모듈 PM1~PM10의 게이트 밸브 G는, 처리 모듈에 반송 모듈이 액세스할 때에는 열리고, 처리를 행하고 있을 때에는 닫혀진다.

반출입부(4)는, 처리부(2)의 일단 측에 접속되어 있다. 반출입부(4)는, 대기 반송실(EFEM)(21)과, 대기 반송실(21)에 접속된, 3개의 로드 포트(22), 얼라이너 모듈(23), 및 2개의 로드 록 모듈 LLM1 및 LLM2와, 대기 반송실(21) 내에 마련된 대기 반송 장치(24)를 가진다.

대기 반송실(21)은, 도면 중 X 방향을 긴 방향으로 하는 직방체 형상을 이루고 있다. 3개의 로드 포트(22)는, 대기 반송실(21)의 처리부(2)와는 반대 측의 긴 변 벽부에 마련되어 있다. 각 로드 포트(22)는 탑재대(25)와 반송구(26)를 갖고, 탑재대(25)에 복수의 기판을 수용하는 기판 수용 용기인 FOUP(20)이 탑재되고, 탑재대(25) 상의 FOUP(20)은, 반송구(26)를 통하여 대기 반송실(21)에 밀폐된 상태로 접속된다.

얼라이너 모듈(23)은, 대기 반송실(21)의 한쪽의 짧은 변 벽부에 접속되어 있다. 얼라이너 모듈(23)에 있어서, 기판 W의 얼라이먼트가 행해진다.

2개의 로드 록 모듈 LLM1 및 LLM2는, 대기압인 대기 반송실(21)과 진공 분위기인 반송실(12) 사이에서 기판 W의 반송을 가능하게 하기 위한 것으로, 대기압과, 반송실(12)과 동일한 정도의 진공 사이에서 압력 가변으로 되어 있다. 2개의 로드 록 모듈 LLM1 및 LLM2는, 각각 2개의 반송구를 갖고 있고, 한쪽의 반송구가 대기 반송실(21)의 처리부(2) 측의 긴 변 벽부에 게이트 밸브 G2를 통하여 접속되고, 다른 쪽의 반송구가 게이트 밸브 G1을 통하여 처리부(2)의 반송실(12)에 접속되어 있다. 로드 록 모듈 LLM1은 기판 W를 반출입부(4)로부터 처리부(2)에 반송할 때에 이용되고, 로드 록 모듈 LLM2는 기판 W를 처리부(2)로부터 반출입부(4)에 반송할 때에 이용된다. 또한, 로드 록 모듈 LLM1 및 LLM2에서, 디가스 처리 등의 처리를 행하도록 해도 괜찮다.

대기 반송실(21) 내의 대기 반송 장치(24)는, 다관절 구조를 갖고 있고, 로드 포트(22) 상의 FOUP(20), 얼라이너 모듈(23), 로드 록 모듈 LLM1 및 LLM2에 대한 기판 W의 반송을 행한다. 구체적으로는, 대기 반송 장치(24)는, 로드 포트(22)의 FOUP(20)으로부터 미처리의 기판 W를 취출하여, 얼라이너 모듈(23)로 반송하고, 얼라이너 모듈(23)으로부터 로드 록 모듈 LLM1로 기판 W를 반송한다. 또, 대기 반송 장치(24)는, 처리부(2)로부터 로드 록 모듈 LLM2에 반송된 처리 후의 기판 W를 수취하여, 로드 포트(22)의 FOUP(20)으로 기판 W를 반송한다. 또한, 도 1에서는, 대기 반송 장치(24)의 기판 W를 수취하는 픽이 1개인 예를 나타내고 있지만, 픽이 2개여도 좋다.

상기 처리부(2)에 있어서는, 반송실(12)의 한쪽 측에, 로드 록 모듈 LLM1 측으로부터 순서대로, 처리 모듈 PM1, PM3, PM5, PM7, PM9가 배치되고, 반송실(12)의 다른 쪽 측에, 로드 록 모듈 LLM2 측으로부터 순서대로, 처리 모듈 PM2, PM4, PM6, PM8, PM10이 배치되어 있다. 또, 반송부(3)에 있어서는, 로드 록 모듈 LLM1 및 LLM2 측으로부터 순서대로 반송 모듈 TM1, TM2, TM3, TM4, TM5가 배치되어 있다.

반송 모듈 TM1의 반송 기구(31a)는, 로드 록 모듈 LLM1 및 LLM2, 처리 모듈 PM1 및 PM2, 및 수수부(41)에 액세스 가능하다. 반송 모듈 TM2의 반송 기구(31b)는, 처리 모듈 PM1, PM2, PM3, 및 PM4, 및 수수부(41) 및 (42)에 액세스 가능하다. 반송 모듈 TM3의 반송 기구(31c)는, 처리 모듈 PM3, PM4, PM5, 및 PM6, 및 수수부(42) 및 (43)에 액세스 가능하다. 반송 모듈 TM4의 반송 기구(31d)는, 처리 모듈 PM5, PM6, PM7, 및 PM8, 및 수수부(43) 및 (44)에 액세스 가능하다. 반송 모듈 TM5의 반송 기구(31e)는, 처리 모듈 PM7, PM8, PM9, 및 PM10, 및 수수부(44)에 액세스 가능하다.

반송부(3)의 반송 모듈 TM1~TM5 및 대기 반송 장치(24)가 상기와 같이 구성되어 있기 때문에, 도 2에 나타내는 바와 같이, FOUP(20)으로부터 취출된 기판 W는, 처리부(2)에 있어서 대략 U자 형상의 경로 P를 따라 일 방향으로 시리얼로 반송되어 각 처리 모듈에서 처리되고, FOUP(20)에 되돌려진다. 즉, 기판 W는, 처리 모듈 PM1, PM3, PM5, PM7, PM9, PM10, PM8, PM6, PM4, PM2의 순서로 반송되어 각각의 처리 모듈에서 소정의 처리가 이루어진다.

기판 처리 시스템(1)은, 예를 들면, MRAM(Magnetoresistive Random Access Memory)에 이용되는 적층막(MTJ막)의 제조에 이용할 수가 있다. MTJ막의 제조에는, 전(前) 세정 처리, 성막 처리, 산화 처리, 가열 처리, 냉각 처리 등의 복수의 처리가 존재하고, 이들 처리의 각각을, 처리 모듈 PM1~PM10에서 행한다.

제어부(5)는, 기판 처리 시스템(1)의 각 구성부, 예를 들면, 반송부(3)의 반송 모듈 TM1~TM5(반송 장치(31a)~(31e)), 및 대기 반송 장치(24), 처리 모듈 PM1~PM10, 로드 록 모듈 LLM1 및 LLM2, 반송실(12), 게이트 밸브 G, G1, G2 등을 제어한다. 제어부(5)는, 전형적으로는 컴퓨터이다. 도 3에 제어부(5)의 하드웨어 구성의 일례를 나타낸다. 제어부(5)는, 주 제어부(101)와, 키보드, 마우스 등의 입력 장치(102)와, 프린터 등의 출력 장치(103)와, 표시 장치(104)와, 기억 장치(105)와, 외부 인터페이스(106)와, 이들을 서로 접속하는 버스(107)를 구비하고 있다. 주 제어부(101)는, CPU(중앙 처리 장치)(111), RAM(112) 및 ROM(113)을 갖고 있다. 기억 장치(105)는, 제어에 필요한 정보의 기록 및 판독을 행하도록 되어 있다. 기억 장치(105)에는, 컴퓨터 판독 가능한 기억 매체를 갖고 있고, 기억 매체에는, 기판 W에 대한 처리의 처리 레시피 등이 기억되어 있다.

제어부(5)에서는, CPU(111)가, RAM(112)을 작업 영역으로서 이용하여, ROM(113) 또는 기억 장치(105)의 기억 매체에 저장된 프로그램을 실행하는 것에 의해, 기판 처리 시스템(1)에 있어서 기판 W의 처리를 실행시킨다.

도 4는, 제어부(5)의 기능 블록도이다. 제어부(5)는, 반송 제어부(121)와, 프로세스 제어부(122)와, 반송 관련 설정부(123)와, 대기 모드 설정부(124)와, 대기 시간 설정부(125)와, 오차 시간 검출·보정부(126)를 가진다. 반송 관련 설정부(123)는 반송 제어부(121)에 접속되고, 대기 모드 설정부(124)와, 대기 시간 설정부(125)와, 오차 시간 검출·보정부(126)는 프로세스 제어부(122)에 접속되어 있다. 또한, 제어부(5)는, 이것 이외의 기능부도 갖고 있지만, 여기에서는 설명을 생략 한다.

반송 제어부(121)는, 반송 모듈 TM1~TM5(반송 장치(31a)~(31e)), 및 대기 반송 장치(24)를 제어한다. 구체적으로는, 기판 W가 FOUP(20)으로부터 반출되어, 얼라이너 모듈(23), 로드 록 모듈 LLM1을 경유하여 처리부(2)에 이르고, 각 처리 모듈에 순차 반송되고, 로드 록 모듈 LLM2를 경유하여 FOUP(20)에 돌아오도록 제어한다. 또한, 모든 처리 모듈을 경유한 반송 경로로 할 필요는 없고, 반송 모드가 도중의 처리 모듈로부터 U자 반송하는 등의 다른 반송 경로로 되도록 제어해도 좋다. 반송 제어부(121)는, 타이머를 내장하고 있다.

반송 제어부(121)는, 기억 장치(105)에 기억된 과거의 프로세스 시간과 반송 시간의 실적 시간을 반송 개시 시의 스케줄 예측에 사용하고, 반송 스케줄을 작성한다. 이때, 각 반송 모듈의 반송 장치는 복수의 처리 모듈에 대응하고 있기 때문에, 반송 장치가 복수의 처리 모듈에서 쟁탈이 되지 않도록(경합하지 않도록) 반송 스케줄을 작성한다.

본 실시 형태에서는, 이러한 반송 제어 수법으로서, 예를 들면, 처리 모듈 PM1~PM10에 대한 복수의 기판 W의 일련의 반송을, 한 묶음의 반송 단위인 복수의 반송 페이즈로 나누고, 반송 페이즈마다 반송 타이밍을 비키어 놓도록 제어하는 것을 이용한다. 이러한 반송을, 이하, 타이밍 시프트 반송이라고 부른다. 구체적으로는, 예를 들면, 도 5에 나타내는 바와 같이, 오른쪽 열, 열 간(PM9로부터 PM10로의 반송), 왼쪽 열의 3개 반송 페이즈로 나누고, 최초로 페이즈 1의 오른쪽 열의 기판 반송을 행하고, 다음에 페이즈 2의 열 간을 행하고, 다음에 페이즈 3의 왼쪽 열의 반송을 행하도록 반송을 제어한다. 도 5에서는, 처리부(2)의 일부를 나타내고 있다. 이때, 페이즈 1 및 페이즈 3에서는, 복수의 반송 장치를 동기시켜 기판 반송을 행하는 것이 바람직하다. 또한, 반송 페이즈의 분할 방법 및 반송 페이즈의 수는 상기 예에 한정하는 것은 아니다. 타이밍 시프트 반송을 실시하기 위해서는, 후술하는 바와 같이, 각 처리 모듈의 기판 W의 체재 시간이 적절히 제어되고 있는 것이 바람직하다.

반송 관련 설정부(123)는, 반송 제어부(121)에 대해, 반송 경로 등의 반송의 모드의 설정이나, 반송 페이즈의 설정, 또한 대기 반송 장치(24)에 의한 기판 반출의 인터벌의 설정 등, 반송 관련의 설정을 행할 수 있도록 구성되어 있다.

프로세스 제어부(122)는, 기억 장치(105)의 기억 매체에 기억된 처리 레시피에 근거하여, 처리 모듈 PM1~PM10의 처리를 제어한다. 처리 모듈 PM1~PM10은, 각각 개별의 콘트롤러를 갖고 있고, 프로세스 제어부(122)는, 이들 콘트롤러를 통하여 처리 모듈 PM1~PM10을 제어한다. 또, 프로세스 제어부(122)는, 각 처리 모듈의 처리 시간의 길이의 차이 등에 의한 다음의 처리까지의 대기 시간의 불균일을 억제하도록, 각 처리 모듈 내에서 기판 W를 대기 가능하게 제어한다. 프로세스 제어부(122)도 타이머를 내장하고 있다.

대기 모드 설정부(124)는, 각 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판 W의 대기 기간을 설정 가능하다. 구체적으로는, 대기 모드 설정부(124)는, 처리 모듈의 처리의 내용에 따라 적절한 타이밍으로 대기 기간이 설정된 복수의 대기 모드 중 어느 하나를 선택할 수 있도록 구성되어 있다. 대기 기간의 타이밍이 설정된 대기 모드로서는, 「처리 후 대기 모드」, 「처리 전 대기 모드」, 「즉시 반출 모드(대기 없음 모드)」가 있다.

「처리 후 대기 모드」는, 처리를 행한 후에 그 처리 모듈에서 기판 W를 대기시키는 모드이다. 이 대기 모드는, 처리 후의 기판의 대기가 처리에 영향을 주지 않는 처리 모듈에 적용된다. 「처리 후 대기 모드」의 구체적인 타임 차트는 도 6과 같이 된다. A는 대응하는 처리 모듈의 전체의 시간인 사이클 타임이며, 반입 시간 B, 처리 시간 C, 대기 시간 D1, 반출 시간 E의 순서로 진행한다.

「처리 전 대기 모드」는, 처리를 행하기 전에 그 처리 모듈에서 기판 W를 대기시키는 모드이다. 이 대기 모드는, 가열 처리나 냉각 처리와 같은 온도 의존 처리와 같은, 처리 종료 후에 대기하면 처리에 영향을 주지만, 처리 개시 전의 기판의 대기가 처리에 영향을 주지 않는 처리 모듈에 적용된다. 「처리 전 대기 모드」의 구체적인 타임 차트는 도 7과 같이 된다. A는 대응하는 처리 모듈의 전체의 시간인 사이클 타임이며, 반입 시간 B, 대기 시간 D2, 처리 시간 C, 반출 시간 E의 순서로 진행한다.

「즉시 반출 모드」는, 기판 W의 대기를 행하지 않는 모드이다. 이 대기 모드는, 산화 프로세스와 같이, 기판 W가 그 처리 모듈에 체재하는 것만으로 프로세스 특성이 바뀌어 버리는 처리 모듈에 적용된다. 「즉시 반출 모드」의 구체적인 타임 차트는 도 8과 같이 된다. A는 대응하는 처리 모듈에 있어서의 기판 체재 시간인 사이클 타임이며, 반입 시간 B, 처리 시간 C, 반출 시간 E의 순서로 진행한다.

대기 시간 설정부(125)는, 대기 모드 설정부(124)에서 설정되는 대기 모드가 「처리 후 대기 모드」, 「처리 전 대기 모드」의 경우에, 대기 시간을 설정하는 것이다. 대기 시간 설정부(125)는, 각 처리 모듈에 대해, 각 처리 모듈의 기판 W의 체재 시간인 사이클 타임이 최적으로 되도록 대기 시간을 설정한다. 대기 시간은 반송 제어부(121)에서 자동 설정하도록 해도 좋다. 「처리 후 대기 모드」, 「처리 전 대기 모드」의 처리 모듈에 대해, 사이클 타임이 일정하게 되도록 대기 시간을 설정할 수가 있다. 이것에 의해, 상술한 바와 같은 반송 페이즈마다 반송 타이밍을 비키어 놓는 타이밍 시프트 반송을 행하기 쉬워지고, 반송 장치의 쟁탈을 유효하게 방지할 수가 있다. 이 경우는, 처리 모듈의 사이클 타임은, 처리 시간이 가장 긴 처리 모듈의 사이클 타임에 맞추는 것이 바람직하다.

또, 도 5에 나타내는 바와 같이, 오른쪽 열, 열 간, 왼쪽 열의 3개 반송 페이즈로 나누어 타이밍 시프트 반송하는 경우는, 반송이 반환되는 반송 모듈 TM5에 인접하는 처리 모듈 PM9, PM10에 있어서는, 반송 시간 분(반송 시프트 분)만큼 사이클 타임을 짧게 하는 것이 바람직하다.

「즉시 반출 모드」의 처리 모듈은 기판 W의 대기 시간을 가질 수 없기 때문에, 대기 시간의 조정을 행할 수 없지만, 기판 W를 반출한 반송 장치 상에서의 대기 시간, 다음의 처리 모듈에서의 대기 시간을 조정하는 것에 의해, 기판 반송의 최적화를 도모할 수가 있다.

오차 시간 검출·보정부(126)는, 각 처리 모듈에 있어서 발생하는 기판 W의 처리 및/또는 반송의 스케줄에 대한 오차 시간(「어긋남」)을 검출하고, 오차 시간을 보정하는 기능을 가진다. 실제의 기판 W의 반송에서는, 플라스마 처리에 있어서의 플라스마 발화 리트라이(retry) 등에 의한 처리 시간의 불균일이나 반송 오차 등에 의해, 최초로 작성한 스케줄로부터의 오차 시간이 발생하는 경우가 있다. 이러한 오차 시간이 발생하면 소망하는 기판 W의 반송을 행할 수 없게 된다. 이러한 오차 시간에 대해서는, 오차 시간 검출·보정부(126)에 의해, 처리 모듈에 있어서 기판에 발생한 오차 시간을 검출하고, 오차 시간을 보정하는 신호를 반송 제어부(121)에 송신하여, 오차를 보정할 수가 있다. 오차 시간을 검출하는 타이밍은, 처리 모듈로의 반입 완료 후, 처리 모듈에서의 처리 완료 후, 처리 모듈로부터의 반출 완료 후로 할 수가 있다.

「처리 후 대기 모드」의 처리 모듈에 있어서, 오차 시간의 보정은, 오차 시간에 따라 기판 W의 대기 시간을 단축 또는 연장하는 것에 의해 행할 수 있다. 예를 들면, 처리 시간이 처리 레시피의 예정 시간보다 길어졌을 경우, 도 9에 나타내는 바와 같이, 길어진 시간 C1만큼 대기 시간 D1를 단축하도록 보정할 수가 있다. 반대로 처리 시간이 처리 레시피의 예정 시간보다 짧아졌을 경우, 도 10에 나타내는 바와 같이, 처리 시간이 짧아진 시간 C2만큼 대기 시간을 연장하도록 보정할 수가 있다. 처리 시간의 연장 분이 대기 시간보다 길어졌을 경우는, 다음의 보정의 타이밍(기판을 반출하는 반송 모듈 또는 다음의 처리 모듈에서의 보정 타이밍)에서 보정할 수가 있다.

「처리 전 대기 모드」의 처리 모듈의 경우, 처리 시간이 단축 또는 연장된 때에는, 기판의 대기 시간의 조정으로 보정할 수 없지만, 다음의 보정의 타이밍(기판을 반출하는 반송 모듈 또는 다음의 처리 모듈에서의 보정 타이밍)에서 보정할 수가 있다.

반입 시간 종료가 상정보다 빠른 경우, 대기 모드에 관계없이, 도 11과 같이 처리 전에 대기 시간 F를 넣는 것에 의해 보정할 수가 있다. 반입 시간 종료가 상정보다 늦는 경우, 「처리 전 대기 모드」에서는, 도 12에 나타내는 바와 같이, 늦어진 시간 B1만큼 처리 전 대기 시간을 단축한다. 늦어진 정도가 처리 전 대기 시간을 넘은 경우, 넘은 정도를 다음의 보정 타이밍에서 보정할 수가 있다. 「처리 후 대기 모드」에서 반입 시간 종료가 상정보다 늦는 경우는, 다음의 보정 타이밍에서 보정할 수가 있다.

반출 시간 종료가 상정보다 빠른 경우, 도 13에 나타내는 바와 같이, 빠른 정도만큼 반송 모듈에서 대기 시간 G를 입력한다. 반출 시간 종료가 상정보다 늦는 경우, 다음의 보정 타이밍에서 보정할 수가 있다.

「즉시 반출 모드」의 처리 모듈의 경우는, 처리 모듈 내에 대기 시간이 없기 때문에, 그 처리 모듈에서는 시간 보정을 할 수 없다. 이 경우는, 그것보다 후의 처리 모듈의 대기 시간을 사용하여 보정할 수가 있다.

그러나, 「즉시 반출 모드」의 처리 모듈에 있어서 「어느 기판」에 대해 처리가 늦어진 경우, 곧바로 「다음의 기판」을 그 처리 모듈에 반송하면, 그 처리 모듈에서의 「다음의 기판」의 처리가 끝난 시점에서 다음의 처리 모듈이 비지 않고 「다음의 기판」을 반출할 수 없는 사태가 생기는 경우가 있다. 예를 들면, 처리 모듈 PM1→반송 모듈 TM2(반송 장치(31b))→처리 모듈 PM3→반송 모듈 TM3(반송 장치(31c))→처리 모듈 PM5와 같은 반송 경로로 기판 W를 반송하고, 처리 모듈 PM3가 「즉시 반출 모드」의 경우를 상정한다. 처리 모듈 PM3의 처리 레시피 상의 처리 시간을 200초, 처리 모듈 PM3의 개시 시에, 처리 모듈 PM5에서 처리 레시피가 진행되고 있어야 할 시간을 50초로 한다. 이 조건에서, 예를 들면 처리 모듈 PM3의 처리 시간이 50초 늦어진 경우, 「다음의 기판」을 곧바로 처리 모듈 PM1로부터 처리 모듈 PM3에 반송해 버리면, 250초 경과하지 않으면 처리 모듈 PM5가 비지 않는다. 이 때문에, 「다음의 기판」을 처리 모듈 PM5에 반출할 수 없게 된다. 이러한 경우는, 「다음의 기판」을 처리 모듈 PM1 또는 반송 모듈 TM2에서 대기시키고, 처리 모듈 PM5의 처리 레시피가 소기의 기간 진행되고 있다고 판단된 시점에서 「다음의 기판」을 처리 모듈 PM3에 반송한다.

또한, 이러한 전(前)의 처리 모듈에 의한 대기 시간 조정은, 상술한 바와 같이 타이밍 시프트 반송을 행하는 경우에 기판의 체재 시간(사이클 타임)을 짧게 하는 처리 모듈 PM9나 PM10에서도 채용할 수가 있다.

다음에, 이상과 같이 구성된 기판 처리 시스템(1)에 있어서의 처리 동작에 대해 설명한다. 이하의 처리 동작은 제어부(5)에 의한 제어 아래 실행된다.

우선, 대기 반송 장치(24)에 의해 로드 포트(22) 상의 FOUP(20)으로부터 기판 W가 취출되고, 얼라이너 모듈(23)에 반송된다. 얼라이너 모듈(23)에서 기판 W가 얼라이먼트된 후, 기판 W는, 대기 반송 장치(24)에 의해 취출되고, 로드 록 모듈 LLM1에 반송된다. 이때 로드 록 모듈 LLM1은 대기압이고, 기판 W를 수취한 후, 진공 배기된다.

그 후, 반송부(3)에 있어서의 반송 모듈 TM1의 반송 기구(31a)에 의해, 기판 W가 로드 록 모듈 LLM1 내로부터 취출되고, 처리 모듈 PM1에 반송된다. 그리고, 처리 모듈 PM1에서 기판 W에 대해서 소정의 처리가 실행된다. 그후, 기판 W는, 반송 모듈 TM1~TM5의 반송 기구(31a)~(31e)에 의해, 처리 모듈 PM3, PM5, PM7, PM9, PM10, PM8, PM6, PM4, PM2에 순차 반송되고, 이들 처리 모듈에서 순차 소정의 처리가 행해진다. 기판 W는, 처리 모듈 PM2에서의 처리가 종료한 후, 반송 모듈 TM1의 반송 기구(31a)에 의해 로드 록 모듈 LLM2에 반송된다. 이때 로드 록 모듈 LLM2는 진공이며, 기판 W를 수취한 후, 대기 개방된다.

그 후, 로드 록 모듈 LLM2 내의 기판 W는, 대기 반송 장치(24)에 의해 로드 포트(22)의 FOUP(20) 내에 반송된다.

이상과 같은 일련의 처리를, 복수 매의 기판 W에 대해서 반복해 행한다.

종래, 이런 종류의 기판 처리 시스템에 있어서의 반송계는, 반송 효율을 중시하고, 트리거 반송에 의해 복수의 기판을 최단의 시간에 연속적으로 반송하도록 제어되고 있었다.

그러나, 각 처리 모듈의 처리 시간은 일정하지 않고, 1매째의 기판은 대기 시간 없이 반송할 수 있었다고 해도, 2매째 이후의 기판은, 레시피 시간이 긴 처리 모듈보다 전의 처리 모듈에서 대기하지 않을 수 없고, 이것에 의해, 프로세스 결과가 다른 경우가 있다.

예를 들면, MRAM의 MTJ막의 제조의 경우에는, 전(前) 세정 처리, 성막 처리, 산화 처리, 가열 처리, 냉각 처리 등의 복수의 처리가 존재한다. 따라서, 2매째 이후의 기판은, 처리 모듈 PM7에서의 선행 기판의 처리가 종료할 때까지 처리 모듈 PM1, PM3, PM5에서 대기하게 된다.

이때, 대기하는 처리 모듈 PM1, PM3, PM5에서 기판에 대해서 행해지는 처리가, 산화 처리나 냉각 처리 등의, 대기 중에 기판 상태를 변화시킬 가능성이 있는 처리의 경우, 1매째의 기판과 2매째 이후의 기판에서 열 이력이 다르기 때문에, 프로세스 결과가 다른 경우가 있다.

특허 문헌 2에는, 이러한 문제를, 스루풋을 저하시키지 않고 해결하는 기술로서 반출입부로부터 기판을 반출한 후, 다음의 기판을 반출할 때까지의 사이에 소망하는 기간 인터벌을 설정하는 기술이 제안되고 있다.

그러나, 특허 문헌 2의 기술에서는, 처리 모듈에 있어서의 조정은 행하지 않기 때문에, 일련의 처리를 행하고 있을 때에, 처리 모듈에 있어서 에러나 돌발적인 지연이 생긴 경우, 예기치 못한 기판 대기가 생겨, 처리의 불균일을 충분히 억제하는 것이 곤란하게 되는 경우가 있다. 또, 이와 같이 처리 모듈에 있어서 에러나 돌발적인 지연이 생기고 기판의 반송이 흐트러졌을 경우, 반송 장치가 복수의 처리 장치에서 쟁탈로 되는 경우가 있고, 이것에 의해서도 기판 대기가 생겨 처리의 균일성이나 스루풋이 충분하지 않은 경우가 생긴다.

그래서, 본 실시 형태에서는, 제어부(5)가, 각 처리 모듈에 대해, 그 처리의 내용에 대응하여, 대기 모드 설정부(124)에게 적절한 타이밍으로 기판 W의 대기 기간을 설정할 수 있는 기능을 갖게 한다. 구체적으로는, 대기 모드 설정부(124)를, 처리 모듈의 처리의 내용에 따라 적절한 타이밍으로 대기 기간이 설정된 복수의 대기 모드를 갖고, 어느 하나의 대기 모드를 선택할 수 있도록 한다. 대기 모드로서 「처리 후 대기 모드」, 「처리 전 대기 모드」, 「즉시 반출 모드(대기 없음 모드)」를 설정하고, 어느 하나의 대기 모드를 선택할 수 있도록 한다.

이것에 의해, 각 처리 모듈에서 기판 W의 처리에 영향을 주지 않고 기판 반송의 버퍼를 얻을 수 있고, 처리 시간이 긴 처리 모듈의 전에 기판이 체류하는 것을 억제할 수가 있다. 이 때문에, 스루풋을 높게 유지한 채 기판 처리의 불균일을 효과적으로 억제할 수가 있다. 그리고, 산화 프로세스와 같이, 기판 W가 그 처리 모듈에 체재하는 것만으로 프로세스 특성이 바뀌어 버리는 처리 모듈에 대해서는, 기판의 대기를 행하지 않는 「즉시 반출 모드」로 설정하는 것에 의해, 기판 처리의 불균일을 억제할 수가 있다.

이 경우에, 대기 시간 설정부(125)에 의해 처리 모듈에서의 기판 대기 시간을 설정할 수 있으므로, 각 처리 모듈에서의 기판 체재 시간인 사이클 타임을 최적으로 할 수가 있고, 복수의 처리 모듈에 대해 사이클 타임을 일정하게 할 수도 있다.

또, 오차 시간 검출·보정부(126)에 의해, 처리 모듈에 있어서 발생하는 스케줄에 대한 오차 시간(「어긋남」)을 검출하고, 오차 시간을 보정할 수가 있으므로, 처리 모듈에 있어서 오차 시간이 생긴 경우에서도 기판 W의 체류를 지극히 효과적으로 억제할 수 있다. 「즉시 반출 모드」의 처리 모듈의 경우는, 처리 모듈 내에 대기 시간이 없기 때문에, 그 처리 모듈에서는 시간 보정을 할 수 없지만, 그것보다 후의 반송 모듈이나 처리 모듈의 대기 시간을 사용하는 것에 의해 보정할 수가 있다. 또, 「어느 기판」에 대해 「즉시 반출 모드」의 처리 모듈에 있어서 처리가 늦어진 경우, 「다음의 기판」의 처리에 있어서, 해당 처리 모듈보다 전의 처리 모듈로의 반입을, 늦어진 시간에 따라 늦추는 것에 의해, 다음의 기판의 체류를 억제할 수가 있다.

본 실시 형태에서는, 또, 상기 문제에 대해, 반송 장치(31a)~(31e)에 의한 처리 모듈 PM1~PM10에 대한 복수의 기판 W의 일련의 반송을, 한 묶음의 반송 단위인 복수의 반송 페이즈로 나누고, 반송 페이즈마다 반송 타이밍을 비키어 놓는 타이밍 시프트 반송을 행한다. 예를 들면, 도 5에 나타내는 바와 같이, 오른쪽 열, 열 간(PM9로부터 PM10으로의 반송), 왼쪽 열의 3개 반송 페이즈로 나누고, 최초로 페이즈 1의 오른쪽 열의 기판 반송을 하고, 다음에 페이즈 2의 열 간의 반송을 행하고, 다음에 페이즈 3의 왼쪽 열의 반송을 행하도록 반송을 제어할 수가 있다.

이것에 의해, 반송 장치가 복수의 처리 모듈에 대해 다른 타이밍으로 액세스할 수 있으므로, 복수의 처리 모듈에서 쟁탈로 되는 것을 효과적으로 억제할 수가 있다.

이 경우는, 대기 시간 설정부(125)에 의한 기판 대기 시간의 설정에 의해 각 처리 모듈에서의 기판 체재 시간인 사이클 타임을 최적화하여, 각 반송 페이즈에 있어서 반송 타이밍이 일치하도록 하는 것이 바람직하다. 특히, 복수의 처리 모듈의 사이클 타임을 일정하게 하는 것에 의해, 각 반송 페이즈에 있어서의 반송 타이밍을 용이하게 일치시킬 수가 있다. 다만, 반송이 반환되는 반송 모듈 TM5에 인접하는 처리 모듈 PM9, PM10에 있어서는, 타이밍 시프트 반송을 행하기 위해, 반송 시간의 시프트 분만큼 사이클 타임을 짧게 하는 것이 바람직하다. 또, 「즉시 반출 모드」의 처리 모듈에 대해서는, 대기 시간을 마련할 수가 없지만, 기판 W를 반출한 반송 장치 상에서의 대기 시간, 다음의 처리 모듈에서의 대기 시간을 조정하는 것에 의해, 시프트 반송에 대응할 수가 있다.

「즉시 반출 모드」의 처리 모듈이나, 타이밍 시프트 반송을 행하기 위해 사이클 타임을 짧게 하는 처리 모듈에서는, 해당 처리 모듈에서의 기판의 처리가 늦어진 경우, 「다음의 기판」을 전의 처리 모듈 또는 전의 반송 모듈에서 대기시키는 것이 바람직하다. 이것에 의해, 해당 처리 모듈에서의 처리가 늦어진 경우, 「다음의 기판」을 해당 처리 모듈에 바로 반송하는 것에 의한, 해당 처리 모듈에서 처리가 종료한 시점에서 다음의 처리 모듈이 비지 않은 사태가 생기는 것을 방지할 수가 있다.

이상과 같이, 본 실시 형태에 의하면, 각 처리 모듈에 대해, 그 처리의 내용에 따라, 대기 모드 설정부(124)에게 적절한 타이밍으로 기판 W의 대기 기간을 설정할 수 있는 기능을 갖게 한다. 이것에 의해, 각 처리 모듈에서 기판 W의 처리에 영향을 주지 않고 , 처리 시간이 긴 처리 모듈의 전에 기판이 체류하는 것을 억제할 수가 있고, 스루풋을 높게 유지한 채로 기판 처리의 불균일을 효과적으로 억제할 수가 있다. 또, 반송 장치에 의한 복수의 처리 모듈에 대한 복수의 기판의 일련의 반송을, 한 묶음의 반송 단위인 복수의 반송 페이즈로 나누고, 반송 페이즈마다 반송 타이밍을 비키어 놓는 타이밍 시프트 반송을 행한다. 이것에 의해, 반송 장치가 복수의 처리 모듈에 대해 다른 타이밍으로 액세스할 수 있으므로, 복수의 처리 모듈에서 쟁탈로 되는 것을 억제할 수가 있다.

이상, 실시 형태에 대해 설명했지만, 이번 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 하는 것이다. 상기의 실시 형태는, 첨부의 특허 청구의 범위 및 그 주지를 일탈하는 일없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.

예를 들면, 실시 형태의 기판 처리 시스템(1)은 예시에 지나지 않고, 복수의 처리 모듈에 대해서 기판을 순차 시리얼로 반송하여 처리하는 것이면 좋다. 또, 처리의 예로서 MRAM의 MTJ막의 제조를 들었지만, 이것에 한정하는 것은 아니다.

1; 기판 처리 시스템
2; 처리부
3; 반송부
4; 반출입부
5; 제어부
12;반송실
20; FOUP
22; 로드 포토
23; 얼라이너 모듈
24; 대기 반송 장치
31a~31e; 반송 장치
121; 반송 제어부
122; 프로세스 제어부
123; 반송 관련 설정부
124; 대기 모드 설정부
125; 대기 시간 설정부
126; 오차 시간 검출·보정부
LLM1, LLM2; 로드 록 모듈
PM1~PM10; 처리 모듈
TM1~TM5; 반송 모듈
W; 기판

Claims

복수의 기판에 대해서 처리를 행하는 기판 처리 시스템으로서,
각각 소정의 처리를 행하는 복수의 처리 모듈을 갖는 처리부와,
상기 복수의 처리 모듈의 각각에 대해서 기판을 반송하는 반송 장치를 갖는 반송부와,
복수의 기판을 유지하고, 상기 처리부에 대해 기판을 반출입하는 반출입부와,
상기 처리부, 상기 반출입부 및 상기 반송부를 제어하는 제어부
를 구비하고,
상기 제어부는,
상기 반출입부로부터 상기 처리부로 순차 반입된 복수의 기판이, 상기 복수의 처리 모듈에 대해서, 순차 시리얼로 반송되도록 상기 반송부를 제어하고, 또한, 상기 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판의 대기 기간을 설정 가능한 대기 모드 설정부와,
상기 각 처리 모듈에 대해, 대기 시간을 설정하는 대기 시간 설정부와,
상기 각 처리 모듈에 있어서 발생하는 기판의 처리 및/또는 반송의 스케줄에 대한 오차 시간을 검출하고, 상기 각 처리 모듈에 대해 설정된 상기 대기 시간에 오차 시간을 반영하여 보정하는 기능을 갖는 오차 시간 검출·보정부를 갖는 기판 처리 시스템.
제 1 항에 있어서
상기 대기 모드 설정부는, 처리 모듈의 처리의 내용에 따라 적절한 타이밍으로 대기 기간이 설정된 복수의 대기 모드 중 어느 하나를 선택할 수 있도록 구성되어 있는 기판 처리 시스템.
제 2 항에 있어서,
상기 복수의 대기 모드는, 상기 처리 모듈에서 기판의 처리를 행한 후에 해당 처리 모듈에서 기판을 대기시키는 처리 후 대기 모드, 상기 처리 모듈에서 기판의 처리를 행하기 전에 해당 처리 모듈에서 기판을 대기시키는 처리 전 대기 모드, 상기 처리 모듈에서 기판을 대기시키지 않는 대기 없음 모드를 갖는 기판 처리 시스템.
삭제
제 1 항에 있어서,
상기 대기 시간 설정부는, 상기 처리 모듈에 있어서의 기판의 체재 시간이 복수의 상기 처리 모듈에서 일정하게 되도록 상기 대기 시간을 설정하는 기판 처리 시스템.
삭제
제 1 항에 있어서,
상기 오차 시간 검출·보정부는, 상기 처리 모듈에 있어서, 상기 오차 시간에 따라 상기 대기 시간을 단축 또는 연장하는 것에 의해 상기 오차 시간을 보정하는 기판 처리 시스템.
제 1 항에 있어서,
상기 오차 시간 검출·보정부는, 상기 처리 모듈에 있어서 오차 시간을 보정할 수 없는 경우에, 해당 처리 모듈로부터 기판을 반출하는 반송 장치 또는 다음의 처리 모듈에서 상기 오차 시간을 보정하는 기판 처리 시스템.
제 1 항에 있어서,
상기 오차 시간 검출·보정부는, 상기 처리 모듈이, 처리 시간의 오차 보정을 할 수 없는 것이고, 어느 기판에 있어서의 처리 시간이 길어진 경우, 다음의 기판이 해당 처리 모듈에 반입될 때에, 상기 다음의 기판을 상기 처리 시간의 연장 분에 대응하는 시간만큼 대기시키는 기판 처리 시스템.
삭제
삭제
삭제
삭제
각각 소정의 처리를 행하는 복수의 처리 모듈을 갖는 처리부와, 상기 복수의 처리 모듈의 각각에 대해서 기판을 반송하는 반송 장치를 갖는 반송부와, 복수의 기판을 유지하고, 상기 처리부에 대해 기판을 반출입하는 반출입부를 갖는 기판 처리 시스템에 있어서 기판을 처리하는 기판 처리 방법으로서,
상기 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판의 대기 기간을 설정하는 것과,
상기 반출입부로부터 상기 처리부로 복수의 기판을 순차 반입하는 것과,
상기 처리부로 순차 반입된 복수의 기판을, 상기 복수의 처리 모듈에 대해서, 순차 시리얼로 반송하고, 기판을 처리하는 것과,
상기 각 처리 모듈에 대해, 대기 시간을 설정하는 것과,
상기 각 처리 모듈에 있어서 발생하는 기판의 처리 및/또는 반송의 스케줄에 대한 오차 시간을 검출하고, 상기 각 처리 모듈에 대해 설정된 상기 대기 시간에 오차 시간을 반영하여 보정하는 것
을 갖는 기판 처리 방법.
각각 소정의 처리를 행하는 복수의 처리 모듈을 갖는 처리부와, 상기 복수의 처리 모듈의 각각에 대해서 기판을 반송하는 반송 장치를 갖는 반송부와, 복수의 기판을 유지하고, 상기 처리부에 대해 기판을 반출입하는 반출입부를 갖는 기판 처리 시스템에 있어서, 컴퓨터로 하여금 상기 기판 처리 시스템을 제어하게 하기 위하여 매체에 저장된 제어 프로그램으로서,
상기 제어 프로그램은, 실행 시에,
상기 처리 모듈에 대해, 그 처리의 내용에 따라 적절한 타이밍으로 기판의 대기 기간을 설정하는 것과,
상기 반출입부로부터 상기 처리부로 복수의 기판을 순차 반입하는 것과,
상기 처리부로 순차 반입된 복수의 기판을, 상기 복수의 처리 모듈에 대해서, 순차 시리얼로 반송하고, 기판을 처리하는 것과,
상기 각 처리 모듈에 대해, 대기 시간을 설정하는 것과,
상기 각 처리 모듈에 있어서 발생하는 기판의 처리 및/또는 반송의 스케줄에 대한 오차 시간을 검출하고, 상기 각 처리 모듈에 대해 설정된 상기 대기 시간에 오차 시간을 반영하여 보정하는 것
이 실행되도록, 컴퓨터로 하여금 상기 기판 처리 시스템을 제어하게 하기 위하여 매체에 저장된 제어 프로그램.