JP2022076547A - 基板処理システム、基板処理方法、および制御プログラム - Google Patents

基板処理システム、基板処理方法、および制御プログラム Download PDF

Info

Publication number
JP2022076547A
JP2022076547A JP2020186943A JP2020186943A JP2022076547A JP 2022076547 A JP2022076547 A JP 2022076547A JP 2020186943 A JP2020186943 A JP 2020186943A JP 2020186943 A JP2020186943 A JP 2020186943A JP 2022076547 A JP2022076547 A JP 2022076547A
Authority
JP
Japan
Prior art keywords
processing
substrate
unit
time
transport
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020186943A
Other languages
English (en)
Inventor
孝文 松橋
Takafumi Matsuhashi
俊治 平田
Toshiharu Hirata
稔 長澤
Minoru Nagasawa
国夫 鷹野
Kunio Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020186943A priority Critical patent/JP2022076547A/ja
Priority to KR1020210145326A priority patent/KR102660270B1/ko
Priority to TW110140526A priority patent/TW202234188A/zh
Priority to US17/522,402 priority patent/US20220148898A1/en
Publication of JP2022076547A publication Critical patent/JP2022076547A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

【課題】スループット低下を十分に抑制しつつ、複数の基板に対してより均一性の高い処理を行うことができる技術を提供する。【解決手段】複数の基板に対して処理を行う基板処理システムは、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、複数の処理モジュールのそれぞれに対して基板を搬送する搬送装置を有する搬送部と、複数の基板を保持し、処理部に対し基板を搬出入する搬出入部と、処理部、搬出入部および搬送部を制御する制御部とを具備し、制御部は、搬出入部から処理部へ順次搬入された複数の基板が、複数の処理モジュールに対して、順次シリアルに搬送されるように搬送部を制御し、かつ、処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定可能な待機モード設定部を有する。【選択図】図４

Description

本開示は、基板処理システム、基板処理方法、および制御プログラムに関する。
複数の基板に対して処理を行う基板処理システムとして、それぞれ所定の処理を行う複数の処理モジュールと、これら複数の処理モジュールに対して基板を搬送する搬送機構とを有し、複数の処理モジュールに対して、基板を順次シリアルに搬送するように制御するものが提案されている（例えば特許文献１）。また、特許文献２には、このようなシリアル搬送の基板処理システムにおいて、基板を搬出入する搬出入部から複数の処理モジュールを有する処理部へ基板を搬出する際のインターバルを設定し、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することが提案されている。
特許第６１６０６１４号公報 特開２０２０－９８３７号公報
本開示は、スループット低下を十分に抑制しつつ、複数の基板に対してより均一性の高い処理を行うことができる技術を提供する。
本開示の一実施形態に係る基板処理システムは、複数の基板に対して処理を行う基板処理システムであって、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、前記複数の処理モジュールのそれぞれに対して基板を搬送する搬送装置を有する搬送部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、前記処理部、前記搬出入部および前記搬送部を制御する制御部と、を具備し、前記制御部は、前記搬出入部から前記処理部へ順次搬入された複数の基板が、前記複数の処理モジュールに対して、順次シリアルに搬送されるように前記搬送部を制御し、かつ、前記処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定可能な待機モード設定部を有する。
本開示によれば、スループット低下を十分に抑制しつつ、複数の基板に対してより均一性の高い処理を行うことができる技術が提供される。
一実施形態に係る基板処理システムを示す概略断面図である。 一実施形態に係る基板処理システムにおける基板の搬送経路を示す概略断面図である。 一実施形態に係る基板処理システムにおける制御部のハードウェア構成の一例を示すブロック図である。 一実施形態に係る基板処理システムにおける制御部の機能ブロック図である。 タイミングシフト搬送の例を説明する図である。 「処理後待機モード」の処理モジュールの具体的なタイムチャートを示す図である。 「処理前待機モード」の処理モジュールの具体的なタイムチャートを示す図である。 「即搬出モード（待機なしモード）」の処理モジュールの具体的なタイムチャートを示す図である。 「処理後待機モード」の処理モジュールにおける誤差時間の補正の一例を示す図である。 「処理後待機モード」の処理モジュールにおける誤差時間の補正の他の例を示す図である。 搬入時間終了が想定より早い場合の誤差時間の補正の一例を示す図である。 「処理前待機モード」の処理モジュールにおいて、搬入時間終了が想定より遅い場合の誤差時間の補正の一例を示す図である。 搬出時間終了が想定より早い場合の誤差時間の補正の一例を示す図である。
以下、添付図面を参照して実施形態について説明する。
図１は一実施形態に係る基板処理システムを示す概略断面図である。
この基板処理システム１は、基板Ｗに対して複数の処理を施すものであり、処理部２と、搬送部３と、搬出入部４と、制御部５とを有する。基板は特に限定されないが、例えば半導体ウエハである。
処理部２は、基板Ｗに対して真空処理を施す複数（本例では１０個）の処理モジュールＰＭ１～ＰＭ１０を有する。
搬送部３は、複数の処理モジュールＰＭ１～ＰＭ１０に対して基板Ｗを順次搬送する。搬送部３は複数の搬送モジュールＴＭ１～ＴＭ５を有する。搬送モジュールＴＭ１～ＴＭ５は、それぞれ真空に保持される平面形状が六角状の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅと、各容器内に設けられた多関節構造の搬送装置３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅとを有する。搬送モジュールＴＭ１～ＴＭ５の搬送装置の間には、それぞれ搬送バッファとしての受け渡し部４１、４２、４３、４４が設けられている。搬送モジュールＴＭ１～ＴＭ５の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅは連通して一つの搬送室１２を構成する。搬送室１２は図中Ｙ方向に延びており、処理モジュールＰＭ１～ＰＭ１０は、開閉可能なゲートバルブＧを介して搬送室１２の両側に５個ずつ接続されている。処理モジュールＰＭ１～ＰＭ１０のゲートバルブＧは、処理モジュールに搬送モジュールがアクセスする際には開かれ、処理を行っている際には閉じられる。
搬出入部４は、処理部２の一端側に接続されている。搬出入部４は、大気搬送室（ＥＦＥＭ）２１と、大気搬送室２１に接続された、３つのロードポート２２、アライナーモジュール２３、ならびに２つのロードロックモジュールＬＬＭ１およびＬＬＭ２と、大気搬送室２１内に設けられた大気搬送装置２４とを有する。
大気搬送室２１は、図中Ｘ方向を長手方向とする直方体状をなしている。３つのロードポート２２は、大気搬送室２１の処理部２とは反対側の長辺壁部に設けられている。各ロードポート２２は載置台２５と搬送口２６とを有し、載置台２５に複数の基板を収容する基板収容容器であるＦＯＵＰ２０が載置され、載置台２５上のＦＯＵＰ２０は、搬送口２６を介して大気搬送室２１に密閉した状態で接続される。
アライナーモジュール２３は、大気搬送室２１の一方の短辺壁部に接続されている。アライナーモジュール２３において、基板Ｗのアライメントが行われる。
２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、大気圧である大気搬送室２１と真空雰囲気である搬送室１２との間で基板Ｗの搬送を可能にするためのものであり、大気圧と搬送室１２と同程度の真空との間で圧力可変となっている。２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、それぞれ２つの搬送口を有しており、一方の搬送口が大気搬送室２１の処理部２側の長辺壁部にゲートバルブＧ２を介して接続され、他方の搬送口がゲートバルブＧ１を介して処理部２の搬送室１２に接続されている。ロードロックモジュールＬＬＭ１は基板Ｗを搬出入部４から処理部２に搬送する際に用いられ、ロードロックモジュールＬＬＭ２は基板Ｗを処理部２から搬出入部４に搬送する際に用いられる。なお、ロードロックモジュールＬＬＭ１およびＬＬＭ２で、デガス処理等の処理を行うようにしてもよい。
大気搬送室２１内の大気搬送装置２４は、多関節構造を有しており、ロードポート２２上のＦＯＵＰ２０、アライナーモジュール２３、ロードロックモジュールＬＬＭ１およびＬＬＭ２に対する基板Ｗの搬送を行う。具体的には、大気搬送装置２４は、ロードポート２２のＦＯＵＰ２０から未処理の基板Ｗを取り出し、アライナーモジュール２３へ搬送し、アライナーモジュール２３からロードロックモジュールＬＬＭ１へ基板Ｗを搬送する。また、大気搬送装置２４は、処理部２からロードロックモジュールＬＬＭ２に搬送された処理後の基板Ｗを受け取り、ロードポート２２のＦＯＵＰ２０へ基板Ｗを搬送する。なお、図１では、大気搬送装置２４の基板Ｗを受け取るピックが１本の例を示しているが、ピックが２本であってもよい。
上記処理部２においては、搬送室１２の一方側に、ロードロックモジュールＬＬＭ１側から順に、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９が配置され、搬送室１２の他方側に、ロードロックモジュールＬＬＭ２側から順に、処理モジュールＰＭ２、ＰＭ４、ＰＭ６、ＰＭ８、ＰＭ１０が配置されている。また、搬送部３においては、ロードロックモジュールＬＬＭ１およびＬＬＭ２側から順に搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、ＴＭ５が配置されている。
搬送モジュールＴＭ１の搬送機構３１ａは、ロードロックモジュールＬＬＭ１およびＬＬＭ２、処理モジュールＰＭ１およびＰＭ２、ならびに受け渡し部４１にアクセス可能である。搬送モジュールＴＭ２の搬送機構３１ｂは、処理モジュールＰＭ１、ＰＭ２、ＰＭ３、およびＰＭ４、ならびに受け渡し部４１および４２にアクセス可能である。搬送モジュールＴＭ３の搬送機構３１ｃは、処理モジュールＰＭ３、ＰＭ４、ＰＭ５、およびＰＭ６、ならびに受け渡し部４２および４３にアクセス可能である。搬送モジュールＴＭ４の搬送機構３１ｄは、処理モジュールＰＭ５、ＰＭ６、ＰＭ７、およびＰＭ８、ならびに受け渡し部４３および４４にアクセス可能である。搬送モジュールＴＭ５の搬送機構３１ｅは、処理モジュールＰＭ７、ＰＭ８、ＰＭ９、およびＰＭ１０、ならびに受け渡し部４４にアクセス可能である。
搬送部３の搬送モジュールＴＭ１～ＴＭ５および大気搬送装置２４が上記のように構成されているため、図２に示すように、ＦＯＵＰ２０から取り出された基板Ｗは、処理部２において略Ｕ字状の経路Ｐに沿って一方向にシリアルに搬送されて各処理モジュールで処理され、ＦＯＵＰ２０に戻される。すなわち、基板Ｗは、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２の順に搬送されてそれぞれの処理モジュールで所定の処理がなされる。
基板処理システム１は、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）に用いられる積層膜（ＭＴＪ膜）の製造に用いることができる。ＭＴＪ膜の製造には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の処理が存在し、これら処理のそれぞれを、処理モジュールＰＭ１～ＰＭ１０で行う。
制御部５は、基板処理システム１の各構成部、例えば、搬送部３の搬送モジュールＴＭ１～ＴＭ５（搬送装置３１ａ～３１ｅ）、および大気搬送装置２４、処理モジュールＰＭ１～ＰＭ１０、ロードロックモジュールＬＬＭ１およびＬＬＭ２、搬送室１２、ゲートバルブＧ、Ｇ１、Ｇ２等を制御する。制御部５は、典型的にはコンピュータである。図３に制御部５のハードウェア構成の一例を示す。制御部５は、主制御部１０１と、キーボード、マウス等の入力装置１０２と、プリンタ等の出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェース１０６と、これらを互いに接続するバス１０７とを備えている。主制御部１０１は、ＣＰＵ（中央処理装置）１１１、ＲＡＭ１１２およびＲＯＭ１１３を有している。記憶装置１０５は、制御に必要な情報の記録および読み取りを行うようになっている。記憶装置１０５には、コンピュータ読み取り可能な記憶媒体を有しており、記憶媒体には、基板Ｗに対する処理の処理レシピ等が記憶されている。
制御部５では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３または記憶装置１０５の記憶媒体に格納されたプログラムを実行することにより、基板処理システム１において基板Ｗの処理を実行させる。
図４は、制御部５の機能ブロック図である。制御部５は、搬送制御部１２１と、プロセス制御部１２２と、搬送関連設定部１２３と、待機モード設定部１２４と、待機時間設定部１２５と、誤差時間検出・補正部１２６とを有する。搬送関連設定部１２３は搬送制御部１２１に接続され、待機モード設定部１２４と、待機時間設定部１２５と、誤差時間検出・補正部１２６とはプロセス制御部１２２に接続されている。なお、制御部５は、これ以外の機能部も有しているが、ここでは説明を省略する。
搬送制御部１２１は、搬送モジュールＴＭ１～ＴＭ５（搬送装置３１ａ～３１ｅ）、および大気搬送装置２４を制御する。具体的には、基板ＷがＦＯＵＰ２０から搬出され、アライナーモジュール２３、ロードロックモジュールＬＬＭ１を経て処理部２に至り、各処理モジュールに順次搬送され、ロードロックモジュールＬＬＭ２を経てＦＯＵＰ２０に戻るように制御する。なお、全ての処理モジュールを経た搬送経路にする必要はなく、搬送モードが途中の処理モジュールからＵ字搬送する等の異なる搬送経路になるように制御してもよい。搬送制御部１２１は、タイマーを内蔵している。
搬送制御部１２１は、記憶装置１０５に記憶された過去のプロセス時間と搬送時間の実績時間を搬送開始時のスケジュール予測に使用し、搬送スケジュールを作成する。このとき、各搬送モジュールの搬送装置は複数の処理モジュールに対応しているため、搬送装置が複数の処理モジュールで取り合いにならないように（競合しないように）搬送スケジュールを作成する。
本実施形態では、このような搬送制御手法として、例えば、処理モジュールＰＭ１～ＰＭ１０に対する複数の基板Ｗの一連の搬送を、一まとまりの搬送単位である複数の搬送フェーズに分け、搬送フェーズごとに搬送タイミングをずらすように制御するものを用いる。このような搬送を、以下、タイミングシフト搬送と呼ぶ。具体的には、例えば、図５に示すように、右列、列間（ＰＭ９からＰＭ１０への搬送）、左列の３つ搬送フェーズに分け、最初にフェーズ１の右列の基板搬送を行い、次にフェーズ２の列間を行い、次にフェーズ３の左列の搬送を行うように搬送を制御する。図５では、処理部２の一部を示している。このとき、フェーズ１およびフェーズ３では、複数の搬送装置を同期して基板搬送を行うことが好ましい。なお、搬送フェーズの分け方および搬送フェーズの数は上記例に限るものではない。タイミングシフト搬送を実施するためには、後述するように、各処理モジュールの基板Ｗの滞在時間が適切に制御されていることが好ましい。
搬送関連設定部１２３は、搬送制御部１２１に対し、搬送経路等の搬送のモードの設定や、搬送フェーズの設定、さらには大気搬送装置２４による基板搬出のインターバルの設定等、搬送関連の設定を行えるように構成されている。
プロセス制御部１２２は、記憶装置１０５の記憶媒体に記憶された処理レシピに基づいて、処理モジュールＰＭ１～ＰＭ１０の処理を制御する。処理モジュールＰＭ１～ＰＭ１０は、それぞれ個別のコントローラを有しており、プロセス制御部１２２は、これらのコントローラを介して処理モジュールＰＭ１～ＰＭ１０を制御する。また、プロセス制御部１２２は、各処理モジュールの処理時間の長さの違い等による次の処理までの待ち時間のばらつきを抑制するように、各処理モジュール内で基板Ｗを待機可能に制御する。プロセス制御部１２２もタイマーを内蔵している。
待機モード設定部１２４は、各処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板Ｗの待機期間を設定可能である。具体的には、待機モード設定部１２４は、処理モジュールの処理の内容に応じて適切なタイミングで待機期間が設定された複数の待機モードのいずれかを選択できるように構成されている。待機期間のタイミングが設定された待機モードとしては、「処理後待機モード」、「処理前待機モード」、「即搬出モード（待機なしモード）」がある。
「処理後待機モード」は、処理を行った後にその処理モジュールで基板Ｗを待機させるモードである。この待機モードは、処理後の基板の待機が処理に影響しない処理モジュールに適用される。「処理後待機モード」の具体的なタイムチャートは図６のようになる。Ａは対応する処理モジュールの全体の時間であるサイクルタイムであり、搬入時間Ｂ、処理時間Ｃ、待機時間Ｄ１、搬出時間Ｅの順で進行する。
「処理前待機モード」は、処理を行う前にその処理モジュールで基板Ｗを待機させるモードである。この待機モードは、加熱処理や冷却処理のような温度依存処理のような、処理終了後に待機すれば処理に影響するが、処理開始前の基板の待機が処理に影響しない処理モジュールに適用される。「処理前待機モード」の具体的なタイムチャートは図７のようになる。Ａは対応する処理モジュールの全体の時間であるサイクルタイムであり、搬入時間Ｂ、待機時間Ｄ２、処理時間Ｃ、搬出時間Ｅの順で進行する。
「即搬出モード」は、基板Ｗの待機を行わないモードである。この待機モードは、酸化プロセスのように、基板Ｗがその処理モジュールに滞在するだけでプロセス特性が変わってしまう処理モジュールに適用される。「即搬出モード」の具体的なタイムチャートは図８のようになる。Ａは対応する処理モジュールにおける基板滞在時間であるサイクルタイムであり、搬入時間Ｂ、処理時間Ｃ、搬出時間Ｅの順で進行する。
待機時間設定部１２５は、待機モード設定部１２４で設定される待機モードが「処理後待機モード」、「処理前待機モード」の場合に、待機時間を設定するものである。待機時間設定部１２５は、各処理モジュールについて、各処理モジュールの基板Ｗの滞在時間であるサイクルタイムが最適になるように待機時間を設定する。待機時間は搬送制御部１２１で自動設定するようにしてもよい。「処理後待機モード」、「処理前待機モード」の処理モジュールについて、サイクルタイムが一定になるように待機時間を設定することができる。これにより、上述したような搬送フェーズごとに搬送タイミングをずらすタイミングシフト搬送を行いやすくなり、搬送装置の取り合いを有効に防止することができる。この場合は、処理モジュールのサイクルタイムは、処理時間が最も長い処理モジュールのサイクルタイムに合わせることが好ましい。
また、図５に示すように、右列、列間、左列の３つ搬送フェーズに分けてタイミングシフト搬送する場合は、搬送が折り返される搬送モジュールＴＭ５に隣接する処理モジュールＰＭ９、ＰＭ１０においては、搬送時間分（搬送シフト分）だけサイクルタイムを短くすることが好ましい。
「即搬出モード」の処理モジュールは基板Ｗの待機時間を持てないため、待機時間の調整を行えないが、基板Ｗを搬出した搬送装置上での待機時間、次の処理モジュールでの待機時間を調整することにより、基板搬送の最適化を図ることができる。
誤差時間検出・補正部１２６は、各処理モジュールにおいて発生する基板Ｗの処理および／または搬送のスケジュールに対する誤差時間（「ずれ」）を検出し、誤差時間を補正する機能を有する。実際の基板Ｗの搬送では、プラズマ処理におけるプラズマ着火リトライ等による処理時間のばらつきや搬送誤差等により、最初に作成したスケジュールからの誤差時間が発生することがある。このような誤差時間が発生すると所望の基板Ｗの搬送が行えなくなる。このような誤差時間に対しては、誤差時間検出・補正部１２６により、処理モジュールにおいて基板に発生した誤差時間を検出し、誤差時間を補正する信号を搬送制御部１２１に送信し、誤差を補正することができる。誤差時間を検出するタイミングは、処理モジュールへの搬入完了後、処理モジュールでの処理完了後、処理モジュールからの搬出完了後とすることができる。
「処理後待機モード」の処理モジュールにおいて、誤差時間の補正は、誤差時間に応じて基板Ｗの待機時間を短縮または延長することにより行うことができる。例えば、処理時間が処理レシピの予定時間よりも長くなった場合、図９に示すように、長くなった時間Ｃ１だけ待機時間Ｄ１を短縮するように補正することができる。逆に処理時間が処理レシピの予定時間よりも短くなった場合、図１０に示すように、処理時間が短くなった時間Ｃ２だけ待機時間を延長するように補正することができる。処理時間の延長分が待機時間より長くなった場合は、次の補正のタイミング（基板を搬出する搬送モジュールまたは次の処理モジュールでの補正タイミング）で補正することができる。
「処理前待機モード」の処理モジュールの場合、処理時間が短縮または延長した際には、基板の待機時間の調整で補正することはできないが、次の補正のタイミング（基板を搬出する搬送モジュールまたは次の処理モジュールでの補正タイミング）で補正することができる。
搬入時間終了が想定より早い場合、待機モードに関係なく、図１１のように処理前に待機時間Ｆを入れることにより補正することができる。搬入時間終了が想定より遅い場合、「処理前待機モード」では、図１２に示すように、遅くなった時間Ｂ１だけ処理前待機時間を短縮する。遅くなった分が処理前待機時間を超えた場合、超えた分を次の補正タイミングで補正することができる。「処理後待機モード」で搬入時間終了が想定より遅い場合は、次の補正タイミングで補正することができる。
搬出時間終了が想定より早い場合、図１３に示すように、早かった分だけ搬送モジュールで待ち時間Ｇを入れる。搬出時間終了が想定より遅い場合、次の補正タイミングで補正することができる。
「即搬出モード」の処理モジュールの場合は、処理モジュール内に待機時間がないため、その処理モジュールでは時間補正ができない。この場合は、それより後の処理モジュールの待機時間を使って補正することができる。
しかし、「即搬出モード」の処理モジュールにおいて「ある基板」について処理が遅れた場合、すぐに「次の基板」をその処理モジュールに搬送すると、その処理モジュールでの「次の基板」の処理が終わった時点で次の処理モジュールが空いておらず「次の基板」を搬出できない事態が生じる場合がある。例えば、処理モジュールＰＭ１→搬送モジュールＴＭ２（搬送装置３１ｂ）→処理モジュールＰＭ３→搬送モジュールＴＭ３（搬送装置３１ｃ）→処理モジュールＰＭ５という搬送経路で基板Ｗを搬送し、処理モジュールＰＭ３が「即搬出モード」の場合を想定する。処理モジュールＰＭ３の処理レシピ上の処理時間を２００秒、処理モジュールＰＭ３の開始時に、処理モジュールＰＭ５で処理レシピが進んでいるべき時間を５０秒とする。この条件で、例えば処理モジュールＰＭ３の処理時間が５０秒遅れた場合、「次の基板」をすぐに処理モジュールＰＭ１から処理モジュールＰＭ３に搬送してしまうと、２５０秒経過しないと処理モジュールＰＭ５が空かない。このため、「次の基板」を処理モジュールＰＭ５に搬出できなくなる。このような場合は、「次の基板」を処理モジュールＰＭ１または搬送モジュールＴＭ２で待機させ、処理モジュールＰＭ５の処理レシピが所期の期間進んでいると判断された時点で「次の基板」を処理モジュールＰＭ３に搬送する。
なお、このような前の処理モジュールによる待機時間調整は、上述したようにタイミングシフト搬送を行う場合に基板の滞在時間（サイクルタイム）を短くする処理モジュールＰＭ９やＰＭ１０でも採用することができる。
次に、以上のように構成された基板処理システム１における処理動作について説明する。以下の処理動作は制御部５による制御の下に実行される。
まず、大気搬送装置２４によりロードポート２２上のＦＯＵＰ２０から基板Ｗが取り出され、アライナーモジュール２３に搬送される。アライナーモジュール２３で基板Ｗがアライメントされた後、基板Ｗは、大気搬送装置２４により取り出され、ロードロックモジュールＬＬＭ１に搬送される。このときロードロックモジュールＬＬＭ１は大気圧であり、基板Ｗを受け取った後、真空排気される。
その後、搬送部３における搬送モジュールＴＭ１の搬送機構３１ａにより、基板ＷがロードロックモジュールＬＬＭ１内から取り出され、処理モジュールＰＭ１に搬送される。そして、処理モジュールＰＭ１で基板Ｗに対して所定の処理が実行される。その後、基板Ｗは、搬送モジュールＴＭ１～ＴＭ５の搬送機構３１ａ～３１ｅにより、処理モジュールＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２に順次搬送され、これら処理モジュールで順次所定の処理が行われる。基板Ｗは、処理モジュールＰＭ２での処理が終了した後、搬送モジュールＴＭ１の搬送機構３１ａによりロードロックモジュールＬＬＭ２に搬送される。このときロードロックモジュールＬＬＭ２は真空であり、基板Ｗを受け取った後、大気開放される。
その後、ロードロックモジュールＬＬＭ２内の基板Ｗは、大気搬送装置２４によりロードポート２２のＦＯＵＰ２０内に搬送される。
以上のような一連の処理を、複数枚の基板Ｗに対して繰り返し行う。
従来、この種の基板処理システムにおける搬送系は、搬送効率を重視し、トリガー搬送により複数の基板を最短の時間で連続的に搬送するように制御されていた。
しかし、各処理モジュールの処理時間は一定ではなく、１枚目の基板は待ち時間なく搬送できたとしても、２枚目以降の基板は、レシピ時間の長い処理モジュールより前の処理モジュールで待機せざるを得ず、これにより、プロセス結果が異なることがある。
例えば、ＭＲＡＭのＭＴＪ膜の製造の場合には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の処理が存在する。したがって、２枚目以降の基板は、処理モジュールＰＭ７での先行基板の処理が終了するまで処理モジュールＰＭ１、ＰＭ３、ＰＭ５で待機することになる。
このとき、待機する処理モジュールＰＭ１、ＰＭ３、ＰＭ５で基板に対して行われる処理が、酸化処理や冷却処理等の、待機中に基板の状態を変化させる可能性がある処理の場合、１枚目の基板と２枚目以降の基板とで熱履歴が異なるため、プロセス結果が異なることがある。
特許文献２には、このような問題を、スループットを低下させずに解決する技術として搬出入部から基板を搬出した後、次の基板を搬出するまでの間に所望の期間インターバルを設定する技術が提案されている。
しかし、特許文献２の技術では、処理モジュールにおける調整は行わないため、一連の処理を行っている際に、処理モジュールにおいてエラーや突発的な遅れが生じた場合、予期せぬ基板待機が生じて、処理の不均一を十分に抑制することが困難になる場合がある。また、このように処理モジュールにおいてエラーや突発的な遅れが生じ基板の搬送が乱れた場合、搬送装置が複数の処理装置で取り合いとなることがあり、これによっても基板待機が生じ、処理の均一性やスループットが十分でない場合が生じる。
そこで、本実施形態では、制御部５が、各処理モジュールに対し、その処理の内容に応じて、待機モード設定部１２４に適切なタイミングで基板Ｗの待機期間を設定できる機能を持たせる。具体的には、待機モード設定部１２４を、処理モジュールの処理の内容に応じて適切なタイミングで待機期間が設定された複数の待機モードを有し、いずれかの待機モードを選択できるようにする。待機モードとして、「処理後待機モード」、「処理前待機モード」、「即搬出モード（待機なしモード）」を設定し、いずれかの待機モードを選択できるようにする。
これにより、各処理モジュールで基板Ｗの処理に影響を与えずに基板搬送のバッファを得ることができ、処理時間の長い処理モジュールの前で基板が滞留することを抑制することができる。このため、スループットを高く維持したまま基板処理の不均一を効果的に抑制することができる。そして、酸化プロセスのように、基板Ｗがその処理モジュールに滞在するだけでプロセス特性が変わってしまう処理モジュールについては、基板の待機を行わない「即搬出モード」に設定することにより、基板処理の不均一を抑制することができる。
この場合に、待機時間設定部１２５により処理モジュールでの基板待機時間を設定できるので、各処理モジュールでの基板滞在時間であるサイクルタイムを最適にすることができ、複数の処理モジュールについてサイクルタイムを一定にすることもできる。
また、誤差時間検出・補正部１２６により、処理モジュールにおいて発生するスケジュールに対する誤差時間（「ずれ」）を検出し、誤差時間を補正することができるので、処理モジュールにおいて誤差時間が生じた場合でも基板Ｗの滞留を極めて効果的に抑制できる。「即搬出モード」の処理モジュールの場合は、処理モジュール内に待機時間がないため、その処理モジュールでは時間補正ができないが、それよりも後の搬送モジュールや処理モジュールの待機時間を使うことにより補正することができる。また、「ある基板」について「即搬出モード」の処理モジュールにおいて処理が遅れた場合、「次の基板」の処理において、当該処理モジュールより前の処理モジュールへの搬入を、遅れた時間に応じて遅らせることにより、次の基板の滞留を抑制することができる。
本実施形態では、また、上記問題に対し、搬送装置３１ａ～３１ｅによる処理モジュールＰＭ１～ＰＭ１０に対する複数の基板Ｗの一連の搬送を、一まとまりの搬送単位である複数の搬送フェーズに分け、搬送フェーズごとに搬送タイミングをずらすタイミングシフト搬送を行う。例えば、図５に示すように、右列、列間（ＰＭ９からＰＭ１０への搬送）、左列の３つ搬送フェーズに分け、最初にフェーズ１の右列の基板搬送を行い、次にフェーズ２の列間を行い、次にフェーズ３の左列の搬送を行うように搬送を制御することができる。
これにより、搬送装置が複数の処理モジュールに対し異なるタイミングでアクセスできるので、複数の処理モジュールで取り合いになることを効果的に抑制することができる。
この場合は、待機時間設定部１２５による基板待機時間の設定により各処理モジュールでの基板滞在時間であるサイクルタイムを最適化して、各搬送フェーズにおいて搬送タイミングが揃うようにすることが好ましい。特に、複数の処理モジュールのサイクルタイムを一定にすることにより、各搬送フェーズにおける搬送タイミングを容易に揃えることができる。ただし、搬送が折り返される搬送モジュールＴＭ５に隣接する処理モジュールＰＭ９、ＰＭ１０においては、タイミングシフト搬送を行うために、搬送時間のシフト分だけサイクルタイムを短くすることが好ましい。また、「即搬出モード」の処理モジュールについては、待機時間を設けることができないが、基板Ｗを搬出した搬送装置上での待機時間、次の処理モジュールでの待機時間を調整することにより、シフト搬送に対応することができる。
「即搬出モード」の処理モジュールや、タイミングシフト搬送を行うためにサイクルタイムを短くする処理モジュールでは、当該処理モジュールでの基板の処理が遅れた場合、「次の基板」を前の処理モジュールまたは前の搬送モジュールで待機させることが好ましい。これにより、当該処理モジュールでの処理が遅れた場合、「次の基板」を当該処理モジュールにすぐ搬送することによる、当該処理モジュールで処理が終了した時点で次の処理モジュールが空いていない事態が生じることを防止することができる。
以上のように、本実施形態によれば、各処理モジュールに対し、その処理の内容に応じて、待機モード設定部１２４に適切なタイミングで基板Ｗの待機期間を設定できる機能を持たせる。これにより、各処理モジュールで基板Ｗの処理に影響を与えずに、処理時間の長い処理モジュールの前で基板が滞留することを抑制することができ、スループットを高く維持したまま基板処理の不均一を効果的に抑制することができる。また、搬送装置による複数の処理モジュールに対する複数の基板の一連の搬送を、一まとまりの搬送単位である複数の搬送フェーズに分け、搬送フェーズごとに搬送タイミングをずらすようなタイミングシフト搬送を行う。これにより、搬送装置が複数の処理モジュールに対し異なるタイミングでアクセスできるので、複数の処理モジュールで取り合いになることを抑制することができる。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、実施形態の基板処理システム１は例示に過ぎず、複数の処理モジュールに対して基板を順次シリアルに搬送して処理するものであればよい。また、処理の例として、ＭＲＡＭのＭＴＪ膜の製造を挙げたが、これに限るものではない。
１；基板処理システム
２；処理部
３；搬送部
４；搬出入部
５；制御部
１２；搬送室
２０；ＦＯＵＰ
２２；ロードポート
２３；アライナーモジュール
２４；大気搬送装置
３１ａ～３１ｅ；搬送装置
１２１；搬送制御部
１２２；プロセス制御部
１２３；搬送関連設定部
１２４；待機モード設定部
１２５；待機時間設定部
１２６；誤差時間検出・補正部
ＬＬＭ１，ＬＬＭ２；ロードロックモジュール
ＰＭ１～ＰＭ１０；処理モジュール
ＴＭ１～ＴＭ５；搬送モジュール
Ｗ；基板

Claims (15)

  1. 複数の基板に対して処理を行う基板処理システムであって、
    それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、
    前記複数の処理モジュールのそれぞれに対して基板を搬送する搬送装置を有する搬送部と、
    複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、
    前記処理部、前記搬出入部および前記搬送部を制御する制御部と、
    を具備し、
    前記制御部は、前記搬出入部から前記処理部へ順次搬入された複数の基板が、前記複数の処理モジュールに対して、順次シリアルに搬送されるように前記搬送部を制御し、かつ、前記処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定可能な待機モード設定部を有する、基板処理システム。
  2. 前記待機モード設定部は、処理モジュールの処理の内容に応じて適切なタイミングで待機期間が設定された複数の待機モードのいずれかを選択できるように構成されている、請求項１に記載の基板処理システム。
  3. 前記複数の待機モードは、前記処理モジュールで基板の処理を行った後に当該処理モジュールで基板を待機させる処理後待機モード、前記処理モジュールで基板の処理を行う前に当該処理モジュールで基板を待機させる処理前待機モード、前記処理モジュールで基板を待機させない待機なしモードを有する、請求項２に記載の基板処理システム。
  4. 前記制御部は、前記各処理モジュールについて、待機時間を設定する待機時間設定部を有する、請求項１から請求項３のいずれか一項に記載の基板処理システム。
  5. 前記待機時間設定部は、前記処理モジュールにおける基板の滞在時間が複数の前記処理モジュールで一定になるように前記待機時間を設定する、請求項４に記載の基板処理システム。
  6. 前記制御部は、前記各処理モジュールにおいて発生する基板の処理および／または搬送のスケジュールに対する誤差時間を検出し、誤差時間を補正する機能を有する誤差時間検出・補正部を有する、請求項４または請求項５に記載の基板処理システム。
  7. 前記誤差時間検出・補正部は、前記処理モジュールにおいて、前記誤差時間に応じて前記待機時間を短縮または延長することにより前記誤差時間を補正する、請求項６に記載の基板処理システム。
  8. 前記誤差時間検出・補正部は、前記処理モジュールにおいて誤差時間を補正できない場合に、当該処理モジュールから基板を搬出する搬送装置または次の処理モジュールで前記誤差時間を補正する、請求項６に記載の基板処理システム。
  9. 前記誤差時間検出・補正部は、前記処理モジュールが、処理時間の誤差補正ができないものであり、ある基板における処理時間が長くなった場合、次の基板が当該処理モジュールに搬入される際に、前記次の基板を前記処理時間の延長分に対応する時間待機させる、請求項６に記載の基板処理システム。
  10. 複数の基板に対して処理を行う基板処理システムであって、
    それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、
    前記複数の処理モジュールのそれぞれに対して基板を搬送する搬送部と、
    複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、
    前記処理部および前記搬送部を制御する制御部と、
    を具備し、
    前記搬送部は、搬送室と、搬送室内に一列に配列された複数の搬送装置とを有し、
    前記複数の処理モジュールは、前記搬送室の両側に接続されており、
    前記制御部は、前記搬出入部から前記処理部へ搬出された複数の基板が、前記複数の処理モジュールに対して、順次シリアルに搬送されるように前記搬送部を制御し、かつ、複数の処理モジュールに対する複数の基板の一連の搬送を、一まとまりの搬送単位である複数の搬送フェーズに分け、搬送フェーズごとに搬送タイミングをずらすように前記搬送部を制御する、基板処理システム。
  11. 前記制御部は、前記複数の処理モジュールのそれぞれに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定可能な待機モード設定部と、待機時間を設定する待機時間設定部とを有し、前記待機時間設定部は、前記処理モジュールにおける基板の滞在時間が複数の前記処理モジュールで一定になるように前記待機時間を設定する、請求項１０に記載の基板処理システム。
  12. 前記制御部は、前記搬出入部から前記処理部へ搬入された基板を、前記搬送室の一方側の一端の処理モジュールから前記搬送室の他方側の一端の処理モジュールへＵ字状に基板が搬送されるように前記搬送部を制御し、かつ、複数の搬送フェーズとして、前記搬送室の一方側の処理モジュールの列、前記搬送室の他方側の処理モジュールの列、およびこれらの列の間の列間の３つを設定する、請求項１０に記載の基板処理システム。
  13. 前記制御部は、前記複数の処理モジュールのそれぞれに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定可能な待機モード設定部と、待機時間を設定する待機時間設定部とを有し、
    前記待機時間設定部は、前記列間に対応する処理モジュール以外の前記処理モジュールにおける基板の滞在時間が一定になるように、かつ、前記列間に対応する処理モジュールにおける基板の滞在時間がそれ以外の前記処理モジュールの滞在時間よりも搬送シフト分だけ短くなるように、前記待機時間を設定する、請求項１２に記載の基板処理システム。
  14. それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、前記複数の処理モジュールのそれぞれに対して基板を搬送する搬送装置を有する搬送部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、を有する基板処理システムにおいて基板を処理する基板処理方法であって、
    前記処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定することと、
    前記搬出入部から前記処理部へ複数の基板を順次搬入することと、
    前記処理部へ順次搬入された複数の基板を、前記複数の処理モジュールに対して、順次シリアルに搬送し、基板を処理することと、
    を有する、基板処理方法。
  15. コンピュータ上で動作し、それぞれ所定の処理を行う複数の処理モジュールを有する処理部と、前記複数の処理モジュールのそれぞれに対して基板を搬送する搬送装置を有する搬送部と、複数の基板を保持し、前記処理部に対し基板を搬出入する搬出入部と、を有する基板処理システムにおいて基板の処理を制御する制御プログラムであって、
    前記制御プログラムは、実行時に、
    前記処理モジュールに対し、その処理の内容に応じて適切なタイミングで基板の待機期間を設定することと、
    前記搬出入部から前記処理部へ複数の基板を順次搬入することと、
    前記処理部へ順次搬入された複数の基板を、前記複数の処理モジュールに対して、順次シリアルに搬送し、基板を処理することと、
    が実行されるように、コンピュータに前記基板処理システムを制御させる、制御プログラム。
JP2020186943A 2020-11-10 2020-11-10 基板処理システム、基板処理方法、および制御プログラム Pending JP2022076547A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020186943A JP2022076547A (ja) 2020-11-10 2020-11-10 基板処理システム、基板処理方法、および制御プログラム
KR1020210145326A KR102660270B1 (ko) 2020-11-10 2021-10-28 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램
TW110140526A TW202234188A (zh) 2020-11-10 2021-11-01 基板處理系統、基板處理方法及控制程式
US17/522,402 US20220148898A1 (en) 2020-11-10 2021-11-09 Substrate processing system, substrate processing method, and control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020186943A JP2022076547A (ja) 2020-11-10 2020-11-10 基板処理システム、基板処理方法、および制御プログラム

Publications (1)

Publication Number Publication Date
JP2022076547A true JP2022076547A (ja) 2022-05-20

Family

ID=81453634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186943A Pending JP2022076547A (ja) 2020-11-10 2020-11-10 基板処理システム、基板処理方法、および制御プログラム

Country Status (4)

Country Link
US (1) US20220148898A1 (ja)
JP (1) JP2022076547A (ja)
KR (1) KR102660270B1 (ja)
TW (1) TW202234188A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233447Y2 (ja) 1984-09-28 1990-09-10
JP2002184671A (ja) * 2000-12-14 2002-06-28 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP3741631B2 (ja) 2001-09-21 2006-02-01 大日本スクリーン製造株式会社 基板処理装置のスケジュール作成・実行方法及びそのプログラム
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP5575507B2 (ja) * 2010-03-02 2014-08-20 株式会社日立国際電気 基板処理装置、基板搬送方法、半導体装置の製造方法および基板処理装置のメンテナンス方法
JP6094148B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 基板処理装置
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
KR102135740B1 (ko) * 2014-02-27 2020-07-20 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법
JP6951269B2 (ja) * 2018-01-29 2021-10-20 株式会社荏原製作所 基板処理装置、基板処理装置の制御装置、基板処理装置の制御方法、プログラムを格納した記憶媒体
JP7149748B2 (ja) 2018-07-04 2022-10-07 東京エレクトロン株式会社 基板処理システム、基板搬送方法、および制御プログラム

Also Published As

Publication number Publication date
KR20220063727A (ko) 2022-05-17
TW202234188A (zh) 2022-09-01
KR102660270B1 (ko) 2024-04-23
US20220148898A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
KR102242431B1 (ko) 기판 처리 시스템, 기판 반송 방법, 및 제어 프로그램
KR101757524B1 (ko) 기판 반송 방법 및 기판 반송 장치
KR102385670B1 (ko) 기판 반송 방법 및 기판 처리 장치
US7491662B2 (en) Substrate processing apparatus
JP2022076547A (ja) 基板処理システム、基板処理方法、および制御プログラム
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
KR20040104734A (ko) 기판 처리 장치 및 기판 처리 방법
JP2007287909A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP4568231B2 (ja) 基板処理装置及び半導体装置の製造方法
JP4610317B2 (ja) 基板処理装置及び基板処理装置の基板搬送方法
US11908712B2 (en) Semiconductor manufacturing apparatus, substrate transfer method, and program
JP5695956B2 (ja) コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
KR102294144B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램
JP2009076495A (ja) 真空処理装置
JP2023148823A (ja) 基板処理システム、制御装置および基板搬送処理方法
KR20150032635A (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR20090122646A (ko) 트레이 이송 방법, 이를 적용한 이송 장치 및 테스트핸들러
JP2022053047A (ja) 搬送方法及び処理システム
US20050129839A1 (en) Substrate processing apparatus and substrate processing method
JP2011211218A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
KR20220097013A (ko) 반도체 제조 설비의 스케쥴링 방법 및 반도체 제조 설비
JP2005252105A (ja) 基板処理装置
JP2005136021A (ja) 基板処理装置
JP2008311365A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240430